図面 (/)

技術 分布ミキサ

出願人 日本電信電話株式会社
発明者 濱田裕史徐照男野坂秀之
出願日 2018年3月19日 (2年11ヶ月経過) 出願番号 2018-050704
公開日 2019年9月26日 (1年5ヶ月経過) 公開番号 2019-165288
状態 未査定
技術分野 搬送波の周波数変換、電磁波の復調又は変換
主要キーワード F端子 動作バイアス点 LO端子 非線形パラメータ ミキサ段 ニー電圧 周波数変換機 非線形要素
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年9月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

広帯域性と高い変換利得を確保し、消費電力を削減する。

解決手段

分布ミキサは、入力端LO端子5に接続され、終端がIF端子7に接続された疑似伝送線路1と、入力端がRF端子6に接続された疑似伝送線路2と、疑似伝送線路1,2に沿って配置され、ゲートが疑似伝送線路2に接続され、ソース接地され、LO信号RF信号とを周波数合成するFETQ1と、疑似伝送線路2の終端にゲートバイアス電圧印加するバイアス回路4aと、疑似伝送線路2の終端と接地とを接続する終端抵抗R1と、疑似伝送線路1と各FETQ1のドレインとの間に設けられた複数の伝送線路CPW3とから構成される。

概要

背景

分布ミキサとは、電界効果トランジスタFET)の持つリアクタンス成分と、伝送線路の持つリアクタンス成分とを用いて疑似伝送線路を形成し、疑似伝送線路の有する広い周波数特性を利用することで、広帯域特性を実現したミキサ回路のことである(非特許文献1参照)。

分布ミキサにおいては、バイアス回路を、疑似伝送線路の広帯域性を崩すことなく設計することが重要である。集中定数設計のミキサの場合、通常、高周波(RF(Radio Frequency))端子局部発振(LO(Local Oscillator))端子、中間周波(IF(Intermediate Frequency))端子の各端子が狭帯域に設計されるため、例えば、所望の周波数において十分にインピーダンスが高くなるような四分の一波長スタブを用い、バイアスを供給することが可能である。

しかしながら、分布ミキサにおいては、四分の一波長スタブのインピーダンスが疑似伝送線路の特性インピーダンスより十分大きく見え周波数範囲内のみでしか疑似伝送線路を形成することができず、結果として分布ミキサの広帯域性が損なわれる。この問題を解決するためには、理想的には、疑似伝送線路の広帯域な周波数範囲内でインピーダンスが十分大きくなるようなチョークコイルを利用すればよい。しかし、MMIC(Monolithic Microwave IntegratedCircuit)においては、大きなインダクタンス値を持つコイルの作成は難しく、現実的ではない。

したがって、分布ミキサの場合、通常は図13に示すような、高抵抗を用いたバイアス回路が用いられる。図13の例は、変換利得が大きく、かつRF周波数とLO周波数アイソレーション確保が容易なドレイン注入型分布ミキサの例を示している(非特許文献2参照)。ドレイン注入型分布ミキサは、疑似伝送線路1,2と、疑似伝送線路1,2に沿って配置された複数の単位ミキサであるFETQ1と、疑似伝送線路1の入力端ドレインバイアス電圧印加するバイアス回路3と、疑似伝送線路2の終端ゲートバイアス電圧を印加するバイアス回路4と、疑似伝送線路1の入力端とLO端子5とを接続するキャパシタC1と、疑似伝送線路2の入力端とRF端子6とを接続するキャパシタC2と、疑似伝送線路1の終端とIF端子7とを接続するキャパシタC3と、疑似伝送線路2の終端と接地とを接続する終端抵抗R1と、疑似伝送線路1とFETQ1のドレインとの間に設けられた伝送線路CPW3とから構成される。

疑似伝送線路1は、縦続接続された複数の伝送線路CPW1から構成され、疑似伝送線路2は、縦続接続された複数の伝送線路CPW2から構成される。
バイアス回路3は、抵抗Rddを介してドレインバイアス電圧Vddを疑似伝送線路1に印加する。バイアス回路4は、抵抗Rgを介してゲートバイアス電圧Vgを疑似伝送線路2に印加する。

抵抗Rdd,Rgは周波数依存性を持たない素子であり、かつ抵抗Rdd,Rgの値を疑似伝送線路1,2の特性インピーダンスよりも十分大きくすれば、疑似伝送線路1,2の広帯域性を崩すことなく、バイアス印加が可能である。しかしながら、高抵抗を用いる場合には、抵抗Rdd,Rgでの電圧降下分だけ大きなバイアス電圧を外部から供給する必要がある。

ドレイン注入型分布ミキサを設計する場合、高抵抗を用いたバイアス回路の設計は、特にドレインバイアス電圧Vddを印加するバイアス回路3において次に述べる困難が伴う。ドレインバイアス電圧Vddは、前述のように、高抵抗Rddでの電圧降下分だけ大きな電圧にする必要がある。例えば、FETQ1のドレイン電圧ニー(knee)電圧付近に設定する場合には、単位ミキサを構成する各FETQ1に、飽和領域とほぼ等しいドレイン電流が流れる。

ドレイン注入型分布ミキサの場合、バイアス回路3を構成する高抵抗Rddには、前記単位ミキサに流れるドレイン電流のミキサ段数倍(FETQ1の個数倍)の電流が流れるため、高抵抗Rddでの電圧降下は大きくなる。例えば、FETQ1としてゲート幅10μmのInPHEMT(High Electron Mobility Transistor)を、ゲート電圧が−0.2Vの状態で用いる場合、ニー電圧であるドレイン電圧0.2V近辺でのドレイン電流は4mA程度となる。

したがって、例えばドレイン注入型分布ミキサを8段構成とする場合には、高抵抗Rddには32mAの電流が流れる。高抵抗Rddの抵抗値は、疑似伝送線路1,2の特性インピーダンス(通常は50Ω)よりも十分大きくする必要があるため、例えば500Ωとすると、高抵抗Rddでの電圧降下は1.6Vとなる。よって、FETQ1のドレイン電圧をニー電圧付近に設定するためには、バイアス回路3に供給するドレインバイアスVddを1.8Vとする必要がある。

ドレイン注入型分布ミキサでは、FETQ1をオンオフし、ドレイン電流を変化させることでLO信号RF信号ミキシングまたはLO信号とIF信号のミキシングを行う。このとき、FETQ1がオフになり、ドレイン電流が流れなくなる瞬間に、高抵抗Rddでの電圧降下が小さくなり、結果として、ドレインバイアス電圧Vdd=1.8VがそのままFETQ1のドレインに印加されることになる。この電圧は、通常のFETのドレイン耐圧ぎりぎりの値である。オフ時にFETQ1のドレインに印加される電圧を低下させるためには、高抵抗Rddでの電圧降下を小さくすることが必要である。このためには、FETQ1の段数を減らして、高抵抗Rddに流れる電流値を小さくするか、もしくは高抵抗Rddの値を小さくすることが考えられる。

ドレイン注入型分布ミキサの変換利得はFETQ1の段数に比例するため、FETQ1の段数を減らす手法では、高い変換利得を確保できない。また、抵抗Rddの値を小さくする手法では、前述のように、抵抗Rddの値が小さいほど、分布ミキサの疑似伝送線路1,2からみてバイアス回路3の存在が無視できなくなるため、分布ミキサの広帯域性が失われる。
また、高抵抗Rdd,Rgを用いたバイアス回路3,4では、高抵抗Rdd,Rgで大きな電力消費されるため、電源利用効率が極めて悪いという問題があった。

概要

広帯域性と高い変換利得を確保し、消費電力を削減する。分布ミキサは、入力端がLO端子5に接続され、終端がIF端子7に接続された疑似伝送線路1と、入力端がRF端子6に接続された疑似伝送線路2と、疑似伝送線路1,2に沿って配置され、ゲートが疑似伝送線路2に接続され、ソースが接地され、LO信号とRF信号とを周波数合成するFETQ1と、疑似伝送線路2の終端にゲートバイアス電圧を印加するバイアス回路4aと、疑似伝送線路2の終端と接地とを接続する終端抵抗R1と、疑似伝送線路1と各FETQ1のドレインとの間に設けられた複数の伝送線路CPW3とから構成される。

目的

本発明は、上記課題を解決するためになされたもので、広帯域性と高い変換利得を確保することができ、消費電力を削減することができる分布ミキサを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力端LO信号入力用LO端子に接続され、終端IF信号出力用のIF端子に接続された第1の伝送線路と、入力端がRF信号入力用のRF端子に接続された第2の伝送線路と、前記第1、第2の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第2の伝送線路に接続され、ドレインが前記第1の伝送線路に接続され、ソース接地された複数のトランジスタと、前記第2の伝送線路の終端にバイアス電圧印加するバイアス回路と、前記第2の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第1の伝送線路の終端から、前記RF信号を周波数変換した前記IF信号を出力することを特徴とする分布ミキサ

請求項2

入力端がLO信号入力用のLO端子に接続され、終端がRF信号出力用のRF端子に接続された第1の伝送線路と、入力端がIF信号入力用のIF端子に接続された第2の伝送線路と、前記第1、第2の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第2の伝送線路に接続され、ドレインが前記第1の伝送線路に接続され、ソースが接地された複数のトランジスタと、前記第2の伝送線路の終端にバイアス電圧を印加するバイアス回路と、前記第2の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第1の伝送線路の終端から、前記IF信号を周波数変換した前記RF信号を出力することを特徴とする分布ミキサ。

請求項3

請求項1または2記載の分布ミキサにおいて、前記第1の伝送線路と前記複数のトランジスタのドレインとの間に挿入された複数の第3の伝送線路をさらに備えることを特徴とする分布ミキサ。

請求項4

請求項1記載の分布ミキサにおいて、前記第1の伝送線路は、入力端が正相側のLO端子に接続され、終端が正相側のIF端子に接続された正相側の第1の伝送線路と、入力端が逆相側のLO端子に接続され、終端が逆相側のIF端子に接続された逆相側の第1の伝送線路とからなる差動構成の伝送線路であり、前記第2の伝送線路は、入力端が正相側のRF端子に接続された正相側の第2の伝送線路と、入力端が逆相側のRF端子に接続された逆相側の第2の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第2の伝送線路に接続され、ドレインが前記正相側の第1の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第2の伝送線路に接続され、ドレインが前記逆相側の第1の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第2の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第2の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第2の伝送線路の終端にバイアス電圧を印加することを特徴とする分布ミキサ。

請求項5

請求項2記載の分布ミキサにおいて、前記第1の伝送線路は、入力端が正相側のLO端子に接続され、終端が正相側のRF端子に接続された正相側の第1の伝送線路と、入力端が逆相側のLO端子に接続され、終端が逆相側のRF端子に接続された逆相側の第1の伝送線路とからなる差動構成の伝送線路であり、前記第2の伝送線路は、入力端が正相側のIF端子に接続された正相側の第2の伝送線路と、入力端が逆相側のIF端子に接続された逆相側の第2の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第2の伝送線路に接続され、ドレインが前記正相側の第1の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第2の伝送線路に接続され、ドレインが前記逆相側の第1の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第2の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第2の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第2の伝送線路の終端にバイアス電圧を印加することを特徴とする分布ミキサ。

技術分野

0001

本発明は、高周波電気信号を扱う回路技術、特に周波数変換機能を有するミキサに関するものである。

背景技術

0002

分布ミキサとは、電界効果トランジスタFET)の持つリアクタンス成分と、伝送線路の持つリアクタンス成分とを用いて疑似伝送線路を形成し、疑似伝送線路の有する広い周波数特性を利用することで、広帯域特性を実現したミキサ回路のことである(非特許文献1参照)。

0003

分布ミキサにおいては、バイアス回路を、疑似伝送線路の広帯域性を崩すことなく設計することが重要である。集中定数設計のミキサの場合、通常、高周波(RF(Radio Frequency))端子局部発振(LO(Local Oscillator))端子、中間周波(IF(Intermediate Frequency))端子の各端子が狭帯域に設計されるため、例えば、所望の周波数において十分にインピーダンスが高くなるような四分の一波長スタブを用い、バイアスを供給することが可能である。

0004

しかしながら、分布ミキサにおいては、四分の一波長スタブのインピーダンスが疑似伝送線路の特性インピーダンスより十分大きく見え周波数範囲内のみでしか疑似伝送線路を形成することができず、結果として分布ミキサの広帯域性が損なわれる。この問題を解決するためには、理想的には、疑似伝送線路の広帯域な周波数範囲内でインピーダンスが十分大きくなるようなチョークコイルを利用すればよい。しかし、MMIC(Monolithic Microwave IntegratedCircuit)においては、大きなインダクタンス値を持つコイルの作成は難しく、現実的ではない。

0005

したがって、分布ミキサの場合、通常は図13に示すような、高抵抗を用いたバイアス回路が用いられる。図13の例は、変換利得が大きく、かつRF周波数とLO周波数アイソレーション確保が容易なドレイン注入型分布ミキサの例を示している(非特許文献2参照)。ドレイン注入型分布ミキサは、疑似伝送線路1,2と、疑似伝送線路1,2に沿って配置された複数の単位ミキサであるFETQ1と、疑似伝送線路1の入力端ドレインバイアス電圧印加するバイアス回路3と、疑似伝送線路2の終端ゲートバイアス電圧を印加するバイアス回路4と、疑似伝送線路1の入力端とLO端子5とを接続するキャパシタC1と、疑似伝送線路2の入力端とRF端子6とを接続するキャパシタC2と、疑似伝送線路1の終端とIF端子7とを接続するキャパシタC3と、疑似伝送線路2の終端と接地とを接続する終端抵抗R1と、疑似伝送線路1とFETQ1のドレインとの間に設けられた伝送線路CPW3とから構成される。

0006

疑似伝送線路1は、縦続接続された複数の伝送線路CPW1から構成され、疑似伝送線路2は、縦続接続された複数の伝送線路CPW2から構成される。
バイアス回路3は、抵抗Rddを介してドレインバイアス電圧Vddを疑似伝送線路1に印加する。バイアス回路4は、抵抗Rgを介してゲートバイアス電圧Vgを疑似伝送線路2に印加する。

0007

抵抗Rdd,Rgは周波数依存性を持たない素子であり、かつ抵抗Rdd,Rgの値を疑似伝送線路1,2の特性インピーダンスよりも十分大きくすれば、疑似伝送線路1,2の広帯域性を崩すことなく、バイアス印加が可能である。しかしながら、高抵抗を用いる場合には、抵抗Rdd,Rgでの電圧降下分だけ大きなバイアス電圧を外部から供給する必要がある。

0008

ドレイン注入型分布ミキサを設計する場合、高抵抗を用いたバイアス回路の設計は、特にドレインバイアス電圧Vddを印加するバイアス回路3において次に述べる困難が伴う。ドレインバイアス電圧Vddは、前述のように、高抵抗Rddでの電圧降下分だけ大きな電圧にする必要がある。例えば、FETQ1のドレイン電圧ニー(knee)電圧付近に設定する場合には、単位ミキサを構成する各FETQ1に、飽和領域とほぼ等しいドレイン電流が流れる。

0009

ドレイン注入型分布ミキサの場合、バイアス回路3を構成する高抵抗Rddには、前記単位ミキサに流れるドレイン電流のミキサ段数倍(FETQ1の個数倍)の電流が流れるため、高抵抗Rddでの電圧降下は大きくなる。例えば、FETQ1としてゲート幅10μmのInPHEMT(High Electron Mobility Transistor)を、ゲート電圧が−0.2Vの状態で用いる場合、ニー電圧であるドレイン電圧0.2V近辺でのドレイン電流は4mA程度となる。

0010

したがって、例えばドレイン注入型分布ミキサを8段構成とする場合には、高抵抗Rddには32mAの電流が流れる。高抵抗Rddの抵抗値は、疑似伝送線路1,2の特性インピーダンス(通常は50Ω)よりも十分大きくする必要があるため、例えば500Ωとすると、高抵抗Rddでの電圧降下は1.6Vとなる。よって、FETQ1のドレイン電圧をニー電圧付近に設定するためには、バイアス回路3に供給するドレインバイアスVddを1.8Vとする必要がある。

0011

ドレイン注入型分布ミキサでは、FETQ1をオンオフし、ドレイン電流を変化させることでLO信号RF信号ミキシングまたはLO信号とIF信号のミキシングを行う。このとき、FETQ1がオフになり、ドレイン電流が流れなくなる瞬間に、高抵抗Rddでの電圧降下が小さくなり、結果として、ドレインバイアス電圧Vdd=1.8VがそのままFETQ1のドレインに印加されることになる。この電圧は、通常のFETのドレイン耐圧ぎりぎりの値である。オフ時にFETQ1のドレインに印加される電圧を低下させるためには、高抵抗Rddでの電圧降下を小さくすることが必要である。このためには、FETQ1の段数を減らして、高抵抗Rddに流れる電流値を小さくするか、もしくは高抵抗Rddの値を小さくすることが考えられる。

0012

ドレイン注入型分布ミキサの変換利得はFETQ1の段数に比例するため、FETQ1の段数を減らす手法では、高い変換利得を確保できない。また、抵抗Rddの値を小さくする手法では、前述のように、抵抗Rddの値が小さいほど、分布ミキサの疑似伝送線路1,2からみてバイアス回路3の存在が無視できなくなるため、分布ミキサの広帯域性が失われる。
また、高抵抗Rdd,Rgを用いたバイアス回路3,4では、高抵抗Rdd,Rgで大きな電力消費されるため、電源利用効率が極めて悪いという問題があった。

先行技術

0013

Kuo-Liang Deng,Hue Wang,“A 3-33GHz PHEMTMMICDistributed Drain Mixer”,Radio Frequency IntegratedCircuits (RFIC) Symposium,2002,IEEE
P.Bura,R.Dikshit,“F.E.T. mixer with the drain L.O. injection”,Electronics Letters 30th Sept.,1976,Vol.12,No.20

発明が解決しようとする課題

0014

本発明は、上記課題を解決するためになされたもので、広帯域性と高い変換利得を確保することができ、消費電力を削減することができる分布ミキサを提供することを目的とする。

課題を解決するための手段

0015

本発明の分布ミキサは、入力端がLO信号入力用のLO端子に接続され、終端がIF信号出力用のIF端子に接続された第1の伝送線路と、入力端がRF信号入力用のRF端子に接続された第2の伝送線路と、前記第1、第2の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第2の伝送線路に接続され、ドレインが前記第1の伝送線路に接続され、ソースが接地された複数のトランジスタと、前記第2の伝送線路の終端にバイアス電圧を印加するバイアス回路と、前記第2の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第1の伝送線路の終端から、前記RF信号を周波数変換した前記IF信号を出力することを特徴とするものである。

0016

また、本発明の分布ミキサは、入力端がLO信号入力用のLO端子に接続され、終端がRF信号出力用のRF端子に接続された第1の伝送線路と、入力端がIF信号入力用のIF端子に接続された第2の伝送線路と、前記第1、第2の伝送線路間に、これら伝送線路の信号流れ方向に沿って等間隔で配置され、ゲートが前記第2の伝送線路に接続され、ドレインが前記第1の伝送線路に接続され、ソースが接地された複数のトランジスタと、前記第2の伝送線路の終端にバイアス電圧を印加するバイアス回路と、前記第2の伝送線路の終端と接地とを接続する終端抵抗とを備え、前記バイアス回路は、前記複数のトランジスタのゲート・ソース間の直流電圧がこれらトランジスタの閾値電圧となるように前記バイアス電圧を印加し、前記複数のトランジスタのドレインとソースの直流電圧が等しく、前記第1の伝送線路の終端から、前記IF信号を周波数変換した前記RF信号を出力することを特徴とするものである。
また、本発明の分布ミキサの1構成例は、前記第1の伝送線路と前記複数のトランジスタのドレインとの間に挿入された複数の第3の伝送線路をさらに備えることを特徴とするものである。

0017

また、本発明の分布ミキサの1構成例において、前記第1の伝送線路は、入力端が正相側のLO端子に接続され、終端が正相側のIF端子に接続された正相側の第1の伝送線路と、入力端が逆相側のLO端子に接続され、終端が逆相側のIF端子に接続された逆相側の第1の伝送線路とからなる差動構成の伝送線路であり、前記第2の伝送線路は、入力端が正相側のRF端子に接続された正相側の第2の伝送線路と、入力端が逆相側のRF端子に接続された逆相側の第2の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第2の伝送線路に接続され、ドレインが前記正相側の第1の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第2の伝送線路に接続され、ドレインが前記逆相側の第1の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第2の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第2の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第2の伝送線路の終端にバイアス電圧を印加することを特徴とするものである。

0018

また、本発明の分布ミキサの1構成例において、前記第1の伝送線路は、入力端が正相側のLO端子に接続され、終端が正相側のRF端子に接続された正相側の第1の伝送線路と、入力端が逆相側のLO端子に接続され、終端が逆相側のRF端子に接続された逆相側の第1の伝送線路とからなる差動構成の伝送線路であり、前記第2の伝送線路は、入力端が正相側のIF端子に接続された正相側の第2の伝送線路と、入力端が逆相側のIF端子に接続された逆相側の第2の伝送線路とからなる差動構成の伝送線路であり、前記トランジスタは、ゲートが前記正相側の第2の伝送線路に接続され、ドレインが前記正相側の第1の伝送線路に接続され、ソースが接地された正相側のトランジスタと、ゲートが前記逆相側の第2の伝送線路に接続され、ドレインが前記逆相側の第1の伝送線路に接続され、ソースが接地された逆相側のトランジスタとからなる差動構成のトランジスタであり、前記終端抵抗は、前記正相側の第2の伝送線路の終端と接地とを接続する正相側の終端抵抗と、前記逆相側の第2の伝送線路の終端と接地とを接続する逆相側の終端抵抗とからなり、前記バイアス回路は、前記正相側、逆相側のそれぞれの第2の伝送線路の終端にバイアス電圧を印加することを特徴とするものである。

発明の効果

0019

本発明によれば、ドレイン側のバイアス回路が不要になるため、ドレイン側バイアス回路の困難性を回避することができる。その結果、本発明では、広帯域性と高い変換利得を確保することができ、従来よりも消費電力の少ないドレイン注入型分布ミキサを実現することができる。

図面の簡単な説明

0020

図1は、ドレイン注入型ミキサの原理を説明する図である。
図2は、ドレイン注入ミキサの等価回路図である。
図3は、ドレイン注入ミキサの周波数変換動作を説明する概念図である。
図4は、ドレイン注入ミキサの動作解析に用いたFETモデルのドレイン電流−ドレイン電圧特性を示す図である。
図5は、図4のFETモデルの特性から得られる、相互コンダクタンスドレイン電圧依存性を示す図である。
図6は、図4のFETモデルの特性から得られる、ドレインコンダクタンスのドレイン電圧依存性を示す図である。
図7は、P(Vg,Vd)のゲート電圧依存性を示す図である。
図8は、ΔP(Vg,Vd)/ΔVdのゲート電圧依存性を示す図である。
図9は、本発明の第1の実施例に係るドレイン注入型分布ミキサの構成を示す回路図である。
図10は、本発明の第1の実施例との比較に用いた従来のドレイン注入型分布ミキサの構成を示す回路図である。
図11は、本発明の第1の実施例に係るドレイン注入型分布ミキサおよび従来のドレイン注入型分布ミキサの変換利得の計算結果を示す図である。
図12は、本発明の第2の実施例に係るドレイン注入型分布ミキサの構成を示す回路図である。
図13は、従来のドレイン注入型分布ミキサの構成を示す回路図である。

実施例

0021

[発明の原理]
図1は、FETを1個を用いた、シングルエンドのドレイン注入型ミキサの原理を説明する図である。ドレイン注入ミキサは、FETQ1と、FETQ1のドレイン(D)にドレインバイアス電圧を印加するバイアス回路10と、FETQ1のゲート(G)にゲートバイアス電圧を印加するバイアス回路11と、LO端子5およびIF端子7のインピーダンスとLO端子5およびIF端子7から見たFETQ1のドレインのインピーダンスとを合わせるマッチング回路12と、RF端子6のインピーダンスとRF端子6から見たFETQ1のゲートのインピーダンスとを合わせるマッチング回路13とから構成される。

0022

ドレイン注入ミキサでは、FETQ1のドレインにかかる電圧を変調することで、相互コンダクタンスgmが変化することを利用して、LO信号とRF信号のミキシングまたはLO信号とIF信号のミキシングを行う。以下に、従来のドレイン注入ミキサの最適バイアス条件とされていたニー電圧の他に、高い変換利得が得られる別の動作バイアス点が存在することを、ドレイン注入ミキサの簡単な解析モデルを用いて説明する。

0023

図2は、図1に示したドレイン注入ミキサの等価回路図である。この図2を用いて本発明の動作原理を説明する。ドレイン注入ミキサでは、ミキシング動作を引き起こす非線形パラメータとして、FETQ1の相互コンダクタンスgm、ドレインコンダクタンスgdがある。図2では、これらの非線形要素を、電流源gm(Vd,Vg)vgsおよびドレイン抵抗Rd(Vd,Vg)=1/gdで示している。VdはFETQ1のドレイン電圧、Vgはゲート電圧である。また、図2のvRFはRF信号の電圧、Riは入力インピーダンス、CgsはFETQ1のゲート・ソース間容量である。LO信号により相互コンダクタンスgmおよびドレインコンダクタンスgdの2つの値が変化することで、RF信号とLO信号が混合されて生じるIF信号は、図2負荷ZLより取り出される。

0024

このとき、図3に示すように、IF信号は、RF信号とLO信号が混合されて生じる信号の包絡線30として現れ、通常はローパスフィルタを用いてIF信号成分のみが取り出されることとなる。ドレイン注入ミキサの変換利得の大きさは、図3の包絡線30の振幅の変化量ΔiIFで表される。すなわち、ドレイン注入ミキサの変換利得を大きくするためには、式(1)に示す変化量ΔiIFが大きくなるような設計を行えばよい。

0025

0026

iIFMAXは負荷ZLを流れる電流iIFの振幅の最大値、iIFMINは振幅の最小値である。図2において、負荷ZLを流れる電流iIFは、次式で表される。

0027

0028

式(2)より式(3)が成立する。

0029

0030

よって、式(1)に示した、ドレイン注入ミキサの変換利得を決定するΔiIFの値は、式(3)の右辺の絶対値の、ドレイン電圧Vdが変化した際の変化量に比例する。式(3)の右辺の絶対値を式(4)のようにP(Vg,Vd)とする。

0031

0032

相互コンダクタンスgmおよびドレインコンダクタンスgdは、FETQ1の電流−電圧測定からその値を得ることができる。ドレイン注入ミキサを設計する際には、式(4)のP(Vg,Vd)の、ドレイン電圧Vdに対する変化量が大きい点で設計すればよい。ここでは、FETQ1として、ゲート幅10μmのMESFETの大信号モデルを用いて説明する。図4に、このFETモデルのドレイン電流id−ドレイン電圧Vdの特性を示す。

0033

FETモデルの相互コンダクタンスgmおよびドレインコンダクタンスgdは、式(5)、式(6)のように定義できる。

0034

0035

0036

図4の特性から、相互コンダクタンスgmのドレイン電圧Vd依存性を、ゲート電圧Vgをパラメータとして計算しグラフ化すると、図5のようになる。また、ドレインコンダクタンスgdのドレイン電圧Vd依存性を、ゲート電圧Vgをパラメータとして計算しグラフ化すると、図6のようになる。この図5図6に示す特性を用いて、式(4)のP(Vg,Vd)のゲート電圧Vg依存性を、ドレイン電圧Vdをパラメータとして計算しグラフ化すると、図7のようになる。

0037

図7より、ドレイン注入ミキサの変換利得を最適化するゲート電圧Vgおよびドレイン電圧Vdを導くことができる。図7より、ゲート電圧Vgが大きくなるほどP(Vg,Vd)の変化量が大きくなることが判る。したがって、ドレイン注入ミキサの変換利得はゲート電圧Vgが大きいほど大きくなると考えられる。

0038

ドレイン電圧Vdに関しては、以下のように決定される。例えば、ゲート電圧Vgが−0.2Vの場合にドレイン注入ミキサの変換利得を大きくとるためのドレイン電圧Vdの条件を考える。P(Vg,Vd)の値が最小となるドレイン電圧Vdは、Vd=0Vである。P(Vg,Vd)の値が最大となるのはVd=1.0Vのときであるが、その時のP(Vg,Vd)の値は、Vd=0.6V,0.8Vの場合とほとんど変わらない。

0039

したがって、LO信号電力を節約するためにも、ドレイン電圧Vdは0Vから0.6Vの範囲で増減させることが望ましい。このため、ドレイン電圧Vdを0Vと0.6Vの中間値である0.3Vとしたときに、最も低いLO信号電力で、大きな変換利得を得ることができる。図4のドレイン電流id−ドレイン電圧Vdの特性を見れば判るように、上記の推論より導かれた、(Vg,Vd)=(−0.2V,0.3V)は、FETQ1のニー電圧に相当する。したがって、従来のドレイン注入ミキサのバイアス点であるニー電圧付近が、高変換利得を得るために最適であることが、P(Vg,Vd)という指標から理解できる。

0040

ここで、LO信号電力が更に低い場合を考える。例えば、ドレイン電圧Vdのスイング振幅として、0.2Vまでしか得られない場合を考えると、上述のドレイン電圧Vdをバイアス点として用いる条件では、ドレイン電圧Vdに対して十分に大きなP(Vg,Vd)の変化量が得られず、大きな変換利得を得ることができない。

0041

できるだけ少ないLO信号電力でドレイン注入ミキサの大きな変換利得が得られるバイアス条件を求めるためには、P(Vg,Vd)のドレイン電圧Vdに対する変化率ΔP(Vg,Vd)/ΔVdを計算し、この値が最も大きくなるようなバイアス点を求めればよい。図8に、ドレイン電圧Vdをパラメータとした、ΔP(Vg,Vd)/ΔVdのゲート電圧Vg依存性を示す。

0042

図8より、ドレイン電圧Vd=0V、ゲート電圧Vg=−0.35V付近でΔP(Vg,Vd)/ΔVdが極大となることが判る。つまり、ドレイン電圧Vd=0V、ゲート電圧Vg=−0.35Vにおいて最も低いLO信号電力でドレイン注入ミキサの高い変換利得を得ることができる。

0043

ドレイン電圧Vd=0V、ゲート電圧Vg=−0.35VでΔP(Vg,Vd)/ΔVdが極大となる理由は、定性的には、以下のように説明することができる。ゲート電圧Vg=−0.35Vは、FETQ1のゲートのショットキー接合の閾値電圧に相当する。

0044

ドレインバイアス電圧0VでFETQ1を使用する場合、LO信号に応じてドレイン電圧Vdが負電圧になった時には、FETQ1のドレインから見たゲートの電圧Vgdが、FETQ1のゲートを構成するショットキー接合の閾値電圧より大きくなり、ゲートからドレインに大きな電流が流れるようになる。

0045

一方で、ドレインバイアス電圧0Vの条件で、LO信号に応じてドレイン電圧Vdが正電圧になった時には、FETQ1のゲートを構成するショットキー接合の閾値電圧よりもVgdが小さくなるため、ゲートからドレインに流れる電流は急速に低下する。このことは、ドレインコンダクタンスgdが原点付近で急速に変化することを示している。また、ドレイン電圧Vdが正電圧になった時には、図5からわかるように、相互コンダクタンスgmによる、ゲートに入力されたRF信号に対する利得も利用できる。

0046

通常、ミキサは、最大の変換利得が得られるような十分大きなLO信号電力で駆動されることを前提としている。したがって、LO信号の周波数が低く、大出力電力のLO信号源が容易に得られる場合には従来のニー電圧付近でドレイン注入ミキサを使用するのが良いと考えられる。

0047

しかしながら、LO信号周波数が非常に高い場合、例えば100GHzを超えるような場合には、十分なLO信号電力を供給できる信号源が少ないため、できるだけ低いLO信号電力で駆動可能なミキサが求められる。本発明は、信号周波数が高い場合において、小さいLO信号電力で高い変換利得を得ることができるので、例えばRF信号周波数が100GHzを超えるような信号をダウンコンバージョンするための基本波ミキサなどに有効である。また、本発明では、FETQ1のドレインにバイアス電圧を供給する必要がないため、従来のドレイン注入ミキサに比べて消費電力が格段に小さくなるという効果が得られる。

0048

以上の原理により、FETQ1のドレインの直流電圧がゼロ(ドレインとソースの直流電圧が等しい)の場合でも、ゲート・ソース間の直流電圧をFETQ1の閾値電圧に設定することで、大きな変換利得が得られることが説明された。この原理をドレイン注入型分布ミキサに適用すれば、ドレイン側のバイアス回路が不要になるため、上記で述べた、ドレイン側バイアス回路の困難性を回避することができ、さらに、従来よりも消費電力の少ないドレイン注入型分布ミキサを実現できる。
次に、実施例として、実際に本発明に係るドレイン注入型分布ミキサを設計し、計算した結果を示し、本発明が有効であることを説明する。

0049

[第1の実施例]
本発明の第1の実施例として、シングルエンドのドレイン注入型分布ミキサへの適用例を説明する。図9は本実施例のドレイン注入型分布ミキサの構成を示す回路図である。本実施例のドレイン注入型分布ミキサは、入力端がLO端子5に接続され、終端がIF端子7に接続された疑似伝送線路1と、入力端がRF端子6に接続された疑似伝送線路2と、疑似伝送線路1,2に沿って配置され、ゲートが疑似伝送線路2に接続され、ソースが接地され、LO信号とRF信号とを周波数合成する複数の単位ミキサであるFETQ1と、疑似伝送線路2の終端にゲートバイアス電圧を印加するバイアス回路4aと、疑似伝送線路2の終端と接地とを接続する50Ωの終端抵抗R1と、疑似伝送線路1と各FETQ1のドレインとの間に設けられた複数の伝送線路CPW3(第3の伝送線路)とから構成される。

0050

本発明をドレイン注入型分布ミキサに適用する場合には、そもそもドレイン側のバイアス回路が不要であるため、前記の問題を回避することができる。
本実施例では、複数のFETQ1として全て同一の、ゲート幅10μmのInP−HEMTを用いた。疑似伝送線路1は、縦続接続された複数の伝送線路CPW1(第1の伝送線路)から構成される。各伝送線路CPW1としては、特性インピーダンス60Ω、長さ70μmのコプレーナ線路を用いた。同様に、疑似伝送線路2は、縦続接続された複数の伝送線路CPW2(第2の伝送線路)から構成される。各伝送線路CPW2としては、特性インピーダンス65Ω、長さ70μmのコプレーナ線路を用いた。つまり、複数のFETQ1は、疑似伝送線路1,2間に、これら疑似伝送線路1,2の信号流れ方向(図9の左から右への方向)に沿って等間隔で配置される。

0051

これらの伝送線路の特性インピーダンスと長さは、FETQ1のドレイン・ソース間電圧が0Vで、ゲート・ソース間電圧がFETQ1の閾値電圧である−0.35Vの時に、疑似伝送線路1,2のカットオフ周波数が高い値(LO信号およびRF信号が疑似伝送線路1,2を伝播可能な値)になるように計算された値となっている。
また、疑似伝送線路2の終端にゲートバイアス電圧を印加するバイアス回路4aとしては、インダクタンス1HのチョークコイルL1を用いた。

0052

本実施例のようにドレイン注入型分布ミキサをダウンコンバージョンミキサとして使用する場合、RF信号の進行波とLO信号の進行波とが各FETQ1(単位ミキサ)で混合され、周波数変換後のIF信号がIF端子7から出力される。

0053

本実施例との比較のために、FETQ1のドレインにバイアス電圧を印加する従来のドレイン注入型分布ミキサについても計算も行った。このドレイン注入型分布ミキサの構成を図10に示す。ドレインバイアス電圧を印加するバイアス回路3aとしては、インダクタンス1HのチョークコイルL2を用い、FETQ1のドレイン電圧Vdを0.2Vとした。

0054

図9に示した本実施例のドレイン注入型分布ミキサおよび図10に示した従来のドレイン注入型分布ミキサの変換利得CGの計算結果を図11に示す。図11のCG0は本実施例のドレイン注入型分布ミキサの変換利得を示し、CG1は従来のドレイン注入型分布ミキサの変換利得を示している。ここでは、横軸にゲート電圧Vgをとり、ドレイン電圧Vdをパラメータとしている。RF信号の周波数を125GHz、LO信号の周波数を119GHz、IF信号の周波数を6GHzとした。また、RF信号入力電力を−30dBmとし、LO信号入力電力を4dBmとした。

0055

図11によれば、本実施例のようにFETQ1のドレイン電圧Vdを0V、ゲート電圧VgをFETQ1の閾値電圧である−0.35Vに設定することで、−8.979dBの変換利得が得られることが判る。また、従来のドレイン注入型分布ミキサのように、FETQ1のドレイン電圧Vdをニー電圧である0.2Vとし、ゲート電圧Vgを−0.3Vに設定した場合の変換利得は、−10.276dBであることが判る。

0056

このように、本実施例では、従来よりも高い変換利得を得ることができる。高い変換利得が得られる理由は、上記の発明の原理でも述べたように、従来用いられてきたバイアス条件よりも、ドレイン電圧Vdが0Vでゲート電圧Vgが閾値電圧であるバイアス条件の方が、ミキサの変換利得を決定するΔiIFの変化量が大きくなるからである。表1に、従来構成と本実施例の構成での消費電力、変換利得の比較結果を示す。

0057

0058

従来構成で「L2使用時」とは、図10のようにバイアス回路3aとしてチョークコイルL2を用いた場合を示している。また、従来構成で「Rdd使用時」とは、図13のようにバイアス回路3として50Ωの抵抗Rddを用いた場合を示している。また、ドレイン電圧降下とは、バイアス回路3,3aにおける電圧降下のことを言う。ドレイン印加電圧は、図13図10のVddである。

0059

従来のようにバイアス回路3,3aを用いてFETQ1のドレインに電圧を印加する構成では、バイアス回路3,3aに電流が流れるため、消費電力が発生する。バイアス回路3aを用いる場合にはチョークコイルL2での直流電圧降下が無いため、消費電力を抑えることができるが、100GHz以上の周波数において大きなインダクタンス値を有するチョークコイルを実現することは難しい。

0060

したがって、実際には抵抗Rddからなるバイアス回路3を介してFETQ1のドレインをバイアスすることになる。バイアス回路3を用いる場合には、抵抗Rddでの電圧降下を考慮した大きな電圧Vddをかける必要があるため、さらに消費電力は大きくなる。
一方、本実施例では、FETQ1のドレインのバイアス電圧が0なので、ドレイン側のバイアス回路による消費電力は0である。

0061

[第2の実施例]
次に、本発明の第2の実施例について説明する。図12は本実施例のドレイン注入型分布ミキサの構成を示す回路図である。本実施例は、分布ミキサを構成する個々の単位ミキサを差動構成とし、さらにLO信号を入力する疑似伝送線路とRF信号を入力する疑似伝送線路を共に差動構成としたダブルバランス構成のドレイン注入型分布ミキサを示している。

0062

本実施例のドレイン注入型分布ミキサは、入力端が正相側のLO端子5pに接続され、終端が正相側のIF端子7pに接続された疑似伝送線路1pと、入力端が逆相側のLO端子5nに接続され、終端が逆相側のIF端子7nに接続された疑似伝送線路1nと、入力端が正相側のRF端子6pに接続された疑似伝送線路2pと、入力端が逆相側のRF端子6nに接続された疑似伝送線路2nと、疑似伝送線路1p,1n,2p,2nに沿って配置され、ゲートが疑似伝送線路2p,2nに接続され、ドレインが疑似伝送線路1p,1nに接続され、ソースが接地された複数の差動構成のFETQ1p,Q1nと、疑似伝送線路2p,2nの終端にゲートバイアス電圧を印加するバイアス回路4bと、疑似伝送線路2p,2nの終端と接地とを接続する50Ωの終端抵抗R1p,R1nとから構成される。

0063

図12のLOpは正相側のLO信号、LOnはLOpと相補なLO信号、RFpは正相側のRF信号、RFnはRFpと相補なRF信号、IFpは正相側のIF信号、IFnはIFpと相補なIF信号である。

0064

疑似伝送線路1pは、縦続接続された複数の伝送線路CPW1pから構成され、疑似伝送線路1nは、縦続接続された複数の伝送線路CPW1nから構成される。同様に、疑似伝送線路2pは、縦続接続された複数の伝送線路CPW2pから構成され、疑似伝送線路2nは、縦続接続された複数の伝送線路CPW2nから構成される。第1の実施例と同様に、複数のFETQ1pは、疑似伝送線路1p,2p間に、これら疑似伝送線路1p,2pの信号流れ方向に沿って等間隔で配置され、複数のFETQ1nは、疑似伝送線路1n,2n間に、これら疑似伝送線路1n,2nの信号流れ方向に沿ってFETQ1pと同じ間隔で配置される。

0065

バイアス回路4bは、一端が疑似伝送線路2pの終端に接続され、他端にドレインバイアス電圧Vggが印加される抵抗Rgpと、一端が疑似伝送線路2nの終端に接続され、他端にドレインバイアス電圧Vggが印加される抵抗Rgnと、一端が抵抗Rgpの他端に接続され、他端が接地されたキャパシタCpと、一端が抵抗Rgnの他端に接続され、他端が接地されたキャパシタCnとから構成される。

0066

本実施例では、差動構成のRF信号RFp,RFnと差動構成のLO信号LOp,LOnとが差動構成のFETQ1p,Q1nで混合され、差動構成のIF信号IFp,IFnがIF端子7p,7nから出力される。

0067

本実施例においても、従来のドレイン注入型分布ミキサで問題となった、ドレインバイアスの印加に係る問題を、第1の実施例と同様の原理で解決することができる。具体的には、FETQ1p,Q1nのドレインの直流電圧をゼロとし、FETQ1p,Q1nのゲート・ソース間の直流電圧をFETQ1p,Q1nの閾値電圧に設定すればよい。

0068

本実施例のようにドレイン側の疑似伝送線路1p,1nをバランス型に設計したバランス型分布ミキサに本発明を適用する場合には、ドレイン側のバイアス回路が2つ減るため、レイアウトの簡略化にもつながる。RF信号を単相入力とし、ゲート側の疑似伝送線路を1本としたシングルバランス構成にも本発明は適用可能である。

0069

なお、第1、第2の実施例では、ダウンコンバージョンミキサを例に挙げて説明したが、本発明をアップコンバージョンミキサに適用することも可能である。本発明をアップコンバージョンミキサに適用する場合には、図9図12の疑似伝送線路2,2p,2nの入力端をIF端子7,7p,7nに接続し、疑似伝送線路1,1p,1nの終端をRF端子6,6p,6nに接続して、RF信号の代わりにIF信号を疑似伝送線路2,2p,2nに入力し、疑似伝送線路1,1p,1nの終端からRF信号を出力すればよい。

0070

本発明は、高周波電気信号を扱う回路技術に適用することができる。

0071

1,1p,1n,2,2p,2n…疑似伝送線路,4a,4b…バイアス回路、5,5p,5n…LO端子、6,6p,6n…RF端子、7,7p,7n…IF端子、Q1,Q1p,Q1n…FET、R1,R1p,R1n,Rgp,Rgn…抵抗、L1…チョークコイル、Cp,Cn…キャパシタ、CPW1,CPW1p,CPW1n,CPW2,CPW2p,CPW2n,CPW3…伝送線路。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本無線株式会社の「 ダイレクトコンバージョン送信器」が 公開されました。( 2020/12/17)

    【課題】IQ変調器の特性を劣化させる要因を校正するための回路構成を小型化することが可能なダイレクトコンバージョン送信器を提供すること。【解決手段】デジタルベースバンドで生成されるIQ信号をDACでアナ... 詳細

  • 三菱電機株式会社の「 周波数変換器」が 公開されました。( 2020/12/17)

    【課題・解決手段】周波数変換器は、RF信号に対して、電圧−電流変換を行うとともに、LO信号を用いて周波数変換を行って、IF信号を出力する周波数変換素子1〜4と、周波数変換素子1〜4のDC電位を検出する... 詳細

  • 国立大学法人広島大学の「 デュアルモード高速無線受信機およびデュアルモード高速無線通信システム」が 公開されました。( 2020/12/03)

    【課題】ヘテロダインおよび自己ヘテロダインのいずれでも動作可能な受信機を提供する。【解決手段】デュアルモード高速無線受信機20は、受信したシングルエンドのRF信号を差動のRF信号に変換するバラン211... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ