図面 (/)

技術 半導体発光素子用基材及び半導体発光素子

出願人 旭化成株式会社
発明者 古谷一之坂田勇男
出願日 2018年3月6日 (2年0ヶ月経過) 出願番号 2018-040022
公開日 2019年9月12日 (6ヶ月経過) 公開番号 2019-153759
状態 未査定
技術分野 気相成長(金属層を除く)
主要キーワード 開口径Φ 凸部群 局所的範囲 凹部群 機器寿命 マザーロール 隆起面 ドライフィルムパターン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年9月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

優れた発光効率を有する半導体発光素子歩留まりよく製造すること。

解決手段

半導体発光素子用基材(100)は、基板と、基板の主面に半導体成長部位(102)と半導体成長部位(103)と、を具備する。基板の主面に第1半導体層発光半導体層及び第2半導体層が積層された半導体発光素子を形成する。半導体非成長部位は凸構造(101、104)からなるパターンを有しており、半導体成長部位は、隆起面を有しており、隆起面はパターンを連続して取り囲んでいる。半導体成長部位を確保して結晶転位欠陥を減らすことで、内部量子効率が改善される。また、半導体非成長部位の凸構造により、光を散乱させ、光取り出し効率が高められる。隆起面から半導体層をエピタキシャル成長させることで、刃状転位が形成され、半導体層にかかる圧縮応力緩和し、Droopが抑制される。

概要

背景

半導体層を利用した半導体発光素子である発光ダイオードLED)は、従来の蛍光灯白熱電球などの旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。

中でも、青色LEDに代表されるGaN系半導体発光素子は、単結晶基板上にエピタキシャル成長n層発光層、p層を積層して製造され、基板として一般にサファイア単結晶基板やSiC単結晶基板が用いられる。しかしながら、例えば、サファイア結晶GaN系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する。この転位欠陥密度は、1×109個/cm2に達する。この結晶転位欠陥によって、LED内部での内部量子効率下がり、結果として、LEDの発光効率が下がってしまう。

また、GaN系半導体層屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって減衰し、結果として外部量子効率が低下する問題があった。

一方、青色LED固有現象として、注入される電流の増加に伴い、発光効率が低下するという問題点がある。これはGaInNとGaNとサファイア基材との間の格子不整合や、GaN成膜時に晒される高温から室温に戻したときのGaNとサファイア基材との間の熱膨張係数の違いにより発生するGaInNへの圧縮応力が原因と考えられている。

上記問題を解決するために、GaN系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、GaN系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている(例えば、特許文献1参照)。この技術によれば、半導体層のエピタキシャル成長の過程で、C面平面から成長した半導体層が凹凸構造を埋めるために、結晶転位欠陥(貫通転移欠陥)が減少し、得られる半導体層の結晶品質を向上させることができる。

また、このように得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する(例えば、特許文献2参照)。

さらに、基板の上面に、基板の結晶面に沿って広がる平坦部と、平坦部から突き出た複数の大径突部とを形成し、大径突部よりも小さい複数の小径突部を大径突部の外表面に形成することで、発光構造体と基板との界面での全反射を抑制し、光取り出し効率を向上できる技術が報告されている(例えば、特許文献3参照)。

またさらに、基板表面に形成される凹凸構造が規則的な歯抜けを有する様に配列されることで、内部量子効率を改善し、且つ、光散乱により導波モードを解消して光取り出し効率を高めることが可能となる技術が報告されている(例えば、特許文献4参照)。

概要

優れた発光効率を有する半導体発光素子を歩留まりよく製造すること。半導体発光素子用基材(100)は、基板と、基板の主面に半導体成長部位(102)と半導体成長部位(103)と、を具備する。基板の主面に第1半導体層、発光半導体層及び第2半導体層が積層された半導体発光素子を形成する。半導体非成長部位は凸構造(101、104)からなるパターンを有しており、半導体成長部位は、隆起面を有しており、隆起面はパターンを連続して取り囲んでいる。半導体成長部位を確保して結晶転位欠陥を減らすことで、内部量子効率が改善される。また、半導体非成長部位の凸構造により、光を散乱させ、光取り出し効率が高められる。隆起面から半導体層をエピタキシャル成長させることで、刃状転位が形成され、半導体層にかかる圧縮応力が緩和し、Droopが抑制される。

目的

本発明は、かかる点に鑑みてなされたものであり、優れた発光効率を有する半導体発光素子を歩留まりよく製造できる半導体発光素子用基材及び半導体発光素子を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板と、前記基板の主面に形成された半導体成長部位と、半導体成長部位と、を具備し、前記基板の前記主面に少なくとも第1半導体層発光半導体層及び第2半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、前記半導体非成長部位は、前記主面側の基準面から突出する凸構造からなるパターンを有しており、前記半導体成長部位は、前記基準面から、前記凸構造の高さよりも低く隆起した隆起面を有しており、前記隆起面は、前記パターンの周囲を連続して取り囲むように形成されていることを特徴する半導体発光素子用基材。

請求項2

前記隆起面の高さが、10nm以上200nm以下であることを特徴とする請求項1に記載の半導体発光素子用基材。

請求項3

前記凸構造からなるパターンは、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに隣接して構成された凸部群を含み、前記凸部群の最外郭を構成する前記凸部は互いに離間せずに隣接していることを特徴とする請求項1または請求項2に記載の半導体発光素子用基材。

請求項4

請求項1から請求項3のいずれかに記載の半導体発光素子用基材の主面側に積層された、少なくとも2層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする半導体発光素子。

技術分野

0001

本発明は、半導体発光素子用基材及び半導体発光素子に関する。

背景技術

0002

半導体層を利用した半導体発光素子である発光ダイオードLED)は、従来の蛍光灯白熱電球などの旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。

0003

中でも、青色LEDに代表されるGaN系半導体発光素子は、単結晶基板上にエピタキシャル成長n層発光層、p層を積層して製造され、基板として一般にサファイア単結晶基板やSiC単結晶基板が用いられる。しかしながら、例えば、サファイア結晶GaN系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する。この転位欠陥密度は、1×109個/cm2に達する。この結晶転位欠陥によって、LED内部での内部量子効率下がり、結果として、LEDの発光効率が下がってしまう。

0004

また、GaN系半導体層屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって減衰し、結果として外部量子効率が低下する問題があった。

0005

一方、青色LED固有現象として、注入される電流の増加に伴い、発光効率が低下するという問題点がある。これはGaInNとGaNとサファイア基材との間の格子不整合や、GaN成膜時に晒される高温から室温に戻したときのGaNとサファイア基材との間の熱膨張係数の違いにより発生するGaInNへの圧縮応力が原因と考えられている。

0006

上記問題を解決するために、GaN系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、GaN系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている(例えば、特許文献1参照)。この技術によれば、半導体層のエピタキシャル成長の過程で、C面平面から成長した半導体層が凹凸構造を埋めるために、結晶転位欠陥(貫通転移欠陥)が減少し、得られる半導体層の結晶品質を向上させることができる。

0007

また、このように得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する(例えば、特許文献2参照)。

0008

さらに、基板の上面に、基板の結晶面に沿って広がる平坦部と、平坦部から突き出た複数の大径突部とを形成し、大径突部よりも小さい複数の小径突部を大径突部の外表面に形成することで、発光構造体と基板との界面での全反射を抑制し、光取り出し効率を向上できる技術が報告されている(例えば、特許文献3参照)。

0009

またさらに、基板表面に形成される凹凸構造が規則的な歯抜けを有する様に配列されることで、内部量子効率を改善し、且つ、光散乱により導波モードを解消して光取り出し効率を高めることが可能となる技術が報告されている(例えば、特許文献4参照)。

先行技術

0010

特開2006−352084号公報
特開2011−129718号公報
国際公開第2015/053363号パンフレット
国際公開第2017/057529号パンフレット

発明が解決しようとする課題

0011

LEDの発光効率を示す外部量子効率EQE(External Quantum Efficieney)を決定する要因として、電子注入効率EIE(Electron Injection Efficiency)、内部量子効率IQE(Internal Quantum Efficiency)及び光取り出し効率LEE(Light Extraction Efficiency)が挙げられる。このうち、内部量子効率IQEは、GaN系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度に依存する。光取り出し効率LEEは、基板に設けられた凹凸構造による光散乱により、GaN系半導体結晶層内部の導波モードを崩すことで改善される。また、発光層にかかる圧縮応力の影響により、内部量子効率IQEが電流の増加とともに低下する現象(Droop)が顕著となり、発光効率改善のための重要な課題となっている。

0012

このため、LEDの発光効率を向上するためには、GaN系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度を減らし、且つ、基板に設けられた凹凸構造による光散乱の度合いを高めながら、Droopを低減することが必要となる。

0013

特許文献1に記載の技術においては、半導体結晶の格子不整合に起因する結晶転位欠陥を減少させるためには、基板表面の凹凸構造における、結晶成長の起点となる谷部の平面密度を減少させる必要がある。しかしながら、平面密度を減少しすぎると、エピタキシャル成長に必要な格子面適合した基板面(例えばサファイア基板のC面)の面積が減少するため、結晶成長初期エピタキシャル膜の結晶面が安定せず、逆に、格子不整合に起因する結晶転位欠陥が増加する問題があった。

0014

特許文献2に記載の技術においても、基板表面に形成する凸部を密に配置することで、光取り出し効率LEEを向上できるが、凸部間の隙間をなくすと、エピタキシャル成長の起点となる格子面が適合した基板面(例えばサファイア基板のC面)がなくなり、格子不整合に起因する結晶転位欠陥が増加し、結晶品質が低下し、結果として得られるLEDの発光効率が向上しない問題があった。

0015

また、特許文献1−4のいずれにおいても、発光層に強い圧縮応力がかかり、高電流を流したときにDroopが発生するという問題点があった。

0016

本発明は、かかる点に鑑みてなされたものであり、優れた発光効率を有する半導体発光素子を歩留まりよく製造できる半導体発光素子用基材及び半導体発光素子を提供することを目的の一つとする。

課題を解決するための手段

0017

本発明の一態様の半導体発光素子用基材は、基板と、前記基板の主面に形成された半導体成長部位と、半導体成長部位と、を具備し、前記基板の前記主面に少なくとも第1半導体層、発光半導体層及び第2半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、前記半導体非成長部位は、前記主面側の基準面から突出する凸構造からなるパターンを有しており、前記半導体成長部位は、前記基準面から、前記凸構造の高さよりも低く隆起した隆起面を有しており、前記隆起面は、前記パターンの周囲を連続して取り囲むように形成されていることを特徴する。

0018

この構成によれば、半導体発光素子用基材の主面に半導体層をエピタキシャル成長させる際に、エピタキシャル成長促進部となる半導体成長部位と、エピタキシャル成長抑制部となる半導体非成長部位が、主面内に混在している。半導体成長部位により、エピタキシャル成長促進部を確保することで、半導体層中結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率IQEを高めることができる。また、半導体非成長部位により、凸構造の面積を確保することで、半導体発光素子において凸構造で光を散乱させることができる。これらにより、半導体発光素子の内部量子効率IQEを維持しながら、光取り出し効率LEEを向上できる。

0019

また、凸構造からなるパターンを取り囲む連続した隆起面から半導体層をエピタキシャル成長させることで、基板と半導体層の界面に多数の刃状転位を形成できる。半導体層を横方向成長させると刃状転位も横方向に曲げられ、積層される半導体層の会合に合わせて複数の刃状転位がまとめられて刃状転位の本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層にかかる圧縮応力が大きく緩和される。隆起面が連続していることにより、刃状転位を安定して形成でき、隆起面が凸構造からなるパターンの周囲を取り囲むことにより、半導体発光素子用基材上に所定の面積の刃状転位形成領域を確保できる。これらにより、半導体層にかかる圧縮応力が効果的に緩和される。よって、半導体発光素子の電流増加に伴う内部量子効率IQEの低下(Droop)を抑制できる。すなわち、光取り出し効率LEE及び内部量子効率IQEを向上させるとともに、Droopを抑制できる。

0020

また、所定の面積の半導体成長部位により、エピタキシャル成長促進部が基板面内で均等に形成されるため、隆起面及び凸構造上に形成される半導体層の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、優れた発光効率を有する半導体発光素子を歩留まりよく製造できる。

0021

本発明の一態様の半導体発光素子用基材においては、隆起面の高さが、10nm以上200nm以下であることが好ましい。

0022

本発明の一態様の半導体発光素子用基材においては、前記凸構造からなるパターンは、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに隣接して構成された凸部群を含み、前記凸部群の最外郭を構成する前記凸部は互いに離間せずに隣接していることが好ましい。

0023

本発明の一態様の半導体発光素子は、上記の半導体発光素子用基材の主面側に積層された、少なくとも2層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする。

0024

この構成によれば、半導体成長部位を確保して結晶転位欠陥を減らすことで、内部量子効率IQEが改善される。また、半導体非成長部位の凸構造からなるパターンにより、光を散乱させ、光取り出し効率LEEが高められる。パターンの周囲を連続して取り囲む隆起面から半導体層をエピタキシャル成長させることで、刃状転位が効果的に形成され、半導体層にかかる圧縮応力が効果的に緩和し、Droopが抑制される。

発明の効果

0025

本発明によれば、優れた発光効率を有する半導体発光素子を歩留まりよく製造できる。

図面の簡単な説明

0026

本実施の形態の半導体発光素子用基材の平面模式図である。
図1中のX−X’断面を示す断面投影模式図である。
本実施の形態の半導体発光素子用基材の半導体非成長部位となる凸構造からなるパターンを取り囲む連続した隆起面の頂点を結んだ平面模式図である。
本実施の形態の半導体発光素子用基材の他の態様における凸構造からなるパターンの一例を示す平面模式図である。
本実施の形態の半導体発光素子用基材の他の態様における凸構造からなるパターンの一例を示す平面模式図である。
本実施の形態の半導体発光素子を示す断面模式図である。
実施例に用いた樹脂モールドの平面模式図である。
実施例に用いたサファイア基材の平面模式図である。
実施例に用いたサファイア基材の断面図である。
比較例に用いたサファイア基材の断面図である。
比較例に用いたサファイア基材の断面図である。

0027

以下、本発明の一実施の形態(以下、「実施の形態」と略記する。)について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。

0028

以下、本実施の形態に係る半導体発光素子用基材について詳細に説明する。

0029

(半導体発光素子用基材)
本実施の形態に係る半導体発光素子用基材は、基板と、基板の主面の一部又は全面に形成された凸構造からなるパターン及び隆起面と、を具備し、凸構造からなるパターン及び隆起面上に少なくとも第1半導体層、発光半導体層、第2半導体層がこの順に積層された半導体発光素子を形成するための基材である。

0030

さらに、本実施の形態に係る半導体発光素子用基材においては、基板の主面に半導体非成長部位と半導体成長部位とが形成されていることを特徴とする。半導体非成長部位が凸構造からなるパターンを有している。また、半導体成長部位が隆起面を有しており、隆起面は、後述する基準面から凸構造の高さよりも低く隆起している。この隆起面により、半導体非成長部位の凸構造からなるパターンの周囲は、連続して取り囲まれている。

0031

この構成によれば、半導体発光素子用基材の主面に半導体層をエピタキシャル成長させる際に、エピタキシャル成長促進部となる半導体成長部位と、エピタキシャル成長抑制部となる半導体非成長部位が、主面内に混在している。半導体成長部位により、エピタキシャル成長促進部を確保することで、半導体層中の結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率IQEを高めることができる。また、半導体非成長部位により、凸構造の面積を確保することで、半導体発光素子において凸構造で光を散乱させることができる。これらにより、半導体発光素子の内部量子効率IQEを維持しながら、光取り出し効率LEEを向上できる。

0032

また、凸構造からなるパターンを取り囲む連続した隆起面から半導体層をエピタキシャル成長させることで、基板と半導体層の界面に多数の刃状転位を形成することが可能となる。半導体層を横方向成長させると、刃状転位も横方向に曲げられ、積層される半導体層の会合に合わせて複数の刃状転位がまとめられ本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層にかかる圧縮応力が大きく緩和される。この効果により、発光半導体層に発生するピエゾ電界が減少し、Droopが抑制された半導体発光素子を製造できる。隆起面が連続していることにより、刃状転位を安定して形成でき、隆起面が凸構造からなるパターンの周囲を取り囲むことにより、半導体発光素子用基材上に所定の面積の刃状転位形成領域を確保できる。これらにより、半導体層にかかる圧縮応力が効果的に緩和される。

0033

また、所定の面積の半導体成長部位により、エピタキシャル成長促進部が基板面内で均等に形成されるため、隆起面及び凸構造上に形成される半導体層の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、優れた発光効率を有する半導体発光素子を歩留まりよく製造できる。

0034

本実施の形態に係る半導体発光素子は、以下の特徴的構成を備えている。
(1)基板の主面に半導体非成長部位と半導体成長部位と、を具備している。
(2)半導体非成長部位は凸構造からなるパターンを有しており、半導体成長部位は、基準面から、凸構造の高さよりも低く隆起した隆起面を有している。
(3)隆起面は、凸構造からなるパターンの周囲を連続して取り囲んでいる。

0035

更に、好ましくは、以下の特徴的構成を含んでいる。即ち、上記(1)、(2)、(3)は、本実施の形態において必須の構成要件であるが、以下の(4)、(5)は選択的な構成要件である。
(4)基準面から隆起面の頂点までの高さが10nm以上200nm以下である。
(5)凸構造からなるパターンは、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに隣接して構成された凸部群を含み、凸部群の最外郭を構成する凸部は互いに離間せずに隣接している。

0036

以下、添付図面を参照して、本実施の形態に係る半導体発光素子用基材について説明する。図1は、本実施の形態の半導体発光素子用基材の平面模式図である。図2は、図1中のX−X’断面を示す断面投影模式図である。図3は、本実施の形態の半導体発光素子用基材の半導体非成長部位となる凸構造からなるパターンを取り囲む連続した隆起面の頂点を結んだ平面模式図である。

0037

図1に示すように、本実施の形態に係る半導体発光素子用基材100は、基板の主面に、凸構造からなるパターンを有する領域である複数の半導体非成長部位102と、隆起面を有する半導体成長部位103と、が形成されて構成されている。凸構造からなるパターンを有する各半導体非成長部位102の周囲は、連続した隆起面を有する半導体成長部位103によって取り囲まれている。半導体非成長部位102には、複数の凸部101、104が隣接して形成されており、複数の凸部101、104により凸部群からなるパターンが構成されている。

0038

凸部群の凸部101、104は、互いに等しい最近接距離P1で互いに隣接して構成されている。また、凸部群の最外郭を構成する凸部101、104は、互いに離間せず隣接している。

0039

本実施の形態において、凸部101、104が互いに離間していないとは、平面視において、少なくとも凸部底部の縁同士が、実際的に間に平坦面を有せずに接している状態である。凸部101、104が互いに隣接しているとは、二つの凸部101、104間には、他の凸部が存在せず、隣り合っている状態を指す。

0040

また、本実施の形態における最近接距離P1は次のように定義される。すなわち、半導体非成長部位102において、互いに離間せず隣接している二つの凸部101、104の頂点間の距離の内、最も短い距離として定義される。本実施の形態においては、半導体非成長部位102内の各凸部101、104間の最近接距離P1の平均値P0に対して、各P1の変動が±10%以内である場合、半導体非成長部位102内は、複数の凸部101、104が互いに等しい最近接距離P1で構成されているものとする。

0041

前記した最近接距離P1の平均値P0は、凸部101、104の最近接する頂点間の距離の相加平均として定義される。測定に使用する局所的範囲は、凸部101、104の平均ピッチPの5倍〜50倍程度の範囲として定義する。

0042

ここで、複数の凸部101、104の平均ピッチPとは、次のように定義される。ある凸部の中心とこの凸部に最近接する凸部の中心との間の中心間距離ピッチである。各凸部101、104間でピッチを測定し、それらの相加平均値を、複数の凸部101、104の平均ピッチPと定義する。なお、上記相加平均値を求める際に選択する凸部の数Nが10点以上であることが好ましい。

0043

例えば、平均ピッチPが700nmであれば、最近接距離P1は、3500nm〜35000nmの測定範囲の中で測定される。このため、例えば7500nmの視野像を、凸部101、104を有する領域内の、例えば中央の位置で撮像し、この撮像を使用して相加平均を求める。視野像の撮像には、例えば走査型電子顕微鏡(SEM)や原子間力顕微鏡AFM)を用いることができる。

0044

(凸部の最近接距離P1の相加平均)
ある要素(変量)の分布のN個の測定値をx1、x2・・・、xnとした場合に、相加平均値は、以下の式(1)にて定義される。

0045

0046

相加平均を算出する際のサンプル点数Nは、20として定義する。20としたのは、局所的範囲内で任意に個々の凸部101、104を選んだ際、十分な統計平均を取るためである。

0047

本実施の形態において、最近接距離P1は、100nm以上4000nm以下であると、内部量子効率IQEと、光取り出し効率LEEが向上するため好ましい。凸部101、104間の最近接距離P1が100nm以上であると、発光光の半導体発光素子内部の光学波長波長/屈折率)と同程度以上になり、発光光に対する散乱性が強くなり好ましく、500nm以上であるとより好ましく、700nm以上であると更に好ましい。また、半導体発光素子用基材100の主面に半導体層をエピタキシャル成長させるときに、平坦化しにくくなることを防止する観点から、最近接距離P1は、4000nm以下であると好ましく、3000nm以下であるとより好ましい。

0048

上記の通り、本実施の形態においては、半導体非成長部位102の周囲には、隆起面を有する半導体成長部位103が形成されている。図2に示すように、半導体成長部位103は、後述する基準面から凸部101、104の高さHよりも低く隆起しており、凸部群からなるパターンを連続して取り囲んでいる。

0049

例えば、隆起面を有する半導体成長部位103は、半導体発光素子用基材100に供される基板の主面が湾曲している状態となっており、例えば、基板としてC面サファイア基板を使用した場合、半導体成長部位103では、サファイア基板のC面が湾曲した構造になっている。

0050

半導体成長部位103は、基板の主面が湾曲した構造を有しているため、半導体発光素子用基材100の主面に半導体層をエピタキシャル成長させる際に、半導体成長部位103を効果的にエピタキシャル成長促進部とすることができる。一方、凸部101、104で構成された半導体非成長部位102はエピタキシャル成長抑制部となる。このような構成にすることにより、結晶成長面である基板の主面内にエピタキシャル成長促進部とエピタキシャル成長抑制部を両方存在させることができる。半導体成長部位103を確保できることで、半導体層中の結晶欠陥が抑制されて得られる半導体発光素子の内部量子効率IQEを高めながら、半導体非成長部位102の凸構造で光を散乱させ光取出し効率LEEを向上できる。

0051

また、半導体発光素子用基材100においては、凸部101、104の凸部群からなるパターンで構成された半導体非成長部位102は、一定の周期で繰り返し配置されていることが好ましい。半導体非成長部位102の周期は、凸部群からなるパターン間の距離105により規定される。凸部群からなるパターン間の距離105は、半導体成長部位103を挟んで互いに隣接する2つの半導体非成長部位102において、各々の凸部群からなるパターンの中心の距離で定義される。凸部群からなるパターンの中心は、半導体非成長部位102の平面視における重心である。凸部群からなるパターン間の距離105が一定の値を有することで、半導体非成長部位102が一定の周期で配置される。また、基板面内における凸部群からなるパターン間の距離105の平均に対して、各々の凸部群からなるパターン間の距離105の変動が±10%以内である場合、複数の半導体非成長部位102は、一定の周期、即ち、互いに等しい周期で構成されているものとする。

0052

このように、半導体非成長部位102が一定の周期で配置されることで、半導体非成長部位102間の半導体成長部位103の面積が一定となり、エピタキシャル成長促進部が基板面内で均等化されるため、基板の主面上に得られる半導体層の平坦性が向上し好ましい。

0053

半導体非成長部位102の周期、すなわち、隣接する凸部群からなるパターン間の距離105は、500nm以上10000nm以下であると好ましい。500nm以上であると、半導体非成長部位102の凸部群からなるパターンによる発光光に対する光散乱性が増加し好ましく、800nm以上であるとより好ましく、1000nm以上であると更に好ましい。また、平坦化に要する時間を短縮して、スループットの低下を防止し、加えて成膜時の基板の反りを防止する観点から、凸部群からなるパターン間の距離105は、10000nm以下が好ましく、9000nm以下がより好ましく、8000nm以下が更に好ましい。

0054

本実施の形態に係る半導体発光素子用基材100においては、隆起面を有する半導体成長部位103から半導体層をエピタキシャル成長させることで、基板と半導体層の界面に刃状転位を形成できる。半導体非成長部位102の周期105が一定であることにより、半導体成長部位103を確保して、刃状転位が互いに会合する距離を大きくとれるため、会合する確率が増えることになる。刃状転位が会合して半導体層にかかる圧縮応力が緩和されると、結晶転位が減少する。これにより減少した転位分だけ結晶層の体積が減り、平坦化した半導体層には引っ張り歪が発生する。この状態で、半導体発光素子用基材100とともに半導体層を室温に降温すると、見かけ上、半導体層がより縮むため、例えばサファイア基板と半導体層の寸法差が減り、結果として半導体層形成後の基板の反りを抑制することができる。

0055

また、本実施の形態に係る半導体発光素子用基材100においては、凸部101、104の配置により光取り出し効率LEEが向上する。光取り出し効率LEEを向上させるためには、光を散乱する凸部の斜面部面積を増やす必要がある。しかしながら、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、隙間を一定以上形成する必要がある。このため、凸部斜面部の単位面積あたりの密度が制限される。

0056

これに対し、本実施の形態に係る半導体発光素子用基材100においては、半導体非成長部位102の周囲に、半導体非成長部位102を取り囲む隆起面を有する半導体成長部位103を形成し、半導体成長部位103によりエピタキシャル成長促進部を確保している。また、同時に、半導体非成長部位102の凸部群からなるパターンにより、凸部101、104の斜面部面積を増加させることができる。このため、光取り出し効率LEEを向上させることができる。また、後述する半導体非成長部位102の凸部101、104の高さが、発光光の波長に対して十分に大きいため、従来技術の凸部の単純配列に比べ、新たに光に対する散乱要素が増えることになり、さらに、光取り出し効率LEEが向上する。

0057

次に、半導体非成長部位102間の、隆起面を有する半導体成長部位103のパラメータについて詳細に説明する。

0058

(凸部の高さH)
凸部101、104の高さH、すなわち凸構造の高さは、凸部101、104の頂点と、平坦面における凸部底部と、の高さの差として定義される。凸部101、104高さHが高いと、半導体層が平坦化する際に要する膜厚が厚くなり、成膜時に反り易くなる。

0059

図2図3を参照して、凸部群からなるパターンを連続して取り囲む隆起面を有する半導体成長部位103及び隆起面の高さDについて説明する。

0060

図3に示すように、凸部101、104による凸部群からなるパターンを有する半導体非成長部位102の周囲には、半導体成長部位103が形成されている。凸部群からなるパターンは、基板の主面側における後述の基準面から突出している。半導体成長部位103では、後述の基準面から隆起した隆起面が形成されている。

0061

(基準面)
図2に示すように、基準面は、半導体非成長部位102の凸部群からなるパターンの最外郭を構成する凸部104と、半導体成長部位103との交点C同士を結んで形成される平面、すなわち、交点C同士を結ぶ破線で形成される面で定義される。半導体成長部位103の隆起面の高さDは、基準面から測定した隆起面の頂点までの高さで表される。

0062

(隆起面の高さ)
上記の通り、隆起面の高さDとは、基準面と隆起面の頂点との距離のことをいう。隆起面の高さDは、10nm以上200nm以下であることが好ましく、50nm以上180nm以下であることがより好ましく、70nm以上180nm以下であることが更に好ましく、90nm以上160nm以下であることが更により好ましく、110nm以上160nm以下であることが特に好ましい。隆起面の高さDが10nm以上であることにより、半導体層をエピタキシャル成長させたときに基板と半導体層の界面に刃状転位が発生しにくくなることを防止できる。また、半導体層の横方向成長に伴って、半導体層が会合する際にまとめられる刃状転位数が少なくなることを防止して、半導体層にかかる圧縮応力の緩和が少なくなることを防止できる。よって、Droopが原因で内部量子効率IQEの低下が大きくなることを防止できる。隆起面の高さDが200nm以下であることにより、半導体成長部位103の隆起面からエピタキシャル成長がしにくくなることを防止して、均一な半導体層を形成し易くなる。

0063

基準面からの隆起面の高さDは、半導体発光素子用基材100を割断し、この断面を走査型電子顕微鏡(SEM)や透過型電子顕微鏡TEM)で観察して測長したり、原子間力顕微鏡(AFM)で3次元的に測長することができる。

0064

(凸部群からなるパターンを連続して取り囲む隆起面を有する半導体成長部位)
隆起面を有する半導体成長部位103は、基準面から凸部101、104の高さHよりも低く隆起している(図2参照)。半導体成長部位103は、例えば、曲面状に隆起している。また、半導体成長部位103は、例えば、略三角形状に隆起していてもよく、隆起面の形状は特に限定されない。また、半導体成長部位103の隆起面の頂点を結ぶ線は、凸部群からなるパターンの周囲を連続して取り囲んでいる。基板として、例えば、サファイア基板のC面を用いた場合、半導体非成長部位102間に、隆起面を有する半導体成長部位103が形成されていると、C面からわずかに傾いた面の露出が多くなり、このようなサファイア基板と半導体層の界面からは多数の刃状転位が発生する。これら刃状転位が半導体層の成長に伴い会合により結合し、急激に減少することにより、半導体層にかかる圧縮応力は減少し、Droopは減少する。

0065

図3の半導体非成長部位102の間の線は、半導体成長部位103の隆起面の頂点を結んだものである。凸部群からなるパターンを「連続して取り囲む」とは、半導体成長部位103の隆起面の頂点を線で結んだとき、半導体非成長部位102の凸部群からなるパターンを、線が途切れることなく囲んでいることをいう。半導体成長部位103の隆起面の頂点を結んだ線は、凸部群からなるパターンを途切れることなく取り囲んでいれば、図3のように歪んでいてもよいし、直線で形成されていてもよい。隆起面が連続していることにより、刃状転位を安定して形成でき、隆起面が凸部群からなるパターンの周囲を取り囲むことにより、半導体発光素子用基材100上に所定の面積の刃状転位形成領域を確保できる。

0066

本実施の形態に係る半導体発光素子用基材100においては、半導体非成長部位102は、複数の凸部101、104が互いに等しい最近接距離P1で互いに隣接し、最外郭の凸部101、104が互いに離間せず隣接して構成された凸部群からなるパターンで構成されてもよく、または、孤立した凸部101で構成されていてもよい。また、半導体非成長部位102を構成する凸部101の数は1以上であればよい。図4及び図5は、本実施の形態の半導体発光素子用基材の他の態様における凸構造からなるパターンの一例を示す平面模式図である。

0067

例えば、図4Aに示すように、半導体発光素子用基材400において、半導体非成長部位402は、7個の凸部401、404で構成されていてもよく、7個の凸部群からなるパターンの周囲には、凸部群からなるパターンを連続して取り囲む隆起面を有する半導体成長部位403が形成されている。また、図4Bに示すように、半導体非成長部位402は、3個の凸部401で構成されていてもよく、3個の凸部群からなるパターンの周囲には、凸部群からなるパターンを連続して取り囲む隆起面を有する半導体成長部位403が形成されている。また、図4Cに示すように、半導体非成長部位402は、1個の凸部401で構成されていてもよく、孤立した凸部401の周囲には、凸部401を連続して取り囲む隆起面を有する半導体成長部位403が形成されている。

0068

また、図5に示すように、半導体発光素子用基材500においては、図1の凸部101、104で構成される凸部群からなるパターンから、中心に配置される凸部を取り除いて、凸部501、504が配置されていてもよい。中心の凸部がない凸部群からなるパターンで構成される半導体非成長部位502の周囲には、凸部群からなるパターンを連続して取り囲む隆起面を有する半導体成長部位503が形成されている。

0069

基板の材質は、サファイア、SiC、SiN、シリコンGaPGaAsなどを用いることができる。例えば、基板に、C面(0001)を主面とするサファイア基板を用いることができる。更に、半導体発光素子用基材100においては、基板主面に凸構造を形成する凸部101、104及び隆起面が基板と同じ材質であってもよく、凸部101、104及び隆起面が基板と異なる材料で構成されているヘテロ構造であってもよい。

0070

(半導体発光素子用基材の製造方法)
続いて、本実施の形態に係る半導体発光素子用基材の製造方法について説明する。ただし、以下に示す製造方法は一例であって、これに限定されるものではない。

0071

上記のような半導体発光素子用基材の製造方法としては、特に制限されるものではなく、通常のフォトリソグラフィ法インプリント法ナノインプリント法ナノインプリントリソグラフィ法などが挙げられる。例えば、ナノインプリントリソグラフィ法においては、所定の基板表面にレジスト層を形成したのち、必要とする転写パターン反転型使い、ナノインプリント法によりレジスト層にパターンを転写し、必要とする凹凸パターンが表面に形成されたレジスト層を得る。

0072

また、あらかじめ必要とする所定の凹凸パターンの凹凸反転構造が形成されたシート表面に、ドライフィルムレジスト層を形成したドライフィルムパターンシートを形成し、ドライフィルムパターンシートを基板表面に貼合し、凹凸パターンが形成されたドライフィルムレジスト層を基板の表面に形成する、ドライフィルムインプリントリソグラフィ法も利用できる。

0073

上記のドライフィルムインプリントリソグラフィ法によれば、エッチング耐性の高いドライフィルムレジスト層で凹凸パターンを形成でき、これをマスク層として基板をエッチングして、基板表面に凹凸パターンを容易に形成できる利点があり好ましい。また、ドライフィルムパターンシートを基板に貼合する工程のみ行えば、高精度のインプリント装置露光装置が不要であり、生産効率も高めることができるので、工業生産上有益である。以上から、半導体発光素子用基材の製造方法としては、ドライフィルムインプリントリソグラフィ法を用いることが好適である。

0074

ここで、サファイア基板を用いた場合を説明する。まず、サファイア基板の第1主面を研磨する。このとき、研磨砥粒の種類、研磨砥粒の個数、研磨速度、そしてpHの制御などにより、第1主面の表面粗さRaを制御できる。特に、算術平均粗さが1.5nm以下となるまで、研磨を実施するとよい。この表面研磨精度が、製造されるエピタキシャル成長促進部の表面粗さRaに相関するためである。中でも、算術平均粗さが0.5nm以下であると、4インチや6インチといったサファイア基板に対して、製造されるエピタキシャル成長促進部の分布が小さくなるため、より好ましい。内部量子効率IQE改善と安定なエピタキシャル成長の観点から、算術平均粗さは0.3nm以下であることが最も好ましい。また、選択する基板のオフ角面方位などを適宜選択し、半導体発光素子の必要なスペックに合わせこむことができる。

0075

表面粗さRaが所定内のサファイア基板を、例えば、硫酸過酸化水素水混合液SPM液)にて洗浄し、クリーニングする。一方で、凸部及び凸部群の位置情報相関係数0.9以上の精度で具備するドライフィルムパターンシートを準備する。まず、例えば、ガラスマザーロールに対して、熱リソグラフィ法を適用してパターンを形成する。このとき、レーザー照射パルスを制御することで、凸部及び凸部群の位置情報を、ガラスのマザーロールに形成できる。このマザーロールから光ナノインプリント法により、モールドを製造する。さらに、モールドからモールドを転写し、複製してもよい。

0076

次に、上記のように得られたモールドに対して、無機又は有機無機ハイブリッド組成の第1レジスト充填する。例えば、有機金属金属酸化物微粒子などを第1レジストに含有できる。第1レジストを、モールドのパターンを形成する凹部の内部から溢れさせ、パターンとパターンの間の凸部(平坦な部分)に薄膜を形成する。第1レジストの溶媒組成や塗布量、モールドの表面状態などを制御することにより、パターン間の平坦な部分に形成された第1レジストの薄膜が凹部群からなるパターンを連続して取り囲む状態とすることができる。

0077

次に、第1レジストが充填及び被覆されたモールドに対して、有機レジストである第2レジストを塗布する。ここでは、第2レジストが、モールドの凸部及び第1レジストを覆い、平坦化するように、第2レジストを成膜する。第1レジスト及び第2レジストが成膜されたモールドを、ドライフィルムパターンシートと呼ぶ。ここで、2層のレジストとして説明しているが、半導体発光素子用基材の製造方法には、第2レジストのみを成膜した単層レジストを用いることもでき、更に第3レジストを有する多層ドライフィルムパターンシートを使用することもできる。

0078

有機レジストは、ネガ型でもポジ型でもよく、少なくとも、紫外線にて効果作用が発現するラジカル重合系レジスト、又は、化学増幅系レジストを含むと好ましい。有機レジストは、フェノールノボラッククレゾールノボラックアクリル変性エポキシノボラックメタクリル変性エポキシノボラック、アダマンタンフルオレンカルバゾールポリビニルカルバゾールポリパラヒドロキシスチレンなどを含むと、基板の加工性が向上するため好ましい。特に、有機レジストを、オリゴマー又はポリマーモノマー及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。

0079

次に、ドライフィルムパターンシートを、第2レジストを介してサファイア基板に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、モールドを取り除く。または、モールドを取り除いた後に、光や熱によりレジストを安定化させる。

0080

以上の操作により、サファイア基板の主面上に第2レジスト層と第1レジスト層を転写する。レジストの表面にはモールドの反転構造が転写されており、この反転構造は、位置情報として、凸部及び凸部群からなるパターンの配列を有している。

0081

最後に、基板表面に形成されたレジスト層をマスクとして、基板をエッチングすることで、基板表面に凸部及び凸部群からなるパターンを形成できる。エッチング方法としては、ウェットエッチングドライエッチング、あるいは両者を組み合わせた方法などが適用できる。特に、凸部及び凸部群からなるパターンの制御の観点から、ドライエッチング法を用いることが好ましい。ドライエッチング法の中でも、異方性ドライエッチングが好ましく、ICP−RIE、ECM−RIEがより好ましい。

0082

ドライエッチング法は2段階で行われる。最初の段階では、第1レジストをマスクとして第2レジストの不要な部分を選択的にドライエッチングする。この際、ドライエッチングに使用されるガスとしては、第1レジストとは反応せずに第2レジストのみと反応するものが使用され、第1レジストが無機材料で、第2レジストが有機材料の場合、酸素(O2)が好適である。第1段階のドライエッチングの条件を調整することにより、レジスト層で構成される凸部群のパターン間にはパターン部分より薄い、あるいは選択比の低い第2レジスト層が形成される。

0083

第2段階では、第2レジストをマスクとして基板のドライエッチングを行う。この際、ドライエッチングに使用される反応ガスとしては、基板の材質と反応すれば、特に限定されるものではないが、BCl3、Cl2、CHF3、あるいはこれらの混合ガスなどが好ましく、適宜、Ar、O2、N2などを混合できる。

0084

このような2段階のドライエッチングを行うことにより、半導体非成長部位の凸部群からなるパターンを取り囲む連続した半導体成長部位の隆起面を、所望の高さに形成できる。上記したドライフィルムインプリントリソグラフィ法とドライエッチング法により、本実施の形態に係る半導体発光素子用基材を形成することができる。

0085

(半導体発光素子)
次に、図6を参照して、本実施の形態に係る半導体発光素子について説明する。図6は、本実施の形態の半導体発光素子を示す断面模式図である。

0086

本実施の形態に係る半導体発光素子600においては、上述の本実施の形態に係る半導体発光素子用基材を少なくとも一つ以上、構成に含む。これにより、内部量子効率IQEの向上、光取り出し効率LEEの向上、Droopの低減を図ることができる。

0087

半導体発光素子600は、半導体発光素子用基材601の主面上に、少なくとも2層以上の半導体層と発光層とを積層して構成される積層半導体層660を有する。

0088

半導体発光素子600は、半導体発光素子用基材601に、半導体層と発光層が積層されて形成されている。半導体発光素子用基材601の主面には、複数の凸部611からなるパターンで構成される半導体非成長部位612が形成されている。半導体非成長部位612の周囲は半導体成長部位613となっており、半導体成長部位613は基準面から凸部611の高さよりも低く隆起した隆起面を有している。隆起面は、凸部611からなるパターンの周囲を連続して取り囲んでいる。半導体発光素子用基材601の主面上に設けられた半導体非成長部位612及び半導体成長部位613上に、アンドープ型半導体層651、n型半導体層652、発光半導体層653及びp型半導体層654が順次積層されている。また、p型半導体層654上には、透明導電膜655が形成されている。

0089

また、n型半導体層652表面にカソード電極657が、透明導電膜655表面にアノード電極656がそれぞれ形成されている。なお、半導体発光素子用基材601上に積層されたn型半導体層652、発光半導体層653、p型半導体層654を、積層半導体層660と称する。

0090

ここで、アンドープ型半導体層651の主面は平坦面であることが好ましい。アンドープ型半導体層651の主面が平坦面であることにより、n型半導体層652、発光半導体層653、p型半導体層654の性能を効率化でき、内部量子効率IQEが向上する。

0091

さらに、アンドープ型半導体層651と半導体発光素子用基材601との界面には、図示しないバッファ層が存在することが好ましい。バッファ層の存在により、アンドープ型半導体層651の結晶成長の初期条件である核生成及び核成長が良好となり、積層半導体層660の半導体としての性能が向上するため、内部量子効率IQEが改善する。

0092

バッファ層は、半導体非成長部位612及び半導体成長部位613の表面全体を覆うように形成してもよいが、半導体非成長部位612及び半導体成長部位613の表面に部分的に設けることができ、特に、半導体発光素子用基材601表面における半導体成長部位613の隆起面613aに優先的にバッファ層を設けることができる。

0093

バッファ層の厚さは5nm以上100nm以下が好ましく、10nm以上50nm以下がより好ましい。バッファ層の厚みをこの範囲にすることにより、アンドープ型半導体層751の成長速度のバラツキを低減し、半導体層の会合点を制御しやすいためである。

0094

バッファ層には、例えば、GaN構造、AlGaN構造、AlN構造、AlInN構造、InGaN/GaN超格子構造、InGaN/GaN積層構造、AlInGaN/InGaN/GaN積層構造などを採用することができる。中でも、GaN構造、AlGaN構造、AlN構造が最も好ましい。これにより、上述したアンドープ型半導体層751の成長速度のバラツキがより低減するため、半導体層の会合点の制御性が向上し、アンドープ型半導体層751の表面ラフネスを低減し易い。

0095

また、バッファ層の成膜については、成膜温度を350℃〜600℃の範囲にできる。また、バッファ層は、例えば、有機金属気相成長法MOCVD)法又はスパッタリング法により成膜されることが好ましい。

0096

半導体発光素子600においては、アンドープ型半導体層651と、バッファ層を併せて下地層と定義し記述する。

0097

アンドープ型半導体層651としては、例えば、シリコンやゲルマニウムなどの元素半導体、又は、III−V族、II−VI族、IVI−IV族などの化合物半導体を適用できる。特に、アンドープ型半導体層651は、アンドープ窒化物層であることが好ましい。アンドープ窒化物層は、例えば、900℃〜1500℃の成長温度で、NH3とTMGaを供給することで成膜できる。

0098

アンドープ型半導体層651の膜厚は、0.5μm以上10μm以下であることが好ましく、アンドープ型半導体層651に対する残留応力の観点から、1.3μm以上8μm以下であることがより好ましい。

0099

n型半導体層652としては、例えば、GaNにn型ドーパントをドープしたものを適用できる。また、n型半導体層652、p型半導体層654には、適宜、図示しないn型クラッド層、p型クラッド層を設けることができる。

0100

n型半導体層652としてのn型GaN層は、例えば、NH3を3×10−2〜4.2×10−2mol/分、トリメチルガリウム(TMGa)を0.8×10−4〜1.8×10−4mol/分及びSiに代表されるn型ドーパントを含むシランガスを5.8×10−9〜6.9×10−9mol/分供給することで、形成することができる。n型半導体層652の膜厚は、活性層への電子注入性の観点から、800nm以上であることが好ましく、1500nm以上であることがより好ましい。

0101

発光半導体層653としては、InGaN、AlGaN、AlInGaN、GaNなどを適用できる。

0102

また、発光半導体層653は、単一量子井戸構造(SQW)又は多重量子井戸構造MQW)とすることが好ましい。

0103

単一量子井戸構造の場合、例えば、600℃〜850℃の成長温度で、窒素キャリアガスとして使い、NH3、TMGa及びトリメチルインジウム(TMIn)を供給することで、INGaN/GaNからなる活性層を、100Å〜1250Åの厚さに成長させることができる。また、多重量子井戸構造の場合、1つの層を構成するInGaNに関し、In元素濃度を変化させることもできる。

0104

また、発光半導体層653とp型半導体層654との間には、電子ブロック層(不図示)を設けることができる。電子ブロック層は、例えば、p−AlGaNにて構成される。

0105

p型半導体層654としては、例えば、GaNにp型ドーパントをドープしたものを適用できる。p型GaN層の場合、成長温度を900℃以上に上昇させ、TMGa及びCP2Mgを供給することで、数百〜数千Åの厚さに成膜することができる。

0106

これらの積層半導体層660(n型半導体層652、発光半導体層653、及びp型半導体層654)は、基材表面に公知の技術により成膜できる。例えば、成膜方法としては、MOCVD、ハイドライド気相成長法HVPE)、分子線エピタキシャル成長法(MBE)などが適用できる。

0107

透明導電膜655の材質は、半導体発光素子に適した透明導電膜として使用できるものであれば、特に制限はない。例えば、Ni/Au電極などの金属薄膜や、ITO、ZnO、In2O3、SnO2、IZO、IGZOなどの導電性酸化物膜を適用できる。透明性、導電性の観点から、特に、ITOが好ましい。

0108

透明導電膜655の厚みは、30nm以上100nm以下が好ましい。透明導電膜655の役割は、アノード電極656からの電流を拡散させ、p型半導体層654に注入することである。透明導電膜655の抵抗は厚みが厚いほど小さくなることから、透明導電膜655の厚み(T_TE)は、30nm以上が好ましく、40nm以上がより好ましい。光吸収を抑えることに加えて、薄膜干渉を利用して、臨界角以下の入射角に対する透過率を著しく上げることができ、また、臨界角以下の透過率分布を抑える観点から、透明導電膜655の厚み(T_TE)の上限としては、100nm以下が好ましく、80nm以下がより好ましい。

0109

透明導電膜655の厚み(T_TE)は、例えば、走査透過電子顕微鏡(STEM)によって測定することができる。透明導電膜655の厚みのSTEMによる測定は、像のコントラストから、透明導電膜655と積層半導体層660との境界を明確化することができるため、好ましい。

0110

また、本実施の形態に係る半導体発光素子600においては、従来に比べて、半導体発光素子用基材601の凸部611の高さを1μm以下にできる。このように、凸構造が特にナノオーダーであれば、アンドープ型半導体層651で凸構造を平坦化するために必要な厚みが薄くなる。このため、発光半導体層653からの光を吸収する半導体層が薄くなることで、光取り出し効率LEEの更なる向上が見込まれる。また、n型半導体層652、並びにこの上に順次積層される発光半導体層653及びp型半導体層654の反りを抑制することが可能となり、従来よりも大面積の半導体発光素子600を作製することができる。以上により、下地層の厚みは、5μm以下が好ましく、4μm以下がより好ましく、3.5μm以下が更に好ましく、2.5μm以下がより一層好ましく、1.5μm以下が最も好ましい。

0111

反射層
半導体発光素子600において、半導体発光素子用基材601の積層半導体層660が形成されている主面の反対側の面に、図示しない反射層を設けてもよい。

0112

反射層の材質は、発光波長での反射率が高ければ特に限定されない。例えば、金属ではAg、Al又はこれらの合金が、例えば、反射率や半導体発光素子用基材701との密着性の観点から選択される。あるいは、より高い反射率とするために、反射層として誘電体多層膜を形成してもよい。反射率が所望の範囲で有れば、反射層の膜厚及び層数は、特に限定されず、例えば、高屈折率層としてチタン酸化物ジルコニウム酸化物ニオブ酸化物タンタル酸化物窒化アルミ低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を成膜してもよい。

0113

また、反射層と半導体発光素子用基材601との密着性を改善するために、反射層と半導体発光素子用基材601との間に密着層を設けてもよい。密着層は、例えば、シリコン酸化物を用いることができる。

0114

本実施の形態に係る半導体発光素子用基材601においては、エピタキシャル成長促進部となる半導体成長部位613と、凸部611で構成される半導体非成長部位612が主面内に混在して形成されている。半導体成長部位613が確保されることにより、積層される半導体層651〜654中の結晶転位欠陥を減らし、結晶品質を向上させることができる。このため、半導体発光素子用基材601を用いて作製された半導体発光素子600は、内部量子効率IQEが改善される。また、半導体非成長部位612の凸部611により、半導体発光素子600は、光を散乱させ導波モードを解消して光取り出し効率LEEが高められる。

0115

また、半導体成長部位613は、主面側の基準面から突出した凸部群からなるパターンの周囲を取り囲む連続した隆起面を有しており、この隆起面からアンドープ型半導体層651をエピタキシャル成長させることで、基板とアンドープ型半導体層651の界面に多数の刃状転位を形成できる。アンドープ型半導体層651を横方向成長させると、刃状転位も横方向に曲げられ、積層される積層半導体層660の会合に合わせて複数の刃状転位がまとめられ本数が激減する。刃状転位の減少に伴い刃状転位の体積の空隙が減少されることにより、半導体層651〜654にかかる圧縮応力が大きく緩和される。隆起面が連続していることにより、刃状転位を安定して形成でき、隆起面が凸部群からなるパターンの周囲を取り囲むことにより、半導体発光素子用基材601上に所定の面積の刃状転位形成領域を確保できる。これらにより、半導体層651〜654にかかる圧縮応力が効果的に緩和される。この効果により、製造される半導体発光素子600は、発光半導体層653に発生するピエゾ電界が減少し、Droopが抑制される。

0116

また、所定の面積の半導体成長部位613により、エピタキシャル成長促進部が基板面内で均等に形成されるため、半導体発光素子用基材601上に形成される半導体層651〜654の平坦性が向上する。このため、半導体発光素子化の効率が高められると共に、基板の反りが抑制され基板面内の発光波長分布を改善できる。これらにより、半導体発光素子600は歩留まりよく製造され、優れた発光効率を有する。

0117

以下、実施例及び比較例により本発明を具体的に説明するが、本発明はこれらの実施例及び比較例に限定されるものではない。

0118

[実施例1]
まず、半導体発光素子用基材を作製した。半導体発光素子用基材のパターンは、ナノ加工シート(ドライフィルムパターンシート)を使用して作成した。ナノ加工シートについては後述する。

0119

2インチの片面鏡面のc面サファイア基板を準備し、洗浄した。続いて、サファイア基板を120℃のホットプレート上に配置した。次に、ナノ加工シートを、120℃に加温したラミネートロールを使用して、サファイア基板に貼り合わせた。貼り合わせは、0.5MPaの圧力で、線速50mm/秒にて行った。ナノ加工シートの貼り合わせされたサファイア基板に対して、サファイア基板越しに紫外線を照射した。紫外線は、波長365nmのUV−LED光源より照射されたもので、積算光量が1500mJ/cm2になるように設定した。

0120

次に、120℃に加熱した2枚の並行平板で、ナノ加工シートとサファイア基板を挟み込んだ。挟み込みの圧力は0.3MPaとし、時間は10秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートの樹脂モールドを、サファイアから、50mm/秒の速度で剥離した。以上の操作により、サファイア基板の主面上に、2層レジスト層を転写付与した。レジスト層の主面には凹凸構造が設けられていた。この凹凸構造の形状及び配列、2層レジストの層構成、そして後述のドライエッチング条件により半導体発光素子用基材のパターンを制御した。

0121

<ナノ加工シート>
ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。ナノ加工シートは、樹脂製のモールド(樹脂モールド)、第1レジスト層、及び第2レジスト層で構成されている。樹脂モールドは、主面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第1レジスト層が充填される。その過程において、凹部群からなるパターンを取り囲む凸部に第1レジスト層が溢れ出し、凸部が被覆される。そして、樹脂モールドの凸構造と第1レジスト層と、を平坦化するように、第2レジスト層が配置される。

0122

(樹脂モールド)
まず、樹脂モールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は500mm、長さは180mである。樹脂モールドの層構成としては、厚み50μmのPET(polyethylene terephthalate)フィルム易接着面上に、厚み1.5μmの転写層接着されている構成であり、転写層の主面に光ナノインプリント法にて転写された凹部及び凸部が形成されていた。

0123

図7に、用いた樹脂モールドを示す。図7は、実施例に用いた樹脂モールドの平面模式図である。樹脂モールド700の主面には、複数の凹部701、704が形成され、凹部群からなるパターン702を形成していた。凹部群からなるパターン702の周囲及び凹部群からなるパターン702の中心は凸部703、705となっていた。隣接する凹部701、704の間隔P7は、1500nm、凹部701の開口径Φ8は、1400nm、凹部群からなるパターン702と凹部群からなるパターン702との間隔L7は、2598nmであった。また、樹脂モールド700の凹部701、704及び凸部703、705の面に対する水滴接触角は140°〜153°の間であった。樹脂モールド700の転写層の材料は、下記に示す混合物とした。

0124

(転写層)
フッ素含有ウレタンメタアクリレート(OPTOOL(登録商標) DAC HP(ダイキン工業社製)):トリメチロールプロパン(EO変性トリアクリレート(M350(東亞合成社製)):1−ヒドロキシシクロヘキシルフェニルケトン(Irgacure(登録商標)184(BASF社製)):2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(Irgacure(登録商標)369(BASF社製))=17.5g:100g:5.5g:2.0gにて混合した。

0125

次に、樹脂モールド700の凹部701、704に対して、第1レジスト層を、ダイコート法にて成膜した。第1レジスト層の材料としては、下記に示す化合物を混合し、チタン含有有機無機複合レジストを調整した。

0126

(第1レジスト層)
チタニウムテトラブトキシドモノマ和光純薬工業社製):3−アクリロキシプロピルトリメトキシシラン信越シリコーン社製):フェニル変性シリコーン(東レ・ダウコーニング社製):1−ヒドロキシシクロヘキシルフェニルケトン(Irgacure(登録商標)184(BASF社製)):2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(Irgacure(登録商標)369(BASF社製))=65.2g:34.8g:5.0g:1.9g:0.7gにて調合し、プロピレングリコールモノメチルエーテルにて希釈してチタン含有有機無機複合レジストを調整した。更に、固形分に対して0.000625質量%となるように高分子界面活性剤KF−945(信越化学工業(株)製)を添加した。KF−945の分子量は約2500、分子構造は下記化学式(1)であると推定される。

0127

0128

チタン含有有機無機複合レジストは、表面張力が24.0mN/m以下の溶剤Aと、表面張力が27.0mN/m以上の溶剤Bと、を混合した混合溶剤にて希釈し、これを塗布液とした。ダイコート法にて、塗布液を凹部701、704内に塗布する際に、ダイリップ上流側を減圧した。塗布の速度は10m/分とし、吐出量を制御することで、第1レジスト層の凹部701、704内への充填量を制御した。第1レジスト層を凹部701、704から溢れさせ、凹部群からなるパターン702を取り囲む凸部703を被覆した。塗布後、120℃のエアを吹き付け乾燥させ、その後、樹脂モールド700を巻き取り回収した。

0129

ここで、第1レジスト層を成膜した樹脂モールド700を解析し、第1レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型X線分光法を併用した。第1レジスト層は、樹脂モールド700の凹凸構造の凹部701、704の内部に充填されていた。また、凹部群からなるパターン702を取り囲む凸部703も第1レジスト層に被覆されていた。ダイコート成膜に関し、塗布液の吐出量を変化させることで、第1レジスト層の充填量が変化し、これに伴い、第1レジスト層の充填径が変化することを確認した。

0130

次に、第1レジスト層の充填及び被覆された樹脂モールド700に対して、第2レジスト層を成膜した。成膜方法は、第1レジスト層の場合と同様に行った。第2レジスト層の材料は、下記組成の混合物であり、これを表面張力が25.0mN/m以下の溶剤にて希釈して塗布液とした。

0131

(第2レジスト層)
アクリロイル基変性率が100%のエポキシノボラック樹脂(CNEA−100(ケーエスエム社製)):ジペンタエリスリトールポリアクリレート(NKエステルA−DPH(新中村化学工業社製)):2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン(Irgacure(登録商標)651(BASF社製))=80g:20g:4.5gにて混合した。

0132

乾燥は、105℃にて行った。乾燥後、ヘーズ濁度)が10%以下のPE(polyethylene)/EVA(ethylene−vinylacetate copolymer)保護フィルムを第2レジスト層に貼り合わせ、この状態で樹脂モールド700を巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第1レジスト層及び第2レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型X線分光法を併用した。第1レジスト層については、第2レジスト層の成膜前後で変化はなかった。第2レジスト層は、樹脂モールド700の凸部及び第1レジスト層を平坦化するように成膜できていた。また、第2レジスト層の成膜厚は、ダイコート成膜の塗布液の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の塗布液の吐出量を制御して、第1レジスト層の充填径及び第2レジスト層の膜厚を変化させた。

0133

実施例1においては、第1レジスト層を凹部701、704から溢れさせ、凹部群からなるパターン702を取り囲む凸部703を第1レジスト層で被覆し、第2レジスト層の膜厚は3000nmとした。

0134

<半導体発光素子用基材の作製>
製造したナノ加工シートを使用して、既に説明したように、サファイア基板の主面上に、第1レジスト層及び第2レジスト層からなる2層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングにはGigalane社製Maxis300LCHplus ICPプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第1レジスト層が第2レジスト層のエッチングマスクとして機能し、第2レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧15mTorr、O2流量130SCCM、ICP強度1200W、BAIS強度200W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は450sとした。

0135

このとき、樹脂モールド700において凹部701、704に充填されていた第1レジスト層の下に配置される第2レジスト層の膜厚は、樹脂モールド700に塗布された際の膜厚と同じ3000nmであった。凹部701、704から溢れ、凹部群からなるパターン702を取り囲む凸部703を被覆していた第1レジスト層は酸素ガスによるドライエッチングで物理的に削り取られており、この第1レジスト層の下に配置される第2レジスト層の膜厚は、500nmに減少していた。

0136

続いて、BCl3ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第2レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧3.2mTorr、BCl3流量120SCCM、ICP強度1700W、BIAS強度320W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は2000sとした。

0137

エッチング加工したサファイア基板(サファイア基材)を取り出し、硫酸及び過酸化水素水を2:1の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、100℃以上に制御した。

0138

図8は、実施例に用いたサファイア基材の平面模式図である。図9は、実施例に用いたサファイア基材の断面図である。図9は、図8に示す破線L8に沿ってサファイア基材を割断し、断面形状を観察した図である。図9Aに、作製したサファイア基材の断面視のSEM像を、図9Bに、その模式図を示す。

0139

図8及び図9に示すように、製造したサファイア基材800の主面には、凸部801、804からなるパターンである半導体非成長部位802が形成されていた。また、凸部群の中心には凸部801、804が形成されておらず、凸部801、804は互いに等しい最近接距離で互いに隣接して形成され、凸部群の最外郭を構成する凸部801、804は互いに離間せずに隣接していた。破線L8上に存在する凸部群の最外郭を構成する凸部804a、804bの間は、凸部804a、804bの高さよりも低い高さで隆起した隆起面となっていた。また、隆起面はパターンの周囲を途切れることなく連続して取り囲み、凸部群からなるパターンの周囲には、隆起面を有する半導体成長部位903が形成されていた。半導体非成長部位802を構成する凸部801、804の高さは1190nmであった。断面視のSEM像より、基準面と隆起面の頂点との距離(隆起面の高さ)Dを測長すると、119nmであった。これより、隆起面の高さDは、10nm以上200nm以下であることが好ましく、50nm以上180nm以下であることがより好ましく、70nm以上180nm以下であることが更に好ましく、90nm以上160nm以下であることが更により好ましく、110nm以上160nm以下であることが特に好ましいことがわかった。

0140

<半導体発光素子の作製>
得られたサファイア基材上に、バッファ層としてAlxGa1−xN(0≦x≦1)の低温成長バッファ層を100Å成膜した。次に、非ドープ第1半導体層として、アンドープのGaNを成膜した。その後、ドープ第1半導体層として、SiドープのGaNを成膜した。続いて歪吸収層を設け、発光半導体層として、多重量子井戸の活性層(井戸層障壁層=アンドープのInGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層した。発光半導体層上に、第2半導体層として、エレクトロブロッキング層を含むようにMgドープのAlGaN、アンドープのGaN、MgドープのGaNを積層し、積層半導体層を得た。

0141

その後、透明導電膜としてITOを成膜し、電極形成工程の後、リーク電流の測定を行った。2インチのサファイア基材900上に得られたLED素子3000個以上に対して、オートプローバを用いて、p電極パッドとn電極パッドの間に−5V(逆バイアス印加した際のリーク電流(Ir)を測定した。その結果、全てのLED素子において、Irは0.01μAより小さいことを確認した。

0142

その後、実装工程を行った。サファイア基材を厚さ160μmまで研磨して裏面に反射層を設けた。反射層は、Ag−Pd−Cu系の合金を成膜した。その後、裁断工程を経て得られた半導体発光素子について、前記した3000個以上の半導体発光素子のうち、20個について実装を行い、平均を求めた。銀メッキTOAgペースト接合し、ワイヤボンディングすることで、p電極パッドとn電極パッドの間に電流を流し発光出力を測定した。なお、チップの大きさは350μm四方、電流は20mAとし、発光波長は450nmであった。

0143

ここで、一般にDroop率は、低電流における最大IQEpeakで、所定の電流(定格電流)を流したときのIQE(定格電流)を除した値で定義される。外部量子効率EQEと内部量子効率IQEと光取り出し効率LEEの関係は、EQE=IQE×LEEとなっており、LEEは電流によらないことから、Droop率は以下の式で表すことができる。
Droop率=IQE(定格電流)/IQEpeak
=EQE(定格電流)/LEE÷(EQEpeak/LEE)
=EQE(定格電流)/EQEpeak
Droop率は、1に近いほど高電流でのIQEの低下が抑えられることを示し、高性能なLEDとされる。

0144

実施例1において、350mA/mm2(定格電流密度)でのEQEを、低電流における最大EQEpeakで除した値は0.88であった。

0145

[比較例1]
比較例1で用いた樹脂モールド700は、実施例1と同様であったが、第1レジスト層は凹部701、704から溢れさせず、第1レジスト層の充填径は1300nmとした。また、第2レジスト層の膜厚は3000nmとして、ナノ加工シートを作製した。

0146

製造したナノ加工シートを使用して、サファイア基板の主面上に、第1レジスト層及び第2レジスト層からなる2層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングにはGigalane社製Maxis300LCHplus ICPプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第1レジスト層が第2レジスト層のエッチングマスクとして機能し、第2レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧15mTorr、O2流量130SCCM、ICP強度1200W、BAIS強度200W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は240sとした。

0147

上記の通り、第1レジスト層を凹部701、704から溢れさせなかったため、凹部群からなるパターン702を取り囲む凸部703は第1レジスト層で被覆されなかった。したがって、第2レジスト層をエッチングしたとき、樹脂モールド700の凹部701、704内に充填されていた第1レジスト層の下に配置されていた第2レジスト層は存在しており、その膜厚は3000nmであった。また、凹部群からなるパターン702を取り囲む凸部703の下に配置されていた第2のレジスト層は、削り取られていた。

0148

続いて、BCl3ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第2レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧3.2mTorr、BCl3流量120SCCM、ICP強度1700W、BIAS強度320W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は2000sとした。

0149

エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を2:1の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、100℃以上に制御した。

0150

図10は、比較例に用いたサファイア基材の断面図である。図10は、図9と同様に比較例1のサファイア基材を割断し、断面形状を観察した図である。図10Aに、作製したサファイア基材の断面視のSEM像を、図10Bに、その模式図を示す。

0151

図10に示すように、製造したサファイア基材の主面には、凸部からなるパターンである半導体非成長部位が形成されていた。この半導体非成長部位の凸部の高さは980nmであった。断面視のSEM像より、パターン間に隆起面は形成されていないことが確認された。

0152

その後、実施例1と同様に、半導体層の成膜、電極形成、実装工程を経て、評価を行った。なお、チップの大きさは350μm四方、電流は20mAとし、発光波長は450nmであった。

0153

このときのDroop率は0.85であり、実施例1に比較して、明らかに高電流における外部量子効率EQEが低下、すなわち内部量子効率IQEが低下していた。

0154

[比較例2]
比較例2で用いた樹脂モールド700は、実施例1と同様であり、第1レジスト層も実施例と同じように凹部701、704から溢れさせた。また、第2レジスト層の膜厚は3000nmとして、ナノ加工シートを作製した。

0155

製造したナノ加工シートを使用して、サファイア基板の主面上に、第1レジスト層及び第2レジスト層からなる2層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバー内で連続して行った。エッチングにはGigalane社製Maxis300LCHplus ICPプラズマエッチャーを使用した。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第1レジスト層が第2レジスト層のエッチングマスクとして機能し、第2レジスト層をサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧15mTorr、O2流量130SCCM、ICP強度1200W、BAIS強度200W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は比較例1と同じ240sとした。

0156

このとき、樹脂モールド700において凹部701、704に充填されていた第1レジスト層の下に配置される第2レジスト層の膜厚は、樹脂モールド700に塗布された際の膜厚と同じ3000nmであった。凹部701、704から溢れ、凹部群からなるパターン702を取り囲む凸部703を被覆していた第1レジスト層は酸素ガスによるドライエッチングで物理的に削り取られており、この第1レジスト層の下に配置される第2レジスト層の膜厚は、実施例よりも酸素ガスによるドライエッチング処理時間が短いため、減少量が小さく2000nmになっていた。

0157

続いて、BCl3ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第2レジスト層をエッチングマスクとして、サファイア基板をエッチングした。処理条件は、処理ガス圧3.2mTorr、BCl3流量120SCCM、ICP強度1700W、BIAS強度320W、基板冷却用Heは圧力4Torr、流量4SCCM、処理時間は2000sとした。

0158

エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を2:1の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、100℃以上に制御した。

0159

図11は、比較例に用いたサファイア基材の断面図である。図11は、図9と同様に、比較例2のサファイア基材を割断し、断面形状を観察した図である。図11Aに、作製したサファイア基材の断面視のSEM像を、図11Bに、その模式図を示す。

0160

図11に示すように、製造したサファイア基材の主面には、凸部からなるパターン(図8参照)である半導体非成長部位が形成されていた。また、凸部群の中心には凸部が形成されておらず、凸部は互いに等しい最近接距離で互いに隣接して形成され、凸部群の最外郭を構成する凸部は互いに離間せずに隣接していた。凸部群の最外郭を構成する凸部の間は、凸部の高さよりも低い高さで隆起した隆起面となっていた。また、隆起面はパターンの周囲を途切れることなく連続して取り囲み、凸部群からなるパターンの周囲には、隆起面を有する半導体成長部位が形成されていた。半導体非成長部位を構成する凸部の高さは1270nmであった。断面視のSEM像より、基準面と隆起面の頂点との距離(隆起面の高さ)Dを測長すると、890nmであった。

0161

その後、実施例1と同様に、半導体層の成膜を行ったが、半導体成長部位の凸部高さが高すぎたため、半導体層の成長が均一に行われず鏡面成長しなかった。その後、電極形成、実装工程を経て、評価を行ったが発光しなかった。

0162

また、本発明の各実施の形態を説明したが、本発明の他の実施の形態として、上記各実施の形態を全体的又は部分的に組み合わせたものでもよい。

実施例

0163

本発明の実施の形態は上記の各実施の形態、実施例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。

0164

以上説明したように、本発明は、優れた発光効率を有する半導体発光素子を歩留まりよく製造できるという効果を有し、特にLEDなどの半導体発光素子に好適に使用することができる。

0165

100、400、500、601、800半導体発光素子用基材(サファイア基材)
101、104、401、404、501、504、611、801、804 凸部
102、402、502、612、802半導体非成長部位
103、403、503、613、803半導体成長部位
600 半導体発光素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ