図面 (/)

技術 半導体装置、半導体装置の製造方法、赤外線光電変換素子、赤外線検出素子、および赤外線発光素子

出願人 国立研究開発法人物質・材料研究機構
発明者 間野高明宮崎英樹佐久間芳樹野田武司
出願日 2018年3月2日 (2年0ヶ月経過) 出願番号 2018-037337
公開日 2019年9月12日 (6ヶ月経過) 公開番号 2019-153672
状態 未査定
技術分野 測光及び光パルスの特性測定 ウェットエッチング
主要キーワード 光電応答 トランスミッションライン 赤外線受発光素子 概要構造 量子カスケードレーザー 両面電極型 表面プラズモン効果 高性能素子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年9月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

電気特性が安定したGaAsベース半導体装置の提供。

解決手段

GaとAsを含む単結晶半導体層20の第1主表面に金属を含む第1の電極22が第1の界面層21を介して形成され、かつ半導体層の第2主表面に金属を含む第2の電極24が第2の界面層23を介して形成された半導体装置であって、第1の界面層と第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、第1の界面層または第2の界面層と接する半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、第1の界面層と第1の電極、および第2の界面層と第2の電極は、オーミックコンタクトをなし、第1の界面層と第1の電極との界面に形成される第1の電極を構成する金属の拡散層の厚さ、および第2の界面層と第2の電極との界面に形成される第2の電極を構成する金属の拡散層の厚さはともに3nm以下である。

概要

背景

GaAs半導体ガリウム砒素半導体)は、電子移動度がSi(シリコン)より速く、アンドープ基板抵抗率が高くて基板へのリーク電流寄生容量を低下させやすいという特徴がある。このため、GaAs半導体装置は、高速低消費電力半導体装置として広く使用されている。

また、GaAs半導体は、直接遷移型の半導体で、そのバンドギャップが1.43eVと赤外線領域のバンドギャップであることから、赤外線領域の光電変換素子、すなわち赤外線レーザー赤外線ダイオードなどの赤外線発光素子赤外線検出装置および赤外線受発光素子として広く使用されている。

ここで、GaAsベースとした光電変換素子では、GaAs半導体に電流注入したり、半導体から電流を取り出す必要がある。そのことを行う効率的な構造として、GaAs半導体層の第1、第2の両主表面上に電極を配置した両面電極構造があり、例えば、両面電極構造GaAs受光素子として特許文献1に、両面電極構造GaAs発光素子として特許文献2に開示されている。
なお、第1、第2の両主表面上に形成する電極が金属を含む場合、金属の光反射効果やプラズモン効果を利用できるため、受光発光特性の優れる高性能素子となる。
また、半導体装置がレーザーの場合、両電極が金属を含むようにすると、両電極が光を反射する効果を有することにより、光閉じ込め効率の高い半導体導波路が形成できるため、特性の優れる高性能素子となる。

概要

電気特性が安定したGaAsベースの半導体装置の提供。GaとAsを含む単結晶半導体層20の第1主表面に金属を含む第1の電極22が第1の界面層21を介して形成され、かつ半導体層の第2主表面に金属を含む第2の電極24が第2の界面層23を介して形成された半導体装置であって、第1の界面層と第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、第1の界面層または第2の界面層と接する半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、第1の界面層と第1の電極、および第2の界面層と第2の電極は、オーミックコンタクトをなし、第1の界面層と第1の電極との界面に形成される第1の電極を構成する金属の拡散層の厚さ、および第2の界面層と第2の電極との界面に形成される第2の電極を構成する金属の拡散層の厚さはともに3nm以下である。

目的

本発明が解決しようとする課題は、両面電極構造のN型GaAs半導体をベースにした光電変換素子において、性能の向上した素子、すなわち、受光素子においては検出感度ノイズ暗電流)の比が高い素子、発光素子においては発光出力の高い素子を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

GaおよびAsを含む単結晶半導体層の第1主表面に金属を含む第1の電極が第1の界面層を介して形成され、かつ前記半導体層の第2主表面に金属を含む第2の電極が第2の界面層を介して形成された半導体装置であって、前記第1の界面層および前記第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、前記第1の界面層または前記第2の界面層と接する前記半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、前記第1の界面層と前記第1の電極、および前記第2の界面層と前記第2の電極は、オーミックコンタクトをなし、前記第1の界面層と前記第1の電極との界面に形成される前記第1の電極を構成する金属の拡散層の厚さ、および前記第2の界面層と前記第2の電極との界面に形成される前記第2の電極を構成する金属の拡散層の厚さは、ともに3nm以下である、半導体装置。

請求項2

GaおよびAsを含む単結晶の半導体層の第1主表面に金属を含む第1の電極が第1の界面層を介して形成され、かつ前記半導体層の第2主表面に金属を含む第2の電極が第2の界面層を介して形成された半導体装置であって、前記第1の界面層および前記第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、前記第1の界面層または前記第2の界面層と接する前記半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、前記第1の界面層または前記第2の界面層の少なくともいずれかの界面層が、6×1018/cm3以上3×1019/cm3以下の体積密度のSiを有し、前記第1の界面層と前記第1の電極との界面に形成される前記第1の電極を構成する金属の拡散層の厚さ、および前記第2の界面層と前記第2の電極との界面に形成される前記第2の電極を構成する金属の拡散層の厚さは、ともに3nm以下である、半導体装置。

請求項3

前記第1の界面層および前記第2の界面層の厚さが5nm以上1000nm以下である、請求項1または2に記載の半導体装置。

請求項4

前記第1の電極および前記第2の電極は、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む合金、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む化合物、およびITO、AZO、GZO、IZO、IGZO、ATO、FTO、FZO、TiNの何れかからなる、請求項1から3の何れか1に記載の半導体装置。

請求項5

剛性を有する基体上に、GaAsのエッチングレートより高いエッチングレートがとれる犠牲層を形成する犠牲層形成工程と、Siの体積含有量が6×1018/cm3以上3×1019/cm3以下のGa、Asを含む単結晶でN型の半導体の第1の界面層を形成する第1の界面層形成工程と、GaおよびAsを含む半導体層であって、前記半導体層の前記第1の境界層と接する境界部はGaAs単結晶と同じ結晶格子を有する単結晶半導体である半導体層形成工程と、GaとAsを含む単結晶でN型の半導体の第2の界面層を形成する第2の界面層形成工程と、金属を含む材料からなる第2の電極を形成する第2の電極形成工程と、前記第2の電極の上にサポート基板を貼り付けるサポート基板貼り付け工程と、前記基体および前記犠牲層をエッチング除去するエッチング工程と、前記第1の界面層上に金属を含む材料からなる第1の電極を形成する第1の電極形成工程と、を含む半導体装置の製造方法。

請求項6

前記第2の界面層は、体積含有量が6×1018/cm3以上5×1020/cm3以下のSiを含む、請求項5に記載の半導体装置の製造方法。

請求項7

前記第2の界面層は、150℃以上300℃以下の温度でエピタキシャル形成されたGaAsからなる、請求項5または6に記載の半導体装置の製造方法。

請求項8

前記犠牲層は、Al組成比50%以上100%以下のAlGaAsからなる、請求項5から7の何れか1に記載の半導体装置の製造方法。

請求項9

前記半導体層は、300℃以上580℃以下の温度でエピタキシャル形成される、請求項5から8の何れか1に記載の半導体装置の製造方法。

請求項10

前記半導体層は、300℃以上550℃以下の温度でエピタキシャル形成される、請求項5から8の何れか1に記載の半導体装置の製造方法。

請求項11

前記半導体層の前記エピタキシャル形成の時間は2分以上48時間以下である、請求項9または10に記載の半導体装置の製造方法。

請求項12

請求項1から4の何れか1に記載の半導体装置、または請求項5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線光変換素子

請求項13

請求項1から4の何れか1に記載の半導体装置、または請求項5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線検出素子

請求項14

請求項1から4の何れか1に記載の半導体装置、または請求項5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線発光素子

技術分野

0001

本発明は半導体装置、半導体装置の製造方法、赤外線光変換素子赤外線検出素子、および赤外線発光素子に関する。

背景技術

0002

GaAs半導体ガリウム砒素半導体)は、電子移動度がSi(シリコン)より速く、アンドープ基板抵抗率が高くて基板へのリーク電流寄生容量を低下させやすいという特徴がある。このため、GaAs半導体装置は、高速低消費電力半導体装置として広く使用されている。

0003

また、GaAs半導体は、直接遷移型の半導体で、そのバンドギャップが1.43eVと赤外線領域のバンドギャップであることから、赤外線領域の光電変換素子、すなわち赤外線レーザー赤外線ダイオードなどの赤外線発光素子、赤外線検出装置および赤外線受発光素子として広く使用されている。

0004

ここで、GaAsベースとした光電変換素子では、GaAs半導体に電流注入したり、半導体から電流を取り出す必要がある。そのことを行う効率的な構造として、GaAs半導体層の第1、第2の両主表面上に電極を配置した両面電極構造があり、例えば、両面電極構造GaAs受光素子として特許文献1に、両面電極構造GaAs発光素子として特許文献2に開示されている。
なお、第1、第2の両主表面上に形成する電極が金属を含む場合、金属の光反射効果やプラズモン効果を利用できるため、受光発光特性の優れる高性能素子となる。
また、半導体装置がレーザーの場合、両電極が金属を含むようにすると、両電極が光を反射する効果を有することにより、光閉じ込め効率の高い半導体導波路が形成できるため、特性の優れる高性能素子となる。

0005

特開2010−114247号公報
特開2009−10191号公報

先行技術

0006

III−V族化合物半導体」赤崎勇著 培風第8章 p.117
Appl.Phys.Lett.,vol.39,p.800(1981)
Appl.Phys.Lett.,vol.66,p.1412(1995)
Appl.Phys.Lett.,vol.83,p.2124(2003)
Appl.Phys.Lett.,vol.49,p.292(1986)
Semiconductor Sci. Technol.,vol.26,p.105021(2011)
Appl.Phys.Lett.,vol.104,p.031113(2014)
Semiconductor Sci.Technol.,vol.20,p.105021(2011)

発明が解決しようとする課題

0007

本発明が解決しようとする課題は、両面電極構造のN型GaAs半導体をベースにした光電変換素子において、性能の向上した素子、すなわち、受光素子においては検出感度ノイズ暗電流)の比が高い素子、発光素子においては発光出力の高い素子を提供することである。
また、電気特性が安定していて、素子間のばらつきが少ない両面電極構造のN型GaAs半導体をベースにした光電変換素子、具体的には、電気特性が安定していて、素子間のばらつきが少ない赤外検出素子赤外発光素子を提供することである。

課題を解決するための手段

0008

本発明の構成を下記に示す。
(構成1)
GaおよびAsを含む単結晶半導体層の第1主表面に金属を含む第1の電極が第1の界面層を介して形成され、かつ前記半導体層の第2主表面に金属を含む第2の電極が第2の界面層を介して形成された半導体装置であって、
前記第1の界面層および前記第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、
前記第1の界面層または前記第2の界面層と接する前記半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、
前記第1の界面層と前記第1の電極、および前記第2の界面層と前記第2の電極は、オーミックコンタクトをなし、
前記第1の界面層と前記第1の電極との界面に形成される前記第1の電極を構成する金属の拡散層の厚さ、および前記第2の界面層と前記第2の電極との界面に形成される前記第2の電極を構成する金属の拡散層の厚さは、ともに3nm以下である、半導体装置。
(構成2)
GaおよびAsを含む単結晶の半導体層の第1主表面に金属を含む第1の電極が第1の界面層を介して形成され、かつ前記半導体層の第2主表面に金属を含む第2の電極が第2の界面層を介して形成された半導体装置であって、
前記第1の界面層および前記第2の界面層はN型の半導体層であって、GaとAsを含む単結晶であり、
前記第1の界面層または前記第2の界面層と接する前記半導体層の少なくとも一方の境界部はGaAs単結晶と同じ結晶格子を有し、
前記第1の界面層または前記第2の界面層の少なくともいずれかの界面層が、6×1018/cm3以上3×1019/cm3以下の体積密度のSiを有し、
前記第1の界面層と前記第1の電極との界面に形成される前記第1の電極を構成する金属の拡散層の厚さ、および前記第2の界面層と前記第2の電極との界面に形成される前記第2の電極を構成する金属の拡散層の厚さは、ともに3nm以下である、半導体装置。
(構成3)
前記第1の界面層および前記第2の界面層の厚さが5nm以上1000nm以下である、構成1または2に記載の半導体装置。
(構成4)
前記第1の電極および前記第2の電極は、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む合金、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む化合物、およびITO、AZO、GZO、IZO、IGZO、ATO、FTO、FZO、TiNの何れかからなる、構成1から3の何れか1に記載の半導体装置。
(構成5)
剛性を有する基体上に、GaAsのエッチングレートより高いエッチングレートがとれる犠牲層を形成する犠牲層形成工程と、
Siの体積含有量が6×1018/cm3以上3×1019/cm3以下のGa、Asを含む単結晶でN型の半導体の第1の界面層を形成する第1の界面層形成工程と、
GaおよびAsを含む半導体層であって、前記半導体層の前記第1の境界層と接する境界部はGaAs単結晶と同じ結晶格子を有する単結晶半導体である半導体層形成工程と、
GaとAsを含む単結晶でN型の半導体の第2の界面層を形成する第2の界面層形成工程と、
金属を含む材料からなる第2の電極を形成する第2の電極形成工程と、
前記第2の電極の上にサポート基板を貼り付けるサポート基板貼り付け工程と、
前記基体および前記犠牲層をエッチング除去するエッチング工程と、
前記第1の界面層上に金属を含む材料からなる第1の電極を形成する第1の電極形成工程と、を含む半導体装置の製造方法。
(構成6)
前記第2の界面層は、体積含有量が6×1018/cm3以上5×1020/cm3以下のSiを含む、構成5に記載の半導体装置の製造方法。
(構成7)
前記第2の界面層は、150℃以上300℃以下の温度でエピタキシャル形成されたGaAsからなる、構成5または6に記載の半導体装置の製造方法。
(構成8)
前記犠牲層は、Al組成比50%以上100%以下のAlGaAsからなる、構成5から7の何れか1に記載の半導体装置の製造方法。
(構成9)
前記半導体層は、300℃以上580℃以下の温度でエピタキシャル形成される、構成5から8の何れか1に記載の半導体装置の製造方法。
(構成10)
前記半導体層は、300℃以上550℃以下の温度でエピタキシャル形成される、構成5から8の何れか1に記載の半導体装置の製造方法。
(構成11)
前記半導体層の前記エピタキシャル形成の時間は2分以上48時間以下である、構成9または10に記載の半導体装置の製造方法。
(構成12)
構成1から4の何れか1に記載の半導体装置、または構成5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線光電変換素子。
(構成13)
構成1から4の何れか1に記載の半導体装置、または構成5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線検出素子。
(構成14)
構成1から4の何れか1に記載の半導体装置、または構成5から11の何れか1に記載の半導体装置の製造方法によって製造された半導体装置を用いた赤外線発光素子。

発明の効果

0009

本発明によれば、S/N比に優れ、電気特性が安定したGaAs半導体ベースの両面電極型半導体装置を合金層の形成無しに提供することが可能になる。また、S/N比に優れ、電気特性が安定したGaAs半導体ベースの両面電極型半導体装置の製造方法を提供することが可能になる。特に、表面プラズモン効果や電極と半導体装置の界面での光反射効果を利用したGaAs半導体をベースにした両面電極型の赤外線検出素子、赤外線発光素子、赤外線光電変換素子において、S/N比に優れ、光電変換特性が安定した素子を提供することが可能になる。

図面の簡単な説明

0010

本発明の半導体装置の要部の構造を断面で示す概要図。
本発明の半導体装置の構成の概要を示す断面図。
本発明の半導体装置の構成の概要を示す断面図。
本発明の半導体装置の構成の概要を示す断面図。
本発明の半導体装置の製造工程を断面図にて示した製造工程図。
本発明の半導体装置の製造工程を断面図にて示した製造工程図。
本発明の半導体装置の製造工程を断面図にて示した製造工程図。
製造工程中の本発明の半導体装置を鳥瞰図で示した構造概要図。
本発明の半導体装置の製造工程を断面図にて示した製造工程図。
本発明の半導体装置の製造工程を断面図にて示した製造工程図。
実施例1の試料作製段階の詳細構造を示す断面図。
実施例1の電気接触特性を示す特性図。
比較例1の試料作製段階の詳細構造を示す断面図。
比較例1の電気接触特性を示す特性図。
実施例2の試料作製段階の詳細構造を示す断面図。
実施例2の電気接触特性を示す特性図。
実施例2の電気接触特性を示す特性図。
実施例3の赤外線検出素子の概要構造を示す断面図。
実施例3の試料作製段階の詳細構造を示す断面図。
実施例3の電気接触特性を示す特性図。
実施例3の電気接触特性を示す特性図。
第2の界面層23と第2の金属含有層24のSIMS分析図。
実施例3の赤外線検出素子の光電応答特性を示す特性図。
実施例3の赤外線検出素子の電圧に対する電流密度特性を示す特性図。
比較例2の赤外線検出素子の光電応答特性を示す特性図。
比較例2の赤外線検出素子の電圧に対する電流密度特性を示す特性図。
実施例4の試料作製段階の詳細構造を示す断面図。
Siドピング密度キャリア密度の関係を示す特性図。
実施例4の試料作製段階の詳細構造を示す断面図。
Siドーピング密度と比接触抵抗の関係を示す特性図。
実施例5の試料作製段階の詳細構造を示す断面図。
実施例5の電気接触特性を示す特性図。

0011

以下本発明を実施するための形態について図面を参照しながら説明する。

0012

<構造と特徴>
最初に、両面電極型の半導体発光素子および半導体光検出素子の概要構成について説明する。

0013

両面電極型の半導体発光素子102の構成を図2に示す。半導体発光素子102は、半導体層1と、その半導体層1の第1主面に形成された第1の電極2および第2主面に形成された第2の電極3からなり、電極2と電極3の間に電源4から電圧が印加されると半導体層1から光6が発生する構成になっている。
ここで、発光効率を高めるため、半導体層1が露出する壁面7に誘電体膜を形成しておくことが好ましい。そして、この誘電体膜はパッシベーション膜としての機能ももたせることができる。

0014

両面電極型の半導体光検出素子103の構成を図3に示す。
半導体光検出素子103は、半導体層1と、その半導体層1の第1主面に形成された第1の電極2および第2主面に形成された第2の電極3aからなり、第1主面に形成された第1の電極2および第2主面に形成された第2の電極3aの間に電源4により電圧を印加する。光が照射されていない状態では、電流がほとんど流れないが、半導体層1に光6が照射されると第1の電極2と第2の電極3aの間の電流が増加し、その電流をモニター5により検出する構成になっている。
ここで、半導体層1に光6が十分届くように光6を照射する側の電極(図3の場合は第2の電極3a)には開口を形成しておく。または、図4に示すように、半導体光検出素子104の第2の電極3bを透明導電材料からなる電極とする。なお、透明導電材料上に開口が形成された金属電極を形成した構成にしてもよい。

0015

発明者は、半導体層1としてGaAsをベースとした半導体を用いたときのこのタイプの半導体発光素子、半導体光検出素子のS/N比改善の研究を行った。また、併せて素子間の特性ばらつき改善に取り組んだ。
その結果、両面とも電極層と半導体層の界面に合金層が形成されずに金属含有の電極層が形成され、かつ両側の電極ともオーミックコンタクトがとれると、S/N比は改善し、また素子間の特性ばらつきは少なくなることを見出した。
電極層と半導体層の界面に合金層が形成されると、金属含有電極による光反射効果が小さくなり、また十分なプラズモン効果が得られなくなってシグナル(S)を大きくすることが困難になる。
また、オーミックコンタクトではなく、例えばショットキーコンタクトになると、シグナル(S)を制限する要因になり、またノイズ(N)、具体的には暗電流は大きくなる。
合金層をもたない金属含有電極層の形成のみによってもS/N比は改善し、両面の電極をオーミックコンタクトとすることのみによってもS/N比は改善するが、両者が組み合わされることにより、単純和ではなく相乗効果によって、より一層S/N比や特性ばらつきが改善した。

0016

しかしながら、GaAsをベースとした半導体を用いた両面電極型の半導体装置、光検出素子、発光素子で、両電極面とも合金層を作らず、かつオーミックコンタクトとすることは困難であった。

0017

両面電極構造のN型GaAs半導体をベースにした半導体装置では、半導体装置と両面電極の両面でオーミックコンタクトを実現するために熱処理シンタリング)による合金層を形成する必要があった。合金層の形成は、上述のように、光学特性の悪化を引き起こす。
一方、この合金層は熱処理による合金層を形成しない手法では、半導体装置と電極の間がショットキーコンタクトになる。

0018

以下、両電極面とも合金層を作らず、かつオーミックコンタクトとすることの困難さを詳細に説明する。

0019

GaAsのN型ドーパントとして用いられるSiは両性ドーパントである。このため、Siのドーピング量を増やしても、キャリア数ドナー数)は単調に増加せず、5´1018/cm3〜10´1018/cm3の体積密度で飽和し(非特許文献1、2参照)、それ以上Siを加えてもキャリア数は増えずむしろ減少する。
そのため、SiドープN型GaAs層上のオーミックコンタクトを形成するには、ゲルマニウム(Ge)やスズ(Sn)などのGaAs中に入るとN型ドーパントとなる元素を含む金(Au)などの金属材料をSiドープN型GaAs層上に蒸着等などにより吸着させた後に、熱処理(シンタリング)によりGaAsと合金化アロイ化)させる方法が用いられる(非特許文献1参照)。しかしこの方法では、金属とGaAsの界面に結晶性が不十分な合金層が形成されるため、特に、表面プラズモン効果や電極と半導体装置の界面での光反射効果を利用した素子の特性は不十分なものとなる。

0020

熱処理による合金化を必要としない方法として、結晶成長層の最表面に低温GaAs層を形成する方法が報告されている(非特許文献3、4参照)。
この方法を用いることにより熱処理(シンタリング)を用いることなく、オーミック接合を実現することができる。
しかし、低温GaAs層は、過剰砒素を含む結晶性が不十分な層であるため、結晶成長最終段階である最表面に対しては用いることはできるが、この層をその表面とは反対側の面に用いることはできない。これは、反対側の面に用いると、その上に完全性の高い結晶をエピタキシャル形成できないためである。すなわち、半導体層1の結晶性、品質を十分なものにすることができないためである。
したがって、この低温GaAs層を形成する方法は、GaAsをベースとした半導体層1に対して両面の電極ともオーミックコンタクトをとる方法としては、適さない。

0021

熱処理による合金化を必要しないその他の方法として、超高濃度のSi(2×1020/cm3相当)をドーピングする方法が報告されている(非特許文献5参照)。
この方法では、低温GaAs層のときのような結晶性の問題は生じない。しかしながら、過剰に添加されたSiがキャリア数(ドナー数)を著しく低下させてしまうため、その後に半導体層をエピタキシャル成長させる側にはオーミックコンタクトを形成できないということを発明者は見出した。
したがって、この超高濃度のSiを用いる方法は、両面の電極ともGaAsをベースとした半導体層1とオーミックコンタクトをとる方法としては適さない。

0022

量子カスケードレーザーにおいては、半導体層を形成した後の側に低温成長GaAsを用いる方法を用い、半導体層をエピタキシャル形成する側には、Si(5×1018/cm3相当)をドーピングした層を用いる方法が報告されている。しかしこの方法では、特性の優れたオーミックコンタクトを、半導体層をエピタキシャル形成する側で実現することは難しく、実際、文献においてもオーミックコンタクトではなくショットキー的な特性であることが報告されている(非特許文献6参照)。

0023

しかしながら、発明者による詳細な検討の結果、両面電極構造のN型GaAs半導体をベースにした半導体装置でも、両電極面とも合金層を作らず、かつオーミックコンタクトを両立でき、S/N比や素子間ばらつき低減効果があることを確認した。
以下、その詳細を説明する。

0024

なお、半導体層1としてGaAsをベースとした半導体を用いたときに半導体層から発生する光6は、半導体バンドギャップの関係から赤外光である。また、その半導体層1が受光感度をもつ光も赤外光である。
本願では、波長0.7μm以上1mm以下の光を赤外光と呼ぶこととする。

0025

本実施の形態では、半導体層の第1主面、第2主面とも電極とオーミックコンタクトがとれるように、図1に示す構造としている。

0026

本実施の形態の半導体装置のコア部分101は、ガリウム(Ga)と砒素(As)を含む半導体層20、半導体層20の第1主面である界面11に接して形成される第1の界面層21、第1の界面層21の半導体層20とは逆側の界面12に接して形成される第1の電極となる第1の金属含有層22、半導体層20の第2主面である界面13に接して形成される第2の界面層23、および第2の界面層23の半導体層20とは逆側の界面14に接して形成される第2の電極となる第2の金属含有層24からなる。

0027

半導体層20は、ホストとしてガリウム(Ga)および砒素(As)を含む単結晶の半導体を含む材料からなり、半導体層20の少なくとも一方の境界部、すなわち半導体層20の境界11または境界13の少なくとも一方の境界部において、GaAs単結晶と同じ結晶格子を有する。また、光電変換素子の場合は、半導体層20はpn接合または/およびヘテロ接合を有する。
半導体層20の具体的な構成としては、シリコン(Si)をドープしたGaAsとAl0.3Ga0.7AsなどのAlGaAs(アルミニウムガリウム砒素)の積層膜を挙げることができる。
ここで、GaAs単結晶と同じ結晶格子とは、結晶のタイプがGaAs単結晶と同じであって、GaAs単結晶との格子の長さの差が±1%以内に収まっていることをいう。
なお、GaAsには、上述の少なくとも一方の境界部において結晶性をそこなわない範囲、具体的にはGaAs単結晶と同じ結晶格子が得られるレベルアンチモン(Sb)などバンドギャップの狭い材料に一部置き換えることも可能である。置換物としては、SbのほかAl,In、ビスマス(Bi)、窒素(N)、リン(P)の群から少なくとも1つ選択される物質を挙げることができる。
半導体層20の厚さは、50nm以上10μm以下とすることができるが、必ずしもこの膜厚範囲に限られるものではない。

0028

第1の界面層21および第2の界面層23は、N型の半導体層であって、GaとAsを含む単結晶であり、第1の界面層21または第2の界面層23の少なくともいずれかの界面層が6×1018/cm3以上3×1019/cm3以下の体積密度のSiを有する材料からなる。第1の界面層21または第2の界面層23の少なくともいずれかの界面層のSiの体積密度が6×1018/cm3を下回ると、キャリア数が十分でなくなり、オーミック接合がとれなくなるという問題が生じ、3×1019/cm3を上回ると抵抗が高くなるとともにオーミック接合がとれなくなるという問題が生じる。
第1の界面層21および第2の界面層23の厚さは、界面層の厚さを一番Siの濃度が高い領域の厚さと定義すると、5nm以上1000nm以下が好ましい。界面の厚さが5nmを下回るとオーミック接合に必要なキャリア数が不足するという問題が生じ、1000nmを上回ると界面層中の多数の電子による自由電子吸収や、半導体層20と第1の合金含有層22や第2の合金含有層24との距離が大きくことになるために生じる光電場の低下などにより光学的な特性が劣化するという問題が生じる。

0029

第1の金属含有層22および第2の金属含有層24は金属を含む材料からなり、例えば、その材料としては、チタン(Ti)、クロム(Cr)、ニッケル(Ni)、金(Au)、白金(Pt)、銀(Ag)、パラジウム(Pd)、タングステン(W)、銅(Cu)、イッテルビウム(Yb)、サマリウム(Sm)、イットリウム(Y)、テルビウム(Tb)、ホルミウム(Ho)、ツリウム(Tm)、ガドリニウム(Gd)、エルビウム(Er)、ネオジム(Nd)、スカンジウム(Sc)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、バナジウム(V)、鉄(Fe)、モリブデン(Mo)、ルテニウム(Ru)、コバルト(Co)、ロジウム(Rh)、レニウム(Re)、イリジウム(Ir)、インジウム(In)、アルミニウム(Al)からなる群より選ばれる1以上の金属、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む合金、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む化合物、およびITO(Indium Tin Oxide)、AZO(Aluminium−doped Zinc Oxide)、GZO(Gallium−doped Zinc Oxide)、IZO(Indium Zinc Oxide)、IGZO(Indium Gallium Zinc Oxide)、ATO(Antimony doped Tin Oxide)、FTO(Fluorine doped Tin Oxide)、FZO(Fluorine doped Zinc Oxide)、TiN(Titanium Nitride)の何れかを挙げることができる。
この中でも特にTi、Cr、Ni、Au、Pt、Ag、Pd、W、Cu、Ru、Rh、およびAlは導電率の観点から好んで用いることができる。
また、作製する半導体装置が赤外線検出素子の場合、赤外線が照射される側の電極としては、透明電極であるITO、AZO、GZO、IZO、IGZO、ATO、FTO、FZOを好んで用いることができる。
第1の金属含有層22および第2の金属含有層24を、金属を含む材料とすることにより、金属のプラズモン効果が得られるため優れた光学的特性が得られる。

0030

なお、赤外光検出装置の場合で光が照射される側の金属含有層にAuやAlなどの金属材料を用いる場合は、この金属含有層に開口を設け、光が半導体層20に届くようにする必要がある。

0031

第1の金属含有層22および第2の金属含有層24の厚さは5nm以上10μm以下が好ましい。金属含有層の厚さが5nmを下回ると抵抗が高くなり、また、光に対する表皮深さよりも薄くなるために良好な反射体、プラズモン媒質としての機能を失う。10μmを上回ると半導体装置の厚さが厚くなる。また、赤外光検出装置の場合、光が照射される側の金属含有層が厚くなると、電極開口部での高い金属を含んだ壁の影や回折による影響により、半導体層20に取り込まれる受光量が少なくなるという問題も生じる。

0032

第1の界面層21と第1の金属含有層22との界面12、および第2の界面層23と第2の金属含有層24との界面14には合金層を形成しないことが求められる。製造方法のところで述べるように、第1の金属含有層22および第2の金属含有層24の後には特別な熱処理を必要としないので、本構造では界面12および界面14に合金層を形成しないようにできる。
第1の界面層21への第1の金属含有層22が含有する金属の拡散、および第2の界面層23への第2の金属含有層23が含有する金属の拡散は小さいほど好ましい。この金属の拡散層の厚さは、金属の拡散量が1/eとなる領域幅で定義して、0nm以上3nm以下が好ましく、0nm以上1nm以下がより好ましく、0nm以上0.5nm以下がさらに一層好ましい。この金属の拡散層の厚さが3nmを超えると、金属のプラズモン効果低下などの問題が起こる。

0033

本構造により、半導体層20は第1電極22および第2電極24の両電極に対してオーミックコンタクトがとれ、かつ第1電極22および第2電極24は半導体面側に合金層を形成しないものとなる。このため、S/N比が優れ、製造された素子間のばらつきも少ないものとなる。急峻な金属界面が形成されるので光学的な特性も向上する。
その上で、金属拡散を抑えた上に単結晶性の高いエピタキシャル成長を行うことができるため、半導体層20は欠陥も少ない高品質なものとなる。
また、半導体層20と第1および第2の電極22、24との接触部において金属の拡散を用いないため、極めて薄い素子にも適用できるという効果もある。
さらに、第1の界面層21と第1の金属含有層22および第2の界面層23と第2の金属含有層24の間の抵抗が両方とも下がるため、消費電力などの素子特性が向上する。

0034

<製造方法>
次に、本実施の形態の半導体装置105の第1の製造方法を図5から図7を用いて説明する。

0035

一般に市販されているGaAs単結晶基板は、N型キャリア数の上限が略3×1018/cm3であり、このキャリア数のGaAs基板に対しては、熱処理を用いないオーミックコンタクト形成は困難である。そのため、GaAs単結晶基板上に、犠牲層を挟んで図1に示した半導体装置コア部101の構造をすべて結晶成長により作製した後に、GaAs単結晶基板および犠牲層をエッチングにより取り除くことにより作製する(図5(a)参照)。

0036

まず、十分な剛性を有する基体31を準備し、その上に表面平坦化を担うバッファー層32および犠牲層33を順次形成する。

0037

基体31としては、十分な剛性があり、かつ、その上にGaAsをベースとする半導体層をエピタキシャルに形成できるものであれば用いることができる。しかしながら、以降に形成するGaAsをベースとした半導体層を高品質とするために、GaAs基板とすることが好ましい。

0038

バッファー層32も、その表面を十分平坦、平滑化できるものであれば材料を特定するものではないが、以降に形成するGaAsをベースとした半導体層を高品質とするために、GaAs膜とすることが好ましい。
バッファー層32の製法としては、例えば、MBE(Molecular Beam Epitaxy)、MOCVD(Metal Organic Vapor Deposition)、MOPVE(Metal Organic Vapor Phase Epitaxy),HVPE(Hydride Vapor Phase Epitaxy)、LPE(Liquid Phase Epitaxy)などを挙げることができるが、これらに限るものではない。
バッファー層32の厚さは特に限定されるものではないが、例えば、50nm以上1000nm以下にすればよい。

0039

犠牲層33は、GaAsのエッチングレートより高いエッチングレートがとれる膜であって、AlGaAs、特に、Al組成比が50%以上100%以下のAlGaAsを好んで用いることができる。このAl組成比のAlGaAsはフッ酸水溶液で容易にウェットエッチング除去できるためである。
犠牲層33の製法としては、例えば、MBE(Molecular Beam Epitaxy)、MOCVD(Metal Organic Vapor Deposition)、MOPVE(Metal Organic Vapor Phase Epitaxy),HVPE(Hydride Vapor Phase Epitaxy)、LPE(Liquid Phase Epitaxy)などを挙げることができるが、これらに限るものではない。
犠牲層33の厚さは特に限定されるものではないが、例えば、500nm以上2000nm以下にすればよい。

0040

次に、第1の界面層21を犠牲層33上に形成する(図5(b)参照)。
第1の界面層21は、SiがドープされたGa、Asを含む単結晶でN型の材料からなり、Siのドープ量は、体積含有量で表して6×1018/cm3以上3×1019/cm3以下とする。
第1の界面層21の成膜法としては、例えば、MBE、MOCVD、MOPVE,HVPE、LPEなどを挙げることができるが、これらに限るものではない。但し、第1の界面層21の上部表面がGaAs単結晶と同じ結晶格子を有するように第1の界面層21をエピタキシャル形成する必要がある。

0041

第1の界面層21は、Siが含まれた積層膜として形成し、積層膜を積んでいく各段階でさらにSiをδドープするのも、6×1018/cm3以上3×1019/cm3以下という濃度の高いSiをドープする上で好ましい。例えば、Siを体積含有量で5×1018/cm3含むGaAs膜を4nm形成し、その後、3×1012/cm2の濃度でSiをδドープして1層目Si含有GaAs膜を形成し、それを複数回、例えば7回繰り返して形成したSi含有GaAs積層膜を第2の界面層23とする。
ここで、第1の界面層21を形成するときの温度は300℃〜550℃が好ましい。
第1の界面層21の厚さは、5nm以上1000nm以下が好ましい。

0042

その後、半導体層20を第1の界面層21の上に形成する(図5(c)参照)。
半導体層20は、GaおよびAsを含む半導体層であって、半導体層20の第1の境界層21と接する境界部はGaAs単結晶と同じ結晶格子を有する単結晶半導体からなる。
半導体層20は、MBE、MOCVD、MOPVE,HVPE、LPEなどの方法でエピタキシャル形成することが好ましい。
半導体層20は積層膜を好んで用いることができるが、単層膜を用いることもできる。単層膜を用いて光電変換素子を作製する場合は、不純物分布を作り込んで半導体層20内にpn接合部を形成する。
半導体層20を積層膜とする場合は、例えば、MBE法でSiをドープしたGaAs層、アンドープのGaAs層、AlGaAs層の組み合わせを複数層積層する。

0043

半導体層20を形成するときの温度は300℃以上580℃以下が好ましく、300℃以上550℃以下がさらに好ましい。温度がこの範囲にあると、この後形成する第1金属含有層と半導体層20との比接触抵抗を小さくすることができる。
また、半導体層20をエピタキシャル形成するときの時間は2分以上48時間以下が好ましい。エピタキシャル形成時間が2分を下回ると成長速度が過大となり、十分な結晶性の半導体層をエピタキシャル形成することが困難になり、48時間を超えると単純に時間の浪費となって、製造のスループットを低下させる。

0044

しかる後、第2の界面層23を半導体層20の上に形成する(図5(d)参照)。
第2の界面層23は、Ga、Asを含む単結晶でN型の材料からなる。
第2の界面層23の成膜法としては、例えば、MBE、MOCVD、MOPVE,HVPE、LPEなどを挙げることができるが、これらに限るものではない。

0045

第2の界面層23は、体積含有量で表して6×1018/cm3以上5×1020/cm3以下のSiがドープされていることが好ましい。
また、第2の界面層23は、150℃以上300℃以下の温度でエピタキシャル形成されることが好ましい。
Siのドープおよびエピタキシャル形成の温度をこの範囲にすると、この後引き続いて形成する第2の金属含有層24と半導体層20との電気的接触特性は、よりオーミック性の高いものとなり、かつ比接触抵抗が小さなものとなる。
第2の界面層23は、Siが含まれた積層膜として形成し、積層膜を積んでいく各段階でさらにSiをδドープしてもよい。例えば、Siを体積含有量で5×1018/cm3含むGaAs膜を4nm形成し、その後、3×1012/cm2の濃度でSiをδドープして1層目のSi含有GaAs膜を形成し、それを複数回、例えば7回繰り返して形成したSi含有GaAs積層膜を第2の界面層23とする。
第2の界面層23の厚さは、5nm以上1000nm以下が好ましい。

0046

その後、第2の金属含有層24を第2の界面層23の上に形成する(図6(a)参照)。
第2の金属含有層24は、金属を含む材料からなり、具体的には、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む合金、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む化合物、およびITO、AZO、GZO、IZO、IGZO、ATO、FTO、FZO、TiNの何れかから1を挙げることができる。
第2の金属含有層24は、単層膜でも積層膜でもよい。
第2の金属含有層24の形成方法としては、DCおよびRFスパッタリング法加熱蒸着法、電子線蒸着法MOCVD法などを挙げることができるが、これらの方法に限るものではなく、電気導電性密着性および表面平坦性に優れる形成方法であれば用いることができる。
ここで、第2の金属含有層24の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。

0047

その後、試料上下反転させ、第2金属含有層24が接するようにして基体40上に試料を貼り合わせる(図6(b)参照)。
この貼り合わせの方法としては、例えばAu−Au拡散接合法などを挙げることができる。
この方法では、基体40上に、例えば、厚さ10nmのTiと厚さ500nmのAuを積層形成しておく。第2の金属含有層24も少なくともその表面側をAuとしておき、この両者を加熱下加圧接触させる。条件としては、例えば、加圧5〜10MPa、温度250〜330℃1時間を挙げることができる。
ここで、このとき生じた応力下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体40は、熱膨張率を考慮してGaAs基板とすることが好ましい。330℃の熱処理では、Tiがバリヤになることもあって、第2の金属含有層24と第2の界面層23の間に合金層を形成することがない。
第2の貼り合わせの方法としては、エポキシ接着法などを挙げることができる。
エポキシ接着法では、基体40上にエポキシ接着剤滴下し、第2の金属含有層24と基体40を加熱下で加圧接着させる。この条件としては、例えば、加圧1〜5MPa、温度150℃1時間を挙げることができる。ここで、このとき生じた応力を下げるため、引き続き無加圧の下で、同様の条件の熱処理を加えておくことも好ましい。また、基体40は、熱膨張率を考慮してGaAs基板とすることが好ましい。150℃の熱処理では、Tiがバリヤになることもあって、第2の金属含有層24と第2の界面層23の間に合金層を形成することがない。
また、その他の貼り合わせの方法として、共晶接合半田付け銀ろう接合)、陽極接合表面活性化接合超高真空下で表面をAr+イオンなどで清浄化し、室温程度で接合)、Au微粒子を用いた拡散接合などを挙げることもできる。

0048

基体40は、十分な剛性を有し、その表面が貼り合わせに適するほどの平坦性および平滑性を有するものであれば用いることができる。例えば、基体40として、GaAs基板、Si基板InP基板サファイア基板合成石英ガラスホウケイ酸ガラスソーダライムガラスなどのガラス基板アルミナ窒化ケイ素などのセラミクス基板アクリルポリスチレン(PS)、ポリプロピレン(PP)、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)などの有機材料基板、アルミニウム、鉄、ステンレス、銅などの金属基板を挙げることができる。この中でも、熱膨張率をそろえるという観点から、GaAs基板を好んで用いることができる。

0049

しかる後、基体31をエッチングで除去し、引き続き、バッファー層32もエッチング除去する(図6(c)参照)。これらのエッチングは、機械的研磨でもウェットエッチングでもドライエッチングでも構わない。例えば、GaAs基板である場合の基体31は、クエン酸溶液で容易にウェットエッチング除去することができる。

0050

その後、犠牲層33をエッチング除去する(図7(a)参照)。このエッチングは、ウェットエッチングでもドライエッチングでも構わない。例えば、犠牲層33がAlGaAsからなる場合は、フッ酸水溶液で容易にウェットエッチング除去することができる。

0051

しかる後、露出した第1の界面層21の上に第1の金属含有層22を形成して、半導体装置105が製造される(図7(b)参照)。
第1の金属含有層22は、金属を含む材料からなり、具体的には、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む合金、Ti、Cr、Ni,Au、Pt、Ag、Pd、W、Cu、Yb、Sm、Y、Tb、Ho、Tm、Gd、Er、Nd、Sc、Zr、Hf、Ta、Nb、V、Fe、Mo、Ru、Co、Rh、Re、Ir、In、Alからなる群より選ばれる1以上の金属を含む化合物、およびITO、AZO、GZO、IZO、IGZO、ATO、FTO、FZO、TiNの何れかから1を挙げることができる。
第1の金属含有層22は、単層膜でも積層膜でもよい。例えば、Au/Tiの2層膜としてもよい。
第1の金属含有層22の形成方法としては、DCおよびRFスパッタリング法、加熱蒸着法、電子線蒸着法、MOCVD法などを挙げることができるが、第2の金属含有層24の形成方法と同様に、これらの方法に限るものではない。
ここで、第1の金属含有層22の形成に当たっては、特別な熱処理を用いないことが、合金層形成を防止する観点から好ましい。

0052

上記の方法では、基体40上に第2の金属含有層24を直接貼り合わせる方法を説明したが、基体40の上にテンポラリーボンディング層を形成し、テンポラリーボンディング層を介して基体40と第2の金属含有層24を貼り合わせるいわゆるテンポラリーボンディング法を用いることもできる。
このテンポラリーボンディング法では、図7(b)の段階まで上記手順によって試料を作製した後、また上下を反転させて、新たな基体の上に第1の金属含有層22を下向きにした試料を貼り合わせる。その後、基体40とテンポラリーボンディング層を除去する。ここで、テンポラリーボンディング層としては、例えば温水剥離するエポキシ接着剤、剪断力衝撃力で剥離する接着剤レーザー光照射で剥離する接着剤などの有機材料を挙げることができる。
このテンポラリーボンディング法によれば、第1の金属含有層22を基体側、すなわち下側に形成することができる。

0053

また、上記の方法では、第2の金属含有層24に基体40を貼り合わせた後、基体31を除去して半導体装置105を作製する方法を示したが、第2の界面層23を形成した後、犠牲層33をウェットエッチングして半導体装置を製造する方法もある。

0054

この方法を、図8から図10を用いて説明する。
第2の界面層23までを上述の方法で形成した後、図8(a)に示すように、犠牲層33をウェットエッチングして構造体106を作製し、構造体106から第1の界面層21、半導体層20および第2の界面層23からなる図8(b)に示すコアユニット60を切り出す(ダイシングする)。

0055

そして、基体41上に第2の金属含有層51を形成した基板上にコアユニット60を上下反転させて貼り付け(図9(a))、その後、第1の界面層21の上に第1の金属含有層52を形成して、半導体装置107(図9(b))を製造する。
あるいは、基体42上に第1の金属含有層53を形成した基板上にコアユニット60を第1の界面層21を下面として貼り付け(図10(a))、その後、第2の界面層23の上に第2の金属含有層54を形成して、半導体装置108(図10(b))を製造する。
したがって、本発明の半導体装置では、第1の界面層21は半導体層20に対して上面側にあっても下面側にあってもよい。

0056

ここで、基体41および42は、基体40と同様に十分な剛性を有し、その表面が貼り合わせに適するほどの平坦性および平滑性を有するものであれば用いることができる。例えば、基体41および42として、GaAs基板、Si基板、InP基板、サファイア基板、合成石英ガラス、ホウケイ酸ガラス、ソーダライムガラスなどのガラス基板、アルミナ、窒化ケイ素などのセラミクス基板、アクリル、ポリスチレン(PS)、ポリプロピレン(PP)、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)などの有機材料基板、アルミニウム、鉄、ステンレス、銅などの金属基板を挙げることができる。
また、第1の金属含有層52および53も第1の金属含有層22と同様のものを同様の方法で形成すればよく、第2の金属含有層51および54も第2の金属含有層24と同様のものを同様の方法で形成すればよい。

0057

上記の構造の半導体装置は、電気特性が安定したGaAs半導体ベースの両面電極型半導体装置となる。また、本実施の形態の製造方法により、暗電流が少なく、高いS/N比が得られ、かつ電気特性が安定したGaAs半導体ベースの両面電極型半導体装置を提供することが可能になる。

0058

また、半導体装置105、107および108は、赤外線に対して良好な光電変換特性を有するものになるため、特に、GaAs半導体をベースにした両面電極型の赤外線検出素子、赤外線発光素子、赤外線光電変換素子において、高いS/N比が得られ、かつ光電変換特性が安定した素子を提供することが可能になる。

0059

繰り返しにはなるが、本願発明のGaAs半導体をベースにした両面電極型の半導体装置は、両面の電極層と界面層の界面において合金層を形成せず、さらに両面の電極ともオーミックコンタクトとなる。このため、反射効果、プラズモン効果とオーミックコンタクトを両立できるようになり、その相乗効果も加わって、これまでのショットキーコンタクトとしたものではない、性能の優れたGaAs半導体をベースにした両面電極型の半導体装置を提供することが可能になる。

0060

以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。

0061

(実施例1)
実施例1は、第1の界面層21の形成方法に関する実施例である。
実施例1では、半導体層20と第2の界面層23を1層のSiドープGaAsと2層のアンドープのGaAsおよび1層のAl0.3Ga0.7Asに簡素化した模擬層71を用いた試料を作製して、第1の界面層21を介した第1の金属含有層22と模擬層71との接触抵抗特性を評価した。ここで、図5(d)に相当する段階での試料の構造とそこに至るまでの熱処理条件図11に示す。

0062

まず、GaAs(100)基板31を準備し、次に、GaAs基板31の表面の酸化膜を580℃の加熱により除去した。その後、分子線エピタキシャル形成装置(COMPACT21T、RIBER社製)を用いて表面平坦化のためのGaAsバッファー層32を300nmの厚さで成長させた。ここで、以後のGaとAsを含む膜は同分子線エピタキシャル装置を用いて形成した。
しかる後、Al組成55%のAlGaAs犠牲層33を略1μmの厚さで形成した。このときの形成温度は580℃である。
続いて、図11に示すように、GaとAsを含む計7層の膜を第1の界面層21として形成した。

0063

第1の界面層21は、4nm厚さのSiドープGaAs(Si:5×1018/cm3)を計7層積層した合計28nm厚さのSiドープGaAsであり、各層を形成する度にSiを3×1012/cm2で計7回δドープした。これにより、第1の界面層21のSiの体積密度は1.25×1019/cm3となっている。この層を形成するときの温度は530℃である。
第1の界面層21は、上記の体積密度でSiがドープされた単結晶のN型のGaAsである。また、第1の界面層21と接する模擬層71の部分は、SiがドープされたGaAs単結晶になっている。

0064

その後、厚さが15nmでSiの体積含有率が3×1018/cm3のGaAs、厚さが10nmのアンドープのGaAs、厚さが300nmのAl0.3Ga0.7Asおよび厚さが700nmのアンドープのGaAsを順次積層して、これら4層からなる模擬層71を第1の界面層21上に形成した。
このときの膜形成の温度は、SiドープのGaAs膜および厚さが10nmのアンドープのGaAs膜までを530℃とした。厚さが300nmのAl0.3Ga0.7As膜および厚さが700nmのアンドープのGaAs膜は、温度580℃、約1時間で形成した。

0065

その後、基板の上下を反転させて、模擬層71の上面をGaAsからなる基体に貼りつけ、GaAs基板31およびバッファー層32を機械的研磨およびクエン酸溶液により選択的に除去した。
続いて、AlGaAs犠牲層33をフッ酸水溶液により選択的に除去し、表面に露出した第1の界面層21に厚さ100nmのAuと厚さ3nmのTi膜からなる2層膜を第1の金属含有層22として真空蒸着法により形成して、試料を作製した。

0066

次に、界面層21と第1の金属含有層22の接合特性を、トランスミッションライン法により調べたところ、比接触抵抗は室温で1.7×10−1Ωcm2であることがわかった。
二つの電極間の電流—電圧特性は、図12に示すように、ほぼ線形な特性となった。このことから、この第1の界面層21により特別な熱処理無しでオーミックコンタクトが得られることがわかった。

0067

(比較例1)
比較例1は、第1の界面層21形成時のSiドーピング量を非特許文献5に倣って非常に高くしたときの例である。

0068

図13は、実施例1の図11に相当する作製段階での試料要部の構造を示す模式断面図である。ここで、界面層21の周りの構造は試料作製完了時も変わりはない。 比較例1の試料は、第1の界面層21を下記のように変えた以外は、実施例1と同様にして作製した。
第1の界面層21は、2nm厚さのSiドープGaAs(Si:5×1018/cm3)を計15層積層した合計30nm厚さのSiドープGaAsであり、各層を形成する度にSiを1×1013/cm2で計15回δドープした。これにより、第1の界面層21のSiの体積密度は5.5×1019/cm3となっている。この層を形成するときの温度は530℃である。

0069

次に、界面層21を介した第1の金属含有層と模擬層の接合特性を、トランスミッションライン法により調べたところ、図14に示すようにショットキーコンタクトであることが明らかとなり、比接触抵抗は測定不可能であった。
このことから、第1の界面層21にドープされるSiの体積含有量が5.5×1019/cm3と多いと、その界面層(第1の界面層21)側では、オーミックコンタクトとはならないことが確認された。

0070

(実施例2)
実施例2は、第1の界面層21の成長後の結晶層の形成温度の効果に関するものである。
そこでは、第1の界面層21の成長後の結晶層の形成、すなわち模擬層71の一部の形成温度を580℃とした場合と全て530℃で統一した場合を比較して、それが比接触抵抗に与える効果を評価した。模擬層71の形成時間は、模擬層71の一部を580℃で形成した場合が1時間20分であり、全て530℃で形成した場合が1時間16分である。参考までに、図15図11および図13と同じ製段階での試料要部の構造とプロセス条件を示す。

0071

界面層21を介した第1の金属含有層と模擬層の接合特性を、トランスミッションライン法により調べたところ、室温の比接触抵抗は、模擬層71の一部の形成温度を580℃とした図16の場合は1.7×10−1Ωcm2であり、模擬層71の全ての形成温度を530℃とした図17の場合は2×10−2Ωcm2であった。温度を530℃にすることにより1桁改善することができた。二つの電極間(第1の金属含有層電極間)の電流—電圧特性は図16および図17に示すとおり、完全に線形な特性となった。以上から、第1の界面層21を形成した後は、基板温度を低く保つことが好ましいことが確認された。

0072

(実施例3)
実施例3は赤外線検出素子の作製例である。
図18に赤外線検出素子109の構造の模式図を断面図にて示し、図19図11図13および図15と同じ製造段階での試料要部の構造を示す。
実施例3では、実施例1および2の模擬層71に代わって、半導体層20と第2の界面層23とした。第1の界面層21は実施例2で示した界面層と同じにし、第2の界面層23も第1の界面層21と対称な構造とし、プロセスも同じにした。半導体層20は、図18に示すように、10層からなるGaとAsを含む単結晶膜の積層膜とした。第1の界面層21および第2の界面層23と接する境界部の半導体層20は、両境界部ともSiがドープされたGaAsになっている。
第1の配線を形成する第1の金属含有層22は、150nmの厚さのAuと3nmの厚さのTiからなる。
第2の配線を形成する第2の金属含有層24は、500nmの厚さのAuと10nmの厚さのTiからなる金属含有層24aと3nmの厚さのTiと150nmの厚さのAuからなる金属含有層24bからなる。ここで、Tiは密着性を向上と、Auを含む金属が第1および第2の界面層に拡散するのを抑制する目的で形成している。
基体40はGaAs基板とした。

0073

赤外線検出素子109の作製プロセスは、実施の形態1の製造方法に準拠しており、図5から図7に至るプロセスで作製した。

0074

実施例3では、はじめに第2の界面層23に金属含有層(Au/Ti)を形成した段階(図6の(a)))での比接触抵抗を評価した。その結果、室温より比接触抵抗が高くなる液体窒素温度(77K)において、5.8×10−4Ωcm2の比接触抵抗が観測され、オーミックコンタクトが実現された。
続いて、プロセスにより、第1の界面層21を露出させて金属含有層(Au/Ti)を形成してその電気的接触の状況を調査したところ、液体窒素温度(77K)の比接触抵抗は、5.8×10−3Ωcm2と、実施例2からさらに大幅に改善した。
この試料においては、第1の界面層21を成長後の上部層の成長時間が、実施例2の1時間から30分以下に短縮されている。このため、第1の界面層21が実質的に熱処理される時間が短いことが比接触抵抗特性の改善に有用であることがわかった。
第1の界面層21および第2の界面層23の液体窒素温度における電流—電圧特性をそれぞれ図20,21に示す。オーミックコンタクトが両面で実現されている。

0075

次に、第2の界面23の上にTiとAuからなる上述の第2の金属層24を形成し、温度330℃でAu−Au接合を行って基体40に貼り合わせた段階の試料を作製し、第2の金属層24と第2の界面層23との界面を2次イオン質量分析計SIMS)にて評価した。評価した場所は、図19で示された半導体層20の上から2番目の50nm−Al0.3Ga0.7Asから上の領域である。
その結果を図22に示す。第2の界面23へのTiの拡散は約0.5nmであり、第2の界面層23と第2の金属層24との間には殆ど合金層が形成されていないことが確認された。
なお、第1の界面層21に第1の金属層22を形成する際は、熱処理(シンタリング)を行わないため、第1の界面21へのTiの拡散はより抑えられ、第1の界面層21と第1の金属層22との間にはさらに一層合金層は形成されない。

0076

次に、赤外線検出素子109の温度77Kにおける赤外線受光特性を調べた。測定はフーリエ変換赤外分光光度計(FTIR)によって行った。赤外線の波長に対する光電変換応答特性図23に示す。印加した電圧は+0.60Vである。波長約7μmをピークにして検出感度の高い良好な光電変換特性が得られた。また、暗電流は0.51μAと良好な値であった。このため、実施例3で作製した赤外線検出素子109は極めて良好なS/N比の素子となった。

0077

実施例3では、同じ条件で5個の試料を作製し、その電気特性のばらつきを測定評価した。
図24は、温度77Kにおける第1電極(第1の金属含有層22)と第2電極(第2の金属含有層24)間の電圧電流密度特性を測定した結果で、5個の試料を1つの図にプロットしている。プロットされた特性曲線は重なっており、5つの試料の電流電圧特性はほぼ同じで、極めて特性ばらつきの少ない赤外線検出素子109が得られていることが分かる。
GaAsベースの半導体層20を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトとすることで極めて電気特性ばらつきの少ない、言い換えれば精度の高い素子が安定して提供されることが確認された。

0078

(比較例2)
比較例2は、赤外線検出素子の作製例で、比較例1と同じ構造と製造方法で第1の界面層21および第2の界面層23を形成した場合である。その他の構造とプロセスは実施例3と同じとした。
したがって、第1の界面層21および第2の界面層23はドープされたSiの体積含有量が5.5×1019/cm3となっている。このため、第1の界面層21および第2の界面層23を介した半導体層20と第1の電極および第2の電極との電気接触がショットキーコンタクトになっている以外は、実施例3と同じ構造の赤外線検出素子である。

0079

作製された赤外線検出素子の温度77Kにおける赤外線の波長に対する光電変換応答特性を図25に示す。印加した電圧は+0.73Vである。波長約7μmをピークにした光電変換特性が得られたが応答性、例えば波長7μm前後における応答性は実施例3で作製した素子より2割程度低く、暗電流は2.92μAとリーキーな特性であった。したがって、比較例2の素子は、両面の電極がオーミックコンタクトをなし、かつ界面層との界面に両面とも合金層を形成しない実施例3の素子に比べて、大幅にS/N比の小さな素子であることが確認された。

0080

また、実施例3と同様に、温度77Kにおける第1電極(第1の金属含有層22)と第2電極(第2の金属含有層24)間の電流電圧特性を測定した。その結果を図26に示す。5個の試料を一緒にプロットしているが、プロットされた特性曲線は異なっており、特性にばらつきがあることがわかった。
GaAsベースの半導体層20を用いた両面電極型の赤外線検出素子において、両電極面ともオーミックコンタクトでないと、電気特性はばらつき、暗電流も増えることが確認された。

0081

(実施例4)
実施例4では、Siドーピング量と接触抵抗特性の関係を調べた。

0082

比接触抵抗は、境界層のキャリア数に強く依存し、非特許文献8に開示されているように、一般に、高いほど良好な値となる。
そこで、最初に、実効キャリア数のSiドーピング濃度依存性を調査した。
図11などと同じ製造段階での試料要部の構造を示す図27に示すように、第1の界面層21においてSiのドーピング濃度を変えた試料を作製し、実際に活性化しているキャリア数をホール効果測定により測定した。

0083

ドーピングしたSiの濃度と実際に測定されたキャリア密度のプロットを図28に示す。ここで、このキャリア密度の計算に当たっては、Si体積密度2×1018/cm3の15nm厚さのN−GaAsに含まれると推定されるキャリア数4.5×1012/cm2は引いている。
同図からわかるように、Siドーピング濃度を増やすと、はじめキャリア密度は増加するが、1.5×1019/cm3付近で最大となり、その後は減少する。
オーミックコンタクトを実現するには、従来報告例のある5×1018/cm3のキャリア密度の比接触抵抗から少なくとも一桁の改善が必要であり、そのためには、キャリア密度5.6×1018/cm3以上を実現しなければならない。このことから、ドーピングするSiの密度は、6×1018/cm3以上3×1019/cm3以下にする必要がある。

0084

次に、Siドーピング密度とオーミックコンタクトおよび比接触抵抗の関係を直接実験により調べた。
そこでは、図11などと同じ製造段階での試料要部の構造を示す図29に示すように、第1の界面層21においてSiのドーピング濃度を変えた試料を作製して調べた。
室温(23℃)にて調べた結果を図30に示す。
図30からわかるように、第1の界面層21でオーミックコンタクトが得られるSiドーピング密度の範囲は、6×1018/cm3以上3×1019/cm3以下であった。但し、比接触抵抗を下げるための好ましいSiドーピング密度の範囲は、6×1018/cm3以上2×1019/cm3以下であることがわかった。

実施例

0085

(実施例5)
実施例5では、Siドーピング量を均一分布としたときの影響を調べた。
そこでは、図11などと同じ製造段階での試料要部の構造を表す図31に示すように、第1の界面層21においてSiのドーピング濃度(体積密度)を第1の界面層21内で均一な1.25×1019/cm3とした。
次に、第1の界面層21を介した第1の金属含有層と模擬層の電気的接触特性を、トランスミッションライン法により調べたところ、比接触抵抗は8×10−3Ωcm2であることがわかった。この値は、δドープを使用して第1の界面層のSiの体積密度を1.25×1019/cm3とした場合より優れている。
二つの電極間の電流−電圧特性は、図32に示すように、ほぼ線形な特性となった。このことから、第1または/および第2の界面層へのSiのドーピングは、δドープを使用した空間分布をもつものに限らず、一様な分布でもよいことがわかった。

0086

本発明により、ばらつきの少ない電気特性を有する半導体装置、特にばらつきの少ない光電変換特性を有する赤外検出素子、赤外発光素子および赤外光電変換素子を提供することが可能になる。
精度の高い赤外検出素子、赤外発光素子の需要はとても大きい。例えば、自動運転ドライブセーフティを行うときの1つのキー技術は、精度の高い赤外光検出、赤外発光であり、本発明はこのような分野を始めとして、産業上大いに利用されることが期待される。

0087

1:半導体層
2:第1の電極
3:第2の電極
3a:第2の電極
3b:第2の電極(透明電極)
4:電源
5:モニター
6:光
7:壁面
11,12,13,14:界面
20:半導体層
21:第1の界面層
22:第1の金属含有層(第1の電極)
23:第2の界面層
24:第2の金属含有層(第2の電極)
24a:金属含有層
24b:金属含有層
31:基体
32:バッファー層
33:犠牲層
40,41,42:基体
51:第2の金属含有層
52:第1の金属含有層
53:第1の金属含有層
54:第2の金属含有層
60:コアユニット
71:模擬層
101:半導体装置コア部分
102:半導体発光素子
103,104:半導体光検出素子
105:半導体装置
106:構造体
107,108:半導体装置
109:赤外線検出素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ