図面 (/)

技術 半導体発光素子

出願人 旭化成株式会社
発明者 前川知文木山朋紀室尾洋行
出願日 2018年2月28日 (2年2ヶ月経過) 出願番号 2018-035810
公開日 2019年9月12日 (7ヶ月経過) 公開番号 2019-153620
状態 未査定
技術分野
  • -
主要キーワード 凸部群 局所的範囲 存在面 機器寿命 マザーロール 電極面積比 光吸収素子 平面視面積
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年9月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子発光効率EQEを超える、素子上面金属電極部面積比率の小さい半導体発光素子の提供。

解決手段

半導体発光素子用基板1201と、前記基板の主面の一部又は全面に形成された凹凸構造1202と、前記凹凸構造上に少なくとも第1半導体層発光半導体層1253、第2半導体層、透明導電膜1255、及び金属電極1256が積層された半導体発光素子1200であって、素子の金属電極形成面を上方から見たときに、素子上面の電極面積比率が10%以下、且つ前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれた構造であり、前記凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70である。

概要

背景

半導体層を利用した半導体発光素子である発光ダイオードLED)は、従来の蛍光灯白熱電球等の旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。

中でも、青色LEDに代表されるGaN系半導体発光素子は、単結晶基板上にエピタキシャル成長n層発光層、p層を積層して製造され、基板として一般にサファイア単結晶基板、Si単結晶基板、SiC単結晶基板等が用いられる。しかしながら、例えば、サファイア結晶GaN系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する(例えば、特許文献1参照)。この転位欠陥密度は、1×109個/cm2に達する。この結晶転位欠陥によって、LED内部での内部量子効率下がり、結果として、LEDの発光効率が下がってしまう。

また、GaN系半導体層屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって主に素子表面の金属電極部で減衰し、結果として光取り出し効率が低下する。

上記問題を解決するために、GaN系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、GaN系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている(例えば特許文献1参照)。この技術によれば、半導体層のエピタキシャル成長の過程で、C面平面から成長した半導体層が横方向成長で凹凸構造を埋めるために、結晶転位欠陥(貫通転移欠陥)が減少し、得られる半導体層の結晶品質を向上させることができる。

このようにして得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する(例えば特許文献1参照)。

また、半導体発光素子用基板表面に、凸部群凸部間底部で形成される面よりも低い位置にある平坦面を有する凹部に囲まれた凹凸構造を有することで、半導体層中の結晶転位欠陥を減らし内部量子効率を向上させ、且つ光散乱により動波モードを解消して光取り出し効率を向上させる技術が報告されている(例えば特許文献2参照)。

更には、GaN系半導体層中で導光する光の減衰を低減させ、素子からの光取り出し効率を向上させるために、素子上面の金属電極部の面積比率を小さくした半導体発光素子が報告されている(例えば非特許文献1参照)。

概要

優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子の発光効率EQEを超える、素子上面の金属電極部面積比率の小さい半導体発光素子の提供。半導体発光素子用基板1201と、前記基板の主面の一部又は全面に形成された凹凸構造1202と、前記凹凸構造上に少なくとも第1半導体層、発光半導体層1253、第2半導体層、透明導電膜1255、及び金属電極1256が積層された半導体発光素子1200であって、素子の金属電極形成面を上方から見たときに、素子上面の電極面積比率が10%以下、且つ前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれた構造であり、前記凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70である。

目的

本発明は、かかる点に鑑みてなされたものであり、優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子の発光効率EQEを超える、金属電極部の面積比率の小さい半導体発光素子を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体発光素子用基板と、前記半導体発光素子用基板の主面の一部又は全面に形成された凹凸構造と、前記凹凸構造上に少なくとも第1半導体層発光半導体層、第2半導体層、透明導電膜、及び金属電極が積層された半導体発光素子であって、前記半導体発光素子の金属電極形成面を上方から見たときに、素子上面電極面積比率が10%以下、且つ前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれた構造であり、前記凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70であることを特徴とする半導体発光素子。

請求項2

前記複数の凸部のうち隣接した凸部は、平面視において、直線で構成された辺で互いに接していることを特徴とする請求項1に記載の半導体発光素子。

請求項3

前記凸部群を構成する前記複数の凸部のうち少なくとも一部は、平面視における底部形状が、前記辺と円弧状の曲線とで構成されている含円弧底部形状であることを特徴とする請求項2に記載の半導体発光素子。

請求項4

前記最近接距離P1は、700nm以上2000nm以下であることを特徴とする請求項1から請求項3のいずれかに記載の半導体発光素子。

請求項5

前記凸部群が、一定の凸部群周期で繰り返し配置されていることを特徴とする請求項1から請求項4のいずれかに記載の半導体発光素子。

請求項6

前記凸部群周期が、2000nm以上10000nm以下であることを特徴とする請求項5に記載の半導体発光素子。

技術分野

0001

本発明は、半導体発光素子に関する。

背景技術

0002

半導体層を利用した半導体発光素子である発光ダイオードLED)は、従来の蛍光灯白熱電球等の旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。

0003

中でも、青色LEDに代表されるGaN系半導体発光素子は、単結晶基板上にエピタキシャル成長n層発光層、p層を積層して製造され、基板として一般にサファイア単結晶基板、Si単結晶基板、SiC単結晶基板等が用いられる。しかしながら、例えば、サファイア結晶GaN系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する(例えば、特許文献1参照)。この転位欠陥密度は、1×109個/cm2に達する。この結晶転位欠陥によって、LED内部での内部量子効率下がり、結果として、LEDの発光効率が下がってしまう。

0004

また、GaN系半導体層屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって主に素子表面の金属電極部で減衰し、結果として光取り出し効率が低下する。

0005

上記問題を解決するために、GaN系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、GaN系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている(例えば特許文献1参照)。この技術によれば、半導体層のエピタキシャル成長の過程で、C面平面から成長した半導体層が横方向成長で凹凸構造を埋めるために、結晶転位欠陥(貫通転移欠陥)が減少し、得られる半導体層の結晶品質を向上させることができる。

0006

このようにして得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する(例えば特許文献1参照)。

0007

また、半導体発光素子用基板表面に、凸部群凸部間底部で形成される面よりも低い位置にある平坦面を有する凹部に囲まれた凹凸構造を有することで、半導体層中の結晶転位欠陥を減らし内部量子効率を向上させ、且つ光散乱により動波モードを解消して光取り出し効率を向上させる技術が報告されている(例えば特許文献2参照)。

0008

更には、GaN系半導体層中で導光する光の減衰を低減させ、素子からの光取り出し効率を向上させるために、素子上面の金属電極部の面積比率を小さくした半導体発光素子が報告されている(例えば非特許文献1参照)。

0009

特開2006−352084号公報
国際公開第2017/057529号

先行技術

0010

13PSa−34ODF‘14、ITABASHI、TOKYO(P.197〜198)

発明が解決しようとする課題

0011

LEDの発光効率を示す外部量子効率(発光効率)EQE(External Quantum Efficieney)は、内部量子効率IQE(Internal Quantum Efficiency)と光取り出し効率LEE(Light Extraction Efficiency)の積で表される。このうち、内部量子効率IQEは、GaN系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度に依存する。結晶転位密度を低減することで内部量子効率IQEは向上する。一方、光取り出し効率LEEは、素子上部の金属電極の面積比率を小さくすることや、半導体発光素子用基板表面に設けられた凹凸形状による光の回折により、GaN系半導体結晶層内部の導波モードを崩すことで改善される。産業上、パターンピッチ3.0μm、パターン高さ1.8μm、パターン径2.8μmの円錐状凸部を基板表面に六方配置させた半導体発光素子用基板(以降、PSSと称す)が、発光効率EQEを最大化するパターンとして使用されているが、近年、素子上面に配置された金属電極の面積比率が小さくなるにつれて、半導体層内部を導光する光が金属電極で吸収される量よりも、素子側面から出光する光が素子の外側に位置する金属リードフレームで吸収される量の比率が大きくなってきており、それに伴い、光取り出し効率LEEを最大化する凹凸パターンの変更が求められている。

0012

特許文献1には凹構造基板に対して、凹部からGaNを断面が三角形になるように成長させた後、横成長させることで、貫通転位密度を低減させる技術が開示されている。しかしながら、孤立した凹部から成長したGaN結晶を横成長で平坦化させることは難しく、結果的に表面ラフネスの大きな半導体発光素子は内部量子効率IQEが大幅に低下する。

0013

特許文献2においては、半導体発光素子用基板表面に賦形した凹凸パターンで、素子の内部量子効率IQEと光取り出し効率LEEを共に向上させる技術が開示されている。しかしながら、金属電極の面積比率が小さい低光吸収素子構造に対して、光取り出し効率LEEを向上させる凹凸パターンに関する記載はない。

0014

非特許文献1においては、金属電極組成を高光反射率構成にすること、及び電極幅を狭くすることで、電極部の光吸収が低減し、素子からの光取り出し効率LEEを向上させる技術が開示されている。しかしながら、電極部の光吸収を低減した素子に対して、光取り出し効率LEEを向上させる半導体発光素子用基板表面の凹凸パターンに関する記載は無い。

0015

本発明は、かかる点に鑑みてなされたものであり、優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子の発光効率EQEを超える、金属電極部の面積比率の小さい半導体発光素子を提供することを目的とする。

課題を解決するための手段

0016

本発明の半導体発光素子の一態様は、半導体発光素子用基板と、前記半導体発光素子用基板の主面の一部又は全面に形成された凹凸構造と、前記凹凸構造上に少なくとも第1半導体層、発光半導体層、第2半導体層、透明導電膜、及び金属電極が積層された半導体発光素子であって、前記半導体発光素子の金属電極形成面を上方から見たときに、素子上面の電極面積比率が10%以下、且つ前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれた構造であり、前記凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70であることを特徴とする。

0017

この構成によれば、半導体層中の結晶転位欠陥を減らすことにより結晶品質を向上させ、内部量子効率IQEを改善し、且つ、金属電極の面積比率が小さい低光吸収な素子構造に対して、素子上面から光が出光するようにGaN内部の導波モードを解消することで光取り出し効率LEEを高めることができる。

0018

本発明の半導体発光素子の一態様においては、前記複数の凸部のうち隣接した凸部は、平面視において、直線で構成された辺で互いに接していることが好ましい。

0019

また、本発明の半導体発光素子の一態様においては、前記凸部群を構成する前記複数の凸部のうち少なくとも一部は、平面視における底部形状が、前記辺と円弧状の曲線とで構成されている含円弧底部形状であることが好ましい。

0020

また、本発明の半導体発光素子の一態様においては、前記最近接距離P1は、700nm以上2000nm以下であることが好ましい。

0021

また、本発明の半導体発光素子においては、前記凸部群が、一定の凸部群周期で繰り返し配置されていることが好ましい。

0022

また、本発明の半導体発光素子の一態様においては、前記凸部群周期が2000nm以上10000nm以下であることが好ましい。

発明の効果

0023

本発明によれば、優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子の発光効率EQEを超える、金属電極面積比率の小さい半導体発光素子を提供することができる。

図面の簡単な説明

0024

本実施の形態の半導体発光素子用基材の平面模式図である。
図1中のX−X断面を示す断面投影模式図である。
本実施の形態に係る半導体発光素子用基材上に半導体層が形成される途中過程を示した平面模式図である。
図3中のA−A断面を示す断面投影模式図である。
本実施の形態に係る半導体発光素子用基材上に半導体層が形成された状態を示す断面投影模式図である。
図1中のY−Y断面を示す断面模式図である。
本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。
図7中のY−Y断面を示す断面模式図である。
本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材の他の態様を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材における凸部群の一例を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材における凸部群の一例を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材における凸部群の一例を示す平面模式図である。
本実施の形態に係る半導体発光素子用基材の他の態様を示す平面模式図である。
本実施の形態に係る半導体発光素子を示す断面模式図である。
図16の半導体発光素子を上方から見た平面模式図である。
本実施の比較例に係る半導体発光素子基材の平面模式図である。

0025

以下、本発明の一実施の形態(以下、「実施の形態」と略記する。)について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。

0026

以下、本実施の形態に係る半導体発光素子について詳細に説明する。

0027

(半導体発光素子)
本実施の形態に係る半導体発光素子は、半導体発光素子用基板と、前記半導体発光素子用基板の主面の一部又は全面に形成された凹凸構造と、前記凹凸構造上に少なくとも第1半導体層、発光半導体層、第2半導体層、透明導電膜、及び金属電極が積層された半導体発光素子であって、前記半導体発光素子の電極形成面を上方から見たときに、素子上面の電極面積比率が10%以下、且つ前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離P1で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれた構造であり、前記凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70であることを特徴とする。

0028

この構成により、半導体層中の結晶転位欠陥を減らすことにより結晶品質を向上させ、内部量子効率IQEを改善し、且つ、電極部の面積比率が10%以下の低光吸収素子構造に対して、素子上面からの光の出光比率を高めるようにGaN内部の導波モードを解消することで光取り出し効率LEEを高めることができる。

0029

本実施の形態に係る半導体発光素子用基材は、以下の特徴的構成を備えている。
(1) 主面の一部又は全面に凹凸構造が形成され、
(2) 凹凸構造が、複数の凸部が互いに等しい最近接距離P1で互いに離間せず隣接して構成された凸部群を含む。
(3) 凸部群は、その周囲を平坦面で囲まれている。
(4) 凸部群の最外郭を構成する前記凸部のアスペクトが0.56〜0.70である。

0030

更に、好ましくは、以下の特徴的構成を含んでいる。即ち、上記(1)、(2)、(3)、(4)は、本実施の形態において必須の構成要件であるが、以下の(5)、(6)、(7)、(8)、(9)、は選択的な構成要件である。
(5)最近接距離P1で隣接した凸部は、平面視において、直線で構成された辺で互いに接している。
(6)凸部群は、平面視における底部形状が、直線で構成された辺と、円弧状の曲線とで構成されている含円弧底部形状である凸部を含む。
(7) 最近接距離P1は、700nm以上2000nm以下である。
(8) 凸部群が一定の凸部群周期で繰り返し配置されている。
(9) 凸部群周期は2000nm以上10000nm以下である。

0031

図1図2を参照して本実施の形態に係る半導体発光素子用基材について説明する。図1は、本実施の形態の半導体発光素子用基材の平面模式図である。図2は、図1中のX−X断面を示す断面投影模式図である。

0032

図1に示すように、本実施の形態に係る半導体発光素子用基材100では、凸部101が、互いに等しい最近接距離P1で互いに離間せず隣接して凸部群102を構成している。さらに、凸部群102(点線で囲んだ領域)は、その周囲を平坦面103で囲まれている。

0033

本実施の形態において、「凸部101が互いに離間していない」とは、平面視において、少なくとも凸部底部の縁同士が、実施的に間に平坦面を有せずに接している状態であり、「隣接している」とは、二つの凸部101間には、他の凸部が存在せず、隣り合っている状態を指す。

0034

本実施の形態における最近接距離P1は次のように定義される。即ち、互いに離間せず隣接している二つの凸部の頂点間の距離の内、最も短い距離として定義される。さらに、本実施の形態においては、凸部群102内の各凸部間の最近接距離P1の平均値P0に対して各P1の変動が±10%以内である場合、凸部群102内は、互いに等しい最近接距離P1で構成されているものとする。

0035

前記した最近接距離P1の平均値P0は、凸部101の最近接する頂点間の距離、の相加平均として定義される。

0036

測定に使用する局所的範囲は、凹凸構造の平均ピッチPの5倍〜50倍程度の範囲として定義する。例えば、平均ピッチPが700nmであれば、3500nm〜35000nmの測定範囲の中で測定を行う。そのため、例えば7500nmの視野像を、凹凸構造を有する領域内の、例えば中央の位置で撮像し、該撮像を使用して相加平均を求める。前記視野像の撮像には、例えば走査型電子顕微鏡(SEM)や原子間力顕微鏡AFM)を用いることができる。

0037

(相加平均)
ある要素(変量)の分布のN個の測定値をx1、x2・・・、xnとした場合に、相加平均値は、以下の式(1)にて定義される。

0038

0039

相加平均を算出する際のサンプル点数Nは、20として定義する。20としたのは、下記局所的範囲内で任意に個々の凹凸構造を選んだ際、十分な統計平均を取るためである。

0040

本実施の形態において、最近接距離P1は、700nm以上、2000nm以下であると、内部量子効率IQEと、光取り出し効率LEEが向上するため好ましい。凸部101間の最近接距離P1が700nm以上であると、素子上面の電極面比率が10%以下の半導体発光素子に対して、素子上面からの光の出光比率が増え、光取り出し効率LEEが向上するため好ましく、より好ましくは1000nm以上であり、更に好ましくは1200nm以上である。また、最近接距離P1が大きくなりすぎると、本実施の形態に係る半導体発光素子用基材の凹凸構造上に半導体層をエピタキシャル成長させるときに、平坦化し難くなり、前記観点から、2000nm以下が好ましく、1800nm以下がより好ましく、1600nm以下が最も好ましい。

0041

本実施の形態においては、凸部群102の周囲は平坦面103で囲まれている(図1図2参照)。本実施の形態における平坦面103とは、本実施の形態に係る半導体発光素子用基材100に供される基板の主面が露出している状態であり、例えば、基板としてC面サファイア基板を使用した場合、平坦面103は、サファイア基板のC面である。また、凸部101が基板と異なる材料で構成されているヘテロ構造である場合も、平坦面103は、基板の主面であり、例えば、基板としてC面サファイア基板を使用した場合、平坦面103は、前記と同様サファイア基板のC面となる。

0042

平坦面103が基板の主面であるために、本実施の形態に係る半導体発光素子用基材100の凹凸構造上に半導体層をエピタキシャル成長させる際に、平坦面103がエピタキシャル成長促進部となる。一方、凸部101で構成された凸部群102はエピタキシャル成長抑制部となる。

0043

結晶成長面である主面内に、エピタキシャル成長促進部とエピタキシャル成長抑制部が混在しているために、得られる半導体層中の結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率IQEを高めることができる。

0044

本実施の形態に係る半導体発光素子用基材100(図1図2参照)において、凸部101で構成された凸部群102は、一定の凸部群周期105で繰り返し配置されていることが好ましい。一定の凸部群周期を有することで、凸部群102間の平坦面103の面積が一定となり、エピタキシャル成長促進部が基材面内で均等化されるため、凹凸構造上に得られる半導体層の平坦性が向上し好ましい。

0045

また、本実施の形態に係る半導体発光素子用基材100においては、凸部群周期105は、2000nm以上、10000nm以下であると好ましい。2000nm以上であると、凸部群102による発光光に対する光回折により、素子上面からの出光比率が増えて、素子上面の電極面比率が10%以下の半導体発光素子の光取り出し効率LEEが向上するため好ましく、3000nm以上であるとより好ましく、4000nm以上であると更に好ましい。また、凸部群周期105が10000nmを超えると、エピタキシャル成長する半導体結晶の平坦化に要する時間が長くなり、スループットの低下を招き、加えて半導体結晶膜が厚くなるため製膜時に反り易くなる。前記観点から、凸部群周期105は、9000nm以下が好ましく、8000nm以下がより好ましい。

0046

本実施の形態において、凸部群周期105を規定する凸部群102間の距離は、平坦面103を挟んで互いに隣接する2つの凸部群102において、各々の凸部群の中心間距離で定義される。凸部群102の中心は、凸部群102の平面視における重心である。

0047

さらに本実施の形態においては、凸部群周期105の基材面内における各凸部群間距離の平均に対して各々の凸部群間距離の変動が±10%以内である場合、複数の凸部群102は、互いに等しい凸部群周期で構成されているものとする。

0048

図3は、本実施の形態に係る半導体発光素子用基材上に半導体層が形成される途中過程を示した平面模式図である。また、図4は、図3中のA−A断面を示す断面模式図(符号200Aで示す)である。

0049

図3図4に示すように、本実施の形態に係る半導体発光素子用基材200上に半導体層が形成される時、エピタキシャル成長面である平坦面203から優先的にエピタキシャル結晶が成長する。図3においては、例えば、エピタキシャル結晶層窒化ガリウム(GaN)結晶である場合、六角錘台状の結晶面を伴い成長する途中過程を示している。半導体発光素子用基材200は、図3に示すように、凸部201で構成された凸部群202と周囲を囲んだ平坦面203で構成されており、平坦面203は基板主面が露出している。例えば、C面サファイア基板である場合、平坦面203はC面である。この半導体発光素子用基材200にエピタキシャル成長する際、エピタキシャル成長促進部である平坦面203に、初期結晶核が集中するため、GaN結晶205の成長も平坦面203から結晶成長を開始する。凸部群202は結晶成長面であるC面が露出していないため、エピタキシャル成長は抑制され、結果として、図3に示したように、凸部群202は、GaN結晶205で囲まれるようになる。

0050

この後、図3中に矢印で示すように、GaN結晶205の成長と共に、凸部群202の中心方向に結晶が埋まっていく。図5は、本実施の形態に係る半導体発光素子用基材上に半導体層が形成された状態(符号200Bで示す)を示す断面模式図である。図5に示すように、平坦面221を有する半導体層220となる。この過程において、GaN結晶205内の欠陥は、凸部群202の中心方向に曲折された形となり、図5に示す刃状転位210のように互いに会合することで刃状転位数が減少する。

0051

以上のように、本実施の形態に係る半導体発光素子用基材200においては、平坦面203に欠陥の起点が抑制、制御され、さらに、凸部群202の中心に集中することで、欠陥密度の面内分布が低減され、さらに、得られる半導体層の表面における表面荒れピットの形成を抑えながら、均一に結晶成長させることが可能となる。故に、結晶性向上に由来する内部量子効率の向上に加えて、ウェハから良品として得られる半導体発光素子の個数を増やすことができ、ウェハあたりのチップ収率を効果的に高くすることが可能となる。

0052

また、エピタキシャル成長促進部である平坦面203(図3参照)が、エピタキシャル成長抑制部である凸部群202を囲んだ形状であることで、主面表面に半導体層が形成されたサファイアの反りを抑制することができる。元来、半導体層(例えばGaN)よりサファイア基板の線膨張係数が大きいため、1000℃付近で半導体層を形成したのち、サファイア基板が半導体層よりもより縮むため、室温に冷却すると半導体層側に凸になるように基板が反る。基板が反ると、LED形成プロセスにおけるフォトリソ工程における製品歩留まりが低下することが問題であった。

0053

本実施の形態に係る構成の半導体発光素子用基材100、200において、半導体層形成後の基板の反りを抑制できる詳細なメカニズムは不明であるが、次のように推定される。

0054

図3に示すように、本実施の形態に係る半導体発光素子用基材200においては、エピタキシャル成長促進部である平坦面203から成長したGaN結晶205が横に伸び、前記した刃状転位が互いに会合するまでの距離を大きくすることができる。なんとなれば、凸部群202を構成する凸部201の数と配置を任意に採用できるためである。一方、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、結晶が横に成長し、刃状転位が会合するまでの距離は、凸部の周期配列ピッチより大きくすることができない。

0055

このように本実施の形態に係る半導体発光素子用基材100、200(図1図5参照)においては、刃状転位210が互いに会合する距離が大きいため、会合する確率が増えることになる。刃状転位210が会合し、結晶転位が減少すると、減少した転位分だけ、結晶層体積が減り、平坦化した半導体層には、引っ張り歪が発生する。この状態で、基板と共に室温に降温すると、見かけ上、半導体層がより縮むためサファイア基板と半導体層の寸法差が減り、結果として半導体層形成後の基板の反りを抑制することができる。

0056

また、本実施の形態に係る半導体発光素子用基材100、200においては、凹凸構造の配置により光取り出し効率LEEも向上する。なぜならば、光取り出し効率LEEを向上させるためには、凸部の斜面部面積を増やす必要がある。しかしながら、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、一定以上の隙間が必要となる。そのため、凸部斜面部の単位面積あたりの密度が制限される。

0057

一方、本実施の形態に係る半導体発光素子用基材100、200においては、凸部群102、202間の隙間によりエピタキシャル成長促進部を確保し、同時に、凸部斜面部面積を増加させることができるためである。また、凸部群102、202が発光光の波長に対し、十分に大きいため、従来技術の凸部の単純配列に比べ、新たに光に対する散乱要素が増えることになり、さらに、光取り出し効率LEEが向上する。

0058

次に、凸部101(図1図2参照)のパラメータについて詳細に説明する。

0059

(凸部アスペクト)
本発明の半導体発光素子用基材の表面に形成された凸部群の最外郭を構成する凸部101aのアスペクト(H/D)は、0.56〜0.70である(図1図6参照)。図6は、図1中のY−Y断面を示す断面投影模式図である。前記凸部101aのアスペクト(H/D)を前記範囲とすることで、発光層から発光した光を素子上面からより多く出光するように半導体内部の導波モードを解消することができるため、素子上面の電極面積比率が10%以下の素子に対して、光取り出し効率LEEをより向上させることができる。

0060

(凸部高さH)
凸部高さHは、凸部群102を構成する最外殻の連続した凸部101aの頂部と、平坦面103における凸部底部と、の高さの差として定義される(図6参照)。凸部底部とは、凸部101aと平坦面103とが、あるいは、凸部101aと平坦面103を延長した仮想平面と接する位置であり、凸部高さHは、平坦面103からの高さとして規定される。

0061

(凸部底部径D)
凸部底部径Dは、平面視において、凸部底部の外接円の直径として定義される。例えば、凸部底部が真円の場合は、図6にように直径が一意に定まる。しかしながら、実際の凹凸構造では凸部底部は真円から歪んだ形状になる。図7は、本実施の形態の半導体発光素子用基材の平面模式図である。図7に示すように、半導体発光素子用基材300において、特に底部径を太らせるエッチング条件では、凸部301、304の円状だった底部は、六角形に近づく。この場合、凸部底部の外接円直径を、凸部底部径Dとする。ここで、凸部底部径Dについては、図6を参照されたい。図6は、図1中のY−Y断面を示す断面投影模式図であるが、図7中のY−Y断面も、図6と同様の断面投影模式図となる。なお、図7中、符号301aは、凸部群の最外郭を構成する凸部を示し、符号302は凸部群を示し、符号303は平坦面を示す。

0062

デューティ
デューティとは、凸部底部径DとP1の平均値P0の比(D/P0)で定義される。凹凸構造の充填度を表す量である。デューティが小さい、即ち凸部底部径Dが平均値P0に比して小さい場合、凸部間の隙間に平坦部が露出する割合が高くなる。この時、凸部間の隙間からも結晶成長が進行し、平坦面から選択的に成長させるという、位置選択性が低下する。よって、半導体層の欠陥を抑制し内部量子効率IQEを向上させるには、半導体発光素子用基材における凸部間の隙間からの初期結晶成長を抑制することが好ましい。このためデューティは1.0以上が好ましく、1.05以上がより好ましく、1.15以上が最も好ましい。

0063

本実施の形態に係る半導体発光素子用基材において、前記した最近接距離P1で隣接した凸部は、平面視において、直線で構成された辺で互いに接していることが好ましい。図7に示す半導体発光素子用基材300では、図1と同様の凸部配置で、隣接した凸部301、304が平面視において、直線で構成された辺で互いに接している状態である。

0064

このような隣接する凸部間形状であると、凸部301間に平坦面が存在しにくくなり、上記したような平坦面303からのエピタキシャル成長の選択成長性が増加し、より好ましい。

0065

さらに、図7においては、凸部群302は、平面視における底部形状が、直線で構成された辺と、円弧状の曲線とで構成されている含円弧底部形状である凸部301と、平面視における底部形状が、直線で構成された辺のみで構成されている凸部304とで構成されている。したがって、複数の凸部304の周囲を、含円弧底部形状の、複数の凸部301で囲まれた凸部群302を構成している。

0066

このような凹凸構造であると、前記したような凸部間の隙間からの結晶成長を抑制することができ、より好ましい。

0067

(凸部群の配列)
本実施の形態に係る半導体発光素子用基材においては、前記したような凸部で構成された凸部群であれば、内部量子効率IQEと光取り出し効率LEEを同時に高めることができる。さらに、得られる半導体層の平坦性が高く、半導体層形成後の基材の反りが少ないため、優れた発光効率を有する半導体発光素子を歩留まりよく製造することが可能となる。

0068

また、図7において、凸部群間距離305を、図7の配置よりも狭くすることができる。これにより、平坦面303の面積も減少する。

0069

このような配置であると、平坦面303からのエピタキシャル成長の選択成長性が増加し、より得られる半導体層の結晶性が向上する。さらに、基材面内の凸部群302の存在面積比が増えるため、光取り出し効率LEEも増加する。一方、平坦面303の面積が、凸部群302に比べ、減っているため、半導体層の形成は難しくなる。

0070

また、図7凸部配列よりも、凸部群302を構成する凸部301、304の数を増やすことが可能である。

0071

この配置においても、平坦面303からのエピタキシャル成長の成長選択性が維持され、得られる半導体層の結晶性が向上する。さらに、凸部群302を構成する凸部301、304の斜面部面積が増加するため、光取り出し効率LEEは増加する。さらに、平坦面303を起点として成長する半導体層が凸部群302を完全に覆うために必要な距離が増加するため、前記したように、半導体層の刃状転位が互いに会合するまでの距離が伸び、会合する確率が増え、刃状転位が減少しやすくなる。結果として、半導体層の結晶性が向上しやすくなる。

0072

本実施の形態に係る半導体発光素子用基材においては、複数の凸部が互いに離間せず隣接して構成された凸部群であればよく、凸部群を構成する凸部の数は2以上であればよい。図9は、本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。例えば、図9Aは、7個の凸部601で構成された凸部群602の一例である。また、図9Bは、3個の凸部601で構成された凸部群602の一例である。また、図9Cは、2個の凸部601で構成された凸部群602の一例である。また、図9A、図9B及び図9Cにおいては、凸部群602はいずれもその周囲を平坦面603で囲まれている。

0073

本実施の形態に係る半導体発光素子用基材においては、隣接する凸部群は、平面視において、直線で構成された辺で互いに接していることが好ましく、凸部群を構成できれば、直線で構成された辺の数は、特に限定されない。図10は、本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。例えば、図10Aに示すように、4つの辺で互いに接した凸部701で構成された凸部群702であってもよい。また、図10B及び図10Cで示すように、3つの辺で互いに接した凸部701で構成された凸部群702であってもよい。また、図10Dで示すように、2つの辺で互いに接した一軸方向に伸びた凸部701で構成された凸部群であってもよい。

0074

凸部群を構成する凸部及び凸部群の形態は、目的とする半導体発光素子の性能に応じて種々に選択できる。例えば、凹凸構造上に形成する半導体層の結晶性を高め、内部量子効率IQEを高める場合は、多くの凸部で構成された凸部群を採用する。また、凸群による光散乱性を高めるのであれば、単位面積当たりの凸部群の数を増やすことで光取り出し効率LEEを高めることができる。

0075

本実施の形態に係る半導体発光素子用基材においては、前記した種々の凸部群の配置は、一定の凸部周期で繰り返し配置されていることが好ましい。このような繰り返し配置の具体例としては、図1のような三方配置、図9Cのような四方配置、又は、六角形の頂点に凸部群が位置する六方配置が挙げられる。

0076

図11は、本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。図11に示す半導体発光素子用基材800においては、図7の凸部配列から、凸部群の中心を取り除いた配置であり、凸部801、804で構成され、中心の凸部がない凸部群802が、平坦面803で囲まれている。凸部群802の中心は、平坦面807が形成されている。図11においては、平面視における底部形状が、直線で構成された辺のみで構成された、複数の凸部804が、含円弧底部形状(上述)である、複数の凸部801により囲まれている。

0077

この配置においても、平坦面803からのエピタキシャル成長の選択成長性が維持され、得られる半導体層の結晶性が向上する。さらに、光取り出し効率LEEも増加する。平坦面807からも半導体層がエピタキシャル成長するため、図1における平面配置よりも、半導体層の形成が容易であり、得られる半導体層の平坦性を高く維持できる。

0078

図11においては、半導体発光素子用基材800の面内における凸部801、804の平面視面積が減る。これによる光取り出し効率LEEが高くなる詳細なメカニズムは不明であるが、凸部群802が、一定の周期で配置されているために、平坦面807も周期的に存在し、半導体発光素子からの発光光に対して、回折要素として働き、散乱性を高め、光取り出し効率LEEを高くできると考えられる。

0079

図12は、本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。本実施の形態に係る半導体発光素子における凸部群は、図11と同様に、所定の凸部配列から、該当する位置の凸部を取り除いた形態であってもよい。例えば、図12Aに示すように、複数の凸部901で構成された凸部群902から取り除かれた凸部に該当する位置が隣接していない配置であっても良い。また、図12B及び図12Cに示すように、取り除かれた凸部に該当する位置が隣接している配置であってもよい。図12(A)、(B)、(C)においては、凸部群902はいずれもその周囲を平坦面903で囲まれており、図示していない領域で、該当する凸部群が一定の凸部群周期で繰り返し配置されている配置が好ましい。

0080

図13及び図14は、本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。図9(A)、(B)、(C)を用いて説明したのと同様に、図13(A)〜図13(D)、及び図14(A)、(B)に例示した凸部群1002の一例もまた、好ましい。なお、図13(A)〜(D)、及び図14(A)、(B)においては、凸部群1002はいずれも、複数の凸部1001で構成され、また、その周囲を平坦面1003で囲まれている。

0081

図15は、本実施の形態に係る半導体発光素子用基材の他の態様を示す平面模式図である。図15に示すように、半導体発光素子用基材1100においては、凸部群1102が平坦面1103で囲まれている状態であれば、平坦面1103の一部に、凸部群1102を構成している凸部1101、1104と異なる、他の凸部1108が存在してもまた、好ましい。他の凸部1108は、平坦面1103のエピタキシャル成長を阻害しない必要があるため、凸部群1102間の隙間よりも小さい底部径である必要があり、凸部1101、1104より小さい底部径と高さである。

0082

他の凸部1108があるため、半導体発光素子からの発光光に対する散乱成分重畳され、光取り出し効率LEEを増強することができる。また、3個以上の凸部群1102が隣接する箇所(例えば、図15における凸部1108の位置)は、2個の凸部群1102が隣接する箇所よりも半導体結晶の成長速度が速くなりがちである。そこで他の凸部1108により、得られる半導体結晶の平坦性を高め、平滑な半導体結晶を得やすく、好ましい。

0083

本実施の形態において基材本体の材質は、半導体発光素子用基材として使用できるものであれば特に制限はない。例えば、サファイア、SiC、SiN、GaN,シリコン酸化亜鉛酸化マグネシウム酸化マンガン酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウムホウ化ジルコニウム酸化ガリウム酸化インジウム酸化リチウムガリウム、酸化リチウムアルミニウム酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル酸化ストロンチウムチタン酸化チタンハフニウムタングステンモリブデンGaPGaAsなどの基材を用いることができる。なかでも半導体層との格子マッチングの観点から、サファイア、GaN、GaP、GaAs、SiC基材などを適用することが好ましい。例えば、基板に、C面(0001)を主面とするサファイア基板を用いることができる。更に、基板主面に凹凸構造を形成する凸部と同じ材質であってもよく、凸部と異なる材料で構成されているヘテロ構造としてもまた好ましい。

0084

本実施の形態に係る半導体発光素子用基材における凸部と凸部で構成された凸部群は、前記したように、エピタキシャル成長抑制部であり、エピタキシャル成長促進部である平坦面との半導体結晶成長速度に差がある方が好ましい。結晶成長速度に差があると、結晶成長において凸部群を半導体結晶が覆うときに、刃状転位同士が会合しやすくなり、刃状転位が減ることで、内部量子効率IQEを高めやすくなる。凸部がエピタキシャル成長しやすい基板(例えばC面サファイア基板)と異なる材料で構成されることで、凸部群の半導体結晶成長側をより抑制することができる。

0085

さらにヘテロ構造である半導体発光素子用基材において、凸部は、基板よりも低屈折率誘電体で構成され、あるいは含んだ材料で構成されているヘテロ構造であると、得られる半導体発光素子用基材の光取り出し効率LEEが高まり、より好ましい。

0086

凸部が基板よりも低屈折率の誘電体で構成されると光取り出し効率LEEが高まる詳細なメカニズムは不明であるが、本発明者らによる光学シミュレーションの鋭意検討の結果、次のことが明確となっている。つまり、凸部が基材よりも低屈折率の誘電体で構成された場合、半導体層で発生した光が、基材の表面でより反射しやすくなる。そのため、半導体層で発生した光が、LED内で減衰する前に、LED外へ放射されやすくなると推定される。

0087

(半導体発光素子用基材の製造方法)
続いて、本実施の形態に係る半導体発光素子用基材の製造方法について説明する。ただし、以下に示す製造方法は一例であって、これに限定されるものではない。

0088

上記のような半導体発光素子用基材の製造方法としては、特に制限されるものではなく、通常のフォトリソグラフィ法インプリント法ナノインプリント法ナノインプリントリソグラフィ法などが挙げられる。例えば、ナノインプリントリソグラフィ法においては、所定の基板表面に、レジスト層を形成したのち、必要とする転写パターン反転型使い、ナノインプリント法により転写し、表面に必要とする凹凸パターンが形成されたレジスト層を得る。

0089

また、あらかじめ必要とする所定の凹凸パターンの凹凸反転構造が形成されたシート表面にドライフィルム層を形成したドライフィルムパターンシートを形成し、それを基板表面に転写し、表面に凹凸パターンが形成されたドライフィルムレジスト層を得る、ドライフィルムインプリントリソグラフィ法も利用できる。

0090

上記のドライフィルムインプリントリソグラフィ法によれば、エッチング耐性の高いマスク層で凹凸パターンを形成でき、基板表面への凹凸パターン形成が容易である利点があり好ましい。また、ドライフィルムを基板に貼合する工程のみでよく、高精度のインプリント装置露光装置が不要であり、生産効率も高めることができるので、工業生産上有益である。以上から、ドライフィルムインプリントリソグラフィ法を用いることが好適である。

0091

ここで、サファイア基板を代表してさらに説明する。まず、サファイア基板の第1主面を研磨する。この時、研磨砥粒の種類、研磨砥粒の個数、研磨速度、そしてpHの制御等により、第1主面の表面粗さRaを制御できる。特に、算術平均粗さが1.5nm以下となるまで、研磨を実施するとよい。この表面研磨精度が、製造されるエピタキシャル成長促進部の表面粗さRaに相関するためである。中でも、算術平均粗さが0.5nm以下であると、4インチや6インチといったサファイア基板に対して、製造される成長促進部の分布が小さくなるため好ましい。最も好ましくはIQE改善と安定なエピタキシャル成長の観点から、算術平均粗さは0.3nm以下である。また、選択する基板のオフ角面方位などを適宜選択し、半導体発光素子の必要なスペックに合わせこむことができる。

0092

表面粗さRaが所定内のサファイア基板を、例えば、硫酸過酸化水素水混合液SPM液)にて洗浄し、クリーニングする。一方で、凸部及び凸部群の位置情報相関係数0.9以上の精度で具備するドライフィルムパターンシートを準備する。例えば、ガラスマザーロールに対して熱リソグラフィ法を適用してパターンを形成する。この時、レーザー照射パルスを制御することで、凸部及び凸部群の位置情報を、ガラスのマザーロールに形成できる。当該マザーロールから光ナノインプリント法により、モールドを製造する。さらに、モールドからモールドを転写し、複製してもよい。

0093

次に上記得られたモールドに対して、無機又は有機無機ハイブリッド組成の第1レジスト充填する。例えば、有機金属金属酸化物微粒子等をレジストに含有できる。この段階での充填状態は、モールドのパターン内に、レジストが完全には満たされておらず、レジストにより平坦化されていない状態であり、第1次レジストを塗布した後であっても、パターンの一部が露出している状態である。

0094

次に、第1レジスト充填モールドに対して、有機レジストである第2レジストを塗布する。ここでは、前段階と異なり、平坦化するように成膜する。第1レジスト及び第2レジストが成膜されたモールドをドライフィルムパターンシートと呼ぶ。ここで、2層として説明しているが、第2レジストのみを成膜した単層レジストや、更に第3レジストを有する多層ドライフィルムパターンシートを使用することもできる。有機レジストは、ネガ型でもポジ型でもよく、少なくとも、紫外線にて効果作用が発現するラジカル重合系、又は、化学増幅系を含むと好ましい。レジストに、フェノールノボラッククレゾールノボラックアクリル変性エポキシノボラックメタクリル変性エポキシノボラック、アダマンタンフルオレンカルバゾールポリビニルカルバゾールポリパラヒドロキシスチレン等を含むと、基板の加工性が向上するため好ましい。特に、オリゴマー又はポリマーモノマー及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。

0095

次にドライフィルムパターンシートを、サファイア基板に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、モールドを取り除く。又は、モールドを取り除いた後に、光や熱によりレジストを安定化させる。

0096

以上の操作により、サファイア基板の主面上に第2レジスト層と第1レジスト層を転写する。レジストの表面にはモールドの反転構造が転写されており、この反転構造は、位置情報として、凸部及び凸部群の配列を有している。

0097

最後に、基板表面に形成されたレジスト層をマスクとしてエッチングすることで、基板表面に凸部及び凸部群を形成できる。エッチング方法としては、ウェットエッチングドライエッチング、あるいは両者を組み合わせた方法などが適用できる。特に、凸部及び凸部群の制御と凸部群を囲む平坦面の表面粗さRaの制御の観点から、ドライエッチング法を用いることが好ましい。ドライエッチング法の中でも、異方性ドライエッチングが好ましく、ICP−RIE、ECM−RIEが好ましい。ドライエッチングに使用する反応ガスとしては、基板の材質と反応すれば、特に限定されるものではないが、BCl3、Cl2、CHF3、あるいはこれらの混合ガスが好ましく、適宜、Ar、O2、N2などを混合できる。

0098

上記したドライフィルムレジスト法とドライエッチング法により本実施の形態に係る半導体発光素子用基材を形成することができる。

0099

(半導体発光素子)
次に、本実施の形態に係る半導体発光素子について説明する。

0100

本実施の形態に係る半導体発光素子は、上述の本実施の形態に係る半導体発光素子用基材と、前記基材表面凹凸構造上に少なくとも第1半導体層、発光半導体層、第2半導体層、透明導電膜、及び金属電極が積層された半導体発光素子であって、素子の電極形成面を上方から見たときに、素子上面における電極面積率が10%以下の構成である。これにより、光取り出し効率LEEの向上を図ることができる。

0101

図16は、本実施の形態に係る半導体発光素子を示す断面模式図である。例えば、図16に示すように、半導体発光素子1200においては、半導体発光素子用基材1201の一主面上に設けられた凹凸構造1202上に、アンドープ型半導体層1251、n型半導体層1252、発光半導体層1253及びp型半導体層1254が順次積層されている。また、p型半導体層1254上には透明導電膜1255が形成されている。なお、半導体発光素子用基材1201上に順次積層されたn型半導体層1252、発光半導体層1253、p型半導体層1254を、積層半導体層1260と称する。

0102

n型半導体層1252表面には、カソード電極1257が、透明導電膜1255表面には、アノード電極1256がそれぞれ形成されている。図17は、図16の素子を上方から見た図であり、素子上面に対する金属電極面積率は、光取り出し効率LEEの観点から10%以下であり、下記式で示される。
(アノード電極面積1256+カソード電極面積1257)/(半導体発光素子の縦寸法C×横寸法B)×100(%)

0103

アンドープ型半導体層1251の主面は平坦面であることが好ましい、アンドープ型半導体層1251の主面が平坦面であることにより、n型半導体層1252、発光半導体層1253、p型半導体層1254の性能を効率化でき、内部量子効率IQEが向上する。

0104

さらにアンドープ型半導体層1251と半導体発光素子用基材1201との界面には、図示しないバッファ層が存在することが好ましい。バッファ層の存在により、アンドープ型半導体層1251の結晶成長の初期条件である核生成及び核成長が良好となり、積層半導体層1260の半導体としての性能が向上するため、内部量子効率IQEが改善する。

0105

バッファ層は、凹凸構造の表面全体を覆うように形成してもよいが、凹凸構造の表面に部分的に設けることができ、特に、半導体発光素子用基材1201表面における凸部群を囲む平坦面に優先的にバッファ層を設けることができる。

0106

バッファ層の厚さは、積層半導体層1260の結晶性向上と表面ラフネス低減の観点から5nm以上100nm以下がよく、10nm以上50nm以下がより好ましい。この範囲のバッファ層の厚みより、アンドープ型半導体層1251の成長速度のバラツキを低減し、会合点を制御しやすいためである。

0107

バッファ層は、例えば、例えば、GaN構造、AlGaN構造、AlN構造、AlInN構造、InGaN/GaN超格子構造、InGaN/GaN積層構造、AlInGaN/InGaN/GaN積層構造等を採用することができる。中でも、GaN構造、AlGaN構造、AlN構造が最も好ましい。これにより、上述したアンドープ型半導体層1251の成長速度のバラツキがより低減するため、会合点の制御性が向上し、アンドープ型半導体層1251の表面ラフネスを低減しやすい。

0108

また、バッファ層の成膜については、成膜温度を350℃〜600℃の範囲にできる。また、バッファ層は、MOCVD(Metal Organic Chemical Vapor Deposition)法又はスパッタリング法により成膜されることが好ましい。

0109

本実施の形態に係る半導体発光素子においては、前記アンドープ型半導体層1251と、前記バッファ層を併せて下地層と定義し記述する。

0110

本実施の形態に係る半導体発光素子において、アンドープ型半導体層1251としては、例えば、シリコンやゲルマニウム等の元素半導体、又は、III−V族やII−VI族やIVI−IV族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、900℃〜1500℃の成長温度で、NH3とTMGaを供給することで成膜できる。

0111

アンドープ型半導体層1251の膜厚は、0.5μm以上、10μm以下であることが好ましいが、アンドープ型半導体層1251に対する残留応力の観点から、1.3μm以上、8μm以下がより好ましく、2.0μm以上、4.0μm以下が最も好ましい。

0112

本実施の形態に係る半導体発光素子1200において、n型半導体層1252としては、半導体発光素子に適したn型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウムなどの元素半導体、III−V族、II−VI族、IV−IV族などの化合物半導体などに適宜、種々の元素をドープしたものを適用できる。また、n型半導体層、p型半導体層には、適宜、図示しないn型クラッド層、p型クラッド層を設けることができる。

0113

n型GaN層としては、例えば、NH3を3×10−2〜4.2×10−2mol/分、トリメチルガリウム(TMGa)0.8×10−4〜1.8×10−4mol/分及びSiに代表されるn型ドーパントを含むシランガスを5.8×10−9〜6.9×10−9mol/分供給し、形成することができる。膜厚は、活性層への電子注入性の観点から、800nm以上であると好ましく、1500nm以上であることがより好ましい。

0114

発光半導体層1253としては、半導体発光素子として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層1253として、AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnOなどの半導体層を適用できる。また、発光半導体層1253には、適宜、特性に応じて種々の元素をドープしてもよい。

0115

また、単一量子井戸構造(SQW)又は多重量子井戸構造MQW)とすることが好ましい。

0116

例えば、600℃〜850℃の成長温度で、窒素キャリアガスとして使い、NH3、TMGa及びトリメチルインジウム(TMIn)を供給し、INGaN/GaNからなる活性層を、100Å〜1250Åの厚さに成長させることができる。また、多重量子井戸構造の場合、1つの層を構成するInGaNに関し、In元素濃度を変化させることもできる。

0117

また、発光半導体層1253とp型半導体層1254との間に電子ブロック層(図示せず)を設けることができる。電子ブロック層は、例えば、p−AlGaNにて構成される。

0118

本実施の形態に係る半導体発光素子1200においては、p型半導体層1254の材質は、半導体発光素子に適したp型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウムなどの元素半導体、及び、III−V族、II−VI族、IV−IV族などの化合物半導体に適宜、種々の元素をドープしたものを適用できる。例えば、p型GaN層の場合、成長温度を900℃以上に上昇させ、TMGa及びCP2Mgを供給し、数百〜数千Åの厚さに成膜することができる。

0119

これらの積層半導体層(n型半導体層、発光半導体層、及びp型半導体層)は、基材表面に公知の技術により成膜できる。例えば、成膜方法としては、有機金属気相成長法(MOCVD)、ハイドライド気相成長法HVPE)、分子線エピタキシャル成長法(MBE)などが適用できる。

0120

本実施の形態に係る半導体発光素子1200においては、透明導電膜1255の材質は、半導体発光素子に適した透明導電膜として使用できるものであれば、特に制限はない。例えば、Ni/Au電極などの金属薄膜や、ITO、ZnO、In2O3、SnO2、IZO、IGZOなどの導電性酸化物膜などを適用できる。特に、透明性、導電性の観点からITOが好ましい。

0121

本実施の形態に係る半導体発光素子1200において、透明導電膜1255の厚みは30nm以上200nm以下が好ましい。透明導電膜1255の役割は、アノード電極1256からの電流拡散させ、p型半導体層1254に注入することである。透明導電膜1255の抵抗は厚みが厚いほど小さくなることから、透明導電膜1255の厚み(T_TE)は、30nm以上が好ましく、40nm以上がより好ましい。上限は、光吸収を抑えることに加えて、薄膜干渉を利用して、臨界角以下の入射角に対する透過率を著しく上げることができ、また臨界角以下の透過率分布を抑える観点から、透明導電膜1255の厚み(T_TE)は、200nm以下が好ましく、100nm以下がより好ましく、80nm以下が最も好ましい。

0122

透明導電膜1255の厚み(T_TE)は、例えば、STEM走査透過電子顕微鏡)によって測定することができる。STEMによる測定は、像のコントラストから積層半導体層との境界を明確化することができ、好ましい。

0123

本実施の形態に係る半導体発光素子1200において、金属電極1256、1257の材質は、半導体発光素子に適した金属電極として使用できるものであれば、特に制限はないが、例えば、Ni、Cr、Ti、Al、Ag、Pt、Au等を適用できる。特に素子内部で導光した光の吸収を低減する観点において、薄膜CrにAlとAuを組み合わせた多層膜が好ましく使用される。

0124

本実施の形態に係る半導体発光素子1200において、金属電極1256、1257の厚みは、低抵抗でp電極部、n電極部に電流を流す観点、及び電極形成に関する製造スループットの観点から300nm以上5000nm以下が好ましく、400nm以上4000nm以下であることがより好ましい。

0125

本実施の形態に係る半導体発光素子1200において、金属電極1256、1257の下層に、CBL(Current Blocking Layer)層を配置しても良い。CBL層の材質は、絶縁体であれば特に制限はないが、例えばSiO2、SiN等が好ましく使用される。金属電極1256、1257の下層にCBL層を配置することで、金属電極直下の発光層が発光しなくなり、金属電極での光吸収が低減され、半導体発光素子の光取り出し効率LEEが向上するため好ましい。

0126

反射層
本実施の形態に係る半導体発光素子1200において、半導体発光素子用基材1201の積層半導体層1260が形成されている主面の裏面側の主面に、図示しない反射層を設けてもよい。

0127

反射層の材質は発光波長での反射率が高ければ特に限定されない。例えば金属ではAg、Al又はその合金などが、例えば反射率や半導体発光素子用基材1201との密着性などから選択される。あるいは、より高い反射率とするために、誘電体多層膜を形成してもよい。反射率が所望の範囲で有れば膜厚及び層数は、特に限定されず、例えば、高屈折率層としてチタン酸化物ジルコニウム酸化物ニオブ酸化物タンタル酸化物窒化アルミ低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を成膜してもよい。

0128

また、半導体発光素子用基材1201との密着性を改善するために、半導体発光素子用基材1201と反射層との間に密着層を設けてもよい。密着層は例えばシリコン酸化物を用いることができる。

0129

以上説明したように、本実施の形態に係る半導体発光素子用基板と素子上面の金属電極面積比率の小さい素子構造を用いれば、半導体層中の結晶転位欠陥を減らすことにより結晶品質を向上させ、内部量子効率IQEを改善し、且つ、素子上面から光が出光するように半導体内部の導波モードを解消させることで光取り出し効率LEEを高め、ひいては、高発光効率な半導体発光素子を提供することができる。

0130

以下、本発明の効果を明確に行った実施例をもとに本発明をより詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。

0131

[実施例1〜7、比較例1〜8]
まず、半導体発光素子用基材を作製した。半導体発光素子用基材のパターンは、ナノ加工シートを使用して作成した。ナノ加工シートについては後述する。2インチの片面鏡面のc面サファイアを準備し、洗浄した。続いて、サファイアを120℃のホットプレート上に配置した。次に、ナノ加工シートを、120℃に加温したラミネートロールを使用して、サファイアに貼り合わせた。貼り合わせは、0.5MPaの圧力で、線速50mm/秒にて行った。ナノ加工シートの貼り合わせされたサファイアに対して、サファイア越しに紫外線を照射した。紫外線は、波長365nmのUV−LED光源より照射されたもので、積算光量が1500mJ/cm2になるように設定した。次に、120℃に加熱した2枚の並行平板で、ナノ加工シートとサファイアを挟み込んだ。挟み込みの圧力は0.3MPaとし、時間は10秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートをサファイアより、50mm/秒の速度で剥離した。以上の操作により、サファイアの主面上に、2層レジスト層を転写付与した。レジスト層の主面には凹凸構造が設けられている。この凹凸構造の形状及び配列、2層レジストの層構成、そして以下に記載のドライエッチング条件により半導体発光素子用基材のパターンを制御した。

0132

ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。構成としては、樹脂製のモールド、第1レジスト層、及び第2レジスト層である。樹脂モールドは、主面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第1レジスト層が充填される。そして、樹脂モールドの凹凸構造と第1レジスト層と、を平坦化するように第2レジスト層が配置される。

0133

まず、樹脂製のモールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は500mm、長さは180mである。層構成としては、厚み50μmのPETフィルム易接着面上に厚み1.5μmの転写層がある構成であり、転写層の主面に光ナノインプリント法にて転写された凹凸構造がある。また、樹脂モールドの凹凸構造面に対する水滴接触角は140°〜153°の間であった。転写層の材料は、下記混合物とした。

0134

(転写層)
フッ素含有ウレタンメタアクリレート(OPTOOL(登録商標) DAC HP(ダイキン工業社製)):トリメチロールプロパン(EO変性トリアクリレート(M350(東亞合成社製)):1−ヒドロキシシクロヘキシルフェニルケトン(Irgacure(登録商標)184(BASF社製)):2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(Irgacure(登録商標)369(BASF社製))=17.5g:100g:5.5g:2.0gにて混合した材料。

0135

次に、樹脂モールドの凹凸構造に対して、第1レジスト層を、ダイコート法にて成膜した。第1レジスト層は、下記に示す化合物を混合し、組成のチタン含有有機無機複合レジストを調整した。

0136

(第1レジスト層)
チタニウムテトラブトキシドモノマ和光純薬工業社製):3—アクリロキシプロピルトリメトキシシラン信越シリコーン社製):フェニル変性シリコーン(東レ・ダウコーニング社製):1−ヒドロキシシクロヘキシルフェニルケトン(Irgacure(登録商標)184、BASF社製):2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン−1(Irgacure(登録商標)369、BASF社製)=65.2g:34.8g:5.0g:1.9g:0.7gにて調合し、プロピレングリコールモノメチルエーテルにて希釈した材料。更に固形分に対して0.000625質量%となるように高分子界面活性剤KF−945(信越化学工業(株)製)を添加した。KF−945の分子量は約2500、分子構造は下記化学式(1)であると推定される。

0137

0138

チタン含有有機無機複合レジストは、表面張力が24.0mN/m以下の溶剤Aと、表面張力が27.0mN/m以上の溶剤Bと、を混合した混合溶剤にて希釈し、塗布液とした。ダイコート法にて塗布する際に、ダイリップ上流側を減圧した。塗布の速度は10m/分とし、吐出量を制御することで、第1レジスト層の充填量を制御した。塗布後、120℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。ここで、第1レジスト層を成膜した樹脂モールドを解析し、第1レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型X線分光法を併用した。第1レジスト層は、樹脂モールドの凹凸構造の凹部の内部に充填されていた。一方で、樹脂モールドの凹凸構造の凸部の上面には、数ナノメートルオーダーの第1レジスト層の残渣(凝集物)が観察されることはあったが、当該上面に、第1レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗液の吐出量を変化させることで、第1レジスト層の充填量が変化し、これに伴い、第1レジスト層の充填径が変化することを確認した。

0139

次に、第1レジスト層の充填された樹脂モールドに対して、第2レジスト層を成膜した。成膜方法は、第1レジスト層の場合と同様に行った。第2レジスト層は、下記組成の混合物であり、表面張力が25.0mN/m以下の溶剤にて希釈し、塗液とした。

0140

(第2レジスト層)
アクリロイル基変性率が100%のエポキシノボラック樹脂(CNEA−100(ケーエスエム社製))、ジペンタエリスリトールポリアクリレート、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン(Irgacure(登録商標)651(BASF社製))と、を80g:20g:4.5gの比率にて混合した。

0141

乾燥は、105℃にて行った。乾燥後、ヘーズ濁度)が10%以下のPE/EV保護フィルムを貼り合わせ、巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第1レジスト層及び第2レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型X線分光法を併用した。第1レジスト層については、第2レジスト層の成膜前後で変化はなかった。第2レジスト層は、樹脂モールドの凹凸構造及び第1レジスト層を平坦化するように成膜できていた。また、成膜厚は、ダイコート成膜の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の吐出量を制御して、第1レジスト層の充填径及び第2レジスト層の膜厚を変化させた。

0142

製造したナノ加工シートを使用して、既に説明したように、サファイアの主面上に、第1レジスト層及び第2レジスト層からなる2層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第1レジスト層が第2レジスト層のエッチングマスクとして機能し、第2レジスト層をサファイアの主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧1Pa、処理電力300Wの条件とした。続いて、BCl3ガスとCl2ガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第2レジスト層をエッチングマスクとして、サファイアをエッチングした。処理条件は、パターンに合わせて適宜変化させた。

0143

エッチング加工したサファイアを取り出し、硫酸及び過酸化水素水を2:1の重量比にて混合した溶液にて洗浄した。この時、処理液の温度は、100℃以上に制御した。

0144

製造したサファイアの主面には、パターンが形成されていた。このパターンの形状(凸部底部径D、凸部高さH)は、ナノ加工シートの第1レジスト層の充填径及び第2レジスト層の膜厚、及びドライエッチングの処理条件により、任意に調整できた。

0145

得られたサファイア基材上に、バッファ層としてAlxGa1−xN(0≦x≦1)の低温成長バッファ層を100Å成膜した。次に、非ドープ第1半導体層として、アンドープのGaNを成膜した。

0146

その後、得られた基板にドープ第1半導体層として、SiドープのGaNを成膜した。続いて歪吸収層を設け、その後、発光半導体層として、多重量子井戸の活性層(井戸層障壁層=アンドープのInGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層した。発光半導体層上に、第2半導体層として、エレクトロブロッキング層を含むようにMgドープのAlGaN、アンドープのGaN、MgドープのGaNを積層し、厚み8.0μmの積層半導体層を得た。

0147

その後、透明導電膜としてITOを60nm厚みで成膜し、続いて金属電極としてITO側からCr/Al/Ti/Auを5nm/1000nm/100nm/1000nmの厚みで成膜した。素子上面の電極面積比率6%、10%、14%と変化させるため、p電極、n電極の電極幅を適宜調整した。

0148

その後、実装工程を行った。サファイア基材を厚さ175μmまで研磨して裏面に反射層を設けた。反射層は、Ag−Pd−Cu系の合金を成膜した。その後、裁断工程を経て得られた半導体発光素子について、前記した3000個の半導体発光素子のうち、最も高輝度な素子20個を抜き取り銀メッキTOシリコーン樹脂接合し、ワイヤボンディング後、屈折率1.54のシリコーン樹脂で半球封止した。得られたLEDパッケージのp電極パッドとn電極パッドの間に電流を流し発光出力を測定した。なお、チップの大きさは1050μm(図17のB)×550μm(図17のC)、電流は150mAとし、発光波長は450nmであった。

0149

評価は以下の3項目で行った。まず、積層半導体を成膜後、X線ロッキングカーブを取得し、GaN(102)に対する半値幅(XRC−FWHM)を取得した。ここでは、300arcsec以下を良好と判定した。次に半導体発光素子を作製し、前述の実装工程を経て得られたLEDパッケージを用いて、発光効率EQEを積分球で測定した。また、前記得られた発光効率EQEを、PSSを用いて同じ電極面積比の素子から作製したLEDパッケージの発光効率EQEで割った値を、PSS比発光効率EQEとした。

0150

[実施例1]
実施例1は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.56の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[実施例2]
実施例2は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[実施例3]
実施例3は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.66の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[実施例4]
実施例4は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.70の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[実施例5]
実施例5は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1500nm、凸部群周期が6870nmの図11に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は8700秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[実施例6]
実施例6は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1800nm、凸部群周期が8250nmの図11に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は12400秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[比較例1]
比較例1は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.54の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となり、PSSよりも発光効率EQEが低くなった。
[比較例2]
比較例2は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.75の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となり、PSSよりも発光効率EQEが低くなった。
[比較例3]
比較例3は、素子上面の金属電極面積比率が10%、半導体発光素子用基板表面の最近接距離P1が3000nmの図18に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表1に記載の結果となった。なお、図18は、本実施の比較例に係る半導体発光素子基材1300の平面模式図である。
[実施例7]
実施例7は、素子上面の金属電極面積比率が6%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表2に記載の結果となった。PSS比発光効率EQEは1を超え、良好な発光性能を示した。
[比較例4]
比較例4は、素子上面の金属電極面積比率が6%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.54の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表2に記載の結果となり、PSSよりも発光効率EQEが低くなった。
[比較例5]
比較例5は、素子上面の金属電極面積比率が6%、半導体発光素子用基板表面の最近接距離P1が3000nmの図18に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表2に記載の結果となった。
[比較例6]
比較例6は、素子上面の金属電極面積比率が13%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表3に記載の結果となり、発光効率EQEはPSSよりも劣る結果となった。また素子の金属電極面性比率が13%と高いため、金属電極比率10%と比較して発光効率EQEが大幅に低下した。
[比較例7]
比較例7は、素子上面の金属電極面積比率が13%、半導体発光素子用基板表面の最近接距離P1が1300nm、凸部群周期が5950nmの図11に示す凸部配列、凸部アスペクトが0.54の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表3に記載の結果となった。PSSよりも高い発光効率EQEを示したが、素子の金属電極面性比率が13%と高いため、金属電極比率10%と比較して発光効率EQEが大幅に低下した。
[比較例8]
比較例8は、素子上面の金属電極面積比率が13%、半導体発光素子用基板表面の最近接距離P1が3000nmの図18に示す凸部配列、凸部アスペクトが0.62の場合である。非ドープ第1半導体層(アンドープのGaN)が平坦化する時間は7860秒であった。積層半導体のXRC(102)、発光効率EQE、PSS比発光効率EQEは、表3に記載の結果となった。素子の金属電極面性比率が13%と高いため、金属電極比率10%と比較して発光効率EQEが大幅に低下した。

0151

0152

0153

実施例

0154

なお、本発明は、以上に記載した実施形態や、各実施例に限定されるものではない。当業者の知識に基づいて実施形態や各実施例に設計の変更等を加えてもよく、また、実施形態や各実施例を任意に組み合わせてもよく、そのような変更等を加えた態様も本発明の範囲に含まれる。

0155

本発明により、優れた内部量子効率IQEと光取り出し効率LEEを発現し、PSSを用いた半導体発光素子の発光効率EQEを超える、半導体発光素子を提供することができる。

0156

100、200、300、600、800、900、1100、1201半導体発光素子用基材
101、101a、201、301、301a、304、601、701、801、804、901、1001、1101、1104 凸部
102、202、302、602、702、802、902、1002、1102、1202凸部群
103、203、221、303、603、703、803、807、903、1003、1103平坦面
1200半導体発光素子
1251アンドープ型半導体層
1252n型半導体層
1253発光半導体層
1254p型半導体層
1255 透明導電膜
1256アノード電極(金属電極)
1257カソード電極(金属電極)
1260 積層半導体層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

この 技術と関連性が強い技術

該当するデータがありません

この 技術と関連性が強い法人

該当するデータがありません

この 技術と関連性が強い人物

該当するデータがありません

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ