図面 (/)

技術 半導体記憶装置

出願人 東芝メモリ株式会社
発明者 中塚圭祐
出願日 2018年2月28日 (2年2ヶ月経過) 出願番号 2018-035548
公開日 2019年9月12日 (7ヶ月経過) 公開番号 2019-153612
状態 未査定
技術分野 半導体メモリ 不揮発性半導体メモリ
主要キーワード 各柱状部材 略楕円柱形 四角柱形 楕円環状 各導電板 保持材料 プロセス要因 略四角柱状
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年9月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

動作の安定性が高い半導体記憶装置を提供する。

解決手段

半導体記憶装置は、第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備える。前記複数の第1絶縁膜の少なくとも1つは、シリコン窒化物ハフニウム酸化物シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含む。

概要

背景

従来より、二次元型半導体記憶装置において、回路微細化することにより大容量化を図ってきた。しかしながら、微細化技術は限界を迎えつつあるため、より一層の大容量化を図るために、三次元型の半導体記憶装置が開発されている。三次元型の半導体記憶装置においては、基板上に複数の電極膜が積層された積層体が設けられ、積層体を貫く複数の半導体部材が設けられており、電極膜と半導体部材との交差部分にメモリセルトランジスタが形成される。このような三次元型の半導体記憶装置においては、メモリセルトランジスタの動作の安定性が課題となる。

概要

動作の安定性が高い半導体記憶装置を提供する。半導体記憶装置は、第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備える。前記複数の第1絶縁膜の少なくとも1つは、シリコン窒化物ハフニウム酸化物シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含む。

目的

特開2013−069953号公報






実施形態の目的は、動作の安定性が高い半導体記憶装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備え、前記複数の第1絶縁膜の少なくとも1つは、シリコン窒化物ハフニウム酸化物シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含む半導体記憶装置

請求項2

前記複数の第1絶縁膜の全てが前記第1材料を含む請求項1記載の半導体記憶装置。

請求項3

基板をさらに備え、前記複数の第1絶縁膜のうち、前記基板に最も近い前記第1絶縁膜における前記第1材料の濃度は、前記基板から最も遠い前記第1絶縁膜における前記第1材料の濃度よりも高い請求項1記載の半導体記憶装置。

請求項4

前記複数の第1絶縁膜のうちの少なくとも1つは、前記第1材料とは異なる絶縁性材料からなる第1部分と、前記第1部分と前記第2絶縁膜との間に設けられ、前記半導体部材を囲み、前記材料を含む第2部分と、を有した請求項1記載の半導体記憶装置。

請求項5

基板と、第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備え、前記複数の第1絶縁膜のうち、前記基板に最も近い前記第1絶縁膜は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含み、前記基板に最も近い前記第1絶縁膜における前記第1材料の濃度は、前記基板から最も遠い前記第1絶縁膜における前記第1材料の濃度よりも高い半導体記憶装置。

請求項6

第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備え、前記複数の第1絶縁膜のうちの少なくとも1つは、第1部分と、前記第1部分と前記第2絶縁膜との間に設けられ、前記半導体部材を囲み、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含む第2部分と、を有し、前記第1部分は、前記第1材料とは異なる絶縁性材料からなる半導体記憶装置。

請求項7

前記第2絶縁膜は、シリコン酸化物を含む第1膜と、前記第1膜と前記電極膜との間に設けられ、比誘電率がシリコン酸化物の比誘電率よりも高い第2膜と、を有した請求項1〜6のいずれか1つに記載の半導体記憶装置。

請求項8

前記第1膜の形状は前記半導体部材を囲む筒状であり、第2膜は前記電極膜の上面上及び下面上にも設けられている請求項7記載の半導体記憶装置。

請求項9

前記第2膜は、ハフニウム酸化物、又は、アルミニウム酸化物を含む請求項7または8に記載の半導体記憶装置。

請求項10

前記半導体部材は、前記複数の電極膜のうち少なくとも1つを貫く請求項1〜9のいずれか1つに記載の半導体記憶装置。

請求項11

前記第1方向に沿って相互に離隔して配列された複数の他の電極膜をさらに備え、前記半導体部材は、前記複数の電極膜と前記複数の他の電極膜との間に配置されている請求項1〜9のいずれか1つに記載の半導体記憶装置。

技術分野

0001

実施形態は、半導体記憶装置に関する。

背景技術

0002

従来より、二次元型の半導体記憶装置において、回路微細化することにより大容量化を図ってきた。しかしながら、微細化技術は限界を迎えつつあるため、より一層の大容量化を図るために、三次元型の半導体記憶装置が開発されている。三次元型の半導体記憶装置においては、基板上に複数の電極膜が積層された積層体が設けられ、積層体を貫く複数の半導体部材が設けられており、電極膜と半導体部材との交差部分にメモリセルトランジスタが形成される。このような三次元型の半導体記憶装置においては、メモリセルトランジスタの動作の安定性が課題となる。

先行技術

0003

特開2013−069953号公報

発明が解決しようとする課題

0004

実施形態の目的は、動作の安定性が高い半導体記憶装置を提供することである。

課題を解決するための手段

0005

実施形態に係る半導体記憶装置は、第1方向に沿って交互に積層された複数の電極膜及び複数の第1絶縁膜と、前記第1方向に延びる半導体部材と、前記半導体部材と前記電極膜との間に設けられた電荷蓄積部材と、前記電荷蓄積部材と前記電極膜との間に設けられた第2絶縁膜と、を備える。前記複数の第1絶縁膜の少なくとも1つは、シリコン窒化物ハフニウム酸化物シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の第1材料を含む。

図面の簡単な説明

0006

第1の実施形態に係る半導体記憶装置を示す平面図である。
図1に示すA−A’線による断面図である。
図1の領域Bに相当する断面図である。
図2の領域Cに相当する断面図である。
図2の領域Dに相当する断面図である。
第2の実施形態に係る半導体記憶装置を示す断面図である。
図6の領域Eに相当する断面図である。
第3の実施形態に係る半導体記憶装置を示す平面図である。
図8に示すF−F’線による断面図である。
図9の領域Gに相当する断面図である。
図9の領域Hに相当する断面図である。
第4の実施形態に係る半導体記憶装置を示す断面図である。
図12に示すI−I’線による断面図である。
図12の領域Jを示す断面図である。
第5の実施形態に係る半導体記憶装置を示す断面図である。
第6の実施形態に係る半導体記憶装置を示す平面図である。
図16に示すK−K’線による断面図である。

実施例

0007

(第1の実施形態)
以下、第1の実施形態について説明する。
図1は、本実施形態に係る半導体記憶装置を示す平面図である。
図2は、図1に示すA−A’線による断面図である。
図3は、図1の領域Bに相当する断面図である。
図4は、図2の領域Cに相当する断面図である。
図5は、図2の領域Dに相当する断面図である。

0008

なお、各図は模式的なものであり、適宜誇張及び省略して描かれている。例えば、各構成要素は実際よりも少なく且つ大きく描かれている。また、図間において、構成要素の数及び寸法比等は、必ずしも一致していない。後述する図についても同様である。
本実施形態に係る半導体記憶装置は、三次元型のNANDフラッシュメモリである。

0009

図1及び図2に示すように、本実施形態に係る半導体記憶装置1(以下、単に「装置1」ともいう)においては、シリコン基板20が設けられている。シリコン基板20は、例えば、シリコン(Si)の単結晶により形成されている。シリコン基板20上には、積層体21が設けられている。

0010

以下、本明細書においては、説明の便宜上、XYZ直交座標系を採用する。シリコン基板20と積層体21の配列方向を「Z方向」とする。Z方向のうち、シリコン基板20から積層体21に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。また、Z方向に対して直交し、且つ、相互に直交する2方向を「X方向」及び「Y方向」とする。

0011

積層体21においては、固定電荷保持膜41及び電極膜23がZ方向に沿って交互に積層されている。電極膜23は導電性材料からなり、例えばタングステン(W)を含む。電極膜23の表面の一部には、例えば、チタン層及びチタン窒化層が積層されたバリアメタル層(図示せず)が設けられていてもよい。積層体21のX方向両端部(図示せず)の形状は、電極膜23毎にテラスが形成された階段状である。

0012

固定電荷保持膜41は絶縁性であり、固定電荷保持材料を含んでいる。本明細書において、「固定電荷保持材料」とは、正又は負の電荷を安定して保持できる材料をいう。固定電荷保持材料には複数の種類があり、組成が同じでも成膜条件等のプロセス要因によって保持できる電荷の極性が異なる。下記表1に、固定電荷保持材料の一例を示す。

0013

0014

表1に示すように、正の固定電荷を保持できる材料として、例えば、500℃以下の温度で熱処理された炭素含有シリコン酸化物、シリコンの窒化処理によって形成されたシリコン窒化物、及び、ハフニウム酸化物がある。一方、負の固定電荷を保持できる材料として、例えば、シリコン酸化物の窒化処理によって形成されたシリコン酸窒化物、堆積法によって形成されたシリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、及び、700℃以上の温度で熱処理された炭素含有シリコン酸化物がある。なお、ハフニウム酸化物は、正負いずれの固定電荷も保持可能であるが、保持される固定電荷の極性は複数の要因に依存する。固定電荷保持膜41は、表1に示す固定電荷保持材料のうち、一種以上の材料を含んでいればよい。例えば、固定電荷保持膜41全体が表1に示す固定電荷保持材料によって形成されていてもよく、シリコン酸化物等からなる母材中に表1に示す固定電荷保持材料が拡散又は分散されていてもよい。後述する他の実施形態における固定電荷保持膜及び固定電荷保持部材についても、同様である。

0015

上述の如く、固定電荷保持膜41は、炭素含有シリコン酸化物、シリコン窒化物、ハフニウム酸化物、シリコン酸窒化物、及び、アルミニウム酸化物からなる群より選択された1種以上の材料を含む。本実施形態においては、例えば、固定電荷保持膜41を炭素含有シリコン酸化物により形成し、負の固定電荷を保持させる。

0016

固定電荷保持膜41は、例えば、シリコン基板20上に固定電荷保持膜41及びシリコン窒化膜(図示せず)を交互に堆積させて積層体21を形成する工程において、上述の固定電荷保持材料を堆積させることにより、形成することができる。又は、母材としてシリコン酸化物(SiO)を堆積させつつ、所定の材料を添加してもよい。なお、積層体21中のシリコン窒化膜は、後の工程において、電極膜23に置換される。

0017

積層体21内には、XZ平面に沿って拡がる板状の導電板25が設けられている。導電板25はX方向及びZ方向において積層体21を貫き、その下端はシリコン基板20に接続されている。導電板25は導電性材料により形成されており、例えば、タングステン及びシリコンのうち、少なくとも一方により形成されている。導電板25はY方向に沿って例えば等間隔で配列されている。

0018

各導電板25のY方向両側には絶縁板26が設けられている。絶縁板26は例えばシリコン酸化物等の絶縁性材料により形成されている。導電板25は絶縁板26によって電極膜23から絶縁されている。1枚の導電板25及びその両側の2枚の絶縁板26からなる構造体により、各電極膜23はY方向において複数の部分に分断されている。分断された電極膜23の各部分は、X方向に延びる配線となっている。なお、ある部材が「X方向に延びる」とは、その部材のX方向における長さが、Y方向における長さ及びZ方向における長さよりも長いことを意味する。Y方向に延びる場合及びZ方向に延びる場合も同様である。固定電荷保持膜41及び電極膜23からなる積層体は、1枚の導電板25及びその両側の2枚の絶縁板26からなる構造体の間毎に配置されている。すなわち、ある積層体には、Z方向に沿って相互に離隔して配列された複数の電極膜23が設けられている。また、ある積層体から見て、隣の積層体はY方向側に配置されている。

0019

積層体21における導電板25によって挟まれた部分には、Z方向に延びる柱状部材30が複数本設けられている。柱状部材30の形状は、中心軸がZ方向に延びる略柱状であり、例えば、略円柱状、略楕円柱状又は略四角柱状である。以後の説明及び図では、柱状部材30の形状が円柱状である場合を例示する。Z方向から見て、柱状部材30は例えば千鳥状に配列されている。

0020

積層体21上には、絶縁膜27が設けられており、絶縁膜27上には、Y方向に延びるビット線28が設けられている。絶縁膜27内にはプラグ29が設けられている。絶縁膜27は、積層体21の階段状の端部(図示せず)も覆っており、積層体21の側方、すなわち、X方向側及びY方向側にも配置されている。

0021

図3及び図4に示すように、柱状部材30においては、コア部材31が設けられている。コア部材31は絶縁性材料により形成されており、例えば、シリコン酸化物により形成されている。コア部材31の形状は、中心軸がZ方向に延びる略円柱形である。コア部材31の周囲には、シリコンピラー32が設けられている。シリコンピラー32は半導体材料であるシリコンにより形成されている。シリコンピラー32の形状は、中心軸がZ方向に延びる略円筒形である。シリコンピラー32の上端はプラグ29(図2参照)を介してビット線28(図2参照)に接続されている。

0022

シリコンピラー32の周囲には、シリコンピラー32側から柱状部材30の外側に向かって、トンネル絶縁膜33、電荷蓄積膜34、及び、シリコン酸化膜35がこの順に積層されている。シリコン酸化膜35は電荷蓄積膜34に接している。トンネル絶縁膜33、電荷蓄積膜34、及び、シリコン酸化膜35の形状は、中心軸がZ方向に延びる略円筒形である。

0023

トンネル絶縁膜33は、通常は絶縁性であるが、装置1の駆動電圧の範囲内にある所定の電圧印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化層シリコン窒化層及びシリコン酸化層がこの順に積層されたONO膜である。電荷蓄積膜34は電荷を蓄積する能力がある膜であり、例えば電子トラップサイトを含む絶縁性材料によって形成されており、例えば、シリコン窒化物(SiN)からなる。シリコン酸化膜35は、シリコン酸化物からなる。

0024

柱状部材30の周囲には、高誘電率膜36が設けられている。高誘電率膜36は、誘電率がシリコン酸化物の誘電率よりも高い高誘電率材料によって形成されており、例えば、アルミニウム酸化物又はハフニウム酸化物により形成されている。高誘電率膜36は、電極膜23の上面上、下面上、及び、柱状部材30に向いた側面上に設けられており、絶縁板26に向いた側面上には設けられていない。高誘電率膜36は、シリコン酸化膜35、電極膜23及び固定電荷保持膜41に接している。シリコン酸化膜35及び高誘電率膜36により、ブロック絶縁膜37が形成されている。ブロック絶縁膜37は、装置1の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜である。

0025

図2及び図5に示すように、シリコン基板20と柱状部材30との間には、シリコン部材38が設けられている。シリコン部材38はシリコン基板20からシリコンがエピタキシャル成長して形成されたものである。柱状部材30及びシリコン部材38からなる構造体は、Z方向において積層体21を貫通している。シリコンピラー32の下端は、シリコン部材38を介して、シリコン基板20に接続されている。

0026

シリコン部材38は、最下層の電極膜23及びその上下の固定電荷保持膜41を貫いている。シリコン部材38と電極膜23との間には、例えばシリコン酸化物からなる絶縁膜39が設けられている。シリコン部材38は絶縁膜39によって電極膜23から絶縁されている。柱状部材30のうち、コア部材31及びシリコンピラー32は、上方からシリコン部材38内に進入している。一方、トンネル絶縁膜33、電荷蓄積膜34、及び、シリコン酸化膜35は、シリコン部材38内には進入していない。

0027

積層体21において、上から1又は複数枚の電極膜23は、上部選択ゲート線として機能し、上部選択ゲート線とシリコンピラー32との交差部分毎に、上部選択ゲートトランジスタが構成される。また、下から1又は複数枚の電極膜23、例えば、最下段の電極膜23は、下部選択ゲート線として機能し、下部選択ゲート線とシリコン部材38との交差部分毎に、下部選択ゲートトランジスタが構成される。上部選択ゲート線及び下部選択ゲート線以外の電極膜23はワード線として機能し、ワード線とシリコンピラー32との交差部分毎に、メモリセルトランジスタが構成される。メモリセルトランジスタにおいては、シリコンピラー32がチャネルとして機能し、電極膜23がゲートとして機能する。これにより、各シリコンピラー32に沿って複数のメモリセルトランジスタが直列に接続され、その両端には上部選択ゲートトランジスタ及び下部選択ゲートトランジスタが接続されて、NANDストリングが形成される。

0028

次に、本実施形態の作用効果について説明する。
本実施形態に係る半導体記憶装置1においては、Z方向において隣り合う電極膜23の間に、絶縁膜として固定電荷保持膜41が設けられている。これにより、例えば、固定電荷保持膜41に負の固定電荷を保持させると、あるメモリセルトランジスタの電極膜23に正電位を印加した場合に、このメモリセルトランジスタとZ方向において隣り合う他のメモリセルトランジスタに対する影響を低減することができる。この結果、メモリセルトランジスタ間の干渉を抑制し、メモリセルトランジスタの動作の独立性を向上させることができる。

0029

一方、例えば、固定電荷保持膜41に正の固定電荷を保持させると、近傍の電極膜23の電位にかかわらず、シリコンピラー32における固定電荷保持膜41によって囲まれた部分をオン状態とすることができる。この結果、シリコンピラー32を流れる電流を増加させることができる。このように、電極膜23間に固定電荷保持膜41を設けることにより、メモリセルトランジスタの動作の安定性が向上する。

0030

(第2の実施形態)
次に、第2の実施形態について説明する。
図6は、本実施形態に係る半導体記憶装置を示す断面図である。
図7は、図6の領域Eに相当する断面図である。

0031

図6及び図7に示すように、本実施形態に係る半導体記憶装置2においては、積層体21における電極膜23間のスペースのうち、下から2層のスペースのみに固定電荷保持膜41が設けられており、それ以外のスペースには絶縁膜22が設けられている。絶縁膜22は、例えば、シリコン酸化物等の絶縁性材料により形成されている。すなわち、積層体21の下部においては、固定電荷保持膜41と電極膜23とが交互に積層されており、積層体21の中間部及び上部においては、絶縁膜22と電極膜23とが交互に積層されている。換言すれば、積層体21に含まれる固定電荷保持膜41及び絶縁膜22のうち、シリコン基板20に最も近い固定電荷保持膜41における固定電荷保持材料の濃度は、シリコン基板20から最も遠い絶縁膜22における固定電荷保持材料の濃度よりも高い。
本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。

0032

本実施形態によれば、下部選択ゲート線として機能する最下段の電極膜23の上下に固定電荷保持膜41を設けることにより、下部選択ゲートトランジスタの中性閾値を調整することができる。これにより、下部選択ゲートトランジスタがオフ状態のときにシリコンピラー32及びシリコン部材38に流れるリーク電流を低減することができる。

0033

(第3の実施形態)
次に、第3の実施形態について説明する。
図8は、本実施形態に係る半導体記憶装置を示す平面図である。
図9は、図8に示すF−F’線による断面図である。
図10は、図9の領域Gに相当する断面図である。
図11は、図9の領域Hに相当する断面図である。

0034

図8図11に示すように、本実施形態に係る半導体記憶装置3は、前述の第1の実施形態に係る半導体記憶装置1(図1図5参照)と比較して、固定電荷保持膜41(図4参照)の替わりに絶縁膜22が設けられている点と、絶縁膜22と柱状部材30との間に固定電荷保持部材42が設けられている点が異なっている。

0035

すなわち、積層体21においては、絶縁膜22と電極膜23とが交互に積層されている。絶縁膜22は、例えば、シリコン酸化物等の絶縁性材料によって形成されている。固定電荷保持部材42は、表1に示す固定電荷保持材料を含む。固定電荷保持部材42の形状は、柱状部材30を囲む円環状である。各柱状部材30に沿って、複数の固定電荷保持部材42が相互に離隔して配列されている。固定電荷保持部材42は、柱状部材30のシリコン酸化膜35に接している。

0036

固定電荷保持部材42は、シリコン基板20上に絶縁膜22及びシリコン窒化膜(図示せず)を交互に堆積させて積層体21を形成し、積層体21にメモリホールを形成した後、メモリホールの内面に固定電荷保持材料をイオン注入することにより、形成することができる。その後、メモリホール内に柱状部材30を形成し、シリコン窒化膜を電極膜23に置換する。

0037

本実施形態によれば、柱状部材30の近傍に固定電荷保持部材42を配置することにより、効率的にメモリセルトランジスタの干渉を制御することができる。また、シリコンピラー32及びシリコン部材38における固定電荷保持部材42によって囲まれた部分をオン状態とし、シリコンピラー32及びシリコン部材38に流れる電流を増加させることができる。
本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。

0038

(第4の実施形態)
次に、第4の実施形態について説明する。
図12は、本実施形態に係る半導体記憶装置を示す断面図である。
図13は、図12に示すI−I’線による断面図である。
図14は、図12の領域Jを示す断面図である。

0039

図12及び図13に示すように、本実施形態に係る半導体記憶装置4においては、シリコン基板20上に積層体21が設けられている。積層体21においては、固定電荷保持膜41及び電極膜23がZ方向に沿って交互に積層されている。固定電荷保持膜41は、表1に示す固定電荷保持材料のうち少なくとも1種を含んでいる。例えば、固定電荷保持膜41は炭素含有シリコン酸化物からなり、負の固定電荷を保持している。固定電荷保持膜41は、例えば、表1に示す材料を堆積させるか、シリコン酸化物等からなる母材中に所定の元素を拡散させることにより、形成されている。

0040

積層体21内においては、構造体51がY方向に沿って相互に離隔して配列されている。構造体51の形状は、XZ平面に沿って広がる略板状である。従って、隣り合う構造体51間には、固定電荷保持膜41及び電極膜23が配置されている。固定電荷保持膜41及び電極膜23からなる積層体は、構造体51間の領域毎に配置されている。すなわち、ある積層体には、Z方向に沿って相互に離隔して配列された複数の電極膜23が設けられている。また、ある積層体から見て、隣の積層体はY方向側に配置されている。

0041

構造体51においては、柱状部材60及び絶縁部材53がX方向に沿って交互に且つ相互に接して配列されている。Z方向から見て、柱状部材60は千鳥状に配置されている。すなわち、隣り合う構造体51の間で、柱状部材60のX方向における位置はずれており、1つおきに配置された構造体51の間で、柱状部材60のX方向における位置は同じである。柱状部材60の形状は、例えば、略楕円柱形である。柱状部材60の中心軸はZ方向に延び、楕円長軸はY方向に延び、短軸はX方向に延びている。絶縁部材53の形状は、中心軸がZ方向に延びる略四角柱形である。柱状部材60の長径、すなわち、Y方向における長さは、絶縁部材53のY方向における長さよりも長い。

0042

図14に示すように、柱状部材60の膜構成は、第1の実施形態における柱状部材30(図3及び図4参照)の膜構成と同様である。すなわち、柱状部材60においては、略楕円柱形のコア部材31が設けられており、コア部材31の周囲には、コア部材31側から外側に向かって、シリコンピラー32、トンネル絶縁膜33、電荷蓄積膜34、及び、シリコン酸化膜35がこの順に設けられている。コア部材31、シリコンピラー32、トンネル絶縁膜33、電荷蓄積膜34、及び、シリコン酸化膜35の組成は、第1の実施形態と同様である。なお、本実施形態に係る半導体記憶装置4においては、シリコン部材38(図2及び図5参照)は設けられておらず、柱状部材60はシリコン基板20と接している。これにより、シリコンピラー32はシリコン基板20に接続されている。

0043

絶縁部材53においては、絶縁部材54が設けられており、絶縁部材54のY方向両側に向いた側面上に絶縁膜55が設けられている。絶縁部材54は絶縁性材料からなり、例えば、シリコン酸化物からなる。絶縁膜55も絶縁性材料からなり、例えば、シリコン酸化物からなる。

0044

柱状部材60及び絶縁部材53からなる構造体のY方向両側に向いた側面上には、高誘電率膜36が設けられている。高誘電率膜36の組成及び配置位置は、第1の実施形態と同様である。シリコン酸化膜35及び高誘電率膜36により、ブロック絶縁膜37が構成されている。ブロック絶縁膜37は、少なくとも、電荷蓄積膜34と電極膜23との間に設けられている。

0045

本実施形態においても、シリコンピラー32と電極膜23との交差部分毎に、シリコンピラー32をチャネルとし、電極膜23をゲートとするメモリセルトランジスタが形成される。シリコンピラー32から見て、電極膜23はY方向両側に設けられており、相互に独立した電位を印加できるため、電極膜23毎にメモリセルトランジスタが形成される。例えば、図14に示す断面においては、Y方向に配列された2つのメモリセルトランジスタが形成されている。

0046

本実施形態によれば、前述の第1の実施形態と比較して、メモリセルトランジスタの配置密度を向上させることができる。
また、本実施形態においても、前述の第1の実施形態と同様に、固定電荷保持膜41に固定電荷を保持させることにより、メモリセルトランジスタの動作を安定させることができる。
本実施形態における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。

0047

(第5の実施形態)
次に、第5の実施形態について説明する。
図15は、本実施形態に係る半導体記憶装置を示す断面図である。
本実施形態は、前述の第2の実施形態と第4の実施形態を組み合わせた例である。

0048

図15に示すように、本実施形態に係る半導体記憶装置5は、前述の第4の実施形態に係る半導体記憶装置4(図12図14参照)と比較して、固定電荷保持膜41が積層体21の下部のみに設けられており、積層体21における下部以外の部分では、固定電荷保持膜41の替わりに絶縁膜22が設けられている点が異なっている。例えば、固定電荷保持膜41は下から2段のみ設けられている。換言すれば、積層体21に含まれる固定電荷保持膜41及び絶縁膜22のうち、シリコン基板20に最も近い固定電荷保持膜41における固定電荷保持材料の濃度は、シリコン基板20から最も遠い絶縁膜22における固定電荷保持材料の濃度よりも高い。

0049

本実施形態によれば、下部選択ゲート線として機能する最下段の電極膜23の上下に固定電荷保持膜41を設けることにより、下部選択ゲートトランジスタの中性閾値を調整することができる。これにより、下部選択ゲートトランジスタがオフ状態のときにシリコンピラー32を流れるリーク電流を低減することができる。
本実施形態における上記以外の構成及び効果は、前述の第4の実施形態と同様である。

0050

(第6の実施形態)
次に、第6の実施形態について説明する。
図16は、本実施形態に係る半導体記憶装置を示す平面図である。
図17は、図16に示すK−K’線による断面図である。
本実施形態は、前述の第3の実施形態と第4の実施形態を組み合わせた例である。

0051

図16及び図17に示すように、本実施形態に係る半導体記憶装置6は、前述の第4の実施形態に係る半導体記憶装置4(図12図14参照)と比較して、固定電荷保持膜41(図13参照)の替わりに絶縁膜22が設けられている点と、絶縁膜22と柱状部材60との間に固定電荷保持部材42が設けられている点が異なっている。

0052

すなわち、積層体21においては、絶縁膜22と電極膜23とが交互に積層されている。固定電荷保持部材42は、表1に示す固定電荷保持材料を含む。固定電荷保持部材42の形状は、柱状部材60を囲む楕円環状である。各柱状部材60に沿って、複数の固定電荷保持部材42が相互に離隔して配列されている。固定電荷保持部材42は、柱状部材60のシリコン酸化膜35に接している。

0053

本実施形態によれば、柱状部材60の近傍に固定電荷保持部材42を配置することにより、効率的にメモリセルトランジスタの干渉を制御することができる。また、シリコンピラー32に流れる電流を増加させることができる。
本実施形態における上記以外の構成及び効果は、前述の第4の実施形態と同様である。

0054

以上説明した実施形態によれば、動作の安定性が高い半導体記憶装置を実現することができる。

0055

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。

0056

1〜6:半導体記憶装置
20:シリコン基板
21:積層体
22:絶縁膜
23:電極膜
25:導電板
26:絶縁板
27:絶縁膜
28:ビット線
29:プラグ
30:柱状部材
31:コア部材
32:シリコンピラー
33:トンネル絶縁膜
34:電荷蓄積膜
35:シリコン酸化膜
36:高誘電率膜
37:ブロック絶縁膜
38:シリコン部材
39:絶縁膜
41:固定電荷保持膜
42:固定電荷保持部材
51:構造体
53:絶縁部材
54:絶縁部材
55:絶縁膜
60:柱状部材

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 東芝メモリ株式会社の「 半導体記憶装置」が 公開されました。( 2020/02/13)

    【課題】隣接セルへの熱的影響を低減させた半導体記憶装置を提供する。【解決手段】 半導体記憶装置は、第1方向に対向配置された第1電極及び第2電極と、これら第1電極及び第2電極の間に設けられた相変化膜と... 詳細

  • 東京エレクトロン株式会社の「 エッチング方法およびエッチング装置」が 公開されました。( 2020/02/13)

    【課題】微細凹部の内面に形成されたSiNまたはSiを均一にエッチングすることができるエッチング方法およびエッチング装置を提供する。【解決手段】エッチング方法は、凹部を有し、凹部の内面にSiNまたはSi... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/02/13)

    【課題】順序回路のバックアップ用記憶回路として用いることができる新規な保持回路を提供する。【解決手段】保持回路(半導体装置100)は、入力端子a1、a2、c1、出力端子b1、スイッチSW1〜SW3、容... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ