図面 (/)

技術 炭化珪素半導体装置の製造方法、及び、炭化珪素半導体装置

出願人 トヨタ自動車株式会社株式会社豊田中央研究所株式会社デンソー
発明者 大西徹朽木克博山本建策
出願日 2018年2月16日 (1年9ヶ月経過) 出願番号 2018-026043
公開日 2019年8月29日 (3ヶ月経過) 公開番号 2019-145570
状態 未査定
技術分野 縦型MOSトランジスタ 半導体の電極 絶縁膜の形成
主要キーワード トラップ面 高誘電率絶縁体 正孔トラップ 一酸化窒素ガス チャネル近傍 閾値電圧変動 トランジェント 窒化炭素
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年8月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

絶縁ゲート酸化膜内の電荷トラップが低減された炭化珪素半導体装置を製造する技術を提供する。

解決手段

炭化珪素半導体装置の製造方法であって、炭化珪素基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備えており、前記ゲート絶縁膜形成工程は、窒素雰囲気下で前記炭化珪素基板を熱酸化し、前記炭化珪素基板上に酸化膜を形成する酸化膜形成工程、を有する、炭化珪素半導体装置の製造方法。

概要

背景

炭化珪素半導体装置の開発が進められている。炭化珪素半導体装置の製造方法では、絶縁ゲートを形成するために、炭化珪素基板上にゲート絶縁膜を形成し、そのゲート絶縁膜上にゲート電極を形成することが行われる。

特許文献1は、炭化珪素基板を熱酸化して酸化膜からなるゲート絶縁膜を形成する技術を開示する。ところが、炭化珪素基板を熱酸化して酸化膜を形成すると、炭化珪素基板の炭素の一部が昇華できずに酸化膜内に残留する。特に、炭化珪素基板と酸化膜の界面から数nmの範囲の酸化膜内に残留する炭素は、電荷トラップの生成に寄与すると考えられている。このような電荷トラップは、ゲート電極に正バイアス印加したときの閾値電圧の変動を生じさせると考えられている。

概要

絶縁ゲートの酸化膜内の電荷トラップが低減された炭化珪素半導体装置を製造する技術を提供する。炭化珪素半導体装置の製造方法であって、炭化珪素基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備えており、前記ゲート絶縁膜形成工程は、窒素雰囲気下で前記炭化珪素基板を熱酸化し、前記炭化珪素基板上に酸化膜を形成する酸化膜形成工程、を有する、炭化珪素半導体装置の製造方法。

目的

本明細書は、絶縁ゲートの酸化膜内の電荷トラップが低減された炭化珪素半導体装置を製造する技術を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

炭化珪素半導体装置の製造方法であって、炭化珪素基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備えており、前記ゲート絶縁膜形成工程は、窒素雰囲気下で前記炭化珪素基板を熱酸化し、前記炭化珪素基板上に酸化膜を形成する酸化膜形成工程、を有する、炭化珪素半導体装置の製造方法。

請求項2

前記酸化膜の厚みが、4nm以上であって45nm以下である、請求項1に記載の炭化珪素半導体装置の製造方法。

請求項3

前記酸化膜形成工程は、一酸化窒素ガスを含む窒素雰囲気下で実施される、請求項1又は2に記載の炭化珪素半導体装置の製造方法。

請求項4

前記酸化膜形成工程は、前記一酸化窒素ガスのガス濃度が10%以上であり、熱酸化温度が1300℃以上で実施される、請求項3に記載の炭化珪素半導体装置の製造方法。

請求項5

前記ゲート絶縁膜形成工程はさらに、前記酸化膜上に絶縁体堆積膜を形成する堆積膜形成工程、を有する、請求項1〜4のいずれか一項に記載の炭化珪素半導体装置の製造方法。

請求項6

前記堆積膜形成工程では、化学気相成長法又は原子層堆積法が用いられる、請求項5に記載の炭化珪素半導体装置の製造方法。

請求項7

前記堆積膜は、前記酸化膜よりも誘電率が高い材料である、請求項5又は6に記載の炭化珪素半導体装置の製造方法。

請求項8

炭化珪素半導体装置であって、炭化珪素基板と、前記炭化珪素基板上に設けられているゲート絶縁膜と、前記ゲート絶縁膜上に設けられているゲート電極と、を備えており、前記ゲート絶縁膜は、前記炭化珪素基板上に形成されている酸化膜と、前記酸化膜上に形成されている堆積膜と、を有する炭化珪素半導体装置。

請求項9

前記酸化膜の厚みは、前記堆積膜の厚みよりも薄い、請求項8に記載の炭化珪素半導体装置。

請求項10

前記酸化膜の厚みが、4nm以上であって45nm以下である、請求項9に記載の炭化珪素半導体装置。

請求項11

前記堆積膜は、前記酸化膜よりも誘電率が高い材料である、請求項8〜10のいずれか一項に記載の炭化珪素半導体装置。

技術分野

0001

本明細書が開示する技術は、炭化珪素半導体装置の製造方法に関する。本明細書が開示する技術はさらに、炭化珪素半導体装置にも関する。

背景技術

0002

炭化珪素半導体装置の開発が進められている。炭化珪素半導体装置の製造方法では、絶縁ゲートを形成するために、炭化珪素基板上にゲート絶縁膜を形成し、そのゲート絶縁膜上にゲート電極を形成することが行われる。

0003

特許文献1は、炭化珪素基板を熱酸化して酸化膜からなるゲート絶縁膜を形成する技術を開示する。ところが、炭化珪素基板を熱酸化して酸化膜を形成すると、炭化珪素基板の炭素の一部が昇華できずに酸化膜内に残留する。特に、炭化珪素基板と酸化膜の界面から数nmの範囲の酸化膜内に残留する炭素は、電荷トラップの生成に寄与すると考えられている。このような電荷トラップは、ゲート電極に正バイアス印加したときの閾値電圧の変動を生じさせると考えられている。

先行技術

0004

特許第5608840号公報

発明が解決しようとする課題

0005

特許文献1は、炭化珪素基板を熱酸化して酸化膜を形成した後に、窒化処理を行う技術を開示する。特許文献1は、窒化処理を行うことにより、炭化珪素基板と酸化膜の界面に残留する炭素によって生成された電荷トラップを低下することができると説明する。しかしながら、酸化膜を形成した後に行う窒化処理では、成膜されている酸化膜の膜厚が厚いことから炭化珪素基板と酸化膜の界面に炭素が残留し続けること、炭化珪素基板が酸化されて炭素が新たに生成されてしまうこと、という問題がある。このため、特許文献1の技術では、絶縁ゲートの酸化膜内の電荷トラップを良好に低下させることが困難である。

0006

本明細書は、絶縁ゲートの酸化膜内の電荷トラップが低減された炭化珪素半導体装置を製造する技術を提供することを目的とする。

課題を解決するための手段

0007

本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備えることができる。前記ゲート絶縁膜形成工程は、窒素雰囲気下で前記炭化珪素基板を熱酸化して酸化膜を形成する酸化膜形成工程を有することができる。この炭化珪素半導体装置の製造方法では、窒素雰囲気下で炭化珪素基板を熱酸化して酸化膜を形成する。これにより、炭化珪素基板の炭素が窒素と結合して窒化炭素ガスとなって良好に昇華されるので、炭素が酸化膜内に残留することが抑えられ、この結果、酸化膜内の電荷トラップが低減される。

図面の簡単な説明

0008

本実施例の炭化珪素半導体装置の要部断面図を模式的に示す。
本実施例の炭化珪素半導体装置の絶縁ゲートのチャネル近傍の要部拡大断面図を模式的に示す。
本実施例の炭化珪素半導体装置の絶縁ゲートを製造する工程のフローを示す。
本実施例の炭化珪素半導体装置の絶縁ゲートの酸化膜の厚みとCVヒステリシスの関係を示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、非極性面と極性面のそれぞれに絶縁ゲートを形成したときのCVヒステリシスを示す。
NO直接酸化の条件を変えたときの炭化珪素基板と酸化膜の界面の窒素濃度とCVヒステリシスの関係を示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、炭化珪素基板と酸化膜の界面近傍における厚み方向の窒素濃度のプロファイルを示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、炭化珪素基板と酸化膜の界面の界面準位密度を示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、絶縁ゲートのフラットバンド電圧を示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、ゲート電極に正バイアスストレスを印加した前後の閾値電圧の変動を示す。
本実施例の炭化珪素半導体装置において、ゲート電極に負バイアスストレスを印加した前後の閾値電圧の変動を示す。
本実施例の炭化珪素半導体装置と従来構造の炭化珪素半導体装置の各々において、炭化珪素基板と酸化膜の界面近傍の酸化膜内のトラップ面密度を示す。

0009

以下、本明細書が開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

0010

本明細書が開示する炭化珪素半導体装置としては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)及びIGBT(Insulated Gate Bipolar Transistor)が例示される。本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備えることができる。これらゲート絶縁膜とゲート電極を有する絶縁ゲートは、炭化珪素基板の表面に設けられるプレーナー型であってもよく、炭化珪素基板の表層部のトレンチ内に設けられるトレンチ型であってもよい。ゲート絶縁膜形成工程は、窒素雰囲気下で炭化珪素基板を熱酸化して酸化膜を形成する酸化膜形成工程を有することができる。

0011

上記製造方法では、酸化膜の厚みが、4nm以上であって45nm以下であってもよい。酸化膜の厚みをこのような範囲内にすると、炭素が酸化膜内に残留することが良好に抑えられ、この結果、酸化膜内の電荷トラップが良好に低減される。

0012

上記製造方法では、酸化膜形成工程が、一酸化窒素ガスを含む窒素雰囲気下で実施されてもよい。一酸化窒素ガスを含む窒素雰囲気下で実施される熱酸化は、炭化珪素基板のシリコンダングリングボンドを良好に終端させることができる。

0013

上記製造方法では、酸化膜形成工程が、一酸化窒素ガスのガス濃度が10%以上であり、熱酸化温度が1300℃以上で実施されてもよい。このような製造条件で酸化膜形成工程が実施されると、酸化膜内に過剰な窒素が導入されることが抑えられる。これにより、ゲート電極に負バイアスストレスを印加した前後の閾値電圧の変動が抑えられる。

0014

上記製造方法では、ゲート絶縁膜形成工程がさらに、酸化膜上に絶縁体堆積膜を形成する堆積膜形成工程を有していてもよい。このような堆積膜を形成することで、ゲート絶縁膜としての厚みを確保しつつ、酸化膜の厚みを薄くすることができる。酸化膜の厚みを薄くすることができるので、熱酸化して酸化膜を形成するときに、炭化珪素基板の炭素を良好に昇華させることができる。堆積膜形成工程では、化学気相成長法又は原子層堆積法が用いられてもよい。

0015

上記製造方法では、堆積膜が、酸化膜よりも誘電率が高い材料であってもよい。堆積膜の材料をこのような高誘電率絶縁体とすることで、ゲート絶縁膜のゲート容量を堆積膜によって確保することができるので、酸化膜の厚みを薄くすることができる。酸化膜の厚みを薄くすることができるので、熱酸化して酸化膜を形成するときに、炭化珪素基板の炭素を良好に昇華させることができる。

0016

本明細書が開示する炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板上に設けられているゲート絶縁膜と、ゲート絶縁膜上に設けられているゲート電極と、を備えることができる。これらゲート絶縁膜とゲート電極を有する絶縁ゲートは、炭化珪素基板の表面に設けられるプレーナー型であってもよく、炭化珪素基板の表層部のトレンチ内に設けられるトレンチ型であってもよい。ゲート絶縁膜は、炭化珪素基板上に形成されている酸化膜と、酸化膜上に形成されている堆積膜と、を有することができる。

0017

上記炭化珪素半導体装置では、酸化膜の厚みが、堆積膜の厚みよりも薄くてもよい。さらに、酸化膜の厚みが、4nm以上であって45nm以下であってもよい。このような厚みに調整された酸化膜では、炭素の残留が良好に抑えられており、この結果、酸化膜内の電荷トラップが良好に低減される。

0018

上記炭化珪素半導体装置では、堆積膜が、酸化膜よりも誘電率が高い材料であってもよい。堆積膜の材料をこのような高誘電率絶縁体とすることで、ゲート絶縁膜のゲート容量を堆積膜によって確保することができるので、酸化膜の厚みを薄くすることができる。厚みが薄くなった酸化膜では、炭素の残留が良好に抑えられており、この結果、酸化膜内の電荷トラップが良好に低減される。

0019

図1に示されるように、炭化珪素半導体装置1は、MOSFETと称されるパワー半導体素子であり、炭化珪素基板10、炭化珪素基板10の裏面を被覆するドレイン電極22、炭化珪素基板10の表面の一部を被覆するソース電極24及び炭化珪素基板10の表面の一部に設けられているプレーナー型の絶縁ゲート30を備えている。炭化珪素基板10は、n+型のドレイン領域11、n-型のドリフト領域12、p型のボディ領域13、n+型のソース領域14及びp+型のボディコンタクト領域15を有している。

0020

ドレイン領域11は、炭化珪素基板10の裏層部に配置されており、炭化珪素基板10の裏面に露出している。ドレイン領域11は、後述するドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、炭化珪素基板10の裏面を被膜するドレイン電極22にオーミック接触している。

0021

ドリフト領域12は、ドレイン領域11上に設けられており、絶縁ゲート30の底面の一部に接するアパーチャ部12aを有している。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。

0022

ボディ領域13は、ドリフト領域12上に設けられており、炭化珪素基板10の表層部に配置されている。ボディ領域13は、ドリフト領域12のアパーチャ部12aを間に置いて配置されており、絶縁ゲート30の底面の一部に接している。ボディ領域13は、イオン注入技術を利用して、炭化珪素基板10の表層部にアルミニウムを導入して形成される。

0023

ソース領域14は、ボディ領域13上に設けられており、炭化珪素基板10の表層部に配置されており、炭化珪素基板10の表面に露出している。ソース領域14は、ボディ領域13によってドリフト領域12から隔てられている。ソース領域14は、イオン注入技術を利用して、炭化珪素基板10の表層部に窒素又はリンを導入して形成される。ソース領域14は、炭化珪素基板10の表面を被膜するソース電極24にオーミック接触している。

0024

ボディコンタクト領域15は、ボディ領域13上に設けられており、炭化珪素基板10の表層部に配置されており、炭化珪素基板10の表面に露出している。ボディコンタクト領域15は、ボディ領域13に接している。ボディコンタクト領域15は、イオン注入技術を利用して、炭化珪素基板10の表層部にアルミニウムを導入して形成される。ボディコンタクト領域15は、炭化珪素基板10の表面を被膜するソース電極24にオーミック接触している。

0025

絶縁ゲート30は、炭化珪素基板10の表面の一部に設けられており、ゲート絶縁膜32及びゲート電極34を有している。ゲート絶縁膜32は、炭化珪素基板10の表面上に設けられており、炭化珪素基板10の表面に接触している。ゲート電極34は、ゲート絶縁膜32の表面上に設けられており、ゲート絶縁膜32に接触している。ゲート電極34は、ソース領域14とドリフト領域12のアパーチャ部12aの間のボディ領域13にゲート絶縁膜32を介して対向している。このように、炭化珪素半導体装置1では、ソース領域14とドリフト領域12のアパーチャ部12aの間のボディ領域13がチャネルとなる。

0026

図2に、絶縁ゲート30の拡大要部断面図を模式的に示す。図2は、ボディ領域13のチャネル近傍の拡大要部断面図である。図2に示されるように、ゲート絶縁膜32は、酸化膜32aと堆積膜32bを有しており、2層構造で構成されている。

0027

酸化膜32aは、炭化珪素基板10の表面に接しており、炭化珪素基板10と堆積膜32bの間に配置されている。酸化膜32aは、後述するように、熱酸化法を用いて形成されており、その材料は酸化シリコンである。

0028

堆積膜32bは、酸化膜32aの表面に接しており、酸化膜32aとゲート電極34の間に配置されている。堆積膜32bは、後述するように、化学気相成長法(CVD:Chemical Vapor Deposition)等の蒸着法を用いて形成されており、その材料は酸化シリコンである。この例では、堆積膜32bの厚みT2は、酸化膜32aの厚みT1よりも厚い。

0029

酸化膜32aの厚みT1と堆積膜32bの厚みT2の合計(T1+T2)、即ち、ゲート絶縁膜32の厚みは、50nm以上であって100nm以下である。ゲート絶縁膜32の厚みがこの範囲内にあると、ゲート絶縁膜32の耐圧を確保しつつ、所望のゲート容量を確保することができる。

0030

なお、堆積膜32bの材料は、酸化シリコンに代えて、酸化シリコンよりも誘電率が高い高誘電率絶縁体であってもよい。堆積膜32bの材料を高誘電率絶縁体にすることで、ゲート絶縁膜32のゲート容量を確保し易くなり、これにより、酸化膜32aの厚みT1を薄くすることができる。高誘電率絶縁体としては、例えばSiON系、Al2O3系が例示される。また、堆積膜32bは、CVD法に代えて、原子層堆積法(ALT:Atomic Layer Deposition)を用いて形成されてもよい。

0031

図3に、炭化珪素半導体装置1の絶縁ゲート30の製造工程を示す。まず、一酸化窒素雰囲気下の熱酸化法(以下、「NO直接酸化」という)を用いて、炭化珪素基板10の表面に酸化膜32aを形成する(S1)。次に、CVD法を用いて酸化膜32aの表面に堆積膜32bを形成する(S2)。次に、堆積膜32bの表面にゲート電極34を形成する(S3)。これらの工程を経て、炭化珪素半導体装置1の絶縁ゲート30が形成される。

0032

図4に、NO直接酸化を用いて形成された酸化膜32aの厚みT1(図2参照)とCVヒステリシスの関係を示す。ここで、ゲート絶縁膜32内の電荷を帯びたトラップをQOTとし、ゲート絶縁膜32の容量をCOXとし、CVヒステリシスをΔVとすると、以下の式が成立する。

0033

0034

数1に示すように、ゲート絶縁膜32内の電荷トラップQOTは、CVヒステリシスΔVに比例する。図4に示されるように、ゲート絶縁膜32の酸化膜32aの厚みT1が4nm以上であって45nm以下の範囲にあると、CVヒステリシスΔVが低く抑えられており、電荷トラップQOTが低く抑えられていることが確認された。

0035

電荷トラップQOTは、炭化珪素基板10の表面に酸化膜32aを形成するときに、昇華できなかった炭化珪素基板10の炭素が、炭化珪素基板10と酸化膜32aの界面から数nmの範囲に残留することに起因して生成すると考えられる。上記したように、本実施例では、酸化膜32aがNO直接酸化を用いて形成されている。このため、炭化珪素基板10の表面に酸化膜32aを形成するとき、炭化珪素基板10の炭素が一酸化窒素の窒素と結合して窒化炭素ガスとなって良好に昇華されるので、炭素が酸化膜32a内に残留することが抑えられ、この結果、酸化膜32a内の電荷トラップQOTが低く抑えられたと考えられる。特に、酸化膜32aの厚みT1を4nm以上にすることで、炭化珪素基板10と酸化膜32aの界面から数nmの範囲に残留する炭素を低下させることができるので、電荷トラップQOTの生成を効果的に低下させることができる。なお、酸化膜32aの厚みT1を45nmよりも厚くすると、炭化珪素基板10の炭素が昇華し難くなると考えられる。このため、酸化膜32aの厚みT1は、4nm以上であって45nm以下の範囲にあるのが望ましい。

0036

さらに、NO直接酸化を用いて酸化膜32aを形成することにより、炭化珪素基板10のシリコンのダングリングボンドを過剰な窒素を用いずに終端させることができる。例えば、従来技術では、炭化珪素基板上にゲート絶縁膜を形成した後に、シリコンのダングリングボンドを終端するために窒化処理が行われる。この場合、炭化珪素基板とゲート絶縁膜の界面に過剰な窒素が導入され、また、導入された一酸化窒素により炭化珪素基板が酸化されて残留炭素が増加するという問題がある。さらに、炭化珪素基板とゲート絶縁膜の界面に導入された窒素は、正孔トラップ起源となり、ゲート電極に負バイアスを印加した前後の閾値電圧の変動量を増加させるという問題が懸念される。一方、本実施例のNO直接酸化を用いた技術では、過剰な窒素が炭化珪素基板10とゲート絶縁膜32の界面に導入されることなく排出される。このため、過剰な窒素に起因する上記問題も抑えられる。

0037

以下、NO直接酸化を用いて形成された酸化膜32aを有する絶縁ゲート30のいくつかの特性を説明する。なお、以下で示す従来構造とは、CVD法のみを用いて酸化膜を形成した後に窒化処理をすることで形成されたゲート絶縁膜を有する絶縁ゲートであり、その酸化膜の厚みが80nmの例である。

0038

面方位依存性
炭化珪素は、面方位が異なると原子配列が変わることから、非極性面(m面又はa面)と極性面(Si面又はC面)を有する。図5に示されるように、非極性面及び極性面のいずれの場合も、本実施例は、従来構造よりもCVヒステリシスが低下することが確認された。なお、図5に示すデータでは、本実施例の絶縁ゲート30については、酸化膜32aの厚みT1が10nmである。

0039

(NO直接酸化の製造条件)
図6に、NO直接酸化の製造条件(一酸化窒素のガス濃度及び熱酸化温度)を変更した場合の炭化珪素基板10と酸化膜32aの界面の窒素濃度とCVヒステリシスの関係を示す。窒素濃度は、二次イオン質量分析法を用いて測定した。図6に示すように、いずれの製造条件においても、本実施例の絶縁ゲート30のCVヒステリシスは、従来構造よりも低下することが確認された。さらに、一酸化窒素ガスのガス濃度が10%以上であり、熱酸化温度が1300℃以上の製造条件の場合、本実施例の界面窒素濃度は従来構造に比して大きく低下することが確認された。このように、NO直接酸化を用いた技術では、炭化珪素基板10のシリコンのダングリングボンドに必要な窒素が過不足なく取り込まれて、炭化珪素基板10とゲート絶縁膜32の界面に過剰な窒素が導入されないことが示唆された。なお、図6に示すデータでは、本実施例の絶縁ゲート30については、酸化膜32aの厚みT1が10nmである。

0040

(窒素濃度の深さプロファイル)
図7に、炭化珪素基板10及びゲート絶縁膜32の深さ方向の窒素濃度のプロファイルを示す。約78nmの深さが炭化珪素基板10(図7中にSiCと表記)とゲート絶縁膜32(図7中にSiO2と表記)の界面に相当する。図6の結果と同様に、図7に示すデータにおいても、本実施例は、炭化珪素基板10及びゲート絶縁膜32の界面近傍の深さ方向の窒素濃度が従来構造よりも低下することが確認された。なお、図7に示すデータでは、本実施例の絶縁ゲート30については、酸化膜32aの厚みT1が10nmである。

0041

(界面準位密度)
図8に、Terman法を用いて測定した界面準位密度を示す。界面準位密度は、チャネルを走行するキャリア移動度相関があるとされている。図8に示されるように、本実施例の界面準位密度は従来構造と同等であることが確認された。このように、NO直接酸化を用いた技術でも、炭化珪素基板10とゲート絶縁膜32の界面の欠陥が十分に低下できることが示唆された。なお、図8に示すデータでは、本実施例の絶縁ゲート30については、酸化膜32aの厚みT1が10nmである。

0042

(フラットバンド電圧)
図9に、測定されたフラットバンド電圧を示す。フラットバンド電圧は、閾値電圧と相関があるとされている。図9に示されるように、本実施例のフラットバンド電圧は従来構造と同等であることが確認された。なお、図9に示すデータでは、本実施例の絶縁ゲート30については、酸化膜32aの厚みT1が10nmである。

0043

(正バイアスストレスによる閾値電圧変動
図10に、ゲート電極34に正バイアスストレスを印加した前後の閾値電圧の変動量を示す。印加した正バイアスストレスは、25Vである。図10に示されるように、本実施例の閾値電圧の変動量は従来構造よりも小さいことが確認された。なお、本実施例については、界面準位が2.1×1012cm-2eV-1であり、移動度が10cm2/VSである。従来構造については、界面準位が2.1×1012cm-2eV-1であり、移動度が9.8cm2/VSである。このように、界面準位と移動度については、本実施例と従来構造に相違がない。一方、本実施例では、正バイアスストレスに対する閾値電圧の変動量が抑えられることが確認された。

0044

(負バイアスストレスによる閾値電圧変動)
図11に、ゲート電極34に負バイアスストレスを印加した前後の閾値電圧の変動量を示す。印加した負バイアスストレスは、−10Vである。図11に示されるように、本実施例の閾値電圧の変動量は極めて小さいことが確認された。上記したように、炭化珪素基板とゲート絶縁膜の界面に導入された窒素は、正孔トラップの起源となり、ゲート電極に負バイアスストレスを印加した前後の閾値電圧の変動量を増加させることが懸念される。一方、NO直接酸化を用いた技術では、炭化珪素基板10とゲート絶縁膜32の界面に過剰な窒素が導入されない。これにより、負バイアスストレスに対する閾値電圧の変動量が抑えられたことが示唆された。

0045

(トラップ面密度)
図12に、キャパシタンストランジェント法を用いて測定した炭化珪素基板10と酸化膜32aの界面近傍の酸化膜32a内の電荷のトラップ面密度を示す。図12に示されるように、本実施例のトラップ面密度は従来構造よりも小さいことが確認された。

0046

これらの結果から、本実施例の炭化珪素半導体装置1は、少なくとも以下のような特徴を有する。
(1)NO直接酸化を用いた技術により、酸化膜32a内の電荷トラップが低下され、これにより、正バイアスストレスに対する閾値電圧の変動量が抑えられる。
(2)NO直接酸化を用いた技術により、過剰な窒素がゲート絶縁膜32に導入されることが抑えられ、これにより、負バイアスストレスに対する閾値電圧の変動量が抑えられる。
(3)炭化珪素基板10と酸化膜32aの界面準位密度は、従来構造と同等であり、欠陥の密度が十分に低い。

実施例

0047

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

0048

1:炭化珪素半導体装置
10:炭化珪素基板
11:ドレイン領域
12:ドリフト領域
12a:アパーチャ部
13:ボディ領域
14:ソース領域
15:ボディコンタクト領域
22:ドレイン電極
24:ソース電極
30:絶縁ゲート
32:ゲート絶縁膜
32a:酸化膜
32b:堆積膜
34:ゲート電極

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 半導体基板及びその製造方法」が 公開されました。( 2019/09/12)

    【課題】ダイヤモンド層と窒化物半導体層との接合に優れ、放熱性が高い半導体基板及びその製造方法を提供する。【解決手段】本発明の半導体基板1は、窒化物半導体層2とダイヤモンド層3との間に酸化ケイ素層4を接... 詳細

  • 富士電機株式会社の「 半導体装置の製造方法」が 公開されました。( 2019/09/12)

    【課題】MOS構造を有する半導体装置においては、SiO2層等の絶縁層とGaN層との間に形成される遷移層であって、主として酸化ガリウムを有する遷移層の厚さを低減する。【解決手段】窒化ガリウム系半導体層を... 詳細

  • 富士通株式会社の「 半導体デバイス、受信機及び半導体デバイスの製造方法」が 公開されました。( 2019/09/12)

    【課題】半導体ナノワイヤを用いた半導体デバイスにおいて、電気的特性を良好にする。【解決手段】化合物半導体により形成された半導体基板と、前記半導体基板の上に形成された前記半導体基板の基板面より上方に延び... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ