図面 (/)

この項目の情報は公開日時点(2019年8月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

無人ビークル(UV)を制御するためのシステムおよび方法、ならびにより具体的には、統合されたビークルおよびミッション管理制御を提供するために制御システムを使用して無人ビークルおよび無人ビークルのビークルデバイスを制御するためのシステムおよび方法を提供すること。

解決手段

無人ビークル(UV)用の制御システムは、内部を規定するハウジング内部内に配設される第1の回路基板、および内部内に配設される第2の回路基板を備える。第1の回路基板は、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システムおよび第2の処理システムを含む1以上の処理回路を含む。第2の回路基板は、UVの複数のビークルデバイスと関連付けられた複数のインターフェース回路を含む。第2の回路基板は、第1の回路基板と動作的に通信しており、複数のインターフェース回路と第1および第2の処理システムとの間に入力/出力(I/O)インターフェースを含む。

概要

背景

無人ビークル(UV)とは、操縦士が乗っていないビークルのことである。典型的には、無人航空機UAV)などのUVは、操縦士によって、搭載された制御システムによって、または遠隔操縦士および搭載された制御システムの組み合わせによって、遠隔で制御される。大半の無人航空機は、ビークル動作を制御するために制御システムを含む。多くの場合、UAV用の制御システムは、慣性航法システムおよび衛星航法システムなどの搭載された航法システムを含む1以上のビークル制御システムを含む。無人航空機は、飛行位置調整および操縦のための加速度計およびジャイロスコープ、ならびに全体的な位置調整および案内路確認のため衛星ベース航法など、慣性航法センサを使用し得る。大半の制御システムは、追加で、画像を撮ることまたはペイロードを伝達することなどの1以上のミッション制御機能を実施するための1以上のミッション制御システムを含む。典型的には、個々のハードウェアコンポーネントは、各ビークル制御システムおよび各ミッション制御システムのためにUAVに搭載されて提供される。

概要

無人ビークル(UV)を制御するためのシステムおよび方法、ならびにより具体的には、統合されたビークルおよびミッション管理制御を提供するために制御システムを使用して無人ビークルおよび無人ビークルのビークルデバイスを制御するためのシステムおよび方法を提供すること。無人ビークル(UV)用の制御システムは、内部を規定するハウジング内部内に配設される第1の回路基板、および内部内に配設される第2の回路基板を備える。第1の回路基板は、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システムおよび第2の処理システムを含む1以上の処理回路を含む。第2の回路基板は、UVの複数のビークルデバイスと関連付けられた複数のインターフェース回路を含む。第2の回路基板は、第1の回路基板と動作的に通信しており、複数のインターフェース回路と第1および第2の処理システムとの間に入力/出力(I/O)インターフェースを含む。

目的

担体モジュールは、UVの第1のビークルデバイスと制御モジュールとの間に入力/出力(I/O)インターフェースを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

無人ビークル(UV)(10)用の制御システムであって、内部(112)を規定するハウジング(119)と、前記内部内に配設され、かつ1以上の処理回路を含む、第1の回路基板(120)であって、前記1以上の処理回路が、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システム(230)および第2の処理システム(232)を含む、第1の回路基板と、前記内部内に配設され、かつ前記第1の回路基板と動作的に通信している第2の回路基板(122)であって、前記UVの複数のビークルデバイスと関連付けられた複数のインターフェース回路、ならびに前記複数のインターフェース回路と前記第1および第2の処理システムとの間の入力/出力(I/O)インターフェースを含む、第2の回路基板と、を備える、無人ビークル(UV)用の制御システム。

請求項2

前記1以上の処理回路が、前記第1の処理システムを備える第1の処理回路、および前記第2の処理システムを備える第2の処理回路を含み、前記第1の処理システムが、第1のマイクロプロセッサおよび揮発性プログラマブル論理アレイ(305)を含み、前記第2の処理システムが、第2のマイクロプロセッサおよび不揮発性プログラマブル論理アレイ(325)を含む、請求項1記載の制御システム。

請求項3

前記第1の回路基板が、第1の入力/出力(I/O)コネクタを含み、前記第2の回路基板が、前記第1の回路基板の前記第1のI/Oコネクタに接続される第2のI/Oコネクタを含み、前記制御システムが、前記第2の回路基板と動作的に通信しており、かつ前記ハウジングから延在する第3の入力/出力(I/O)コネクタをさらに備える、請求項1記載の制御システム。

請求項4

前記第2の回路基板が、前記第3のI/Oコネクタを備え、前記I/Oインターフェースが、前記第1のI/Oコネクタ、前記第2のI/Oコネクタ、および前記第3のI/Oコネクタを含む、請求項3記載の制御システム。

請求項5

前記第2の回路基板が、前記UAVの前記複数のビークルデバイスに結合するように適合される複数のセンサコネクタ(458)を含み、前記複数のインターフェース回路が、前記UAVの前記複数のビークルデバイスの複数の出力を、前記複数のセンサコネクタを介して受信し、前記複数の出力に基づいたビークルデバイスデータを、前記第2のI/Oコネクタを介して前記第1の回路基板に提供するように構成される、請求項1記載の制御システム。

請求項6

前記第2の回路基板が、ビークルナビゲーション集積回路を含む、請求項1記載の制御システム。

請求項7

前記第1の回路基板が、複数のビークル制御プロセスおよび複数のミッション制御プロセスを実行するように構成され、前記第2の回路基板が、前記UAVと前記複数のビークル制御プロセスおよび前記複数のミッション制御プロセスとの間に前記I/Oインターフェースを提供するように構成される、請求項1記載の制御システム。

請求項8

前記第1の処理システムが、第1の処理装置およびRAMベースフィールドプログラマブルゲートアレイを含み、前記第2の処理システムが、第2の処理装置およびフラッシュベースのフィールドプログラマブルゲートアレイを含み、前記第1の処理装置が、第1のビークル制御プロセス(502)を実行し、前記第2の処理装置が、第2のビークル制御プロセスを実行し、前記フラッシュベースのフィールドプログラマブルゲートアレイが、前記第1のビークル制御プロセスおよび前記第2のビークル制御プロセスに基づいて前記UAVの第1のビークルデバイスの制御を管理する、請求項7記載の制御システム。

請求項9

前記1以上のインターフェース回路が、前記第1のビークルデバイスと前記第1および第2の処理システムとの間に前記I/Oインターフェースを提供するように構成される、請求項8記載の制御システム。

請求項10

前記複数のビークルデバイスが、少なくとも1つの二次的なデバイス(12)ならびに少なくとも1つの推進および運動デバイス(14)を含む、請求項1記載の制御システム。

請求項11

無人ビークル(UV)用の制御システムであって、内部(112)を規定するハウジング(110)と、前記内部内に配設される第1の回路基板(120)であって、前記第1の回路基板が、第1の入力/出力コネクタ、第1の処理システム(230)を備える第1の集積回路、および第2の処理システム(232)を備える第2の集積回路を含み、前記第1の処理システムが、第1の処理装置およびRAMベースのプログラマブル論理アレイを含み、前記第2の処理システムが、第2の処理装置およびフラッシュベースのプログラマブル論理アレイを含む、第1の回路基板と、前記内部内に配設される第2の回路基板(122)であって、前記第2の回路基板が、第1の入力/出力コネクタに接続される第2の入力/出力コネクタ、および前記ハウジングから延在する第3の入力/出力コネクタを含み、前記第2の回路基板が、前記第2の回路基板の複数のセンサコネクタと動作的に通信している複数のインターフェース回路を含む、第2の回路基板と、を備える、無人ビークル(UV)用の制御システム。

請求項12

前記第1の処理システムが、第3の処理装置および第4の処理装置を含み、前記第1の処理装置が、アプリケーション処理装置(306)であり、前記第2の処理装置が、共処理装置であり、前記第3の処理装置が、リアルタイム処理装置(310)であり、前記第4の処理装置が、画像処理装置(308)である、請求項11記載の制御システム。

請求項13

前記第2の回路基板が、ビークルナビゲーション集積回路を含む、請求項11記載の制御システム。

請求項14

前記第1の回路基板が、前記第1の処理システムと動作的に通信している第1のメモリを含み、前記第1の回路基板が、前記第2の処理システムと動作的に通信している第2のメモリを含む、請求項11記載の制御システム。

請求項15

前記RAMベースのプログラマブル論理アレイが、機内センサ処理のための少なくとも1つのフィールドプログラマブルゲートアレイ(FPGA)ファブリック加速器を含む、請求項11記載の制御システム。

請求項16

無人ビークル(UV)のための制御システムであって、内部(112)を規定するハウジング(110)と、前記内部内に配設される制御モジュールであって、前記制御モジュールが、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システム(230)および第2の処理システム(232)を含み、前記第2の処理システムが、前記第1の処理システムによる第1のプロセスの実行および前記第2の処理システムによる第2のプロセスの実行に基づいて前記UVの第1のビークルデバイスを制御するように構成される、制御モジュールと、前記内側に配設される担体モジュールであって、前記UVの前記第1のビークルデバイスと前記制御モジュールとの間に入力/出力(I/O)インターフェースを提供するように構成される1以上のインターフェース回路を含む、担体モジュールと、を備える、無人ビークル(UV)のための制御システム。

請求項17

前記第1の処理システムが、第1の処理装置およびRAMベースのフィールドプログラマブルゲートアレイを含み、前記第2の処理システムが、第2の処理装置およびフラッシュベースのフィールドプログラマブルゲートアレイを含み、前記第1の処理装置が、前記第1のプロセスを実行し、前記第2の処理装置が、前記第2のプロセスを実行し、前記フラッシュベースのフィールドプログラマブルゲートアレイが、前記第1のプロセスまたは前記第2のプロセスに基づいて前記第1のビークルデバイスの制御を管理する、請求項16記載の制御システム。

請求項18

前記1以上のインターフェース回路が、前記第1のビークルデバイスと前記第1および第2の処理システムとの間に前記I/Oインターフェースを提供するように構成される、請求項17記載の制御システム。

請求項19

前記第1のビークルデバイスがセンサである、請求項16記載の制御システム。

請求項20

前記第1の処理システムが、少なくとも2つの区分された動作環境を含み、前記少なくとも2つの区分された動作環境が、高整合性区分およびクラスタ区分を含み、前記高整合性区分が、1以上のクリティカルなビークルナビゲーションプロセスの実行のために構成されるリアルタイム動作環境を含み、前記クラスタ区分が、1以上のミッション制御プロセスの実行のために構成される非リアルタイム動作環境を含む、請求項16記載の制御システム。

技術分野

0001

本開示は、概して、無人ビークル、およびより具体的には無人ビークル用の制御システムに関する。

背景技術

0002

無人ビークル(UV)とは、操縦士が乗っていないビークルのことである。典型的には、無人航空機UAV)などのUVは、操縦士によって、搭載された制御システムによって、または遠隔操縦士および搭載された制御システムの組み合わせによって、遠隔で制御される。大半の無人航空機は、ビークル動作を制御するために制御システムを含む。多くの場合、UAV用の制御システムは、慣性航法システムおよび衛星航法システムなどの搭載された航法システムを含む1以上のビークル制御システムを含む。無人航空機は、飛行位置調整および操縦のための加速度計およびジャイロスコープ、ならびに全体的な位置調整および案内路確認のため衛星ベース航法など、慣性航法センサを使用し得る。大半の制御システムは、追加で、画像を撮ることまたはペイロードを伝達することなどの1以上のミッション制御機能を実施するための1以上のミッション制御システムを含む。典型的には、個々のハードウェアコンポーネントは、各ビークル制御システムおよび各ミッション制御システムのためにUAVに搭載されて提供される。

課題を解決するための手段

0003

開示される技術の態様および利点は、以下の説明において部分的に明記されるか、または、説明から明白になり得るか、または、本開示の実践により習得され得る。

0004

本開示の例となる態様によると、無人ビークル(UV)用の制御システムが提供される。制御システムは、内部を規定するハウジングと、内部内に配設され、かつ1以上の処理回路を含む第1の回路基板と、内部内に配設され、かつ第1の回路基板と動作的に通信している第2の回路基板とを備える。1以上の処理回路は、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システムおよび第2の処理システムを含む。第2の回路基板は、UVの複数のビークルデバイスと関連付けられた複数のインターフェース回路、ならびに複数のインターフェース回路と第1および第2の処理システムとの間の入力/出力(I/O)インターフェースを含む。

0005

本開示の例となる態様によると、内部を規定するハウジング、内部内に配設される第1の回路基板、および内部内に配設される第2の回路基板を備える無人ビークル(UV)用の制御システムが提供される。第1の回路基板は、第1の入力/出力コネクタ、第1の処理システムを備える第1の集積回路、および第2の処理システムを備える第2の集積回路を含む。第1の処理システムは、第1の処理装置およびRAMベースのプログラマブル論理アレイを含む。第2の処理システムは、第2の処理装置およびフラッシュベースのプログラマブル論理アレイを含む。第2の回路基板は、第1の入力/出力コネクタに接続される第2の入力/出力コネクタ、およびハウジングから延在する第3の入力/出力コネクタを含む。第2の回路基板は、第2の回路基板の複数のセンサコネクタと動作的に通信している複数のインターフェース回路を含む。

0006

本開示の例となる態様によると、内部を規定するハウジング、内部内に配設される制御モジュール、および内部内に配設される担体モジュールを備える無人ビークル(UV)用の制御システムが提供される。制御モジュールは、異種のフィールドプログラマブルアーキテクチャを有する第1の処理システムおよび第2の処理システムを含む。第2の処理システムは、第1の処理システムによる第1のプロセスの実行および第2の処理システムによる第2のプロセスの実行に基づいてUVの第1のビークルデバイスを制御するように構成される。担体モジュールは、UVの第1のビークルデバイスと制御モジュールとの間に入力/出力(I/O)インターフェースを提供するように構成される1以上のインターフェース回路を含む。

0007

開示される技術のこれらおよび他の特徴、態様、および利点は、以下の説明および添付の特許請求項の範囲を参照してよりよく理解されるものとする。本明細書内に組み込まれ、かつその一部を構成する添付の図面は、開示される技術の実施形態を例証し、説明と共に、開示される技術の原理を説明する役割を果たす。

0008

業者を対象とした、本開示の完全かつ実施可能な開示は、その最良の形態を含め、添付の図を参照する明細書内に明記される。

図面の簡単な説明

0009

本開示の実施形態が実践され得る無人航空機(UAV)の例を描写するブロック図である。
バックプレーンおよびカードアーキテクチャを含むUAV用の典型的な制御システムの例を描写するブロック図である。
本開示の実施形態例に従う搭載された制御システムを有するUAVの例を描写するブロック図である。
本開示の実施形態例に従う搭載された制御システムの制御ボックスのための制御モジュールを備える第1の回路基板を描写するブロック図である。
本開示の実施形態例に従う第1の回路基板の第1の処理システムを描写するブロック図である。
本開示の実施形態例に従う第1の回路基板の第2の処理システムを描写するブロック図である。
本開示の実施形態例に従う制御ボックスのための担体モジュールを備える第2の回路基板を描写するブロック図である。
本開示の実施形態例に従う異種の処理システムのための区分された動作環境の例を描写するブロック図である。
第2の処理システムによって、第1の処理システムにおけるプロセス実行監視するプロセスを説明するフローチャートである。
処理システムの出力に基づいて制御行動を開始するプロセスを説明するフローチャートである。
第1の処理システムによるプロセスの実行を監視し、ビークル機能の制御を第2の処理システムに移行する例を描写するブロック図である。
本開示の実施形態に従う制御ボックスの斜視図である。
本開示の実施形態に従う制御ボックスの内部コンポーネントを示す斜視図である。
本開示の実施形態に従う制御ボックスの展開斜視図である。
本開示の実施形態に従うシステムオンモジュール回路基板の上部斜視図である。
本開示の実施形態に従うシステムオンモジュール回路基板の下部斜視図である。

実施例

0010

これより本開示の実施形態について詳細に言及し、その1以上の例が図面に例証される。各例は、説明として提供されるものであり、開示される実施形態を限定しない。実際、特許請求の範囲または趣旨から逸脱することなく様々な修正形態および変形形態が本開示になされ得ることは当業者には明らかである。例えば、実施形態例の部分として例証および説明される特徴は、さらなる実施形態を得るために別の実施形態と一緒に使用され得る。したがって、本開示は、添付の特許請求項およびそれらの等価物の範囲内にある場合にはそのような修正形態および変形形態を網羅することが意図される。

0011

本明細書および添付の特許請求項において使用される場合、単数形「a」、「an」、および「the」は、文脈によりそうでないことが明白に指示されない限りは、複数指示対象を含む。数値と併せた「約」という用語の使用は、述べられた量の25%以内を指す。

0012

本開示の例となる態様は、無人ビークル(UV)を制御するためのシステムおよび方法、ならびにより具体的には、統合されたビークルおよびミッション管理制御を提供するために制御システムを使用して無人ビークルおよび無人ビークルのビークルデバイスを制御するためのシステムおよび方法を対象とする。実施形態例において、制御システムは、内部を規定するハウジング、および内部内に配設される1以上の回路基板を含む。より具体的には、制御システムは、第1の処理システムおよび第2の処理システムを提供する1以上の集積回路を有する第1の回路基板を含み得る。実施形態例において、第1および第2の処理システムは、多様な、構成可能な、および認証可能なUVアプリケーションを提供するために異種のフィールドプログラマブルゲートアレイアーキテクチャを有する。

0013

いくつかの例において、第1の回路基板は、制御ボックスのための制御モジュールを形成し、UVのためのビークルおよびミッション機能を制御するように構成される。例えば、第2の処理システムは、第1の処理システムによる第1のミッションまたはビークル制御プロセスの実行、および第2の処理システムによる第2のミッションまたはビークル制御プロセスの実行に基づいて、UVの第1のビークルデバイスまたは機能を制御することができる。

0014

制御システムは、追加で、内部内に配設される第2の回路基板を含むことができる。第2の回路基板は、1以上の追加の集積回路を有し、追加の集積回路と第1および第2の処理システムとの間にインターフェースを提供し得る。実施形態例において、第2の回路基板の集積回路は、第2の回路基板の複数のセンサコネクタを介してビークルデバイスに結合するように適合される通信インターフェース回路などのインターフェース回路である。ビークルデバイスは、推進および運動デバイス制御表面、ならびにセンサを含み得る。

0015

いくつかの例において、インターフェース回路は、センサコネクタを介して出力を受信し、デバイス出力に基づいたビークルデバイスデータを第1の回路基板に提供することができる。いくつかの実装形態において、第1の回路基板は、第2の回路基板において第2のI/Oコネクタに結合される第1の入力/出力(I/O)コネクタを含む。第2の回路基板は、追加で、制御システムのハウジングから延在する第3のI/Oコネクタを含み得る。いくつかの例において、第2の回路基板は、制御モジュールなどの第1の回路基板内のUVのビークルデバイス間にI/Oインターフェースを提供するように構成される担体モジュールである。

0016

様々な実施形態において、第1の回路基板は、複数のビークル制御プロセスならびに複数のミッション制御プロセスを実行するように構成され得る。加えて、第2の回路基板は、UVとこれらのビークル制御プロセスおよびミッション制御プロセスとの間にI/Oインターフェースを提供するように構成される。

0017

実施形態例において、第1の処理システムは、1以上の第1の処理装置、およびRAMベースのフィールドプログラマブルゲートアレイなどの揮発性プログラマブル論理アレイを含むことができる。第2の処理システムは、1以上の第2の処理装置、およびフラッシュベースのフィールドプログラマブルゲートアレイなどの不揮発性プログラマブル論理アレイを含むことができる。いくつかの実装形態において、フラッシュベースのフィールドプログラマブルゲートアレイは、1以上の第1の処理装置によって実行される第1のビークルプロセスおよび1以上の第2の処理装置によって実行される第2のビークルプロセスに基づいて、UVの1以上のビークルデバイスの制御を管理する。

0018

いくつかの例において、第1の回路基板は、第1の処理システムを備える第1の集積回路および第2の処理システムを備える第2の回路基板を含む。各処理システムは、中央処理装置(CPU)、アプリケーション処理装置APU)、リアルタイム処理装置(RPU)、共処理装置、および画像処理装置(GPU)などの1以上の処理装置を含み得る。加えて、各集積回路は、それぞれの処理システムの統合された部分を形成するフィールドプログラマブルゲートアレイ(FPGA)などの埋め込み型プログラマブル論理アレイを含み得る。

0019

いくつかの例において、第1の処理システムおよび/または第2の処理システムは各々が、多重処理コアシステムオンチップとして提供され得る。説明されるような処理システムを用いて構成される2つ以上のシステムオンチップが、一緒に、UVのための異種の処理システムを提供し得る。

0020

開示される技術の実施形態例において、第1の処理システムおよび第2の処理システムは、より信頼性が高い、ロバストな、および/または認証可能なUVアプリケーションを提供するために連携する。例えば、第1の回路基板の第1の処理システムは、UVのための第1のプロセスを実行するように構成され得る。第1のプロセスは、UVの第1のビークルデバイスと関連付けられ得る。第2の処理システムは、第1の処理システムによる第1のプロセスの実行を監視するように構成され得る。同様に、第1の処理システムは、第2の処理システムによるプロセスの実行を監視するように構成され得る。

0021

より具体的には、いくつかの例において、第1の処理システムの1以上の第1の処理装置は、複数のビークル管理プロセスを実行するように構成され得る。第1の処理システムの揮発性プログラマブル論理アレイは、複数のミッション制御プロセスを実行するように構成され得る。第2の処理システムの不揮発性プログラマブル論理アレイは、1以上の第1の処理装置によるビークル制御プロセスのうちの1以上の実行を監視するように構成され得る。

0022

いくつかの例において、第2の処理システムは、第1の処理システムによるプロセスの実行の監視に基づいて、1以上の制御行動を開始するように構成される。例えば、第2の処理システムの不揮発性プログラマブル論理アレイは、第1の処理システムと関連付けられた出力を監視するように構成され得る。無効な出力の検出に応答して、第2の処理システムは、制御行動を開始することができる。例として、不揮発性プログラマブル論理アレイは、無効な出力に基づいて第1の処理システムの少なくとも一部分においてリスタートする。別の例において、第2の処理システムの論理アレイは、第1の処理システムによる1以上のプロセスをリスタートし得る。無効な出力は、プロセスまたは処理システムからの出力がないことを含み得、これは例えば、プロセスまたは処理システムに欠陥があるとき、ならびに予期せぬ信号または値が出力として提供されるときに発生し得る。

0023

いくつかの実装形態において、第2の処理システムは、第1の処理システムの監視に基づいて、1以上のUV機能の制御を移行するように構成され得る。例えば、第2の処理システムは、第1の処理システムによって実行される第1のプロセスと関連付けられた無効な出力を検出し得る。呼応して、第2の処理システムは、第1のプロセスと関連付けられた機能またはデバイスの制御を第2のプロセスに移行し得る。例えば、第2の処理システムは、UVデバイスまたは自動操縦機能の制御を第1の処理システムから第2の処理システムへ移行し得る。いくつかの例において、第2の処理システムは、無効な出力の検出に応答して、第2のプロセスを実行するように構成され得る。

0024

開示される技術の実施形態は、特に無人航空機などの無人ビークルの分野におけるいくつかの利益および利点を提供する。1つの例として、本明細書内で説明される技術は、小型かつ軽量の電子ソリューションを使用した無人ビークル(UV)の制御を可能にする。統合された異種の処理システムを有する回路基板は、UVのための複数のビークル制御プロセスおよびミッション管理プロセスを提供する低減されたハードウェア実装を可能にする。加えて、そのようなソリューションは、バックアップ機能、および空中応用の高い認可要件を満たすことができる複数の故障点実装を提供する。さらには、入力/出力(I/O)インターフェースを提供する1以上の回路基板を有するハウジングへのそのような異種の処理システムの統合が、低減された空間および重量要件をさらに可能にする。

0025

開示される技術の実施形態は、コンピューティング技術の分野におけるいくつかの利益および利点を提供する。例えば、開示されるシステムは、UV応用の様々な要求を満たすために多様なコンピューティング環境を提供することができる。複数の集積回路に散在する複数の処理装置は、アプリケーション統合のための種々の高速処理オプションを提供する。ビークルおよびミッション制御プロセスは、危険度および性能ニーズに従って様々なハードウェアおよび/またはソフトウェア区分に割り当てられ得る。さらには、これらの処理装置に、対応する処理装置を有する単一の集積回路上での統合により、密に結合された埋め込み型フィールドプログラマブルゲートアレイが、さらなる多様性および信頼性を提供する。

0026

図1は、例となる無人航空機(UAV)UAV10の概略図である。UAV10は、操縦士の乗車なしに飛行が可能なビークルである。例えば、制限なしに、UAV10は、固定翼航空機ティルトロータ航空機ヘリコプタークワッドプターなどのマルチロータドローン航空機、小型飛行船飛行船、または他の航空機であり得る。

0027

UAV10は、少なくとも1つの推進および運動(PM)デバイス10を含む複数のビークルデバイスを含む。PMデバイス14は、制御された力をもたらし、および/またはUAV10の位置、配向、もしくは場所を維持または変更する。PMデバイス14は、推力デバイスまたは制御表面であり得る。推力デバイスは、推進力または推力をUAV10に提供するデバイスである。例えば、および制限なしに、推力デバイスは、モータ駆動プロペラジェットエンジン、または他の推進力源であり得る。制御表面は、制御表面上を通過する気流の偏向に起因して力を提供する制御可能な表面または他のデバイスである。例えば、および制限なしに、制御表面は、昇降舵方向舵補助翼スポイラ下げ翼スラットエアブレーキ、またはトリムデバイスであり得る。様々なアクチュエータサーボモータ、および他のデバイスが、制御表面を操作するために使用され得る。PMデバイス14はまた、プロペラもしくは回転翼ピッチ角を変更するように構成される機序、または回転翼の傾き角を変更するように構成される機序であり得る。

0028

UAV10は、制限なしに、制御ボックス100を含む搭載された制御システム、地上管制局図1には示されない)、および少なくとも1つのPMデバイス14を含む本明細書に説明されるシステムによって制御され得る。UAV10は、例えば、および制限なしに、地上管制局からUAV10によって受信されるリアルタイムコマンド、地上管制局からUAV10によって受信される事前プログラムされた命令のセット、搭載された制御システムに格納される命令および/もしくはプログラミングのセット、またはこれら制御の組み合わせによって制御され得る。

0029

リアルタイムコマンドは、少なくとも1つのPMデバイス14を制御することができる。例えば、および制限なしに、リアルタイムコマンドは、搭載された制御システムによって実行されるとき、スロットル調整、下げ翼調整、補助翼調整、方向舵調整、または他の制御表面もしくは推力デバイス調整を引き起こす命令を含む。

0030

いくつかの実施形態において、リアルタイムコマンドは、1以上の二次的なデバイス12など、UAV10の追加のビークルデバイスをさらに制御することができる。二次的なデバイス12は、1以上の二次的な機能を実施して、UAVの推進または移動を指示するように構成される電気または電子デバイスである。二次的なデバイスは、UAVの推進または移動に関し得るが、典型的には、ビークル推進力または運動制御直接制御とは無関係の1以上のビークルまたはミッション機能を提供し得る。例えば、物体検出および追跡のために使用される二次的なデバイスは、カメラまたは他のセンサなどのミッション関連のデバイスを含み得る。二次的なデバイス12の他の例は、LIDAR/SONAR/RADARセンサ、GPSセンサ通信デバイスナビゲーションデバイス、および様々なペイロード伝達システムなどのセンサを含み得る。例えば、リアルタイムコマンドは、および制限なしに、搭載された制御システムによって実行されるとき、カメラに画像を撮らせる、通信システムにデータを送信させる、処理コンポーネントに1以上の処理要素をプログラムまたは構成させる命令を含む。

0031

UAV10は、限定ではなく例として描写される。本開示の大部分は無人航空機に関して説明されるが、開示される実施形態の実施形態は、無人海上ビークルおよび無人地上ビークルなどの任意の無人ビークル(UV)と共に使用され得ることを理解されたい。例えば、開示される制御システムは、無人ボート、無人潜水艦、無人自動車、無人トラック、または移動が可能である任意の他の無人ビークルと共に使用され得る。

0032

図2は、UAV用の典型的な制御システム50の例を描写するブロック図である。この例では、制御システムは、複数のカードスロット71、72、73、74、75を有するバックプレーン60を使用して形成される。各カードスロットは、機械および電気規格既定のセットを満たすカード受け入れるように構成される。各カードは、特定のビークルまたはミッション制御機能を実施するように構成される1以上の集積回路を典型的には含む1以上の回路基板を含む。カードスロットは、カードに対する構造支持体、ならびにカードと下層バスとの間の電気的接続を提供する。特定の例は、第1のカードスロット71に据え付けられたCPUカード61、第2のカードスロット72に据え付けられた共処理カード62、およびカードスロット73、74、75に据え付けられたアドオンカード63、64、65をそれぞれ有して描写される。例として、CPUカード61は、プロセッサPCI回路スイッチング回路、および、カード61をカードスロット71に構造的かつ電気的に接続するように構成される電気コネクタを有する回路基板を含み得る。同様に、共処理カード62は、プロセッサ、PCI回路、スイッチング回路、およびコネクタを含み得る。

0033

アドオンカード63、64、65は、1以上のビークルおよび/またはミッション機能を実施するように構成される任意の数およびタイプのカードを含み得る。アドオンカードの例は、入力/出力(I/O)カード、ネットワークカード、操縦およびナビゲーション機能カード、センサインターフェースカード(例えば、カメラ、レーダなど)、ペイロード伝達システム制御カード、画像処理装置(GPU)カード、および特定のタイプのビークルおよび/またはミッション機能のための任意の他のカードを含む。

0034

図2のもののような典型的なバックプレーンアーキテクチャは、各カードが任意の他のスロット内のカードと通信することを可能にするスイッチ66を含む。様々な規格を含む多数の例が、異なるタイプのバックプレーンアーキテクチャを規定するために存在する。例えば、スイッチ66は、カードスロット71、72、73、74、75とは別個に示されるが、いくつかのアーキテクチャは、バックプレーンの特定のスロット内に中央スイッチを置く場合がある。各場合において、ノードデバイスは、スイッチにより互いと通信することができる。5つのカードスロットが図2には描写されるが、バックプレーンは、任意の数のカードスロットを含み得る。

0035

図2のもののようなバックプレーンアーキテクチャを利用するUAV用の搭載された制御システムは、いくつかの機能制御を提供するのに効果的であり得る。加えて、そのようなアーキテクチャは、ハードウェア変更を通じていくらかコンフィギュアビリティを提供し得る。しかしながら、従来のバックプレーンアーキテクチャは、UAVのための実装形態においていくつかの欠点を有し得る。例えば、電気および機械併合型の接続を通じて複数のカードを結合するバックプレーンの構造性能は、一部のUAVの高応力環境に最適ではない場合がある。振動、温度、および他の因子に起因して、機械的および/または電気的故障がバックプレーン内の1以上のカードに対して発生し得る。加えて、そのようなアーキテクチャは、かなりの空間および重量を必要としながらも限られた処理能力をもたらす。各カードは、典型的には、コネクタ、スイッチング回路、通信回路などを含む独自の回路基板を含む。各回路基板がこれらの共通機能のために独自の回路を必要とすることから、バックプレーンアーキテクチャは、比較的高い重量および空間要件をもたらし得る。さらには、コンピューティング能力およびこれらのタイプのシステムの容量は、典型的には、複数カード手法によって制限される。カード間および様々な処理要素間の通信は、低減された計算能力を引き起こし得る。

0036

図3は、開示される技術の実施形態に従う制御システム80を含む無人航空機(UAV)10を描写するブロック図である。制御システム80は、ビークルおよびミッション機能の中央制御を提供する制御ボックス100を含む。制御ボックスは、内部を規定するハウジング110を含む。第1の回路基板120および第2の回路基板122は、ハウジング110の内部内に配設され、I/Oコネクタ126は、以後説明されるように、第2の回路基板122からハウジング110を通って延在する。制御ボックス100は、制御ボックス100の電気コンポーネントから熱を放散するために提供されるヒートシンク118を含む。実施形態例において、ヒートシンク118は、以後説明されるように、ハウジング110の少なくとも一部分を形成し得る。制御システム80は、ビークルまたはミッション制御プロセスを実施する追加の制御ユニットまたは他の要素などの追加のコンポーネントを含み得る。

0037

いくつかの実装形態において、第1の回路基板120は、UAV103のビークルおよびミッション制御プロセスを制御するための制御モジュールを備え、第2の回路基板122は、制御ユニットとUAVの様々なPMデバイスおよび二次的なデバイスとの間の通信インターフェースを提供するための担体モジュールを備える。

0038

いくつかの例において、第1の回路基板は、各々が様々なビークルおよびミッション機能の管理を提供するために再構成可能な処理アーキテクチャを有する複数の異種の処理システムを含む。再構成可能な機能性を有する複数の異種の処理システムは、無人航空機によって実施される多様な機能、ならびにこれらのビークルに典型的に必要とされる高レベルの認可に好適である。

0039

実施形態例において、第2の回路基板122は、第1の回路基板120とUAV10の様々なPMデバイスおよび二次的なデバイスとの間にインターフェースを提供する担体モジュールである。例えば、図3は、推力デバイス30、制御表面32、および位置決定システム34を含むPMデバイスのセットを描写する。加えて、図3は、画像センサ20、レーダセンサ22、LIDARセンサ24、ソナーセンサ26、GPSセンサ28、ペイロード伝達システム36、および通信システム38を含む二次的なデバイスのセットを描写する。第2の回路基板122は、第1の回路基板の対応するI/Oコネクタに接続するI/Oコネクタ、ならびにハウジングから延在するI/Oコネクタを含み得る。加えて、第2の回路基板は、ハウジングから延在する複数のセンサコネクタを含み得る。第2の回路基板は、データを送信および受信するために使用される関連電子回路を含む通信または入力/出力(I/O)インターフェースを提供し得る。より具体的には、通信インターフェースは、第2の回路基板の様々な集積回路のいずれか同士、および第2の回路基板と他の回路基板との間でデータを送信および受信するために使用され得る。例えば、アイテムインターフェースは、I/Oコネクタ126、I/Oコネクタ238、および/またはI/Oコネクタ124を含み得る。同様に、インターフェース回路のうちのいずれか1つにおける通信インターフェースは、別の航空機、センサ、他のビークルデバイス、および/または地上制御などの外部コンポーネントと通信するために使用され得る。通信インターフェースは、好適な有線またはワイヤレスの通信インターフェースの任意の組み合わせであり得る。

0040

いくつかの例において、制御ボックス100は、追加コンポーネントを含み得る。別の実施形態においては、例えば、メザニンカードなどの第3の回路基板が、制御ボックス100内に提供され得る。第3の回路基板は、いくつかの例においては、1以上の不揮発性メモリアレイを含み得る。例えば、ソリッドステートドライブSSD)は、メザニンカード上に1以上の集積回路として提供され得る。さらには、制御ボックス100は、制御モジュールを形成するための追加の回路基板、ならびに追加の担体モジュールを形成するための追加の回路基板を含み得る。

0041

図4は、開示される技術の実施形態例に従う第1の回路基板120を説明するブロック図である。図4において、第1の回路基板120は、無人航空機(UAV)用の制御モジュール(例えば、制御基板)として構成される。実施形態例において、第1の回路基板120は、システムオンモジュール(SOM)カードである。第1の回路基板120は、第1の処理システム230、第2の処理システム232、メモリブロック234、およびI/Oコネクタ238を含む。

0042

第1および第2の処理システムは、任意の好適な数の個々のマイクロプロセッサ電源ストレージデバイス、インターフェース、および他の標準コンポーネントを含み得るか、またはそれらと関連付けられ得る。処理システムは、航空機10の動作に必要な様々な方法、プロセスタスク、計算、および制御/表示機能を実行するように設計される任意の数のソフトウェアプログラム(例えば、ビークルおよびミッション制御プロセス)または命令を含み得るか、またはそれらと連携し得る。メモリブロック234は、対応する処理システムをサポートするように構成される、制限なしに、SDRAMなどの、任意の好適な形態のメモリを含み得る。例えば、第1のメモリブロック234は、第1の処理システム230をサポートするように構成され得、第2のメモリブロック234は、第2の処理システム232をサポートするように構成され得る。任意の数およびタイプのメモリブロック234が使用され得る。例として、各々が個々の集積回路を備える4つのメモリブロックが、第1の処理システム230をサポートするために提供され得、2つのメモリブロックが、第2の処理システム232をサポートするために提供され得る。

0043

I/Oコネクタ238は、第2の回路基板122に動作的な通信リンクを提供するために第1の回路基板122の第1の表面から延在する。

0044

第1の処理システム230および第2の処理システム232は、開示される技術の実施形態例においては、UAV10の多様かつ安定したニーズに好適である、異種かつ再構成可能なコンピューティングアーキテクチャを形成する。第1の処理システム230は、第1の処理プラットフォームを形成する1以上の処理装置302、および第2の処理プラットフォームを形成する1以上のプログラマブル論理回路304を含む。例として、1以上の処理装置302は、中央処理装置を含み得、プログラマブル論理回路304は、RAMベースのフィールドプログラマブルゲートアレイ(FPGA)などの揮発性プログラマブル論理アレイを含み得る。任意の数およびタイプの処理装置は、処理装置302に使用され得る。複数の処理装置302およびプログラマブル論理回路304は、いくつかの実施形態においては概して処理回路と称される、第1の集積回路内に提供され得る。

0045

第2の処理システム232は、第3の処理プラットフォームを形成する1以上の処理装置322、および第4の処理プラットフォームを形成する1以上のプログラマブル論理回路324を含む。例として、1以上の処理装置302は、共処理装置を含み得、プログラマブル論理回路324は、フラッシュベースのFPGAを含み得る。任意の数およびタイプの処理装置は、処理装置324に使用され得る。1以上の処理装置324およびプログラマブル論理回路324は、いくつかの実施形態においては同様に処理回路と称される、第2の集積回路内に提供され得る。

0046

各処理システムにおいて、異なる処理装置タイプならびに異なるプログラマブル論理回路タイプを提供することによって、第1の回路基板120は、処理、信頼性、および高応力付与UAVの動作要件一意的に適した、異種のコンピューティングシステムを提供する。例えば、RAMベースおよびフラッシュベースのFPGA技術は、UAV応用のために両方の長所を活用するために組み合わされる。異種の処理装置302および322ならびに異種のプログラマブル論理回路304および324の固有の能力は、ハードウェアおよびソフトウェア両方の区分された動作環境をサポートする。ビークルおよびミッション管理機能は、危険度および性能ニーズに従って異なる区分に割り当てられ得る。これが、クリティカルな動作に好適な制御および監視アーキテクチャを提供する。例えば、非可逆のクリティカルな機能の制御のためのオンオフまたは赤/緑アーキテクチャが提供される。さらなる例として、フィールドプログラマブルゲートアレイのうちの1以上は、機内センサ処理のためのファブリック加速器を提供するように構成され得る。

0047

図5は、開示される技術の実施形態例に従う第1の処理システム230の追加の詳細事項を説明するブロック図である。図5において、第1の処理システム230は、図4に説明されるように、3つの処理装置302を含む。より具体的には、第1の処理システム230は、アプリケーション処理装置(APU)306、画像処理装置(GPU)308、およびリアルタイム処理装置(RPU)310を含む。処理装置306、308、310の各々は、SDRAMなどの、任意の数およびタイプのメモリを含み得るメモリ312によってサポートされ得る。各処理装置は、処理回路と称される個々の集積回路上に実装される。1つの例において、APU306は、第1の処理回路上に形成され、4つのプロセッサを備えるクアッドコア処理装置を含む。RPU310は、第3の処理回路上に形成され、2つのプロセッサを備えるデュアルコア処理装置を含む。GPU308は、第4の処理回路上に形成され、シングルコア処理装置を含む。第2の処理装置は、以下に説明されるように、第2の処理システムのために提供される。スイッチファブリック316は、処理システム230の様々なコンポーネントを接続する。スイッチファブリック316は、例えば、いくつかの実施形態においては、低電力スイッチおよび中央スイッチを含み得る。通信インターフェース314は、第1の処理システム232を第1の回路基板120に結合する。

0048

プログラマブル論理回路304は、揮発性プログラマブル論理アレイ305を含む。実施形態例において、論理アレイは、RAM論理ブロックまたはメモリセルを含むRAMベースの浮動小数点ゲートアレイなどのRAMベースのプログラマブル論理アレイを含み得る。揮発性プログラマブル論理アレイ305は、通信インターフェース314を通じて第1の処理システムに提供される構成データを用いてプログラムされ得る。例えば、RAMベースのFPGAは、ラッチアレイを備える機構内など、アレイのスタティックメモリ内に、構成データを格納することができる。論理ブロックは、プログラマブル論理回路304がスタートされる、または起動されるときに、プログラム(構成)される。構成データは、外部メモリ(例えば、以後説明されるような第1の回路基板120またはメザニン基板不揮発性メモリ)から、またはUAV10の外部ソースから(例えば、第2の回路基板122を使用して)論理アレイ305に提供され得る。RAMベースのFPGAは、高レベルのコンフィギュアビリティおよびリコンフィギュアビリティを提供する。示されないが、論理アレイ305は、イーサネット登録商標)インターフェースおよびPCIインターフェースなどの様々なプログラムされた回路、ならびに本明細書内で説明される様々なビークルおよびミッション管理プロセスを含み得る。

0049

図6は、開示される技術の実施形態例に従う第2の処理システム232の追加の詳細事項を説明するブロック図である。図6において、第2の処理システム232は、アプリケーション処理装置(APU)326およびメモリ332を含む。1つの例において、APU326は、第2の処理回路上に形成され、4つのプロセッサを備えるクアッドコア処理装置を含む。メモリ332は、SDRAMなどの任意の数およびタイプのメモリを含み得る。スイッチファブリック336は、処理システム232の様々なコンポーネントを接続する。通信インターフェース334は、第1の処理システム232を第1の回路基板120に結合する。

0050

プログラマブル論理回路324は、不揮発性プログラマブル論理アレイ325を含む。実施形態例において、論理アレイ325は、フラッシュ論理ブロックまたはメモリセルを含むフラッシュベースの浮動小数点ゲートアレイなどのフラッシュベースのプログラマブル論理アレイを含み得る。不揮発性プログラマブル論理アレイ325は、通信インターフェース334を通じて第2の処理システムに提供される構成データを用いてプログラムされ得る。例えば、フラッシュベースのFPGAは、構成データをアレイの不揮発性メモリ内に格納することができる。フラッシュメモリが、構成データのストレージの第1のリソースとして使用されるため、RAMベースのメモリは必要とされない。構成データが不揮発性メモリ内に格納されることから、スタートアップまたは起動時に論理アレイへ構成データを読み込むための要件は存在しない。そのようなものとして、フラッシュベースの論理アレイは、起動時に直ちにアプリケーションを実行し得る。さらには、構成データの外部ストレージは必要とされない。フラッシュベースの論理アレイは、論理アレイ内に現在格納されている構成データを上書きするために更新された構成データを提供することによって再プログラムまたは再構成され得る。フラッシュベースの論理アレイは、RAMベースの論理アレイよりも少ない電力消費し得、ならびに、干渉に対してより多くの保護を提供し得る。示されないが、論理アレイ325は、本明細書に説明される様々なビークルおよびミッション管理プロセスのためなど、様々なプログラムされた回路を含み得る。1つの例において、論理アレイ325は、機内センサ処理のための少なくとも1つのFPGAファブリック加速器を含み得る。

0051

図7は、開示される技術の実施形態例に従う第2の回路基板122の追加の詳細事項を描写するブロック図である。図7において、第2の回路基板122は、無人航空機(UAV)用の担体モジュール(例えば、担体カード)として構成される。第2の回路基板122は、制御ボックス100のためのI/O能力を提供するインターフェース回路などの複数の集積回路を含む。インターフェース回路は、センサコネクタを介してUAVの複数のビークルデバイスの出力を受信するように構成される。インターフェース回路は、ビークルデバイスの出力に基づいたビークルデバイスデータを、I/Oコネクタ124を介して第1の回路基板へ提供する。第2の回路基板122は、UAV10のPMデバイスおよび二次的なデバイスへの動作通信リンクを提供するために、制御ユニット100のハウジングから延在するI/Oコネクタ126を含む。加えて、第2の回路基板122は、第1の回路基板120への動作通信リンクを提供するために、第2の回路基板122の第1の表面から延在するI/Oコネクタ124を含む。示されないが、第2の回路基板122は、例えば、ソリッドステートドライブを含むメザニンカードに結合するための追加のI/Oコネクタを含み得る。I/Oコネクタ126、124、および228のうちのいずれか1つまたは組み合わせは、第2の回路基板のインターフェース回路と第1の回路基板の第1および第2の処理システムとの間のI/Oインターフェースを形成し得る。

0052

図7は、制御ボックス100の特定の実装形態において使用され得る場合のインターフェース回路の特定のセットを説明する。しかしながら、任意の数およびタイプのインターフェース回路が特定の実装形態に好適な場合には使用され得ることが理解されるものとする。第2の回路基板122は、LIDAR/SONARインターフェース420、ピトー/スタティックインターフェース422、電気光学グリッド照合システムEOGRS)受信機インターフェース424、および第1の回路基板122と通信するための第1の回路基板インターフェース432などの複数のインターフェース回路を含む。第2の回路基板122はまた、ソフトウェア無線426、ナビゲーションシステム125、コントローラエリアネットワークバス(CANBUS)430、および電源434などのインターフェース回路を含む。いくつかの実施形態において、ナビゲーションシステム428は、慣性計測センサなどの様々なセンサを含む統合ナビゲーションセンサ一式を提供する集積回路である。加えて、第2の回路基板122は、UAV10の複数のビークルデバイス(例えば、PMデバイスまたは二次的なデバイス)と動作的に通信しているいくつかのインターフェース回路を含む。複数のセンサコネクタ458は、UAV10のビークルデバイスに結合するために制御ユニット100のハウジングから延在する。

0053

図7の特定の例において、1以上のパルス幅変調器(PWM)402は、第1のセンサコネクタ458を介して1以上のサーボ442と動作的に通信している。PWMサーボコマンドインターフェースが描写されるが、他のタイプのサーボコマンドインターフェースが使用されてもよい。例えば、アナログ電圧電流ループ、RS−422、RS−485、MILSTD−1553はすべて、可能性のあるサーボ制御信号の例である。GPS受信機404は、第2のセンサコネクタ458を介して1以上のGPSアンテナ444と動作的に通信している。GPSアンテナ444は、GPSセンサ28の一例である。データリンク受信機406は、第3のセンサコネクタ458を介して1以上のデータリンクアンテナ446と動作的に通信している。シリアル受信リンク(SRXL)入力408は、第4のセンサコネクタ458を介してパイロットインコマンド(PIC)受信機448と動作的に通信している。プログラマブル電源ユニット(PSU)410は、第5のセンサコネクタ458を介してサーボ電源450と動作的に通信している。1以上の比較器412は、第6のセンサコネクタ458を介して1以上の離散入力452と動作的に通信している。1以上のドライバ414は、第7のセンサコネクタ458を介して1以上の離散出力454と動作的に通信している。1以上のアナログ−デジタル変換器ADC)416は、第8のセンサコネクタ458を介して1以上のアナログ入力456と動作的に通信している。

0054

図8は、開示される技術の実施形態に従う第1の回路基板120の例を描写するブロック図である。図8は、特定の飛行またはミッションのために構成される場合の第1の回路基板120の特定の実装形態を描写する。図8は、先に説明されるように、第1の処理システム230および第2の処理システム232を描写する。説明を明確にするため、処理システム230および232のコンポーネントのサブセットのみが描写される。第1の処理システム230の簡略化バージョンは、処理装置302および揮発性プログラマブル論理アレイ305を含んで描写される。第2の処理システム232は、処理装置322およびプログラマブル論理アレイ305と共に描写される。

0055

図8は、異種の処理システムにわたって作成される複数の区分された動作環境POE0〜POE7を描写する。図8はまた、開示される主題をさらに例証するために、ビークルおよびミッション制御プロセスの特定の割り当てを描写する。特に、第1の区分された動作環境POE0、第2の区分された動作環境POE1、および第3の区分された動作環境POE2は、1以上の処理装置302において割り当てられる。いくつかの例において、区分された動作環境は、ハードウェア区分である。例えば、POE0は、APU306において割り当てられ、POE1は、RPU310において割り当てられ、POE2は、GPU308において割り当てられる。他の例において、1以上の処理装置から仮想化される異なる仮想マシンなど、区分された動作環境は、ソフトウェア区分である。例えば、APU306、GPU308、およびRPU310のうちの1以上は、3つの区分された動作環境を作成するために仮想化され得る。第4の区分された動作環境POE3は、プログラマブル論理アレイ305に割り当てられる。単一の動作環境が図8には描写されるが、複数の動作環境も、プログラマブル論理アレイ内で作成され得る。1つの例において、自身のプログラマブル論理アレイを有する個々の区分された動作環境は、異なる論理ブロックなどの異なるハードウェア要素を表す。他の例においては、仮想化または他のソフトウェア技法が、個々の区分された動作環境を作成するために使用され得る。さらには、いくつかの実施形態は、処理装置302およびプログラマブル論理アレイ305の両方の組み合わされた仮想化を含む。任意の数および組み合わせのハードウェアプロセッサおよび仮想マシンが、図8に描写されるように個々の区分された動作環境を作成するように使用され得る。

0056

図8において、1以上の第1のビークル制御プロセス(VCP)502および1以上の第1のミッション制御プロセス(MCP)504は、第1の区分された動作環境POE0に割り当てられる。1以上のVCP506および1以上のMCP508は、第2の区分された動作環境POE1に割り当てられる。1以上のMCP510は、第3の区分された動作環境POE2に割り当てられる。1以上のMCP512は、第4の区分された動作環境POE3に割り当てられる。

0057

図8は、複数のビークル制御プロセスおよびミッション制御プロセスが、特定の実装形態のニーズを満たすために複数の区分された動作環境にわたって割り当てられ得ることを例証する。例えば、制御プロセスは、カテゴリ分けされ得、カテゴリは、制御プロセスを特定の区分された動作環境に割り振るために使用される。いくつかの実装形態において、第1の処理システムは、少なくとも2つの区分された動作環境を提供することができる。同様に、第2の処理システムは、少なくとも2つの区分された動作環境を提供することができる。例えば、第1の処理システムは、高整合性区分およびクラスタ区分を含み得る。高整合性区分は、リアルタイム動作環境を含み得る。そのような動作環境は、例えば1以上のクリティカルなビークルナビゲーションプロセスの実行のために構成され得る。他のプロセスが、同様に高整合性区分内に入れられ得る。クラスタ区分は、非リアルタイム動作環境を含み得る。そのような動作環境は、1以上のミッション制御プロセスの実行のために構成され得る。他のプロセスが、同様にクラスタ区分内に入れられ得る。

0058

特定の例として、POE0は、クリティカルな制御プロセスを実行するために使用され得る。例えば、POE0は、モデルベースデザインフローからの自動生成コードを用いた自動操縦、誘導、およびナビゲーションプロセスを含む高整合性区分であり得る。1つの例において、スタンドアローンオペレーティングシステムは、クリティカルなプロセスのために割り当てられる第1の区分された動作環境に使用され得る。POE1は、それほどクリティカルではないが時間依存のビークルおよびミッション制御プロセスを実行するために使用され得る。例えば、ミッションナビゲーションプロセス、データリンク管理プロセス、センサデータ管理プロセス、および/または地上局/他のC2プロセスは、第2の区分された動作環境に割り当てられ得る。さらなる例として、センサ処理ならびに健康および/または他のパラメータバックエンドパラメータ分析などは、第3の区分された動作環境POE2に割り当てられ得る。最後に、第4の区分された動作環境POE3は、画像分析ならびに物体検出および追跡などの高処理要件アプリケーションに割り当てられ得る。例えば、センサ関係ナビゲーションおよびロボット知覚認知が、第4の区分された動作環境において実施され得る。他の例において、ターゲッティングおよび代替ナビゲーションソースを含むセンサ収集のgeo登録は、POE3に割り当てられ得る。加えて、無線報収集、およびペイロードデータ普及のためのフレキシブルなデータリンクを含むソフトウェア無線が割り当てられ得る。いくつかの例において、POE1、POE2、およびPOE3のうちの1以上は、高整合性区分から隔離されるミッション制御プロセスのための仮想化されたコンピューティングクラスタ形態であり得る。例は説明としてのみ提供され、多数の他の任意選択の割り当てが、特定の実装形態の要件に従って行われ得るということを理解されたい。

0059

第2の処理システム232について、第5の区分された動作環境POE4は、追加のビークル制御プロセスのために割り当てられ得る。いくつかの例において、POE4は、バックアップナビゲーションおよび操縦プロセスなどのクリティカルなおよび/または時間依存のビークル制御プロセスを実行するために使用され得る。第6の区分された動作環境POE5は、追加のミッション制御プロセスのために割り当てられ得る。いくつかの例において、POE5は、それほどクリティカルではないか、または時間依存のミッション制御プロセスを実行するために使用され得る。第7の区分された動作環境POE6は、プログラマブル論理アレイ325に割り当てられ得る。この例では、POE6は、1以上のビークル制御プロセスの実行のために割り当てられる。具体的な例として、ナビゲーション監視および/または制御プロセスは、1つの実施形態において、第7の区分された動作環境POE6において構成され得る。以後より詳細に説明されるように、1以上の監視および/または制御プロセスは、1つの実施形態において、POE6において実施され得る。

0060

第1の回路基板120によって提供される異種の処理システムは、UAVの多様かつ高信頼性要件に対処するために一意的に置かれる。より具体的には、異種の処理システムは、監視、修正、およびバックアップ機能を提供するために2つの完全に異なる処理システムによるジョイント処理を可能にする。例えば、第1の処理システム230のうちの1以上のコンポーネントは、第2の処理システム232において1以上のプロセスの実行を監視し、その監視実行に基づいて制御行動を生成し得る。同様に、第2の処理システム232の1以上のコンポーネントは、第1の処理システム234において1以上のプロセスの実行を監視し、その監視された実行に基づいて制御行動を生成し得る。例として、第2の処理システムは、第1の処理システムによるプロセスの実行と関連付けられた1以上の異常を検出し、そのプロセスおよび/または第1の処理システムをリスタートし得る。追加の例として、第2の処理システムは、第1の処理システムと関連付けられた検出された異常に応答してバックアッププロセスを実行し得る。さらに別の例において、第2の処理システムは、第1の処理システムの出力を監視し、第2の処理システムの出力との一致についてチェックし得る。一致に応答して、ビークルデバイスを有効にすることなどの制御行動が開始され得る。

0061

図9は、開示される技術の実施形態に従う異種の処理システムによる管理プロセスのジョイント処理のプロセス600を説明するフローチャートである。プロセス600は、第1の処理システムによるプロセスの実行を第2の処理システムによって監視することを説明するが、本プロセスは、同様に、第2の処理システムによるプロセスの実行を監視するために第1の処理システムによって使用され得ることを理解されたい。1つの例において、プロセス600は、処理システムのプログラマブル論理アレイ内で専用プロセスによって実施され得る。他の例において、プロセス600は、1以上の処理装置によって実施され得る。

0062

プロセス602において、第1のプロセスは、第1の処理システムによって実行される。例えば、アプリケーションおよび他の命令セットが、1つもしくは複数の処理装置、および/または第1の処理システムの揮発性プログラマブル論理アレイによって実行され得る。

0063

プロセス604において、第2の処理システムは、第1の処理システムにおける第1のプロセスの実行を監視する。いくつかの実装形態において、プロセスの実行を監視することは、第1の処理システムの出力を監視することを含む。他の例において、プロセスの実行を監視することは、第1の処理システムによるプロセスの実行と関連付けられた1以上の異常を監視することを含む。

0064

プロセス606において、第2の処理システムは、第1のプロセスの出力が有効であるかどうかを決定する。いくつかの例において、出力が有効であるかどうかを決定することは、第1の処理システムが出力を生成しているかどうかを決定することを含む。第1の処理システムが出力を生成している場合、第2の処理システムは、出力が有効であると決定する。別の例において、出力を監視することは、出力が有効な信号を含むかどうかを決定することを含む。例えば、第2の処理システムは、出力が第1の処理システムにおいて実行されている第1のプロセスと一致する信号を含むかどうかを決定することができる。別の例において、第2の処理システムは、出力が別の出力と整合するか、またはそれと一致を共有するかを決定することができる。例えば、第2の処理システムは、1つの例において、第1の処理システムの出力が、第2の処理システムの出力と整合するか、またはそれと同じであるかを決定することができる。

0065

プロセス608において、プロセス600は、第1のプロセスの出力が、有効であることおよび/または別の出力と一致を共有することが決定されたかどうかに基づいて分岐する。第1のプロセスの出力が有効であることが決定される場合、プロセス610において第1の制御行動が無人航空機に対して生成される。第1のプロセスの出力が無効であることが決定される場合、プロセス612において第2の制御行動が無人航空機に対して生成される。以後より詳細に説明されるように、第1の制御行動は、第1のプロセスの出力を提供することを含み得る。第2の制御行動は、第1のプロセスまたは第1の処理システムをリスタートすること、バックアッププロセスを実行すること、新規プロセスを構成すること、または他の好適な行動を含み得る。

0066

図10は、第2の処理システムによって第1の処理システムの実行を監視すること、またはその逆に基づいて、制御行動を開始するプロセス650を説明するフローチャートである。より具体的には、プロセス650は、第1の処理システムの無効な出力に基づいて生成され得る第2の制御行動を説明する。例えば、プロセス650は、図9に示されるプロセス600のプロセス612において第2の処理システム232によって実施され得る。

0067

プロセス652において、プロセス650は、無効な出力信号と関連付けられた第1のプロセスがUAVの高危険度機能と関連付けられるかどうかを決定する。例えば、第2の処理装置は、無効な出力が検出されたプロセスのタイプに基づいて異なる行動を取り得る。この様式では、第2の処理システムは、様々な実装形態の特定の要件に適合され得る。特定の例において、すべてのビークル制御プロセスは、高危険度ビークル機能と関連付けられると見なされ得る。同様に、ナビゲーションまたは特定のセンサデータ管理などのミッション管理プロセスのサブセットは、高危険度機能と関連付けられると見なされ得る。

0068

高危険度機能に応答して制御行動が開始されている場合、プロセス654においてプロセス652は継続する。プロセス654において、第1のプロセスのためのバックアッププロセスは、第2の処理システムによって実行される。いくつかの例において、第2の処理システムは、1以上の処理装置322内でバックアッププロセスを実行する。他の例において、第2の処理システムは、プログラマブル論理回路324内でバックアッププロセスを実行する。

0069

プロセス656において、機能制御は、バックアッププロセスに移行される。例えば、第2の処理システムは、高危険度機能の制御を第1のプロセスからバックアッププロセスへ移行することができる。バックアッププロセスは、無効な出力を検出する前に第2の処理システムによって実行され得るということを理解されたい。例えば、バックアッププロセスは、第2の処理システム内ですでに実行している場合がある。第1の処理システムからの無効な出力に応答して、機能制御は、バックアッププロセスに移行され得る。

0070

バックアッププロセスへの機能制御の移行後、または機能が高危険度機能ではないという決定に応答して、プロセス658においてプロセス650は継続する。プロセス658において、プロセス650は、第1の処理システムが危険にさらされていたかどうかを決定する。例えば、第2の処理システムは、無効な出力が第1の処理システムにおける第1のプロセスの無許可の修正と関連付けられるかどうかを決定することができる。いくつかの例において、第2の処理システムは、第1の処理システムの予期しない出力に応答して無許可の修正を検出し得る。他の例において、第2の処理システムは、悪性コードの存在によって無許可の修正を検出し得る。

0071

第1の処理システムが危険にさらされていた場合、プロセス664においてプロセス650は継続する。プロセス664において、第2の処理システムは、一次プロセスのための更新された構成データおよび/または更新された命令セットを取得する。例えば、更新された構成データは、メモリ332から、例えば、地上局によって送信される情報から遠隔で、取得され得る。

0072

プロセス666において、第1の処理システムは、更新された構成データおよび/または命令セットに基づいて再構成および/または事前プログラムされる。例えば、第2の処理システムは、更新された構成データファイルおよび/または命令セットを第1の処理システムに送信し得る。第1の処理システムの1以上の処理装置は再プログラムされ得、および/またはプログラマブル論理アレイは再構成され得る。いくつかの例において、一次プロセスは、第1の処理システムのその後の無許可の修正を回避するために再構成され得る。例えば、一次プロセスは、最初に第1の処理システムを危険にさらすために使用されていた可能性のある脆弱性のその後の不当利用を回避するために修正され得る。

0073

プロセス670において、機能制御は、第1の処理システムへと移行して戻される。いくつかの例において、プロセス670は、機能制御をバックアッププロセスから再構成された一次プロセスへ移行することを含む。

0074

第1の処理システムが危険にさらされていない場合、プロセス660においてプロセス650は継続する。プロセス660において、プロセス650は、第1の処理システムをリスタートするか、または第1の処理システムによる第1のプロセスの実行をリスタートする。例えば、第2の処理システムは、第1のプロセスの実行をリスタートし得るか、または無効な出力の原因を緩和するために第1の処理システムをその全体においてリスタートし得る。例えば、無効な出力は、第1の処理システムの電力または他の障害に起因する出力信号の損失として検出され得る。第1の処理システムまたは第1のプロセスをリスタートすることは、ここでも、有効に生成される出力を引き起こし得る。機能制御がプロセス656において先にバックアッププロセスに移行されていた場合には、プロセス662において、機能制御は、一次プロセスに移行される。

0075

図11は、開示される技術の実施形態例に従う、第1の回路基板120、および第2の処理システム232によって実施され得る監視プロセスを描写するブロック図である。別の例において、同様のプロセスが、第1の処理システム230によって実施され得る。

0076

第1の処理システム230は、第1のUAV機能のための一次制御プロセスを実行するリアルタイム処理装置(RPU)310を有して描写される。例として、一次制御プロセスは、メモリ内に格納されかつRPU310によって実行される第1の命令セットを含み得る。一次制御プロセス702は、1以上のサポートプロセス704に提供される出力722を生成する。サポートプロセス704は、第1のUAV機能と関連付けられる。例として、一次制御プロセスは、センサデータに基づいてUAVの操縦をナビゲートするための出力コマンドを生成するように構成される自動操縦プロセスであり得る。1以上のサポートプロセス704は、パルス幅変調(PWM)サーボコマンド生成ユニットを含み得る。PWMサーボコマンド生成ユニットは、自動操縦プロセスの第1の出力722からコマンドを受信し、出力724として、適切なPWMサーボコマンドを生成し得る。別の例において、一次制御プロセス702は、ペイロード伝達制御プロセスであり得る。PWMサーボコマンドが説明されるが、シリアルデータバスアナログ位相振幅など、任意のタイプのサーボコマンド信号およびサーボコマンド生成ユニットが使用され得る。

0077

第2の処理システム232は、これも第1のUAV機能と関連付けられる1以上のサポートプロセス708を含む。例として、サポートプロセス708は、いくつかの例において、直並列変換器プロセスを含み得る。直並列変換器プロセスは、連続的なPWMサーボコマンドを受信し、バッファ内に格納され得るPWMコマンドを生成し得る。サポートプロセス708は、出力726をプロセスモニタコントローラ710に提供する。プロセスモニタ/コントローラ710は、一次制御プロセス702が有効な出力を生成しているかどうかを決定するように構成される。1つの例において、プロセスモニタ/コントローラ710は、一次制御プロセス702が第1の出力722を生成しているかどうかを決定するために、出力726がサポートプロセス708から受信されるかどうかを決定するように構成される。別の例において、プロセスモニタ/コントローラ710は、一次制御プロセス702が有効である第1の出力722を生成しているかどうかを決定するために、出力724がサポートプロセス708によって受信されるかどうかを決定するように構成される。別の例において、プロセスモニタ/コントローラ710は、第1の出力722が有効であるかどうかを決定するために、出力726の内容が有効であるかどうかを決定するように構成される。プロセスモニタ/コントローラ710が、出力722が有効であることを決定する場合、出力728が提供される。1つの例において、出力728は、サポートプロセス708から受信されるPWMサーボコマンドを含む。

0078

サポートプロセス708は、第2の処理システム232のAPU326によって実行されるバックアップ制御プロセス706から第2の出力732を受信するようにさらに構成される。例えば、バックアップ制御プロセス706は、バックアップ自動操縦プロセスまたはバックアップペイロード伝達プロセスであり得る。サポートプロセス708は、1つの例において、バックアップ自動操縦プロセスからコマンドを受信し、PWMサーボコマンドを生成し得る。サポートプロセス708は、プロセスモニタ/コントローラ710に提供される出力734を生成する。プロセスモニタ/コントローラ710が、一次制御プロセス702の出力722が無効であることを決定する場合、プロセスモニタ/コントローラ710は、バックアップ制御プロセスの出力732を含む出力736を生成することができる。

0079

いくつかの実装形態において、プロセッサモニタ/コントローラ710は、第1の処理システム230の第1の出力722が有効であるかどうかを、第1の出力を第2の処理システムからの第2の出力732と比較することに基づいて決定し得る。例えば、プロセスモニタ/コントローラ710は、第1の出力722および第2の出力732が整合する、または別途一致を有することを決定することができる。第1の出力722と第2の出力732との間に一致が存在する場合、プロセッサモニタ/コントローラ710は、第1の出力722が有効であることを決定し得る。

0080

図11は、プロセスモニタ/コントローラ710が、一次制御プロセス702と関連付けられた無効な出力に応答してバックアップ制御プロセス706を有効化する特定の例である。他の例において、プロセスモニタ/コントローラ710は、ビークルデバイスを有効にするように、または、各処理システムによって実行されるプロセスの出力に基づいて特定の機能を開始するように構成され得る。例えば、ペイロード伝達システムは、第1の処理システムによって生成される出力と第2の処理システムによって生成される出力との間の一致に基づいて、有効化または活性化され得る。

0081

これより図12図16を参照すると、改善された制御ボックス100およびそのコンポーネントのさらなる実施形態が全体的に提供される。論じられるように、本開示に従う制御ボックス100は、無人航空機(UAV)の動作を制御する様々な電気/コンピューティングコンポーネントを全体的に収納し、したがって制御ボックス100は、UAV上に全体的に装着される。本開示に従う制御ボックス100は、それらのモジュラ設計に起因して特に有利であり、ヒートシンク、カバー、および/または補強材などの、本明細書内で論じられるような、制御ボックス100の様々なコンポーネントは各々、そのような各々のコンポーネントのための様々な異なる設計と交換可能である。本明細書内で論じられる特定の特徴は、そのようなモジュラ性を促進するのに役立つ。加えて、本明細書内で論じられるように、ヒートシンク、補強材、およびシステムオンモジュール(「SOM」)回路基板などの、そのような制御ボックス100の様々な特徴は、SOM回路基板からおよび制御ボックス100から全体的に熱を伝達するための有利な熱伝達特徴を含む。他の有利な特徴が本明細書内で論じられる。

0082

本開示に従う制御ボックス100は、示されるように、横方向102、縦方向104、および横断方向106を規定し得る。そのような方向102、104、106は、制御ボックス100のための直交座標系を一緒に規定し得る。

0083

制御ボックス100は、内部112を規定するハウジング110を含み得る。例示的な実施形態におけるハウジング110は、カバー114および1以上の補強材116を含む。いくつかの実施形態において、単一の補強材116のみが、制御ボックス100において利用されるが、代替の実施形態においては、2つ以上の補強材116が利用され得る。ハウジング110がカバー114および補強材116を含む実施形態において、少なくとも1つのそのような補強材116は、カバー114と接触して取り外し可能に接続され、補強材116は、横断方向106に沿って互いの上およびハウジング110の上に積層される。制御ボックス100は、ヒートシンク118をさらに含み得る。ヒートシンク118は、複数の補強材116のうちの1つと接触しているなど、ハウジング110に取り外し可能に接続され得る。ヒートシンク118は、横断方向106に沿って補強材116およびハウジング110の上にさらに積層され得る。

0084

1以上の回路基板は、内部112内に配設され得る。例えば、第1の回路基板120は、内部112に配設され得る。例示的な実施形態において、第1の回路基板120は、本明細書内で論じられるような例となるSOM回路基板200などのシステムオンモジュール(SOM)回路基板である。そのような第1の回路基板120は、例示的な実施形態において、補強材114とヒートシンク118との間など、ハウジング110とヒートシンク118との間に位置付けられ得る。さらに、第1の回路基板120は、第1の回路基板120からの熱がヒートシンク118を通じて第1の回路基板120から放散されるようにヒートシンク118と接触状態にあり得る。加えて、第1の回路基板120は、補強材114と接触状態にあり得る。

0085

例えば、第1の回路基板120は、1以上のコンピューティングコンポーネントを含み得る。そのようなコンピューティングコンポーネントは、第1の処理システム230、第2の処理システム232、および/または1つもしくは複数のメモリブロック234を含み得、それらのすべてが、SOM回路基板200の文脈においてなど、本明細書内で論じられる。さらに、サーマルインターフェース材料236(SOM回路基板200の文脈において以下に詳細に論じられる)は、そのようなコンピューティングコンポーネントのうちの1以上の上に配設され得る。例示的な実施形態において、コンピューティングコンポーネントのうちの1以上の上に配設されるサーマルインターフェース材料236などの、第1の回路基板120は、ヒートシンク118および/または補強材116に接触し得る。

0086

いくつかの実施形態において、サーマルインターフェース材料236は、ヒートシンク118と接触状態にあり得る。特に、1以上のコンピューティングコンポーネント(SOM回路基板200の文脈において以下に論じられるような回路基板120の第1のフェース面210上に装着される第1の処理システム230、第2の処理システム232、および/または1以上のメモリブロック234)上に配設されるサーマルインターフェース材料236は、ヒートシンク118、例えばその底130と接触状態にあり得る。

0087

加えてまたは代替的に、補強材116は、複数の指部140を含み得る。指部140は、支持および熱伝達目的のために他のコンポーネントに接触する補強材116の概してプレーナ型の内表面である。第1の回路基板120は、そのような指部140に接触し得る。特に、1以上のコンピューティングコンポーネント(SOM回路基板200の文脈において以下に論じられるような回路基板120の第2のフェース面212上に装着される1以上のメモリブロック234)上に配設されるサーマルインターフェース材料236は、指部140と接触状態にあり得る。

0088

例示的な実施形態において、補強材116は、外枠142および1以上の横材144を含む。補強材116は、加えて、指部140を含み得る。第1の回路基板120が補強材116に接触するとき、第1の回路基板120は、外枠142および/または横材144のうちの1以上に接触し得、また上に論じられるように指部140にさらに接触し得る。

0089

例示的な実施形態において、ヒートシンク118は、金属から形成される。ヒートシンク118は、基部130を含み得る。基部は、例示的な実施形態において、第1の回路基板120、例えば上に論じられるようなそのコンポーネントと接触状態にあり得る。さらに、いくつかの例示的な実施形態において(図示されない)、ヒートシンク118は、基部130から外向きに延在する複数のフィン132を含み得る。これらの実施形態において、ヒートシンク118は、フィン132により制御ボックス100からの対流熱伝達を提供し得る。他の実施形態において、図12図14に例証されるように、フィン132は提供されない場合があり、ヒートシンク118は、例えば制御ボックス100が装着される主題のUAV内の他のコンポーネントとの基部130の接触により制御ボックス100からの対流熱伝達を提供し得る。依然として他の実施形態において、ヒートシンク118は、使い捨てまたはリバーシブル相変化材料液体冷却材料、および/または熱伝達を促進するための他の好適なコンポーネントをさらに含み得る。

0090

制御ボックス100は、第2の回路基板122をさらに含み得る。第2の回路基板122は、例えば、インターフェース回路を形成する様々な集積回路を含む、ソナー、レーダ、GPS、無線などに関連したコンポーネントなどの通信関連コンポーネントを概して含む担体カードタイプの回路基板であり得る。第2の回路基板は、内部112内に配設され得る。例えば、そのような第2の回路基板122は、例示的な実施形態において、カバー114と補強材116との間に位置付けられ得る。さらに、第2の回路基板122は、補強材116と接触状態にあり得る。

0091

例示的な実施形態において、第2の回路基板122は、第1の回路基板120と動作的に通信している。例えば、第2の回路基板122は、1以上の入力/出力コネクタ124をさらに含み得、これらは、第1の回路基板120の相手側入力/出力コネクタ(SOM回路基板200実施形態におけるコネクタ238など)に動作的に接触するために第2の回路基板122上に位置付けられる。

0092

いくつかの実施形態において、第2の回路基板122は、1以上のセンサコネクタ125をさらに含み得る。そのようなセンサコネクタ125は、例えば図12図14に示されるような縦方向104に沿って、または別の好適な方向に、ハウジング110から延在し得る。これらのセンサコネクタ125は、例えば、制御ボックス100が装着されるUAVに装着され得る好適な外部センサまたは他の二次的なデバイス12(本明細書内で論じられるものなど)への第2の回路基板122の接続のためのポートであり得る。

0093

制御ボックス100は、ハウジング110から延在する1以上の入力/出力コネクタ126を追加で含み得る。例示的な実施形態において、そのようなコネクタ126のうちの1以上は、第2の回路基板122のコンポーネントである。そのような入力/出力コネクタ126は、制御ボックス100およびそのコンポーネントを、例えば、制御ボックス100が装着されるUAVの他のコンポーネントに接続し得る。いくつかの実施形態において、図12図14に例証されるように、入力/出力コネクタ126は、ハウジング110の終端フェースプレート115を通るなどして、縦方向104に沿ってハウジング110から延在する。他の実施形態において、入力/出力コネクタ126は、カバー114を通るなどして、横断方向106に沿ってハウジング110から延在する。

0094

いくつかの実施形態において、制御ボックス100は、メザニンカード128をさらに含み得る。メザニンカード128は、内部112内に配設され得、第2の回路基板122と動作的に通信し得る。メザニンカード128は、例えば、第2の回路基板122とカバー114との間に配設され得る。いくつかの実施形態において、入力/出力コネクタ126のうちの1以上は、メザニンカード128のコンポーネントである。

0095

示されるように、ヒートシンク118およびハウジング110のコンポーネントは、貫通孔を含み得る。様々な貫通孔が、制御ボックス100の様々なコンポーネントのモジュラ性を促進するために有利に整列し得る。例えば、複数の貫通孔150は、横断方向106に沿うなどして、ヒートシンク118の基部130を通って延在し得る。そのような貫通孔150は、パターンで配置され得る。さらに、複数の貫通孔は、横断方向106に沿うなどして、ハウジング110を通って延在し得る。そのような貫通孔は、パターンで配置され得る。そのような貫通孔は、例えば、横断方向106に沿ってカバー114を通り、かつパターンで延在する貫通孔152、および横断方向108に沿って補強材116を通り、かつパターンで延在する貫通孔154を含み得る。例示的な実施形態において、貫通孔150、152、および154などの、基部130およびハウジング110内の貫通孔のパターンは同一である。したがって、留め具は、制御ボックス100のそのようなコンポーネントを一緒に留めるために、貫通孔150、152、154を通って挿入され得る。とりわけ、そのような同一パターンは、そのようなコンポーネントの異なるバージョンがモジュール方式で互いと交換され得るように、多種多様な異なるタイプのヒートシンク118およびハウジング110(ならびにそれらのカバー114および補強材116)にまで及び得る。

0096

ヒートシンク118が、ハウジング110、例えばその補強材116に接触するとき、そのようなコンポーネントは、「さねはぎ継ぎ」タイプの特徴を使用して組み合わさり得る。そのような特徴は、有利には、適切な整合を確実にするためにコンポーネントを互いに対して配向し、また、有利には、電磁干渉EMIフィルタとして機能する。

0097

これより図15および図16を参照すると、本開示に従う制御ボックス100は、上に論じられるような第1の回路基板120であり得るシステムオンモジュール(SOM)回路基板200を含み得る。SOM回路基板200は、示されるように、横方向202、縦方向204、および横断方向206を規定し得る。そのような方向202、204、206は、SOM回路基板200のための直交座標系を一緒に規定し得る。SOM回路基板200が制御ボックス100に据え付けられるとき、方向202、204、206は、それぞれの方向102、104、106に対応し得る。

0098

SOM回路基板200は、複数の外表面を含む本体208を有し得る。例えば、本体208は、第1のフェース面210および第2の対向のフェース面212を含み、それら両方が、横方向202および縦方向204によって規定される平面内に全体的に延在する。本体208は、第1の端面214および対向の第2の端面216をさらに含み、それら両方が、横方向202および横断方向206によって規定される平面内に全体的に延在する。本体208は、第1の側面218および対向の第2の側面220をさらに含み、それら両方が、縦方向204および横断方向206によって規定される平面内に全体的に延在する。

0099

一般に、SOM回路基板200およびその本体208は、示されるように、超直方体形状を有する。したがって、第1および第2の端面214、216はまた、各々が、横方向202に沿って最大長である長さ222を有する。第1および第2の側面218、220はまた、各々が、縦方向204に沿って最大長である長さ224を有する。示されるように、例示的な実施形態において、最大長224は、最大長222よりも大きい。

0100

SOM回路基板200は、複数のコンピューティングコンポーネントをさらに含み得る。各コンピューティングコンポーネントは、第1のフェース面210または第2のフェース面212上など、本体208に装着され得る。例えば、コンピューティングコンポーネントは、第1の処理システム230、第2の処理システム232、および複数のメモリブロック234を含み得る。とりわけ、第1および第2の処理システム230、232ならびにメモリブロック234は、例示的な実施形態において、一緒に動作する2つの処理システム230、232を有する統一されたコンピューティングシステム内に一緒に統合され得る。したがって、例えば、第1の処理システム230は、第2の処理システム232を監視およびバックアップすることができ、第2の処理システム232は、第1の処理システム230を監視およびバックアップすることができる。

0101

いくつかの実施形態において、例えば、第1の処理システム230は、ランダムアクセスメモリ(RAM)ベースの処理システムであり得る。加えてまたは代替的に、第2の処理システム232は、いくつかの実施形態において、フラッシュメモリベースの処理システムであり得る。加えてまたは代替的に、メモリブロック234は、RAMメモリブロックであり得る。

0102

示されるように、例示的な実施形態において、第1および第2の処理システム230、232は、本体208の第1のフェース面210に装着され得る。しかしながら、代替的に、第1および第2の処理システム230、232のうちの1つまたは両方は、本体208の第2のフェース面212に装着され得る。さらに、いくつかの実施形態において、メモリブロック234のうちの少なくとも1以上は、第1のフェース面210に装着され得る。加えてまたは代替的に、メモリブロック234のうちの少なくとも1以上は、第2のフェース面212に装着され得る。

0103

いくつかの実施形態において、サーマルインターフェース材料236は、コンピューティングコンポーネントのうちの1以上の上に配設され得る。サーマルインターフェース材料236は、本明細書内で論じられるように、そのようなコンピューティングコンポーネントから制御ボックス100の他のコンポーネントへの熱伝達を促進し得る。例えば、好適なサーマルインターフェース材料236は、例えば硬化性であり得る比較的柔軟な材料であり得る。例示的な実施形態において、そのような材料236は、揺変性材料であり得る。例示的な実施形態において、そのような材料236は、3.6W/m・Kなど、3.4〜3.8W/m・Kなどの、3.2〜4W/m・Kの熱伝導率を有し得る。1つの好適な材料は、The Bergquist Companyから市販されているGap Filler 3500S35である。

0104

例示的な実施形態において、サーマルインターフェース材料236は、第1のフェース面210に装着されるメモリブロック234のうちの1つもしくは複数、および/または第2のフェース面212に装着されるメモリブロック236のうちの1つもしくは複数など、メモリブロック234上に配設され得る。加えてまたは代替的に、サーマルインターフェース材料236は、第1の処理システム230および/または第2の処理システム232上に配設され得る。

0105

1以上の入力/出力コネクタ238が、追加で本体208に装着され得る。これらのコネクタ238は、SOM回路基板200を、制御ボックス100内の、本明細書内で論じられるような他の回路基板に接続し得、したがって、SOM回路基板200とそのような他の回路基板間の通信を可能にする。コネクタ238は、例えば、示されるように第2のフェース面212に装着され得るか、または代替的に、第1のフェース面210に装着され得る。いくつかの実施形態において、コネクタ238は、第1の側面218に隣接して、したがって横方向202に沿って第2の側面220よりも第1の側面218の近くに、配設され得る。これらの実施形態のいくつかにおいて、コネクタ238が第2の側面220に隣接して提供されない場合がある。さらに、コネクタ238の縦軸は、示されるように、縦方向204に沿って整列され得る。

0106

さらに例証されるように、複数の取付穴240が、本体208を通って延在し得る。これらの取付穴240のうちの1以上は、例えば、SOM回路基板200を制御ボックス100内の他のコンポーネントに接続するために利用され得る。各取付穴240は、第1のフェース面210および第2のフェース面212を通って、かつそれらの間を、横断方向206に沿って延在し得る。

0107

体内の取付穴240の場所は、特に有利なものであり得る。例えば、取付穴240の第1のアレイ242は、第1の側面218に隣接して、および例示的な実施形態においては、横方向202に沿ってコネクタ238と第1の側面218との間に配設され得る。第1のアレイ242の取付穴240は、縦方向204に沿って、互いから離間され得る。例示的な実施形態において、第1のアレイ242は、3つ以上の取付穴を含み得るが、代替の実施形態においては、2つの取付穴が利用され得る。取付穴240の第2のアレイ244は、第2の側面220に隣接して配設され得、および例示的な実施形態においては、横方向202に沿って、第1の側面218からの第1のアレイ244と同じ距離だけ第2の側面220から間隔をあけられ得る。第2のアレイ244の取付穴240は、縦方向204に沿って、互いから離間され得る。例示的な実施形態において、第2のアレイ244は、3つ以上の取付穴を含み得るが、代替の実施形態においては、2つの取付穴が利用され得る。第1および第2のアレイは、有利には、両方が、SOM回路基板200を制御ボックス100内の他のコンポーネントに接続し、そのようなコンポーネントに対するSOM回路基板200の任意の相対運動を最小限にし得る。

0108

加えて、1以上の第3の取付穴246は、横方向202に沿って第1のアレイ242と第2のアレイ244との間に配設され得る。例示的な実施形態において、1以上の第3の取付穴246は、横方向202に沿うなどして、第1の側面218と第2の側面220との間に概して中央に位置付けられ得る。第3の取付穴246は、したがって、横方向202に沿って、第1のアレイ242および第2のアレイ244から均等に間隔をあけられ得る。さらに、単一の第3の取付穴246のみが利用される実施形態においては、第3の取付穴246は、縦方向204に沿うなどして、第1の端面214と第2の端面216との間に概して中央に位置付けられ得る。第3の取付穴246は、そのような穴246がSOM回路基板200の使用中の共鳴周波数問題を低減し、SOM回路基板200に改善された剛性を提供することから、特に有利であり得る。

0109

いくつかの実施形態において、複数のビア250が、SOM回路基板200内に提供され得る。各ビアは、横断方向206に沿って本体208を通って延在し得、第1のフェース面210および/または第2のフェース面212から突出し得る。ビア250は、第1の側面218および/または第2の側面220に隣接して位置し得る。ビア250は、例示的な実施形態において、金または銅などの金属材料から形成され得、本体208内から熱を伝達し、この熱を本体208およびSOM回路基板200から全体的に伝達するための熱伝達導管としての機能を果たし得る。

0110

いくつかの実施形態において、1以上の金属コーティングが、本体208上、例えばその第1のフェース面210および/または第2のフェース面212上にめっきされ得る。金属コーティングは、本体208およびSOM回路基板200から全体的に熱を伝達するための熱伝達導管としての機能を果たし得る。

0111

例えば、第1の金属コーティング252は、複数の取付穴240(第1および第2のアレイ242、244内のそれらの取付穴ならびに第3の取付穴246を含む)を規定する本体208(その第1のフェース面210および/または第2のフェース面212)の部分の上にめっきされ得る。そのようなコーティング252は、様々なめっきが接続されないように、本体208のそのような部分の上に離散的にめっきされ得る。例示的な実施形態において、そのような第1の金属コーティング252は、銅コーティングであるが、代替の実施形態においては、金または他の好適な金属が利用され得る。

0112

加えてまたは代替的に、第2の金属コーティング254が、本体208(その第1のフェース面210および/または第2のフェース面212上)にめっきされ得る。そのようなコーティング252は、第1および第2の側面218、220に隣接して位置し得、全体的に長さ224に沿うなどして、そのような表面218、220まで延在し得る。第1および第2の金属コーティング252、254の両方が利用される実施形態において、第2の金属コーティング254は、第1の金属コーティング252の上にめっきされ得る。例示的な実施形態において、そのような第1の金属コーティング254は、金コーティングであるが、代替の実施形態においては、銅または他の好適な金属が利用され得る。

0113

開示される技術のいくつかの実施形態は、ハードウェア、ソフトウェアとして、または、ハードウェアおよびソフトウェアの組み合わせとして実施され得る。ソフトウェアは、例えばプロセッサをプログラムするためのプロセッサ可読コードとして、プロセッサ可読コードとして格納されてプロセッサ内で実施され得る。いくつかの実装形態において、コンポーネントのうちの1以上は、例えば、他のユニットとの使用のために設計されたパッケージされた機能ハードウェアユニット(例えば、1以上の電気回路)、通常は関連機能の特定の機能を実装するプロセッサによって実行可能なプログラムコードの一部分(例えば、ソフトウェアまたはファームウェア)の一部分、またはより大きいシステムとインターフェースをとる自己完結型ハードウェアもしくはソフトウェアコンポーネントとして、個々に、あるいは、1つもしくは複数の他のコンポーネントと組み合わせて実行され得る。各ハードウェアユニットは、例えば、特定用途向け集積回路ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、回路、デジタル論理回路アナログ回路ディスクリート回路の組み合わせ、ゲート、または任意の他のタイプのハードウェア、またはそれらの組み合わせを含み得る。加えてまたは代替的に、これらのコンポーネントは、様々なミッションおよびビークル制御プロセスを含む本明細書内で説明される機能を実施するようにプロセッサをプログラムするためにプロセッサ可読デバイス(例えば、メモリ)内に格納されるソフトウェアを含み得る。

0114

処理装置は、マイクロプロセッサ、マイクロコントローラ、または他の好適な処理デバイスなどの、任意の数およびタイプのプロセッサを含み得る。メモリデバイスは、限定するものではないが、非一時的なコンピュータ可読媒体、RAM、ROM、ハードドライブフラッシュドライブ、または他のメモリデバイスを含む、1以上のコンピュータ可読媒体を含み得る。

0115

メモリブロック234および本明細書内で説明される他のメモリは、1以上のプロセッサによって実行され得るコンピュータ可読命令を含む、1つもしくは複数の処理装置または論理アレイによってアクセス可能な情報を格納することができる。命令は、プロセッサによって実行されるとき、プロセッサに動作を実施させる命令の任意のセットであり得る。命令は、任意の好適なプログラミング言語記述されるソフトウェアであり得るか、またはハードウェア内に実装され得る。いくつかの実施形態において、命令は、ビークルおよび/もしくはミッション機能を制御するための動作、ならびに/またはコンピューティングデバイスの任意の他の動作もしくは機能などの動作をプロセッサに実施させるためにプロセッサによって実行され得る。

0116

本明細書内で論じられる技術は、コンピュータベースのシステム、ならびにコンピュータベースのシステムによって取られる行動、ならびにコンピュータベースのシステムに送信される、およびコンピュータベースのシステムから送信される情報について言及する。当業者は、コンピュータベースのシステムの本来の柔軟性が、コンポーネント間およびコンポーネント同士におけるタスクおよび機能性の多種多様な構成、組み合わせ、および分割の可能性を可能にするということを認識するものとする。例えば、本明細書内で論じられるプロセスは、単一のコンピューティングデバイス、または共同して作用する複数のコンピューティングデバイスを使用して実施され得る。データベース、メモリ、命令、およびアプリケーションは、単一のシステム上で実行され得るか、または複数のシステムにわたって分散され得る。分散されたコンポーネントは、逐次的に、または並行して動作することができる。

0117

様々な実施形態の特定の特徴は、一部の図面には示されており、他の図面には示されていないが、これは簡便性を目的としているにすぎない。本開示の原理に従って、図面の任意の特徴は、任意の他の図面の任意の特徴と組み合わせて参照および/または特許請求され得る。

0118

この記述された説明は、最良の形態を含む特許請求される主題を開示するため、また、当業者が、任意のデバイスまたはシステムを作製および使用することならびに任意の組み込まれた方法を実施することを含む、特許請求される主題を実践することを可能にするために、例を使用する。開示される技術の特許性を有する範囲は、請求項によって規定され、当業者が想起する他の例を含み得る。そのような他の例は、それらが、特許請求の範囲の文言と違わない構造要素を含む場合、またはそれらが特許請求の範囲の文言とごくわずかに異なる等価の構造要素を含む場合には、特許請求の範囲内であることが意図される。

0119

10無人航空機(UAV)、12 二次的なデバイス、14推進および運動(PM)デバイス、20画像センサ、22レーダセンサ、24LIDARセンサ、26ソナーセンサ、28GPSセンサ、30推力デバイス、32制御表面、34位置決定システム、36ペイロード伝達システム、38通信システム、50 制御システム、60バックプレーン、61カード、61CPUカード、62 共処理カード、63アドオンカード、64 アドオンカード、65 アドオンカード、66 スイッチ、71カードスロット、73 カードスロット、74 カードスロット、75 カードスロット、80 制御システム、100制御ボックス、102 横方向、104縦方向、106横断方向、110ハウジング、112 内部、114カバー、115終端フェースプレート、116補強材、118ヒートシンク、120 第1の回路基板、122 第2の回路基板、124 I/Oコネクタ、125センサコネクタ、126 I/Oコネクタ、128メザニンカード、130 基部、132フィン、140 指部、142外枠、144横材、150貫通孔、152 貫通孔、154 貫通孔、200 SOM回路基板、202 横方向、204 縦方向、206 横断方向、208 本体、210 第1のフェース面、212 第2の対向のフェース面、214 第1の端面、216 第2の対向の端面、218 第1の側面、220 第2の対向の側面、222 長さ、224 長さ、228 I/Oコネクタ、230 第1の処理システム、232 第2の処理システム、234メモリブロック、236サーマルインターフェース材料、238 I/Oコネクタ、240取付穴、242 第1のアレイ、244 第2のアレイ、246 第3の取付穴、250ビア、252 第1の金属コーティング、254 第2の金属コーティング、302処理装置、304プログラマブル論理回路、305プログラマブル論理アレイ、306アプリケーション処理装置(APU)、308画像処理装置(GPU)、310リアルタイム処理装置(RPU)、312メモリ、314通信インターフェース、316スイッチファブリック、322 処理装置、324 プログラマブル論理回路、325 プログラマブル論理アレイ、326 アプリケーション処理装置(APU)、332 メモリ、334 通信インターフェース、336 スイッチファブリック、402パルス幅変調器(PWM)、404GPS受信機、406データリンク受信機、408シリアル受信機リンク(SRXL)入力、410プログラマブル電源ユニット(PSU)、412比較器、414ドライバ、416アナログ−デジタル変換器(ADC)、420 LIDAR/SONARインターフェース、422 ピトー/スタティックインターフェース、424電気光学グリッド照合システム(EOGRS)受信機インターフェース、426無線、428ナビゲーションシステム、430コントローラエリアネットワークバス(CANBUS)、432 第1の回路基板インターフェース、434電源、442サーボ、444GPSアンテナ、446 データリンクアンテナ、448コマンドPIC受信機、450サーボ電源、452離散入力、454離散出力、456アナログ入力、458 センサコネクタ、502 第1のビークル制御プロセス(VCP)、504 第1のミッション制御プロセス(MCP)、506 VCP、508 MCP、510 MCP、512 MCP、600 プロセス、602,604,606,608,610,612ブロック、650 プロセス、652,654,656,658,660,662,664,666,670 ブロック、702一次制御プロセス、704サポートプロセス、706バックアップ制御プロセス、708 サポートプロセス、710プロセスモニタ/コントローラ、722 出力、724 出力、726 出力、728 出力、732 出力、734 出力、736 出力

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ