技術 無人ビークル制御システム

0001

本開示は、概して、無人ビークル、およびより具体的には無人ビークル用の制御システムに関する。

0002

無人ビークル（ＵＶ）とは、操縦士が乗っていないビークルのことである。典型的には、無人航空機（ＵＡＶ）などのＵＶは、操縦士によって、搭載された制御システムによって、または遠隔操縦士および搭載された制御システムの組み合わせによって、遠隔で制御される。大半の無人航空機は、ビークル動作を制御するために制御システムを含む。多くの場合、ＵＡＶ用の制御システムは、慣性航法システムおよび衛星航法システムなどの搭載された航法システムを含む１以上のビークル制御システムを含む。無人航空機は、飛行位置調整および操縦のための加速度計およびジャイロスコープ、ならびに全体的な位置調整および案内路確認のため衛星ベースの航法など、慣性航法センサを使用し得る。大半の制御システムは、追加で、画像を撮ることまたはペイロードを伝達することなどの１以上のミッション制御機能を実施するための１以上のミッション制御システムを含む。典型的には、個々のハードウェアコンポーネントは、各ビークル制御システムおよび各ミッション制御システムのためにＵＡＶに搭載されて提供される。

0003

開示される技術の態様および利点は、以下の説明において部分的に明記されるか、または、説明から明白になり得るか、または、本開示の実践により習得され得る。

0004

本開示の例となる態様によると、無人ビークル（ＵＶ）用の制御システムが提供される。制御システムは、内部を規定するハウジングと、内部内に配設され、かつ１以上の処理回路を含む第１の回路基板と、内部内に配設され、かつ第１の回路基板と動作的に通信している第２の回路基板とを備える。１以上の処理回路は、異種のフィールドプログラマブルアーキテクチャを有する第１の処理システムおよび第２の処理システムを含む。第２の回路基板は、ＵＶの複数のビークルデバイスと関連付けられた複数のインターフェース回路、ならびに複数のインターフェース回路と第１および第２の処理システムとの間の入力／出力（Ｉ／Ｏ）インターフェースを含む。

0005

本開示の例となる態様によると、内部を規定するハウジング、内部内に配設される第１の回路基板、および内部内に配設される第２の回路基板を備える無人ビークル（ＵＶ）用の制御システムが提供される。第１の回路基板は、第１の入力／出力コネクタ、第１の処理システムを備える第１の集積回路、および第２の処理システムを備える第２の集積回路を含む。第１の処理システムは、第１の処理装置およびＲＡＭベースのプログラマブル論理アレイを含む。第２の処理システムは、第２の処理装置およびフラッシュベースのプログラマブル論理アレイを含む。第２の回路基板は、第１の入力／出力コネクタに接続される第２の入力／出力コネクタ、およびハウジングから延在する第３の入力／出力コネクタを含む。第２の回路基板は、第２の回路基板の複数のセンサコネクタと動作的に通信している複数のインターフェース回路を含む。

0006

本開示の例となる態様によると、内部を規定するハウジング、内部内に配設される制御モジュール、および内部内に配設される担体モジュールを備える無人ビークル（ＵＶ）用の制御システムが提供される。制御モジュールは、異種のフィールドプログラマブルアーキテクチャを有する第１の処理システムおよび第２の処理システムを含む。第２の処理システムは、第１の処理システムによる第１のプロセスの実行および第２の処理システムによる第２のプロセスの実行に基づいてＵＶの第１のビークルデバイスを制御するように構成される。担体モジュールは、ＵＶの第１のビークルデバイスと制御モジュールとの間に入力／出力（Ｉ／Ｏ）インターフェースを提供するように構成される１以上のインターフェース回路を含む。

0007

開示される技術のこれらおよび他の特徴、態様、および利点は、以下の説明および添付の特許請求項の範囲を参照してよりよく理解されるものとする。本明細書内に組み込まれ、かつその一部を構成する添付の図面は、開示される技術の実施形態を例証し、説明と共に、開示される技術の原理を説明する役割を果たす。

0008

当業者を対象とした、本開示の完全かつ実施可能な開示は、その最良の形態を含め、添付の図を参照する明細書内に明記される。

0009

本開示の実施形態が実践され得る無人航空機（ＵＡＶ）の例を描写するブロック図である。
バックプレーンおよびカードアーキテクチャを含むＵＡＶ用の典型的な制御システムの例を描写するブロック図である。
本開示の実施形態例に従う搭載された制御システムを有するＵＡＶの例を描写するブロック図である。
本開示の実施形態例に従う搭載された制御システムの制御ボックスのための制御モジュールを備える第１の回路基板を描写するブロック図である。
本開示の実施形態例に従う第１の回路基板の第１の処理システムを描写するブロック図である。
本開示の実施形態例に従う第１の回路基板の第２の処理システムを描写するブロック図である。
本開示の実施形態例に従う制御ボックスのための担体モジュールを備える第２の回路基板を描写するブロック図である。
本開示の実施形態例に従う異種の処理システムのための区分された動作環境の例を描写するブロック図である。
第２の処理システムによって、第１の処理システムにおけるプロセス実行を監視するプロセスを説明するフローチャートである。
処理システムの出力に基づいて制御行動を開始するプロセスを説明するフローチャートである。
第１の処理システムによるプロセスの実行を監視し、ビークル機能の制御を第２の処理システムに移行する例を描写するブロック図である。
本開示の実施形態に従う制御ボックスの斜視図である。
本開示の実施形態に従う制御ボックスの内部コンポーネントを示す斜視図である。
本開示の実施形態に従う制御ボックスの展開斜視図である。
本開示の実施形態に従うシステムオンモジュール回路基板の上部斜視図である。
本開示の実施形態に従うシステムオンモジュール回路基板の下部斜視図である。

0010

これより本開示の実施形態について詳細に言及し、その１以上の例が図面に例証される。各例は、説明として提供されるものであり、開示される実施形態を限定しない。実際、特許請求の範囲または趣旨から逸脱することなく様々な修正形態および変形形態が本開示になされ得ることは当業者には明らかである。例えば、実施形態例の部分として例証および説明される特徴は、さらなる実施形態を得るために別の実施形態と一緒に使用され得る。したがって、本開示は、添付の特許請求項およびそれらの等価物の範囲内にある場合にはそのような修正形態および変形形態を網羅することが意図される。

0011

本明細書および添付の特許請求項において使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈によりそうでないことが明白に指示されない限りは、複数指示対象を含む。数値と併せた「約」という用語の使用は、述べられた量の２５％以内を指す。

0012

本開示の例となる態様は、無人ビークル（ＵＶ）を制御するためのシステムおよび方法、ならびにより具体的には、統合されたビークルおよびミッション管理制御を提供するために制御システムを使用して無人ビークルおよび無人ビークルのビークルデバイスを制御するためのシステムおよび方法を対象とする。実施形態例において、制御システムは、内部を規定するハウジング、および内部内に配設される１以上の回路基板を含む。より具体的には、制御システムは、第１の処理システムおよび第２の処理システムを提供する１以上の集積回路を有する第１の回路基板を含み得る。実施形態例において、第１および第２の処理システムは、多様な、構成可能な、および認証可能なＵＶアプリケーションを提供するために異種のフィールドプログラマブルゲートアレイアーキテクチャを有する。

0013

いくつかの例において、第１の回路基板は、制御ボックスのための制御モジュールを形成し、ＵＶのためのビークルおよびミッション機能を制御するように構成される。例えば、第２の処理システムは、第１の処理システムによる第１のミッションまたはビークル制御プロセスの実行、および第２の処理システムによる第２のミッションまたはビークル制御プロセスの実行に基づいて、ＵＶの第１のビークルデバイスまたは機能を制御することができる。

0014

制御システムは、追加で、内部内に配設される第２の回路基板を含むことができる。第２の回路基板は、１以上の追加の集積回路を有し、追加の集積回路と第１および第２の処理システムとの間にインターフェースを提供し得る。実施形態例において、第２の回路基板の集積回路は、第２の回路基板の複数のセンサコネクタを介してビークルデバイスに結合するように適合される通信インターフェース回路などのインターフェース回路である。ビークルデバイスは、推進および運動デバイス、制御表面、ならびにセンサを含み得る。

0015

いくつかの例において、インターフェース回路は、センサコネクタを介して出力を受信し、デバイス出力に基づいたビークルデバイスデータを第１の回路基板に提供することができる。いくつかの実装形態において、第１の回路基板は、第２の回路基板において第２のＩ／Ｏコネクタに結合される第１の入力／出力（Ｉ／Ｏ）コネクタを含む。第２の回路基板は、追加で、制御システムのハウジングから延在する第３のＩ／Ｏコネクタを含み得る。いくつかの例において、第２の回路基板は、制御モジュールなどの第１の回路基板内のＵＶのビークルデバイス間にＩ／Ｏインターフェースを提供するように構成される担体モジュールである。

0016

様々な実施形態において、第１の回路基板は、複数のビークル制御プロセスならびに複数のミッション制御プロセスを実行するように構成され得る。加えて、第２の回路基板は、ＵＶとこれらのビークル制御プロセスおよびミッション制御プロセスとの間にＩ／Ｏインターフェースを提供するように構成される。

0017

実施形態例において、第１の処理システムは、１以上の第１の処理装置、およびＲＡＭベースのフィールドプログラマブルゲートアレイなどの揮発性プログラマブル論理アレイを含むことができる。第２の処理システムは、１以上の第２の処理装置、およびフラッシュベースのフィールドプログラマブルゲートアレイなどの不揮発性プログラマブル論理アレイを含むことができる。いくつかの実装形態において、フラッシュベースのフィールドプログラマブルゲートアレイは、１以上の第１の処理装置によって実行される第１のビークルプロセスおよび１以上の第２の処理装置によって実行される第２のビークルプロセスに基づいて、ＵＶの１以上のビークルデバイスの制御を管理する。

0018

いくつかの例において、第１の回路基板は、第１の処理システムを備える第１の集積回路および第２の処理システムを備える第２の回路基板を含む。各処理システムは、中央処理装置（ＣＰＵ）、アプリケーション処理装置（ＡＰＵ）、リアルタイム処理装置（ＲＰＵ）、共処理装置、および画像処理装置（ＧＰＵ）などの１以上の処理装置を含み得る。加えて、各集積回路は、それぞれの処理システムの統合された部分を形成するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの埋め込み型プログラマブル論理アレイを含み得る。

0019

いくつかの例において、第１の処理システムおよび／または第２の処理システムは各々が、多重処理コアシステムオンチップとして提供され得る。説明されるような処理システムを用いて構成される２つ以上のシステムオンチップが、一緒に、ＵＶのための異種の処理システムを提供し得る。

0020

開示される技術の実施形態例において、第１の処理システムおよび第２の処理システムは、より信頼性が高い、ロバストな、および／または認証可能なＵＶアプリケーションを提供するために連携する。例えば、第１の回路基板の第１の処理システムは、ＵＶのための第１のプロセスを実行するように構成され得る。第１のプロセスは、ＵＶの第１のビークルデバイスと関連付けられ得る。第２の処理システムは、第１の処理システムによる第１のプロセスの実行を監視するように構成され得る。同様に、第１の処理システムは、第２の処理システムによるプロセスの実行を監視するように構成され得る。

0021

より具体的には、いくつかの例において、第１の処理システムの１以上の第１の処理装置は、複数のビークル管理プロセスを実行するように構成され得る。第１の処理システムの揮発性プログラマブル論理アレイは、複数のミッション制御プロセスを実行するように構成され得る。第２の処理システムの不揮発性プログラマブル論理アレイは、１以上の第１の処理装置によるビークル制御プロセスのうちの１以上の実行を監視するように構成され得る。

0022

いくつかの例において、第２の処理システムは、第１の処理システムによるプロセスの実行の監視に基づいて、１以上の制御行動を開始するように構成される。例えば、第２の処理システムの不揮発性プログラマブル論理アレイは、第１の処理システムと関連付けられた出力を監視するように構成され得る。無効な出力の検出に応答して、第２の処理システムは、制御行動を開始することができる。例として、不揮発性プログラマブル論理アレイは、無効な出力に基づいて第１の処理システムの少なくとも一部分においてリスタートする。別の例において、第２の処理システムの論理アレイは、第１の処理システムによる１以上のプロセスをリスタートし得る。無効な出力は、プロセスまたは処理システムからの出力がないことを含み得、これは例えば、プロセスまたは処理システムに欠陥があるとき、ならびに予期せぬ信号または値が出力として提供されるときに発生し得る。

0023

いくつかの実装形態において、第２の処理システムは、第１の処理システムの監視に基づいて、１以上のＵＶ機能の制御を移行するように構成され得る。例えば、第２の処理システムは、第１の処理システムによって実行される第１のプロセスと関連付けられた無効な出力を検出し得る。呼応して、第２の処理システムは、第１のプロセスと関連付けられた機能またはデバイスの制御を第２のプロセスに移行し得る。例えば、第２の処理システムは、ＵＶデバイスまたは自動操縦機能の制御を第１の処理システムから第２の処理システムへ移行し得る。いくつかの例において、第２の処理システムは、無効な出力の検出に応答して、第２のプロセスを実行するように構成され得る。

0024

開示される技術の実施形態は、特に無人航空機などの無人ビークルの分野におけるいくつかの利益および利点を提供する。１つの例として、本明細書内で説明される技術は、小型かつ軽量の電子ソリューションを使用した無人ビークル（ＵＶ）の制御を可能にする。統合された異種の処理システムを有する回路基板は、ＵＶのための複数のビークル制御プロセスおよびミッション管理プロセスを提供する低減されたハードウェア実装を可能にする。加えて、そのようなソリューションは、バックアップ機能、および空中応用の高い認可要件を満たすことができる複数の故障点実装を提供する。さらには、入力／出力（Ｉ／Ｏ）インターフェースを提供する１以上の回路基板を有するハウジングへのそのような異種の処理システムの統合が、低減された空間および重量要件をさらに可能にする。

0025

開示される技術の実施形態は、コンピューティング技術の分野におけるいくつかの利益および利点を提供する。例えば、開示されるシステムは、ＵＶ応用の様々な要求を満たすために多様なコンピューティング環境を提供することができる。複数の集積回路に散在する複数の処理装置は、アプリケーション統合のための種々の高速処理オプションを提供する。ビークルおよびミッション制御プロセスは、危険度および性能ニーズに従って様々なハードウェアおよび／またはソフトウェア区分に割り当てられ得る。さらには、これらの処理装置に、対応する処理装置を有する単一の集積回路上での統合により、密に結合された埋め込み型フィールドプログラマブルゲートアレイが、さらなる多様性および信頼性を提供する。

0026

図１は、例となる無人航空機（ＵＡＶ）ＵＡＶ１０の概略図である。ＵＡＶ１０は、操縦士の乗車なしに飛行が可能なビークルである。例えば、制限なしに、ＵＡＶ１０は、固定翼航空機、ティルトロータ航空機、ヘリコプター、クワッドコプターなどのマルチロータドローン航空機、小型飛行船、飛行船、または他の航空機であり得る。

0027

ＵＡＶ１０は、少なくとも１つの推進および運動（ＰＭ）デバイス１０を含む複数のビークルデバイスを含む。ＰＭデバイス１４は、制御された力をもたらし、および／またはＵＡＶ１０の位置、配向、もしくは場所を維持または変更する。ＰＭデバイス１４は、推力デバイスまたは制御表面であり得る。推力デバイスは、推進力または推力をＵＡＶ１０に提供するデバイスである。例えば、および制限なしに、推力デバイスは、モータ駆動のプロペラ、ジェットエンジン、または他の推進力源であり得る。制御表面は、制御表面上を通過する気流の偏向に起因して力を提供する制御可能な表面または他のデバイスである。例えば、および制限なしに、制御表面は、昇降舵、方向舵、補助翼、スポイラ、下げ翼、スラット、エアブレーキ、またはトリムデバイスであり得る。様々なアクチュエータ、サーボモータ、および他のデバイスが、制御表面を操作するために使用され得る。ＰＭデバイス１４はまた、プロペラもしくは回転翼のピッチ角を変更するように構成される機序、または回転翼の傾き角を変更するように構成される機序であり得る。

0028

ＵＡＶ１０は、制限なしに、制御ボックス１００を含む搭載された制御システム、地上管制局（図１には示されない）、および少なくとも１つのＰＭデバイス１４を含む本明細書に説明されるシステムによって制御され得る。ＵＡＶ１０は、例えば、および制限なしに、地上管制局からＵＡＶ１０によって受信されるリアルタイムコマンド、地上管制局からＵＡＶ１０によって受信される事前にプログラムされた命令のセット、搭載された制御システムに格納される命令および／もしくはプログラミングのセット、またはこれら制御の組み合わせによって制御され得る。

0029

リアルタイムコマンドは、少なくとも１つのＰＭデバイス１４を制御することができる。例えば、および制限なしに、リアルタイムコマンドは、搭載された制御システムによって実行されるとき、スロットル調整、下げ翼調整、補助翼調整、方向舵調整、または他の制御表面もしくは推力デバイス調整を引き起こす命令を含む。

0030

いくつかの実施形態において、リアルタイムコマンドは、１以上の二次的なデバイス１２など、ＵＡＶ１０の追加のビークルデバイスをさらに制御することができる。二次的なデバイス１２は、１以上の二次的な機能を実施して、ＵＡＶの推進または移動を指示するように構成される電気または電子デバイスである。二次的なデバイスは、ＵＡＶの推進または移動に関し得るが、典型的には、ビークル推進力または運動制御の直接制御とは無関係の１以上のビークルまたはミッション機能を提供し得る。例えば、物体検出および追跡のために使用される二次的なデバイスは、カメラまたは他のセンサなどのミッション関連のデバイスを含み得る。二次的なデバイス１２の他の例は、ＬＩＤＡＲ／ＳＯＮＡＲ／ＲＡＤＡＲセンサ、ＧＰＳセンサ、通信デバイス、ナビゲーションデバイス、および様々なペイロード伝達システムなどのセンサを含み得る。例えば、リアルタイムコマンドは、および制限なしに、搭載された制御システムによって実行されるとき、カメラに画像を撮らせる、通信システムにデータを送信させる、処理コンポーネントに１以上の処理要素をプログラムまたは構成させる命令を含む。

0031

ＵＡＶ１０は、限定ではなく例として描写される。本開示の大部分は無人航空機に関して説明されるが、開示される実施形態の実施形態は、無人海上ビークルおよび無人地上ビークルなどの任意の無人ビークル（ＵＶ）と共に使用され得ることを理解されたい。例えば、開示される制御システムは、無人ボート、無人潜水艦、無人自動車、無人トラック、または移動が可能である任意の他の無人ビークルと共に使用され得る。

0032

図２は、ＵＡＶ用の典型的な制御システム５０の例を描写するブロック図である。この例では、制御システムは、複数のカードスロット７１、７２、７３、７４、７５を有するバックプレーン６０を使用して形成される。各カードスロットは、機械および電気規格の既定のセットを満たすカードを受け入れるように構成される。各カードは、特定のビークルまたはミッション制御機能を実施するように構成される１以上の集積回路を典型的には含む１以上の回路基板を含む。カードスロットは、カードに対する構造支持体、ならびにカードと下層のバスとの間の電気的接続を提供する。特定の例は、第１のカードスロット７１に据え付けられたＣＰＵカード６１、第２のカードスロット７２に据え付けられた共処理カード６２、およびカードスロット７３、７４、７５に据え付けられたアドオンカード６３、６４、６５をそれぞれ有して描写される。例として、ＣＰＵカード６１は、プロセッサ、ＰＣＩ回路、スイッチング回路、および、カード６１をカードスロット７１に構造的かつ電気的に接続するように構成される電気コネクタを有する回路基板を含み得る。同様に、共処理カード６２は、プロセッサ、ＰＣＩ回路、スイッチング回路、およびコネクタを含み得る。

0033

アドオンカード６３、６４、６５は、１以上のビークルおよび／またはミッション機能を実施するように構成される任意の数およびタイプのカードを含み得る。アドオンカードの例は、入力／出力（Ｉ／Ｏ）カード、ネットワークカード、操縦およびナビゲーション機能カード、センサインターフェースカード（例えば、カメラ、レーダなど）、ペイロード伝達システム制御カード、画像処理装置（ＧＰＵ）カード、および特定のタイプのビークルおよび／またはミッション機能のための任意の他のカードを含む。

0034

図２のもののような典型的なバックプレーンアーキテクチャは、各カードが任意の他のスロット内のカードと通信することを可能にするスイッチ６６を含む。様々な規格を含む多数の例が、異なるタイプのバックプレーンアーキテクチャを規定するために存在する。例えば、スイッチ６６は、カードスロット７１、７２、７３、７４、７５とは別個に示されるが、いくつかのアーキテクチャは、バックプレーンの特定のスロット内に中央スイッチを置く場合がある。各場合において、ノードデバイスは、スイッチにより互いと通信することができる。５つのカードスロットが図２には描写されるが、バックプレーンは、任意の数のカードスロットを含み得る。

0035

図２のもののようなバックプレーンアーキテクチャを利用するＵＡＶ用の搭載された制御システムは、いくつかの機能制御を提供するのに効果的であり得る。加えて、そのようなアーキテクチャは、ハードウェア変更を通じていくらかのコンフィギュアビリティを提供し得る。しかしながら、従来のバックプレーンアーキテクチャは、ＵＡＶのための実装形態においていくつかの欠点を有し得る。例えば、電気および機械併合型の接続を通じて複数のカードを結合するバックプレーンの構造性能は、一部のＵＡＶの高応力環境に最適ではない場合がある。振動、温度、および他の因子に起因して、機械的および／または電気的故障がバックプレーン内の１以上のカードに対して発生し得る。加えて、そのようなアーキテクチャは、かなりの空間および重量を必要としながらも限られた処理能力をもたらす。各カードは、典型的には、コネクタ、スイッチング回路、通信回路などを含む独自の回路基板を含む。各回路基板がこれらの共通機能のために独自の回路を必要とすることから、バックプレーンアーキテクチャは、比較的高い重量および空間要件をもたらし得る。さらには、コンピューティング能力およびこれらのタイプのシステムの容量は、典型的には、複数カード手法によって制限される。カード間および様々な処理要素間の通信は、低減された計算能力を引き起こし得る。

0036

図３は、開示される技術の実施形態に従う制御システム８０を含む無人航空機（ＵＡＶ）１０を描写するブロック図である。制御システム８０は、ビークルおよびミッション機能の中央制御を提供する制御ボックス１００を含む。制御ボックスは、内部を規定するハウジング１１０を含む。第１の回路基板１２０および第２の回路基板１２２は、ハウジング１１０の内部内に配設され、Ｉ／Ｏコネクタ１２６は、以後説明されるように、第２の回路基板１２２からハウジング１１０を通って延在する。制御ボックス１００は、制御ボックス１００の電気コンポーネントから熱を放散するために提供されるヒートシンク１１８を含む。実施形態例において、ヒートシンク１１８は、以後説明されるように、ハウジング１１０の少なくとも一部分を形成し得る。制御システム８０は、ビークルまたはミッション制御プロセスを実施する追加の制御ユニットまたは他の要素などの追加のコンポーネントを含み得る。

0037

いくつかの実装形態において、第１の回路基板１２０は、ＵＡＶ１０３のビークルおよびミッション制御プロセスを制御するための制御モジュールを備え、第２の回路基板１２２は、制御ユニットとＵＡＶの様々なＰＭデバイスおよび二次的なデバイスとの間の通信インターフェースを提供するための担体モジュールを備える。

0038

いくつかの例において、第１の回路基板は、各々が様々なビークルおよびミッション機能の管理を提供するために再構成可能な処理アーキテクチャを有する複数の異種の処理システムを含む。再構成可能な機能性を有する複数の異種の処理システムは、無人航空機によって実施される多様な機能、ならびにこれらのビークルに典型的に必要とされる高レベルの認可に好適である。

0039

実施形態例において、第２の回路基板１２２は、第１の回路基板１２０とＵＡＶ１０の様々なＰＭデバイスおよび二次的なデバイスとの間にインターフェースを提供する担体モジュールである。例えば、図３は、推力デバイス３０、制御表面３２、および位置決定システム３４を含むＰＭデバイスのセットを描写する。加えて、図３は、画像センサ２０、レーダセンサ２２、ＬＩＤＡＲセンサ２４、ソナーセンサ２６、ＧＰＳセンサ２８、ペイロード伝達システム３６、および通信システム３８を含む二次的なデバイスのセットを描写する。第２の回路基板１２２は、第１の回路基板の対応するＩ／Ｏコネクタに接続するＩ／Ｏコネクタ、ならびにハウジングから延在するＩ／Ｏコネクタを含み得る。加えて、第２の回路基板は、ハウジングから延在する複数のセンサコネクタを含み得る。第２の回路基板は、データを送信および受信するために使用される関連電子回路を含む通信または入力／出力（Ｉ／Ｏ）インターフェースを提供し得る。より具体的には、通信インターフェースは、第２の回路基板の様々な集積回路のいずれか同士、および第２の回路基板と他の回路基板との間でデータを送信および受信するために使用され得る。例えば、アイテムインターフェースは、Ｉ／Ｏコネクタ１２６、Ｉ／Ｏコネクタ２３８、および／またはＩ／Ｏコネクタ１２４を含み得る。同様に、インターフェース回路のうちのいずれか１つにおける通信インターフェースは、別の航空機、センサ、他のビークルデバイス、および／または地上制御などの外部コンポーネントと通信するために使用され得る。通信インターフェースは、好適な有線またはワイヤレスの通信インターフェースの任意の組み合わせであり得る。

0040

いくつかの例において、制御ボックス１００は、追加コンポーネントを含み得る。別の実施形態においては、例えば、メザニンカードなどの第３の回路基板が、制御ボックス１００内に提供され得る。第３の回路基板は、いくつかの例においては、１以上の不揮発性メモリアレイを含み得る。例えば、ソリッドステートドライブ（ＳＳＤ）は、メザニンカード上に１以上の集積回路として提供され得る。さらには、制御ボックス１００は、制御モジュールを形成するための追加の回路基板、ならびに追加の担体モジュールを形成するための追加の回路基板を含み得る。

0041

図４は、開示される技術の実施形態例に従う第１の回路基板１２０を説明するブロック図である。図４において、第１の回路基板１２０は、無人航空機（ＵＡＶ）用の制御モジュール（例えば、制御基板）として構成される。実施形態例において、第１の回路基板１２０は、システムオンモジュール（ＳＯＭ）カードである。第１の回路基板１２０は、第１の処理システム２３０、第２の処理システム２３２、メモリブロック２３４、およびＩ／Ｏコネクタ２３８を含む。

0042

第１および第２の処理システムは、任意の好適な数の個々のマイクロプロセッサ、電源、ストレージデバイス、インターフェース、および他の標準コンポーネントを含み得るか、またはそれらと関連付けられ得る。処理システムは、航空機１０の動作に必要な様々な方法、プロセスタスク、計算、および制御／表示機能を実行するように設計される任意の数のソフトウェアプログラム（例えば、ビークルおよびミッション制御プロセス）または命令を含み得るか、またはそれらと連携し得る。メモリブロック２３４は、対応する処理システムをサポートするように構成される、制限なしに、ＳＤＲＡＭなどの、任意の好適な形態のメモリを含み得る。例えば、第１のメモリブロック２３４は、第１の処理システム２３０をサポートするように構成され得、第２のメモリブロック２３４は、第２の処理システム２３２をサポートするように構成され得る。任意の数およびタイプのメモリブロック２３４が使用され得る。例として、各々が個々の集積回路を備える４つのメモリブロックが、第１の処理システム２３０をサポートするために提供され得、２つのメモリブロックが、第２の処理システム２３２をサポートするために提供され得る。

0043

Ｉ／Ｏコネクタ２３８は、第２の回路基板１２２に動作的な通信リンクを提供するために第１の回路基板１２２の第１の表面から延在する。

0044

第１の処理システム２３０および第２の処理システム２３２は、開示される技術の実施形態例においては、ＵＡＶ１０の多様かつ安定したニーズに好適である、異種かつ再構成可能なコンピューティングアーキテクチャを形成する。第１の処理システム２３０は、第１の処理プラットフォームを形成する１以上の処理装置３０２、および第２の処理プラットフォームを形成する１以上のプログラマブル論理回路３０４を含む。例として、１以上の処理装置３０２は、中央処理装置を含み得、プログラマブル論理回路３０４は、ＲＡＭベースのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの揮発性プログラマブル論理アレイを含み得る。任意の数およびタイプの処理装置は、処理装置３０２に使用され得る。複数の処理装置３０２およびプログラマブル論理回路３０４は、いくつかの実施形態においては概して処理回路と称される、第１の集積回路内に提供され得る。

0045

第２の処理システム２３２は、第３の処理プラットフォームを形成する１以上の処理装置３２２、および第４の処理プラットフォームを形成する１以上のプログラマブル論理回路３２４を含む。例として、１以上の処理装置３０２は、共処理装置を含み得、プログラマブル論理回路３２４は、フラッシュベースのＦＰＧＡを含み得る。任意の数およびタイプの処理装置は、処理装置３２４に使用され得る。１以上の処理装置３２４およびプログラマブル論理回路３２４は、いくつかの実施形態においては同様に処理回路と称される、第２の集積回路内に提供され得る。

0046

各処理システムにおいて、異なる処理装置タイプならびに異なるプログラマブル論理回路タイプを提供することによって、第１の回路基板１２０は、処理、信頼性、および高応力付与ＵＡＶの動作要件に一意的に適した、異種のコンピューティングシステムを提供する。例えば、ＲＡＭベースおよびフラッシュベースのＦＰＧＡ技術は、ＵＡＶ応用のために両方の長所を活用するために組み合わされる。異種の処理装置３０２および３２２ならびに異種のプログラマブル論理回路３０４および３２４の固有の能力は、ハードウェアおよびソフトウェア両方の区分された動作環境をサポートする。ビークルおよびミッション管理機能は、危険度および性能ニーズに従って異なる区分に割り当てられ得る。これが、クリティカルな動作に好適な制御および監視アーキテクチャを提供する。例えば、非可逆のクリティカルな機能の制御のためのオン／オフまたは赤／緑アーキテクチャが提供される。さらなる例として、フィールドプログラマブルゲートアレイのうちの１以上は、機内センサ処理のためのファブリック加速器を提供するように構成され得る。

0047

図５は、開示される技術の実施形態例に従う第１の処理システム２３０の追加の詳細事項を説明するブロック図である。図５において、第１の処理システム２３０は、図４に説明されるように、３つの処理装置３０２を含む。より具体的には、第１の処理システム２３０は、アプリケーション処理装置（ＡＰＵ）３０６、画像処理装置（ＧＰＵ）３０８、およびリアルタイム処理装置（ＲＰＵ）３１０を含む。処理装置３０６、３０８、３１０の各々は、ＳＤＲＡＭなどの、任意の数およびタイプのメモリを含み得るメモリ３１２によってサポートされ得る。各処理装置は、処理回路と称される個々の集積回路上に実装される。１つの例において、ＡＰＵ３０６は、第１の処理回路上に形成され、４つのプロセッサを備えるクアッドコア処理装置を含む。ＲＰＵ３１０は、第３の処理回路上に形成され、２つのプロセッサを備えるデュアルコア処理装置を含む。ＧＰＵ３０８は、第４の処理回路上に形成され、シングルコア処理装置を含む。第２の処理装置は、以下に説明されるように、第２の処理システムのために提供される。スイッチファブリック３１６は、処理システム２３０の様々なコンポーネントを接続する。スイッチファブリック３１６は、例えば、いくつかの実施形態においては、低電力スイッチおよび中央スイッチを含み得る。通信インターフェース３１４は、第１の処理システム２３２を第１の回路基板１２０に結合する。

0048

プログラマブル論理回路３０４は、揮発性プログラマブル論理アレイ３０５を含む。実施形態例において、論理アレイは、ＲＡＭ論理ブロックまたはメモリセルを含むＲＡＭベースの浮動小数点ゲートアレイなどのＲＡＭベースのプログラマブル論理アレイを含み得る。揮発性プログラマブル論理アレイ３０５は、通信インターフェース３１４を通じて第１の処理システムに提供される構成データを用いてプログラムされ得る。例えば、ＲＡＭベースのＦＰＧＡは、ラッチのアレイを備える機構内など、アレイのスタティックメモリ内に、構成データを格納することができる。論理ブロックは、プログラマブル論理回路３０４がスタートされる、または起動されるときに、プログラム（構成）される。構成データは、外部メモリ（例えば、以後説明されるような第１の回路基板１２０またはメザニン基板の不揮発性メモリ）から、またはＵＡＶ１０の外部ソースから（例えば、第２の回路基板１２２を使用して）論理アレイ３０５に提供され得る。ＲＡＭベースのＦＰＧＡは、高レベルのコンフィギュアビリティおよびリコンフィギュアビリティを提供する。示されないが、論理アレイ３０５は、イーサネット（登録商標）インターフェースおよびＰＣＩインターフェースなどの様々なプログラムされた回路、ならびに本明細書内で説明される様々なビークルおよびミッション管理プロセスを含み得る。

0049

図６は、開示される技術の実施形態例に従う第２の処理システム２３２の追加の詳細事項を説明するブロック図である。図６において、第２の処理システム２３２は、アプリケーション処理装置（ＡＰＵ）３２６およびメモリ３３２を含む。１つの例において、ＡＰＵ３２６は、第２の処理回路上に形成され、４つのプロセッサを備えるクアッドコア処理装置を含む。メモリ３３２は、ＳＤＲＡＭなどの任意の数およびタイプのメモリを含み得る。スイッチファブリック３３６は、処理システム２３２の様々なコンポーネントを接続する。通信インターフェース３３４は、第１の処理システム２３２を第１の回路基板１２０に結合する。

0050

プログラマブル論理回路３２４は、不揮発性プログラマブル論理アレイ３２５を含む。実施形態例において、論理アレイ３２５は、フラッシュ論理ブロックまたはメモリセルを含むフラッシュベースの浮動小数点ゲートアレイなどのフラッシュベースのプログラマブル論理アレイを含み得る。不揮発性プログラマブル論理アレイ３２５は、通信インターフェース３３４を通じて第２の処理システムに提供される構成データを用いてプログラムされ得る。例えば、フラッシュベースのＦＰＧＡは、構成データをアレイの不揮発性メモリ内に格納することができる。フラッシュメモリが、構成データのストレージの第１のリソースとして使用されるため、ＲＡＭベースのメモリは必要とされない。構成データが不揮発性メモリ内に格納されることから、スタートアップまたは起動時に論理アレイへ構成データを読み込むための要件は存在しない。そのようなものとして、フラッシュベースの論理アレイは、起動時に直ちにアプリケーションを実行し得る。さらには、構成データの外部ストレージは必要とされない。フラッシュベースの論理アレイは、論理アレイ内に現在格納されている構成データを上書きするために更新された構成データを提供することによって再プログラムまたは再構成され得る。フラッシュベースの論理アレイは、ＲＡＭベースの論理アレイよりも少ない電力を消費し得、ならびに、干渉に対してより多くの保護を提供し得る。示されないが、論理アレイ３２５は、本明細書に説明される様々なビークルおよびミッション管理プロセスのためなど、様々なプログラムされた回路を含み得る。１つの例において、論理アレイ３２５は、機内センサ処理のための少なくとも１つのＦＰＧＡファブリック加速器を含み得る。

0051

図７は、開示される技術の実施形態例に従う第２の回路基板１２２の追加の詳細事項を描写するブロック図である。図７において、第２の回路基板１２２は、無人航空機（ＵＡＶ）用の担体モジュール（例えば、担体カード）として構成される。第２の回路基板１２２は、制御ボックス１００のためのＩ／Ｏ能力を提供するインターフェース回路などの複数の集積回路を含む。インターフェース回路は、センサコネクタを介してＵＡＶの複数のビークルデバイスの出力を受信するように構成される。インターフェース回路は、ビークルデバイスの出力に基づいたビークルデバイスデータを、Ｉ／Ｏコネクタ１２４を介して第１の回路基板へ提供する。第２の回路基板１２２は、ＵＡＶ１０のＰＭデバイスおよび二次的なデバイスへの動作通信リンクを提供するために、制御ユニット１００のハウジングから延在するＩ／Ｏコネクタ１２６を含む。加えて、第２の回路基板１２２は、第１の回路基板１２０への動作通信リンクを提供するために、第２の回路基板１２２の第１の表面から延在するＩ／Ｏコネクタ１２４を含む。示されないが、第２の回路基板１２２は、例えば、ソリッドステートドライブを含むメザニンカードに結合するための追加のＩ／Ｏコネクタを含み得る。Ｉ／Ｏコネクタ１２６、１２４、および２２８のうちのいずれか１つまたは組み合わせは、第２の回路基板のインターフェース回路と第１の回路基板の第１および第２の処理システムとの間のＩ／Ｏインターフェースを形成し得る。

0052

図７は、制御ボックス１００の特定の実装形態において使用され得る場合のインターフェース回路の特定のセットを説明する。しかしながら、任意の数およびタイプのインターフェース回路が特定の実装形態に好適な場合には使用され得ることが理解されるものとする。第２の回路基板１２２は、ＬＩＤＡＲ／ＳＯＮＡＲインターフェース４２０、ピトー／スタティックインターフェース４２２、電気光学グリッド照合システム（ＥＯＧＲＳ）受信機インターフェース４２４、および第１の回路基板１２２と通信するための第１の回路基板インターフェース４３２などの複数のインターフェース回路を含む。第２の回路基板１２２はまた、ソフトウェア無線４２６、ナビゲーションシステム１２５、コントローラエリアネットワークバス（ＣＡＮＢＵＳ）４３０、および電源４３４などのインターフェース回路を含む。いくつかの実施形態において、ナビゲーションシステム４２８は、慣性計測センサなどの様々なセンサを含む統合ナビゲーションセンサ一式を提供する集積回路である。加えて、第２の回路基板１２２は、ＵＡＶ１０の複数のビークルデバイス（例えば、ＰＭデバイスまたは二次的なデバイス）と動作的に通信しているいくつかのインターフェース回路を含む。複数のセンサコネクタ４５８は、ＵＡＶ１０のビークルデバイスに結合するために制御ユニット１００のハウジングから延在する。

0053

図７の特定の例において、１以上のパルス幅変調器（ＰＷＭ）４０２は、第１のセンサコネクタ４５８を介して１以上のサーボ４４２と動作的に通信している。ＰＷＭサーボコマンドインターフェースが描写されるが、他のタイプのサーボコマンドインターフェースが使用されてもよい。例えば、アナログ電圧、電流ループ、ＲＳ−４２２、ＲＳ−４８５、ＭＩＬ−ＳＴＤ−１５５３はすべて、可能性のあるサーボ制御信号の例である。ＧＰＳ受信機４０４は、第２のセンサコネクタ４５８を介して１以上のＧＰＳアンテナ４４４と動作的に通信している。ＧＰＳアンテナ４４４は、ＧＰＳセンサ２８の一例である。データリンク受信機４０６は、第３のセンサコネクタ４５８を介して１以上のデータリンクアンテナ４４６と動作的に通信している。シリアル受信機リンク（ＳＲＸＬ）入力４０８は、第４のセンサコネクタ４５８を介してパイロットインコマンド（ＰＩＣ）受信機４４８と動作的に通信している。プログラマブル電源ユニット（ＰＳＵ）４１０は、第５のセンサコネクタ４５８を介してサーボ電源４５０と動作的に通信している。１以上の比較器４１２は、第６のセンサコネクタ４５８を介して１以上の離散入力４５２と動作的に通信している。１以上のドライバ４１４は、第７のセンサコネクタ４５８を介して１以上の離散出力４５４と動作的に通信している。１以上のアナログ−デジタル変換器（ＡＤＣ）４１６は、第８のセンサコネクタ４５８を介して１以上のアナログ入力４５６と動作的に通信している。

0054

図８は、開示される技術の実施形態に従う第１の回路基板１２０の例を描写するブロック図である。図８は、特定の飛行またはミッションのために構成される場合の第１の回路基板１２０の特定の実装形態を描写する。図８は、先に説明されるように、第１の処理システム２３０および第２の処理システム２３２を描写する。説明を明確にするため、処理システム２３０および２３２のコンポーネントのサブセットのみが描写される。第１の処理システム２３０の簡略化バージョンは、処理装置３０２および揮発性プログラマブル論理アレイ３０５を含んで描写される。第２の処理システム２３２は、処理装置３２２およびプログラマブル論理アレイ３０５と共に描写される。

0055

図８は、異種の処理システムにわたって作成される複数の区分された動作環境ＰＯＥ０〜ＰＯＥ７を描写する。図８はまた、開示される主題をさらに例証するために、ビークルおよびミッション制御プロセスの特定の割り当てを描写する。特に、第１の区分された動作環境ＰＯＥ０、第２の区分された動作環境ＰＯＥ１、および第３の区分された動作環境ＰＯＥ２は、１以上の処理装置３０２において割り当てられる。いくつかの例において、区分された動作環境は、ハードウェア区分である。例えば、ＰＯＥ０は、ＡＰＵ３０６において割り当てられ、ＰＯＥ１は、ＲＰＵ３１０において割り当てられ、ＰＯＥ２は、ＧＰＵ３０８において割り当てられる。他の例において、１以上の処理装置から仮想化される異なる仮想マシンなど、区分された動作環境は、ソフトウェア区分である。例えば、ＡＰＵ３０６、ＧＰＵ３０８、およびＲＰＵ３１０のうちの１以上は、３つの区分された動作環境を作成するために仮想化され得る。第４の区分された動作環境ＰＯＥ３は、プログラマブル論理アレイ３０５に割り当てられる。単一の動作環境が図８には描写されるが、複数の動作環境も、プログラマブル論理アレイ内で作成され得る。１つの例において、自身のプログラマブル論理アレイを有する個々の区分された動作環境は、異なる論理ブロックなどの異なるハードウェア要素を表す。他の例においては、仮想化または他のソフトウェア技法が、個々の区分された動作環境を作成するために使用され得る。さらには、いくつかの実施形態は、処理装置３０２およびプログラマブル論理アレイ３０５の両方の組み合わされた仮想化を含む。任意の数および組み合わせのハードウェアプロセッサおよび仮想マシンが、図８に描写されるように個々の区分された動作環境を作成するように使用され得る。

0056

図８において、１以上の第１のビークル制御プロセス（ＶＣＰ）５０２および１以上の第１のミッション制御プロセス（ＭＣＰ）５０４は、第１の区分された動作環境ＰＯＥ０に割り当てられる。１以上のＶＣＰ５０６および１以上のＭＣＰ５０８は、第２の区分された動作環境ＰＯＥ１に割り当てられる。１以上のＭＣＰ５１０は、第３の区分された動作環境ＰＯＥ２に割り当てられる。１以上のＭＣＰ５１２は、第４の区分された動作環境ＰＯＥ３に割り当てられる。

0057

図８は、複数のビークル制御プロセスおよびミッション制御プロセスが、特定の実装形態のニーズを満たすために複数の区分された動作環境にわたって割り当てられ得ることを例証する。例えば、制御プロセスは、カテゴリ分けされ得、カテゴリは、制御プロセスを特定の区分された動作環境に割り振るために使用される。いくつかの実装形態において、第１の処理システムは、少なくとも２つの区分された動作環境を提供することができる。同様に、第２の処理システムは、少なくとも２つの区分された動作環境を提供することができる。例えば、第１の処理システムは、高整合性区分およびクラスタ区分を含み得る。高整合性区分は、リアルタイム動作環境を含み得る。そのような動作環境は、例えば１以上のクリティカルなビークルナビゲーションプロセスの実行のために構成され得る。他のプロセスが、同様に高整合性区分内に入れられ得る。クラスタ区分は、非リアルタイム動作環境を含み得る。そのような動作環境は、１以上のミッション制御プロセスの実行のために構成され得る。他のプロセスが、同様にクラスタ区分内に入れられ得る。

0058

特定の例として、ＰＯＥ０は、クリティカルな制御プロセスを実行するために使用され得る。例えば、ＰＯＥ０は、モデルベースのデザインフローからの自動生成コードを用いた自動操縦、誘導、およびナビゲーションプロセスを含む高整合性区分であり得る。１つの例において、スタンドアローンオペレーティングシステムは、クリティカルなプロセスのために割り当てられる第１の区分された動作環境に使用され得る。ＰＯＥ１は、それほどクリティカルではないが時間依存のビークルおよびミッション制御プロセスを実行するために使用され得る。例えば、ミッションナビゲーションプロセス、データリンク管理プロセス、センサデータ管理プロセス、および／または地上局／他のＣ２プロセスは、第２の区分された動作環境に割り当てられ得る。さらなる例として、センサ処理ならびに健康および／または他のパラメータのバックエンドパラメータ分析などは、第３の区分された動作環境ＰＯＥ２に割り当てられ得る。最後に、第４の区分された動作環境ＰＯＥ３は、画像分析ならびに物体検出および追跡などの高処理要件アプリケーションに割り当てられ得る。例えば、センサ関係ナビゲーションおよびロボット知覚／認知が、第４の区分された動作環境において実施され得る。他の例において、ターゲッティングおよび代替ナビゲーションソースを含むセンサ収集のｇｅｏ登録は、ＰＯＥ３に割り当てられ得る。加えて、無線諜報収集、およびペイロードデータ普及のためのフレキシブルなデータリンクを含むソフトウェア無線が割り当てられ得る。いくつかの例において、ＰＯＥ１、ＰＯＥ２、およびＰＯＥ３のうちの１以上は、高整合性区分から隔離されるミッション制御プロセスのための仮想化されたコンピューティングクラスタ形態であり得る。例は説明としてのみ提供され、多数の他の任意選択の割り当てが、特定の実装形態の要件に従って行われ得るということを理解されたい。

0059

第２の処理システム２３２について、第５の区分された動作環境ＰＯＥ４は、追加のビークル制御プロセスのために割り当てられ得る。いくつかの例において、ＰＯＥ４は、バックアップナビゲーションおよび操縦プロセスなどのクリティカルなおよび／または時間依存のビークル制御プロセスを実行するために使用され得る。第６の区分された動作環境ＰＯＥ５は、追加のミッション制御プロセスのために割り当てられ得る。いくつかの例において、ＰＯＥ５は、それほどクリティカルではないか、または時間依存のミッション制御プロセスを実行するために使用され得る。第７の区分された動作環境ＰＯＥ６は、プログラマブル論理アレイ３２５に割り当てられ得る。この例では、ＰＯＥ６は、１以上のビークル制御プロセスの実行のために割り当てられる。具体的な例として、ナビゲーション監視および／または制御プロセスは、１つの実施形態において、第７の区分された動作環境ＰＯＥ６において構成され得る。以後より詳細に説明されるように、１以上の監視および／または制御プロセスは、１つの実施形態において、ＰＯＥ６において実施され得る。

0060

第１の回路基板１２０によって提供される異種の処理システムは、ＵＡＶの多様かつ高信頼性要件に対処するために一意的に置かれる。より具体的には、異種の処理システムは、監視、修正、およびバックアップ機能を提供するために２つの完全に異なる処理システムによるジョイント処理を可能にする。例えば、第１の処理システム２３０のうちの１以上のコンポーネントは、第２の処理システム２３２において１以上のプロセスの実行を監視し、その監視実行に基づいて制御行動を生成し得る。同様に、第２の処理システム２３２の１以上のコンポーネントは、第１の処理システム２３４において１以上のプロセスの実行を監視し、その監視された実行に基づいて制御行動を生成し得る。例として、第２の処理システムは、第１の処理システムによるプロセスの実行と関連付けられた１以上の異常を検出し、そのプロセスおよび／または第１の処理システムをリスタートし得る。追加の例として、第２の処理システムは、第１の処理システムと関連付けられた検出された異常に応答してバックアッププロセスを実行し得る。さらに別の例において、第２の処理システムは、第１の処理システムの出力を監視し、第２の処理システムの出力との一致についてチェックし得る。一致に応答して、ビークルデバイスを有効にすることなどの制御行動が開始され得る。

0061

図９は、開示される技術の実施形態に従う異種の処理システムによる管理プロセスのジョイント処理のプロセス６００を説明するフローチャートである。プロセス６００は、第１の処理システムによるプロセスの実行を第２の処理システムによって監視することを説明するが、本プロセスは、同様に、第２の処理システムによるプロセスの実行を監視するために第１の処理システムによって使用され得ることを理解されたい。１つの例において、プロセス６００は、処理システムのプログラマブル論理アレイ内で専用プロセスによって実施され得る。他の例において、プロセス６００は、１以上の処理装置によって実施され得る。

0062

プロセス６０２において、第１のプロセスは、第１の処理システムによって実行される。例えば、アプリケーションおよび他の命令セットが、１つもしくは複数の処理装置、および／または第１の処理システムの揮発性プログラマブル論理アレイによって実行され得る。

0063

プロセス６０４において、第２の処理システムは、第１の処理システムにおける第１のプロセスの実行を監視する。いくつかの実装形態において、プロセスの実行を監視することは、第１の処理システムの出力を監視することを含む。他の例において、プロセスの実行を監視することは、第１の処理システムによるプロセスの実行と関連付けられた１以上の異常を監視することを含む。

0064

プロセス６０６において、第２の処理システムは、第１のプロセスの出力が有効であるかどうかを決定する。いくつかの例において、出力が有効であるかどうかを決定することは、第１の処理システムが出力を生成しているかどうかを決定することを含む。第１の処理システムが出力を生成している場合、第２の処理システムは、出力が有効であると決定する。別の例において、出力を監視することは、出力が有効な信号を含むかどうかを決定することを含む。例えば、第２の処理システムは、出力が第１の処理システムにおいて実行されている第１のプロセスと一致する信号を含むかどうかを決定することができる。別の例において、第２の処理システムは、出力が別の出力と整合するか、またはそれと一致を共有するかを決定することができる。例えば、第２の処理システムは、１つの例において、第１の処理システムの出力が、第２の処理システムの出力と整合するか、またはそれと同じであるかを決定することができる。

0065

プロセス６０８において、プロセス６００は、第１のプロセスの出力が、有効であることおよび／または別の出力と一致を共有することが決定されたかどうかに基づいて分岐する。第１のプロセスの出力が有効であることが決定される場合、プロセス６１０において第１の制御行動が無人航空機に対して生成される。第１のプロセスの出力が無効であることが決定される場合、プロセス６１２において第２の制御行動が無人航空機に対して生成される。以後より詳細に説明されるように、第１の制御行動は、第１のプロセスの出力を提供することを含み得る。第２の制御行動は、第１のプロセスまたは第１の処理システムをリスタートすること、バックアッププロセスを実行すること、新規プロセスを構成すること、または他の好適な行動を含み得る。

0066

図１０は、第２の処理システムによって第１の処理システムの実行を監視すること、またはその逆に基づいて、制御行動を開始するプロセス６５０を説明するフローチャートである。より具体的には、プロセス６５０は、第１の処理システムの無効な出力に基づいて生成され得る第２の制御行動を説明する。例えば、プロセス６５０は、図９に示されるプロセス６００のプロセス６１２において第２の処理システム２３２によって実施され得る。

0067

プロセス６５２において、プロセス６５０は、無効な出力信号と関連付けられた第１のプロセスがＵＡＶの高危険度機能と関連付けられるかどうかを決定する。例えば、第２の処理装置は、無効な出力が検出されたプロセスのタイプに基づいて異なる行動を取り得る。この様式では、第２の処理システムは、様々な実装形態の特定の要件に適合され得る。特定の例において、すべてのビークル制御プロセスは、高危険度ビークル機能と関連付けられると見なされ得る。同様に、ナビゲーションまたは特定のセンサデータ管理などのミッション管理プロセスのサブセットは、高危険度機能と関連付けられると見なされ得る。

0068

高危険度機能に応答して制御行動が開始されている場合、プロセス６５４においてプロセス６５２は継続する。プロセス６５４において、第１のプロセスのためのバックアッププロセスは、第２の処理システムによって実行される。いくつかの例において、第２の処理システムは、１以上の処理装置３２２内でバックアッププロセスを実行する。他の例において、第２の処理システムは、プログラマブル論理回路３２４内でバックアッププロセスを実行する。

0069

プロセス６５６において、機能制御は、バックアッププロセスに移行される。例えば、第２の処理システムは、高危険度機能の制御を第１のプロセスからバックアッププロセスへ移行することができる。バックアッププロセスは、無効な出力を検出する前に第２の処理システムによって実行され得るということを理解されたい。例えば、バックアッププロセスは、第２の処理システム内ですでに実行している場合がある。第１の処理システムからの無効な出力に応答して、機能制御は、バックアッププロセスに移行され得る。

0070

バックアッププロセスへの機能制御の移行後、または機能が高危険度機能ではないという決定に応答して、プロセス６５８においてプロセス６５０は継続する。プロセス６５８において、プロセス６５０は、第１の処理システムが危険にさらされていたかどうかを決定する。例えば、第２の処理システムは、無効な出力が第１の処理システムにおける第１のプロセスの無許可の修正と関連付けられるかどうかを決定することができる。いくつかの例において、第２の処理システムは、第１の処理システムの予期しない出力に応答して無許可の修正を検出し得る。他の例において、第２の処理システムは、悪性コードの存在によって無許可の修正を検出し得る。

0071

第１の処理システムが危険にさらされていた場合、プロセス６６４においてプロセス６５０は継続する。プロセス６６４において、第２の処理システムは、一次プロセスのための更新された構成データおよび／または更新された命令セットを取得する。例えば、更新された構成データは、メモリ３３２から、例えば、地上局によって送信される情報から遠隔で、取得され得る。

0072

プロセス６６６において、第１の処理システムは、更新された構成データおよび／または命令セットに基づいて再構成および／または事前プログラムされる。例えば、第２の処理システムは、更新された構成データファイルおよび／または命令セットを第１の処理システムに送信し得る。第１の処理システムの１以上の処理装置は再プログラムされ得、および／またはプログラマブル論理アレイは再構成され得る。いくつかの例において、一次プロセスは、第１の処理システムのその後の無許可の修正を回避するために再構成され得る。例えば、一次プロセスは、最初に第１の処理システムを危険にさらすために使用されていた可能性のある脆弱性のその後の不当利用を回避するために修正され得る。

0073

プロセス６７０において、機能制御は、第１の処理システムへと移行して戻される。いくつかの例において、プロセス６７０は、機能制御をバックアッププロセスから再構成された一次プロセスへ移行することを含む。

0074

第１の処理システムが危険にさらされていない場合、プロセス６６０においてプロセス６５０は継続する。プロセス６６０において、プロセス６５０は、第１の処理システムをリスタートするか、または第１の処理システムによる第１のプロセスの実行をリスタートする。例えば、第２の処理システムは、第１のプロセスの実行をリスタートし得るか、または無効な出力の原因を緩和するために第１の処理システムをその全体においてリスタートし得る。例えば、無効な出力は、第１の処理システムの電力または他の障害に起因する出力信号の損失として検出され得る。第１の処理システムまたは第１のプロセスをリスタートすることは、ここでも、有効に生成される出力を引き起こし得る。機能制御がプロセス６５６において先にバックアッププロセスに移行されていた場合には、プロセス６６２において、機能制御は、一次プロセスに移行される。

0075

図１１は、開示される技術の実施形態例に従う、第１の回路基板１２０、および第２の処理システム２３２によって実施され得る監視プロセスを描写するブロック図である。別の例において、同様のプロセスが、第１の処理システム２３０によって実施され得る。

0076

第１の処理システム２３０は、第１のＵＡＶ機能のための一次制御プロセスを実行するリアルタイム処理装置（ＲＰＵ）３１０を有して描写される。例として、一次制御プロセスは、メモリ内に格納されかつＲＰＵ３１０によって実行される第１の命令セットを含み得る。一次制御プロセス７０２は、１以上のサポートプロセス７０４に提供される出力７２２を生成する。サポートプロセス７０４は、第１のＵＡＶ機能と関連付けられる。例として、一次制御プロセスは、センサデータに基づいてＵＡＶの操縦をナビゲートするための出力コマンドを生成するように構成される自動操縦プロセスであり得る。１以上のサポートプロセス７０４は、パルス幅変調（ＰＷＭ）サーボコマンド生成ユニットを含み得る。ＰＷＭサーボコマンド生成ユニットは、自動操縦プロセスの第１の出力７２２からコマンドを受信し、出力７２４として、適切なＰＷＭサーボコマンドを生成し得る。別の例において、一次制御プロセス７０２は、ペイロード伝達制御プロセスであり得る。ＰＷＭサーボコマンドが説明されるが、シリアルデータバス、アナログ位相／振幅など、任意のタイプのサーボコマンド信号およびサーボコマンド生成ユニットが使用され得る。

0077

第２の処理システム２３２は、これも第１のＵＡＶ機能と関連付けられる１以上のサポートプロセス７０８を含む。例として、サポートプロセス７０８は、いくつかの例において、直並列変換器プロセスを含み得る。直並列変換器プロセスは、連続的なＰＷＭサーボコマンドを受信し、バッファ内に格納され得るＰＷＭコマンドを生成し得る。サポートプロセス７０８は、出力７２６をプロセスモニタ／コントローラ７１０に提供する。プロセスモニタ／コントローラ７１０は、一次制御プロセス７０２が有効な出力を生成しているかどうかを決定するように構成される。１つの例において、プロセスモニタ／コントローラ７１０は、一次制御プロセス７０２が第１の出力７２２を生成しているかどうかを決定するために、出力７２６がサポートプロセス７０８から受信されるかどうかを決定するように構成される。別の例において、プロセスモニタ／コントローラ７１０は、一次制御プロセス７０２が有効である第１の出力７２２を生成しているかどうかを決定するために、出力７２４がサポートプロセス７０８によって受信されるかどうかを決定するように構成される。別の例において、プロセスモニタ／コントローラ７１０は、第１の出力７２２が有効であるかどうかを決定するために、出力７２６の内容が有効であるかどうかを決定するように構成される。プロセスモニタ／コントローラ７１０が、出力７２２が有効であることを決定する場合、出力７２８が提供される。１つの例において、出力７２８は、サポートプロセス７０８から受信されるＰＷＭサーボコマンドを含む。

0078

サポートプロセス７０８は、第２の処理システム２３２のＡＰＵ３２６によって実行されるバックアップ制御プロセス７０６から第２の出力７３２を受信するようにさらに構成される。例えば、バックアップ制御プロセス７０６は、バックアップ自動操縦プロセスまたはバックアップペイロード伝達プロセスであり得る。サポートプロセス７０８は、１つの例において、バックアップ自動操縦プロセスからコマンドを受信し、ＰＷＭサーボコマンドを生成し得る。サポートプロセス７０８は、プロセスモニタ／コントローラ７１０に提供される出力７３４を生成する。プロセスモニタ／コントローラ７１０が、一次制御プロセス７０２の出力７２２が無効であることを決定する場合、プロセスモニタ／コントローラ７１０は、バックアップ制御プロセスの出力７３２を含む出力７３６を生成することができる。

0079

いくつかの実装形態において、プロセッサモニタ／コントローラ７１０は、第１の処理システム２３０の第１の出力７２２が有効であるかどうかを、第１の出力を第２の処理システムからの第２の出力７３２と比較することに基づいて決定し得る。例えば、プロセスモニタ／コントローラ７１０は、第１の出力７２２および第２の出力７３２が整合する、または別途一致を有することを決定することができる。第１の出力７２２と第２の出力７３２との間に一致が存在する場合、プロセッサモニタ／コントローラ７１０は、第１の出力７２２が有効であることを決定し得る。

0080

図１１は、プロセスモニタ／コントローラ７１０が、一次制御プロセス７０２と関連付けられた無効な出力に応答してバックアップ制御プロセス７０６を有効化する特定の例である。他の例において、プロセスモニタ／コントローラ７１０は、ビークルデバイスを有効にするように、または、各処理システムによって実行されるプロセスの出力に基づいて特定の機能を開始するように構成され得る。例えば、ペイロード伝達システムは、第１の処理システムによって生成される出力と第２の処理システムによって生成される出力との間の一致に基づいて、有効化または活性化され得る。

0081

これより図１２〜図１６を参照すると、改善された制御ボックス１００およびそのコンポーネントのさらなる実施形態が全体的に提供される。論じられるように、本開示に従う制御ボックス１００は、無人航空機（ＵＡＶ）の動作を制御する様々な電気／コンピューティングコンポーネントを全体的に収納し、したがって制御ボックス１００は、ＵＡＶ上に全体的に装着される。本開示に従う制御ボックス１００は、それらのモジュラ設計に起因して特に有利であり、ヒートシンク、カバー、および／または補強材などの、本明細書内で論じられるような、制御ボックス１００の様々なコンポーネントは各々、そのような各々のコンポーネントのための様々な異なる設計と交換可能である。本明細書内で論じられる特定の特徴は、そのようなモジュラ性を促進するのに役立つ。加えて、本明細書内で論じられるように、ヒートシンク、補強材、およびシステムオンモジュール（「ＳＯＭ」）回路基板などの、そのような制御ボックス１００の様々な特徴は、ＳＯＭ回路基板からおよび制御ボックス１００から全体的に熱を伝達するための有利な熱伝達特徴を含む。他の有利な特徴が本明細書内で論じられる。

0082

本開示に従う制御ボックス１００は、示されるように、横方向１０２、縦方向１０４、および横断方向１０６を規定し得る。そのような方向１０２、１０４、１０６は、制御ボックス１００のための直交座標系を一緒に規定し得る。

0083

制御ボックス１００は、内部１１２を規定するハウジング１１０を含み得る。例示的な実施形態におけるハウジング１１０は、カバー１１４および１以上の補強材１１６を含む。いくつかの実施形態において、単一の補強材１１６のみが、制御ボックス１００において利用されるが、代替の実施形態においては、２つ以上の補強材１１６が利用され得る。ハウジング１１０がカバー１１４および補強材１１６を含む実施形態において、少なくとも１つのそのような補強材１１６は、カバー１１４と接触して取り外し可能に接続され、補強材１１６は、横断方向１０６に沿って互いの上およびハウジング１１０の上に積層される。制御ボックス１００は、ヒートシンク１１８をさらに含み得る。ヒートシンク１１８は、複数の補強材１１６のうちの１つと接触しているなど、ハウジング１１０に取り外し可能に接続され得る。ヒートシンク１１８は、横断方向１０６に沿って補強材１１６およびハウジング１１０の上にさらに積層され得る。

0084

１以上の回路基板は、内部１１２内に配設され得る。例えば、第１の回路基板１２０は、内部１１２に配設され得る。例示的な実施形態において、第１の回路基板１２０は、本明細書内で論じられるような例となるＳＯＭ回路基板２００などのシステムオンモジュール（ＳＯＭ）回路基板である。そのような第１の回路基板１２０は、例示的な実施形態において、補強材１１４とヒートシンク１１８との間など、ハウジング１１０とヒートシンク１１８との間に位置付けられ得る。さらに、第１の回路基板１２０は、第１の回路基板１２０からの熱がヒートシンク１１８を通じて第１の回路基板１２０から放散されるようにヒートシンク１１８と接触状態にあり得る。加えて、第１の回路基板１２０は、補強材１１４と接触状態にあり得る。

0085

例えば、第１の回路基板１２０は、１以上のコンピューティングコンポーネントを含み得る。そのようなコンピューティングコンポーネントは、第１の処理システム２３０、第２の処理システム２３２、および／または１つもしくは複数のメモリブロック２３４を含み得、それらのすべてが、ＳＯＭ回路基板２００の文脈においてなど、本明細書内で論じられる。さらに、サーマルインターフェース材料２３６（ＳＯＭ回路基板２００の文脈において以下に詳細に論じられる）は、そのようなコンピューティングコンポーネントのうちの１以上の上に配設され得る。例示的な実施形態において、コンピューティングコンポーネントのうちの１以上の上に配設されるサーマルインターフェース材料２３６などの、第１の回路基板１２０は、ヒートシンク１１８および／または補強材１１６に接触し得る。

0086

いくつかの実施形態において、サーマルインターフェース材料２３６は、ヒートシンク１１８と接触状態にあり得る。特に、１以上のコンピューティングコンポーネント（ＳＯＭ回路基板２００の文脈において以下に論じられるような回路基板１２０の第１のフェース面２１０上に装着される第１の処理システム２３０、第２の処理システム２３２、および／または１以上のメモリブロック２３４）上に配設されるサーマルインターフェース材料２３６は、ヒートシンク１１８、例えばその底１３０と接触状態にあり得る。

0087

加えてまたは代替的に、補強材１１６は、複数の指部１４０を含み得る。指部１４０は、支持および熱伝達目的のために他のコンポーネントに接触する補強材１１６の概してプレーナ型の内表面である。第１の回路基板１２０は、そのような指部１４０に接触し得る。特に、１以上のコンピューティングコンポーネント（ＳＯＭ回路基板２００の文脈において以下に論じられるような回路基板１２０の第２のフェース面２１２上に装着される１以上のメモリブロック２３４）上に配設されるサーマルインターフェース材料２３６は、指部１４０と接触状態にあり得る。

0088

例示的な実施形態において、補強材１１６は、外枠１４２および１以上の横材１４４を含む。補強材１１６は、加えて、指部１４０を含み得る。第１の回路基板１２０が補強材１１６に接触するとき、第１の回路基板１２０は、外枠１４２および／または横材１４４のうちの１以上に接触し得、また上に論じられるように指部１４０にさらに接触し得る。

0089

例示的な実施形態において、ヒートシンク１１８は、金属から形成される。ヒートシンク１１８は、基部１３０を含み得る。基部は、例示的な実施形態において、第１の回路基板１２０、例えば上に論じられるようなそのコンポーネントと接触状態にあり得る。さらに、いくつかの例示的な実施形態において（図示されない）、ヒートシンク１１８は、基部１３０から外向きに延在する複数のフィン１３２を含み得る。これらの実施形態において、ヒートシンク１１８は、フィン１３２により制御ボックス１００からの対流熱伝達を提供し得る。他の実施形態において、図１２〜図１４に例証されるように、フィン１３２は提供されない場合があり、ヒートシンク１１８は、例えば制御ボックス１００が装着される主題のＵＡＶ内の他のコンポーネントとの基部１３０の接触により制御ボックス１００からの対流熱伝達を提供し得る。依然として他の実施形態において、ヒートシンク１１８は、使い捨てまたはリバーシブルの相変化材料、液体冷却材料、および／または熱伝達を促進するための他の好適なコンポーネントをさらに含み得る。

0090

制御ボックス１００は、第２の回路基板１２２をさらに含み得る。第２の回路基板１２２は、例えば、インターフェース回路を形成する様々な集積回路を含む、ソナー、レーダ、ＧＰＳ、無線などに関連したコンポーネントなどの通信関連コンポーネントを概して含む担体カードタイプの回路基板であり得る。第２の回路基板は、内部１１２内に配設され得る。例えば、そのような第２の回路基板１２２は、例示的な実施形態において、カバー１１４と補強材１１６との間に位置付けられ得る。さらに、第２の回路基板１２２は、補強材１１６と接触状態にあり得る。

0091

例示的な実施形態において、第２の回路基板１２２は、第１の回路基板１２０と動作的に通信している。例えば、第２の回路基板１２２は、１以上の入力／出力コネクタ１２４をさらに含み得、これらは、第１の回路基板１２０の相手側入力／出力コネクタ（ＳＯＭ回路基板２００実施形態におけるコネクタ２３８など）に動作的に接触するために第２の回路基板１２２上に位置付けられる。

0092

いくつかの実施形態において、第２の回路基板１２２は、１以上のセンサコネクタ１２５をさらに含み得る。そのようなセンサコネクタ１２５は、例えば図１２〜図１４に示されるような縦方向１０４に沿って、または別の好適な方向に、ハウジング１１０から延在し得る。これらのセンサコネクタ１２５は、例えば、制御ボックス１００が装着されるＵＡＶに装着され得る好適な外部センサまたは他の二次的なデバイス１２（本明細書内で論じられるものなど）への第２の回路基板１２２の接続のためのポートであり得る。

0093

制御ボックス１００は、ハウジング１１０から延在する１以上の入力／出力コネクタ１２６を追加で含み得る。例示的な実施形態において、そのようなコネクタ１２６のうちの１以上は、第２の回路基板１２２のコンポーネントである。そのような入力／出力コネクタ１２６は、制御ボックス１００およびそのコンポーネントを、例えば、制御ボックス１００が装着されるＵＡＶの他のコンポーネントに接続し得る。いくつかの実施形態において、図１２〜図１４に例証されるように、入力／出力コネクタ１２６は、ハウジング１１０の終端フェースプレート１１５を通るなどして、縦方向１０４に沿ってハウジング１１０から延在する。他の実施形態において、入力／出力コネクタ１２６は、カバー１１４を通るなどして、横断方向１０６に沿ってハウジング１１０から延在する。

0094

いくつかの実施形態において、制御ボックス１００は、メザニンカード１２８をさらに含み得る。メザニンカード１２８は、内部１１２内に配設され得、第２の回路基板１２２と動作的に通信し得る。メザニンカード１２８は、例えば、第２の回路基板１２２とカバー１１４との間に配設され得る。いくつかの実施形態において、入力／出力コネクタ１２６のうちの１以上は、メザニンカード１２８のコンポーネントである。

0095

示されるように、ヒートシンク１１８およびハウジング１１０のコンポーネントは、貫通孔を含み得る。様々な貫通孔が、制御ボックス１００の様々なコンポーネントのモジュラ性を促進するために有利に整列し得る。例えば、複数の貫通孔１５０は、横断方向１０６に沿うなどして、ヒートシンク１１８の基部１３０を通って延在し得る。そのような貫通孔１５０は、パターンで配置され得る。さらに、複数の貫通孔は、横断方向１０６に沿うなどして、ハウジング１１０を通って延在し得る。そのような貫通孔は、パターンで配置され得る。そのような貫通孔は、例えば、横断方向１０６に沿ってカバー１１４を通り、かつパターンで延在する貫通孔１５２、および横断方向１０８に沿って補強材１１６を通り、かつパターンで延在する貫通孔１５４を含み得る。例示的な実施形態において、貫通孔１５０、１５２、および１５４などの、基部１３０およびハウジング１１０内の貫通孔のパターンは同一である。したがって、留め具は、制御ボックス１００のそのようなコンポーネントを一緒に留めるために、貫通孔１５０、１５２、１５４を通って挿入され得る。とりわけ、そのような同一パターンは、そのようなコンポーネントの異なるバージョンがモジュール方式で互いと交換され得るように、多種多様な異なるタイプのヒートシンク１１８およびハウジング１１０（ならびにそれらのカバー１１４および補強材１１６）にまで及び得る。

0096

ヒートシンク１１８が、ハウジング１１０、例えばその補強材１１６に接触するとき、そのようなコンポーネントは、「さねはぎ継ぎ」タイプの特徴を使用して組み合わさり得る。そのような特徴は、有利には、適切な整合を確実にするためにコンポーネントを互いに対して配向し、また、有利には、電磁干渉（ＥＭＩ）フィルタとして機能する。

0097

これより図１５および図１６を参照すると、本開示に従う制御ボックス１００は、上に論じられるような第１の回路基板１２０であり得るシステムオンモジュール（ＳＯＭ）回路基板２００を含み得る。ＳＯＭ回路基板２００は、示されるように、横方向２０２、縦方向２０４、および横断方向２０６を規定し得る。そのような方向２０２、２０４、２０６は、ＳＯＭ回路基板２００のための直交座標系を一緒に規定し得る。ＳＯＭ回路基板２００が制御ボックス１００に据え付けられるとき、方向２０２、２０４、２０６は、それぞれの方向１０２、１０４、１０６に対応し得る。

0098

ＳＯＭ回路基板２００は、複数の外表面を含む本体２０８を有し得る。例えば、本体２０８は、第１のフェース面２１０および第２の対向のフェース面２１２を含み、それら両方が、横方向２０２および縦方向２０４によって規定される平面内に全体的に延在する。本体２０８は、第１の端面２１４および対向の第２の端面２１６をさらに含み、それら両方が、横方向２０２および横断方向２０６によって規定される平面内に全体的に延在する。本体２０８は、第１の側面２１８および対向の第２の側面２２０をさらに含み、それら両方が、縦方向２０４および横断方向２０６によって規定される平面内に全体的に延在する。

0099

一般に、ＳＯＭ回路基板２００およびその本体２０８は、示されるように、超直方体形状を有する。したがって、第１および第２の端面２１４、２１６はまた、各々が、横方向２０２に沿って最大長である長さ２２２を有する。第１および第２の側面２１８、２２０はまた、各々が、縦方向２０４に沿って最大長である長さ２２４を有する。示されるように、例示的な実施形態において、最大長２２４は、最大長２２２よりも大きい。

0100

ＳＯＭ回路基板２００は、複数のコンピューティングコンポーネントをさらに含み得る。各コンピューティングコンポーネントは、第１のフェース面２１０または第２のフェース面２１２上など、本体２０８に装着され得る。例えば、コンピューティングコンポーネントは、第１の処理システム２３０、第２の処理システム２３２、および複数のメモリブロック２３４を含み得る。とりわけ、第１および第２の処理システム２３０、２３２ならびにメモリブロック２３４は、例示的な実施形態において、一緒に動作する２つの処理システム２３０、２３２を有する統一されたコンピューティングシステム内に一緒に統合され得る。したがって、例えば、第１の処理システム２３０は、第２の処理システム２３２を監視およびバックアップすることができ、第２の処理システム２３２は、第１の処理システム２３０を監視およびバックアップすることができる。

0101

いくつかの実施形態において、例えば、第１の処理システム２３０は、ランダムアクセスメモリ（ＲＡＭ）ベースの処理システムであり得る。加えてまたは代替的に、第２の処理システム２３２は、いくつかの実施形態において、フラッシュメモリベースの処理システムであり得る。加えてまたは代替的に、メモリブロック２３４は、ＲＡＭメモリブロックであり得る。

0102

示されるように、例示的な実施形態において、第１および第２の処理システム２３０、２３２は、本体２０８の第１のフェース面２１０に装着され得る。しかしながら、代替的に、第１および第２の処理システム２３０、２３２のうちの１つまたは両方は、本体２０８の第２のフェース面２１２に装着され得る。さらに、いくつかの実施形態において、メモリブロック２３４のうちの少なくとも１以上は、第１のフェース面２１０に装着され得る。加えてまたは代替的に、メモリブロック２３４のうちの少なくとも１以上は、第２のフェース面２１２に装着され得る。

0103

いくつかの実施形態において、サーマルインターフェース材料２３６は、コンピューティングコンポーネントのうちの１以上の上に配設され得る。サーマルインターフェース材料２３６は、本明細書内で論じられるように、そのようなコンピューティングコンポーネントから制御ボックス１００の他のコンポーネントへの熱伝達を促進し得る。例えば、好適なサーマルインターフェース材料２３６は、例えば硬化性であり得る比較的柔軟な材料であり得る。例示的な実施形態において、そのような材料２３６は、揺変性材料であり得る。例示的な実施形態において、そのような材料２３６は、３．６Ｗ／ｍ・Ｋなど、３．４〜３．８Ｗ／ｍ・Ｋなどの、３．２〜４Ｗ／ｍ・Ｋの熱伝導率を有し得る。１つの好適な材料は、Ｔｈｅ Ｂｅｒｇｑｕｉｓｔ Ｃｏｍｐａｎｙから市販されているＧａｐ Ｆｉｌｌｅｒ ３５００Ｓ３５である。

0104

例示的な実施形態において、サーマルインターフェース材料２３６は、第１のフェース面２１０に装着されるメモリブロック２３４のうちの１つもしくは複数、および／または第２のフェース面２１２に装着されるメモリブロック２３６のうちの１つもしくは複数など、メモリブロック２３４上に配設され得る。加えてまたは代替的に、サーマルインターフェース材料２３６は、第１の処理システム２３０および／または第２の処理システム２３２上に配設され得る。

0105

１以上の入力／出力コネクタ２３８が、追加で本体２０８に装着され得る。これらのコネクタ２３８は、ＳＯＭ回路基板２００を、制御ボックス１００内の、本明細書内で論じられるような他の回路基板に接続し得、したがって、ＳＯＭ回路基板２００とそのような他の回路基板間の通信を可能にする。コネクタ２３８は、例えば、示されるように第２のフェース面２１２に装着され得るか、または代替的に、第１のフェース面２１０に装着され得る。いくつかの実施形態において、コネクタ２３８は、第１の側面２１８に隣接して、したがって横方向２０２に沿って第２の側面２２０よりも第１の側面２１８の近くに、配設され得る。これらの実施形態のいくつかにおいて、コネクタ２３８が第２の側面２２０に隣接して提供されない場合がある。さらに、コネクタ２３８の縦軸は、示されるように、縦方向２０４に沿って整列され得る。

0106

さらに例証されるように、複数の取付穴２４０が、本体２０８を通って延在し得る。これらの取付穴２４０のうちの１以上は、例えば、ＳＯＭ回路基板２００を制御ボックス１００内の他のコンポーネントに接続するために利用され得る。各取付穴２４０は、第１のフェース面２１０および第２のフェース面２１２を通って、かつそれらの間を、横断方向２０６に沿って延在し得る。

0107

本体内の取付穴２４０の場所は、特に有利なものであり得る。例えば、取付穴２４０の第１のアレイ２４２は、第１の側面２１８に隣接して、および例示的な実施形態においては、横方向２０２に沿ってコネクタ２３８と第１の側面２１８との間に配設され得る。第１のアレイ２４２の取付穴２４０は、縦方向２０４に沿って、互いから離間され得る。例示的な実施形態において、第１のアレイ２４２は、３つ以上の取付穴を含み得るが、代替の実施形態においては、２つの取付穴が利用され得る。取付穴２４０の第２のアレイ２４４は、第２の側面２２０に隣接して配設され得、および例示的な実施形態においては、横方向２０２に沿って、第１の側面２１８からの第１のアレイ２４４と同じ距離だけ第２の側面２２０から間隔をあけられ得る。第２のアレイ２４４の取付穴２４０は、縦方向２０４に沿って、互いから離間され得る。例示的な実施形態において、第２のアレイ２４４は、３つ以上の取付穴を含み得るが、代替の実施形態においては、２つの取付穴が利用され得る。第１および第２のアレイは、有利には、両方が、ＳＯＭ回路基板２００を制御ボックス１００内の他のコンポーネントに接続し、そのようなコンポーネントに対するＳＯＭ回路基板２００の任意の相対運動を最小限にし得る。

0108

加えて、１以上の第３の取付穴２４６は、横方向２０２に沿って第１のアレイ２４２と第２のアレイ２４４との間に配設され得る。例示的な実施形態において、１以上の第３の取付穴２４６は、横方向２０２に沿うなどして、第１の側面２１８と第２の側面２２０との間に概して中央に位置付けられ得る。第３の取付穴２４６は、したがって、横方向２０２に沿って、第１のアレイ２４２および第２のアレイ２４４から均等に間隔をあけられ得る。さらに、単一の第３の取付穴２４６のみが利用される実施形態においては、第３の取付穴２４６は、縦方向２０４に沿うなどして、第１の端面２１４と第２の端面２１６との間に概して中央に位置付けられ得る。第３の取付穴２４６は、そのような穴２４６がＳＯＭ回路基板２００の使用中の共鳴周波数問題を低減し、ＳＯＭ回路基板２００に改善された剛性を提供することから、特に有利であり得る。

0109

いくつかの実施形態において、複数のビア２５０が、ＳＯＭ回路基板２００内に提供され得る。各ビアは、横断方向２０６に沿って本体２０８を通って延在し得、第１のフェース面２１０および／または第２のフェース面２１２から突出し得る。ビア２５０は、第１の側面２１８および／または第２の側面２２０に隣接して位置し得る。ビア２５０は、例示的な実施形態において、金または銅などの金属材料から形成され得、本体２０８内から熱を伝達し、この熱を本体２０８およびＳＯＭ回路基板２００から全体的に伝達するための熱伝達導管としての機能を果たし得る。

0110

いくつかの実施形態において、１以上の金属コーティングが、本体２０８上、例えばその第１のフェース面２１０および／または第２のフェース面２１２上にめっきされ得る。金属コーティングは、本体２０８およびＳＯＭ回路基板２００から全体的に熱を伝達するための熱伝達導管としての機能を果たし得る。

0111

例えば、第１の金属コーティング２５２は、複数の取付穴２４０（第１および第２のアレイ２４２、２４４内のそれらの取付穴ならびに第３の取付穴２４６を含む）を規定する本体２０８（その第１のフェース面２１０および／または第２のフェース面２１２）の部分の上にめっきされ得る。そのようなコーティング２５２は、様々なめっきが接続されないように、本体２０８のそのような部分の上に離散的にめっきされ得る。例示的な実施形態において、そのような第１の金属コーティング２５２は、銅コーティングであるが、代替の実施形態においては、金または他の好適な金属が利用され得る。

0112

加えてまたは代替的に、第２の金属コーティング２５４が、本体２０８（その第１のフェース面２１０および／または第２のフェース面２１２上）にめっきされ得る。そのようなコーティング２５２は、第１および第２の側面２１８、２２０に隣接して位置し得、全体的に長さ２２４に沿うなどして、そのような表面２１８、２２０まで延在し得る。第１および第２の金属コーティング２５２、２５４の両方が利用される実施形態において、第２の金属コーティング２５４は、第１の金属コーティング２５２の上にめっきされ得る。例示的な実施形態において、そのような第１の金属コーティング２５４は、金コーティングであるが、代替の実施形態においては、銅または他の好適な金属が利用され得る。

0113

開示される技術のいくつかの実施形態は、ハードウェア、ソフトウェアとして、または、ハードウェアおよびソフトウェアの組み合わせとして実施され得る。ソフトウェアは、例えばプロセッサをプログラムするためのプロセッサ可読コードとして、プロセッサ可読コードとして格納されてプロセッサ内で実施され得る。いくつかの実装形態において、コンポーネントのうちの１以上は、例えば、他のユニットとの使用のために設計されたパッケージされた機能ハードウェアユニット（例えば、１以上の電気回路）、通常は関連機能の特定の機能を実装するプロセッサによって実行可能なプログラムコードの一部分（例えば、ソフトウェアまたはファームウェア）の一部分、またはより大きいシステムとインターフェースをとる自己完結型ハードウェアもしくはソフトウェアコンポーネントとして、個々に、あるいは、１つもしくは複数の他のコンポーネントと組み合わせて実行され得る。各ハードウェアユニットは、例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、回路、デジタル論理回路、アナログ回路、ディスクリート回路の組み合わせ、ゲート、または任意の他のタイプのハードウェア、またはそれらの組み合わせを含み得る。加えてまたは代替的に、これらのコンポーネントは、様々なミッションおよびビークル制御プロセスを含む本明細書内で説明される機能を実施するようにプロセッサをプログラムするためにプロセッサ可読デバイス（例えば、メモリ）内に格納されるソフトウェアを含み得る。

0114

処理装置は、マイクロプロセッサ、マイクロコントローラ、または他の好適な処理デバイスなどの、任意の数およびタイプのプロセッサを含み得る。メモリデバイスは、限定するものではないが、非一時的なコンピュータ可読媒体、ＲＡＭ、ＲＯＭ、ハードドライブ、フラッシュドライブ、または他のメモリデバイスを含む、１以上のコンピュータ可読媒体を含み得る。

0115

メモリブロック２３４および本明細書内で説明される他のメモリは、１以上のプロセッサによって実行され得るコンピュータ可読命令を含む、１つもしくは複数の処理装置または論理アレイによってアクセス可能な情報を格納することができる。命令は、プロセッサによって実行されるとき、プロセッサに動作を実施させる命令の任意のセットであり得る。命令は、任意の好適なプログラミング言語で記述されるソフトウェアであり得るか、またはハードウェア内に実装され得る。いくつかの実施形態において、命令は、ビークルおよび／もしくはミッション機能を制御するための動作、ならびに／またはコンピューティングデバイスの任意の他の動作もしくは機能などの動作をプロセッサに実施させるためにプロセッサによって実行され得る。

0116

本明細書内で論じられる技術は、コンピュータベースのシステム、ならびにコンピュータベースのシステムによって取られる行動、ならびにコンピュータベースのシステムに送信される、およびコンピュータベースのシステムから送信される情報について言及する。当業者は、コンピュータベースのシステムの本来の柔軟性が、コンポーネント間およびコンポーネント同士におけるタスクおよび機能性の多種多様な構成、組み合わせ、および分割の可能性を可能にするということを認識するものとする。例えば、本明細書内で論じられるプロセスは、単一のコンピューティングデバイス、または共同して作用する複数のコンピューティングデバイスを使用して実施され得る。データベース、メモリ、命令、およびアプリケーションは、単一のシステム上で実行され得るか、または複数のシステムにわたって分散され得る。分散されたコンポーネントは、逐次的に、または並行して動作することができる。

0117

様々な実施形態の特定の特徴は、一部の図面には示されており、他の図面には示されていないが、これは簡便性を目的としているにすぎない。本開示の原理に従って、図面の任意の特徴は、任意の他の図面の任意の特徴と組み合わせて参照および／または特許請求され得る。

0118

この記述された説明は、最良の形態を含む特許請求される主題を開示するため、また、当業者が、任意のデバイスまたはシステムを作製および使用することならびに任意の組み込まれた方法を実施することを含む、特許請求される主題を実践することを可能にするために、例を使用する。開示される技術の特許性を有する範囲は、請求項によって規定され、当業者が想起する他の例を含み得る。そのような他の例は、それらが、特許請求の範囲の文言と違わない構造要素を含む場合、またはそれらが特許請求の範囲の文言とごくわずかに異なる等価の構造要素を含む場合には、特許請求の範囲内であることが意図される。

0119

１０無人航空機（ＵＡＶ）、１２ 二次的なデバイス、１４推進および運動（ＰＭ）デバイス、２０画像センサ、２２レーダセンサ、２４ＬＩＤＡＲセンサ、２６ソナーセンサ、２８ＧＰＳセンサ、３０推力デバイス、３２制御表面、３４位置決定システム、３６ペイロード伝達システム、３８通信システム、５０ 制御システム、６０バックプレーン、６１カード、６１ＣＰＵカード、６２ 共処理カード、６３アドオンカード、６４ アドオンカード、６５ アドオンカード、６６ スイッチ、７１カードスロット、７３ カードスロット、７４ カードスロット、７５ カードスロット、８０ 制御システム、１００制御ボックス、１０２ 横方向、１０４縦方向、１０６横断方向、１１０ハウジング、１１２ 内部、１１４カバー、１１５終端フェースプレート、１１６補強材、１１８ヒートシンク、１２０ 第１の回路基板、１２２ 第２の回路基板、１２４ Ｉ／Ｏコネクタ、１２５センサコネクタ、１２６ Ｉ／Ｏコネクタ、１２８メザニンカード、１３０ 基部、１３２フィン、１４０ 指部、１４２外枠、１４４横材、１５０貫通孔、１５２ 貫通孔、１５４ 貫通孔、２００ ＳＯＭ回路基板、２０２ 横方向、２０４ 縦方向、２０６ 横断方向、２０８ 本体、２１０ 第１のフェース面、２１２ 第２の対向のフェース面、２１４ 第１の端面、２１６ 第２の対向の端面、２１８ 第１の側面、２２０ 第２の対向の側面、２２２ 長さ、２２４ 長さ、２２８ Ｉ／Ｏコネクタ、２３０ 第１の処理システム、２３２ 第２の処理システム、２３４メモリブロック、２３６サーマルインターフェース材料、２３８ Ｉ／Ｏコネクタ、２４０取付穴、２４２ 第１のアレイ、２４４ 第２のアレイ、２４６ 第３の取付穴、２５０ビア、２５２ 第１の金属コーティング、２５４ 第２の金属コーティング、３０２処理装置、３０４プログラマブル論理回路、３０５プログラマブル論理アレイ、３０６アプリケーション処理装置（ＡＰＵ）、３０８画像処理装置（ＧＰＵ）、３１０リアルタイム処理装置（ＲＰＵ）、３１２メモリ、３１４通信インターフェース、３１６スイッチファブリック、３２２ 処理装置、３２４ プログラマブル論理回路、３２５ プログラマブル論理アレイ、３２６ アプリケーション処理装置（ＡＰＵ）、３３２ メモリ、３３４ 通信インターフェース、３３６ スイッチファブリック、４０２パルス幅変調器（ＰＷＭ）、４０４ＧＰＳ受信機、４０６データリンク受信機、４０８シリアル受信機リンク（ＳＲＸＬ）入力、４１０プログラマブル電源ユニット（ＰＳＵ）、４１２比較器、４１４ドライバ、４１６アナログ−デジタル変換器（ＡＤＣ）、４２０ ＬＩＤＡＲ／ＳＯＮＡＲインターフェース、４２２ ピトー／スタティックインターフェース、４２４電気光学グリッド照合システム（ＥＯＧＲＳ）受信機インターフェース、４２６無線、４２８ナビゲーションシステム、４３０コントローラエリアネットワークバス（ＣＡＮＢＵＳ）、４３２ 第１の回路基板インターフェース、４３４電源、４４２サーボ、４４４ＧＰＳアンテナ、４４６ データリンクアンテナ、４４８コマンドＰＩＣ受信機、４５０サーボ電源、４５２離散入力、４５４離散出力、４５６アナログ入力、４５８ センサコネクタ、５０２ 第１のビークル制御プロセス（ＶＣＰ）、５０４ 第１のミッション制御プロセス（ＭＣＰ）、５０６ ＶＣＰ、５０８ ＭＣＰ、５１０ ＭＣＰ、５１２ ＭＣＰ、６００ プロセス、６０２，６０４，６０６，６０８，６１０，６１２ブロック、６５０ プロセス、６５２，６５４，６５６，６５８，６６０，６６２，６６４，６６６，６７０ ブロック、７０２一次制御プロセス、７０４サポートプロセス、７０６バックアップ制御プロセス、７０８ サポートプロセス、７１０プロセスモニタ／コントローラ、７２２ 出力、７２４ 出力、７２６ 出力、７２８ 出力、７３２ 出力、７３４ 出力、７３６ 出力