図面 (/)

この項目の情報は公開日時点(2019年8月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

低消費電力化を図ることが可能な表示装置及び液晶表示装置を提供する。

解決手段

表示装置は、複数の第1駆動領域と複数の第2駆動領域とが列方向に交互に配置される表示領域と、複数の第1表示機能層と複数の第2表示機能層とを含み入射される光を透過する透明状態及び入射される光を散乱する散乱状態切替えられる表示機能層と、を有する、表示パネルと、上記表示パネルの駆動を制御する制御部と、を備える。上記制御部は、第1フィールド期間Pfi1に、複数の第1表示機能層に駆動電圧印加し、第2フィールド期間Pfi2に、複数の第2表示機能層に駆動電圧を印加する。第1フィールド期間Pfi1と第2フィールド期間Pfi2とで上記駆動電圧の極性は互いに異なる。

概要

背景

近年、入射した光を拡散する拡散状態と入射した光を透過させる透過状態とを切り替え可能な高分子分散液晶(Polymer Dispersed Liquid Crystal:以下、『PDLC』と称する場合がある)パネルを含み、画像を表示するとともに背景を透かして視認することが可能な表示装置が提案されている。このような表示装置においては、1フレーム期間が複数のサブフレーム期間を有し、サブフレーム期間毎に表示色を切り替えながら画像を表示することで多色表示が実現される。

概要

低消費電力化をることが可能な表示装置及び液晶表示装置を提供する。 表示装置は、複数の第1駆動領域と複数の第2駆動領域とが列方向に交互に配置される表示領域と、複数の第1表示機能層と複数の第2表示機能層とを含み入射される光を透過する透明状態及び入射される光を散乱する散乱状態切替えられる表示機能層と、を有する、表示パネルと、上記表示パネルの駆動を制御する制御部と、を備える。上記制御部は、第1フィールド期間Pfi1に、複数の第1表示機能層に駆動電圧印加し、第2フィールド期間Pfi2に、複数の第2表示機能層に駆動電圧を印加する。第1フィールド期間Pfi1と第2フィールド期間Pfi2とで上記駆動電圧の極性は互いに異なる。

目的

特開2004−287087号公報
特開2016−145869号公報






本実施形態は、低消費電力化を図ることが可能な表示装置及び液晶表示装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

それぞれ行方向に延在する複数の第1駆動領域とそれぞれ前記行方向に延在する複数の第2駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第1駆動領域に位置する複数の第1表示機能層とそれぞれ前記複数の第2駆動領域に位置する複数の第2表示機能層とを含み入射される光を透過する透明状態及び入射される光を散乱する散乱状態切替えられる表示機能層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記表示機能層を前記透明状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第1サブフレーム期間のうちの第1フィールド期間に、前記複数の第1表示機能層に駆動電圧印加し、前記第1サブフレーム期間のうち前記第1フィールド期間に続く第2フィールド期間に、前記複数の第2表示機能層に前記駆動電圧を印加し、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる、表示装置

請求項2

前記表示領域の外側の非表示領域に位置し、前記制御部により前記表示機能層に光を照射する第1状態又は前記表示機能層への光の照射を休止する第2状態に切替えられる光源ユニットをさらに備え、前記制御部は、各々のサブフレーム期間のうち前記第1フィールド期間に、前記複数の第1表示機能層及び前記複数の第2表示機能層の一方に負極性の前記駆動電圧を印加し、各々の前記サブフレーム期間のうち前記第2フィールド期間に、前記複数の第1表示機能層及び前記複数の第2表示機能層の他方に正極性の前記駆動電圧を印加し、前記第2フィールド期間のうち前記他方への正極性の前記駆動電圧の印加が終わった後の期間に、前記光源ユニットを前記第1状態に切替え、前記第2フィールド期間が終わる前に、前記光源ユニットを前記第1状態から前記第2状態に切替え、前記サブフレーム期間又はフレーム期間が切替る毎に、前記第1フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第2フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、請求項1に記載の表示装置。

請求項3

前記表示領域の外側の非表示領域に位置し、前記表示機能層に第1色、第2色及び第3色の光を照射する光源ユニットをさらに備え、前記制御部は、前記光源ユニットの駆動を制御し、第1フレーム期間のうちの前記第1サブフレーム期間に、前記表示機能層に前記第1色の光を照射させ、前記第1フレーム期間のうち前記第1サブフレーム期間に続く第2サブフレーム期間に、前記表示機能層に前記第2色の光を照射させ、前記第1フレーム期間のうち前記第2サブフレーム期間に続く第3サブフレーム期間に、前記表示機能層に前記第3色の光を照射させ、前記第1サブフレーム期間、前記第2サブフレーム期間、及び前記第3サブフレーム期間は、それぞれ前記第1フィールド期間及び前記第2フィールド期間を有し、各々のサブフレーム期間において、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる、請求項1に記載の表示装置。

請求項4

前記制御部は、各々のサブフレーム期間のうち前記第1フィールド期間に、前記複数の第1表示機能層及び前記複数の第2表示機能層の一方に負極性の前記駆動電圧を印加し、各々の前記サブフレーム期間のうち前記第2フィールド期間に、前記複数の第1表示機能層及び前記複数の第2表示機能層の他方に正極性の前記駆動電圧を印加する、請求項3に記載の表示装置。

請求項5

前記制御部は、前記第1フィールド期間に前記負極性の駆動電圧を印加する対象を、前記第1フレーム期間にて前記複数の第1表示機能層及び前記複数の第2表示機能層の一方に固定し、前記第2フィールド期間に前記正極性の駆動電圧を印加する対象を、前記第1フレーム期間にて前記複数の第1表示機能層及び前記複数の第2表示機能層の他方に固定し、フレーム期間が切替る毎に、前記第1フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第2フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、請求項4に記載の表示装置。

請求項6

前記制御部は、前記第1フィールド期間に前記負極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に前記複数の第1表示機能層及び前記複数の第2表示機能層の一方に切替え、前記第2フィールド期間に前記正極性の駆動電圧を印加する対象を、前記サブフレーム期間が切替る毎に前記複数の第1表示機能層及び前記複数の第2表示機能層の他方に切替える、請求項4に記載の表示装置。

請求項7

前記表示機能層に印加される前記駆動電圧が第1透明電圧又は第2透明電圧である場合に前記表示機能層は前記透明状態に切替えられ、前記表示機能層に印加される前記駆動電圧が散乱電圧である場合に前記表示機能層は前記散乱状態に切替えられ、前記第2透明電圧が印加された場合に前記表示機能層を透過する光の平行度は、前記第1透明電圧が印加された場合に前記表示機能層を透過する光の平行度より高く、前記第1フレーム期間は、前記第1フレーム期間の先頭の期間である第1リセット期間をさらに有し、前記制御部は、前記第1リセット期間に、前記複数の第1表示機能層及び前記複数の第2表示機能層にそれぞれ前記第2透明電圧を印加し、前記光源ユニットを前記表示機能層に光を照射しない消灯状態に切替える、請求項3に記載の表示装置。

請求項8

前記表示パネルは、画素電極と、共通電極と、をさらに有し、前記第2透明電圧は、0Vであり、前記画素電極と前記共通電極との間に印加される電圧である、請求項7に記載の表示装置。

請求項9

前記表示パネルは、それぞれ前記行方向に延在し前記列方向に交互に配置される複数の第1走査線及び複数の第2走査線と、各々の前記第1駆動領域に位置し前記複数の第1走査線のうちの1本の第1走査線に電気的に接続され前記行方向に並んだ1行分の複数の第1画素電極と、各々の前記第2駆動領域に位置し前記複数の第2走査線のうちの1本の第2走査線に電気的に接続され前記行方向に並んだ1行分の複数の第2画素電極と、複数の第1薄膜トランジスタであって、各々の前記第1薄膜トランジスタは、対応する前記1本の第1走査線に接続されたゲート電極と、対応する単個の前記第1画素電極に接続されたソース電極と、を含む、前記複数の第1薄膜トランジスタと、複数の第2薄膜トランジスタであって、各々の前記第2薄膜トランジスタは、対応する前記1本の第2走査線に接続されたゲート電極と、対応する単個の前記第2画素電極に接続されたソース電極と、を含む、前記複数の第2薄膜トランジスタと、をさらに有し、前記第1フィールド期間及び前記第2フィールド期間の一方は、奇数フィールド期間であり、前記第1フィールド期間及び前記第2フィールド期間の他方は、偶数フィールド期間である、請求項1に記載の表示装置。

請求項10

それぞれ行方向に延在する複数の第1駆動領域とそれぞれ前記行方向に延在する複数の第2駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第1駆動領域に位置する複数の第1液晶層とそれぞれ前記複数の第2駆動領域に位置する複数の第2液晶層とを含みリバース型高分子分散液晶を利用し入射される光を透過する透明状態及び入射される光を散乱する散乱状態に切替えられる液晶層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記液晶層を前記透明状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第1サブフレーム期間のうちの第1フィールド期間に、前記複数の第1液晶層に駆動電圧を印加し、前記第1サブフレーム期間のうち前記第1フィールド期間に続く第2フィールド期間に、前記複数の第2液晶層に前記駆動電圧を印加し、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる、液晶表示装置

請求項11

前記表示領域の外側の非表示領域に位置し、前記制御部により前記液晶層に光を照射する第1状態又は前記液晶層への光の照射を休止する第2状態に切替えられる光源ユニットをさらに備え、前記制御部は、各々のサブフレーム期間のうち前記第1フィールド期間に、前記複数の第1液晶層及び前記複数の第2液晶層の一方に負極性の前記駆動電圧を印加し、各々の前記サブフレーム期間のうち前記第2フィールド期間に、前記複数の第1液晶層及び前記複数の第2液晶層の他方に正極性の前記駆動電圧を印加し、前記第2フィールド期間のうち前記他方への正極性の前記駆動電圧の印加が終わった後の期間に、前記光源ユニットを前記第1状態に切替え、前記第2フィールド期間が終わる前に、前記光源ユニットを前記第1状態から前記第2状態に切替え、前記サブフレーム期間又はフレーム期間が切替る毎に、前記第1フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第2フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、請求項10に記載の液晶表示装置。

請求項12

前記表示領域の外側の非表示領域に位置し、前記液晶層に第1色、第2色及び第3色の光を照射する光源ユニットをさらに備え、前記制御部は、前記光源ユニットの駆動を制御し、第1フレーム期間のうちの前記第1サブフレーム期間に、前記液晶層に前記第1色の光を照射させ、前記第1フレーム期間のうち前記第1サブフレーム期間に続く第2サブフレーム期間に、前記液晶層に前記第2色の光を照射させ、前記第1フレーム期間のうち前記第2サブフレーム期間に続く第3サブフレーム期間に、前記液晶層に前記第3色の光を照射させ、前記第1サブフレーム期間、前記第2サブフレーム期間、及び前記第3サブフレーム期間は、それぞれ前記第1フィールド期間及び前記第2フィールド期間を有し、各々のサブフレーム期間において、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる、請求項10に記載の液晶表示装置。

請求項13

前記制御部は、各々のサブフレーム期間のうち前記第1フィールド期間に、前記複数の第1液晶層及び前記複数の第2液晶層の一方に負極性の前記駆動電圧を印加し、各々の前記サブフレーム期間のうち前記第2フィールド期間に、前記複数の第1液晶層及び前記複数の第2液晶層の他方に正極性の前記駆動電圧を印加する、請求項12に記載の液晶表示装置。

技術分野

0001

本発明の実施形態は、表示装置及び液晶表示装置に関する。

背景技術

0002

近年、入射した光を拡散する拡散状態と入射した光を透過させる透過状態とを切り替え可能な高分子分散液晶(Polymer Dispersed Liquid Crystal:以下、『PDLC』と称する場合がある)パネルを含み、画像を表示するとともに背景を透かして視認することが可能な表示装置が提案されている。このような表示装置においては、1フレーム期間が複数のサブフレーム期間を有し、サブフレーム期間毎に表示色を切り替えながら画像を表示することで多色表示が実現される。

先行技術

0003

特開2004−287087号公報
特開2016−145869号公報

発明が解決しようとする課題

0004

本実施形態は、低消費電力化を図ることが可能な表示装置及び液晶表示装置を提供する。

課題を解決するための手段

0005

一実施形態に係る表示装置は、
それぞれ行方向に延在する複数の第1駆動領域とそれぞれ前記行方向に延在する複数の第2駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第1駆動領域に位置する複数の第1表示機能層とそれぞれ前記複数の第2駆動領域に位置する複数の第2表示機能層とを含み入射される光を透過する透過状態及び入射される光を散乱する散乱状態切替えられる表示機能層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記表示機能層を前記透過状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第1サブフレーム期間のうちの第1フィールド期間に、前記複数の第1表示機能層に駆動電圧印加し、前記第1サブフレーム期間のうち前記第1フィールド期間に続く第2フィールド期間に、前記複数の第2表示機能層に前記駆動電圧を印加し、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる。

0006

また、一実施形態に係る液晶表示装置は、
それぞれ行方向に延在する複数の第1駆動領域とそれぞれ前記行方向に延在する複数の第2駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第1駆動領域に位置する複数の第1液晶層とそれぞれ前記複数の第2駆動領域に位置する複数の第2液晶層とを含みリバース型高分子分散液晶を利用し入射される光を透過する透過状態及び入射される光を散乱する散乱状態に切替えられる液晶層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記液晶層を前記透過状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第1サブフレーム期間のうちの第1フィールド期間に、前記複数の第1液晶層に駆動電圧を印加し、前記第1サブフレーム期間のうち前記第1フィールド期間に続く第2フィールド期間に、前記複数の第2液晶層に前記駆動電圧を印加し、前記第1フィールド期間と前記第2フィールド期間とで前記駆動電圧の極性は互いに異なる。

図面の簡単な説明

0007

図1は、第1の実施形態における表示装置の構成例を示す平面図である。
図2は、図1に示した表示装置の断面図である。
図3は、図1に示した表示装置の主要な構成要素を示す図である。
図4Aは、透明状態の液晶層を模式的に示す図である。
図4Bは、散乱状態の液晶層を模式的に示す図である。
図5Aは、液晶層が透明状態である場合の表示パネルを示す断面図である。
図5Bは、液晶層が散乱状態である場合の表示パネルを示す断面図である。
図6は、液晶層の散乱特性を示すグラフである。
図7Aは、1ライン反転駆動概要を表す図であり、第1液晶層に負極性の駆動電圧が印加され、第2液晶層に正極性の駆動電圧が印加されている状態を示す図である。
図7Bは、上記1ライン反転駆動の概要を表す図であり、第1液晶層に正極性の駆動電圧が印加され、第2液晶層に負極性の駆動電圧が印加されている状態を示す図である。
図8Aは、表示動作を示すタイミングチャートであり、図1に示した制御部による第1駆動方法の例1を説明するための図である。
図8Bは、表示動作を示すタイミングチャートであり、上記制御部による第1駆動方法の例2を説明するための図である。
図8Cは、表示動作を示すタイミングチャートであり、上記制御部による第1駆動方法の例3を説明するための図である。
図9は、表示動作を示すタイミングチャートであり、上記制御部による第3駆動方法を説明するための図である。
図10は、表示動作を示すタイミングチャートであり、上記制御部による第4駆動方法を説明するための図である。
図11Aは、2ライン反転駆動の概要を表す図であり、第1液晶層に負極性の駆動電圧が印加され、第2液晶層に正極性の駆動電圧が印加されている状態を示す図である。
図11Bは、上記2ライン反転駆動の概要を表す図であり、第1液晶層に正極性の駆動電圧が印加され、第2液晶層に負極性の駆動電圧が印加されている状態を示す図である。
図12は、表示走査におけるコモン電圧信号線電圧の一例を示す図である。
図13は、透明走査におけるコモン電圧と信号線電圧の一例を示す図である。
図14は、透明走査におけるコモン電圧と信号線電圧の他の例を示す図である。
図15は、図7Aなどに示したスイッチング素子ゲート電極ソース電極間に加えられる電圧に対する、上記スイッチング素子のドレイン電極−ソース電極間に流れる電流値の変化をグラフで示す図である。
図16は、第1フィールド期間及び第2フィールド期間における、画素電極電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートである。
図17Aは、第1サブフレーム期間及び第2サブフレーム期間における、第1画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、サブフレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
図17Bは、第1サブフレーム期間及び第2サブフレーム期間における、第2画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、図17Aと同様、サブフレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
図18Aは、第1サブフレーム期間及び第2サブフレーム期間における、第1画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、フレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
図18Bは、第1サブフレーム期間及び第2サブフレーム期間における、第2画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、図18Aと同様、フレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
図19は、図3に示したタイミングコントローラの一構成例を示す図である。
図20は、表示動作の一例を示すタイミングチャートである。
図21は、表示動作の他の例を示すタイミングチャートである。
図22は、表示動作の他の例を示すタイミングチャートである。
図23は、表示動作の他の例を示すタイミングチャートである。
図24は、第2実施形態に係る表示装置の主要な構成要素を示す図である。
図25は、図24に示したVcom引き込み回路の一構成例を示す図である。

実施例

0008

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

0009

各実施形態においては、表示装置の一例として、高分子分散型液晶を適用した表示装置について説明する。各実施形態の表示装置は、例えば、スマートフォンタブレット端末携帯電話端末等の種々の装置に用いることができる。

0010

(第1の実施形態)
図1は、本実施形態における表示装置DSPの構成例を示す平面図である。
図1に示すように、第1方向X及び第2方向Yは互いに交差する方向であり、第3方向Zは第1方向X及び第2方向Yと交差する方向である。第1方向Xは、行方向に相当し、第2方向Yは、列方向に相当している。一例では、第1方向X、第2方向Y、及び第3方向Zは、互いに直交しているが、互いに90度以外の角度で交差していてもよい。本明細書において、第3方向Zを示す矢印の先端に向かう方向を上方(あるいは、単に上)と称し、矢印の先端から逆に向かう方向を下方(あるいは、単に下)と称する。

0011

表示装置DSPは、表示パネルPNL配線基板F1乃至F5などを備えている。表示パネルPNLは、画像を表示する表示領域DA、及び表示領域DAを囲む額縁状の非表示領域NDAを備えている。表示領域DAは、n本の走査線G(G1〜Gn)、m本の信号線S(S1〜Sm)などを備えている。なお、n及びmはいずれも正の整数であり、nがmと等しくてもよいし、nがmとは異なっていてもよい。複数の走査線Gは、それぞれ第1方向Xに延在し、第2方向Yに間隔をおいて並んでいる。言い換えると、複数の走査線Gは、行方向に延在している。複数の信号線Sは、それぞれ第2方向Yに延在し、第1方向Xに間隔をおいて並んでいる。

0012

表示パネルPNLは、第1方向Xに沿った端部E1及びE2と、第2方向Yに沿った端部E3及びE4とを有している。非表示領域NDAの幅について、端部E1と表示領域DAとの第2方向Yの幅W1は、端部E2と表示領域DAとの第2方向Yの幅W2より小さい。また、端部E3と表示領域DAとの第1方向Xの幅W3は、端部E4と表示領域DAとの第1方向Xの幅W4と同等である。また、幅W3及びW4の各々は、幅W2より小さい。また、幅W3及びW4の各々は、幅W1と同等であってもよいし、幅W1とは異なっていてもよい。

0013

配線基板F1乃至F3は、この順に第1方向Xに並んでいる。配線基板F1は、ゲードドライバGD1を備えている。配線基板F2は、ソースドライバSDを備えている。配線基板F3は、ゲードドライバGD2を備えている。配線基板F1乃至F3は、それぞれ表示パネルPNL及び配線基板F4に接続されている。配線基板F5は、タイミングコントローラTCや電源回路PCなどを備えている。配線基板F4は、配線基板F5のコネクタCTに接続されている。なお、配線基板F1乃至F3は、単一の配線基板に置換されてもよい。また、配線基板F1乃至F4は、単一の配線基板に置換されてもよい。上述したゲードドライバGD1、ゲードドライバGD2、ソースドライバSD、及びタイミングコントローラTCは本実施形態の制御部CONを構成し、上記制御部CONは後述する複数の画素電極、後述する共通電極、及び後述する光源ユニットのそれぞれの駆動を制御するように構成されている。
図示した例では、端部E1の側から奇数番目の走査線GがゲートドライバGD2に接続され、偶数番目の走査線GがゲートドライバGD1に接続されているが、ゲードドライバGD1及びGD2と各走査線Gとの接続関係は図示した例に限らない。

0014

図2は、図1に示した表示装置DSPの断面図である。ここでは、第2方向Y及び第3方向Zによって規定されるY−Z平面における表示装置DSPの断面において、主要部のみを説明する。

0015

図2に示すように、表示パネルPNLは、第1基板SUB1、第2基板SUB2、表示機能層としての液晶層30などを備えている。第1基板SUB1は、透明基板10、画素電極11、配向膜12などを備えている。第2基板SUB2は、透明基板20、共通電極21、配向膜22などを備えている。画素電極11及び共通電極21は、例えばインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料によって形成されている。液晶層30は、少なくとも表示領域DAに位置している。液晶層30は、高分子分散液晶を含み、配向膜12と配向膜22との間に位置している。本実施形態の液晶層30は、リバース型高分子分散液晶(R-PDLC:reverse mode polymer dispersed liquid crystal)を利用している。上記の液晶層30は、印加される電圧が低い場合に入射される光の平行度を維持し、印加される電圧が高い場合に入射される光を散乱させる。第1基板SUB1及び第2基板SUB2は、シール材40によって接着されている。第1基板SUB1は、透明基板20の端部E5よりも第2方向Yに延出した延出部EXを有している。

0016

配線基板F1乃至F3は、第1基板SUB1の延出部EXに接続されている。
光源ユニットLUは、表示領域DAの外側の非表示領域NDAに位置している。光源ユニットLUは、発光素子LS、配線基板F6などを備えている。発光素子LSは、配線基板F6に接続され、延出部EXの上に位置している。発光素子LSは、端部E5と対向する発光部(発光面)EMを有している。発光部EMから出射された照明光は、後述するように、端部E5に入射し、表示パネルPNLを伝播する。

0017

図3は、図1に示した表示装置DSPの主要な構成要素を示す図である。
図3に示すように、表示装置DSPは、図中に破線で示すコントローラNTを備えている。コントローラCNTは、タイミングコントローラTC、ゲートドライバGD1及びGD2、ソースドライバSD、Vcom回路VC光源ドライバLSDなどを含んでいる。
タイミングコントローラTCは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラTCは、画像データに基づき、所定の信号処理を行って生成した映像信号をソースドライバSDに出力する。また、タイミングコントローラTCは、同期信号に基づいて生成した制御信号を、ゲートドライバGD1及びGD2、ソースドライバSD、Vcom回路VC、光源ドライバLSDにそれぞれ出力する。タイミングコントローラTCの詳細については後述する。

0018

図中に二点鎖線で示す表示領域DAは、複数の画素PXを備えている。各画素PXは、スイッチング素子SW及び画素電極11を備えている。スイッチング素子SWは、例えば薄膜トランジスタで形成されている。スイッチング素子SWは、走査線G及び信号線Sと電気的に接続されている。複数の画素電極11は、表示領域DAに位置し、マトリクス状に設けられている。このため、例えば、複数の画素電極11は、複数行に設けられている。画素電極11は、スイッチング素子SWを介して信号線Sに接続されている。共通電極21は表示領域DAに位置している。共通電極21は、複数の画素電極11と対向している。なお、本実施形態と異なり、共通電極21は、少なくとも1つの画素PX毎に区切られ、各々共通線に接続され、共通のコモン電圧が印加される構成でもよい。走査線Gの各々には、ゲートドライバGD1またはGD2から走査信号が供給される。信号線Sの各々には、ソースドライバSDから映像信号(画像信号)が供給される。共通電極21には、Vcom回路VCからコモン電圧Vcomが供給される。信号線Sに供給された映像信号は、走査線Gに供給された走査信号に基づいてスイッチング素子SWが導通状態となった期間に、当該スイッチング素子SWに接続された画素電極11に印加される。以下の説明においては、画素電極11に映像信号を与えて画素電極11と共通電極21との間に電位差を形成することを、当該画素電極11を備える画素PXに映像信号を書き込む(或いは電圧を印加する)と記載することがある。

0019

光源ユニットLUは、液晶層30に無彩色以外の色の光を照射するように構成されている。光源ユニットLUは、複数色の発光素子LSを備えている。例えば、光源ユニットLUは、液晶層30に第1色の光を照射する発光素子(第1発光素子)LSRと、液晶層30に第2色の光を照射する発光素子(第2発光素子)LSGと、液晶層30に第3色の光を照射する発光素子(第3発光素子)LSBと、を備えている。上記の第1色、第2色、及び第3色が、互いに異なる色であることは言うまでもない。本実施形態において、第1色は赤色、第2色は緑色、第3色は青色である。光源ドライバLSDは、これらの発光素子LSR、LSG、LSBの点灯期間を制御する。後に詳述するが、1フレーム期間が複数のサブフレーム期間を有する駆動方式においては、各サブフレームにおいて3つの発光素子LSR、LSG、LSBのうちの少なくとも1つが点灯し、サブフレーム毎に照明光の色が切り替えられる。

0020

以下に、高分子分散液晶層である液晶層30を備えた表示装置の一構成例について説明する。
図4Aは、透明状態の液晶層30を模式的に示す図である。
図4Aに示すように、液晶層30は、液晶性ポリマー31及び液晶性分子32を含んでいる。液晶性ポリマー31は、例えば、液晶性モノマーが配向膜12及び22の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子32は、液晶性モノマー内に分散されており、液晶性モノマーが高分子化された際に、液晶性モノマーの配向方向に依存して所定の方向に配向される。なお、配向膜12及び22は、第1方向X及び第2方向Yによって規定されるX−Y平面に沿って液晶性モノマー及び液晶性分子32を配向させる水平配向膜であってもよいし、第3方向Zに沿って液晶性モノマー及び液晶性分子32を配向させる垂直配向膜であってもよい。

0021

液晶性分子32は、正の誘電率異方性を有するポジ型であってもよいし、負の誘電率異方性を有するネガ型であってもよい。液晶性ポリマー31及び液晶性分子32は、それぞれ同等の光学異方性を有している。あるいは、液晶性ポリマー31及び液晶性分子32は、それぞれ略同等の屈折率異方性を有している。つまり、液晶性ポリマー31及び液晶性分子32の各々は、常光屈折率及び異常光屈折率が互いに略同等である。なお、常光屈折率及び異常光屈折率のいずれについても、液晶性ポリマー31及び液晶性分子32のそれぞれの値が完全に一致していなくてもよく、製造誤差などに起因したずれは許容される。また、液晶性ポリマー31及び液晶性分子32の各々の電界に対する応答性は異なる。すなわち、液晶性ポリマー31の電界に対する応答性は、液晶性分子32の電界に対する応答性より低い。

0022

図4Aに示した例は、例えば、液晶層30に電圧が印加されていない状態(画素電極11と共通電極21との間の電位差がゼロである状態)、あるいは、液晶層30に後述する第2透明電圧が印加された状態に相当する。

0023

図4Aに示すように、液晶性ポリマー31の光軸Ax1及び液晶性分子32の光軸Ax2は、互いに平行となる。図示した例では、光軸Ax1及び光軸Ax2は、いずれも第3方向Zに平行である。ここでの光軸とは、偏光方向によらず屈折率が1つの値になるような光線の進行方向と平行な線に相当する。

0024

上記の通り、液晶性ポリマー31及び液晶性分子32は略同等の屈折率異方性を有しており、しかも、光軸Ax1及びAx2は互いに平行であるため、第1方向X、第2方向Y、及び第3方向Zを含むあらゆる方向において、液晶性ポリマー31と液晶性分子32との間にほとんど屈折率差がない。このため、第3方向Zにて液晶層30に入射した光L1は、液晶層30内で実質的に散乱されることなく透過する。液晶層30は、光L1の平行度を維持することができる。同様に、第3方向Zに対して傾斜した斜め方向に入射した光L2及びL3についても、液晶層30内でほとんど散乱されることはない。このため、高い透明性が得られる。図4Aに示した状態を『透明状態』と称する。

0025

図4Bは、散乱状態の液晶層30を模式的に示す図である。
図4Bに示すように、上記の通り、液晶性ポリマー31の電界に対する応答性は、液晶性分子32の電界に対する応答性より低い。このため、液晶層30に上記の第2透明電圧及び後述する第1透明電圧の各々より高い電圧(後述の散乱電圧)が印加された状態では、液晶性ポリマー31の配向方向がほとんど変化しないのに対して、液晶性分子32の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ax1は第3方向Zとほとんど平行であるのに対して、光軸Ax2は第3方向Zに対して傾斜している。このため、光軸Ax1及びAx2は、互いに交差する。したがって、第1方向X、第2方向Y、及び、第3方向Zを含むあらゆる方向において、液晶性ポリマー31と液晶性分子32との間に大きな屈折率差が生ずる。これにより、液晶層30に入射した光L1乃至L3は、液晶層30内で散乱される。図4Bに示した状態を『散乱状態』と称する。
制御部は、液晶層30を透明状態及び散乱状態の少なくとも一方に切替える。

0026

図5Aは、液晶層30が透明状態である場合の表示パネルPNLを示す断面図である。
図5Aに示すように、発光素子LSから出射された照明光L11は、端部E5から表示パネルPNLに入射し、透明基板20、液晶層30、透明基板10などを伝播する。液晶層30が透明状態である場合、照明光L11は、液晶層30でほとんど散乱されないため、透明基板10の下面10B及び透明基板20の上面20Tからほとんど漏れ出すことはない。

0027

表示パネルPNLに入射する外部光L12は、液晶層30でほとんど散乱されることなく透過する。つまり、下面10Bから表示パネルPNLに入射した外部光は上面20Tに透過され、上面20Tから入射した外部光は下面10Bに透過される。このため、表示パネルPNLを上面20T側から観察した場合には、ユーザは、表示パネルPNLを透かして下面10B側の背景を視認することができる。同様に、表示パネルPNLを下面10B側から観察した場合には、表示パネルPNLを透かして上面20T側の背景を視認することができる。

0028

図5Bは、液晶層30が散乱状態である場合の表示パネルPNLを示す断面図である。
図5Bに示すように、発光素子LSから出射された照明光L21は、端部E5から表示パネルPNLに入射し、透明基板20、液晶層30、透明基板10などを伝播する。図示した例では、画素電極11αと共通電極21との間の液晶層30(画素電極11αと共通電極21との間に印加される電圧が印加される液晶層)は透明状態であるため、照明光L21は、液晶層30のうち画素電極11αと対向する領域でほとんど散乱されない。一方、画素電極11βと共通電極21との間の液晶層30(画素電極11βと共通電極21との間に印加される電圧が印加される液晶層)は散乱状態であるため、照明光L21は、液晶層30のうち画素電極11βと対向する領域で散乱される。照明光L21のうち、一部の散乱光L211は上面20Tから外部に放出され、また、一部の散乱光L212は下面10Bから外部に放出される。

0029

画素電極11αと重なる位置では、表示パネルPNLに入射する外部光L22は、図5Aに示した外部光L12と同様に、液晶層30でほとんど散乱されることなく透過する。画素電極11βと重なる位置では、下面10Bから入射した外部光L23は、その一部の光L231が液晶層30で散乱された後に上面20Tから透過される。また、上面20Tから入射した外部光L24は、その一部の光L241が液晶層30で散乱された後に下面10Bから透過される。

0030

このため、表示パネルPNLを上面20T側から観察した場合には、画素電極11βと重なる位置で照明光L21の色を視認することができる。加えて、一部の外部光L231が表示パネルPNLを透過するため、表示パネルPNLを透かして下面10B側の背景を視認することもできる。同様に、表示パネルPNLを下面10B側から観察した場合には、画素電極11βと重なる位置で照明光L21の色を視認することができる。加えて、一部の外部光L241が表示パネルPNLを透過するため、表示パネルPNLを透かして上面20T側の背景を視認することもできる。なお、画素電極11αと重なる位置では、液晶層30が透明状態であるため、照明光L21の色はほとんど視認されず、表示パネルPNLを透かして背景を視認することができる。

0031

図6は、液晶層30の散乱特性を示すグラフであり、液晶層30に印加される電圧VLCと輝度との関係を表している。ここでの輝度は、例えば図5Bに示したように、発光素子LSから出射された照明光L21が液晶層30にて散乱した際に得られる散乱光L211の輝度に相当する。他の観点から言えば、この輝度は、液晶層30の散乱度を表している。

0032

図6に示すように、電圧VLCを0Vから上昇させていくと、輝度は8V程度から急峻に上昇し、20V程度で飽和する。なお、電圧VLCが0Vから8Vの間においても、輝度は僅かに上昇する。本実施形態では、2点鎖線で囲った領域、すなわち8Vから16Vの範囲の電圧を各画素PXの階調表現(例えば256階調)に用いる。以下、8V<VLC≦16Vの電圧を『散乱電圧』と呼ぶ。また、本実施形態では、一点鎖線で囲った領域、すなわち0V≦VLC≦8Vの電圧を『透明電圧』と呼ぶ。透明電圧VAは、上述した第1透明電圧VA1及び第2透明電圧VA2を含んでいる。なお、散乱電圧VB及び透明電圧VAの下限値及び上限値はこの例に限られず、液晶層30の散乱特性に応じて適宜に定め得る。

0033

ここで、液晶層30に散乱電圧VBを印加した際に液晶層30に入射される光の散乱度が最も高くなる場合の散乱度を100%とする。ここでは、16Vの散乱電圧VBを液晶層30に印加した際の散乱度を100%としている。例えば、透明電圧VAは、散乱度(輝度)が10%未満となる電圧VLCの範囲と定義することができる。あるいは、透明電圧VAは、最低階調に対応する電圧(図6の例では8V)以下の電圧VLCと定義することもできる。
また、透明電圧VA(第1透明電圧VA1及び第2透明電圧VA2)は、図6に示した例と異なっていてもよい。例えば、上記第1透明電圧VA1は、散乱度が10%以上50%以下の範囲となる電圧であってもよい。また、上記第2透明電圧VA2は、散乱度が10%未満の範囲となる電圧であってもよい。

0034

なお、図6に示したグラフは、液晶層30に印加する電圧の極性が正極性(+)の場合と、負極性(−)の場合とに適用可能である。後者の場合、電圧VLCは、負極性の電圧の絶対値である。

0035

表示装置DSPには、液晶層30に印加する電圧の極性を反転する極性反転駆動を適用することができる。図7A、及び図7Bは、極性反転駆動の概要を示す図である。図7A及び図7Bは、1本の走査線Gに接続された一群の画素PX(1ライン)毎に、液晶層30に印加する駆動電圧(画素PXに書き込む電圧)を正極性(+)と負極性(−)とで反転する1ライン反転駆動を表している。

0036

図7Aに示すように、表示領域DAは、それぞれ第1方向Xに延在する複数の第1駆動領域DA1と、それぞれ第1方向Xに延在する複数の第2駆動領域DA2と、を含んでいる。第1駆動領域DA1及び第2駆動領域DA2は、第2方向Yに交互に配置されている。各々の第1駆動領域DA1、及び各々の第2駆動領域DA2には、1行分の画素PXが設けられている。複数の画素PXのうち、複数の第1画素PXAは第1駆動領域DA1に設けられ、複数の第2画素PXBは第2駆動領域DA2に設けられている。
本実施形態において、上側(走査線G1から走査線G4側)に数えて、第1駆動領域DA1は奇数番目に位置し、第2駆動領域DA2は偶数番目に位置している。但し、本実施形態と異なり、第1駆動領域DA1は偶数番目に位置し、第2駆動領域DA2は奇数番目に位置していてもよい。

0037

複数の走査線Gは、複数の第1走査線GAと、複数の第2走査線GBとを有している。
第1走査線GA及び第2走査線GBは、第2方向Yに交互に配置されている。
複数の画素電極11は、複数の第1画素電極11Aと、複数の第2画素電極11Bとを有している。1行分の複数の第1画素電極11Aは、各々の第1駆動領域DA1に位置し、複数の第1走査線GAのうちの1本の第1走査線GAに電気的に接続され、第1方向Xに並んでいる。1行分の複数の第2画素電極11Bは、各々の第2駆動領域DA2に位置し、複数の第2走査線GBのうちの1本の第2走査線GBに電気的に接続され、第1方向Xに並んでいる。

0038

複数のスイッチング素子SWは、複数の第1スイッチング素子SWAと、複数の第2スイッチング素子SWBと、を有している。本実施形態において、第1スイッチング素子SWAは第1薄膜トランジスタであり、第2スイッチング素子SWBは第2薄膜トランジスタである。各々の第1スイッチング素子SWAは、対応する1本の第1走査線GAに接続されたゲート電極と、対応する単個の第1画素電極11Aに接続されたソース電極と、対応する1本の信号線Sに接続されたドレイン電極と、を含んでいる。各々の第2スイッチング素子SWBは、対応する1本の第2走査線GBに接続されたゲート電極と、対応する単個の第2画素電極11Bに接続されたソース電極と、対応する1本の信号線Sに接続されたドレイン電極と、を含んでいる。

0039

液晶層30は、複数の第1表示機能層としての複数の第1液晶層30Aと、複数の第2表示機能層としての複数の第2液晶層30Bと、を有している。第1液晶層30Aは第1駆動領域DA1に位置し、第2液晶層30Bは第2駆動領域DA2に位置している。

0040

図8A図8B及び図8Cに示すように、ここで、第1フレーム期間Pf1が3つのサブフレーム期間Psfを有し、各々のサブフレーム期間が2つのフィールド期間Pfiを有している場合を想定する。上記3つのサブフレーム期間は、第1サブフレーム期間Psf1、第1サブフレーム期間に続く第2サブフレーム期間Psf2、及び第2サブフレーム期間に続く第3サブフレーム期間Psf3である。上記2つのフィールド期間は、第1フィールド期間Pfi1、及び第1フィールド期間に続く第2フィールド期間Pfi2である。

0041

例えば、一フィールド期間毎に、共通電極21に供給されるコモン電圧の極性と、ソースドライバSDから信号線Sに供給される映像信号の極性(信号線電圧の極性)とは反転される。同じフィールド期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。

0042

次に、制御部CONによる駆動方法について説明する。
まず、制御部CONによる第1駆動方法について説明する。
制御部CONは、一フィールド期間毎に、駆動の対象を切替えている。例えば、制御部CONは、第1サブフレーム期間のうちの第1フィールド期間に、複数の第1液晶層30Aに駆動電圧を印加し、複数の第2液晶層30Bに駆動電圧を印加しない。制御部CONは、第1サブフレーム期間のうちの第2フィールド期間に、複数の第2液晶層30Bに駆動電圧を印加する。第1サブフレーム期間などの各々のサブフレーム期間において、駆動電圧の極性は、第1フィールド期間と第2フィールド期間とで互いに異なっている。

0043

図8Aに示す例では、制御部CONは、各々のサブフレーム期間Psfのうち第1フィールド期間Pfi1に、複数の第1液晶層30A及び複数の第2液晶層30Bの一方に第1極性pol1の駆動電圧を印加する。そして、制御部CONは、各々のサブフレーム期間Psfのうち第2フィールド期間Pfi2に、複数の第1液晶層30A及び複数の第2液晶層30Bの他方に第2極性pol2の駆動電圧を印加する。

0044

但し、各々のフィールド期間Pfiにおける上記駆動電圧の極性は、固定されていなくともよい。
例えば、図8Bに示すように、フレーム期間Pfが切替る毎に、第1フィールド期間Pfi1における駆動電圧の極性と、第2フィールド期間Pfi2における駆動電圧の極性と、を入れ替えてもよい。
又は、図8Cに示すように、サブフレーム期間Psfが切替る毎に、第1フィールド期間Pfi1における駆動電圧の極性と、第2フィールド期間Pfi2における駆動電圧の極性と、を入れ替えてもよい。
なお、第1極性pol1及び第2極性pol2のうち、一方が正極性であり、他方が負極性である。

0045

次に、上記第1駆動方法より詳細な駆動方法として、制御部CONによる第2駆動方法について説明する。
制御部CONは、各々のサブフレーム期間のうち第1フィールド期間に、複数の第1液晶層30A及び複数の第2液晶層30Bの一方に負極性の駆動電圧を印加する。そして、制御部CONは、各々のサブフレーム期間のうち第2フィールド期間に、複数の第1液晶層30A及び複数の第2液晶層30Bの他方に正極性の駆動電圧を印加する。
上記第2駆動方法は、図8Aにおいて、第1極性pol1が負極性であり、第2極性pol2が正極性である場合に相当している。

0046

図7A及び図8Aに示す例では、制御部CONは、第1フィールド期間Pfi1に複数の第1液晶層30Aに負極性の駆動電圧を印加し、第2フィールド期間Pfi2に複数の第2液晶層30Bに正極性の駆動電圧を印加する。この場合、第1フィールド期間Pfi1は奇数フィールド期間であり、第2フィールド期間Pfi2は偶数フィールド期間である。

0047

図7B及び図8Aに示す例では、制御部CONは、第1フィールド期間Pfi1に複数の第2液晶層30Bに負極性の駆動電圧を印加し、第2フィールド期間Pfi2に複数の第1液晶層30Aに正極性の駆動電圧を印加する。この場合、第1フィールド期間Pfi1は偶数フィールド期間であり、第2フィールド期間Pfi2は奇数フィールド期間である。

0048

次に、上記第2駆動方法より詳細な一駆動方法として、制御部CONによる第3駆動方法について説明する。
制御部CONは、第1フィールド期間に負極性の駆動電圧を印加する対象を、第1フレーム期間にて複数の第1液晶層30A及び複数の第2液晶層30Bの一方に固定する。また、制御部CONは、第2フィールド期間に正極性の駆動電圧を印加する対象を、第1フレーム期間にて複数の第1液晶層30A及び複数の第2液晶層30Bの他方に固定する。そして、制御部CONは、フレーム期間が切替る毎に、第1フィールド期間に負極性の駆動電圧を印加する対象と、第2フィールド期間に正極性の駆動電圧を印加する対象と、を入れ替える。

0049

例えば、図7A及び図9に示すように、制御部CONは、第1フレーム期間Pf1を含む奇数番目のフレーム期間Pfに、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第1液晶層30Aに固定し、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象を複数の第2液晶層30Bに固定する。
図7B及び図9に示すように、制御部CONは、偶数番目のフレーム期間Pfに、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第2液晶層30Bに固定し、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象を複数の第1液晶層30Aに固定する。

0050

次に、上記第2駆動方法より詳細な別の駆動方法として、制御部CONによる第4駆動方法について説明する。
制御部CONは、第1フィールド期間に負極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に複数の第1液晶層30A及び複数の第2液晶層30Bの一方に切替える。また、制御部CONは、第2フィールド期間に正極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に複数の第1液晶層30A及び複数の第2液晶層30Bの他方に切替える。

0051

例えば、図7A及び図10に示すように、制御部CONは、第1フレーム期間Pf1の第1サブフレーム期間Psf1において、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第1液晶層30Aに設定し、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象を複数の第2液晶層30Bに設定する。
続いて、図7B及び図10に示すように、制御部CONは、第1フレーム期間Pf1の第2サブフレーム期間Psf2において、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第2液晶層30Bに切替え、第2フィールド期間Pfi1に正極性の駆動電圧を印加する対象を複数の第1液晶層30Aに切替える。

0052

次いで、図7A及び図10に示すように、制御部CONは、第1フレーム期間Pf1の第3サブフレーム期間Psf3において、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第1液晶層30Aに切替え、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象を複数の第2液晶層30Bに切替える。
その後、図7B及び図10に示すように、制御部CONは、第1フレーム期間Pf1に続く第2フレーム期間Pf2の第1サブフレーム期間Psf1において、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象を複数の第2液晶層30Bに切替え、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象を複数の第1液晶層30Aに切替える。

0053

次に、図7A及び図7Bに示した駆動方法とは異なる駆動方法について説明する。図11A、及び図11Bは、他の極性反転駆動の概要を示す図である。図11A及び図11Bは、2ライン毎に液晶層30に印加する電圧を正極性(+)と負極性(−)とで反転する2ライン反転駆動を表している。
図11A及び図11Bに示すように、各々の第1駆動領域DA1、及び各々の第2駆動領域DA2には、2行分の画素PXが設けられていてもよい。制御部CONは、上述した第1乃至第4駆動方法を用いて2ライン反転駆動を行うことができる。

0054

又は、制御部CONは、3つ以上のライン毎に液晶層30に印加する電圧を正極性(+)と負極性(−)とで反転するよう駆動してもよい。その場合、各々の第1駆動領域DA1、及び各々の第2駆動領域DA2には、3行分以上の画素PXが設けられていてもよい。何れにおいても、第1駆動領域DAと第2駆動領域DA2を交互に配置することにより、フリッカの発生を抑制することができる。

0055

但し、第1駆動領域DA1と第2駆動領域DA2とで駆動条件は異なるため、第1駆動領域DA1及び第2駆動領域DA2の各々サイズが大きくなり過ぎると望ましくない。なぜなら、ユーザが表示領域DAを視認した際、第1駆動領域DA1及び第2駆動領域DA2のパターン識別され易くなるためである。

0056

図12は、上述したようなフィールド反転駆動を適用した表示走査において、共通電極21に供給されるコモン電圧Vcomと、信号線S(あるいは画素電極11)に供給される信号線電圧Vsigとの一例を示す図である。
図12に示すように、信号線電圧Vsigに関しては、階調の最大値(max)に相当する波形と、階調の最小値(min)に相当する波形とを示している。ここでは、信号線電圧Vsig(min)の波形を実線で示し、コモン電圧Vcomの波形を二点鎖線で示し、信号線電圧Vsig(max)の波形を破線で示している。この図の例において、コモン電圧Vcom及び信号線電圧Vsig(最大値の波形を参照)は、一フィールド期間Pfi毎に極性反転している。基準電圧Vsig−cは、例えば8Vである。コモン電圧Vcom及び信号線電圧Vsigの各々において、下限値は0Vであり、上限値は16Vである。

0057

図12に示す例に限らず、後述する図13の例を含めた極性反転駆動に注目すると、液晶層30に印加する駆動電圧(画素PXに書き込む電圧)が正極性である場合、信号線電圧Vsigとコモン電圧Vcomとの差(Vsig−Vcom)は0V又は正の電圧値となる。一方、液晶層30に印加する駆動電圧(画素PXに書き込む電圧)が負極性である場合、信号線電圧Vsigとコモン電圧Vcomとの差(Vsig−Vcom)は0V又は負の電圧値となる。

0058

図12に示す極性反転駆動に注目すると、画素PXに正極性の電圧を書き込む期間において、コモン電圧Vcomは0Vとなり、信号線電圧Vsigは8V以上かつ16V以下の範囲で画像データが示す階調に応じた電圧値となる。一方、画素PXに負極性の電圧を書き込む期間において、コモン電圧Vcomは16Vとなり、信号線電圧Vsigは0V以上かつ8V以下の範囲で画像データが示す階調に応じた電圧値となる。すなわち、いずれの場合でも、共通電極21と画素電極11との間には、8V以上かつ16V以下の電圧が印加される。

0059

図6に示したように、液晶層30に印加される電圧VLCが8Vであっても、言い換えると液晶層30に第1透明電圧VA1が印加されても、液晶層30は0〜10%程度の散乱度を有している。したがって、信号線電圧Vsigを階調の最小値とした場合であっても、表示パネルPNLに入射する外部光は僅かに散乱され、表示パネルPNLの背景の視認性が低下し得る場合がある。
このため、後述するが、画素電極11と共通電極21との間の電圧を例えば階調の下限値よりも小さくする透明走査(後述するリセット期間における走査)を画像表示シーケンス取り入れることで、表示パネルPNLの背景の視認性を向上させることができる。

0060

ここで、ソースドライバSDの出力と、コモン電圧Vcomとの関係について説明する。
ソースドライバSDの耐圧が低い場合、液晶印加電圧を高くするためにコモン電圧Vcomを反転駆動させる。この時ソースドライバSDは、同時に、正極性の信号線電圧Vsig(例えば基準電圧Vsig−c〜16V)、及び負極性の信号線電圧Vsig(例えば0V〜基準電圧Vsig−c)の何れか一方しか、出力することができない。また、コモン電圧Vcomの極性はソースドライバSDの出力と反対の極性である。

0061

但し、高耐圧のソースドライバSDを使用する場合、信号線電圧Vsigとコモン電圧Vcomとの関係は、上述した関係であってもよいが、次の関係であってもよい。すなわち、コモン電圧Vcomは0Vに固定され、ソースドライバSDが出力する信号線電圧Vsigは、正極性時に0〜+16Vとなり、負極性時に−16〜0Vとなる。

0062

図13は、透明走査におけるコモン電圧Vcomと信号線電圧Vsigの一例を示す図である。ここでは、信号線電圧Vsigの波形を実線で示し、コモン電圧Vcomの波形を二点鎖線で示している。
図13に示すように、図12の例と同じく、コモン電圧Vcomは、一フィールド期間Pfi毎に0Vと16Vとに交互に切替っている。透明走査においては、フィールド期間Pfi毎に、信号線電圧Vsigは、コモン電圧Vcomと一致している(Vsig=Vcom=0V又はVsig=Vcom=16V)。なお、図13においては、信号線電圧Vsigとコモン電圧Vcomの図示の関係上、両者を僅かにずらして表している。このため、液晶層30には0Vが印加される。言い換えると、液晶層30には第2透明電圧VA2が印加される。

0063

但し、透明走査における信号線電圧Vsigは、図12に示した例に限定されるものではない。例えば、コモン電圧Vcomが0Vとなる期間、信号線電圧Vsigは0Vを超え8V未満となってもよい(0V<Vsig<8V)。コモン電圧Vcomが16Vとなる期間、信号線電圧Vsigは8Vを超え16V未満となってもよい(8V<Vsig<16V)。何れにおいても、透明走査によれば、信号線電圧Vsigとコモン電圧Vcomとの差の絶対値が8V未満となり、液晶層30を透過する光の平行度が増す。言い換えると、第2透明電圧VA2は0Vに限らず、第2透明電圧VA2の絶対値は8V未満であってもよい。

0064

なお、透明走査では、液晶層30に印加される電圧が階調の下限値(例えば8V)未満となればよく、信号線電圧Vsigはコモン電圧Vcomと完全に一致しなくてもよい。上記のように、液晶層30に散乱電圧VBを印加した際に液晶層30に入射される光の散乱度が最も高くなる場合の散乱度を100%とする。例えば、第2透明電圧VA2は、散乱度が10%未満となる電圧である方が望ましい。

0065

図14は、透明走査におけるコモン電圧Vcomと信号線電圧Vsigの他の例を示す図である。ここでは、信号線電圧Vsigの波形を実線で示し、コモン電圧Vcomの波形を二点鎖線で示している。
図14に示すように、この例では、透明走査において、コモン電圧Vcom及び信号線電圧Vsigの極性反転が停止されている。さらに、コモン電圧Vcom及び信号線電圧Vsigが8V(上述の基準電圧Vsig−c)で一致している。なお、コモン電圧Vcom及び信号線電圧Vsigは、0Vなど、基準電圧Vsig−c以外の電圧で一致してもよい。また、図13に示した場合と同様に、第2透明電圧VA2は、散乱度が10%未満となる電圧である方が望ましい。

0066

図15は、図7Aなどに示したスイッチング素子SWのゲート電極−ソース電極間に加えられる電圧Vgsに対する、上記スイッチング素子SWのドレイン電極−ソース電極間に流れる電流dsの値の変化をグラフで示す図である。ここで、スイッチング素子SWにおいて、ゲート電極は走査線Gに接続され、ソース電極は画素電極11に接続され、ドレイン電極は信号線Sに接続されている(図7A)。

0067

図15に示すように、スイッチング素子SWの特性をシミュレーションした結果、スイッチング素子SWをオフする際、電圧Vgsを正の値から0V、−1V、又は−2Vに切替えても、スイッチング素子SWの電気抵抗値を十分に高くすることができず、電流Idsの値を十分に小さくすることができないことが分かる。そのため、負の電圧Vgsの絶対値は、2Vを超えている方が望ましい。

0068

但し、電流Idsの値は、負の電圧Vgsの絶対値が大きくなる程、小さくなるものではないことが分かる。図示したグラフでは、電圧Vgsが−4V付近である基準電圧となる際、電流Idsの値が最も小さくなる。負の電圧Vgsの絶対値が基準電圧の絶対値より大きくなるほど、電流Idsの値が大きくなる。上記のことから、スイッチング素子SWをオフした際、リーク電流としての電流Idsの値の上昇を抑えるため、負の電圧Vgsの絶対値は大きくなり過ぎない方が望ましい。例えば、負の電圧Vgsの絶対値は、できるだけ3V〜10V付近に近い方が望ましい。従って、負の電圧Vgsの絶対値は、37Vのほうが53Vよりも望ましい。なお、負の電圧Vgsの絶対値については後述する。

0069

次に、連続する第1フィールド期間及び第2フィールド期間における一画素PXの電位変動について説明する。
図16は、第1フィールド期間Pfi1に画素PX(液晶層30)に正極性の電圧(正極性の駆動電圧)を印加し、第2フィールド期間Pfi2に上記画素PXにて上記正極性の電圧を保持する際の、画素電極11の電位V11、コモン電圧Vcom、及び走査信号Vgの電圧の変化を示す別のタイミングチャートである。なお、図16において、電圧の値は一例であり、他の値に調整可能である。また、画素電極11に対する信号線電圧Vsigの書込み不足がある場合、電位V11の波形は、図16に示す波形から変動し得る。

0070

ここでは、図16に示す駆動を、図7Bにおける走査線G1及び信号線S1に接続された第1画素PXA(第1液晶層30A)の駆動に適用した場合について説明する。ここでは、奇数番目の走査線G(j)に接続された第1画素PXA、及び偶数番目の走査線G(j+1)に接続された第2画素PXBを代表し、走査線G1に接続された第1画素PXAについて説明する。なお、第1フィールド期間Pfi1は奇数フィールド期間であり、第2フィールド期間Pfi2は偶数フィールド期間である。

0071

図16及び図7Bに示すように、第1フィールド期間Pfi1において、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替えると同時に信号線電圧Vsigを0Vから16Vに切り替える。続いて、ゲードドライバGD2は走査線G1に与える走査信号Vgの電圧を−21Vから+21Vに切替え、第1スイッチング素子SWAをオンにし、第1画素電極11Aに+16Vの信号線電圧Vsigを印加する。これにより、第1画素電極11Aの電位V11Aは、例えば+16Vに調整される。

0072

その後、第1スイッチング素子SWAをオフに切替えるため、ゲードドライバGD2は走査線G1に与える走査信号Vgの電圧を+21Vから−21Vに切替える。これにより、第1画素電極11Aの電位V11Aは+16Vに保持される。

0073

次いで、第2フィールド期間Pfi2に移行すると、ゲードドライバGD2は走査線G1に与える走査信号Vgの電圧を−21Vに維持し、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替える。すると、カップリング作用により、第1画素電極11Aの電位V11Aは、例えば+32Vにシフトする。第2フィールド期間Pfi2において、第1スイッチング素子SWAのゲートの電圧は画素に接続されている電極の電位V11Aに対して−53Vとなる(電圧Vgs=−53V)。尚、ここではスイッチング素子SWはN型トランジスタとされ画素に接続されている側の電極をソースとして説明しているが、スイッチング素子SWの画素に接続されている側の電極がドレインとされ、信号線Sに接続されている側の電極をソースとしても同様である。この場合は、スイッチング素子Vgd=−53Vと表すことができる。また、スイッチング素子がP型トランジスタとされる場合はゲート電圧がソースまたはドレイン電圧より高くゲートとソースまたはドレインとの差の電圧が高いほどリーク電流がより大きくなる。

0074

このため、第2フィールド期間Pfi2に、第1スイッチング素子SWAに流れるリーク電流(図15の電流Ids)の値の上昇を抑えることは困難となる。図16に示す駆動を採用し、第1フィールド期間Pfi1に第1液晶層30Aに印加した正極性の駆動電圧を、第2フィールド期間Pfi2に保持する手法は、望ましくない。なぜなら、第1画素PXAの輝度(散乱度)の低下を招き易くなるためである。

0075

次に、連続する第1サブフレーム期間及び第2サブフレーム期間における第1画素PXAの電位変動及び第2画素PXBの電位変動について説明する。ここでは、サブフレーム期間Psf毎に、各々の画素PXに書き込まれる電圧の極性を異ならせる場合を例に説明する。
図17Aは、第1サブフレーム期間Psf1及び第2サブフレーム期間Psf2における、第1画素電極11Aの電位、コモン電圧Vcom、及び走査信号Vg(j)の電圧の変化を示す別のタイミングチャートである。なお、図17Aにおいても、図16の場合と同様に、電圧の値は他の値に調整可能であり、電位V11Aの波形は図17Aに示す波形から変動し得る。

0076

ここでは、図17Aに示す駆動を、奇数番目の走査線G(j)及び信号線Sに接続された第1画素PXA(第1液晶層30A)の駆動に適用した場合について説明する。なお、第1サブフレーム期間Psf1の第1フィールド期間Pfi1及び第2サブフレーム期間Psf2の第2フィールド期間Pfi2は、それぞれ奇数フィールド期間である。第1サブフレーム期間Psf1の第2フィールド期間Pfi2及び第2サブフレーム期間Psf2の第1フィールド期間Pfi1は、それぞれ偶数フィールド期間である。

0077

図17A及び図7Aに示すように、第1サブフレーム期間Psf1の第1フィールド期間Pfi1において、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替えると同時に信号線電圧Vsigを16Vから0Vに切り替える。続いて、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を−21Vから+21Vに切替え、第1スイッチング素子SWAをオンにし、第1画素電極11Aに0Vの信号線電圧Vsigを印加する。これにより、第1画素電極11Aの電位V11Aは、例えば0Vに調整される。

0078

その後、第1スイッチング素子SWAをオフに切替えるため、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を+21Vから−21Vに切替える。これにより、第1スイッチング素子SWAをオフにし、第1画素電極11Aの電位V11Aは0Vに保持される。
第1サブフレーム期間Psf1に、第1画素PXA(第1液晶層30A)に負極性の電圧を印加することができる。

0079

次いで、第1サブフレーム期間Psf1の第2フィールド期間Pfi2に移行すると、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を−21Vに維持し、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替える。すると、カップリング作用により、第1画素電極11Aの電位V11Aは、例えば−16Vにシフトする。この第2フィールド期間Pfi2において、第1スイッチング素子SWAの電圧Vgsは、−5Vとなる。このとき、信号線Sに接続されている第1スイッチング素子SWAの電極(ソースまはたドレイン)の電圧は16Vであるため、第1スイッチング素子SWAの信号線Sに接続されている電極(ソースまはたドレイン)に対するゲートの電圧(VgsまはたVdg)は−37Vとなっている。ここで、図15を参照すると、スイッチング素子SWの電圧Vgs(またはVgd)を−3V〜−10V付近に近づけるほどスイッチング素子SWのリーク電流は小さくなっている。従って、図16に示したコモン電圧Vcomを0Vから16Vに立ち上げた後の第1スイッチング素子SWAの電圧Vgs(またはVgd)−53Vよりもこの時の電圧Vgs(またはVgd)−37Vのほうが−3V〜−10V付近に近いため、リーク電流は抑制される。

0080

このため、第2フィールド期間Pfi2に、第1スイッチング素子SWAに流れるリーク電流(図15の電流Ids)の値の上昇を抑えることができる。図17Aに示す駆動を採用し、第1サブフレーム期間Psf1の第1フィールド期間Pfi1に第1液晶層30Aに印加した負極性の駆動電圧を、第1サブフレーム期間Psf1の第2フィールド期間Pfi2に保持する手法は、例えば、輝度(散乱度)の低下の抑制に寄与することができる。
また、図17Aに示す駆動を採用する場合、ライン反転駆動と比較して低消費電力化に寄与することができる。

0081

その後、第1サブフレーム期間Psf1の第2フィールド期間Pfi2のうち走査期間Psに続く保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。ここで、上記第1状態とは、光源ユニットLUが液晶層30に光を照射する状態である。そして、第1サブフレーム期間Psf1の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。ここで、上記第2状態とは、光源ユニットLUが液晶層30への光の照射を休止する状態である。
上記のことから、第1サブフレーム期間Psf1のうち走査期間Psに続く期間である保持期間Phに、制御部CONは、対応する発光素子LSを点灯させた後、消灯する。少なくとも発光素子LSを点灯させている期間、第1スイッチング素子SWAに流れるリーク電流を抑制することができる。

0082

そして、サブフレーム期間Psfが切替る毎に、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象と、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象と、を入れ替える。後述するが、図17Aに示す例とは異なり、第1フィールド期間Pfi1に負極性の駆動電圧を印加する対象と、第2フィールド期間Pfi2に正極性の駆動電圧を印加する対象と、を入れ替えるタイミングは、フレーム期間Pfが切替る毎であってもよい。

0083

図17A及び図7Bに示すように、この例では、第2サブフレーム期間Psf2の第1フィールド期間Pfi1に移行すると、第1スイッチング素子SWAのオフ状態は維持される。図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替える。すると、カップリング作用により、第1画素電極11Aの電位V11Aは、例えば0Vにシフトする。

0084

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2に移行すると、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替えると同時に信号線電圧Vsigを+16Vに切り替える。続いて、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を−21Vから+21Vに切替え、第1スイッチング素子SWAをオンにし、第1画素電極11Aに+16Vの信号線電圧Vsigを印加する。これにより、第1画素電極11Aの電位V11Aは、例えば16Vに調整される。

0085

その後、第1スイッチング素子SWAをオフに切替えるため、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を+21Vから−21Vに切替える。これにより、第1スイッチング素子SWAはオフ状態となり、第1画素電極11Aの電位V11Aは16Vに保持される。
第2サブフレーム期間Psf2に、第1画素PXA(第1液晶層30A)に正極性の電圧を印加することができる。第1画素PXA(第1液晶層30A)を極性反転駆動するタイミングは、対応する発光素子LSが消灯した後のタイミングである。このため、表示品位の低下を招く恐れはない。

0086

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2のうち走査期間Psに続く保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。そして、第2サブフレーム期間Psf2の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。

0087

第2サブフレーム期間Psf2の第2フィールド期間Pfi2において、第1スイッチング素子SWAのゲートの電圧は画素に接続されている電極の電位V11Aに対して−37Vとなる(VgsまたはVgd=−37)。このときは第1スイッチング素子SWAの信号線Sに接続されている電極の電圧も16Vであり、第1スイッチング素子SWAのゲート電圧は信号線Sに接続されている電極の電圧に対して−37Vとなる。従って第1スイッチング素子SWAのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。従って図17Aに示す例は、第1画素電極11Aの電位V11Aが+16Vを超える場合より、第1スイッチング素子SWAに流れるリーク電流(電流Ids)を抑えることができる。

0088

図17Bは、第1サブフレーム期間Psf1及び第2サブフレーム期間Psf2における、第2画素電極11Bの電位、コモン電圧Vcom、及び走査信号Vg(j+1)の電圧の変化を示す別のタイミングチャートである。なお、図17Bにおいても、電圧の値は他の値に調整可能である。
ここでは、図17Bに示す駆動を、偶数番目の走査線G(j+1)及び信号線Sに接続された第2画素PXB(第2液晶層30B)の駆動に適用した場合について説明する。

0089

図17B及び図7Aに示すように、第1サブフレーム期間Psf1の第1フィールド期間Pfi1において、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替える。第2スイッチング素子SWBはオフ状態となっている。そのため、カップリング作用により、第2画素電極11Bの電位V11Bは、−16Vから0Vにシフトするものと仮定する。
なお、第1フィールド期間Pfi1に、第1画素電極11Aには、上述したように負極性の電圧が印加される。

0090

続いて、第1サブフレーム期間Psf1の第2フィールド期間Pfi2において、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替える。次いで、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vgの電圧を−21Vから+21Vに切替え、第2スイッチング素子SWBをオンにし、第2画素電極11Bに+16Vの信号線電圧Vsigを印加する。これにより、第2画素電極11Bの電位V11Bは、例えば+16Vに調整される。

0091

その後、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vg(j+1)の電圧を+21Vから−21Vに切替える。これにより、第2スイッチング素子SWBはオフ状態となり、第2画素電極11Bの電位V11Bは+16Vに保持される。この第2フィールド期間Pfi2において、第1スイッチング素子SWAの電圧Vgsは、−37Vとなる。このときは第1スイッチング素子SWAの信号線Sに接続されている電極の電圧も16Vであり、第1スイッチング素子SWAのゲート電圧は信号線Sに接続されている電極の電圧に対して−37Vとなる。従って第1スイッチング素子SWAのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。
その後、保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。そして、第1サブフレーム期間Psf1の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。

0092

図17B及び図7Bに示すように、この例では、第2サブフレーム期間Psf2の第1フィールド期間Pfi1に移行すると、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替える。続いて、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vg(j+1)の電圧を−21Vから+21Vに切替え、第2スイッチング素子SWBをオンにし、第2画素電極11Bに0Vの信号線電圧Vsigを印加する。これにより、第2画素電極11Bの電位V11Bは、例えば0Vに調整される。
その後、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vg(j+1)の電圧を+21Vから−21Vに切替える。これにより、第2スイッチング素子SWBはオフ状態となり、第2画素電極11Bの電位V11Bは0Vに保持される。

0093

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2に移行すると、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vg(j+1)の電圧を−21Vに維持し、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替える。すると、カップリング作用により、第2画素電極11Bの電位V11Bは、例えば−16Vにシフトする。この第2フィールド期間Pfi2において、第2スイッチング素子SWBの電圧Vgsは、−5Vとなる。このとき、信号線Sに接続されている第1スイッチング素子SWAの電極(ソースまはたドレイン)の電圧は16Vであるため、第1スイッチング素子SWAの信号線Sに接続されている電極(ソースまはたドレイン)に対するゲートの電圧(VgsまはたVdg)は−37Vとなっている。ここで、図15を参照すると、スイッチング素子SWの電圧Vgs(またはVgd)を−3V〜−10V付近に近づけるほどスイッチング素子SWのリーク電流は小さくなっている。従って、図16に示したコモン電圧Vcomを0Vから16Vに立ち上げた後の第1スイッチング素子SWAの電圧Vgs(またはVgd)−53Vよりもこの時の電圧Vgs(またはVgd)−37Vのほうが−3V〜−10V付近に近いため、リーク電流は抑制される。

0094

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2のうち走査期間Psに続く保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。そして、第2サブフレーム期間Psf2の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。
上記のことから、第2サブフレーム期間Psf2のうち少なくとも発光素子LSを点灯させている期間、第2スイッチング素子SWBに流れるリーク電流を抑えることができる。

0095

第1サブフレーム期間Psf1及び第2サブフレーム期間Psf2を含む期間で考慮すると、第2サブフレーム期間Psf2の第2フィールド期間Pfi2に、第2画素電極11Bの電位V11Bは負の値となる。このため、第2スイッチング素子SWBに流れるリーク電流を抑えることができる。

0096

次に、図17A及び図17Bに示した例と異なり、フレーム期間Psf毎に、各々の画素PXに書き込まれる電圧の極性を異ならせる場合を例に説明する。ここでは、連続する第1サブフレーム期間及び第2サブフレーム期間における第1画素PXAの電位変動及び第2画素PXBの電位変動について説明する。
図18Aは、第1サブフレーム期間Psf1及び第2サブフレーム期間Psf2における、第1画素電極11Aの電位、コモン電圧Vcom、及び走査信号Vg(j)の電圧の変化を示す別のタイミングチャートである。なお、図18Aにおいても、図16の場合と同様に、電圧の値は他の値に調整可能であり、電位V11Aの波形は図18Aに示す波形から変動し得る。

0097

ここでは、図18Aに示す駆動を、奇数番目の走査線G(j)及び信号線Sに接続された第1画素PXA(第1液晶層30A)の駆動に適用した場合について説明する。なお、図中、第1フィールド期間Pfi1は奇数フィールド期間であり、第2フィールド期間Pfi2は偶数フィールド期間である。
ここで、図18Aのタイミングチャートと、図17Aのタイミングチャートとを比較した場合、第1サブフレーム期間Psf1の電圧及び電位の変動は同一である。そのため、ここでは、第2サブフレーム期間Psf2について説明する。

0098

図18A及び図7Aに示すように、第2サブフレーム期間Psf2の第1フィールド期間Pfi1に移行すると、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替えると同時に信号線電圧Vsigを16Vから0Vに切り替える。続いて、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を−21Vから+21Vに切替え、第1スイッチング素子SWAをオンにし、第1画素電極11Aに0Vの信号線電圧Vsigを印加する。これにより、第1画素電極11Aの電位V11Aは、例えば0Vに調整される。
その後、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を+21Vから−21Vに切替える。これにより、第1スイッチング素子SWAをオフにし、第1画素電極11Aの電位V11Aは0Vに保持される。

0099

次いで、第2サブフレーム期間Psf2の第2フィールド期間Pfi2に移行すると、ゲードドライバGD2は走査線G(j)に与える走査信号Vg(j)の電圧を−21Vに維持し、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替える。すると、カップリング作用により、第1画素電極11Aの電位V11Aは、例えば−16Vにシフトする。この第2フィールド期間Pfi2において、第1スイッチング素子SWAの電圧Vgsは、−5Vとなる。このとき、信号線Sに接続されている第1スイッチング素子SWAの電極(ソースまはたドレイン)の電圧は16Vであるため、第1スイッチング素子SWAの信号線Sに接続されている電極(ソースまはたドレイン)に対するゲートの電圧(VgsまはたVdg)は−37Vとなっている。ここで、図15を参照すると、スイッチング素子SWの電圧Vgs(またはVgd)を−3V〜−10V付近に近づけるほどスイッチング素子SWのリーク電流は小さくなっている。従って、図16に示したコモン電圧Vcomを0Vから16Vに立ち上げた後の第1スイッチング素子SWAの電圧Vgs(またはVgd)−53Vよりもこの時の電圧Vgs(またはVgd)−37Vのほうが−3V〜−10V付近に近いため、リーク電流は抑制される。
このため、図中の各々の第2フィールド期間Pfi2に、第1スイッチング素子SWAに流れるリーク電流(図15の電流Ids)の値の上昇を抑えることができる。

0100

その後、第1サブフレーム期間Psf1の第2フィールド期間Pfi2のうち走査期間Psに続く保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。そして、第2サブフレーム期間Psf2の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。
上記のことから、少なくとも発光素子LSを点灯させている期間、第1スイッチング素子SWAに流れるリーク電流を抑制することができる。

0101

図18Bは、第1サブフレーム期間Psf1及び第2サブフレーム期間Psf2における、第2画素電極11Bの電位、コモン電圧Vcom、及び走査信号Vg(j+1)の電圧の変化を示す別のタイミングチャートである。なお、図18Bにおいても、電圧の値は他の値に調整可能である。
ここでは、図18Bに示す駆動を、偶数番目の走査線G(j+1)及び信号線Sに接続された第2画素PXB(第2液晶層30B)の駆動に適用した場合について説明する。なお、図中、第1フィールド期間Pfi1は奇数フィールド期間であり、第2フィールド期間Pfi2は偶数フィールド期間である。
ここで、図18Bのタイミングチャートと、図17Bのタイミングチャートとを比較した場合、第1サブフレーム期間Psf1の電圧及び電位の変動は同一である。そのため、ここでは、第2サブフレーム期間Psf2について説明する。

0102

図18B及び図7Bに示すように、第2サブフレーム期間Psf2の第1フィールド期間Pfi1に移行すると、第2スイッチング素子SWBのオフ状態は維持される。図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを0Vから+16Vに切替える。すると、カップリング作用により、第2画素電極11Bの電位V11Bは、例えば+32Vにシフトする。

0103

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2に移行すると、図3に示すVcom回路VCは、共通電極21に与えるコモン電圧Vcomを+16Vから0Vに切替えると同時に信号線電圧Vsigを+16Vに切り替える。続いて、ゲードドライバGD1は走査線G(j+1)に与える走査信号Vg(j+1)の電圧を−21Vから+21Vに切替え、第1スイッチング素子SWAをオンにし、第2画素電極11Bに+16Vの信号線電圧Vsigを印加する。これにより、第2画素電極11Bの電位V11Bは、例えば16Vに調整される。

0104

その後、第2サブフレーム期間Psf2の第2フィールド期間Pfi2のうち走査期間Psに続く保持期間Phに、制御部CONは、光源ユニットLUを第1状態に切替える。そして、第2サブフレーム期間Psf2の第2フィールド期間Pfi2が終わる前に、制御部CONは、光源ユニットLUを第1状態から第2状態に切替える。
図中の各々の第2フィールド期間Pfi2において、第2スイッチング素子SWBの電圧Vgsは、−37Vとなる。このときは第2スイッチング素子SWAの信号線Sに接続されている電極の電圧も16Vであり、第2スイッチング素子SWAのゲート電圧は信号線Sに接続されている電極の電圧に対して−37Vとなる。従って第2スイッチング素子SWAのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。

0105

また、第1画素PXA及び第2画素PXBの何れにおいても、連続する2フレーム期間Pfで考慮すると、一方の一フレーム期間Pfに、画素電極11の電位V11は負の値となる。このため、スイッチング素子SWに流れるリーク電流を抑えることができる。

0106

続いて、透明走査を取り入れた表示装置DSPの制御例につき、図19乃至図23を参照して説明する。なお、ここでは、1フレーム期間が複数のサブフレーム期間を有する駆動方式を表示装置DSPに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式と呼ばれる。各サブフレーム期間においては、赤色、緑色、及び青色の画像がそれぞれ表示される。このように時分割で表示された各色の画像が合わさって、多色表示の画像としてユーザに視認される。さらに、ここでは、各サブフレーム期間にインターレース方式による駆動が行われる。

0107

図19は、図3に示したタイミングコントローラTCの一構成例を示す図である。
図19に示すように、タイミングコントローラTCは、タイミング生成部50、フレームメモリ51、ラインメモリ52R、52G、52B、データ変換部53、光源制御部54などを備えている。

0108

フレームメモリ51は、2フレーム分の画像データを記憶できる容量を持ち、外部から入力される1フレーム分の画像データを記憶する。フレームメモリ51は、フィールド・シーケンシャル駆動用ライン単位で1フレーム分のデータを読出し、ラインメモリ52R、52G、52Bに記憶するとともに、残りの1フレーム分には次フレームの映像データを記憶する。なお、フレームメモリ51は、読出し及び書込みを1フレーム単位で交互に繰り返す。ラインメモリ52R、52G、52Bは、それぞれ赤色、緑色、及び青色のサブフレームデータを記憶する。各サブフレームデータは、各画素PXに時分割で表示させる赤色、緑色、青色の画像(例えば各画素PXの階調値)を表す。

0109

データ変換部53は、ラインメモリ52R、52G、52Bが記憶する各色のサブフレームデータに対してガンマ補正などの各種のデータ変換処理を施して映像信号を生成し、上述のソースドライバSDに出力する。なお、フレームメモリ51にてRGBのデータに振り分けてデータ変換部53にRGBのデータを送るようにタイミングコントローラTCが構成されていてもよい。この場合、ラインメモリ52R、52G、52B無しに、タイミングコントローラTCを構成することも可能である。

0110

光源制御部54は、光源制御信号を上述の光源ドライバLSDに出力する。光源ドライバLSDは、光源制御信号に基づいて、発光素子LSR、LSG、LSBを駆動する。発光素子LSR、LSG、LSBは、例えばPWM(Pulse Width Modulation)制御により駆動することができる。すなわち、光源ドライバLSDは、発光素子LSR、LSG、LSBに出力する信号のデューティ比によって、発光素子LSR、LSG、LSBの各々の輝度を調整することができる。

0111

タイミング生成部50は、外部から入力される垂直同期信号Vsync及び水平同期信号Hsyncに同期して、フレームメモリ51、ラインメモリ52R、52G、52B、データ変換部53、及び光源制御部54の動作タイミングを制御する。また、タイミング生成部50は、ソースドライバ制御信号を出力するによりソースドライバSDを制御するとともに、ゲートドライバ制御信号を出力することによりゲートドライバGD1及びGD2を制御し、Vcom制御信号を出力する。

0112

図20は、表示動作の一例を示すタイミングチャートである。この例は、上記第3駆動方法を用いた表示動作に相当している。
図20に示すように、1フレームの開始時に、垂直同期信号Vsyncが立ち下がる。すなわち、この例では、垂直同期信号Vsyncが立ち下がってから、再び立ち下がるまでの時間がフレーム期間(1フレーム期間)Pfに相当する。例えば60Hzで表示装置DSPを駆動する場合、フレーム期間Pfは約16.7msである。

0113

フレーム期間Pfは、上述の透明走査を実行する第1リセット期間Pr1と、第1サブフレーム期間PsfRと、第2サブフレーム期間PsfGと、第3サブフレーム期間PsfBと、を含んでいる。各サブフレーム期間Psfは、上述の表示走査を実行する走査期間Psと保持期間Ph(発光素子LSの点灯期間)との和に相当する。この例では、第1リセット期間Pr1がフレーム期間Pfの先頭の期間である。第1リセット期間Pr1、第1サブフレーム期間PsfR、第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBは、この順に続いている。但し、この例とは異なり、第1リセット期間Pr1がフレーム期間Pfの先頭の期間ではなく、フレーム期間Pfの最後尾の期間であってもよい。

0114

第1フレーム期間Pf1の第1リセット期間Pr1においては、タイミングコントローラTCの制御の下で透明走査が実行される。すなわち、第1リセット期間Pr1に、ゲートドライバGD1及びGD2が各走査線G1〜Gnにハイレベル(例えば、上記+21V)の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバSDが各信号線S1〜Smに、例えばコモン電圧Vcomと同じ値の信号線電圧Vsigを与える。このような動作により、第2透明電圧は、全ての画素PXの画素電極11と共通電極21との間に印加され、言い換えると、全ての第1液晶層30A及び全ての第2液晶層30Bに印加される。各画素PXの画素電極11は、対応する走査線Gに走査信号が与えられた後は、次に当該走査線Gに走査信号が与えられるまで電位を保持可能である。したがって、第2透明電圧が書き込まれた画素PXにおいては、対応する走査線Gに対して次の走査信号が供給されるまで、第2透明電圧が保持される。

0115

第2透明電圧が書き込まれた画素PXにおいては、液晶層30が良好な透明状態にあるので、表示パネルPNLの背景の視認性が高まる。本実施形態において、第1リセット期間Pr1においては、発光素子LSR,LSG,LSBはいずれも消灯している。なお、発光素子LSR,LSG,LSBは、第1リセット期間Pr1に消灯している方が望ましいが、第1リセット期間Pr1に点灯していてもよい。
第1リセット期間Pr1において各信号線S1〜Smに供給する信号線電圧Vsigは、各画素PXに書き込まれる電圧が第2透明電圧となる値であれば、コモン電圧Vcomと同じである必要はない。透明走査におけるコモン電圧Vcomと信号線電圧Vsigについては、図13及び図14を用いて説明した種々の態様を適用し得る。

0116

第1リセット期間Pr1において各走査線G1〜Gnに走査信号を順に与える期間は、走査期間Ps1である。第1リセット期間Pr1は、走査期間Ps1の後に、第2透明電圧をさらに保持するための保持期間Ph1を含んでいる。但し、第1リセット期間Pr1は、保持期間Ph1を含んでいなくともよい。この場合、時間期間に関して、Ps1=Pr1である。
なお、透明走査においては、全ての走査線Gに対して走査信号を同時に与えてもよい。この場合であっても、全ての第1液晶層30A及び全ての第2液晶層30Bに第2透明電圧を書き込むことができる。

0117

図20及び図7Aに示すように、第1サブフレーム期間PsfR、第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBはこの順に続いているが、この例と異なり、これらのサブフレーム期間Psfの順番は異なっていてもよい。各サブフレーム期間Psfにおいては、タイミング生成部50がフレームメモリ51、ラインメモリ52R、52G、52B、データ変換部53をデータ同期信号DEにより制御し、各色の表示走査を実行させる。

0118

第1サブフレーム期間PsfRは、走査期間PsRと、保持期間PhRとを含んでいる。また、第1サブフレーム期間PsfRは、第1フィールド期間Pfi1と、第2フィールド期間Pfi2とを含んでいる。走査期間PsRは、第1フィールド期間Pfi1の全体と、第2フィールド期間Pfi2の先頭の期間とを含んでいる。保持期間PhRは、第2フィールド期間Pfi2の残りの期間を含んでいる。保持期間PhRに、発光素子LSRは点灯する。

0119

第1フィールド期間Pfi1においては、駆動の対象が複数の第1駆動領域DA1であり、ゲートドライバGD2が奇数番目の走査線G1,G3,…,Gn−1にハイレベル(例えば、上記+21V)の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバSDがラインメモリ52Rに記憶された赤色のサブフレームデータ(R_DATA)に応じた信号線電圧Vsigを各信号線S1〜Smに与える。より具体的には、走査信号が供給されたラインの各画素PXに対応する階調の信号線電圧Vsigを一斉に各信号線S1〜Smに与える動作が繰り返される。信号線電圧Vsigは、選択された走査線Gに対応する第1画素PXAの第1画素電極11Aに第1スイッチング素子SWAを介して与えられ、その後第1スイッチング素子SWAが非導通状態に切替えられることで、第1画素電極11Aの電位が保持される。その後、次の奇数行の走査線Gが選択され、同様の駆動が順次行われる。
第1サブフレーム期間PsfRの第1フィールド期間Pfi1に、第1画素PXA(第1液晶層30A)には負極性の駆動電圧が印加される。

0120

その後、第2フィールド期間Pfi2であり走査期間PsRである期間においては、駆動の対象が複数の第2駆動領域DA2であり、ゲートドライバGD1が偶数番目の走査線G2,G4,…,Gnにハイレベル(例えば、上記+21V)の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバSDがラインメモリ52Rに記憶された赤色のサブフレームデータ(R_DATA)に応じた信号線電圧Vsigを各信号線S1〜Smに与える。より具体的には、走査信号が供給されたラインの各画素PXに対応する階調の信号線電圧Vsigを一斉に各信号線S1〜Smに与える動作が繰り返される。信号線電圧Vsigは、選択された走査線Gに対応する第2画素PXBの第2画素電極11Bに第2スイッチング素子SWBを介して与えられ、その後第2スイッチング素子SWBが非導通状態に切替えられることで、第2画素電極11Bの電位が保持される。その後、次の偶数行の走査線Gが選択され、同様の駆動が順次行われる。
第1サブフレーム期間PsfRの第2フィールド期間Pfi2に、第2画素PXB(第2液晶層30B)には正極性の駆動電圧が印加される。

0121

このような動作により、各画素PXの画素電極11と共通電極21との間に、赤色のサブフレームデータに応じた電圧が書き込まれる。各フィールド期間Pfiにおいて、各信号線S1〜Smを介して各画素電極11に供給される信号線電圧Vsigは、共通電極21のコモン電圧Vcomと極性が異なるか、或いは基準電圧Vsig-cである。したがって、各画素PXに書き込まれる電圧の絶対値は、8V以上かつ16V以下である。保持期間PhRは、全ての第1液晶層30A及び全ての第2液晶層30Bへの書き込みが完了してから、第2サブフレーム期間PsfGが到来するまでの期間である。この保持期間PhRにおいて、発光素子LSRが赤色の光を照射する。これにより、赤色の画像が表示領域DAに表示される。

0122

第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBにおける動作は、第1サブフレーム期間PsfRと同様である。
すなわち、第2サブフレーム期間PsfGは第1フィールド期間Pfi1と第2フィールド期間Pfi2を含んでいる。第1フィールド期間Pfi1において、複数の第1駆動領域DA1の各第1画素PXAにラインメモリ52Gが記憶する緑色のサブフレームデータ(G_DATA)に応じた電圧が書き込まれる。第2フィールド期間Pfi2において、複数の第2駆動領域DA2の各第2画素PXBにラインメモリ52Gが記憶する緑色のサブフレームデータ(G_DATA)に応じた電圧が書き込まれる。保持期間PhGにおいて発光素子LSGが緑色の光を照射する。これにより、緑色の画像が表示領域DAに表示される。
第2サブフレーム期間PsfGの第1フィールド期間Pfi1に、第1画素PXA(第1液晶層30A)には負極性の駆動電圧が印加される。第2サブフレーム期間PsfGの第2フィールド期間Pfi2に、第2画素PXB(第2液晶層30B)には正極性の駆動電圧が印加される。

0123

第3サブフレーム期間PsfBは第1フィールド期間Pfi1と第2フィールド期間Pfi2を含んでいる。第1フィールド期間Pfi1において、複数の第1駆動領域DA1の各第1画素PXAにラインメモリ52Bが記憶する緑色のサブフレームデータ(B_DATA)に応じた電圧が書き込まれる。第2フィールド期間Pfi2において、複数の第2駆動領域DA2の各第2画素PXBにラインメモリ52Bが記憶する緑色のサブフレームデータ(B_DATA)に応じた電圧が書き込まれる。保持期間PhBにおいて発光素子LSBが青色の光を照射する。これにより、青色の画像が表示領域DAに表示される。
第3サブフレーム期間PsfBの第1フィールド期間Pfi1に、第1画素PXA(第1液晶層30A)には負極性の駆動電圧が印加される。第3サブフレーム期間PsfBの第2フィールド期間Pfi2に、第2画素PXB(第2液晶層30B)には正極性の駆動電圧が印加される。

0124

第1フレーム期間Pf1において、次の第2フレーム期間Pf2で表示する画像データがフレームメモリ51に書き込まれる。さらに、画素PXへの書き込みが完了したラインメモリ52R、52G、52Bのサブフレームデータが、フレームメモリ51に書き込まれた画像データに対応するサブフレームデータにそれぞれ書き換えられる。

0125

第1サブフレーム期間PsfR、第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBにおいて時分割で表示された赤色、緑色、青色の画像が混合されることで、多色表示の画像としてユーザに視認される。また、第1リセット期間Pr1においては、各画素PXの画素電極11と共通電極21との間に、第2透明電圧が印加される。このような第1リセット期間Pr1がフレーム毎に繰り返されることで、表示領域DAの透明性が高まり、表示領域DAの背景の視認性が向上する。

0126

図20に示す各々の保持期間Phにおいて、負の電圧Vgsの絶対値が53Vとなることは無い(図16)。このため、保持期間Phにスイッチング素子SWに流れるリーク電流(電流Ids)の値の上昇を抑えることができる。

0127

フレーム期間Pfにおいて第1リセット期間Pr1が占める割合が大きいほど表示領域DAの透明性が高まるが、画像の視認性が低下し得る。これらを考慮し、第1リセット期間Pr1の長さは、例えばフレーム期間Pfの長さの1/2以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Pfに占める第1リセット期間Pr1の割合をより大きくしてもよい。第1サブフレーム期間PsfR、第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBは、例えば同じ長さとすることができる。第1サブフレーム期間PsfR、第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBの比率を異ならせることで、表示画像色度を調整してもよい。

0128

次いで、第2フレーム期間Pf2の第1リセット期間Pr1においては、第2透明電圧は、全ての第1液晶層30A及び全ての第2液晶層30Bに印加される。

0129

図20及び図7Bに示すように、続いて、第2フレーム期間Pf2の第1サブフレーム期間PsfRに移行する。第1フィールド期間Pfi1においては、駆動の対象が複数の第2駆動領域DA2であり、ゲートドライバGD1が偶数番目の走査線G2,G4,…,Gnにハイレベルの走査信号を順に与え、ソースドライバSDが信号線電圧Vsigを各信号線S1〜Smに与える。

0130

その後、第2フィールド期間Pfi2であり走査期間PsRである期間においては、駆動の対象が複数の第1駆動領域DA1であり、ゲートドライバGD2が奇数番目の走査線G1,G3,…,Gn−1にハイレベルの走査信号を順に与え、ソースドライバSDが信号線電圧Vsigを各信号線S1〜Smに与える。
第2サブフレーム期間PsfG、及び第3サブフレーム期間PsfBにおける動作は、第1サブフレーム期間PsfRと同様である。

0131

第2フレーム期間Pf2において、第2駆動領域DA2の第2画素PXB(第2液晶層30B)には負極性の電圧(負極性の駆動電圧)が印加され、第1駆動領域DA1の第1画素PXA(第1液晶層30A)には正極性の電圧(正極性の駆動電圧)が印加される。第1フレーム期間Pf1と第2フレーム期間Pf2とで、各々の画素PXに書き込まれる電圧の極性は異なる。上記のことから、各々の画素PXは、フレーム反転駆動される。

0132

次に、図20に示した表示動作と異なる表示動作について説明する。
例えば、図21に示すように、1フレーム期間Pfが第1リセット期間Pr1を含んでいなくともよい。
又は、図示しないが、フレーム期間Pfは、第1リセット期間Pr1だけではなく、第2リセット期間及び第3リセット期間をさらに含んでいてもよい。第2リセット期間は、第1サブフレーム期間PsfRと第2サブフレーム期間PsfGとの間の期間である。第3リセット期間は、第2サブフレーム期間PsfGと第3サブフレーム期間PsfBとの間の期間である。

0133

図22に示すように、サブフレーム期間Psf毎に、各々の画素PXに書き込まれる電圧の極性を異ならせてもよい。上記のことから、各々の画素PXは、サブフレーム反転駆動される。なお、この例は、上記第4駆動方法を用いた表示動作に相当している。

0134

図22に示した表示動作に関しても種々変形可能である。
例えば、図23に示すように、1フレーム期間Pfが第1リセット期間Pr1を含んでいなくともよい。
又は、図示しないが、フレーム期間Pfは、第1リセット期間Pr1だけではなく、第2リセット期間及び第3リセット期間をさらに含んでいてもよい。

0135

上記のように構成された第1の実施形態に係る表示装置DSPによれば、サブフレーム期間Psf毎にインターレース方式による駆動を行うことができる。1フレーム期間毎の極性反転の回数を大幅に少なくすることができ、低消費電力化に寄与することができる。画素PXの極性分布は、単純なライン反転駆動を行った際の画素PXの極性分布と同一となる。このため、単純なフレーム反転駆動を行った場合と比較して、フリッカの発生を抑制することができる。また、画素PXを駆動する際、スイッチング素子SWをオフにした際の電圧Vgsを考慮している。このため、スイッチング素子SWに流れるリーク電流の値の上昇を抑えることができる。

0136

また、本実施形態の構成であれば、表示装置DSPを低耐圧のソースドライバSDで駆動することができる。この効果につき、図6及び図12を参照しながら説明する。
コモン電圧Vcomを直流電圧とし、当該コモン電圧Vcomを中心に信号線電圧Vsigのみ極性反転させる比較例を想定する。この場合、信号線電圧Vsigをコモン電圧Vcomと同じ電圧にすることで、通常の表示走査においても各画素領域の液晶層30に0Vの電圧を印加することができる。但しこの比較例において、図6の散乱電圧を階調表現に用いるためには、信号線電圧Vsigは、コモン電圧Vcomに対して−16V〜+16Vの範囲で可変でなければならない。すなわち、ソースドライバSD等の回路が32Vの耐圧を有する必要がある。

0137

これに対し、本実施形態の構成であれば、図12に示したように信号線電圧Vsig及びコモン電圧Vcomが例えば16Vの範囲で可変であればよい。すなわち、ソースドライバSD等の回路が16Vの耐圧を有すれば足りる。このように、回路の耐圧を低く抑えることで、回路サイズや製造コストを低減することが可能となる。
上述した効果の他にも、本実施形態からは種々の好適な効果を得ることができる。

0138

(第2の実施形態)
第2実施形態においては、主に第1実施形態との相違点に注目し、第1実施形態と同一の構成については説明を省略する。
図24は、本実施形態に係る表示装置DSPの主要な構成要素を示す図である。
図24に示すように、表示装置DSPは、コントローラCNTがレベル変換回路(L/S回路)LSC及びVcom引き込み回路LICを備える点で、図3に示した構成と相違している。

0139

Vcom回路VCから供給されるコモン電圧(Vcom)は、共通電極21に供給されるとともに、Vcom引き込み回路LICにも供給される。Vcom引き込み回路LICは、ソースドライバSDと各信号線Sとの間に介在している。Vcom引き込み回路LICは、ソースドライバSDから出力される映像信号を各信号線Sに供給する。また、Vcom引き込み回路LICは、Vcom回路VCからのコモン電圧を各信号線Sに供給することもできる。

0140

図25は、Vcom引き込み回路LICの一構成例を示す図である。Vcom引き込み回路LICは、スイッチング素子SW1〜SWmを備えている。スイッチング素子SW1〜SWmは、例えば表示パネルPNLの第1基板SUB1に配置されている。スイッチング素子SW1〜SWmの入力端(ソース)には配線LN1が接続され、出力端(ドレイン)には各信号線S1〜Smがそれぞれ接続され、制御端(ゲート)には配線LN2が接続されている。

0141

図24に示したVcom回路VCは、配線LN1にコモン電圧Vcomを供給する。なお、この動作は、画素PXに第2透明電圧を書込む際の駆動に適用したり、リセット期間の駆動に適用したり、画素PXに第2透明電圧を書込む際の駆動とリセット期間の駆動の両方に適用したりすることができる。Vcom引き込み回路LICがコモン電圧Vcomを信号線S1〜Smに供給する際、ソースドライバSDの出力は、ハイインピーダンスに制御される。また、タイミングコントローラTCは、透明走査を実行する際に、制御信号をレベル変換回路LSCに出力する。レベル変換回路LSCは、この制御信号を所定レベルの電圧に変換して配線LN2に供給する。配線LN2に制御信号が供給されると、配線LN1と各信号線S1〜Smとが導通し、配線LN1のコモン電圧Vcomが各信号線S1〜Smに供給される。

0142

このようにコモン電圧Vcomが各信号線S1〜Smに供給された状態で、各走査線G1〜Gnに走査信号が供給されると、各画素電極11に各信号線S1〜Smのコモン電圧Vcomが供給される。すなわち、各画素電極11と共通電極21との電位差が0V(第2透明電圧)となる。

0143

本実施形態の構成であっても、第1実施形態と同様の効果を得ることができる。本実施形態の構成であれば、ソースドライバSDに透明走査のための電圧(例えばコモン電圧Vcom)を供給するための回路等を設ける必要が無い。

0144

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。必要に応じて、複数の実施形態を組合せることも可能である。

0145

例えば、ラインメモリ52R、52G、52Bが記憶する各サブフレームデータは、第1色の画像を表す第1サブフレームデータ、第2色の画像を表す第2サブフレームデータ、第3色の画像を表す第3サブフレームデータの一例である。
第1色、第2色、及び第3色は、それぞれ赤色、緑色、青色に限られない。また、光源ユニットLUは、2種類以下の色の発光素子LSを備えてもよいし、4種類以上の色の発光素子LSを備えてもよい。発光素子LSの種類数色数)に応じて、ラインメモリ、サブフレームデータ、サブフレーム期間の数を増減させればよい。

0146

液晶層30は、ノーマル型ポリマーディスパーズ液晶を利用してもよい。上記の液晶層30は、印加される電圧が高い場合に入射される光の平行度を維持し、印加される電圧が低い場合に入射される光を散乱させる。

0147

DSP…表示装置、PNL…表示パネル、PX…画素、G…走査線、S…信号線、
30…液晶層、30A…第1液晶層、30B…第2液晶層、SW…スイッチング素子、
SWA…第1スイッチング素子、SWB…第2スイッチング素子、
11…画素電極、11A…第1画素電極、11B…第2画素電極、21…共通電極、
CNT…コントローラ、TC…タイミングコントローラ、50…タイミング生成部、
51…フレームメモリ、52R,52G,52B…ラインメモリ、53…データ変換部、
54…光源制御部、SD…ソースドライバ、GD1,GD2…ゲードドライバGD、
LU…光源ユニット、LSR,LSG,LSB…発光素子、CON…制御部、
DA…表示領域、DA1…第1駆動領域、DA2…第2駆動領域、
Pf,Pf1,Pf2…フレーム期間、Pfi,Pfi1,Pfi2…フィールド期間、
Pr…リセット期間、Psf,PsfR,PsfG,PsfB…サブフレーム期間
Vg…走査信号、Vsig…信号線電圧、Vcom…コモン電圧、Vgs…電圧、
Ids…電流、V11…電位、X…第1方向、Y…第2方向。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ