図面 (/)

技術 駆動回路

出願人 株式会社半導体エネルギー研究所
発明者 梅崎敦司三宅博之
出願日 2019年2月20日 (1年0ヶ月経過) 出願番号 2019-028365
公開日 2019年6月6日 (9ヶ月経過) 公開番号 2019-086798
状態 未査定
技術分野 陰極線管以外の表示装置の制御 液晶表示装置の制御 液晶6(駆動)
主要キーワード 帽子型 Nチャネル 補償状態 カラーフィルタ板 瞬間電流 列車車両 発光ダイ 補正型
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年6月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

表示装置低消費電力化および高精細化を可能とする回路技術を提供することを課題とする。

解決手段

ブートストラップトランジスタゲート電極に接続される、トランジスタのゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタのゲート電極からの電荷漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。

概要

背景

近年、液晶テレビなどの大型表示装置の増加から、表示装置の開発が活発に進められて
いる。特に、絶縁基板上に非結晶半導体(以下、アモルファスシリコンともいう)によっ
て構成されたトランジスタを用いて、画素回路およびシフトレジスタなどを含む駆動回路
(以下、内部回路ともいう)を一体形成する技術は、低消費電力化低コスト化に大きく
貢献するため、活発に開発が進められている。絶縁基板上に形成された内部回路は、FP
C(Flexible PrintedCircuit)などを介してコントローラ
Cなど(以下、外部回路ともいう)に接続され、その動作が制御される。

上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ(以下、
アモルファスシリコントランジスタともいう)を用いたシフトレジスタが考案されている
。従来のシフトレジスタが有するフリップフロップの構成を図100(A)に示す(特許
文献1)。図100(A)のフリップフロップは、トランジスタ11(ブートストラップ
用トランジスタ)、トランジスタ12、トランジスタ13、トランジスタ14、トラン
スタ15、トランジスタ16およびトランジスタ17を有し、信号線21、信号線22、
配線23、信号線24、電源線25、電源線26に接続されている。信号線21、信号線
22、信号線24、電源線25、電源線26には、それぞれスタート信号リセット信号
クロック信号電源電位DD、電源電位VSSが入力される。図100(A)のフリ
ップフロップの動作期間は、図100(B)のタイミングチャートに示すように、セット
期間、選択期間リセット期間非選択期間に分割される。

セット期間において、信号線21からH信号を入力し、ノード41の電位をVDD−V
th15(Vth15:トランジスタ15のしきい値電圧)に上昇させることで、トラン
ジスタ11をオンしたままノード41を浮遊状態としている。トランジスタ16は、信号
線21からH信号が入力されるときにはオンしているので、ノード41にゲート電極が接
続されたトランジスタ14をオンして、ノード42の電位をLレベルとすることで、トラ
ンジスタ16をオフしている。つまり、信号線21にH信号が入力されてから、トランジ
スタ16がオフするまでの期間は、トランジスタ11のゲート電極から電荷漏れていた

ここで、電位がVDDである信号をH信号、電位がVSSである信号をL信号と呼ぶ。
また、Lレベルとは、L信号の電位がVSSであることをいう。

非特許文献1および非特許文献2の表示装置は、アモルファスシリコントランジスタで
構成されるシフトレジスタを走査線駆動回路として用いて、さらにR、G、Bのサブ画素
に1つの信号線からビデオ信号を入力することで、信号線の数を1/3に減らしている。
こうして、非特許文献1および非特許文献2の表示装置は、表示パネルドライバICの
接続数を減らしている。

概要

表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを課題とする。ブートストラップ用トランジスタのゲート電極に接続される、トランジスタのゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。

目的

オーバードライブ電圧である|V3|は、電圧の変化量、すなわち、目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第8のトランジスタと、を有する駆動回路であって、前記第1のトランジスタの第1の電極が第4の配線電気的に接続され、前記第1のトランジスタの第2の電極が第3の配線に電気的に接続され、前記第2のトランジスタの第1の電極が第6の配線に電気的に接続され、前記第2のトランジスタの第2の電極が前記第3の配線に電気的に接続され、前記第3のトランジスタの第1の電極が第5の配線に電気的に接続され、前記第3のトランジスタの第2の電極が前記第2のトランジスタのゲート電極に電気的に接続され、前記第3のトランジスタのゲート電極が前記第5の配線に電気的に接続され、前記第4のトランジスタの第1の電極が前記第6の配線に電気的に接続され、前記第4のトランジスタの第2の電極が前記第2のトランジスタのゲート電極に電気的に接続され、前記第4のトランジスタのゲート電極が前記第1のトランジスタのゲート電極に電気的に接続され、前記第5のトランジスタの第1の電極が前記第5の配線に電気的に接続され、前記第5のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電気的に接続され、前記第5のトランジスタのゲート電極が第1の配線に電気的に接続され、前記第6のトランジスタの第1の電極が前記第6の配線に電気的に接続され、前記第6のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電気的に接続され、前記第6のトランジスタのゲート電極が前記第2のトランジスタのゲート電極に電気的に接続され、前記第7のトランジスタの第1の電極が前記第6の配線に電気的に接続され、前記第7のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電気的に接続され、前記第7のトランジスタのゲート電極が第2の配線に電気的に接続され、前記第8のトランジスタの第1の電極が前記第6の配線に電気的に接続され、前記第8のトランジスタの第2の電極が前記第2のトランジスタのゲート電極に電気的に接続され、前記第8のトランジスタのゲート電極が前記第1の配線に電気的に接続されていることを特徴とする駆動回路。

技術分野

0001

本発明は、トランジスタを用いて構成された回路を有する表示装置に関する。特に液晶
素子などの電気光学素子、もしくは発光素子などを表示媒体として用いる表示装置、およ
びその駆動方法に関する。

背景技術

0002

近年、液晶テレビなどの大型表示装置の増加から、表示装置の開発が活発に進められて
いる。特に、絶縁基板上に非結晶半導体(以下、アモルファスシリコンともいう)によっ
て構成されたトランジスタを用いて、画素回路およびシフトレジスタなどを含む駆動回路
(以下、内部回路ともいう)を一体形成する技術は、低消費電力化低コスト化に大きく
貢献するため、活発に開発が進められている。絶縁基板上に形成された内部回路は、FP
C(Flexible PrintedCircuit)などを介してコントローラ
Cなど(以下、外部回路ともいう)に接続され、その動作が制御される。

0003

上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ(以下、
アモルファスシリコントランジスタともいう)を用いたシフトレジスタが考案されている
。従来のシフトレジスタが有するフリップフロップの構成を図100(A)に示す(特許
文献1)。図100(A)のフリップフロップは、トランジスタ11(ブートストラップ
用トランジスタ)、トランジスタ12、トランジスタ13、トランジスタ14、トラン
スタ15、トランジスタ16およびトランジスタ17を有し、信号線21、信号線22、
配線23、信号線24、電源線25、電源線26に接続されている。信号線21、信号線
22、信号線24、電源線25、電源線26には、それぞれスタート信号リセット信号
クロック信号電源電位DD、電源電位VSSが入力される。図100(A)のフリ
ップフロップの動作期間は、図100(B)のタイミングチャートに示すように、セット
期間、選択期間リセット期間非選択期間に分割される。

0004

セット期間において、信号線21からH信号を入力し、ノード41の電位をVDD−V
th15(Vth15:トランジスタ15のしきい値電圧)に上昇させることで、トラン
ジスタ11をオンしたままノード41を浮遊状態としている。トランジスタ16は、信号
線21からH信号が入力されるときにはオンしているので、ノード41にゲート電極が接
続されたトランジスタ14をオンして、ノード42の電位をLレベルとすることで、トラ
ンジスタ16をオフしている。つまり、信号線21にH信号が入力されてから、トランジ
スタ16がオフするまでの期間は、トランジスタ11のゲート電極から電荷漏れていた

0005

ここで、電位がVDDである信号をH信号、電位がVSSである信号をL信号と呼ぶ。
また、Lレベルとは、L信号の電位がVSSであることをいう。

0006

非特許文献1および非特許文献2の表示装置は、アモルファスシリコントランジスタで
構成されるシフトレジスタを走査線駆動回路として用いて、さらにR、G、Bのサブ画素
に1つの信号線からビデオ信号を入力することで、信号線の数を1/3に減らしている。
こうして、非特許文献1および非特許文献2の表示装置は、表示パネルドライバICの
接続数を減らしている。

0007

特開2004−157508号公報

先行技術

0008

Jin Young Choi, et al., ”A Compact and Cost−efficient TFT−LCD through the Triple−Gate Pixel Structure”, SOCIETY FORINFORMATION DISPLAY 2006 INTERNATIONALSYMPOSIUM DIGEST OF TECHNICAPAPERS, Volume XXXVII, p.274−276
Yong Soon Lee, et al., ”Advanced TFT−LCD Data Line Reduction Method”, SOCIETY FOR INFORMATION DISPLAY 2006 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS, Volume XXXVII, p.1083−1086

発明が解決しようとする課題

0009

従来の技術によれば、ブートストラップ用トランジスタをオンしたまま、ブートストラ
ップ用トランジスタのゲート電極を浮遊状態としていた。しかしながら、従来の技術では
、ブートストラップ用トランジスタをオンしたまま、ブートストラップ用トランジスタの
ゲート電極を浮遊状態とするまでに、時間を必要とするため、高速に動作できないという
問題があった。さらに、トランジスタの半導体層としてアモルファスシリコンを用いた場
合、トランジスタのしきい値電圧シフトを生じるという問題があった。さらに、信号線の
数を1/3に減らして、表示パネルとドライバICの接点の数を削減することが提案され
ているが(非特許文献1および非特許文献2)、実用的にはドライバICの接点の数をさ
らに削減することが求められている。

0010

すなわち、従来の技術で解決されないものとして、シフトレジスタが高速に動作できる
回路技術、トランジスタのしきい値電圧の変動を抑制する回路技術が課題として残されて
いる。また、表示パネルに実装するドライバICの接点数を削減する技術、表示装置の低
消費電力化および表示装置の大型化または高精細化も課題として残されている。

課題を解決するための手段

0011

本明細書の表示装置は、ブートストラップ用トランジスタのゲート電極に接続されるト
ランジスタのゲート電極に、スタート信号によって制御されるスイッチを設けている。ス
タート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供
給され、当該トランジスタはオフされる。当該トランジスタがオフされると、ブートスト
ラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがっ
て、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くす
ることができるので、高速に動作することができる。

0012

書類(明細書、特許請求の範囲または図面など)に示すスイッチは、さまざまな形態
のものを用いることができる。例としては、電気的スイッチ機械的スイッチなどがある
。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例え
ば、スイッチとして、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジ
スタなど)、ダイオード(例えば、PNダイオードPINダイオードショットキー
イオード、MIM(Metal Insulator Metal)ダイオード、MIS
(Metal Insulator Semiconductor)ダイオード、ダイオ
ード接続のトランジスタなど)、サイリスタなどを用いることができる。また、これらを
組み合わせた論理回路をスイッチとして用いることができる。

0013

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性導電型)は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート
構造を有するトランジスタなどがある。また、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源(Vss、GND、0Vなど)に近い状態で動作する
場合は、Nチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位
が、高電位側電源(Vddなど)に近い状態で動作する場合は、Pチャネル型トランジス
タを用いることが望ましい。なぜなら、Nチャネル型トランジスタのソース端子が低電位
側電源に近い状態で動作するとき、またはPチャネル型トランジスタのソース端子が高電
位側電源に近い状態で動作するときは、ゲートソース間電圧の絶対値を大きくでき、ス
イッチのオンまたはオフの切り替えが容易となるからである。また、トランジスタがソー
スフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまう
ことが少ないからである。

0014

Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS型ス
イッチをスイッチとして用いてもよい。CMOS型スイッチにすると、Pチャネル型トラ
ンジスタまたはNチャネル型トランジスタの、どちらか一方のトランジスタが導通すれば
電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号
電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。さらに、ス
イッチをオン・オフさせるための信号の電圧振幅値を小さくすることができるので、消費
電力を小さくすることもできる。

0015

スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子および
ドレイン端子の一方)と、出力端子(ソース端子およびドレイン端子の他方)と、導通を
制御する端子ゲート端子)と、を有している。一方、スイッチとしてダイオードを用い
る場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トラン
ジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少な
くすることができる。

0016

本明細書において、AとBが接続されている、と明示的に記載する場合は、AとBが電
気的に接続されている場合と、AとBが機能的に接続されている場合と、AとBが直接接
続されている場合と、を含むものとする。ここで、A、Bは、対象物(例えば、装置、素
子、回路、配線、電極、端子、導電膜、層、など)であるとする。したがって、本明細書
が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関係に
限定されず、図または文章に示された接続関係以外のものも含むものとする。

0017

例えば、AとBが電気的に接続されている場合として、AとBの電気的な接続を可能と
する素子(例えば、スイッチ、トランジスタ、容量素子インダクタ抵抗素子、ダイオ
ードなど)が、AとBの間に1個以上配置されていてもよい。あるいは、AとBが機能的
に接続されている場合として、AとBの機能的な接続を可能とする回路(例えば、論理
路(インバータNAND回路NOR回路など)、信号変換回路DA変換回路、AD
変換回路ガンマ補正回路など)、電位レベル変換回路(電源回路昇圧回路降圧回路
など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源電流源、切り替え
回路、増幅回路信号振幅または電流量などを大きくできる回路、オペアンプ差動増幅
回路、ソースフォロワ回路バッファ回路など)、信号生成回路記憶回路制御回路
ど)が、AとBの間に1個以上配置されていてもよい。あるいは、AとBが直接接続され
ている場合として、AとBの間に他の素子や他の回路を挟まずに、AとBが直接接続され
ていてもよい。

0018

AとBが直接接続されている、と明示的に記載する場合は、AとBが直接接続されてい
る場合(つまり、AとBの間に他の素子や他の回路を間に介さずに接続されている場合)
と、AとBが電気的に接続されている場合(つまり、AとBの間に別の素子や別の回路を
挟んで接続されている場合)と、を含むものとする。

0019

AとBが電気的に接続されている、と明示的に記載する場合は、AとBが電気的に接続
されている場合(つまり、AとBの間に別の素子や別の回路を挟んで接続されている場合
)と、AとBが機能的に接続されている場合(つまり、AとBの間に別の回路を挟んで機
能的に接続されている場合)と、AとBが直接接続されている場合(つまり、AとBの間
に別の素子や別の回路を挟まずに接続されている場合)と、を含むものとする。つまり、
電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明
示的に記載されている場合と同じであるとする。

0020

表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置で
ある発光装置は、さまざまな形態に用いることができ、またさまざまな素子を有すること
ができる。例えば、表示素子、表示装置、発光素子または発光装置としては、EL素子
有機EL素子無機EL素子または有機物および無機物を含むEL素子)、電子放出素子
液晶素子電子インク電気泳動素子グレーティングライトバルブ(GLV)、プラ
ズマディスプレイ(PDP)、デジタルマイクロミラーデバイスDMD)、圧電セラ
ックディスプレイ、カーボンナノチューブなど、電気磁気的作用により、コントラスト
輝度反射率透過率などが変化する表示媒体を用いることができる。なお、EL素子を
用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィ
ルドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:
Surface−conduction Electron−emitter Disp
ly)など、液晶素子を用いた表示装置としては液晶ディスプレイ透過型液晶ディスプ
レイ半透過型液晶ディスプレイ反射型液晶ディスプレイ直視型液晶ディスプレイ
投射型液晶ディスプレイ)、電子インクや電気泳動素子を用いた表示装置としては電子
ーパーがある。

0021

本書類(明細書、特許請求の範囲または図面など)に記載されたトランジスタとして、
さまざまな形態のトランジスタを用いることができる。よって、用いるトランジスタの種
類に限定はない。例えば、非晶質シリコン多結晶シリコン微結晶マイクロクリスタ
ル、セミアモルファスともいう)シリコンなどに代表される非単結晶半導体膜を有する薄
膜トランジスタ(TFT)などを用いることができる。TFTを用いる場合、さまざまな
リットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造
コストの削減、または製造装置の大型化を図ることができる。製造装置の大型化により、
大型基板上にトランジスタを製造できる。その結果、低コストで、同時に多くの個数の表
示装置を製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることがで
きる。そのため、透明基板上にトランジスタを製造できる。その結果、透明基板上のトラ
ンジスタを用いて、表示素子での光の透過を制御することができる。あるいは、トランジ
スタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることができ
る。その結果、開口率を向上させることができる。

0022

多結晶シリコンを製造するときに、触媒ニッケルなど)を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果
ゲートドライバ回路(走査線駆動回路)やソースドライバ回路信号線駆動回路)、信
処理回路(信号生成回路、ガンマ補正回路、DA変換回路など)を基板上に一体形成す
ることができる。

0023

微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき
レーザを用いず、熱処理を加えるだけで、結晶性を向上させることができる。その結果
、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の一部(アナログスイッ
チなど)を基板上に一体形成することができる。さらに、結晶化にレーザを用いない場合
は、シリコンの結晶性のムラを抑えることができる。その結果、画質の向上した画像を表
示することができる。

0024

ただし、触媒(ニッケルなど)を用いずに、多結晶シリコンや微結晶シリコンを製造す
ることは可能である。

0025

半導体基板SOI基板などを用いてトランジスタを形成することができる。その場合
MOS型トランジスタ接合型トランジスタ、バイポーラトランジスタなどを本明細書
に記載されたトランジスタとして用いることができる。これらにより、特性やサイズや形
状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造す
ることができる。これらのトランジスタを用いると、回路の低消費電力化、または回路の
高集積化を図ることができる。

0026

使用できるトランジスタとして、酸化亜鉛(ZnO)、アモルファス酸化物(a−In
GaZnO)、シリコンゲルマニウム(SiGe)、ガリウム砒素GaAs)、イン
ウム亜鉛酸化物(IZO)、インジウム錫酸化物(ITO)、酸化錫(SnO)などの化
合物半導体、または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導
体または酸化物半導体を薄膜化した薄膜トランジスタなどがある。これらにより、製造温
度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐
熱性の低い基板、例えば、プラスチック基板フィルム基板に直接トランジスタを形成す
ることができる。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチ
ネル部分に用いるだけでなく、それ以外の用途で用いることもできる。例えば、これら
の化合物半導体または酸化物半導体を抵抗素子、画素電極透明電極として用いることが
できる。さらに、それらをトランジスタと同時に成膜または形成できるため、コストを低
減できる。

0027

使用できるトランジスタとして、インクジェット印刷法を用いて形成したトランジス
タなどがある。これらにより、トランジスタを室温で製造、低真空度で製造、または大型
基板上に製造することができる。また、マスクレチクル)を用いなくても製造すること
が可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、
レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必
要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも
、材料が無駄にならず、低コストにできる。

0028

使用できるトランジスタとして、有機半導体やカーボンナノチューブを有するトランジ
スタなどがある。これらにより、曲げることが可能な基板上にトランジスタを形成するこ
とができる。そのため、有機半導体やカーボンナノチューブを有するトランジスタなどを
用いた装置は、衝撃に強くできる。

0029

その他、さまざまなトランジスタを用いることができる。

0030

トランジスタが形成されている基板の種類は、さまざまなものを用いることができ、特
定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単
結晶基板、SOI基板、ガラス基板石英基板、プラスチック基板、紙基板セロファン
基板、石材基板、木材基板、布基板(天然繊維、綿、)、合成繊維ナイロン、ポ
ウレタンポリエステル)もしくは再生繊維アセテートキュプラレーヨン再生
ポリエステル)などを含む)、皮革基板、ゴム基板ステンレススチル基板、ステンレ
ス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物
皮膚(皮表、真皮)または皮下組織を基板として用いてもよい。または、ある基板でトラ
ンジスタを形成し、その後、別の基板にトランジスタを転置してもよい。トランジスタが
転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチッ
ク基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻
)、合成繊維(ナイロン、ポリウレタン、ポリエステル)もしくは再生繊維(アセテート
、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステン
レス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる
。あるいは、人などの動物の皮膚(皮表、真皮)または皮下組織をトランジスタが転置さ
れる基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジス
タの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与
、または軽量化を図ることができる。

0031

トランジスタの構成は、さまざまな形態をとることができ、特定の構成に限定されない
。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート構造
にすると、チャネル領域直列に接続されるため、複数のトランジスタが直列に接続され
た構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上によ
信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動
作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変
化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットであ
る電圧・電流特性を利用すると、理想的な電流源回路や、非常に高い抵抗値を持つ能動負
荷を実現することができる。その結果、特性のよい差動回路カレントミラー回路を実現
することができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。
チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増
えるため、電流値の増加、または空乏層ができやすくなることによるS値の低減を図るこ
とができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列
接続された構成となる。

0032

その他、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル領
域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆ス
タガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域
が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。また、
チャネル領域(もしくはその一部)にソース電極ドレイン電極が重なっていてもよい。
チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にすること
により、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことがで
きる。また、LDD領域を設けてもよい。LDD領域を設けることにより、オフ電流の低
減、またはトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、
LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変
化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラット
である特性にすることができる。

0033

本明細書におけるトランジスタは、さまざまなタイプを用いることができ、さまざまな
基板上に形成することができる。したがって、所定の機能を実現するために必要な回路の
全てが、同一基板上に形成されていてもよい。例えば、所定の機能を実現するために必要
な回路の全てが、ガラス基板上、プラスチック基板上、単結晶基板上、またはSOI基板
上に形成されていてもよく、その他さまざまな基板上に形成されていてもよい。所定の機
能を実現するために必要な回路の全てが、同じ基板上に形成されていることにより、部品
点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させるこ
とができる。あるいは、所定の機能を実現するために必要な回路の一部が、ある基板上に
形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板上に
形成されていてもよい。つまり、所定の機能を実現するために必要な回路の全てが、同じ
基板上に形成されていなくてもよい。例えば、所定の機能を実現するために必要な回路の
一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現するために必
要な回路の別の一部は、単結晶基板上に形成され、単結晶基板上のトランジスタで構成さ
れたICチップを、COG(Chip On Glass)でガラス基板に接続して、ガ
ラス基板上にそのICチップを配置してもよい。あるいは、そのICチップをTAB(T
ape Automated Bonding)やプリント基板を用いてガラス基板と接
続してもよい。このように、回路の一部が同じ基板上に形成されていることにより、部品
点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させるこ
とができる。また、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力が大
きくなってしまうので、そのような部分の回路は同じ基板上に形成せず、そのかわりに、
単結晶基板上にその部分の回路を形成して、その回路で構成されたICチップを用いるよ
うにすれば、消費電力の増加を防ぐことができる。

0034

本明細書においては、一画素とは、明るさを制御できる要素1つ分を示すものとする。
一例としては、一画素とは、1つの色要素を示すものとし、その色要素1つで明るさを表
現する。したがって、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合
には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるもの
とする。なお、色要素は、3色に限定されず、3色以上を用いてもよいし、RGB以外の
色を用いてもよい。例えば、W(白)を加えて、RGBWとしてもよい。また、RGBに
、例えば、イエローシアンマゼンタエメラルドグリーン色などを1色以上追加
してもよい。また、例えば、RGBの中の少なくとも1色に類似した色を、RGBに追加
してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは、どちらも青色
であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとしてもよい。この
ような色要素を用いることにより、より実物に近く表示することができ、また消費電力を
低減することができる。別の例としては、1つの色要素について、複数の領域を用いて明
るさを制御する場合は、その領域1つ分を一画素としてもよい。一例として、面積階調
行う場合、または副画素(サブ画素)を有している場合、1つの色要素につき、明るさを
制御する領域が複数あり、その全体で階調表現するが、その明るさを制御する領域の1
つ分を一画素としてもよい。その場合、1つの色要素は、複数の画素で構成される。ある
いは、明るさを制御する領域が1つの色要素の中に複数あっても、それらをまとめて、1
つの色要素を一画素としてもよい。その場合、1つの色要素は、1つの画素で構成される
こととなる。また、1つの色要素について、複数の領域を用いて明るさを制御する場合、
画素によって、表示に寄与する領域の大きさが異なっている場合がある。その場合、1つ
の色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに
異ならせるようにして、視野角を広げてもよい。つまり、1つの色要素について、複数個
ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子
に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることができる

0035

なお、一画素(3色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と
考える場合である。一画素(1色分)と明示的に記載する場合は、1つの色要素につき、
複数の領域がある場合、それらをまとめて一画素と考える場合である。

0036

本書類において、画素は、マトリクス状に配置(配列)されている場合がある。ここで
、画素がマトリクスに配置(配列)されているとは、縦方向もしくは横方向において、画
素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む
。例えば、3色の色要素(例えばRGB)でフルカラー表示する場合に、ストライプ配置
されている場合や、3つの色要素のドットデルタ配置されている場合も含む。さらに、
ベイヤー配置されている場合も含む。なお、色要素は、3色に限定されず、それ以上でも
よい。例えば、RGBW(Wは白)や、RGBに、イエロー、シアン、マゼンタなどを1
色以上追加したものなどがある。また、色要素のドットごとにその表示領域の大きさが異
なっていてもよい。これにより、低消費電力化、または表示素子の長寿命化を図ることが
できる。

0037

本書類において、画素に能動素子を有するアクティブマトリクス方式、または、画素に
能動素子を有しないパッシブマトリクス方式を用いることができる。

0038

アクティブマトリクス方式では、能動素子(アクティブ素子非線形素子)として、ト
ランジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いるこ
とができる。例えば、MIM(Metal Insulator Metal)やTFD
(Thin Film Diode)などを用いることも可能である。これらの素子は、
製造工程が少ないため、製造コストの低減、または歩留まりの向上を図ることができる。
さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高
輝度化を図ることができる。

0039

アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線形素子
)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクティブ
子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、または歩留
りの向上を図ることができる。また、能動素子(アクティブ素子、非線形素子)を用いな
いため、開口率を向上させることができ、低消費電力化や高輝度化を図ることができる。

0040

トランジスタとは、ゲートと、ドレインと、ソースと、を含む少なくとも3つの端子を
有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイ
ン領域と、チャネル領域と、ソース領域と、を介して電流を流すことができる。ここで、
ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれ
がソースまたはドレインであるかを限定することが困難である。そこで、本明細書におい
ては、ソースおよびドレインとして機能する領域を、ソースもしくはドレインと呼ばない
場合がある。その場合、それぞれを第1端子、第2端子と表記する場合がある。あるいは
、それぞれを第1の電極、第2の電極と表記する場合がある。あるいは、ソース領域、ド
レイン領域と表記する場合がある。

0041

トランジスタは、ベースと、エミッタと、コレクタと、を含む少なくとも3つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第
2端子と表記する場合がある。

0042

ゲートとは、ゲート電極と、ゲート配線ゲート線ゲート信号線走査線走査信号
線などともいう)と、を含んだ全体、もしくは、それらの一部のことをいう。ゲート電極
とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている
部分の導電膜のことをいう。なお、ゲート電極の一部は、LDD(Lightly Do
ped Drain)領域、ソース領域またはドレイン領域と、ゲート絶縁膜を介してオ
バーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を
接続するための配線、各画素の有するゲート電極の間を接続するための配線、またはゲー
ト電極と、別の配線と、を接続するための配線のことをいう。

0043

ただし、ゲート電極としても機能し、ゲート配線としても機能する部分(領域、導電膜
、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ゲート電極と
呼んでもよいし、ゲート配線と呼んでもよい。つまり、ゲート電極とゲート配線とが、明
確に区別できない領域も存在する。例えば、延伸して配置されているゲート配線の一部と
チャネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線など)はゲ
ート配線として機能しているが、ゲート電極としても機能している。よって、そのような
部分(領域、導電膜、配線など)は、ゲート電極と呼んでもよいし、ゲート配線と呼んで
もよい。

0044

ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成してつな
がっている部分(領域、導電膜、配線など)も、ゲート電極と呼んでもよい。同様に、ゲ
ート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつながっ
ている部分(領域、導電膜、配線など)も、ゲート配線と呼んでもよい。このような部分
(領域、導電膜、配線など)は、厳密な意味では、チャネル領域とオーバーラップしてい
ない場合、または別のゲート電極と接続させる機能を有していない場合がある。しかし、
ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ
島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)もある。よ
って、そのような部分(領域、導電膜、配線など)もゲート電極またはゲート配線と呼ん
でもよい。

0045

例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート電極
とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部
分(領域、導電膜、配線など)は、ゲート電極と、ゲート電極と、を接続させるための部
分(領域、導電膜、配線など)であるため、ゲート配線と呼んでもよいが、マルチゲート
のトランジスタを1つのトランジスタと見なすこともできるため、ゲート電極と呼んでも
よい。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲ
ート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線な
ど)は、ゲート電極やゲート配線と呼んでもよい。さらに、ゲート電極と、ゲート配線と
、を接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料
で形成された導電膜も、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。

0046

ゲート端子とは、ゲート電極の部分(領域、導電膜、配線など)、またはゲート電極と
電気的に接続されている部分(領域、導電膜、配線など)について、その一部分のことを
いう。

0047

配線を、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、
配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲ
ート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成さ
れた配線、トランジスタのゲートと同じ材料で形成された配線、またはトランジスタのゲ
ートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線
電源線、基準電位供給配線などがある。

0048

ソースとは、ソース領域と、ソース電極と、ソース配線ソース線ソース信号線、デ
タ線データ信号線などともいう)と、を含んだ全体、もしくは、それらの一部のこと
をいう。ソース領域とは、P型不純物ボロンガリウムなど)やN型不純物リンやヒ
素など)が多く含まれる半導体領域のことをいう。したがって、少しだけP型不純物やN
型不純物が含まれる領域、いわゆる、LDD(Lightly Doped Drain
)領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成
され、ソース領域と電気的に接続されて配置されている部分の導電層のことをいう。ただ
し、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、
各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間
を接続するための配線、またはソース電極と、別の配線と、を接続するための配線のこと
をいう。

0049

しかしながら、ソース電極としても機能し、ソース配線としても機能する部分(領域、
導電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ソース
電極と呼んでもよいし、ソース配線と呼んでもよい。つまり、ソース電極とソース配線が
、明確に区別できない領域も存在する。例えば、延伸して配置されているソース配線の一
部とソース領域がオーバーラップしている場合、その部分(領域、導電膜、配線など)は
ソース配線として機能しているが、ソース電極としても機能していることになる。よって
、そのような部分(領域、導電膜、配線など)は、ソース電極と呼んでもよいし、ソース
配線と呼んでもよい。

0050

ソース電極と同じ材料で形成され、ソース電極と同じ島(アイランド)を形成してつな
がっている部分(領域、導電膜、配線など)や、ソース電極とソース電極を接続する部分
(領域、導電膜、配線など)も、ソース電極と呼んでもよい。さらに、ソース領域とオー
バーラップしている部分も、ソース電極と呼んでもよい。同様に、ソース配線と同じ材料
で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も、ソー
ス配線と呼んでもよい。このような部分(領域、導電膜、配線など)は、厳密な意味では
、別のソース電極と接続させる機能を有していない場合がある。しかし、ソース電極また
はソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分
(領域、導電膜、配線など)がある。よって、そのような部分(領域、導電膜、配線など
)もソース電極またはソース配線と呼んでもよい。

0051

例えば、ソース電極とソース配線とを接続している部分の導電膜であって、ソース電極
またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでもよいし、
ソース配線と呼んでもよい。

0052

ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続され
ている部分(領域、導電膜、配線など)について、その一部分のことをいう。

0053

配線を、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場
合、配線にトランジスタのソース(ドレイン)が接続されていない場合もある。この場合
、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソ
ース(ドレイン)と同じ層で形成された配線、トランジスタのソース(ドレイン)と同じ
材料で形成された配線、またはトランジスタのソース(ドレイン)と同時に成膜された配
線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線
などがある。

0054

なお、ドレインについては、ソースと同様である。

0055

半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタなど)を含む回路
を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を
半導体装置と呼んでもよい。

0056

表示素子とは、光学変調素子、液晶素子、発光素子、EL素子(有機EL素子、無機
L素子または有機物および無機物を含むEL素子)、電子放出素子、電気泳動素子、放電
素子、光反射素子光回折素子、DMD、などのことをいう。ただし、これらに限定され
ない。

0057

表示装置とは、表示素子を有する装置のことをいう。なお、表示装置とは、表示素子を
含む複数の画素、またはそれらの画素を駆動させる周辺駆動回路が同一基板上に形成され
た表示パネル本体のことを指す。なお、表示装置は、ワイヤボンディングバンプなどに
よって基板上に配置された周辺駆動回路、いわゆる、COGで接続されたICチップ、ま
たは、TABなどで接続されたICチップを含んでいてもよい。さらに、表示装置は、I
チップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたFPC
を含んでもよい。さらに、表示装置は、FPCなどを介して接続され、ICチップ、抵抗
素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板(P
WB)を含んでいてもよい。さらに、表示装置は、偏光板または位相差板などの光学シー
トを含んでいてもよい。さらに、表示装置は、照明装置筐体音声入出力装置、光セン
サなどを含んでいてもよい。ここで、バックライトユニットのような照明装置は、導光板
プリズムシート拡散シート反射シート光源LED、冷陰極管など)、冷却装置
水冷式空冷式)などを含んでいてもよい。

0058

照明装置とは、バックライトユニット、導光板、プリズムシート、拡散シート、反射
ート、光源(LED、冷陰極管、熱陰極管など)、冷却装置などを有している装置のこと
をいう。

0059

発光装置とは、発光素子などを有している装置のことをいう。

0060

反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをい
う。

0061

液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視
投写型、透過型反射型半透過型などがある。

0062

駆動装置とは、半導体素子、電気回路電子回路を有する装置のことをいう。例えば、
ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジスタ
スイッチング用トランジスタなどと呼ぶことがある)、画素電極に電圧または電流を供給
するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置
の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲート線
駆動回路などと呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドライバ
ソース線駆動回路などと呼ぶことがある)などは、駆動装置の一例である。

0063

表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、
互いに重複している装置もある。例えば、表示装置が、半導体装置および発光装置を有し
ている場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合
がある。

0064

本書類において、Aの上にBが形成されている、あるいは、A上にBが形成されている
、と明示的に記載する場合は、Aの上にBが直接接して形成されていることに限定されな
い。直接接していない場合、つまり、AとBの間に別の対象物が介在する場合も含むもの
とする。ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導
電膜、層、など)であるとする。

0065

例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に記載さ
れている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接
して別の層(例えば層Cや層Dなど)が形成されていて、その上に層Bが形成されている
場合と、を含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし
複層でもよい。

0066

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同
様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が
介在する場合も含むものとする。例えば、層Aの上方に、層Bが形成されている、という
場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の
層(例えば層Cや層Dなど)が形成されていて、その上に層Bが形成されている場合と、
を含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし、複層で
もよい。

0067

Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に直接接
してBが形成されている場合のみを含み、AとBの間に別の対象物が介在する場合は含ま
ないものとする。

0068

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。

発明の効果

0069

本明細書に記載の構成によって、シフトレジスタを高速に動作できる。特に、トランジ
スタの半導体層としてアモルファスシリコンを用いた場合でも、シフトレジスタを高速に
動作できる。そのため、液晶表示装置をはじめとする当該シフトレジスタを適用した半導
体装置を高速に動作でき、大型化または高精細化を容易に図ることができる。

図面の簡単な説明

0070

実施の形態1に示すフリップフロップの構成を説明する図。
図1で示したフリップフロップの動作を説明するタイミングチャート。
図1で示したフリップフロップの動作を説明する図。
実施の形態1に示すフリップフロップの構成を説明する図。
実施の形態1に示すフリップフロップの構成を説明する図。
実施の形態1に示すフリップフロップの動作を説明するタイミングチャート。
実施の形態1に示すシフトレジスタの構成を説明する図。
図7に示したシフトレジスタの動作を説明するタイミングチャート。
図7に示したシフトレジスタの動作を説明するタイミングチャート。
実施の形態1に示すシフトレジスタの構成を説明する図。
実施の形態1に示す表示装置の構成を説明する図。
図11で示した表示装置の書き込み動作を説明するタイミングチャート。
実施の形態1に示す表示装置の構成を説明する図。
実施の形態1に示す表示装置の構成を説明する図。
図14で示した表示装置の書き込み動作を説明するタイミングチャート。
実施の形態2に示すフリップフロップの動作を説明するタイミングチャート。
実施の形態2に示すフリップフロップの動作を説明するタイミングチャート。
実施の形態2に示すシフトレジスタの構成を説明する図。
図18で示したシフトレジスタの動作を説明するタイミングチャート。
図18で示したシフトレジスタの動作を説明するタイミングチャート。
実施の形態2に示す表示装置の構成を説明する図。
実施の形態2に示す表示装置の構成を説明する図
実施の形態3に示すフリップフロップの構成を説明する図。
図23で示したフリップフロップの動作を説明するタイミングチャート。
実施の形態3に示すシフトレジスタの構成を説明する図。
図25で示したシフトレジスタの動作を説明するタイミングチャート。
実施の形態4に示すフリップフロップの構成を説明する図。
図27で示したフリップフロップの動作を説明するタイミングチャート。
図5(A)に示したフリップフロップの上面図。
図10に示したバッファの構成を説明する図。
実施の形態5に示す信号線駆動回路の構成を説明する図。
図31で示した信号線駆動回路の動作を説明するタイミングチャート。
実施の形態5に示す信号線駆動回路の構成を説明する図。
図33で示した信号線駆動回路の動作を説明するタイミングチャート。
実施の形態5に示す信号線駆動回路の構成を説明する図。
実施の形態6に示す保護ダイオードの構成を説明する図。
実施の形態6に示す保護ダイオードの構成を説明する図。
実施の形態6に示す保護ダイオードの構成を説明する図。
実施の形態7に示す表示装置の構成を説明する図。
本発明に係る半導体装置を製造するプロセスを説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の表示装置の構成を説明する図。
本発明に係る半導体装置の周辺回路構成を説明する図。
本発明に係る半導体装置の周辺構成部材を説明する図。
本発明に係る半導体装置の周辺構成部材を説明する図。
本発明に係る半導体装置の周辺構成部材を説明する図。
本発明に係る半導体装置の周辺回路構成を説明する図。
本発明に係る半導体装置の周辺構成部材を説明する図。
本発明に係る半導体装置のパネル回路構成を説明する図。
本発明に係る半導体装置のパネル回路構成を説明する図。
本発明に係る半導体装置のパネル回路構成を説明する図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の画素の上面図。
本発明に係る半導体装置の画素の上面図。
本発明に係る半導体装置の画素の上面図。
本発明に係る半導体装置の画素レイアウト例。
本発明に係る半導体装置の画素レイアウト例。
本発明に係る半導体装置の画素レイアウト例。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の画素の構成を説明する図。
本発明に係る半導体装置の画素の構成を説明する図。
本発明に係る半導体装置の画素の構成を説明する図。
本発明に係る半導体装置の画素レイアウト例と断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の表示素子の断面図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の駆動方法の一を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置の構造を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
本発明に係る半導体装置を用いた電子機器を説明する図。
図10に示したバッファの構成を説明する図。
従来技術のフリップフロップの構成とタイミングを説明する図。

実施例

0071

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および
詳細をさまざまに変更し得ることは、当業者であれば容易に理解される。したがって、本
発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明
する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。

0072

(実施の形態1)
本実施の形態では、フリップフロップ、当該フリップフロップを有する駆動回路、およ
び当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。

0073

本実施の形態のフリップフロップの基本構成について、図1(A)を参照して説明する
図1(A)に示すフリップフロップは、第1のトランジスタ101、第2のトランジス
タ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ
105、第6のトランジスタ106、第7のトランジスタ107および第8のトランジス
タ108を有する。本実施の形態において、第1のトランジスタ101、第2のトランジ
スタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジス
タ105、第6のトランジスタ106、第7のトランジスタ107および第8のトランジ
スタ108は、Nチャネル型トランジスタとし、ゲート・ソース間電圧(Vgs)がしき
値電圧(Vth)を上回ったとき導通状態になるものとする。

0074

本実施の形態のフリップフロップは、第1のトランジスタ101〜第8のトランジスタ
108が、全てNチャネル型トランジスタで構成されていることを特徴とする。また、本
実施の形態のフリップフロップは、トランジスタの半導体層として、アモルファスシリコ
ンを用いることができる。そのため、製造工程の簡略化、製造コストの削減や歩留まりの
向上を図ることができる。ただし、トランジスタの半導体層として、ポリシリコンや単結
晶シリコンを用いても製造工程の簡略化を図ることができる。

0075

図1(A)のフリップフロップの接続関係について説明する。第1のトランジスタ10
1の第1の電極(ソース電極およびドレイン電極の一方)が第5の配線125に接続され
、第1のトランジスタ101の第2の電極(ソース電極およびドレイン電極の他方)が第
3の配線123に接続される。第2のトランジスタ102の第1の電極が第4の配線12
4に接続され、第2のトランジスタ102の第2の電極が第3の配線123に接続される
。第3のトランジスタ103の第1の電極が第6の配線126に接続され、第3のトラン
ジスタ103の第2の電極が第2のトランジスタ102のゲート電極に接続され、第3の
トランジスタ103のゲート電極が第6の配線126に接続される。第4のトランジスタ
104の第1の電極が第8の配線128に接続され、第4のトランジスタ104の第2の
電極が第2のトランジスタ102のゲート電極に接続され、第4のトランジスタ104の
ゲート電極が第1のトランジスタ101のゲート電極に接続される。第5のトランジスタ
105の第1の電極が第7の配線127に接続され、第5のトランジスタ105の第2の
電極が第1のトランジスタ101のゲート電極に接続され、第5のトランジスタ105の
ゲート電極が第1の配線121に接続される。第6のトランジスタ106の第1の電極が
第10の配線130に接続され、第6のトランジスタ106の第2の電極が第1のトラン
ジスタ101のゲート電極に接続され、第6のトランジスタ106のゲート電極が第2の
トランジスタ102のゲート電極に接続される。第7のトランジスタ107の第1の電極
が第11の配線131に接続され、第7のトランジスタ107の第2の電極が第1のトラ
ンジスタ101のゲート電極に接続され、第7のトランジスタ107のゲート電極が第2
の配線122に接続される。第8のトランジスタ108の第1の電極が第9の配線129
に接続され、第8のトランジスタ108の第2の電極が第2のトランジスタ102のゲー
ト電極に接続され、第8のトランジスタ108のゲート電極が第1の配線121に接続さ
れる。

0076

第1のトランジスタ101のゲート電極、第4のトランジスタ104のゲート電極、第
5のトランジスタ105の第2の電極、第6のトランジスタ106の第2の電極および第
7のトランジスタ107の第2の電極の接続箇所をノード141とする。第2のトランジ
スタ102のゲート電極、第3のトランジスタ103の第2の電極、第4のトランジスタ
104の第2の電極、第6のトランジスタ106のゲート電極および第8のトランジスタ
108の第2の電極の接続箇所をノード142とする。

0077

第1の配線121、第2の配線122、第3の配線123および第5の配線125を、
それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。ま
た、第4の配線124、第6の配線126、第7の配線127、第8の配線128、第9
の配線129、第10の配線130および第11の配線131を、それぞれ第1の電源線
、第2の電源線、第3の電源線、第4の電源線、第5の電源線、第6の電源線、第7の電
源線と呼んでもよい。

0078

次に、図1(A)に示したフリップフロップの動作について、図2のタイミングチャー
トおよび図3を参照して説明する。さらに、図2のタイミングチャートをセット期間、選
択期間、リセット期間、非選択期間に分割して説明する。ただし、セット期間、リセット
期間、非選択期間を合わせて非選択期間と呼ぶこともある。

0079

第6の配線126および第7の配線127には、V1の電位が供給される。第4の配線
124、第8の配線128、第9の配線129、第10の配線130および第11の配線
131には、V2の電位が供給される。ここで、V1>V2である。また、電位がV1で
ある信号をH信号、電位がV2である信号をL信号と呼ぶ。

0080

第1の配線121、第5の配線125、第2の配線122には、それぞれ図2に示す信
号221、信号225、信号222が入力される。そして、第3の配線123からは、図
2に示す信号223が出力される。ここで、信号221、信号225、信号222および
信号223は、H信号の電位がV1(以下、Hレベルともいう)、L信号の電位がV2(
以下、Lレベルともいう)のデジタル信号である。さらに、信号221、信号225、信
号222および信号223を、それぞれスタート信号、クロック信号、リセット信号、出
力信号と呼んでもよい。

0081

ただし、第1の配線121、第2の配線122、第4の配線124〜第11の配線13
1には、それぞれさまざまな信号、電位および電流が入力されてもよい。

0082

図2(A)および図3(A)に示すセット期間において、信号221がHレベルとなり
、第5のトランジスタ105および第8のトランジスタ108がオンする。また、信号2
22がLレベルなので、第7のトランジスタ107がオフする。このときノード141の
電位(電位241)は、第5のトランジスタ105の第2の電極がソース電極となって、
第7の配線127の電位から第5のトランジスタ105のしきい値電圧を引いた値となる
ため、V1−Vth105(Vth105:第5のトランジスタ105のしきい値電圧)
となる。よって、第1のトランジスタ101および第4のトランジスタ104がオンし、
第5のトランジスタ105がオフする。このときノード142の電位(電位242)は、
第8の配線128の電位(V2)と第6の配線126の電位(V1)との電位差(V1−
V2)が、第3のトランジスタ103、第4のトランジスタ104および第8のトランジ
スタ108によって分圧され、V2+β(β:任意の正の数)となる。ただし、β<Vt
h102(Vth102:第2のトランジスタ102のしきい値電圧)およびβ<Vth
106(第6のトランジスタ106のしきい値電圧)とする。よって、第2のトランジス
タ102および第6のトランジスタ106が、オフする。このように、セット期間では、
第3の配線123は、L信号が入力されている第5の配線125と導通するため、第3の
配線123の電位がV2となる。したがって、L信号が第3の配線123から出力される
。さらに、ノード141は、電位をV1−Vth105に維持したまま浮遊状態となる。

0083

第3のトランジスタ103および第4のトランジスタ104は、入力端子をノード14
1、出力端子をノード142とするインバータを構成している。したがって、本実施の形
態のフリップフロップは、ノード141とノード142との間に、インバータとして機能
する回路が配置されていればよい。

0084

本実施の形態のフリップフロップは、ノード142に第8のトランジスタ108を介し
てV2を供給し、第6のトランジスタ106がオフするタイミングを早めている。そのた
め、ノード142の電位が、V1−Vth105となる時間を短くできる。したがって、
本実施の形態のフリップフロップは、高速動作が可能となり、より大型の表示装置または
より高精細な表示装置に適用できる。

0085

本実施の形態のフリップフロップは、図4(B)に示すように、第5のトランジスタ1
05の第1の電極が、第1の配線121に接続されても、上記説明したセット期間と同じ
動作ができる。その結果、図4(B)のフリップフロップは、第7の配線127が不要と
なるため、歩留まりの向上を図ることができる。さらに、図4(B)のフリップフロップ
は、レイアウト面積縮小を図ることができる。

0086

ノード142の電位をV2+βとするために、第4のトランジスタ104のチャネル幅
Wとチャネル長Lとの比W/Lの値は、第3のトランジスタ103のW/Lの値よりも、
少なくとも10倍以上にすることが好ましい。したがって、第4のトランジスタ104の
トランジスタサイズ(W×L)が大きくなってしまう。そこで、第3のトランジスタ10
3のチャネル長Lの値を、第4のトランジスタ104のチャネル長Lの値よりも大きく、
より好ましくは2倍〜3倍とするとよい。その結果、第4のトランジスタ104のトラン
ジスタサイズを小さくできるため、レイアウト面積の縮小を図ることができる。

0087

図2(B)および図3(B)に示す選択期間では、信号221がLレベルとなり、第5
のトランジスタ105および第8のトランジスタ108がオフする。また、信号222が
Lレベルのままなので、第7のトランジスタ107はオフのままである。このときノード
141は、電位をV1−Vth105に維持している。よって、第1のトランジスタ10
1および第4のトランジスタ104は、オンのままである。また、このときノード142
は電位をV2+βに維持している。よって、第2のトランジスタ102および第6のトラ
ンジスタ106は、オフのままである。ここで、第5の配線125にH信号が入力される
ので、第3の配線123の電位が上昇し始める。すると、ノード141の電位は、ブート
ストラップ動作によってV1−Vth105から上昇し、V1+Vth101+α(Vt
h101:第1のトランジスタ101のしきい値電圧、α:任意の正の数)となる。した
がって、第3の配線123の電位は、第5の配線125と等しい電位V1となる。このよ
うに、選択期間では、第3の配線123はH信号が入力されている第5の配線125と導
通するため、第3の配線123の電位がV1となる。したがって、H信号が第3の配線1
23から出力される。

0088

このブートストラップ動作は、第1のトランジスタ101のゲート電極と第2の電極の
間の、寄生容量の容量結合によって行われる。図1(B)に示すように、第1のトランジ
スタ101のゲート電極と第2の電極の間に容量素子151を配置することで、安定して
ブートストラップ動作ができ、第1のトランジスタ101の寄生容量を小さくできる。容
量素子151は、絶縁層としてゲート絶縁膜を用いて、導電層としてゲート電極層および
配線層を用いてもよい。また、絶縁層としてゲート絶縁膜を用いて、導電層としてゲート
電極層および不純物が添加された半導体層を用いてもよい。あるいは、絶縁層として層間
膜(絶縁膜)を用いて、導電層として配線層および透明電極層を用いてもよい。容量素子
151は、導電膜としてゲート電極層および配線層を用いる場合、ゲート電極層を第1の
トランジスタ101のゲート電極と接続し、配線層を第1のトランジスタ101の第2の
電極と接続するとよい。より望ましくは、導電膜としてゲート電極層および配線層を用い
る場合、ゲート電極層を第1のトランジスタ101のゲート電極と直接接続し、配線層を
第1のトランジスタ101の第2の電極と直接接続するとよい。なぜなら、容量素子15
1の配置によるフリップフロップのレイアウト面積の増加が、小さくなるからである。

0089

図1(C)に示すように、容量素子151としてトランジスタ152を用いてもよい。
トランジスタ152は、ゲート電極がノード141に接続され、第1の電極および第2の
電極が第3の配線123に接続されることで、大きな容量成分を持つ容量素子として機能
することができる。ただし、トランジスタ152は、第1の電極および第2の電極のうち
、どちらか一方を浮遊状態としても容量素子として機能できる。

0090

第1のトランジスタ101は、第3の配線123にH信号を供給しなければならない。
したがって、信号223の立ち下がり時間および立ち上がり時間を短くするために、第1
のトランジスタ101のW/Lの値は、第1のトランジスタ101〜第8のトランジスタ
108のそれぞれのW/Lの値の中で最大とすることが望ましい。

0091

第5のトランジスタ105は、セット期間において、ノード141(第1のトランジス
タ101のゲート電極)の電位をV1−Vth105としなければならない。そのため、
第5のトランジスタ105のW/Lの値は第1のトランジスタ101のW/Lの値よりも
1/2倍〜1/5倍、より望ましくは1/3倍〜1/4倍とするとよい。

0092

図2(C)および図3(C)に示すリセット期間では、信号221がLレベルのままな
ので、第5のトランジスタ105および第8のトランジスタ108はオフのままである。
また、信号222がHレベルなので、第7のトランジスタ107がオンする。このときの
ノード141の電位は、第11の配線131の電位(V2)が、第7のトランジスタ10
7を介して供給されるためV2となる。よって、第1のトランジスタ101および第4の
トランジスタ104が、オフする。このときのノード142の電位は、第3のトランジス
タ103の第2の電極がソース電極となって、第6の配線126の電位(V1)から第3
のトランジスタ103のしきい値電圧を引いた値となるため、V1−Vth103(Vt
h103:第3のトランジスタ103のしきい値電圧)となる。よって、第2のトランジ
スタ102および第6のトランジスタ106が、オンする。このように、リセット期間で
は、第3の配線123と、V2が供給されている第4の配線124が導通するため、第3
の配線123の電位がV2となる。したがって、L信号が、第3の配線123から出力さ
れる。

0093

第7のトランジスタ107がオンするタイミングを遅延させることで、信号223の立
下がり時間を短くできる。なぜなら、第5の配線125に入力されるL信号が、W/L
の値が大きい第1のトランジスタ101を介して、第3の配線123に供給されるからで
ある。

0094

第7のトランジスタ107のW/Lの値を小さくして、ノード141の電位がV2とな
るまでの立ち下がり時間を長くしても、信号223の立ち下がり時間を短くできる。この
場合は、第7のトランジスタ107のW/Lの値を、第1のトランジスタ101のW/L
の値よりも1/10〜1/40倍、より好ましくは1/20〜1/30倍とするとよい。

0095

図4(A)に示すように、第3のトランジスタ103の代わりに抵抗素子401を用い
ることで、ノード142の電位をV1にできる。そのため、第2のトランジスタ102お
よび第6のトランジスタ106をオンしやすくでき、動作効率の向上を図ることができる
。また、図4(C)に示すように、第3のトランジスタ103と並列に、トランジスタ4
02を接続してもよい。

0096

図2(D)および図3(D)に示す非選択期間において、信号221がLレベルのまま
なので、第5のトランジスタ105および第8のトランジスタ108はオフのままである
。また、信号222がLレベルとなるので、第7のトランジスタ107がオフする。この
とき、ノード142は、電位をV1−Vth103に維持している。そのため、第2のト
ランジスタ102および第6のトランジスタ106は、オンのままである。このとき、ノ
ード141の電位は、第6のトランジスタ106を介してV2が供給されるので、V2の
ままである。よって、第1のトランジスタ101および第4のトランジスタ104は、オ
フのままである。このように、非選択期間では、第3の配線123と、V2が供給されて
いる第4の配線124が導通するため、第3の配線123の電位は、V2のままである。
したがって、L信号が、第3の配線123から出力される。

0097

第6の配線126に供給される電位をV1よりも小さくすることで、ノード142の電
位を小さくできる。そのため、第2のトランジスタ102および第6のトランジスタ10
6のしきい値電圧シフトを抑制できる。したがって、本実施の形態のフリップフロップは
、トランジスタの半導体層として特性劣化(しきい値電圧のシフト)が顕著に表れるアモ
ファスシリコンを用いても、トランジスタの特性劣化を抑制できる。

0098

以上のことから、本実施の形態のフリップフロップは、セット期間においてノード14
1の電位の立ち上がり時間を短くできるため、高速動作が可能となり、より大型の表示装
置またはより高精細な表示装置に適用できる。

0099

ここで、第1のトランジスタ101〜第8のトランジスタ108が有する機能を説明す
る。第1のトランジスタ101は、第5の配線125の電位を、第3の配線123に供給
するタイミングを選択する機能を有する。また、ノード141の電位をブートストラップ
動作によって上昇させる機能を有し、ブートストラップ用トランジスタとして機能する。
第2のトランジスタ102は、第4の配線124の電位を、第3の配線123に供給する
タイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第3のト
ランジスタ103は、第6の配線126の電位と、第8の配線128の電位と、を分圧す
る機能を有し、抵抗成分を有する素子または抵抗素子として機能する。第4のトランジス
タ104は、第8の配線128の電位を、ノード142に供給するタイミングを選択する
機能を有し、スイッチングトランジスタとして機能する。第5のトランジスタ105は、
第7の配線127の電位を、ノード141に供給するタイミングを選択する機能を有し、
入力用トランジスタとして機能する。第6のトランジスタ106は、第10の配線130
の電位を、ノード141に供給するタイミングを選択する機能を有し、スイッチングトラ
ンジスタとして機能する。第7のトランジスタ107は、第11の配線131の電位を、
ノード141に供給するタイミングを選択する機能を有し、スイッチングトランジスタと
して機能する。第8のトランジスタ108は、第9の配線129の電位を、ノード142
に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する

0100

ただし、第1のトランジスタ101〜第8のトランジスタ108は、上記説明した機能
を有していれば、トランジスタとは限定されない。例えば、スイッチングトランジスタと
して機能する第2のトランジスタ102、第4のトランジスタ104、第6のトランジス
タ106、第7のトランジスタ107および第8のトランジスタ108は、スイッチング
機能を有する素子であれば、ダイオード、CMOSアナログスイッチまたはさまざまな論
理回路などを適用してもよい。さらに、入力用トランジスタとして機能する第5のトラン
ジスタ105は、ノード141の電位を上昇させてオフするタイミングを選択する機能を
有していれば、PN接合ダイオードまたはダイオード接続したトランジスタなどを適用し
てもよい。

0101

図1と同様に動作するものであれば、各トランジスタの配置および数などは図1に限定
されない。図1(A)のフリップフロップの動作を説明した図3から分かるように、本実
施の形態では、セット期間、選択期間、リセット期間、非選択期間は、それぞれ図3(A
)〜図3(D)に示す実線のように導通がとれていればよい。よって、これを満たすよう
にトランジスタなどを配置し、動作させうる構成であれば、トランジスタ、その他の素子
(抵抗素子、容量素子など)、ダイオード、スイッチ、さまざまな論理回路などを新たに
配置してもよい。

0102

さらに、図1と同様に動作するものであれば、本実施の形態のフリップフロップの駆動
タイミングは、図2のタイミングチャートに限定されない。

0103

例えば、図6のタイミングチャートに示すように、第1の配線121、第2の配線12
2、第5の配線125にH信号を入力する期間を短くしてもよい。図6は、図2のタイミ
ングチャートと比較して、信号がLレベルからHレベルに切り替わるタイミングが期間T
a1だけ遅延し、信号がHレベルからLレベルに切り替わるタイミングが期間Ta2だけ
早くなっている。したがって、図6のタイミングチャートを適用したフリップフロップは
、各配線の瞬間電流が小さくなるため、省電力化誤動作の抑制、動作効率の向上などを
図ることができる。さらに、図6のタイミングチャートを適用したフリップフロップは、
リセット期間において、第3の配線123から出力される信号の立ち下がり時間を短くで
きる。なぜなら、ノード141の電位がLレベルとなるタイミングが、期間Ta1+期間
Ta2だけ遅延するので、第5の配線125に入力されているL信号が、電流能力の大き
い(チャネル幅が大きい)第1のトランジスタ101を介して第3の配線123に供給さ
れるからである。なお、図2のタイミングチャートと共通するところは、共通の符号を用
いてその説明を省略する。

0104

期間Ta1、期間Ta2および期間Tbの関係は、((Ta1+Tb)/(Ta1+T
a2+Tb))×100<10[%]とすることが望ましい。より望ましくは、((Ta
1+Tb)/(Ta1+Ta2+Tb))×100<5[%]とすることが望ましい。さ
らに、期間Ta1≒期間Ta2とすることが望ましい。

0105

図1と同様に動作するものであれば、第1の配線121〜第11の配線131は、自由
に接続することができる。例えば、図5(A)に示すように、第2のトランジスタ102
の第1の電極、第4のトランジスタ104の第1の電極、第6のトランジスタ106の第
1の電極、第7のトランジスタ107の第1の電極および第8のトランジスタ108の第
1の電極が、第6の配線506に接続されてもよい。さらに、第5のトランジスタ105
の第1の電極、第3のトランジスタ103の第1の電極および第3のトランジスタ103
のゲート電極が、第5の配線505に接続されてもよい。また、図5(B)に示すように
、第3のトランジスタ103の第1の電極および第3のトランジスタ103のゲート電極
が、第7の配線507に接続されてもよい。ここで、第1の配線501、第2の配線50
2、第3の配線503および第4の配線504は、図1(A)の第1の配線121、第2
の配線122、第3の配線123および第5の配線125に相当する。

0106

図5(A)、(B)のフリップフロップは、配線数を削減できるため、歩留まりの向上
およびレイアウト面積の縮小を図ることができる。さらに、図5(A)、(B)のフリッ
プフロップは、信頼性の向上および動作効率の向上を図ることができる。さらに、図5
B)のフリップフロップは、第6の配線506に供給する電位を小さくできるため、第2
のトランジスタ102および第6のトランジスタ106のしきい値電圧のシフトを抑制で
きる。

0107

図5(A)に示したフリップフロップの上面図の一例を図29に示す。導電層2901
は、第1のトランジスタ101の第1の電極として機能する部分を含み、配線2951を
介して第4の配線504と接続される。導電層2902は第1のトランジスタ101の第
2の電極として機能する部分を含み、配線2952を介して第3の配線503と接続され
る。導電層2903は、第1のトランジスタ101のゲート電極、および第4のトランジ
スタ104のゲート電極として機能する部分を含む。導電層2904は、第2のトランジ
スタ102の第1の電極、第6のトランジスタ106の第1の電極、第4のトランジスタ
104の第1の電極、および第8のトランジスタ108の第1の電極として機能する部分
を含み、第6の配線506と接続される。導電層2905は、第2のトランジスタ102
の第2の電極として機能する部分を含み、配線2954を介して第3の配線503と接続
される。導電層2906は第2のトランジスタ102のゲート電極、および第6のトラン
ジスタ106のゲート電極として機能する部分を含む。導電層2907は、第3のトラン
ジスタ103の第1の電極として機能する部分を含み、配線2955を介して第5の配線
505と接続される。導電層2908は、第3のトランジスタ103の第2の電極、およ
び第4のトランジスタ104の第2の電極として機能する部分を含み、配線2956を介
して導電層2906と接続される。導電層2909は、第3のトランジスタ103のゲー
ト電極として機能する部分を含み、配線2955を介して第5の配線505と接続される
。導電層2910は、第5のトランジスタ105の第1の電極として機能する部分を含み
、配線2959を介して第5の配線505と接続される。導電層2911は、第5のトラ
ンジスタ105の第2の電極、および第7のトランジスタ107の第2の電極として機能
する部分を含み、配線2958を介して導電層2903と接続される。導電層2912は
、第5のトランジスタ105のゲート電極として機能する部分を含み、配線2960を介
して第1の配線501と接続される。導電層2913は、第6のトランジスタ106の第
2の電極として機能する部分を含み、配線2957を介して導電層2903と接続される
。導電層2914は、第7のトランジスタ107のゲート電極として機能する部分を含み
、配線2962を介して第2の配線502と接続される。導電層2915は、第8のトラ
ンジスタ108のゲート電極として機能する部分を含み、配線2961を介して導電層2
912と接続される。導電層2916は、第8のトランジスタ108の第2の電極として
機能する部分を含み、配線2953を介して導電層2906と接続される。

0108

ここで、配線2962は、配線2951、配線2952、配線2953、配線2954、
配線2955、配線2956、配線2957、配線2958、配線2959、配線296
0または配線2961よりも、配線の幅が小さいことを特徴とする。あるいは、配線の長
さが大きいことを特徴とする。つまり、配線2962の抵抗値を大きくすることを特徴と
する。こうすることで、リセット期間において、導電層2914の電位が、Hレベルにな
るタイミングを遅延させることができる。よって、リセット期間において、第7のトラン
ジスタ107がオンするタイミングを遅延させることができるので、第3の配線503の
信号を早くLレベルにすることができる。なぜなら、ノード141がLレベルになるタイ
ミングが遅延し、その遅延の期間にL信号が第1のトランジスタ101を介して、第3の
配線503に供給されるからである。

0109

なお、配線2951、配線2952、配線2953、配線2054、配線2955、配線
2956、配線2957、配線2958、配線2959、配線2960、配線2961お
よび配線2962は、画素電極(または透明電極、反射電極ともいう)と同様なものであ
り、同様のプロセスおよび材料によって形成されている。

0110

第1のトランジスタ101のゲート電極、第1の電極および第2の電極として機能する
部分は、それぞれを含む導電層と半導体層2981とが重なって形成される部分である。
第2のトランジスタ102のゲート電極、第1の電極および第2の電極として機能する部
分は、それぞれを含む導電層と半導体層2982とが重なって形成される部分である。第
3のトランジスタ103のゲート電極、第1の電極および第2の電極として機能する部分
は、それぞれを含む導電層と半導体層2983とが重なって形成される部分である。第4
のトランジスタ104のゲート電極、第1の電極および第2の電極として機能する部分は
、それぞれを含む導電層と半導体層2984とが重なって形成される部分である。第5の
トランジスタ105のゲート電極、第1の電極および第2の電極として機能する部分は、
それぞれを含む導電層と半導体層2985とが重なって形成される部分である。第6のト
ランジスタ106のゲート電極、第1の電極および第2の電極として機能する部分は、そ
れぞれを含む導電層と半導体層2986とが重なって形成される部分である。第7のトラ
ンジスタ107のゲート電極、第1の電極および第2の電極として機能する部分は、それ
ぞれを含む導電層と半導体層2987とが重なって形成される部分である。第8のトラン
ジスタ108のゲート電極、第1の電極および第2の電極として機能する部分は、それぞ
れを含む導電層と半導体層2988とが重なって形成される部分である。

0111

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成およ
び駆動方法について説明する。

0112

本実施の形態のシフトレジスタの構成について図7を参照して説明する。図7のシフト
レジスタは、n個のフリップフロップ(フリップフロップ701_1〜フリップフロップ
701_n)を有する。

0113

図7のシフトレジスタの接続関係について説明する。図7のシフトレジスタにおいて、
段目のフリップフロップ701_i(フリップフロップ701_1〜フリップフロップ
701_nのうちいずれか一)は、図1(A)に示した第1の配線121が、第7の配線
717_i−1に接続される。図1(A)に示した第2の配線122が、第7の配線71
7_i+1に接続される。図1(A)に示した第3の配線123が、第7の配線717_
iに接続される。図1(A)に示した第4の配線124、第8の配線128、第9の配線
129、第10の配線130および第11の配線131が、第5の配線715に接続され
る。図1(A)に示した第5の配線125が、奇数段目のフリップフロップでは第2の配
線712に接続され、偶数段目のフリップフロップでは第3の配線713に接続される。
図1(A)に示した第6の配線126および第7の配線127が、第4の配線714に接
続される。1段目のフリップフリップ701_1の図1(A)に示す第1の配線121は
、第1の配線711に接続される。また、n段目のフリップフロップ701_nの図1
A)に示す第2の配線122は、第6の配線716に接続される。

0114

第1の配線711、第2の配線712、第3の配線713、第6の配線716を、それ
ぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。さらに
、第4の配線714、第5の配線715を、それぞれ第1の電源線、第2の電源線と呼ん
でもよい。

0115

次に、図10に示したシフトレジスタの動作について、図8のタイミングチャートおよ
図9のタイミングチャートを参照して説明する。図8のタイミングチャートは、走査
間と帰線期間に分割されている。走査期間は、第7の配線717_1からの選択信号の出
力が開始されて、第7の配線717_nからの選択信号の出力が終了するまでの期間であ
る。帰線期間は、第7の配線717_nからの選択信号の出力が終了して、第7の配線7
17_1からの選択信号の出力が開始されるまでの期間である。

0116

第4の配線714にはV1の電位が供給され、第5の配線715にはV2の電位が供給
される。

0117

第1の配線711、第2の配線712、第3の配線713および第6の配線716には
、それぞれ図8に示す信号811、信号812、信号813および信号816が入力され
る。ここで、信号811、信号812、信号813および信号816は、H信号の電位が
V1、L信号の電位がV2のデジタル信号である。さらに、信号811、信号812、信
号813および信号816を、それぞれスタート信号、第1のクロック信号、第2のクロ
ック信号(反転クロック信号)およびリセット信号と呼んでもよい。

0118

ただし、第1の配線711〜第6の配線716には、それぞれさまざまな信号、電位お
よび電流が入力されてもよい。

0119

第7の配線717_1〜第7の配線717_nからは、それぞれH信号の電位がV1、
L信号の電位がV2の、デジタル信号817_1〜817_nが出力される。ただし、図
10に示すように、第7の配線717_1〜第7の配線717_nから、それぞれバッフ
ァ1001_1〜バッファ1001_nを介して信号が出力されてもよい。図10のシフ
トレジスタは、シフトレジスタの出力信号と、各フリップフロップの転送信号と、を分割
できるので、動作させやすい。

0120

図10に示すシフトレジスタが有するバッファ1001_1〜バッファ1001_nの
一例について、図99(A)および図99(B)を参照して説明する。図99(A)に示
すバッファ8000は、配線8011と配線8012の間にインバータ8001a、イン
バータ8001bおよびインバータ8001cが接続されることで、配線8011に入力
される信号の反転信号が、配線8012から出力される。ただし、配線8011と配線8
012の間に接続されるインバータの数に限定はなく、例えば配線8011と配線801
2の間に偶数個のインバータが接続される場合は、配線8011に入力される信号と同じ
極性の信号が配線8012から出力される。さらに、図99(B)のバッファ8100に
示すように、直列に接続されたインバータ8002a、インバータ8002bおよびイン
バータ8002cと、直列に配置されたインバータ8003a、インバータ8003bお
よびインバータ8003cが、並列に接続されてもよい。図99(B)のバッファ810
0は、トランジスタの特性のバラツキを平均化できるため、配線8012から出力される
信号の遅延およびなまりを低減できる。さらに、インバータ8002aおよびインバータ
8003aの出力、ならびにインバータ8002bおよびインバータ8003bの出力は
、接続されてもよい。

0121

図99(A)において、インバータ8001aが有するトランジスタのW<インバータ
8001bが有するトランジスタのW<インバータ8001cが有するトランジスタのW
、とすることが好ましい。なぜなら、インバータ8001aが有するトランジスタのWが
小さいことで、フリップフロップの駆動能力(具体的には図1(A)のトランジスタ10
1のW/Lの値)を小さくできるので、本発明のシフトレジスタのレイアウト面積を小さ
くできるからである。同様に、図99(B)において、インバータ8002aが有するト
ランジスタのW<インバータ8002bが有するトランジスタのW<インバータ8002
cが有するトランジスタのW、とすることが好ましい。同様に、図99(B)において、
インバータ8003aが有するトランジスタのW<インバータ8003bが有するトラン
ジスタのW<インバータ8003cが有するトランジスタのW、とすることが好ましい。
さらに、インバータ8002aが有するトランジスタのW=インバータ8003aが有す
るトランジスタのW、インバータ8002bが有するトランジスタのW=インバータ80
03bが有するトランジスタのW、インバータ8002cが有するトランジスタのW=イ
ンバータ8003cが有するトランジスタのW、とすることが好ましい。

0122

図99(A)および図99(B)に示すインバータとしては、入力された信号を反転
て出力できるものであれば特に限定されない。例えば、図99(C)に示すように、第1
のトランジスタ8201および第2のトランジスタ8202によって、インバータを構成
してもよい。さらに、第1の配線8211には信号が入力され、第2の配線8212から
は信号が出力され、第3の配線8213にはV1が供給され、第4の配線8214にはV
2が供給される。図99(C)のインバータは、第1の配線8211にH信号を入力する
と、V1−V2を第1のトランジスタ8201と第2のトランジスタ8202で分割した
電位(第1のトランジスタ8201のW/L<第2のトランジスタ8202のW/L)を
、第2の配線8212から出力する。さらに、図99(C)のインバータは、第1の配線
8211にL信号を入力すると、V1−Vth8201(Vth8201:第1のトラン
ジスタ8201のしきい値電圧)を第2の配線8212から出力する。さらに、第1のト
ランジスタ8201は抵抗成分を有する素子であれば、PN接合ダイオードでもよいし、
単に抵抗素子でもよい。

0123

図99(D)に示すように、第1のトランジスタ8301、第2のトランジスタ830
2、第3のトランジスタ8303および第4のトランジスタ8304によってインバータ
を構成してもよい。第1の配線8311には信号が入力され、第2の配線8312からは
信号が出力され、第3の配線8313および第5の配線8315にはV1が供給され、第
4の配線8314および第6の配線8316にはV2が供給される。図99(D)のイン
バータは、第1の配線8311にH信号を入力すると、V2を第2の配線8312から出
力する。このとき、ノード8341は電位をLレベルとするため、第1のトランジスタ8
301はオフする。さらに、図99(D)のインバータは、第1の配線8311にL信号
を入力すると、V1を第2の配線8312から出力する。このとき、ノード8341の電
位が、V1−Vth8303(Vth8303:第3のトランジスタ8303のしきい値
電圧)となると、ノード8341が浮遊状態となる。その結果、ノード8341の電位が
、ブートストラップ動作によってV1+Vth8301(Vth8301:第1のトラン
ジスタ8301のしきい値電圧)よりも高くなるので、第1のトランジスタ8301はオ
ンする。さらに、第1のトランジスタ8301は、ブートストラップ用トランジスタとし
て機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。

0124

図30(A)に示すように、第1のトランジスタ8401、第2のトランジスタ840
2、第3のトランジスタ8403および第4のトランジスタ8404によってインバータ
を構成してもよい。図30(A)のインバータは、2入力型のインバータであり、ブート
ストラップ動作が可能である。第1の配線8411には信号が入力され、第2の配線84
12には反転信号が入力され、第3の配線8413からは信号が出力される。第4の配線
8414および第6の配線8416にはV1が供給され、第5の配線8415および第7
の配線8417にはV2が供給される。図30(A)のインバータは、第1の配線841
1にL信号、第2の配線8412にH信号を入力すると、V2を第3の配線8413から
出力する。このとき、ノード8441の電位はV2となるため、第1のトランジスタ84
01はオフする。さらに、図30(A)のインバータは、第1の配線8411にH信号、
第2の配線8412にL信号を入力すると、V1を第3の配線8413から出力する。こ
のとき、ノード8441の電位がV1−Vth8403(Vth8403:第3のトラン
ジスタ8403のしきい値電圧)となると、ノード8441が浮遊状態となる。その結果
、ノード8441の電位が、ブートストラップ動作によってV1+Vth8401(Vt
h8401:第1のトランジスタ8401のしきい値電圧)よりも高くなるので、第1の
トランジスタ8401はオンする。さらに、第1のトランジスタ8401は、ブートスト
ラップ用トランジスタとして機能するため、第2の電極とゲート電極の間に容量素子が配
置されてもよい。さらに、第1の配線8411および第2の配線8412のうち一方には
図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142
を接続するとよい。

0125

図30(B)に示すように、第1のトランジスタ8501、第2のトランジスタ850
2および第3のトランジスタ8503によって、インバータを構成してもよい。図30
B)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である
。第1の配線8511には信号が入力され、第2の配線8512には反転信号が入力され
、第3の配線8513からは信号が出力される。第4の配線8514および第6の配線8
516にはV1が供給され、第5の配線8515にはV2が供給される。図30(B)の
インバータは、第1の配線8511にL信号、第2の配線8512にH信号を入力すると
、V2を第3の配線8513から出力する。このとき、ノード8541の電位はV2とな
るため、第1のトランジスタ8501はオフする。さらに、図30(B)のインバータは
、第1の配線8511にH信号、第2の配線8512にL信号を入力すると、V1を第3
の配線8513から出力する。このとき、ノード8541の電位がV1−Vth8503
(Vth8503:第3のトランジスタ8503のしきい値電圧)となると、ノード85
41が浮遊状態となる。その結果、ノード8541の電位が、ブートストラップ動作によ
ってV1+Vth8501(Vth8501:第1のトランジスタ8501のしきい値電
圧)よりも高くなるので、第1のトランジスタ8501はオンする。さらに、第1のトラ
ンジスタ8501は、ブートストラップ用トランジスタとして機能するため、第2の電極
とゲート電極との間に容量素子が配置されてもよい。さらに、第1の配線8511および
第2の配線8512のうち一方には、図1(A)に示す第3の配線123を接続し、他方
には図1(A)に示すノード142を接続するとよい。

0126

図30(C)に示すように、第1のトランジスタ8601、第2のトランジスタ860
2、第3のトランジスタ8603および第4のトランジスタ8604によって、インバー
タを構成してもよい。図30(C)のインバータは、2入力型のインバータであり、ブー
トストラップ動作が可能である。さらに、第1の配線8611には信号が入力され、第2
の配線8612には反転信号が入力され、第3の配線8613からは信号が出力される。
第4の配線8614にはV1が供給され、第5の配線8615および第6の配線8616
にはV2が供給される。図30(C)のインバータは、第1の配線8611にL信号、第
2の配線8612にH信号を入力すると、V2を第3の配線8613から出力する。この
とき、ノード8641の電位はV2となるため、第1のトランジスタ8601はオフする
。さらに、図30(C)のインバータは、第1の配線8611にH信号、第2の配線86
12にL信号を入力すると、V1を第3の配線8613から出力する。このとき、ノード
8641の電位がV1−Vth8603(Vth8603:第3のトランジスタ8603
のしきい値電圧)となると、ノード8641が浮遊状態となる。その結果、ノード864
1の電位が、ブートストラップ動作によってV1+Vth8601(Vth8601:第
1のトランジスタ8601のしきい値電圧)よりも高くなるので、第1のトランジスタ8
601はオンする。第1のトランジスタ8601は、ブートストラップ用トランジスタと
して機能するため、第2の電極とゲート電極の間に容量素子が配置されてもよい。さらに
、第1の配線8611および第2の配線8612のうち一方には、図1(A)に示す第3
の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。

0127

図7において、フリップフロップ701_iのスタート信号として、第7の配線717
_i−1から出力される信号を用い、リセット信号として、第7の配線717_i+1か
ら出力される信号を用いる。フリップフロップ701_1のスタート信号は、第1の配線
711から入力される。また、フリップフロップ701_nのリセット信号は、第6の配
線716から入力される。ただし、フリップフロップ701_nのリセット信号として、
第7の配線717_1から出力される信号を用いてもよいし、第7の配線717_2から
出力される信号を用いてもよい。あるいは、ダミーのフリップフロップを新たに配置して
、ダミーのフリップフロップの出力信号を用いてもよい。こうすることで、配線数および
信号数を減らすことができる。

0128

図9に示すように、例えば、フリップフロップ701_iが選択期間となると、第7の
配線717_iからH信号(選択信号)が出力される。このとき、フリップフロップ70
1_i+1は、セット期間となる。その後、フリップフロップ701_iがリセット期間
となって、第7の配線717_iからL信号が出力される。このとき、フリップフロップ
701_i+1は、選択期間となる。その後、フリップフロップ701_iが非選択期間
となって、第7の配線717_iからL信号が出力されたままとなる。このとき、フリッ
プフロップ701_i+1は、リセット期間となる。

0129

こうして、図7のシフトレジスタは、選択信号を第7の配線717_1から順に第7の
配線717_nまで出力できる。つまり、図7のシフトレジスタは、第7の配線717_
1〜第7の配線717_nを走査できる。

0130

本実施の形態のフリップフロップを適用したシフトレジスタは、高速動作が可能なので
、より高精細な表示装置、またはより大型の表示装置に適用できる。さらに、本実施の形
態のフリップフロップを適用したシフトレジスタは、工程の簡略化、製造コストの削減お
よび歩留まりの向上を図ることができる。

0131

続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構造、および駆動
方法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態の
フリップフロップを有していればよい。

0132

本実施の形態の表示装置の構成について、図11を参照して説明する。図11の表示装
置は、信号線駆動回路1101、走査線駆動回路1102および画素部1104を有する
。画素部1104は、信号線駆動回路1101から列方向に伸張して配置された複数の信
号線S1〜Sm、走査線駆動回路1102から行方向に伸張して配置された複数の走査線
G1〜Gn、および信号線S1〜Smならびに走査線G1〜Gnに対応してマトリクス状
に配置された複数の画素1103を有する。そして、各画素1103は、信号線Sj(信
号線S1〜Smのうちいずれか一)、走査線Gi(走査線G1〜Gnのうちいずれか一)
と接続される。

0133

走査線駆動回路1102として、本実施の形態のシフトレジスタを適用することができ
る。もちろん、信号線駆動回路1101にも本実施の形態のシフトレジスタを用いてもよ
い。

0134

走査線G1〜Gnは、図7および図10に示した第7の配線717_1〜第7の配線7
17_nに接続される。

0135

信号線および走査線は、単に配線と呼んでもよい。さらに、信号線駆動回路1101お
よび走査線駆動回路1102を、それぞれを駆動回路と呼んでもよい。

0136

画素1103は、少なくとも1つのスイッチング素子、1つの容量素子および画素電極
を有している。ただし、画素1103は、複数のスイッチング素子または複数の容量素子
を有していてもよい。さらに、容量素子は、必ずしも必要ではない。画素1103は、飽
和領域で動作するトランジスタを有していてもよい。画素1103は、液晶素子またはE
L素子などの表示素子を有していてもよい。スイッチング素子としては、トランジスタお
よびPN接合ダイオードを用いることができる。ただし、スイッチング素子としてトラン
ジスタを用いる場合は、トランジスタが線形領域で動作することが望ましい。さらに、走
査線駆動回路1102が、Nチャネル型のトランジスタのみで構成される場合は、スイッ
チング素子としてNチャネル型トランジスタを用いることが望ましい。さらに、走査線駆
動回路1102が、Pチャネル型のトランジスタのみで構成される場合は、スイッチング
素子としてPチャネル型トランジスタを用いることが望ましい。

0137

走査線駆動回路1102および画素部1104は、絶縁基板1105上に形成され、信
号線駆動回路1101は、絶縁基板1105上に形成されない。信号線駆動回路1101
は、単結晶基板上、SOI基板上または絶縁基板1105とは別の絶縁基板上に形成され
ている。そして、信号線駆動回路1101は、FPCなどのプリント基板を介して、信号
線S1〜Smと接続される。ただし、信号線駆動回路1101は絶縁基板1105上に形
成されていてもよいし、信号線駆動回路1101の一部を構成する回路が絶縁基板110
5上に形成されてもよい。

0138

信号線駆動回路1101は、信号線S1〜Smにビデオ信号として電圧または電流を入
力する。ただし、ビデオ信号はデジタル信号でもよいし、アナログ信号でもよい。さらに
、ビデオ信号は、1フレームごとに正極と負極が反転してもよいし(フレーム反転駆動
、1行ごとに正極と負極が反転してもよい(ゲートライン反転駆動)。あるいは、ビデオ
信号は、1列ごとに正極と負極が反転してもよいし(ソースライン反転駆動)、1行およ
び1列ごとに正極と負極が反転してもよい(ドット反転駆動)。さらに、ビデオ信号は、
信号線S1〜Smに点順次駆動で入力されてもよいし、線順次駆動で入力されてもよい。
さらに、信号線駆動回路1101は、ビデオ信号だけでなく、プリチャージ電圧などの一
定電圧を信号線S1〜Smに入力してもよい。プリチャージ電圧などの一定電圧は、1ゲ
ート選択期間ごと、1フレームごとに入力することが望ましい。

0139

走査線駆動回路1102は、走査線G1〜Gnに信号を入力し、走査線G1〜Gnを1
行目から順に選択(以下、走査するともいう)する。そして、走査線駆動回路1102は
、選択された走査線に接続される複数の画素1103を選択する。ここで、1つの走査線
が選択されている期間を1ゲート選択期間と呼び、当該走査線が選択されていない期間を
非選択期間と呼ぶ。さらに、走査線駆動回路1102が走査線に出力する信号を、走査信
号と呼ぶ。さらに、走査信号の最大値は、ビデオ信号の最大値または信号線の最大電圧
りも大きく、走査信号の最小値は、ビデオ信号の最小値または信号線の最小電圧よりも小
さいことを特徴とする。

0140

画素1103が選択されている場合には、信号線駆動回路1101から信号線を介して
、画素1103にビデオ信号が入力される。さらに、画素1103が選択されていない場
合には、画素1103は、選択期間に入力されたビデオ信号(ビデオ信号に対応した電位
)を保持している。

0141

図示はしないが、信号線駆動回路1101および走査線駆動回路1102には、複数の
電位および複数の信号が供給されている。

0142

次に、図11に示した表示装置の動作について、図12のタイミングチャートを参照し
て説明する。図12において、1画面分の画像を表示する期間に相当する1フレーム期間
を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカ)を
感じないように、1/60秒以下とすることが好ましい。

0143

図12のタイミングチャートでは、1行目の走査線G1、i行目の走査線Gi、i+1
行目の走査線Gi+1およびn行目の走査線Gnがそれぞれ選択されるタイミングを示し
ている。

0144

図12において、例えばi行目の走査線Giが選択され、走査線Giに接続される複数
の画素1103が選択される。そして、走査線Giに接続される複数の画素1103は、
それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。その後、i行目の
走査線Giが非選択になって、i+1行目の走査線Gi+1が選択され、走査線Gi+1
に接続される複数の画素1103が選択される。そして、走査線Gi+1に接続される複
数の画素1103は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持す
る。このように、1フレーム期間において、走査線G1から走査線Gnまで順に選択され
、各々の走査線に接続される画素1103も順に選択される。そして、各々の走査線に接
続される複数の画素1103は、それぞれビデオ信号を入力され、ビデオ信号に応じた電
位を保持する。

0145

本実施の形態のシフトレジスタを、走査線駆動回路1102として用いた表示装置は、
高速動作が可能となるので、より高精細、またはより大型化を図ることができる。さらに
、本実施の形態の表示装置は、工程の簡略化、製造コストの削減および歩留まりの向上を
図ることができる。

0146

図11の表示装置は、高速動作が必要な信号線駆動回路1101と、走査線駆動回路1
102および画素部1104と、を別々の基板上に形成する。そのため、走査線駆動回路
1102が有するトランジスタの半導体層、および画素1103が有するトランジスタの
半導体層として、アモルファスシリコンを用いることができる。その結果、製造工程の簡
略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。さらに
、本実施の形態の表示装置は、大型化を図ることができる。あるいは、トランジスタの半
導体層として、ポリシリコンや単結晶シリコンを用いても、製造工程の簡略化を図ること
ができる。

0147

信号線駆動回路1101と、走査線駆動回路1102および画素部1104と、を同一
基板上に形成する場合は、走査線駆動回路1102が有するトランジスタの半導体層、お
よび画素1103が有するトランジスタの半導体層として、ポリシリコンまたは単結晶シ
リコンを用いるとよい。

0148

図11のように、画素を選択し、画素に独立してビデオ信号を書き込むことができれば
、各駆動回路の数や配置などは図11に限定されない。

0149

例えば、図13に示すように、走査線G1〜走査線Gnが第1の走査線駆動回路130
2aおよび第2の走査線駆動回路1302bによって走査されてもよい。第1の走査線駆
動回路1302aおよび第2の駆動回路1302bは、図11に示した走査線駆動回路1
102と同様の構成であり、同じタイミングで走査線G1〜走査線Gnを走査する。さら
に、第1の走査線駆動回路1302aおよび第2の駆動回路1302bを、それぞれ第1
の駆動回路、第2の駆動回路と呼んでもよい。

0150

図13の表示装置は、第1の走査線駆動回路1302aおよび第2の走査線駆動回路1
302bのうち一方に不良が生じても、走査線駆動回路1302aおよび第2の走査線駆
動回路1302bのうち他方が走査線G1〜走査線Gnを走査できるため、冗長性を持つ
ことができる。さらに、図13の表示装置は、第1の走査線駆動回路1302aの負荷
走査線の配線抵抗および走査線の寄生容量)および第2の走査線駆動回路1302bの負
荷を図11に比べ半分程度にできる。そのため、走査線G1〜走査線Gnに入力される信
号(第1の走査線駆動回路1302aおよび第2の駆動回路1302bの出力信号)の遅
延およびなまりを低減できる。さらに、図13の表示装置は、第1の走査線駆動回路13
02aの負荷および第2の走査線駆動回路1302bの負荷が低減されるので、走査線G
1〜走査線Gnを高速に走査することができる。さらに、走査線G1〜走査線Gnを高速
に走査することができるので、パネルの大型化またはパネルの高精細化を可能にできる。
なお、図11の構成と共通するところは共通の符号を用いてその説明を省略する。

0151

別の例として、図14は、画素にビデオ信号を高速に書き込むことができる表示装置で
ある。図14の表示装置は、奇数行目の画素1103には奇数列目の信号線からビデオ信
号を入力し、偶数行目の画素1103には偶数列目の信号線からビデオ信号を入力する。
さらに、図14の表示装置は、走査線G1〜走査線Gnのうち奇数段目の走査線が、第1
の走査線駆動回路1402aによって走査され、走査線G1〜走査線Gnのうち偶数段目
の走査線が、第2の走査線駆動回路1402bによって走査される。さらに、第1の走査
線駆動回路1402aに入力されるスタート信号は、第2の走査線駆動回路1402bに
入力されるスタート信号よりも、クロック信号の1/4周期分遅延して入力される。

0152

図14の表示装置は、1フレーム期間において各信号線、1列ごとに正極のビデオ信号
と、負極のビデオ信号と、を入力するだけで、ドット反転駆動をすることができる。さら
に、図14の表示装置は、1フレーム期間ごとに、各信号線に入力するビデオ信号の極性
を反転することで、フレーム反転駆動をすることができる。

0153

図14の表示装置の動作について、図15のタイミングチャートを参照して説明する。
図15のタイミングチャートでは、1行目の走査線G1、i−1行目の走査線Gi−1、
i行目の走査線Gi、i+1行目の走査線Gi+1およびn行目の走査線Gnが、それぞ
れ選択されるタイミングを示している。さらに、図15のタイミングチャートでは、1つ
の選択期間を選択期間aと選択期間bに分割している。さらに、図15のタイミングチャ
ートでは、図14の表示装置が、ドット反転駆動およびフレーム反転駆動する場合につい
て説明する。

0154

図15において、例えばi行目の走査線Giの選択期間aは、i−1行目の走査線Gi
−1の選択期間bと重なっている。また、i行目の走査線Giの選択期間bは、i+1行
目の走査線Gi+1の選択期間aと重なっている。したがって、選択期間aにおいて、i
−1行j+1列目の画素1103に入力されるビデオ信号と同様のものが、i行j列目の
画素1103に入力される。さらに、選択期間bにおいて、i行j列目の画素1103に
入力されるビデオ信号と同様のものが、i+1行j+1列目の画素1103に入力される
。なお、選択期間bにおいて画素1103に入力されるビデオ信号が、本来のビデオ信号
であり、選択期間aにおいて画素1103に入力されるビデオ信号が、画素1103のプ
リチャージ用のビデオ信号である。したがって、画素1103それぞれは、選択期間aに
おいてi−1行j+1列目の画素1103に入力されるビデオ信号によってプリチャージ
したあとに、選択期間bにおいて本来(i行j列目)のビデオ信号を入力する。

0155

以上のことから、図14の表示装置は、画素1103に高速にビデオ信号を書き込むこ
とができるため、大型化、高精細化を容易に実現することができる。さらに、図14の表
示装置は、1フレーム期間において信号線各々は同じ極性のビデオ信号が入力されるため
、各信号線の充放電が少なく、低消費電力化を実現できる。さらに、図14の表示装置は
、ビデオ信号を入力するためのICの負荷が大幅に低減されるため、ICの発熱およびI
Cの消費電力などを低減することができる。さらに、図14の表示装置は、第1の走査線
駆動回路1402aおよび第2の走査線駆動回路1402bの駆動周波数を約半分にでき
るため、省電力化を図ることができる。

0156

本実施の形態の表示装置は、画素1103の構成および駆動方法によって、さまざまな
駆動方法を行うことができる。例えば、1フレーム期間において、走査線駆動回路は、走
査線を複数回走査してもよい。

0157

図11図13および図14の表示装置は、画素1103の構成によって別の配線など
を追加してもよい。例えば、一定の電位に保たれている電源線、容量線および新たな走査
線などを追加してもよい。新たに走査線を追加する場合には、本実施の形態のシフトレジ
スタを適用した走査線駆動回路を、新たに追加してもよい。別の例として、ダミーの走査
線、信号線、電源線または容量線が画素部に配置されていてもよい。

0158

本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容ま
たは内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせ
ることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分
を組み合わせることにより、さらに多くの図を構成できる。

0159

本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べ
た内容または内容の一部にも適用、あるいは組み合わせることができる。さらに、本実施
の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることに
より、さらに多くの図を構成できる。

0160

本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形し
た場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一
例、応用した場合の一例および関連がある部分についての一例などを示している。したが
って、他の実施の形態で述べた内容は、本実施の形態にも適用できる。あるいは、組み合
わせることができる。

0161

(実施の形態2)
本実施の形態では、実施の形態1とは別のフリップフロップ、当該フリップフロップを
有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について
説明する。なお、実施の形態1と同様なものに関しては共通の符号を用いて示し、同一部
分または同様な機能を有する部分の詳細な説明は省略する。

0162

本実施の形態のフリップフロップの構成は、実施の形態1と同様のフリップフロップの
構成を用いることができる。よって、本実施の形態では、フリップフロップの構成の説明
を省略する。ただし、フリップフロップを駆動するタイミングが実施の形態1とは異なる

0163

本実施の形態の駆動タイミングを、図1(A)に適用した場合について説明するが、本
実施の形態の駆動タイミングを図1(B)、図1(C)、図4(A)、図4(B)、図4
(C)、図5(A)および図5(B)のフリップフロップと自由に組み合わせて実施する
こともできる。さらに、本実施の形態の駆動タイミングは、実施の形態1に記載の駆動タ
イミングと、自由に組み合わせて実施することもできる。

0164

本実施の形態のフリップフロップの動作について、図1(A)のフリップフロップおよ
図16のタイミングチャートを参照して説明する。さらに、図16のタイミングチャー
トを、セット期間、選択期間、リセット期間、非選択期間に分割して説明する。ただし、
セット期間は、第1のセット期間および第2のセット期間に分割され、選択期間は第1の
選択期間および第2の選択期間に分割される。

0165

第1の配線121、第5の配線125および第2の配線122には、それぞれ図16
示す信号1621、信号1625および信号1622が入力される。そして、第3の配線
123からは、図16に示す信号1623が出力される。ここで、信号1621、信号1
625、信号1622および信号1623は、それぞれ図2に示した信号221、信号2
25、信号222および信号223に相当する。さらに、信号1621、信号1625、
信号1622および信号1623を、それぞれスタート信号、クロック信号、リセット信
号および出力信号と呼んでもよい。

0166

本実施の形態のフリップフロップは、基本的には実施の形態1で説明したフリップフロ
ップと同様に動作する。ただし、本実施の形態のフリップフロップは、第1の配線121
にH信号が入力されるタイミングが、クロック信号の1/4周期分遅延しているところが
、実施の形態1のフリップフロップと異なる。

0167

本実施の形態のフリップフロップは、図16に示す第1のセット期間(A1)、第2の
セット期間(A2)、リセット期間(C)および非選択期間(D)において、それぞれ図
2に示した非選択期間(D)、セット期間(A)、リセット期間(C)および非選択期間
(D)と同様の動作をするので説明を省略する。

0168

図17に示すように、本実施の形態のフリップフロップは、第2の配線122にH信号
を入力するタイミングを、クロック信号の1/4周期分遅延させることで、出力信号の立
ち下がり時間を大幅に短くすることができる。つまり、図17を適用した本実施の形態の
フリップフロップは、図17に示す第1のリセット期間において、第5の配線125にL
信号が入力され、ノード141の電位がおおむねV1+Vth101まで下がる。したが
って、第1のトランジスタ101はオンのままであり、L信号が第3の配線123から出
力される。第3の配線123には、W/Lの値が大きい第1のトランジスタ101を介し
て、L信号が入力される。そのため、第3の配線123の電位が、HレベルからLレベル
になるまでの時間を大幅に短くできる。その後、図17を適用した本実施の形態のフリッ
プフロップは、図17(C2)に示す第2のリセット期間において、第7のトランジスタ
107がオンして、ノード141の電位がV2となる。このときのノード142の電位(
電位1642)は、V1−Vth103となって、第3のトランジスタ103がオンする
ため、L信号が第3の配線123から出力される。

0169

本実施の形態のフリップフロップは、実施の形態1に示したフリップフロップと同様の
効果を得ることができる。

0170

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成およ
び駆動方法について説明する。

0171

本実施の形態のシフトレジスタの構成について、図18を参照して説明する。図18
シフトレジスタは、n個のフリップフロップ(フリップフロップ1801_1〜フリップ
フロップ1801_n)を有する。

0172

図18のシフトレジスタの接続関係について説明する。図18のシフトレジスタにおい
て、i段目のフリップフロップ1801_i(フリップフロップ1801_1〜フリップ
フロップ1801_nのうちいずれか一)では、図1(A)に示した第1の配線121が
、第10の配線1820_i−1に接続される。図1(A)に示した第2の配線122が
、第10の配線1820_i+2に接続される。図1(A)に示した第3の配線123が
、第10の配線1820_iに接続される。図1(A)に示した第4の配線124、第8
の配線128、第9の配線129、第10の配線130および第11の配線131が、第
7の配線1817に接続される。図1(A)に示した第5の配線125が、4N−3(N
は1以上の自然数)段目のフリップフロップでは第2の配線1812に接続され、4N−
2段目のフリップフロップでは第3の配線1813に接続され、4N−1段目のフリップ
フロップでは第4の配線1814に接続され、4N段目のフリップフロップでは第5の配
線1815に接続される。図1(A)に示す第6の配線126および第7の配線127が
、第6の配線1816に接続される。ただし、1段目のフリップフロップ1801_1に
おいて、図1(A)に示す第1の配線121が、第1の配線1811に接続される。n−
1段目のフリップフロップ1801_n−1において、図1(A)に示す第2の配線12
2が、第9の配線1819に接続される。n段目のフリップフロップ1801_nにおい
て、図1(A)に示す第2の配線122が、第8の配線1818に接続される。

0173

本実施の形態のフリップフロップに、図17のタイミングチャートを適用した場合は、
i段目のフリップフロップ1801_iにおいて、図1に示す第2の配線122は、第1
0の配線1820_i+3と接続される。したがって、n−3段目のフリップフロップ1
801_n−3において、図1(A)に示す第2の配線122には、新たに追加した配線
が接続される。

0174

第1の配線1811、第2の配線1812、第3の配線1813、第4の配線1814
、第5の配線1815、第8の配線1818および第9の配線1819を、それぞれ第1
の信号線、第2の信号線、第3の信号線、第4の信号線、第5の信号線、第6の信号線お
よび第7の配線と呼んでもよい。さらに、第6の配線1816および第7の配線1817
を、それぞれ第1の電源線および第2の電源線と呼んでもよい。

0175

次に、図18に示したシフトレジスタの動作について、図19のタイミングチャートお
よび図20のタイミングチャートを参照して説明する。ここで、図19のタイミングチャ
ートは、走査期間と帰線期間とに分割されている。

0176

第6の配線1816には、V1の電位が供給される。また、第7の配線1817には、
V2の電位が供給される。

0177

第1の配線1811、第2の配線1812、第3の配線1813、第4の配線1814
、第5の配線1815、第8の配線1818および第9の配線1819には、それぞれ図
19に示す信号1911、信号1912、信号1913、信号1914、信号1915、
信号1918および信号1919が入力される。ここで、信号1911、信号1912、
信号1913、信号1914、信号1915、信号1918および信号1919は、H信
号の電位がV1、L信号の電位がV2のデジタル信号である。さらに、信号1911、信
号1912、信号1913、信号1914、信号1915、信号1918および信号19
19を、それぞれスタート信号、第1のクロック信号、第2のクロック信号、第3のクロ
ック信号、第4のクロック信号、第1のリセット信号および第2のリセット信号と呼んで
もよい。

0178

ただし、第1の配線1811〜第9の配線1819には、それぞれさまざまな信号、電
位および電流が入力されてもよい。

0179

第10の配線1820_1〜1820_nからは、それぞれH信号の電位がV1、L信
号の電位がV2のデジタル信号1920_1〜1920_nが出力される。さらに、実施
の形態1と同様に、第10の配線1820_1〜1820_nにそれぞれバッファ接続す
ることで、動作させやすくできる。

0180

フリップフロップ1801_iのスタート信号として、第10の配線1820_i−1
から出力される信号を用い、リセット信号として、第10の配線1820_i+2から出
力される信号を用いる。ここで、フリップフロップ1801_1のスタート信号は、第1
の配線1811から入力される。フリップフロップ1801_n−1の第2のリセット信
号は、第9の配線1819から入力される。フリップフロップ1801_nの第1のリセ
ット信号は、第8の配線1818から入力される。ただし、フリップフロップ1801_
n−1の第2のリセット信号として、第10の配線1820_1から出力される信号を用
い、フリップフロップ1801_nの第1のリセット信号として、第10の配線1820
_2から出力される信号を用いてもよい。あるいは、フリップフロップ1801_n−1
の第2のリセット信号として、第10の配線1820_2から出力される信号を用い、フ
リップフロップ1801_nの第1のリセット信号として、第10の配線1820_3か
ら出力される信号を用いてもよい。あるいは、第1のダミーのフリップフロップおよび第
2のダミーのフリップフロップを新たに配置して、第1のダミーのフリップフロップの出
力信号および第2のダミーのフリップフロップの出力信号を、それぞれ第1のリセット信
号および第2のリセット信号として用いてもよい。こうすることで、配線数および信号数
を減らすことができる。

0181

図20に示すように、例えば、フリップフロップ1801_iが、第1の選択期間とな
ると、第10の配線1820_iからH信号(選択信号)が出力される。このとき、フリ
ップフロップ1801_i+1は、第2のセット期間となる。その後、フリップフロップ
1801_iが、第2の選択期間となっても、第10の配線1820_iからは、H信号
が出力されたままである。このとき、フリップフロップ1801_i+1は、第1の選択
期間となる。その後、フリップフロップ1801_iが、リセット期間となると、第10
の配線1820_iからL信号が出力される。このとき、フリップフロップ1801_i
+1は、第2の選択期間となる。その後、フリップフロップ1801_iが、非選択期間
となっても、第10の配線1820_iからは、L信号が出力されたままである。このと
き、フリップフロップ1801_i+1は、リセット期間となる。

0182

こうして、図18のシフトレジスタは、選択信号を、第10の配線1820_1から順
に第10の配線1820_nまで出力できる。さらに、図18のシフトレジスタは、フリ
ップフロップ1801_iの第2の選択期間と、フリップフリップ1801_i+1の第
1の選択期間とが同一の期間となるため、同じ期間に第10の配線1820_iと第10
の配線1820_i+1から選択信号を出力できる。

0183

本実施の形態のフリップフロップを適用したシフトレジスタは、高精細な表示装置また
は大型表示装置に適用できる。さらに、本実施の形態のシフトレジスタは、実施の形態1
に示したシフトレジスタと同様の効果を得ることができる。

0184

続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構成および駆動方
法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態のフ
リップフロップを有していればよい。

0185

本実施の形態の表示装置の構成について、図21を参照して説明する。図21の表示装
置は、走査線G1〜走査線Gnが、走査線駆動回路2102によって走査される。さらに
図21の表示装置は、奇数行目の画素1103には、奇数行目の信号線からビデオ信号
を入力し、偶数行目の画素1103には、偶数行目の信号線からビデオ信号を入力する。
なお、図11の構成と共通するところは、共通の符号を用いてその説明を省略する。

0186

図21の表示装置は、走査線駆動回路2102に、本実施の形態のシフトレジスタを適
用することによって、1つの走査線駆動回路によって、図14の表示装置と同様の動作が
できる。その結果、図14の表示装置と同様の効果を得ることができる。

0187

図13と同様に、走査線G1〜走査線Gnが、第1の走査線駆動回路2202aおよび
第2の走査線駆動回路2202bによって走査されてもよい。その結果、図13の表示装
置と同様の効果を得ることができる。その場合の構成を図22に示す。

0188

本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容ま
たは内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせ
ることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分
を組み合わせることにより、さらに多くの図を構成できる。

0189

本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べ
た内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実
施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせること
により、さらに多くの図を構成できる。

0190

本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形し
た場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一
例、応用した場合の一例および関連がある部分についての一例などを示している。したが
って、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせる
ことができる。

0191

(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2とは別のフリップフロップ、当該
フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならび
に駆動方法について説明する。本実施の形態のフリップフロップは、フリップフロップの
出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線
から出力することを特徴とする。なお、実施の形態1および実施の形態2と同様なものに
関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明
は省略する。

0192

本実施の形態のフリップフロップの基本構成について、図23を参照して説明する。図
23に示すフリップフロップは、図1(A)のフリップフロップに、第9のトランジスタ
109および第10のトランジスタ110を追加したものと同様である。

0193

図23のフリップフロップの接続関係について説明する。第9のトランジスタ109の
第1の電極が、第13の配線133に接続され、第9のトランジスタ109の第2の電極
が、第12の配線132に接続され、第9のトランジスタ109のゲート電極が、ノード
141に接続されている。第10のトランジスタ110の第1の電極が、第14の配線1
34に接続され、第10のトランジスタ110の第2の電極が、第12の配線132に接
続され、第10のトランジスタ110のゲート電極がノード142に接続されている。そ
の他の接続関係は、図1(A)と同様である。

0194

第13の配線133および第14の配線134を、それぞれ第5の信号線および第8の
電源線と呼んでもよい。

0195

次に、図23に示したフリップフロップの動作について、図24のタイミングチャート
を参照して説明する。ここで、図24のタイミングチャートを、セット期間、選択期間、
リセット期間および非選択期間に分割して説明する。ただし、セット期間、リセット期間
および非選択期間を合わせて非選択期間と呼ぶこともある。

0196

第3の配線123および第12の配線132からは、それぞれ信号223、信号232
が出力される。信号232はフリップフロップの出力信号であり、信号223はフリップ
フロップの転送信号である。ただし、信号223をフリップフロップの出力信号、信号2
32をフリップフロップの転送信号としてもよい。

0197

信号232をフリップフロップの出力信号、信号223をフリップフロップの転送信号
として用いる場合は、第9のトランジスタ109のW/Lの値を、第1のトランジスタ1
01〜第10のトランジスタ110のW/Lの中で最大とするとよい。また、信号223
をフリップフロップの出力信号、信号232をフリップフロップの転送信号として用いる
場合は、第1のトランジスタ101のW/Lの値を、第1のトランジスタ101〜第10
のトランジスタ110のW/Lの中で最大とするとよい。

0198

本実施の形態では、すでに述べたように、フリップフロップの出力信号と、フリップフ
ロップの転送信号と、を別々のトランジスタによって別々の配線から出力することを特徴
とする。つまり、図23のフリップフロップは、第1のトランジスタ101および第2の
トランジスタ102によって、第3の配線123から信号を出力する。また、第9のトラ
ンジスタ109および第10のトランジスタ110によって、第12の配線132から信
号を出力する。さらに、第9のトランジスタ109および第10のトランジスタ110は
、第1のトランジスタ101および第2のトランジスタ102と同じように接続されるた
め、図24に示すように、第12の配線132から出力される信号(信号232)は、第
3の配線123から出力される信号(信号223)とおおむね同じ波形である。

0199

第1のトランジスタ101は、次の段の第5のトランジスタ105のゲート電極、およ
び第8のトランジスタ108のゲート電極に電荷を供給できればよいので、第1のトラン
ジスタ101のW/Lの値は、第5のトランジスタ105のW/Lの値の2倍以下とする
ことが好ましい。より好ましくは第5のトランジスタ105のW/Lの値以下とするとよ
い。

0200

第9のトランジスタ109および第10のトランジスタ110は、それぞれ第1のトラ
ンジスタ101および第2のトランジスタ102と同様の機能を有する。さらに、第9の
トランジスタ109および第10のトランジスタ110をバッファ部と呼んでもよい。

0201

以上のことから、図23のフリップフロップは、第12の配線132に大きな負荷が接
続され、信号232に遅延、なまりなどが生じても、誤動作を防止することができる。な
ぜなら、図23のフリップフロップは、フリップフロップの出力信号と、フリップフロッ
プの転送信号と、を別々のトランジスタによって別々の配線から出力することによって、
出力信号の遅延、なまりなどの影響を受けないからである。

0202

図23のフリップフロップは、実施の形態1および実施の形態2で説明したフリップフ
ロップと同様の効果を得ることができる。

0203

本実施の形態のフリップフロップは、図1(B)、図1(C)、図4(A)、図4(B
)、図4(C)、図5(A)および図5(B)と自由に組み合わせて実施することができ
る。さらに、本実施の形態のフリップフロップは、実施の形態1に記載の駆動タイミング
および実施の形態2に記載の駆動タイミングと、自由に組み合わせて実施することができ
る。

0204

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成およ
び駆動方法について説明する。

0205

本実施の形態のシフトレジスタの構成について、図25を参照して説明する。図25
シフトレジスタは、n個のフリップフロップ(フリップフロップ2501_1〜フリップ
フロップ2501_n)を有する。

0206

フリップフロップ2501_1〜フリップフロップ2501_n、第1の配線2511
、第2の配線2512、第3の配線2513、第4の配線2514、第5の配線2515
および第6の配線2516は、図7のフリップフロップ701_1〜フリップフロップ7
01_n、第1の配線711、第2の配線712、第3の配線713、第4の配線714
、第5の配線715および第6の配線716に相当し、同様の信号または同様の電源電圧
が入力される。そして、第7の配線2517_1〜第7の配線2517_nと第8の配線
2518_1〜第8の配線2518_nは、図7の第7の配線717_1〜第7の配線7
17_nに相当する。

0207

次に、図25に示したシフトレジスタの動作について、図26のタイミングチャートを
参照して説明する。

0208

図25に示すシフトレジスタの動作は、図7に示したシフトレジスタの動作と比較して
、出力信号と、転送信号とを、別々の配線に出力するところが異なる。具体的には、出力
信号は、第8の配線2518_1〜第8の配線2518_nそれぞれに出力され、転送
号は、第7の配線2517_1〜第7の配線2517_nそれぞれに出力される。

0209

図25のシフトレジスタは、第8の配線2518_1〜第8の配線2518_nに大き
な負荷(抵抗および容量など)が接続されても、負荷の影響を受けずに動作することがで
きる。さらに、図25のシフトレジスタは、第8の配線2518_1〜第8の配線251
8_nのいずれかが、電源線または信号線とショートしても、正常動作を続けることがで
きる。したがって、図25のシフトレジスタは、動作効率の向上、信頼性の向上および歩
留まりの向上を図ることができる。なぜなら、図25のシフトレジスタは、各フリップフ
ロップの転送信号と、各フリップフロップの出力信号と、を分割しているからである。

0210

本実施の形態のフリップフロップを適用したシフトレジスタは、実施の形態1および実
施の形態2で説明したシフトレジスタと同様の効果を得ることができる。

0211

本実施の形態のシフトレジスタは、図7および図10のシフトレジスタと自由に組み合
わせて実施することができる。さらに、本実施の形態のシフトレジスタは、実施の形態1
および実施の形態2の記載と自由に組み合わせて実施することができる。

0212

本実施の形態の表示装置として、図11図13図14図21および図22の表示
装置を用いることができる。したがって、本実施の形態の表示装置は、実施の形態1およ
び実施の形態2で説明した表示装置と同様の効果を得ることができる。

0213

本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容ま
たは内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わ
せることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部
分を組み合わせることにより、さらに多くの図を構成できる。

0214

本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べ
た内容または内容の一部にも適用、あるいは、組み合わせることができる。さらに、本実
施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせること
により、さらに多くの図を構成できる。

0215

本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形し
た場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一
例、応用した場合の一例および関連がある部分についての一例などを示している。したが
って、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせる
ことができる。

0216

(実施の形態4)
本実施の形態では、本明細書のフリップフロップが有するトランジスタに、Pチャネル
型トランジスタを適用した場合について説明する。さらに、当該フリップフロップを有す
る駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明
する。

0217

本実施の形態のフリップフロップは、図1(A)のフリップフロップが有するトランジ
スタの極性を、Pチャネル型とした場合について説明する。したがって、図27のフリッ
プフロップは、図1のフリップフロップと同様の効果を得ることができる。なお、図1
B)、図1(C)、図4(A)、図4(B)、図4(C)、図5(A)、図5(B)およ
図23に示したフリップフロップが有するトランジスタの極性を、Pチャネル型とする
こともできる。なお、本実施の形態のフリップフロップは、実施の形態1乃至実施の形態
3の記載と自由に組み合わせて実施することもできる。

0218

本実施の形態のフリップフロップの基本構成について、図27を参照して説明する。図
27に示すフリップフロップは、第1のトランジスタ2701〜第8のトランジスタ27
08を有する。そして、第1のトランジスタ2701〜第8のトランジスタ2708は、
図1(A)の第1のトランジスタ101〜第8のトランジスタ108にそれぞれ対応する
。ただし、第1のトランジスタ2701〜第8のトランジスタ2708は、Pチャネル型
トランジスタとし、ゲート・ソース間電圧の絶対値(|Vgs|)が、しきい値電圧の絶
対値(|Vth|)を上回ったとき(VgsがVthを下回ったとき)、導通状態になる
ものとする。

0219

本実施の形態のフリップフロップは、第1のトランジスタ2701〜第8のトランジス
タ2708が、全てPチャネル型トランジスタで構成されていることを特徴とする。した
がって、本実施の形態のフリップフロップは、製造工程の簡略化、製造コストの削減およ
び歩留まりの向上を図ることができる。

0220

図27のフリップフロップの接続関係は、図1(A)と同様なので省略する。

0221

図27の第1の配線2721〜第11の配線2731は、図1の第1の配線121〜第
11の配線131にそれぞれ相当する。

0222

次に、図27に示したフリップフロップの動作について、図28のタイミングチャート
を参照して説明する。ここで、図28のタイミングチャートをセット期間、選択期間、リ
セット期間および非選択期間に分割して説明する。ただし、セット期間、リセット期間お
よび非選択期間を合わせて非選択期間と呼ぶこともある。

0223

図28のタイミングチャートは、図2のタイミングチャートのHレベルとLレベルを反
転したものと、同様である。つまり、図27のフリップフロップは、図1(A)のフリッ
プフロップと比較して、入力信号および出力信号のHレベルとLレベルとが反転しただけ
である。なお、信号2821、信号2825、信号2841、信号2842、信号282
2および信号2823は、図2の信号221、信号225、信号241、信号242、信
号222および信号223にそれぞれ相当する。

0224

なお、図27のフリップフロップに供給されている電源電圧は、図1(A)のフリップ
フロップと比較して、V1とV2とが反転している。

0225

まず、図28の(A)に示すセット期間における、フリップフロップの動作を説明する
。ノード2741の電位2841がV2+|Vth2705|となる。そして、ノード2
741は、電位をV2+|Vth2705|に維持したまま浮遊状態となる。このとき、
ノード2742では、電位2842がV1−θ(θ:任意の正の数)となる。なお、第1
のトランジスタ2701および第2のトランジスタ2702がオンしているため、H信号
が第3の配線2723から出力される。

0226

図28の(B)に示す選択期間における、フリップフロップの動作を説明する。ノード
2741の電位2841がブートストラップ動作によって、V2−|Vth2701|−
γ(Vth2701:第1のトランジスタ2701のしきい値電圧、γ:任意の正の数)
となる。よって、第1のトランジスタ2701がオンするので、L信号が第3の配線27
23から出力される。

0227

図28の(C)に示すリセット期間における、フリップフロップの動作を説明する。第
7のトランジスタ2707がオンするため、ノード2741の電位2841は、V1とな
る。よって、第1のトランジスタ2701がオフする。このとき、ノード2742の電位
2842は、V2+|Vth2703|となり、第2のトランジスタ2702がオンする
。よって、H信号が、第3の配線2723から出力される。

0228

図28の(D)に示す非選択期間における、フリップフロップの動作を説明する。ノー
ド2741の電位2841はV1のままである。そして、ノード2742の電位2842
もV2+|Vth2703|のままなので、第2のトランジスタ2702はオンのままで
ある。よって、H信号が、第3の配線2723から出力される。

0229

本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを、実施の形態1
乃至実施の形態3に記載のシフトレジスタと、自由に組み合わせて実施することができる
。例えば、本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを図7
図10および図25のシフトレジスタと、自由に組み合わせて実施することができる。た
だし、本実施の形態のシフトレジスタは、実施の形態1乃至実施の形態3に記載のシフト
レジスタと比較して、HレベルとLレベルが反転している。

0230

本実施の形態の表示装置は、本実施の形態のシフトレジスタを、実施の形態1乃至実施
の形態3に記載の表示装置と、自由に組み合わせて実施することができる。例えば、本実
施の形態の表示装置は、図11図13図14図21および図22の表示装置と、自
由に組み合わせて実施することができる。ただし、本実施の形態の表示装置は、実施の形
態1乃至実施の形態3に記載の表示装置と比較して、HレベルとLレベルが反転している

0231

本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容ま
たは内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わ
せることができる。さらに、これまでに述べた図において、各々の部分に関して、別の部
分を組み合わせることにより、さらに多くの図を構成できる。

0232

本実施の形態の各々の図で述べた内容、または内容の一部を、別の実施の形態の図で述
べた内容、または内容の一部にも適用、あるいは、組み合わせることができる。さらに、
本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせる
ことにより、さらに多くの図を構成できる。

0233

本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形し
た場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一
例、応用した場合の一例および関連がある部分についての一例などを示している。したが
って、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせる
ことができる。

0234

(実施の形態5)
本実施の形態では、実施の形態1乃至実施の形態4に示した表示装置が有する信号線駆
動回路について説明する。

0235

図31の信号線駆動回路について説明する。図31に示す信号線駆動回路は、ドライバ
IC5601、スイッチ群5602_1〜5602_M、第1の配線5611、第2の配
線5612、第3の配線5613および配線5621_1〜5621_Mを有する。スイ
ッチ群5602_1〜5602_Mそれぞれは、第1のスイッチ5603a、第2のスイ
ッチ5603bおよび第3のスイッチ5603cを有する。

0236

ドライバIC5601は、第1の配線5611、第2の配線5612、第3の配線56
13および配線5621_1〜5621_Mに接続される。そして、スイッチ群5602
_1〜5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線
5613およびスイッチ群5602_1〜5602_Mそれぞれに対応した配線5621
_1〜5621_Mのうちいずれかに接続される。そして、配線5621_1〜5621
_Mそれぞれは、第1のスイッチ5603a、第2のスイッチ5603bおよび第3のス
イッチ5603cを介して、3つの信号線に接続される。例えば、J列目の配線5621
_J(配線5621_1〜配線5621_Mのうちいずれか一)は、スイッチ群5602
_Jが有する第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッ
チ5603cを介して、信号線Sj−1、信号線Sjおよび信号線Sj+1に接続される

0237

第1の配線5611、第2の配線5612および第3の配線5613には、それぞれ信
号が入力される。

0238

ドライバIC5601は、単結晶基板もしくは多結晶半導体を用いたガラス基板上に形
成されていることが望ましい。さらに、スイッチ群5602_1〜5602_Mは、実施
の形態1および実施の形態2に示した画素部と、同一基板上に形成されていることが望ま
しい。したがって、ドライバIC5601とスイッチ群5602_1〜5602_Mとは
FPCなどを介して接続するとよい。

0239

次に、図31に示した信号線駆動回路の動作について、図32のタイミングチャートを
参照して説明する。なお、図32のタイミングチャートは、i行目の走査線Giが選択さ
れている場合のタイミングチャートを示している。さらに、i行目の走査線Giの選択期
間は、第1のサブ選択期間T1、第2のサブ選択期間T2および第3のサブ選択期間T3
に分割されている。さらに、図31の信号線駆動回路は、他の行の走査線が選択されてい
る場合でも、図32と同様の動作をする。

0240

図32のタイミングチャートは、J列目の配線5621_Jが、第1のスイッチ560
3a、第2のスイッチ5603bおよび第3のスイッチ5603cを介して、信号線Sj
−1、信号線Sjおよび信号線Sj+1に接続される場合について示している。

0241

図32のタイミングチャートは、i行目の走査線Giが選択されるタイミング、第1の
スイッチ5603aのオン・オフのタイミング5703a、第2のスイッチ5603bの
オン・オフのタイミング5703b、第3のスイッチ5603cのオン・オフのタイミン
グ5703cおよびJ列目の配線5621_Jに入力される信号5721_Jを示してい
る。

0242

配線5621_1〜配線5621_Mには、第1のサブ選択期間T1、第2のサブ選択
期間T2および第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される
。例えば、第1のサブ選択期間T1において、配線5621_Jに入力されるビデオ信号
は、信号線Sj−1に入力される。第2のサブ選択期間T2において、配線5621_J
に入力されるビデオ信号は、信号線Sjに入力される。第3のサブ選択期間T3において
、配線5621_Jに入力されるビデオ信号は、信号線Sj+1に入力される。さらに、
第1のサブ選択期間T1、第2のサブ選択期間T2および第3のサブ選択期間T3におい
て、配線5621_Jに入力されるビデオ信号を、それぞれDataj−1、Dataj
およびDataj+1とする。

0243

図32に示すように、第1のサブ選択期間T1において、第1のスイッチ5603aが
オンし、第2のスイッチ5603bおよび第3のスイッチ5603cがオフする。このと
き、配線5621_Jに入力されるDataj−1が、第1のスイッチ5603aを介し
て信号線Sj−1に入力される。第2のサブ選択期間T2では、第2のスイッチ5603
bがオンし、第1のスイッチ5603aおよび第3のスイッチ5603cがオフする。こ
のとき、配線5621_Jに入力されるDatajが、第2のスイッチ5603bを介し
て信号線Sjに入力される。第3のサブ選択期間T3では、第3のスイッチ5603cが
オンし、第1のスイッチ5603aおよび第2のスイッチ5603bがオフする。このと
き、配線5621_Jに入力されるDataj+1が、第3のスイッチ5603cを介し
て信号線Sj+1に入力される。

0244

以上のことから、図31の信号線駆動回路は、1ゲート選択期間を3つに分割すること
で、1ゲート選択期間中に、1つの配線5621から、3つの信号線にビデオ信号を入力
することができる。したがって、図31の信号線駆動回路は、ドライバIC5601が形
成される基板と、画素部が形成されている基板との接続数を、信号線の数に比べて約1/
3にすることができる。接続数が約1/3になることによって、図31の信号線駆動回路
は、信頼性、歩留まりなどを向上できる。

0245

本実施の形態の信号線駆動回路を、実施の形態1乃至実施の形態4に示した表示装置に
適用することによって、さらに画素部が形成されている基板と、外部基板との接続数を減
らすことができる。したがって、本発明の表示装置は、信頼性の向上および歩留まりの向
上を図ることができる。

0246

次に、第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5
603cに、Nチャネル型のトランジスタを適用した場合について、図33を参照して説
明する。なお、図31と同様なものに関しては、共通の符号を用いて示し、同一部分また
は同様な機能を有する部分の詳細な説明は省略する。

0247

図33における第1のトランジスタ5903aは、図31における第1のスイッチ56
03aに相当する。図33における第2のトランジスタ5903bは、図31における第
2のスイッチ5603bに相当する。図33における第3のトランジスタ5903cは、
図31における第3のスイッチ5603cに相当する。

0248

例えば、スイッチ群5602_Mの場合、第1のトランジスタ5903aは、第1の電
極が配線5621_Jに接続され、第2の電極が信号線Sj−1に接続され、ゲート電極
が第1の配線5611に接続される。第2のトランジスタ5903bは、第1の電極が配
線5621_Jに接続され、第2の電極が信号線Sjに接続され、ゲート電極が第2の配
線5612に接続される。第3のトランジスタ5903cは、第1の電極が配線5621
_Jに接続され、第2の電極が信号線Sj+1に接続され、ゲート電極が第3の配線56
13に接続される。

0249

第1のトランジスタ5903a、第2のトランジスタ5903bおよび第3のトランジ
スタ5903cは、それぞれスイッチングトランジスタとして機能する。さらに、第1の
トランジスタ5903a、第2のトランジスタ5903bおよび第3のトランジスタ59
03cはそれぞれ、ゲート電極に入力される信号がHレベルのときにオンとなり、ゲート
電極に入力される信号がLレベルのときにオフとなる。

0250

第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603
cとして、Nチャネル型のトランジスタを用いることによって、トランジスタの半導体層
として、アモルファスシリコンを用いることができるため、製造工程の簡略化、製造コス
トの削減や歩留まりの向上を図ることができる。さらに、大型の表示パネルなどの半導体
装置を、作製することも可能となる。また、トランジスタの半導体層として、ポリシリ
ンや多結晶シリコンを用いても、製造工程の簡略化を図ることができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社JVCケンウッドの「 電子機器、反射制御方法、および反射制御プログラム」が 公開されました。( 2019/09/12)

    【課題】画質を落とすことなく表示部からの光の反射を抑制すること。【解決手段】電子機器100Aは、筐体と、筐体に設けられ、画像を表示する表示部110と、表示部110を、筐体に対してチルト動作させる駆動部... 詳細

  • 株式会社半導体エネルギー研究所の「 表示装置」が 公開されました。( 2019/09/12)

    【課題】液晶素子に印加される電圧を異ならせて視野角特性を改善する。【解決手段】本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印加される電圧値が異なる液晶表示装置である。各液晶素子に印... 詳細

  • 武漢華星光電技術有限公司の「 GOA回路及び液晶表示パネル」が 公開されました。( 2019/09/12)

    【課題・解決手段】本発明は、ローレベル信号を出力するためのローレベル信号源と、第1のハイレベル信号を出力するための第1のハイレベル信号源と、第2のハイレベル信号を出力するための第2のハイレベル信号源と... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ