図面 (/)

技術 電力用半導体装置

出願人 三菱電機株式会社
発明者 田中佐武郎深瀬達也加藤政紀江見哲央
出願日 2017年10月25日 (1年10ヶ月経過) 出願番号 2017-205800
公開日 2019年5月23日 (4ヶ月経過) 公開番号 2019-079935
状態 特許登録済
技術分野 ダイオード、トランジスタのリードフレーム 半導体または固体装置の組立体 ボンディング IC用リードフレーム
主要キーワード 発熱損失 電流検出用抵抗器 交流回路 ショート故障 導電性接合部材 チップ下面 パワー半導体チップ 溶融開始温度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年5月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

インナーリードリードフレーム接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。

解決手段

電力用半導体装置1は、リードフレーム2のインナーリード6が接合された領域23に、インナーリード6の長手方向端面6aに沿って切り欠き7が設けられている。このインナーリード6に対して、切り欠き7と同じ側に電子部品抵抗器4)が隣接して配置されており、インナーリード6と切り欠き7との距離L1を、インナーリード6と抵抗器4との距離L2よりも小さく設定することにより、インナーリード6が位置ずれした場合も抵抗器4に接触しない。このため、インナーリード6の周囲にインナーリード6の位置ずれを考慮した空間を設ける必要がなくなり、その分パワー半導体チップ3の放熱面積を確保することができ、小型で高出力な電力用半導体装置1が得られる。

概要

背景

電力用半導体装置は、配線パターン状成形されたリードフレームスイッチング可能なパワー半導体チップが搭載され、モールド樹脂封止されたものである。このような電力用半導体装置を単体、もしくは複数組み合わせて電力変換回路が構成される。

パワー半導体チップは通電により発熱し温度が上昇するため、予め定められた許容温度を超えないように、パワー半導体チップに通電する電流を制御する必要がある。言い換えると、通電時のパワー半導体チップの温度上昇を抑制することにより、通電する電流値を大きくすることが可能となり、通電時のパワー半導体チップが許容温度以下となる範囲での最大電力で動作させることができる。その結果、電力変換回路の性能が向上し、電力変換装置の出力を限界まで引き出すことができる。

パワー半導体チップが許容温度以下となる範囲での最大電力を向上させる手段として、パワー半導体チップで生じる発熱損失を低減する、パワー半導体チップが外部から受ける熱量を低減する、パワー半導体チップで生じた熱量を放熱し易くする、およびパワー半導体チップの温度を監視し許容温度になる寸前まで入力する電力許容する等が挙げられる。

また、電力用半導体装置は、バスバー、リードフレーム、パワー半導体チップ等の様々な部材、およびこれらの部材の接続部を介して通電されるため、接続の低抵抗化接続信頼性を確保することが求められる。例えば特許文献1では、電力用半導体装置の低抵抗化と接続信頼性の確保を目的として、半導体チップと板状のインナーリードとを予め導電性接合材を用いて接合させておき、この半導体チップを導電性接合材の再溶融開始温度より低い温度でリードフレームに実装している。

概要

インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。電力用半導体装置1は、リードフレーム2のインナーリード6が接合された領域23に、インナーリード6の長手方向端面6aに沿って切り欠き7が設けられている。このインナーリード6に対して、切り欠き7と同じ側に電子部品抵抗器4)が隣接して配置されており、インナーリード6と切り欠き7との距離L1を、インナーリード6と抵抗器4との距離L2よりも小さく設定することにより、インナーリード6が位置ずれした場合も抵抗器4に接触しない。このため、インナーリード6の周囲にインナーリード6の位置ずれを考慮した空間を設ける必要がなくなり、その分パワー半導体チップ3の放熱面積を確保することができ、小型で高出力な電力用半導体装置1が得られる。

目的

本発明は、上記のような課題を解消するためになされたものであり、インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得ることを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電気的に独立した複数の領域を有するリードフレームと、前記リードフレームに搭載されたスイッチング可能なパワー半導体チップと、前記パワー半導体チップの上面電極と前記リードフレームとを電気的に接続している金属製のインナーリードと、少なくとも前記リードフレームと前記インナーリードとを接合している導電性接合部材と、前記リードフレーム、前記パワー半導体チップ、および前記インナーリードを覆う樹脂を備え、前記リードフレームの前記インナーリードが接合された領域に、前記インナーリードに沿って切り欠きが設けられていることを特徴とする電力用半導体装置

請求項2

前記インナーリードに対し前記切り欠きと同じ側に隣接して配置された電子部品を備え、前記インナーリードと前記切り欠きとの距離は、前記インナーリードと前記電子部品との距離よりも小さいことを特徴とする請求項1記載の電力用半導体装置。

請求項3

前記リードフレームの前記パワー半導体チップが搭載された領域は、前記切り欠きに対向し前記切り欠きの内部に張り出した拡張部を有することを特徴とする請求項1または請求項2に記載の電力用半導体装置。

請求項4

前記切り欠きは、前記インナーリードの少なくとも一方の長手方向端面に沿って設けられていることを特徴とする請求項1から請求項3のいずれか一項に記載の電力用半導体装置。

請求項5

前記切り欠きは、直角三角形に形成されており、該直角三角形の斜辺が前記インナーリードの前記長手方向端面と平行に配置されることを特徴とする請求項4記載の電力用半導体装置。

請求項6

前記インナーリードの前記長手方向端面と前記切り欠きとの距離をL1、前記インナーリードの前記長手方向端面と前記長手方向端面に隣接する電子部品との距離をL2とするとき、0.5mm≦L1<L2であることを特徴とする請求項4または請求項5に記載の電力用半導体装置。

請求項7

前記インナーリードの前記長手方向端面と前記長手方向端面に隣接する電子部品との距離をL2とするとき、L2≦5mmであることを特徴とする請求項4から請求項6のいずれか一項に記載の電力用半導体装置。

請求項8

前記電子部品は、電流検出用抵抗器であることを特徴とする請求項6または請求項7に記載の電力用半導体装置。

請求項9

前記リードフレームの前記インナーリードが接合された領域に、前記インナーリードと接続されている前記パワー半導体チップとは別のパワー半導体チップが前記インナーリードに隣接して搭載され、前記インナーリードと前記別のパワー半導体チップとの間に前記切り欠きが設けられていることを特徴とする請求項1から請求項4のいずれか一項に記載の電力用半導体装置。

技術分野

0001

本発明は、スイッチング可能なパワー半導体チップを搭載した電力用半導体装置に関する。

背景技術

0002

電力用半導体装置は、配線パターン状成形されたリードフレームにスイッチング可能なパワー半導体チップが搭載され、モールド樹脂封止されたものである。このような電力用半導体装置を単体、もしくは複数組み合わせて電力変換回路が構成される。

0003

パワー半導体チップは通電により発熱し温度が上昇するため、予め定められた許容温度を超えないように、パワー半導体チップに通電する電流を制御する必要がある。言い換えると、通電時のパワー半導体チップの温度上昇を抑制することにより、通電する電流値を大きくすることが可能となり、通電時のパワー半導体チップが許容温度以下となる範囲での最大電力で動作させることができる。その結果、電力変換回路の性能が向上し、電力変換装置の出力を限界まで引き出すことができる。

0004

パワー半導体チップが許容温度以下となる範囲での最大電力を向上させる手段として、パワー半導体チップで生じる発熱損失を低減する、パワー半導体チップが外部から受ける熱量を低減する、パワー半導体チップで生じた熱量を放熱し易くする、およびパワー半導体チップの温度を監視し許容温度になる寸前まで入力する電力許容する等が挙げられる。

0005

また、電力用半導体装置は、バスバー、リードフレーム、パワー半導体チップ等の様々な部材、およびこれらの部材の接続部を介して通電されるため、接続の低抵抗化接続信頼性を確保することが求められる。例えば特許文献1では、電力用半導体装置の低抵抗化と接続信頼性の確保を目的として、半導体チップと板状のインナーリードとを予め導電性接合材を用いて接合させておき、この半導体チップを導電性接合材の再溶融開始温度より低い温度でリードフレームに実装している。

先行技術

0006

特開2014−78646号公報

発明が解決しようとする課題

0007

従来の電力用半導体装置では、金属製のインナーリードでパワー半導体チップの上面電極とリードフレームとを接続する際、リフロー装置等での熱処理により溶融したはんだがリードフレーム上で濡れ広がり、インナーリードの位置ずれが起こるという課題があった。位置ずれしたインナーリードがパワー半導体チップに干渉した場合、ショート故障が懸念される。

0008

従来の電力用半導体装置においては、インナーリードの周囲に例えば5mm以上の空間を設けることにより、インナーリードの位置ずれによる周辺電子部品との接触を回避していたが、そのために電力用半導体装置の小型化が阻害されていた。また、リードフレームにインナーリードを実装するための面積を確保するために、リードフレームのパワー半導体チップを搭載する領域の面積が狭くなり、パワー半導体チップの放熱面積が減少するという課題があった。その結果、パワー半導体チップの温度上昇を十分に抑制することができず、高出力の電力用半導体装置が得られないという課題があった。

0009

なお、特許文献1に提示された方法では、リードフレーム上のはんだの濡れ広がりを防止することはできないため、インナーリードを実装するための面積を確保すると共に、インナーリードの周囲に空間を設ける必要がある。また、半導体チップとインナーリードとを予め接合する工程が必要であり、リフロー装置等での一括の熱処理による接合が行えないため、生産性が低下するという課題がある。

0010

本発明は、上記のような課題を解消するためになされたものであり、インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得ることを目的とする。

課題を解決するための手段

0011

本発明に係る電力用半導体装置は、電気的に独立した複数の領域を有するリードフレームと、リードフレームに搭載されたスイッチング可能なパワー半導体チップと、パワー半導体チップの上面電極とリードフレームとを電気的に接続している金属製のインナーリードと、少なくともリードフレームとインナーリードとを接合している導電性接合部材と、リードフレーム、パワー半導体チップ、およびインナーリードを覆う樹脂を備え、リードフレームのインナーリードが接合された領域に、インナーリードに沿って切り欠きが設けられているものである。

発明の効果

0012

本発明によれば、リードフレームのインナーリードが接合される領域にインナーリードに沿って切り欠きを設けることにより、リードフレームとインナーリードの接合箇所で溶融した導電性接合部材が切り欠きまでしか濡れ広がらないため、インナーリードの位置ずれを抑制することができる。これにより、インナーリードとインナーリードに隣接する電子部品との距離を従来よりも小さくすることが可能となり、パワー半導体チップの放熱面積を確保することができるため、小型で高出力な電力用半導体装置が得られる。

図面の簡単な説明

0013

本発明の実施の形態1に係る電力用半導体装置を示す平面図である。
本発明の実施の形態1に係る電力用半導体装置を示す断面図である。
本発明の実施の形態1に係る電力用半導体装置の一部を示す断面図である。
本発明の実施の形態1に係る電力用半導体装置のリードフレームに設けられた切り欠きを説明する図である。
本発明の実施の形態2に係る電力用半導体装置を示す平面図である。

実施例

0014

実施の形態1.
以下に、本発明の実施の形態1に係る電力用半導体装置について、図面に基づいて説明する。図1は、本実施の形態1に係る電力用半導体装置を模式的に示す平面図、図2は、図1中、A−Aで示す部分の断面図、図3は、図1中、B−Bで示す部分の断面図である。なお、各図において、同一、相当部分には同一符号を付している。

0015

本実施の形態1に係る電力用半導体装置1は、金属製のリードフレーム2、スイッチング可能なパワー半導体チップ3a、3b、3c、3d(総称してパワー半導体チップ3と記す)、電流検出用抵抗器4、導電性接合部材であるはんだ5、金属製の配線部材であるインナーリード6、およびこれらを覆うモールド樹脂8を備えている。

0016

電力用半導体装置1を構成するリードフレーム2は、電気的に独立した複数の領域21、22、23を有している。図1において、領域21はP電位リード、領域22はAC電位リード、および領域23はN電位リードである。領域21には、3相交流回路の2個の上側パワー半導体チップであるパワー半導体チップ3a、3bが搭載され、2つの領域22には、3相交流回路の下側パワー半導体チップであるパワー半導体チップ3c、3dが各1個搭載されている。

0017

また、パワー半導体チップ3c、3dが搭載された2つの領域22は、それぞれパワー半導体チップ3が搭載されていない2つの領域22と、シャント抵抗等の抵抗器4により電気的に接続されている。パワー半導体チップ3が搭載されていない領域22は、外部電極と接続される。

0018

パワー半導体チップ3は、例えばMOSFET(Metal−oxide semiconductor field−effect transistor)であるが、これに限定されるものではなく、IGBT(Insulated gate bipolar transistor)であってもよい。パワー半導体チップ3の基材には、シリコン(Si)、炭化ケイ素(SiC)、窒化ケイ素(SiN)、窒化ガリウム(GaN)、ヒ化ガリウムGaAs)等が用いられる。

0019

パワー半導体チップ3は、チップ上面に、チップ上面電極であるソース電極の他、ゲート部およびゲート電極を備え、チップ下面にチップ下面電極を有している(いずれも図示省略)。パワー半導体チップ3のチップ上面電極は、リードフレーム2の該パワー半導体チップ3が搭載された領域とは別の領域と、インナーリード6により電気的に接続される。ゲート電極は、リードフレーム2の一部で構成されたゲート端子ワイヤボンドにより接続される。チップ上面電極とインナーリード6をはんだ5で接合する場合、チップ上面電極にはニッケル(Ni)めっきが施され、はんだ付け仕様となる。

0020

リードフレーム2は、銅(Cu)やアルミニウム(Al)等を基材にした合金板材に、エッチング加工またはプレス加工を施すことにより、配線パターン状に成形したものである。リードフレーム2の表面は、基材の金属が露出していてもよいし、少なくとも一部にめっき処理が施されていてもよい。

0021

図2に示すように、リードフレーム2は、相対する主面の一方を実装面2a、他方を放熱面2bとし、実装面2aにパワー半導体チップ3、インナーリード6、抵抗器4等が実装され、モールド樹脂8で封止された後、電気配線上不要な部分を除去される。これにより、リードフレーム2は切り離され、電気的に独立した領域21、22、23が形成される。また、放熱面2bには、熱伝導率の高い絶縁性接着剤9を介してヒートシンク10が接合される。

0022

図3に示すように、パワー半導体チップ3dのチップ上面電極とインナーリード6、パワー半導体チップ3dのチップ下面電極とリードフレーム2の領域22、およびインナーリード6とリードフレーム2の領域23は、はんだ5により接合されている。また、抵抗器4とその両側の領域22も、はんだ5により接合されている。

0023

インナーリード6は、金属製の板材を配線部材形状に加工したものであり、パワー半導体チップ3またはリードフレーム2との接続部以外は、モールド樹脂8と接している。また、インナーリード6は、モールド樹脂8の内部に包括されるように配置されており、製造時に外部からインナーリード6を支える部分をもたない。インナーリード6の胴体部は、接続部よりもリードフレーム2から離れる方向に成形され、リードフレーム2との短絡を防止している。

0024

また、インナーリード6の胴体部の断面積は、通電する電流の量によって決定される。本実施の形態1に係る電力用半導体装置1は、瞬間的に付加される電流まで含めると数Aから数百A程度まで通電することを想定している。インナーリード6の胴体部に、貫通穴またはくびれ部、あるいはそれら両方を設けることにより、インナーリード6の長手方向の熱抵抗を大きくし、パワー半導体チップ3間の熱の伝導を低減することができる。

0025

電力用半導体装置1は、図4に示すように、リードフレーム2のインナーリード6が接合された領域23に、インナーリード6の少なくとも一方の長手方向端面6aに沿って切り欠き7が設けられている。この切り欠き7は、リフロー装置等での熱処理によってリードフレーム2の領域23とインナーリード6との接合箇所で溶融したはんだが濡れ広がる面積を狭くするために設けられている。すなわち、溶融したはんだ5は、切り欠き7のリードフレーム端7aまでしか濡れ広がることができない。

0026

また、インナーリード6に対して切り欠き7と同じ側に電子部品(本実施の形態1では抵抗器4)が隣接して配置されており、インナーリード6と切り欠き7との距離は、インナーリード6と電子部品との距離よりも小さくなるように設定される。また、インナーリード6の長手方向端面6aと切り欠き7のリードフレーム端7aは、はんだ5の位置精度を考慮して0.5mm以上の間隔を有するよう設定される。図4に示すように、インナーリード6の長手方向端面6aと切り欠き7との距離をL1、インナーリード6の長手方向端面6aと長手方向端面6aに隣接する電子部品との距離をL2とするとき、0.5mm≦L1<L2を満たしている。

0027

このような切り欠き7を設けることにより、実装時にインナーリード6の位置ずれが発生したとしても、インナーリード6の長手方向端面6aは切り欠き7までしか移動しないため、インナーリード6は隣接する抵抗器4と接触しない。従来の電力用半導体装置においては、インナーリードの周囲に5mm以上の空間を設け、インナーリードの位置ずれによる周辺の電子部品との接触を回避していたが、そのために電力用半導体装置の小型化が阻害されていた。本実施の形態1では、切り欠き7を設けることにより、インナーリード6と抵抗器4の間隔を従来に比べて狭くすることが可能となり、L2≦5mmとすることができる。

0028

図4に示す例では、切り欠き7は直角三角形に形成されており、該直角三角形の斜辺であるリードフレーム端7aがインナーリード6の長手方向端面6aと平行に配置されている。ただし、切り欠き7の形状は、インナーリード6に沿った形状であればよく、四角形または細長スリット状等、様々な形状にすることができる。また、図4では、インナーリード6の一方の長手方向端面6aに沿って切り欠き7を設けているが、インナーリード6の両側の長手方向端面に隣接して電子部品が配置される場合、インナーリード6の両側の長手方向端面に沿って切り欠き7を設けてもよい。

0029

なお、本実施の形態1では、P電位リードである領域21に2個のパワー半導体チップ3a、3bを搭載し、AC電位リードである2つの領域22にパワー半導体チップ3c、3dを各1個搭載しているが、パワー半導体チップ3の数および配置はこれに限定されるものではない。P電位リードに2個以上のパワー半導体チップ3を搭載していてもよい。

0030

また、本実施の形態1では、導電性接合部材としてはんだ5を用いたが、電力変換装置の使用時に温度変化等に起因したひずみが生じ、複数の接合箇所に耐久性の差が生じる場合は、接合箇所毎に異なる組成のはんだを使用してもよい。また、導電性接合部材ははんだ5に限定されるものではなく、導電性樹脂ペーストまたはシンタリングペースト等を用いることもできる。

0031

以上のように、本実施の形態1によれば、リードフレーム2のインナーリード6が接合された領域23に、インナーリード6に沿って切り欠き7を設けることにより、リードフレーム2とインナーリード6の接合箇所で溶融したはんだ5が切り欠き7のリードフレーム端7aまでしか濡れ広がらないため、インナーリード6の位置ずれを抑制することができる。

0032

また、インナーリード6と切り欠き7との距離L1を、インナーリード6と該インナーリード6に対し切り欠き7と同じ側に隣接して配置された電子部品との距離L2よりも小さくすることにより、インナーリード6が位置ずれした場合でも電子部品と接触しない。このため、インナーリード6と電子部品との距離を従来よりも小さくすることが可能となる。

0033

また、インナーリード6と隣接する電子部品との間にインナーリード6の位置ずれを考慮した空間を設ける必要がなくなり、その分パワー半導体チップ3の放熱面積を確保することができるため、小型で高出力な電力用半導体装置1が得られる。さらに、新たな工程を追加することなく、従来と同様のリフロー装置等での一括の熱処理による接合を行うことができると共に、インナーリード6と周辺の電子部品との接触による不良を防止することができるため、生産性の向上が図られる。

0034

実施の形態2.
図5は、本発明の実施の形態2に係る電力用半導体装置を模式的に示す平面図である。本実施の形態2に係る電力用半導体装置1Aを構成するリードフレーム2は、電気的に独立した複数の領域21、22、24、25を有している。図5において、領域21はP電位リード、領域22および領域25はAC電位リード、領域24はN電位リードである。

0035

領域22に搭載された半導体チップ3c、3dのチップ上面電極は、それぞれインナーリード6により領域24と電気的に接続されている。さらに、インナーリード6が接合された領域24には、インナーリード6に隣接してパワー半導体チップ3e、3fが搭載されている。パワー半導体チップ3e、3fのチップ上面電極は、さらに別の領域25とインナーリード6により電気的に接続されている。

0036

本実施の形態2に係る電力用半導体装置1Aの場合、領域24に接合されたインナーリード6とパワー半導体チップ3e、3fの干渉によるショート故障が懸念されるため、インナーリード6とパワー半導体チップ3e、3fとの間に切り欠き7を設けている。これにより、インナーリード6の位置ずれが発生したとしても、インナーリード6は切り欠き7のリードフレーム端7aまでしか移動しないため、インナーリード6は隣接するパワー半導体チップ3e、3fと接触しない。

0037

また、リードフレーム2のパワー半導体チップ3c、3dが搭載された領域22は、切り欠き7に対向し切り欠き7の内部に張り出した拡張部12を有している。拡張部12のリードフレーム端12aは、切り欠き7のリードフレーム端7aに対し平行に設けられている。このような拡張部12を設けることにより、パワー半導体チップ3c、3dが搭載された領域22の面積が広くなるため、パワー半導体チップ3c、3dの放熱面積が拡大し、温度上昇が抑制される。なお、電力用半導体装置1Aのその他の構成については、上記実施の形態1と同様であるので説明を省略する。

0038

図5に示す例では、切り欠き7は三角形に形成されており、該三角形の一辺となるリードフレーム端7aがインナーリード6の長手方向端面6aと平行に配置されている。ただし、切り欠き7の形状は、インナーリード6に沿った形状であればよく、四角形または細長いスリット状等、様々な形状にすることができる。

0039

本実施の形態2によれば、同じ領域24に搭載されたインナーリード6とパワー半導体チップ3e、3fとの間に切り欠き7を設けることにより、リードフレーム2とインナーリード6の接合箇所で溶融したはんだ5が切り欠き7のリードフレーム端7aまでしか濡れ広がらないため、インナーリード6の位置ずれを抑制することができる。このため、インナーリード6とパワー半導体チップ3e、3fとの距離を従来よりも小さくすることができる。

0040

また、インナーリード6が位置ずれした場合でもパワー半導体チップ3e、3fと接触しないため、インナーリード6とパワー半導体チップ3e、3fの干渉によるショート故障を防ぐことができる。さらに、パワー半導体チップ3c、3dが搭載された領域22に、切り欠き7と対向する拡張部12を設けることにより、パワー半導体チップ3c、3dの放熱面積が拡大し、温度上昇を抑制することができる。

0041

これらのことから、本実施の形態2によれば、小型で高出力な電力用半導体装置1Aが得られる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

0042

本発明は、電力変換回路を構成する電力用半導体装置として利用することができる。

0043

1、1A電力用半導体装置、2リードフレーム、2a実装面、2b放熱面、3、3a、3b、3c、3d、3e、3fパワー半導体チップ、4抵抗器、5はんだ、6インナーリード、6a長手方向端面、7切り欠き、7a リードフレーム端、8モールド樹脂、9絶縁性接着剤、10ヒートシンク、12拡張部、12a リードフレーム端、21、22、23、24、25 領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 新電元工業株式会社の「 電子モジュール」が 公開されました。( 2019/07/18)

    【課題・解決手段】電子モジュールは、第一基板11と、前記第一基板11の一方側に設けられた第一電子素子13と、前記第一電子素子13の一方側に設けられた第二基板21と、前記第一基板11から一方側に延びて前... 詳細

  • 三菱電機株式会社の「 半導体装置およびその製造方法」が 公開されました。( 2019/07/18)

    【課題・解決手段】半導体装置(101)において、放熱部材(200)はパワーモジュール(100)に接続される。金属部品(4)には複数の凹部または凸部のいずれか一方が、放熱部材(200)には複数の凹部また... 詳細

  • シャープ株式会社の「 位置ずれ検出方法、位置ずれ検出装置、および表示装置」が 公開されました。( 2019/07/18)

    【課題】半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを簡便な方法で正確に検出する。【解決手段】半導体素子の電極パッド2と、デバイスの電極5との... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ