図面 (/)

技術 IoTに対応可能な低コストを実現したFSK変復調回路

出願人 株式会社テスコム
発明者 永井一郎田村豊田中良輔久保田寿男
出願日 2017年9月29日 (1年11ヶ月経過) 出願番号 2017-189287
公開日 2019年4月25日 (4ヶ月経過) 公開番号 2019-068154
状態 特許登録済
技術分野 交流方式デジタル伝送 雑音の除去 送信機
主要キーワード 本発明仕様 抵抗定数 ピーピーエム 待機時消費電流 専用LSI 間欠処理 デジタル補償 サポート数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年4月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

400MHz帯特定小電力無線を搭載した検針装置等において、低コストFSK周波数偏移変調変復調装置を提供する。

解決手段

所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロックc3を生成する発振回路1101と、これをm分周し0度の基準位相クロックと+90度のクロックとを合成した+45度のローカルクロック信号c4、c6と、前記0度の基準位相クロックと−90度のクロックとを合成した−45度のローカルクロック信号c5、c7を生成する分周回路0353とを用い、送信ベースバンド信号a5、a6を直交変調する直交変調0342と、受信信号b7を直交復調する直交復調0362と、(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去するBPF0344(バンドパスフィルタ)とを用いて、所望のFSK信号を直交変復調する。

概要

背景

特定小電力無線(400MHz(メガヘルツ)/1200MHz帯使用)は、テレメータテレコントロール用の遠隔制御データ取得用に国内で標準仕様化されたもので、現在では、例えば、水道等の社会インフラのみならず、クレーン溶鉱炉制御装置無人搬送台車や構内ディーゼル機関車など、鉄鋼建設分野等の産業用途を中心に利用が進んでいる。

総務省の電波利用状況調査(平成21〜26年度)によれば、これらの出荷台数は毎年130万台前後で推移しており、最近では、新たに、ドローン制御/農薬散布無人重機救助ロボット山岳遭難事故対策登山者や、鳥獣被害対策狩猟者の位置把握、更に、社会インフラのスマート化など、IoT(Internet of Things:モノインターネット)用途での検討も進んでいる。

一方、これら利用用途の拡大により、特にIoT用途市場では、装置の更なる小型/軽量/低消費電力低コスト化が求められて来ている。このため、半導体メーカなどでは、アナログ部の高精度専用LSI(Large Scale Integration)化により開発対応しているが、高精度化に伴い、消費電力の増大と共に、LSI制御のための新たなCPU(Central Processing Unit:中央処理装置)が必要となっており、コストアップとなっていた。

(特許文献1:特開2014−53687号公報、ダイレクトコンバージョン
装置の小型化/軽量化/低消費電力化/低コスト化は装置として重要なテーマである。
この実現策の一つとしては、特許文献1の段落番号0002にも記載されているように、基本構成としてダイレクトコンバージョン方式を採用することがあげられる。しかしながら、特許文献1の段落番号0004にも記載されているように、一般的な直交変復調回路ではアナログのばらつきが大きいため何らかの高精度対応が必要となっている。

(特許文献2:特開平11−68468号公報、直交ミキサ
ダイレクトコンバージョンでは直交ミキサが必須であるが、この時にミキサに供給される90度移相分周回路出力位相が極めて重要である。特許文献2では、この対策として、90度移相分周回路と直交ミキサ回路間に新たに「パルスデューティ回路(図1、段落番号0042参照)」を設け、出力位相を最適化し、偶数次高調波抑圧している例が記載されているが、アナログ回路であり、精度的には必ずしも十分とは言い難い。また、コスト面でも回路部品追加によるコストアップが懸念される。

(特許文献3:特開2013−90003号公報、IQ(In−phase Quadrature−phase)インバランス
ダイレクトコンバージョンにおけるIQインバランスを高精度補償する場合には、一般的に高速デジタル処理となる。特許文献3の図3及び段落番号0019/0020にも記載されているように、デジタル処理を行う場合には、多数の乗算器加算器を搭載したDSP/FPGA等を用い、かつ、サンプリング速度で高速に動作させる必要がある。このため、高速処理苦手な低速CPUで高精度補償を行うことは一般的ではない。また、高価な部品採用によるコストアップも避けられないでいる。

(特許文献4:特開平7−264679号公報、間欠受信
間欠処理無線検針装置の低消費電力化の最大の鍵は、如何に間欠受信時の消費電力を低減するかである。この中で、特許文献4の図8及び段落番号0005/0006には従来例として、起動信号受信可能時間は非同期なため、受信可能時間として少なくとも起動信号の2周期分(10桁ID(IDentifier:識別子)の場合、約300msが必要)と記載されている。ただし、この10桁IDの長さそのものを低減する手法は記載されていない。

(特許文献5:特開2001−319284号公報、起動信号の短縮)
一方、特許文献5では、上記と同様な無線検針装置において、図1及び段落番号0026/0032/0033に記載されているように、14桁のIDを12ビットの短縮した概略識別符号に変換することで、起動信号そのものを短縮する策が記載されている。ただし、この場合でも、頭部を2周期分とした15ビット長の受信可能時間を必要としており、特許文献4同様、起動信号1周期分で受信可能とする内容は記載されていない。

概要

400MHz帯特定小電力無線を搭載した検針装置等において、低コストFSK周波数偏移変調変復調装置を提供する。所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロックc3を生成する発振回路1101と、これをm分周し0度の基準位相クロックと+90度のクロックとを合成した+45度のローカルクロック信号c4、c6と、前記0度の基準位相クロックと−90度のクロックとを合成した−45度のローカルクロック信号c5、c7を生成する分周回路0353とを用い、送信ベースバンド信号a5、a6を直交変調する直交変調0342と、受信信号b7を直交復調する直交復調0362と、(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去するBPF0344(バンドパスフィルタ)とを用いて、所望のFSK信号を直交変復調する。

目的

本発明の課題は、上記問題点を解決のため、400MHz帯特定小電力無線2値FSKを搭載した検針装置等において、低コストのFSK変復調装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

送信ベースバンド信号(a5、a6)を直交変調し、送信信号を得る直交変調装置において、所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c4:0704)と、前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c5:0705)を生成する分周回路(0353)とを用い、前記送信ベースバンド信号(a5、a6)を直交変調(0342)し、バンドパスフィルタ(BPF:0344)にて前記直交変調後の信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。

請求項2

受信信号直交復調し、受信ベースバンド信号(b5、b6)を得る直交復調装置において、所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c6:0704)と、前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c7:0705)を生成する分周回路(0353)とを用い、バンドパスフィルタ(BPF:0344)にて前記受信信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去し、前記除去後の信号(b7)を前記+45度のローカルクロック信号(c6:0704)及び前記−45度のローカルクロック信号(c7:0705)を用いて直交復調(0362)し、前記受信ベースバンド信号(b5、b6)を得ることを特徴とする直交復調装置。

請求項3

請求項1の直交変調装置において、前記直交変調(0342)は、それぞれ1個のトランジスタ回路からなる送信乗算A(0401)と送信乗算B(0402)とを含み、前記+45度のローカルクロック信号(c4:0704)と前記−45度のローカルクロック信号(c5:0705)は、それぞれ前記トランジスタベース及びエミッタに供給され、ローカルリーク抑圧したことを特徴とする直交変調装置。

技術分野

0001

本発明はデータ通信分野であり、より具体的には、無線通信機能を搭載した間欠処理検針装置等において、低コストを実現したFSK(Frequency Shift Keying:周波数偏移変調変復調装置に関する。

背景技術

0002

特定小電力無線(400MHz(メガヘルツ)/1200MHz帯使用)は、テレメータテレコントロール用の遠隔制御データ取得用に国内で標準仕様化されたもので、現在では、例えば、水道等の社会インフラのみならず、クレーン溶鉱炉制御装置無人搬送台車や構内ディーゼル機関車など、鉄鋼建設分野等の産業用途を中心に利用が進んでいる。

0003

総務省の電波利用状況調査(平成21〜26年度)によれば、これらの出荷台数は毎年130万台前後で推移しており、最近では、新たに、ドローン制御/農薬散布無人重機救助ロボット山岳遭難事故対策登山者や、鳥獣被害対策狩猟者の位置把握、更に、社会インフラのスマート化など、IoT(Internet of Things:モノインターネット)用途での検討も進んでいる。

0004

一方、これら利用用途の拡大により、特にIoT用途市場では、装置の更なる小型/軽量/低消費電力低コスト化が求められて来ている。このため、半導体メーカなどでは、アナログ部の高精度専用LSI(Large Scale Integration)化により開発対応しているが、高精度化に伴い、消費電力の増大と共に、LSI制御のための新たなCPU(Central Processing Unit:中央処理装置)が必要となっており、コストアップとなっていた。

0005

(特許文献1:特開2014−53687号公報、ダイレクトコンバージョン
装置の小型化/軽量化/低消費電力化/低コスト化は装置として重要なテーマである。
この実現策の一つとしては、特許文献1の段落番号0002にも記載されているように、基本構成としてダイレクトコンバージョン方式を採用することがあげられる。しかしながら、特許文献1の段落番号0004にも記載されているように、一般的な直交変復調回路ではアナログのばらつきが大きいため何らかの高精度対応が必要となっている。

0006

(特許文献2:特開平11−68468号公報、直交ミキサ
ダイレクトコンバージョンでは直交ミキサが必須であるが、この時にミキサに供給される90度移相分周回路出力位相が極めて重要である。特許文献2では、この対策として、90度移相分周回路と直交ミキサ回路間に新たに「パルスデューティ回路図1、段落番号0042参照)」を設け、出力位相を最適化し、偶数次高調波抑圧している例が記載されているが、アナログ回路であり、精度的には必ずしも十分とは言い難い。また、コスト面でも回路部品追加によるコストアップが懸念される。

0007

(特許文献3:特開2013−90003号公報、IQ(In−phase Quadrature−phase)インバランス
ダイレクトコンバージョンにおけるIQインバランスを高精度補償する場合には、一般的に高速デジタル処理となる。特許文献3の図3及び段落番号0019/0020にも記載されているように、デジタル処理を行う場合には、多数の乗算器加算器を搭載したDSP/FPGA等を用い、かつ、サンプリング速度で高速に動作させる必要がある。このため、高速処理苦手な低速CPUで高精度補償を行うことは一般的ではない。また、高価な部品採用によるコストアップも避けられないでいる。

0008

(特許文献4:特開平7−264679号公報、間欠受信
間欠処理型無線検針装置の低消費電力化の最大の鍵は、如何に間欠受信時の消費電力を低減するかである。この中で、特許文献4の図8及び段落番号0005/0006には従来例として、起動信号受信可能時間は非同期なため、受信可能時間として少なくとも起動信号の2周期分(10桁ID(IDentifier:識別子)の場合、約300msが必要)と記載されている。ただし、この10桁IDの長さそのものを低減する手法は記載されていない。

0009

(特許文献5:特開2001−319284号公報、起動信号の短縮)
一方、特許文献5では、上記と同様な無線検針装置において、図1及び段落番号0026/0032/0033に記載されているように、14桁のIDを12ビットの短縮した概略識別符号に変換することで、起動信号そのものを短縮する策が記載されている。ただし、この場合でも、頭部を2周期分とした15ビット長の受信可能時間を必要としており、特許文献4同様、起動信号1周期分で受信可能とする内容は記載されていない。

先行技術

0010

特開2014−53687号公報
特開平11−68468号公報
特開2013−90003号公報
特開平7−264679号公報
特開2001−319284号公報

発明が解決しようとする課題

0011

本発明の課題は、上記問題点を解決のため、400MHz帯特定小電力無線2値FSKを搭載した検針装置等において、低コストのFSK変復調装置を提供することにある。

課題を解決するための手段

0012

送信ベースバンド信号(a5、a6)を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、
これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c4:0704)と、
前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c5:0705)を生成する分周回路(0353)とを用い、
前記送信ベースバンド信号(a5、a6)を直交変調(0342)し、バンドパスフィルタ(BPF:0344)にて前記直交変調後の信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。

0013

受信信号直交復調し、受信ベースバンド信号(b5、b6)を得る直交復調装置において、
所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、
これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c6:0704)と、
前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c7:0705)を生成する分周回路(0353)とを用い、
バンドパスフィルタ(BPF:0344)にて前記受信信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去し、前記除去後の信号(b7)を前記+45度のローカルクロック信号(c6:0704)及び前記−45度のローカルクロック信号(c7:0705)を用いて直交復調(0362)し、前記受信ベースバンド信号(b5、b6)を得ることを特徴とする直交復調装置。

0014

前記直交変調装置において、
直交変調(0342)は、それぞれ1個のトランジスタ回路からなる送信乗算A(0401)と送信乗算B(0402)とを含み、
前記+45度のローカルクロック信号(c4:0704)と前記−45度のローカルクロック信号(c5:0705)は、それぞれ前記トランジスタベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。

発明の効果

0015

本発明では、400MHz帯特定小電力無線2値FSKのモデムコアに、今回開発の新たな3つのアルゴリズムを適用することで、具体的には「ベクトル信号合成型直交変復調」並びに「低速高精度デジタル補償」を適用することで、アナログ部の簡易化/低コスト化、装置としての高精度化を実現し、さらに「低速高精度デジタル復調」を適用することで、起動信号の取り込み時間長を理論限界まで最小化し、低速CPUながらも高精度処理による起動信号の安定した受信を実現した。
本発明では、主に、上記の中で最も重要な「ベクトル信号合成型直交変復調」について説明している。
このモデムコアにより、装置の小型/軽量/低コスト化が可能となり、例えば、電池2個で運用していた既存のテレメータ/テレコントロールシステムをシステム形態によっては、電池1個に切り替えることができ、より安定した運用が可能となる。また、より低コストが望まれるIoT市場においても、今回開発アルゴリズムを適用可能である。

図面の簡単な説明

0016

開発の基本コンセプト、を示す図である。
他社比較表、を説明する図である。
実施の形態の基本ブロック図を説明したものである。
実施の形態の直交変調0342の回路内部を説明したものである。
実施の形態の乗算回路内部を説明したものである。
実施の形態の変調タイムチャートを示したものである。
実施の形態のローカルクロック信号生成タイムチャートの説明図である。
実施の形態のベクトル信号のイメージ図である。
実施の形態の各種直交インバランス補償の説明図である。
実施の形態の各種直交インバランス補償低速処理版の説明図である。
実施の形態の原理構成図である。

実施例

0017

以下では、実施の形態であるIoTに対応可能な低コストを実現したFSK変復調装置(以降では単に「装置」と略す)を、図面を参照して詳細に説明する。
以降では大きく、開発の基本コンセプト、解決手段に分けて説明している。

0018

<開発の基本コンセプト>
図1は、実施の形態の、開発の基本コンセプトを示したものである。
図1横軸は装置のコストであり、縦軸は装置の電力(消費電力)を示している。図1では、大きく2つのエリア、即ち、高価/高消費のエリア0100と、安価/低消費のエリア0101である。当然であるが、装置としてはエリア0100よりは、エリア0101が強く望まれる。

0019

さて、アナログ回路であるが、これは、アナログ部品であるがためのデバイスとしてのバラツキが存在する。具体的には、デバイス自身の静的バラツキもさることながら、温度変動電圧変動、さらに経年変化等の動的変動も存在する。そして、これらのバラツキは、一般的に、扱う周波数が高くなればなるほど大きな値となり、無視できない値となる。従って、アナログ回路を用いた装置では、これらの精度劣化に伴う対策が必要となる。

0020

例えば、特許文献2では、直交ミキサ回路(特許文献2の図1)において、アナログ回路によるパルスデューティ制御回路(特許文献2の図3)を付加することで、アナログ回路を高精度化し、偶数次高調波の低減を実現している。しかしながら、この実施例では、高精度化に伴い、アナログ回路が複雑化し、部品追加に伴いコストアップとなっている。即ち、図1の0100のエリアの設計となっている。

0021

また、特許文献3では、アナログ回路での精度劣化をデジタル回路で補償し高精度化を実現しているが、特許文献3では、段落番号0020並びに図3にも記載されているように、高価な高速デジタル処理が可能なFPGA(Field Programmable Gate Array:プログラマブルロジックデバイスの1種)で実現しており、やはり図1の0100で示した高価/高消費の設計となっている。

0022

本実施の形態では、IoTに対応可能な低コスト/低消費電力を実現したFSK変復調装置が望まれており、より具体的には、電池1個で少なくとも10年以上安定稼働が可能な装置が望まれている。このため、図1のエリア0100の設計では要求仕様合致していなく、要求仕様に合致するエリア0101の安価/低消費の設計が望まれている。

0023

この図1のエリア0101の開発の基本コンセプトは、アナログ回路を必要最小限の精度が確保できる簡易な回路構成とすることで低精度ではあるが安価な構成とし、かつ、これらを高速高価/高消費のデジタル処理でなく、低速安価/低消費のデジタル処理により高精度補償することで、装置の安価/低消費を実現することにある。
以上により、本発明では、FSK変復調装置を低コストで動作可能としており、IoTに対応可能とするばかりでなく、システムによっては、電池1個での長期安定稼働を実現可能としている。

0024

本発明では、以下に示す3つの解決手段が開発された。具体的には、第1の解決手段は、直交ミキサによるデューティ比変動対策回路であり、第2の解決手段は、送信側のデジタルインバランス補償回路であり、第3の解決手段は、受信側の間欠受信時間の最小化であるが、本発明では、最も重要な第1及び第2の解決手段について以下に説明している。

0025

<第1、第2の解決手段:簡易直交ミキサ回路の実現、直交インバランス補償>
(日本国内標準仕様
本発明での装置は、例えば、検針装置等に用いられる400MHz帯専用の装置であり、以下、日本国内の標準仕様に準拠している。
具体的には、日本国内の標準仕様書特定小電力無線局400MHz帯及び1,200MHz帯テレメータ用、テレコントロール用及びデータ伝送用無線設備RISTD−T67(Association of Radio Industries and Businesses Standard−T67:一般社団法人電波産業会標準規格T−67)1.3版 平成19年9月26日改定」に準拠している。

0026

詳細は割愛するが、本発明の装置に関連する主な仕様は、以下に示すとおりである。
□電波の周波数:400MHz帯
チャネル間隔:12.5kHz(キロヘルツ
占有周波数帯幅:8.5kHz以下
局部発振器周波数変動:±4.0ppm以下(ピーピーエム
データ通信速度:2400bps(bit per second)
起動信号時の通信速度は、2400bps〜4800bpsの範囲内でシステム要求仕様により決定されている。

0027

(他社比較表)
図2は、上記標準仕様に準拠した装置の「他社比較表」の目標仕様を示している。
図2は、準拠規格変調方式/電池個数/起動信号必要周期数のそれぞれについて、A社0200/B社0201/本発明0202、の比較を示したものである。
いずれも上記標準仕様に準じているが、最終的な電池個数が、A社0200が3個に対し、B社0201は2個、本発明0202は1個となっている。本発明では低コスト化が一番重要なテーマであるが、出願人は開発メーカであるため、コストによる比較は割愛している。
本発明では、図2の本発明0202に示す通り、装置を電池1個で長期安定稼働を実現することが要求仕様となっている。このため、本発明では、400MHz帯特定小電力無線2値FSKのモデムコアに、今回開発の新たな3つのアルゴリズムを適用することで、具体的には「ベクトル信号合成型直交変復調」並びに「低速高精度デジタル補償」を適用することで、アナログ部の簡易化/低消費電力化/低コスト化、装置としての高精度化を実現し、さらに「低速高精度デジタル復調」を適用することで、受信信号の取り込み時間長を理論限界まで最小化し、低速CPUながらも高精度処理による起動信号の安定した受信を実現した。以上から、システムによっては、10年間の長期安定運用が可能である。

0028

(基本ブロック図)
図3は、本発明の実施の形態の基本ブロック図を示したものである。
図3は、CPU(中央処理装置:Central Processing Unit)部0301、アナログハード部0302、アンテナ部0303からなる。

0029

CPU部0301は、例えば、市販の汎用の1チップCPUであり、例えば16ビットのCPUである。CPU部0301の内部は、演算処理を行うCPU部(図示せず)と、演算用プログラムやデータを格納するROM(Read Only Memory:図示せず)と、各種データを格納するRAM(Random Access Memory:図示せず)から構成されている。

0030

また、CPU部0301の入出力機能に関しては、DTE(Data Terminal Equipment:図示せず)側は、例えば、送信側UART(Universal Asynchronous Receiver Transmitter:図示せず)および受信側UART(図示せず)、その他I/O(Input/Output:図示せず)により、各種デジタル情報入出力できる。また、回線側は、送信D/A(Digital to Analog converter)0312および、受信A/D(Analog to Digital converter)0331により、各種アナログ情報を入出力できる。CPU部0301には、さらにLFO(Low Frequency Oscillator:低周波発振器)0321も搭載されており、低消費電力モードでの各種低速処理も実現可能となっている。

0031

システムで必要とする各種機能は、基本的にCPU部0301のソフトウェアによるプログラムにより実現を行っている。
本発明の実施の形態では、FSK変復調で必須となる主要ベースバンド機能の大半をこのCPU部0301にて実現している。

0032

上記以外に、電池部(図示せず)は、電源制御部(図示せず)に電源を供給し、電源制御部は、CPU部0301に電源を供給すると共に、CPU部0301の指示に従い、例えば、アナログハード部0302への電源供給を制御する。電池部の電池容量は、例えば、3V(ボルト)のリチウムイオン電池であり、例えば、2400mAh(ミリアンペアアワー)の電池であり、検針装置等においては、システムの要求仕様に従い、1個または2個または3個の電池を搭載している。

0033

CPU部0301は、電源制御部より、必要な電源供給を受け、上位システムとアナログハード部0302およびアンテナ部0303経由、無線信号で接続を行い、また、下位システムであるDTE(図示せず)とはDTE−IF部(図示せず)経由で接続を行い、上位/下位システム間で各種情報やりとりを行っている。また、CPU部0301は、装置としての間欠制御を行い、検針装置等としての長期安定稼働を実現している。

0034

現在、入手可能な市販の汎用1チップCPUの仕様は、例えば、以下に示す仕様がある。以下は、特に、電池駆動低消費電力システム用に開発されたCPUの仕様である。
動作クロック:以下、3種類を選択使用可
高速高精度クロック:最大8MHz以下 (CPUに外部クロックを供給)
低速高精度クロック :32.768kHz(CPUに水晶振動子外付け
低速低精度クロック:約10kHz (CPU内部クロックを使用)
□間欠処理時消費電流:約270μA(マイクロアンペア)/MHz
待機時消費電流:約1.2μA

0035

アナログハード部0302は、CPU部0301で得られたベースバンド信号を直交変調して所望の周波数にダイレクト変換し、電波として、アンテナ部0303経由、相手局(図示せず)に送信する。また、アンテナ部0303より入力された相手局(図示せず)の受信信号は、アナログハード部0302にて直交復調により、ベースバンド信号にダイレクト変換され、CPU部0301に供給される。
以下、個々のブロック毎に信号の流れを説明する。

0036

DTE(図示せず)より送信された送信信号a0は、FSK変調0311に入力され、FSK変調され、FSKのベースバンド信号a1、a2を得る。FSK変調0311では、アナログハード部0302にて発生する送信側のゲインエラー位相エラー等の各種直交インバランスの劣化要因をも高精度補償している。これにより、アナログハード部0302は、低精度の回路構成とすることができるため、アナログハード部0302の回路を簡易化でき部品点数を削減、低コスト化が可能となっている。

0037

FSK変調0311により生成されたデジタルベースバンド信号は、送信D/A0312によりアナログ信号a3、a4に変換され、アナログハード部0302に供給される。
送信LPF0341は入力信号a3、a4から不要な高周波成分を除去し、直交変調0342に供給する。直交変調0342は、入力された信号a5、a6と分周回路0353の出力信号であるローカルクロック信号c4、c5により、直交変調され、送信増幅0343により、信号増幅され、不要帯域をBPF0344にて除去され、アンテナ部0303経由、電波となって、相手局(図示せず)に送信される。

0038

一方、相手局(図示せず)から送信された受信信号は、アンテナ部0303経由、受信され、BPF0344にて不要帯域が除去された後、LNA(Low Noise Amplifier)0361にて、低雑音増幅された後、直交復調0362にて分周回路0353の信号c6、c7により、直交復調され、ベースバンド信号b5、b6を得、この後、受信LPF0363により、復調後の不要帯域が除去された後、ベースバンド信号b3、b4として、CPU部0301に供給される。
尚、送信増幅0343とBPF0344間の黒丸結合子点には、必要に応じて送受信信号切替のための送受切替スイッチ(図示せず)を搭載する。

0039

CPU部0301では、受信ベースバンド信号b3、b4を受信A/D0331によりデジタル信号に変換され、FSK復調0332にてデジタルデータb0に変換され、DTE(図示せず)に出力される。この他にFSK復調0332では、アナログハード部0302にて発生する受信レベルの変動や、アナログ回路で発生する直交インバランスなどの劣化要因も低速処理で高精度デジタル補償している。このため、アナログハード部0302は、低精度の回路で実現できるため、不要な部品点数を削減でき、アナログハード部0302を低コストで実現可能となっている。

0040

検針装置等では、間欠動作により、装置としての低消費電力を実現している。CPU部0301には、LFO0321が搭載されており、10kHzレベルの低速の周波数でCPU部0301を動作可能である。CPU制御部0322では、これらの制御を行い、システムとしての低消費電力化を実現している。CPU部0301は、データを送信あるいは、受信時には、ある程度の高速(約8MHz以下)でCPUを動作させる必要があり、このクロックはアナログハード部0302より、クロック信号として、分周回路0353より供給を受けている。
本発明の実施の形態では、例えば、400MHz帯の通信を想定しているため、例えば、システムの中心周波数を約429MHzとした場合には、4.5分周した約95.33MHzのクロック信号をVCXO(Voltage Controlled Crystal Oscillator)0352にて発振させ、これを分周回路0353にて12分の1に分周し、約7.94MHzとして、約8MHz以下のクロック信号として、CPU部0301に供給している。尚、VCXO D/A0351では、VCXO0352の温度変動や電圧変動さらに経年変化を吸収すべく、CPU制御部0322にて制御し、装置としての高精度クロックを生成している。このため、VCXO0352で発生するクロックは低精度でよいため、安価な発振回路とすることが可能となっている。
また、VCXO0352で発振する発振周波数は、約95.33MHzと所望信号よりかなり低速の周波数としているため、装置としての低消費電力化にも役立っている。
直交変調ならびに直交復調は本発明のポイントでもあるため、後述する。

0041

BPF0344はSAW(Surface Acoustic Wave:弾性表面波フィルタを使用しているため、消費電力はゼロとすることができ、かつ、双方向フィルタであるため、送受共用型とできる。本発明の実施の形態では必須の部品となっている。

0042

図4は、本発明の実施の形態である直交変調0342の内部構成を示したものである。
図4に示す通り、実施の形態では、送信乗算A0401、送信乗算B0402、送信合成0403の3つのブロックにより構成されている。
送信乗算A0401では、入力されたベースバンド信号a5(例えばリアル側信号)と分周回路0353の出力信号c4のローカルクロック信号(cos側クロック)と乗算する。また、送信乗算B0402では、入力されたベースバンド信号a6(例えばイマジナリ側信号)と分周回路0353の出力信号c5のローカルクロック信号(−sin側クロック)と乗算する。この後、変調信号d0、d1信号は、送信合成0403に入力され、合成され、最終的な変調信号a7を得る。

0043

これは、一般的な直交変調回路と同様な構成であるが、本発明の実施形態では、ローカルクロック信号c4、c5が、一般的なローカルクロック信号と異なっている。
一般的な直交変調では、所望の中心周波数で90度位相の異なる直交クロックを使用してそれぞれを合成することで、所望の変調信号としている。例えば、ベースバンド信号を(x+jy)とし、クロック信号を(cosθ+jsinθ)とした場合には、変調後の信号sは、s=(xcosθ−ysinθ)+j(xsinθ+ycos)となるが、この内の送信信号はリアルパート部分のみの伝送で良いため、装置実現時は、ベースバンド信号のそれぞれに直交クロックを乗算し加算することで、リアルパート信号を生成し、所望の変調信号を得ている。
尚、直交復調も同様な回路であるため、受信側の説明は割愛する。

0044

この直交変調をアナログ回路で実現する場合には、デバイスのバラツキ等により、リアル系統とイマジナリ系統のゲインエラーが生じたり、あるいは、直交クロックに位相誤差が発生し、位相エラーが生じたり、さらに、ベースバンド信号の直流オフセット信号により、さらに、クロック信号が変調出力にリークしたりすることで、各種アナログでの劣化要因となる。具体的には、キャリアリークや、振幅インバランス、さらに位相インバランスが発生し、変調信号への劣化要因となる。

0045

これらの劣化要因に対する従来技術での対策内容は、特許文献1〜5に述べた通りであり、いずれも高価な対策内容となっている。
例えば、変調回路自体でも、一般的には、トランジスタを複数用いた、シングルバランスドミキサダブルバランスドミキサなど、1個の乗算器に複数のトランジスタ回路を用いた変調回路としているため、高精度ではあるが、部品点数増大に伴う、消費電力増、さらに高価な回路となっている。
本発明では、これらに対策するため、基本的に1個の乗算回路には1個のトランジスタのみで乗算回路を実現している。このため、部品点数最小化に伴う低消費電力化や低コスト化が可能な構造となっている。具体的な本発明での特徴内容を6点、以下に説明する。

0046

(特徴その1:基本クロック周波数の低減)
一般論として、装置の消費電力は、その回路を動作させている基本クロック周波数に依存する。即ち、基本クロック周波数が高くなればなるほど、消費電力も増大する。また、基本クロック周波数が高ければ高いほど、扱う部品も高価となり、部品のバラツキも大きなものとなる。従って、装置で扱う基本クロック周波数は、できるだけ低く設定することが低消費電力化/低コスト化の重要なポイントとなる。

0047

一方、一般的な直交変調器に必要とするローカルクロック周波数は、所望のクロック周波数の2倍のクロック周波数を必要としている。これは、ローカルクロック周波数のデューティ比の変動に対応するばかりでなく、安定した直交性確保のために必要な具体策である。本発明での所望のキャリア周波数は、例えば、約429MHzを想定しているため、2倍のローカルクロック周波数となると、所望のローカルクロック周波数は、約429MHzの2倍の858MHzとなる。これでは、扱う部品も高価となり、また、部品のバラツキも無視できない状況となる。従って、低消費電力化並びに低コスト化を目標としている装置としては、この周波数の低減は必須となる。

0048

変調および復調に伴うクロック周波数を低減する策は、所望クロック周波数の奇数分の1の周波数を基本クロック周波数に設定することである。直交変調器に供給されるローカルクロック矩形波であるため、フーリエ変換により、奇数次高調波が発生する。従って、例えば、約429MHzの奇数分の1のローカルクロック周波数を使用すれば、自動的に奇数次倍の変調波が得られ、または、逆の奇数次倍の周波数点での復調が可能となる。また、デューティ比および直交性の安定化も可能となる。
以上から、本発明でのローカルクロック周波数は、所望の中心周波数f0のn分の1(nは奇数)の周波数のm倍(mは偶数、例えば2倍)の周波数をVCXO0352の基本の発振周波数に設定している。
尚、このn、mをどのように最適化するかであるが、n(nは奇数)は大きくすればするほど、ローカルクロック周波数の低減は可能であるが、逆にフーリエ変換にも示されるように、奇数次周波数点のレベルは、n分1にレベルが低下し、即ち、装置として必要なレベルの確保やS/N(信号対雑音比)の確保が難しくなる。従って、この数値にはある最適値が存在する。また、mは、できるだけ小さいことが望まれるため、本発明では最小である2倍に設定した。
具体的には、本発明では、例えば、所望の周波数は約429MHzであるため、n=9、m=2に設定している。n=9に設定した場合、直交変調器では、9倍の高調波を抽出し送信信号として送信し、直交復調器では、9倍の高調波点での復調を行い、ベースバンド信号を得る。これにより、装置としての低消費電力化ならびに低コスト化を実現する。

0049

(特徴その2:SAWフィルタの搭載)
特徴その1に示すような周波数をローカルクロックに使用した場合には、送信側では、不要な高調波が、所望の周波数f0=約429MHzの前後に発生することとなる。従って、送信側では、所望の中心周波数f0前後の(n−2)次の高調波ならびに(n+2)次の高調波をBPF0344で除去することが必須となる。また、同様に、受信側でも(n−2)次の高調波点ならびに(n+2)次の高調波点での復調が発生するため、必要とする周波数f0のみを通過させるためのBPF0344が必須となる。本発明では双方向に対応可能なSAWフィルタをBPF0344に適用することで、この不要波に対する除去を実現している。本発明では、このSAWフィルタが必須事項となる。

0050

(特徴その3:CPU制御による発振周波数の高精度化)
ローカルクロック周波数の安定化であるが、一般的にはTCXO(Temperature Compensated Crystal Oscillator:温度補償水晶発振器)を使用すればよい。ただし、市販のTCXOは汎用的に開発されているため、システムによっては、その要求仕様を満足しない場合がある。TCXOは技術的に確立した技術であるため、本発明では、装置トータルとして、TCXOを実現すべく、CPU制御部0322を使用し、周波数c3を制御している。

0051

具体的には、CPU制御部0322では、CPU内の温度センサおよび電圧センサ等(図示せず)を使用し、VCXO0352の周波数をVCXO D/A0351経由制御することで、市販のTCXOと同等な性能を実現している。
VCXO D/A0351は、本来、CPU部0301内で実現すべきであるが、本発明の実施の形態で使用したCPUはD/Aのサポート数に限りがあったため、やむなくアナログハード部0302にVCXO D/A0351を搭載した。尚、VCXO D/A0351は低コスト化を実現するため、簡易なラダー抵抗回路により実現している。

0052

(特徴その4:ローカルリークの抑圧)
直交変調回路をトランジスタ1個で実現した場合であるが、一般的にはローカルリークが発生する。このローカルリークはFSK変調0311でDC(Direct Current:直流オフセット成分を発生させることで抑圧が可能である。ただし、抑圧範囲には限りがあるため、概略の抑圧を直交変調0342そのもので対策し、残りの高精度化は、FSK変調0311内のDCオフセット制御によるDCオフセット補償により対策する。このDCオフセット補償技術は一般的な技術である。

0053

図5は、送信乗算A0401の内部回路を説明したものである。送信乗算B0402他、受信部の直交復調0362も同様な回路で実現できるため、個々の説明は割愛する。
図5では、低精度であるが、ローカルリークを直交変調回路そのもの、即ち、トランジスタ1個の乗算回路そのもので、ある程度のローカルリーク抑圧が可能な実施例を示している。実施の形態では、トランジスタを例に示したが、FET電界効果トランジスタ:Field Effect Transistor)回路等でも同様に実施は可能である。

0054

送信乗算A0401の回路は、図5に示すように、トランジスタ0500と複数の抵抗、R1B0501、R2B0502、R3B0503、R1E0504、R4B0505、R1C0506、R2E0507により構成されている。
送信乗算A0401の入力信号は、送信LPF0341から出力されるベースバンド信号a5(BB信号:BaseBand信号)と、分周回路0353から供給されるローカルクロック信号c4(例えば、cosクロック信号)である。この回路の出力信号d0は、後段の送信合成0403に供給され、イマジナリ側の変調信号と合成される。
送信乗算A0401は、ローカルクロック信号c4をトランジスタ0500のベースに信号注入することで、トランジスタを高速スイッチングし、ベースバンド信号a5の変調波形d0を得ている。ただし、ベース注入だけでは単なる変調回路であり、シングルバランスドミキサでもなければ、ダブルバランスドミキサでもない。従って、ローカルクロック信号が出力側にリークすることとなる。従って、本発明の実施の形態では、このローカルクロック信号c4をベースのみでなくエミッタ側にも同時供給することで、ローカルリークをある程抑圧した変調信号を得ている。トランジスタ0500では、ベース信号d2を反転させた信号をコレクタ側d0に出力している。一方、エミッタ側に供給されたローカルクロック信号は、同位相で変調出力d0に加算される。即ち、後述するように、トランジスタ1個である程度のローカルリーク成分を抑圧可能となる。その他の抵抗定数は、後述する出力波形が得られるように、パラメータが決定される。ここは、単純なトランジスタ回路であり、従来技術で十分に設計できる回路であるため、パラメータ決定法の詳細は割愛する。

0055

図6は、縦軸が振幅、横軸は時間軸を示したものである。図6は、送信乗算A0401の動作タイムチャートを説明したものである。具体的には、上からローカルクロック信号c4、ベースバンド信号a5、送信乗算出力信号d0、さらに基準となるタイムチャートの位相を示したものである。
ローカルクロック信号c4は、図6に示すように、highとlowを繰り返すクロック信号である。このクロックの位相を説明用に示したものが、位相0600である。位相0ではローカルクロック信号c4はlowであり、位相1においては、highである。以後、これを繰り返す。
まず、ローカルクロック信号c4がhighの時であるが、この場合には、送信乗算出力信号d0が中間レベルで固定されるように設計している。ベースバンド信号a5が所定の範囲にあり、かつ、ローカルクロック信号c4=highの時には、送信乗算出力信号d0が、図6に示したように中間レベルで固定されるように、ローカルクロック信号c4
は、トランジスタ0500のベースのみならず、エミッタd3にも同時供給される。このエミッタに供給されるhigh信号が、エミッタ電圧押し上げるため、送信乗算出力信号d0を中間レベルに押し上げることとなる。また、この中間レベルにベースバンド信号a5が漏れないように、きちんとトランジスタがスイッチングできるように回路を設計している。
次に、ローカルクロック信号c4がlowの場合であるが、この場合には、エミッタ抵抗R2E0507とR1E0504が並列にGND(グラウンド)に接地されることとなるため、この中間レベルはさらに低下し、送信乗算出力信号d0のダイナミックレンジを拡大することとなる。一方、ローカルクロック信号c4がlowの場合には、ベースd2点に供給される信号はベースバンド信号a5がメインとなり、送信乗算出力信号d0には、出力のダイナミックレンジ範囲内で、フルスイングする変調後のベースバンド信号a5が出力される。
FSK変調0311で生成されたDCオフセット信号は、ベースバンド信号a5として、トランジスタ0500に供給され、送信乗算出力信号d0に出力されるため、オフセットの中心を中間レベルに合わせることができ、ローカルクロック信号は出力にリークせず、抑圧することが可能となる。
即ち、本来、ローカルクロック信号は、ベースのみの注入が基本であるが、本発明では、エミッタにも信号注入することで、ローカルリークを低減したことを特徴としている。

0056

(特徴その5:独自のベクトル信号合成型直交変復調の適用)
次は、90度位相の異なるローカルクロック信号の生成に関して説明する。
図1の本発明の開発の基本コンセプトに戻るが、本発明では、アナログハードを低精度とし、できるだけ簡易な低コストのハード構成とするかわり、装置としての高精度を実現するために、デジタル側で低速高精度補償を実現することにある。デジタル側は高速の高精度補償でなく、低速の高精度補償とすることで、安価なシステムを実現することにある。従って、アナログの低精度劣化要因には注意が必要である。
具体的には、アナログの劣化要因には、動的な劣化要因と静的な劣化要因がある。動的な劣化要因の中にも高速に変動する劣化要因と低速に変動する劣化要因がある。例えば、発振回路の経年変化はゆっくりとして低速の変動要因であり、温度変動なども比較的に低速な変動要因である。しかしながら、例えば、電圧変動等による劣化要因は、どちらかと言えば高速の動的劣化要因となる場合がある。CPU部0301は低速のCPUであるため、低速の高精度処理は得意であるが、高速の高精度処理は得意ではない。従って、アナログハードの劣化要因の内、高速で変動するような劣化要因に関しては、できるだけ、ハード側で対策しておく必要がある。また、CPU側演算負荷が大きい処理に関しても同様な考慮がハード設計には必要である。

0057

この考慮すべきアナログの劣化要因に関して、発振回路の温度、電圧雑音等の変化に伴うクロックパルス幅のデューティ比の変動がある。このデューティ比の変動は、回路を簡易化すれば、そのまま位相インバランスの動的変動劣化要因となり、位相インバランスはベースバンド信号で乗算回路による補償が必要となるため、できるだけ避けたい事項である。以上から、本発明では、デューティ比が動的変動した場合に、位相インバランスの動的劣化に反映するのではなく、位相インバランスの劣化要因を振幅インバランスの劣化要因に変換するためのローカルクロック信号を生成する。このことで、多少のデューティ比に変動があっても、全て、振幅インバランスの変動に変換されるため、受信側でのデジタル補償に伴う処理低減が容易となってくる。
このために、本発明の実施の形態では、90度異なる位相のクロック生成に特別な工夫を実施している。

0058

図7はその工夫を説明するためのローカル信号クロック生成のタイムチャートである。図7の縦軸は振幅、横軸は時間軸を示している。
上から順番に、VCXOクロック信号0700、0度信号0701、−90度信号0702、+90度信号0703、+45度信号0704、−45度信号0705、0度のhighクロックパルス幅0706、+45度のlowクロックパルス幅0707、−45度のlowクロックパルス幅0708を示している。
まず、VCXO0352では、基準となるクロック信号、即ち、所望の中心周波数のn分の1(nは奇数)のm倍(mは偶数)のクロック信号を生成する。これが、VCXOクロック信号0700(c3)である。基本はデューティ比50%の矩形波パルスであるが、実際には、デバイスのバラツキや温度、電圧等でデューティ比は動的に変動する。この場合、各種インバランスによる劣化要因が発生する。
変調復調では、トランジスタをスイッチングするパルス幅が極めて重要であるため、本発明の実施例でも、基準のクロックを2分の1に分周することで、デューティ比の変動に影響しない、安定したパルス幅0706を得ている。

0059

図3の分周回路0353は、本発明の実施例では、CPLD(Complex Programmable Logic Device)を使用し、ソフトで所望の分周波形図7)を得ている。この波形生成ディスクリート部品、例えば、JK−FF等のフリップフロップIC(IntegratedCircuit)等を使用して実現しても良い。実現手段は特に問わない。
分周回路0353は、まず、CPLD内部で0度の信号0701と−90度の信号0702と+90度の信号0703を生成する。これらの信号は、highのパルス幅は安定しているが、0度を基準にすると、90度の信号も−90度の信号も基本クロックのデューティ比が変動すると、実は、90度の直交関係に変動を受けることとなる。
例えば、0度の90度の位相差は0707に示す時間差になっており、また、0度と−90度の位相差は0708の時間差となっており、基本クロックのデューティ比が変動すれば、時間差が変動し、位相が変動する形態となっている。従って、このまま、この90度異なる信号をローカルクロック信号として使用した場合には、デューティ比の変動を受け、安価なハードを実現することは困難となってくる。このため、本発明では、図7に示すように、2種のクロックを合成した、+45度の信号0704と−45度の信号0705を生成し、これをローカルクロック信号として使用している。具体的には+45度信号0704を分周回路0353の出力信号c4として、直交変調0342に供給し、−45度の信号0705を分周回路0353の出力信号c5として、直交変調0342に供給している。
+45度の信号0704は、0度の信号0701と+90度の信号0703を合成したものであり、合成後のベクトル位相は+45度となる。また、−45度の信号0705は0度の信号0701と−90度の信号0702を合成したものであり、合成後のベクトル位相は−45度となる。従って、+45度の信号0704と−45度の信号0705とは、90度位相の異なった直交クロックとなる。
VCXOクロック信号0700のデューティ比が変動した場合、例えば、VCXOクロック信号0700のhighのパルス幅が短くなった場合、lowのパルス幅はその分長くなるため、その場合、時間長0707は短くなるが、同時に時間長0708は長くなる方向にシフトする。この場合、+90度の位相は反時計回りに回転し、ベクトル合成後の位相は+45度より、増大した角度となる。一方、−45度の位相は、−90度位相成分が同様に反時計方向に回転するため、合成後のベクトル位相は−45度の位相より小さい角度位相になる。従って、また、クロック信号の振幅成分は、双方とも同一と考えるとベクトル信号合成後の+45度と−45度の角度差は90度の位相をキープしており、従って、デューティ比が変動しても安定した直交関係の維持が可能である。ただし、ベクトル合成により、正方形を構成したベクトル空間ひし形となるため、直交関係は維持できるものの、振幅に関しては変動を受けることとなる。しかしながら、振幅変動はデジタル補償時の演算量が低くできるため、CPU部0301の負荷とはならない。

0060

図8は、ベクトル信号のイメージ図である。図8では、理解を容易にするために、デューティ比を反時計方向にシフトした場合を示している。
0度のベクトル信号は0800であり、−90度のベクトル信号は0801であり、+90度のベクトル信号は0802で示されている。このベクトル位相は前述したように、反時計方向に位相が歪んだ場合を示している。ただし、クロック信号の振幅は同一と仮定しているため、同一の単位円に存在したベクトルとなっている。この0度のベクトル信号0800と+90度のベクトル信号0802を合成したベクトル信号が0804であり、+45度のベクトル信号0804を生成している。一方、0度のベクトル信号0800と−90度のベクトル信号0801を合成したベクトル信号が0803であり、−45度のベクトル信号0803を生成している。図から明らかなように、−45度のベクトル信号0803と+45度のベクトル信号0804の角度差は常に90度を維持しており、直交関係は保たれている。従って、位相インバランスはない。一方、−45度のベクトル信号0803と+45度のベクトル信号0804はベクトル空間がひし形となっているため、振幅に差が生じている。従って、位相インバランスはここで、振幅インバランスへと変換が行われている。振幅インバランスの補償は軸がぶれないため、デジタル補償は容易である。角度が直交であることは、数学的に容易に説明可能であるが、ここでは説明は割愛する。

0061

各種直交インバランスや、DCオフセットに対するデジタル補償技術は周知技術であるため、詳細は割愛するが、本発明では、このデジタル補償をより低速で実現可能なように、さらなる工夫を実施している。以下にその工夫を示す。

0062

(特徴その6:独自の低速高精度デジタル補償による高精度化)
図9は、各種直交インバランス補償、を説明したものである。
各種直交インバランス補償0900は、FSK変調0311の出力段に設けられており、補償前FSKBB信号e1、e4を各種直交インバランス補償0900に入力し、各種直交インバランス補償0900内で各種直交インバランス補償が行われ、補償後FSKBB信号a1、a2を得る。そして、補償後FSKBB信号a1、a2は、送信D/A0312に出力され、アナログベースバンド信号a3、a4に変換される。
補償前FSKBB信号e1、e4は、FSK変調0311内部で生成される。ベースバンド信号でかつ、劣化がないFSK信号であるため、半径1の単一円で回転するベクトル信号である。

0063

各種直交インバランス補償0900は加算A0901、乗算A0902、乗算B0903、加算C0904、加算B0905により構成されている。
アナログハード部0302で発生した位相エラーに関しては、位相エラーe3に入力され、乗算A0902にて、補償前FSKBBI(ベースバンドイマジナリ信号)と乗算され、位相エラーによる干渉成分が計算され、これを加算A0901にて、補償前FSKBBR(ベースバンドリアル信号)と加算することで、位相エラーの干渉成分を抑圧可能な信号e6を得る。その後、加算B0905でDCオフセットリアルe2が加算され、DCオフセット成分を抑圧可能な状態として、補償後FSKBBR信号a1を得る。ここでは、アナログハード部0302で発生する劣化と逆の成分が生成され、この信号がアナログハード部0302を経由することで、劣化のない信号がアンテナ部0303より、送出される。

0064

イマジナリ側であるが、まず、補償前FSKBBI信号e4は、乗算B0903にて、ゲインエラーe5と乗算され、ゲインエラー抑圧信号e7を得る。その後、加算C0904にて、DCオフセットイマジナリe6と加算され、DCオフセットの抑圧信号が加算された補償後FSKBBI信号a2を得る。以上により、アナログハード部0302で発生する各種直交インバランス劣化要因は、劣化のない状態となって、アンテナ部0303より送出される。

0065

図9で示す回路は従来技術で構成されたものであるため、複数の乗算器を高速で動作させる必要があり、低速CPUでは処理が重い内容となっている。本発明では、この処理内容を以降に示す回路に変換することで、低速CPUでも容易に処理できる内容としている。

0066

図10は、各種直交インバランス補償低速処理版の説明図である。
図10は、図9の処理内容を劇的に減らした回路構成となっている。
図10の各種直交インバランス補償低速処理版1000は、Kビットカウンタ1001とROM変換1002と変換係数1003とRAM変換テーブル1004とで構成されている。図9ブラックボックス的にみると、補償前FSKBB信号e1、e4と各種補償用パラメータが入力され、所定の計算を実行した上で補償後FSKBB信号a1、a2を得ている。即ち、いろいろ計算はしているが、1:1の関係で単純に計算結果が出力されていることがわかる。そもそも、FSKBB信号は振幅一定の単一円周上の信号点で表せるため、実際の信号点数が例えば、9ビット(512点)であった場合には、単純に9ビットの情報さえ持ってくれば、劣化のない信号点はROMで計算できる。このROMがROM変換1002である。従って、実施の形態では、Kビットカウンタ1001で例えば、9ビットの512通りのカウント出力を生成し、これでROM変換1002をアクセスし変換後のベクトル信号g2を得る。このg2は、劣化のないベクトル信号点であるため、これに位相エラーe3、ゲインエラーe5、DCオフセットリアルe2、DCオフセットイマジナリe6を変換係数生成1003に入力する。変換係数生成1003では、Kビットの信号点、例えば9ビットの512信号点に対する、各種直交インバランス補償した信号g3を生成し、RAM変換テーブル1004にKビットカウンタ1001のアドレスg1を基準でデータを書き込む。このことで、全ての信号点の計算が終了したら、実際の送信データである補償前FSKBB信号g0を入力し、RAM変換テーブル1004にてデータ変換を行い、補償後FSKBB信号a1、a2信号を得る。
実際の送信信号はリアルタイムで大量のデータが出力されるため、図9の回路で演算した場合には、かなりの演算処理が必要であるが、図10の回路に従えば、必要最小限の演算で済み、劇的な演算量削減を実現可能である。尚、変換係数生成1003では、図9演算内容をそのまま必要信号点数分のみ実行している。

0067

図11は、本発明の実施の形態である原理構成図を示したものである。図11内部の構成ブロックで同一番号は前述した回路ブロック同一内容を示している。発振回路1101は、所望の基準クロックを生成可能な発振回路であり、VCXO0352でも良い。
システムで必要とする基準クロックを生成できるものであれば何でも良い。

0068

図11に示すように、送信LPFの出力信号a5、a6は、直交変調0342により、分周回路0353の出力信号であるローカルクロック信号c4、c5を用いて直交変調され、BPF0344にて不要帯域を除去した後、アンテナ経由、相手局(図示せず)へ送出される。また、相手局(図示せず)より送信された信号は、アンテナ経由受信され、BPF0344にて不要帯域が除去された後、直交復調0362により、分周回路出力0353の出力信号であるローカルクロック信号c6、c7にて、直交復調され、アナログベースバンド信号b5、b6として、出力される。
尚、説明の都合上、送信側のローカルクロック信号c4、c5と受信側のローカルクロック信号c6、c7は分周回路0353の内部にて分岐された信号であり、同じ直交クロックである。
また、直交変調0342とBPF0344との間の黒丸点には、図示せずの送受切替スイッチがあり、必要に応じて、送受信信号の切替を行っている。

0069

発振回路1101では、基準となるクロック信号、即ち、所望の中心周波数のn分の1(nは奇数)のm倍(mは偶数)のクロック信号c3を生成する。これを分周回路0353にて分周し、直交変復調に必要な90度位相の異なった合成クロック信号図7の0704、0705)を得る。この合成クロック信号d7、d8は、それぞれ、分周回路0353の内部で分岐され、ローカルクロック信号c4、c5,c6,c7を得る。
BPF0344は、送受の不要高調波を除去する。具体的には、(n−2)次以下の低調波成分、さらに、(n+2)次以上の高調波成分を阻止し、所望の中心周波数f0は、通過帯域として通過されるフィルタである。以上により、ローカルクロック信号c4〜c7を所望の中心周波数f0のn(nは奇数)の周波数に設定した場合でも安定した直交変調、直交復調が可能となる。

0070

また、さらに等価な内容で別な表現を用いれば、
送信ベースバンド信号(a5、a6)を直交変調し、送信信号を得る直交変調装置において、
所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、
これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c4:0704)と、
前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c5:0705)を生成する分周回路(0353)とを用い、
前記送信ベースバンド信号(a5、a6)を直交変調(0342)し、バンドパスフィルタ(BPF:0344)にて前記直交変調後の信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去することで、前記送信信号を得ることを特徴とする直交変調装置。

0071

受信信号を直交復調し、受信ベースバンド信号(b5、b6)を得る直交復調装置において、
所望の中心周波数f0のn分の1(nは奇数)のm倍(mは偶数)の基準クロック(c3:0700)を生成する発振回路(1101)と、
これをm分周し0度の基準位相クロック(0701)と+90度のクロック(0703)とを合成した+45度のローカルクロック信号(c6:0704)と、
前記0度の基準位相クロック(0701)と−90度のクロック(0702)とを合成した−45度のローカルクロック信号(c7:0705)を生成する分周回路(0353)とを用い、
バンドパスフィルタ(BPF:0344)にて前記受信信号から(n−2)次以下及び(n+2)次以上の不要な周波数成分を除去し、前記除去後の信号(b7)を前記+45度のローカルクロック信号(c6:0704)及び前記−45度のローカルクロック信号(c7:0705)を用いて直交復調(0362)し、前記受信ベースバンド信号(b5、b6)を得ることを特徴とする直交復調装置。

0072

前記直交変調装置において、
直交変調(0342)は、それぞれ1個のトランジスタ回路からなる送信乗算A(0401)と送信乗算B(0402)とを含み、
前記+45度のローカルクロック信号(c4:0704)と前記−45度のローカルクロック信号(c5:0705)は、それぞれ前記トランジスタのベース及びエミッタに供給され、ローカルリークを抑圧したことを特徴とする直交変調装置。

0073

特定小電力無線(400MHz/1200MHz帯使用)は、テレメータ/テレコントロール用の遠隔制御やデータ取得用に国内で標準仕様化されたもので、現在では、例えば、水道等の社会インフラのみならず、クレーン/溶鉱炉制御装置/無人搬送台車や構内ディーゼル機関車など、鉄鋼・建設分野等の産業用途を中心に利用が進んでいる。
総務省の電波の利用状況調査(平成21〜26年度)によれば、これらの出荷台数は毎年130万台前後で推移しており、最近では、新たに、ドローン制御/農薬散布/無人重機/救助用ロボット/山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、IoT用途での検討も進んでおり、本発明はこれらの間欠処理型装置で低コストが要求される産業用途分野等においても幅広く利用が可能である。
尚、本発明の実施の形態では、主にFSK変復調を中心に説明したが、本発明の技術は、FSK変調のみならず、直交振幅多値変調など、他の直交変調方式にも適用が可能である。

0074

図1関係)
0100:高価/高消費
0101:安価/低消費
図2関係)
0200:A社仕様
0201:B社仕様
0202:本発明仕様
図3関係)
0301:CPU部
0302:アナログハード部
0303:アンテナ部
0311:FSK変調
0312:送信D/A
0321:LFO(低周波発振回路部)
0322:CPU制御部
0331:受信A/D
0332:FSK復調
0341:送信LPF
0342:直交変調
0343:送信増幅
0344:BPF
0351:VCXO D/A
0352:VCXO
0353:分周回路
0361:LNA
0362:直交復調
0363:受信LPF
図4関係)
0401:送信乗算A
0402:送信乗算B
0403:送信合成
図5関係)
0500:トランジスタ
0501:R1B(抵抗)
0502:R2B(抵抗)
0503:R3B(抵抗)
0504:R1E(抵抗)
0505:R4B(抵抗)
0506:R1C(抵抗)
0507:R2E(抵抗)
図6関係)
0600:変調タイムチャートの位相を示したものである。
0601:変調タイムチャートのローカルクロック信号c4を示したものである。
0602:変調タイムチャートのベースバンド信号a5を示したものである。
0603:変調タイムチャートの送信乗算出力信号d0を示したものである。
図7関係)
0700:VCXOクロック信号c3のタイムチャートである。
0701:0度クロック信号d4のタイムチャートである。
0702:−90度クロック信号d5のタイムチャートである。
0703:+90度クロック信号d6のタイムチャートである。
0704:+45度クロック信号d7のタイムチャートである。
0705:−45度クロック信号d8のタイムチャートである。
0706:0度クロック信号のhighのパルス幅を示している。
0707:+45度クロック信号のlowのパルス幅を示している。
0708:−45度クロック信号のlowのパルス幅を示している。
図8関係)
0800:0度のベクトル信号である。
0801:−90度のベクトル信号である。
0802:+90度のベクトル信号である。
0803:−45度のベクトル信号である。
0804:+45度のベクトル信号である。
図9関係)
0900:各種直交インバランス補償回路
0901:加算A
0902:乗算A
0903:乗算B
0904:加算C
0905:加算B
図10関係)
1000:各種直交インバランス補償低速処理版
1001:Kビットカウンタ
1002:ROM変換
1003:変換係数生成
1004:RAM変換テーブル
図11関係)
1100:原理構成図
1101:発振回路
0353:分周回路
0342:直交変調
0344:BPF
0362:直交復調

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 受信装置」が 公開されました。( 2019/07/25)

    【課題・解決手段】本発明にかかる受信装置(10)は、同一の信号フォーマットを有し、共通の周波数帯に信号強度を持つ複数の送信信号を含む受信信号に基づいて、複数の送信信号の中の1つである推定対象信号の到来... 詳細

  • デバイス株式会社の「 ノイズキャンセラ装置」が 公開されました。( 2019/07/18)

    【課題】アース電位をさらに持続的に安定化できるノイズキャンセラ装置を提供する。【解決手段】ノイズキャンセラ装置は、電極板を備えたシート体を銅板シートに重ね合わせてコイル状に巻いた巻状体13と、電極板と... 詳細

  • 三菱電機株式会社の「 信号整形装置、整形終端装置、信号整形方法および光伝送方法」が 公開されました。( 2019/07/18)

    【課題・解決手段】信号整形装置(100)は、複数の系統のビット列を予め定められた長さに区切ったブロックに、複数の種類の予め定められた処理を行って、送信する整形ブロックの候補である複数の候補ブロックを生... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ