図面 (/)

技術 低速バスタイムスタンプの方法及び回路

出願人 ラティスセミコンダクタコーポレーション
発明者 シャープ-ガイスラーブラッドリー
出願日 2018年12月5日 (1年6ヶ月経過) 出願番号 2018-227937
公開日 2019年4月18日 (1年2ヶ月経過) 公開番号 2019-061709
状態 未査定
技術分野 バス制御 情報転送方式
主要キーワード トリガ作用 遅延トリガ 時間遅延間隔 電子指示 サイドチャンネル CC部分 遅延トリガ信号 トリガ遅延
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年4月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

低速バスタイムスタンプ付与及びトリガ作用のための方法及び回路を提供する。

解決手段

ステム200において、マスタデバイス及びスレーブデバイスは、データライン及びクロックラインを備える通信リンク205を介してインタフェースをとる。マスタデバイスは、クロックライン上のクロック信号を生成及び制御し、同期コマンドをデータラインを通じてスレーブデバイスに送信する。マスタデバイスは、同期コマンドに応じて、各スレーブデバイスで検出されたイベントタイムスタンプ情報を受信する。マスタデバイスは、クロック信号の推移及び周波数を追跡し、タイムスタンプ情報と追跡された推移及び周波数とに基づき、イベントの時間を判定する。さらに、各スレーブデバイスに対して、クロック信号の推移、同期コマンド及び遅延設定情報に基づき、そのスレーブデバイスでトリガ信号を生成するための遅延設定情報を送信する。

概要

背景

集積回路間(I2C)インタフェースは、典型的に、低速周辺集積回路(IC)を高速プロセッサ及びマイクロコントローラに装着するために使用される。低速周辺ICは、一般的に、スレーブデバイスと称される一方で、高速プロセッサ又はマイクロコントローラは、一般的に、マスタデバイスと称される。多くの場合、スレーブデバイスは、センサジャイロスコープコンパスマイクロフォン等の周辺デバイス連結可能である。スレーブデバイスは、スレーブデバイスに連結された周辺デバイスの動作を監視及び/又は制御するように構成可能である。

概要

低速バスタイムスタンプ付与及びトリガ作用のための方法及び回路を提供する。システム200において、マスタデバイス及びスレーブデバイスは、データライン及びクロックラインを備える通信リンク205を介してインタフェースをとる。マスタデバイスは、クロックライン上のクロック信号を生成及び制御し、同期コマンドをデータラインを通じてスレーブデバイスに送信する。マスタデバイスは、同期コマンドに応じて、各スレーブデバイスで検出されたイベントタイムスタンプ情報を受信する。マスタデバイスは、クロック信号の推移及び周波数を追跡し、タイムスタンプ情報と追跡された推移及び周波数とに基づき、イベントの時間を判定する。さらに、各スレーブデバイスに対して、クロック信号の推移、同期コマンド及び遅延設定情報に基づき、そのスレーブデバイスでトリガ信号を生成するための遅延設定情報を送信する。

目的

このアプローチの欠点は、マスタデバイスとスレーブデバイスとの間に多数の追加通信ライン(すなわち、ボードトレース)を要することと、追加の信号ピンを要することである

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

通信リンクに連結され、前記通信リンクを介して、クロック信号及び同期コマンドを送信するマスタデバイスと、前記通信リンクに連結された1つ以上のスレーブデバイスとを備え、各スレーブデバイスは、前記同期コマンドとそのスレーブデバイスで検出されたイベントとの間の前記クロック信号の選択推移数を追跡し、前記同期コマンドとそのスレーブデバイスで検出された前記イベントとの間の経過時間についての情報であって、そのスレーブデバイスにて追跡された前記クロック信号の当該選択推移数に基づく前記情報を生成し、そこで前記マスタデバイスは、前記経過時間についての前記情報を取得し、前記情報に基づいて、前記イベントがそのスレーブデバイスにて検出された時間を導出するシステム

請求項2

前記マスタデバイスは、前記経過時間についての前記情報を受信し、受信した前記経過時間についての前記情報と、前記マスタデバイスで追跡された前記クロック信号の周波数変化間で発生する前記クロック信号の選択推移数とに基づき、前記イベントが前記スレーブデバイスで検出された時間を判定するものである請求項1に記載のシステム。

請求項3

前記通信リンクは、前記クロック信号を伝達する単一のクロックラインと、前記同期コマンドを伝達する単一のデータラインとを備える請求項1に記載のシステム。

請求項4

前記1つ以上のスレーブデバイスは、複数のスレーブデバイスを備え、前記複数のスレーブデバイスの各スレーブデバイスは、対応センサに連結され、スレーブデバイスにて検出された前記イベントは、前記対応センサによる物理的現象の検出に対応する請求項1に記載のシステム。

請求項5

各スレーブデバイスは、前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路を備え、各スレーブデバイスは、前記スレーブデバイスにて前記イベントが検出された後に発生する前記発振器信号の選択推移数を計数し、前記発振器信号の選択推移数に基づき、前記経過時間についての前記情報を生成するものである請求項1に記載のシステム。

請求項6

前記スレーブデバイスは、前記スレーブデバイスでの前記イベントの検出に応じて割り込みを生成するものであり、前記マスタデバイスは、前記割り込みに応じて、前記スレーブデバイスのレジスタから前記経過時間についての前記情報を読み取るリクエストを生成するものであり、前記スレーブデバイスは、前記リクエストに応じて、前記マスタデバイスに対する前記経過時間についての前記情報を生成するものであり、前記マスタデバイスは、前記マスタデバイスのレジスタに、前記通信リンクを介して前記スレーブデバイスから取得された前記経過時間についての前記情報を記憶するものである請求項1に記載のシステム。

請求項7

前記スレーブデバイスは、前記スレーブデバイスでの前記イベントの検出に応じて、割り込みを生成するものであり、前記マスタデバイスは、前記割り込みに応じて、前記スレーブデバイスのレジスタから前記経過時間についての前記情報を読み取るリクエストを生成し、前記1つ以上のスレーブデバイスのうちの他のスレーブデバイスのレジスタから他のタイムスタンプ情報を読み取る他のリクエストを生成するものであり、前記スレーブデバイスは、前記リクエストに応じて、前記マスタデバイスに対する前記経過時間についての前記情報を生成するものであり、前記他のスレーブデバイスは、前記他のリクエストに応じて、前記マスタデバイスに対する前記他のタイムスタンプ情報を生成するものであり、前記マスタデバイスは、前記マスタデバイスのレジスタに、前記スレーブデバイスから前記通信リンクを介して取得した前記経過時間についての前記情報を記憶するものであり、前記マスタデバイスは、前記マスタデバイスの他のレジスタに、前記他のスレーブデバイスから前記通信リンクを介して取得した前記他のタイムスタンプ情報を記憶するものである請求項1に記載のシステム。

請求項8

前記通信リンクに連結されたモニタデバイスをさらに備え、前記モニタデバイスは、前記経過時間についての前記情報を受信し、前記モニタデバイスのレジスタに前記経過時間についての前記情報を記憶し、前記他のタイムスタンプ情報を受信し、前記モニタデバイスの他のレジスタに前記他のタイムスタンプ情報を記憶し、前記経過時間についての前記情報及び前記他のタイムスタンプ情報を前記マスタデバイスに送信する請求項7に記載のシステム。

請求項9

通信リンクに連結し、前記通信リンクを介して、クロック信号及び同期コマンドを送信し、前記通信リンクを介して、前記同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過した前記クロック信号の選択推移数を示すタイムスタンプ情報を受信する、インタフェース回路と、前記同期コマンドと前記同期コマンド後に発生する前記クロック信号の周波数変化との間の前記クロック信号の選択推移の計数を追跡する時間追跡回路と、前記タイムスタンプ情報と前記クロック信号の選択推移の計数とに基づき、前記スレーブデバイスで前記イベントが検出された時間を判定する時間計算回路とを備える装置。

請求項10

前記時間追跡回路は、前記同期コマンドと前記クロック信号の第1の周波数変化との間の前記クロック信号の第1の選択推移の数を計数し、前記同期コマンドと前記クロック信号の第2の周波数変化との間の前記クロック信号の第2の選択推移の数を計数するものであり、前記時間計算回路は、前記クロック信号の前記第1の選択推移の計数と前記クロック信号の前記第2の選択推移の計数とに基づき、前記イベントの前記時間を判定するものである請求項9に記載の装置。

請求項11

前記時間追跡回路は、前記クロック信号の前記第1の周波数変化に先立つ前記クロック信号の周期についての情報を記憶し、前記クロック信号の前記第2の周波数変化に先立つ前記クロック信号の第2の周期についての情報を記憶するものであり、前記時間計算回路は、さらに前記クロック信号の前記第1の周期と前記クロック信号の前記第2の周期とに基づき、前記イベントの前記時間を判定するものである請求項10に記載の装置。

請求項12

前記通信リンクは、前記クロック信号を伝達する単一のワイヤクロックラインと、前記同期コマンドを伝達する単一のワイヤデータラインとを備え、前記インタフェース回路は、前記単一のワイヤクロックラインと前記単一のワイヤデータラインとに連結されるように構成される請求項9に記載の装置。

請求項13

前記インタフェース回路は、前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信し、受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタからの前記タイムスタンプ情報を読み取るリクエストを送信し、当該装置のレジスタに、前記通信リンクを介して取得した前記タイムスタンプ情報を記憶するものである請求項9に記載の装置。

請求項14

前記インタフェース回路は、前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信し、受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタから前記タイムスタンプ情報を読み取るリクエストと他のスレーブデバイスのレジスタから他のタイムスタンプ情報を読み取る他のリクエストとを送信し、前記通信リンクを介して、前記リクエストに応じた前記スレーブデバイスからの前記タイムスタンプ情報と前記他のリクエストに応じた前記他のスレーブデバイスからの前記他のタイムスタンプ情報とを受信し、当該装置のレジスタに、前記通信リンクを介して取得した前記タイムスタンプ情報を記憶し、当該装置の他のレジスタに、前記通信リンクを介して取得した前記他のタイムスタンプ情報を記憶するものである請求項9に記載の装置。

請求項15

クロック信号を伝達する通信リンクに連結するインタフェース回路と、前記通信リンクを介して受信した同期コマンドとイベントの検出との間の前記通信リンク上の前記クロック信号の選択推移数を追跡する制御回路とを備え、前記インタフェース回路は、前記通信リンクを介して、前記同期コマンドと前記イベントの検出との間の経過時間についての情報であって、前記クロック信号の当該選択推移数に基づく情報を送信するものである装置。

請求項16

前記制御回路は、前記同期コマンドに基づき、前記クロック信号の選択推移に揃った選択推移を有する同期パルスを生成する同期パルス回路と、前記同期パルスによる初期化後、前記クロック信号の選択推移毎の計数器回路の値をインクリメントする前記計数器回路と、前記イベントに応じて、前記計数器回路の値を記憶するラッチ回路とをさらに備え、前記経過時間についての前記情報は、少なくとも部分的に前記計数器回路の値に基づくものである請求項15に記載の装置。

請求項17

前記制御回路は、前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路をさらに備え、前記制御回路は、前記イベント後に発生する前記発振器信号の第1の選択推移数を追跡し、前記経過時間についての前記情報は、さらに、前記第1の選択推移数に基づくものである請求項15に記載の装置。

請求項18

前記制御回路は、前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路をさらに備え、前記制御回路は、前記イベントの検出と前記イベントに続く前記クロック信号の第1の選択推移との間の前記発振器信号の第1の選択推移数を追跡するものであり、前記制御回路は、前記イベントの検出と前記クロック信号の前記第1の選択推移に続く前記クロック信号の第2の選択推移との間の前記発振器信号の第2の選択推移数を追跡するものであり、前記経過時間についての前記情報は、さらに前記第1の選択推移数と前記第2の選択推移数とに基づくものである請求項15に記載の装置。

請求項19

当該装置に関連付けられたセンサ入力から前記イベントを検出するイベント検出器をさらに備える請求項15に記載の装置。

請求項20

前記通信リンクは、前記クロック信号を伝達する単一のワイヤクロックラインと、前記同期コマンドを伝達する単一のワイヤデータラインとを備え、前記インタフェース回路は、前記単一のワイヤクロックラインと前記単一のワイヤデータラインとに連結されるように構成される請求項15に記載の装置。

請求項21

前記インタフェース回路は、前記イベントを検出すると、前記通信リンクを介して割り込みを送信し、前記通信リンクを介して、前記割り込みに応じて送信される前記経過時間についての前記情報を読み取るリクエストを受信し、前記リクエストに応じ、前記通信リンクを介して、前記経過時間についての前記情報を送信するものである請求項15に記載の装置。

請求項22

クロック信号及び同期コマンドを生成することと、通信リンクを介して、前記クロック信号及び前記同期コマンドを送信することと、前記通信リンクを介して、前記同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過した前記クロック信号の選択推移数を示すタイムスタンプ情報を受信することと、前記同期コマンドと前記同期コマンド後に発生した前記クロック信号の周波数変化との間の前記クロック信号の選択推移の計数を追跡することと、前記タイムスタンプ情報と前記クロック信号の当該選択推移の計数とに基づき、前記スレーブデバイスで前記イベントが検出された時間を判定することとを含む方法。

請求項23

前記同期コマンドと前記クロック信号の第1の周波数変化との間の前記クロック信号の第1の選択推移の数を計数することと、前記同期コマンドと前記クロック信号の第2の周波数変化との間の前記クロック信号の第2の選択推移の数を計数することと、前記クロック信号の前記第1の選択推移の計数と前記クロック信号の前記第2の選択推移の計数とに基づき、前記イベントの前記時間を判定することとをさらに含む請求項22に記載の方法。

請求項24

前記クロック信号の前記第1の周波数変化に先立つ前記クロック信号の周期についての情報を記憶することと、前記クロック信号の前記第2の周波数変化に先立つ前記クロック信号の第2の周期についての情報を記憶することと、さらに前記クロック信号の前記第1の周期と前記クロック信号の前記第2の周期とに基づき、前記イベントの前記時間を判定することとをさらに含む請求項22に記載の方法。

請求項25

前記通信リンクを介して、マスタデバイスにて、前記スレーブデバイスからの割り込みを受信することと、受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタからタイムスタンプ情報を読み取るリクエストを送信することと、前記マスタデバイスのレジスタに、前記通信リンクを介して取得した前記タイムスタンプ情報を記憶することとをさらに含む請求項22に記載の方法。

請求項26

前記通信リンクを介して、前記スレーブデバイスからの割り込みを受信することと、受信した前記割り込みに応じ、前記通信リンクを介して、前記スレーブデバイスのレジスタから前記タイムスタンプ情報を読み取るリクエストと、他のスレーブデバイスのレジスタから他のタイムスタンプ情報を読み取る他のリクエストとを送信することと、前記通信リンクを介して、前記リクエストに応じた前記スレーブデバイスからの前記タイムスタンプ情報と、前記他のリクエストに応じた前記他のスレーブデバイスからの前記他のタイムスタンプ情報とを受信することと、マスタデバイスのレジスタに、前記通信リンクを介して取得した前記タイムスタンプ情報を記憶することと、前記マスタデバイスの他のレジスタに、前記通信リンクを介して取得した前記他のタイムスタンプ情報を記憶することとをさらに含む請求項22に記載の方法。

請求項27

クロック信号を伝達する通信リンクに連結し、前記通信リンクを介して同期コマンド及び第1の遅延設定情報を受信するインタフェースと、前記同期コマンド後の前記クロック信号の選択推移数を追跡し、当該選択推移数が前記第1の遅延設定情報に示される遅延設定に達したことに応じてトリガ信号を生成する制御回路とを備える装置。

請求項28

前記制御回路は、前記同期コマンドの検出に応じてリセットされ、前記クロック信号の選択推移毎にインクリメントされる値を有する計数器回路と、前記計数器の前記値と前記第1の遅延設定情報との比較を行う比較器回路とをさらに備え、前記トリガ信号は、前記比較に基づいて生成される請求項27に記載の装置。

請求項29

前記インタフェースは、前記通信リンクを介して第2の遅延設定情報をさらに受信するものであり、前記制御回路は、前記クロック信号の周波数より高い周波数を有する発振器信号を生成する発振器回路をさらに備え、前記制御回路は、前記クロック信号の前記選択推移数が前記第1の遅延設定情報に示される遅延設定に達した後に発生する前記発振器信号の選択推移数を追跡するものであり、前記制御回路は、さらに前記発振器信号の選択推移数が前記第2の遅延設定情報に示される遅延設定に達したことに応じて、前記トリガ信号を生成するものである請求項27に記載の装置。

請求項30

前記トリガ信号は、当該装置に関連付けられた変換器の動作のトリガとなる請求項27に記載の装置。

請求項31

クロック信号を伝達する通信リンクを介して、同期コマンド及び第1の遅延設定情報を受信することと、前記同期コマンド後の前記クロック信号の選択推移数を追跡することと、当該選択推移数が前記第1の遅延設定情報に示される遅延設定に達したことに応じて、トリガ信号を生成することとを含む方法。

請求項32

前記同期コマンドの検出に応じて値をリセットすることと、前記クロック信号の選択推移毎に前記値をインクリメントすることと、前記値と前記第1の遅延設定情報との比較を行うことと、前記比較に基づき、前記トリガ信号を生成することとをさらに含む請求項31に記載の方法。

請求項33

前記通信リンクを介して、第2の遅延設定情報を受信することと、前記クロック信号の周波数より高い周波数を有する発振器信号を生成することと、前記クロック信号の前記選択推移数が前記第1の遅延設定情報に示される遅延設定に達した後に発生する前記発振器信号の選択推移数を追跡することと、さらに前記発振器信号の前記選択推移数が前記第2の遅延設定情報に示される遅延設定に達したことに応じて、前記トリガ信号を生成することとをさらに含む請求項31に記載の方法。

請求項34

通信リンクに連結し、前記通信リンクを介して、クロック信号及び同期コマンドを送信し、前記通信リンクを介して、前記同期コマンドと前記通信リンクに連結された1つ以上のスレーブデバイスにおけるトリガ信号の生成との間に発生する前記クロック信号の選択推移数を示す遅延設定情報を送信する、インタフェース回路を備える装置。

請求項35

前記インタフェース回路は、前記通信リンクを介して、前記同期コマンドの送信に先立ち、前記遅延設定情報を含むコマンドを送信するものである請求項34に記載の装置。

請求項36

前記遅延設定情報は、前記トリガ信号を生成するための粗い時間分解能と細かい時間分解能を示す粗い遅延設定情報と細かい遅延設定情報とを含む請求項34に記載の装置。

請求項37

前記インタフェース回路は、前記通信リンクを介して、前記同期コマンドと前記1つ以上のスレーブデバイスのうちの第1のスレーブデバイスにおける第1のトリガ信号の生成との間に発生する前記クロック信号の選択推移数を示す第1の遅延設定情報を送信し、前記通信リンクを介して、前記同期コマンドと前記1つ以上のスレーブデバイスのうちの第2のスレーブデバイスにおける第2のトリガ信号の生成との間に発生する前記クロック信号の選択推移数を示す第2の遅延設定情報を送信するものである請求項34に記載の装置。

請求項38

前記同期コマンド後に発生することが期待される前記クロック信号の周波数変化に基づき、前記遅延設定情報を生成するトリガ遅延設定回路をさらに備える請求項34に記載の装置。

請求項39

マスタデバイスから、通信リンクを介して、クロック信号及び同期コマンドを送信することと、前記通信リンクを介して、前記同期コマンドと前記通信リンクに連結された1つ以上のスレーブデバイスにおけるトリガ信号の生成との間に発生する前記クロック信号の選択推移数を示す遅延設定情報を送信することとを含む方法。

請求項40

前記遅延設定情報を送信することは、前記同期コマンドを送信することに先立って、前記通信リンクを介して、前記遅延設定情報を含むコマンドを送信することを含む請求項39に記載の方法。

請求項41

前記遅延設定情報は、前記トリガ信号を生成するための粗い時間分解能と細かい時間分解能を示す粗い遅延設定情報と細かい遅延設定情報とを含む請求項39に記載の方法。

請求項42

前記同期コマンド後に発生することが期待される前記クロック信号の周波数変化に基づき、前記遅延設定情報を生成することをさらに備える請求項39に記載の方法。

技術分野

0001

本開示は、低速バスメッセージプロトコル全般に関連し、特に、低速バスタイムスタンプ付与及びトリガ作用のための方法及び回路に関連する。

背景技術

0002

集積回路間(I2C)インタフェースは、典型的に、低速周辺集積回路(IC)を高速プロセッサ及びマイクロコントローラに装着するために使用される。低速周辺ICは、一般的に、スレーブデバイスと称される一方で、高速プロセッサ又はマイクロコントローラは、一般的に、マスタデバイスと称される。多くの場合、スレーブデバイスは、センサジャイロスコープコンパスマイクロフォン等の周辺デバイス連結可能である。スレーブデバイスは、スレーブデバイスに連結された周辺デバイスの動作を監視及び/又は制御するように構成可能である。

発明が解決しようとする課題

0003

I2Cメッセージプロトコルにおいて、2つ以上のスレーブデバイスによる同時動作では、I2C低速シリアルバスとは独立した共通トリガ信号(例えば、マスタデバイスによって生成される)を利用することができる。同様に、いつイベント(例えば、スレーブデバイスに連結された周辺デバイスによって実施される測定)が発生したかを判定するために、各スレーブデバイスは、マスタデバイスにフィードバックを行う専用ラインを使用して、そのイベントが発生した時間をマスタデバイスに信号送信する。マスタデバイスは、各スレーブデバイスに対して、スレーブデバイスからイベントマーカ信号を受信した実際のタイムクロック(すなわち、イベントの時間、又はイベントのタイムスタンプ)の状態を獲得することができる。このアプローチの欠点は、マスタデバイスとスレーブデバイスとの間に多数の追加通信ライン(すなわち、ボードトレース)を要することと、追加の信号ピンを要することである。

課題を解決するための手段

0004

本開示の特定の実施形態では、システムを提供する。このシステムは、通常、通信リンクに連結され、通信リンクを介して、クロック信号及び同期コマンドを送信するマスタデバイスと、通信リンクに連結された1つ以上のスレーブデバイスとを備え、各スレーブデバイスは、同期コマンドとそのスレーブデバイスで検出されたイベントとの間のクロック信号の選択推移(selected transitions)の数を追跡(track)し、同期コマンドとそのスレーブデバイスで検出されたイベントとの間の経過時間についての情報であって、そのスレーブデバイスにて追跡されたクロック信号の選択推移数に基づく情報を生成し、マスタデバイスは、経過時間についての情報を取得し、イベントがそのスレーブデバイスにて検出された時間を導出する。

0005

本開示の特定の実施形態では、装置を提供する。この装置は、通常、通信リンクに連結し、通信リンクを介して、クロック信号及び同期コマンドを送信し、通信リンクを介して、同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過したクロック信号の選択推移数を示すタイムスタンプ情報を受信するインタフェース回路と、同期コマンドと同期コマンド後に発生するクロック信号の周波数変化との間のクロック信号の選択推移の計数を追跡する時間追跡回路と、タイムスタンプ情報とクロック信号の選択推移の計数とに基づき、スレーブデバイスでイベントが検出された時間を判定する時間計算回路とを備える。

0006

本開示の特定の実施形態では、装置を提供する。この装置は、通常、クロック信号を伝達する通信リンクに連結するインタフェース回路と、通信リンクを介して受信した同期コマンドとイベントの検出との間の通信リンク上のクロック信号の選択推移数を追跡する制御回路とを備え、インタフェース回路は、通信リンクを介して、同期コマンドとイベントの検出との間の経過時間についての情報であって、クロック信号の選択推移数に基づく情報を送信する。

0007

本開示の特定の実施形態では、方法を提供する。この方法は、通常、クロック信号及び同期コマンドを生成することと、通信リンクを介して、クロック信号及び同期コマンドを送信することと、通信リンクを介して、同期コマンドとスレーブデバイスでイベントが検出された瞬間との間で経過したクロック信号の選択推移数を示すタイムスタンプ情報を受信することと、同期コマンドと同期コマンド後に発生したクロック信号の周波数変化との間のクロック信号の選択推移の計数を追跡することと、タイムスタンプ情報とクロック信号の選択推移の計数とに基づき、スレーブデバイスでイベントが検出された時間を判定することとを備える。

0008

本開示の特定の実施形態では、装置を提供する。この装置は、通常、クロック信号を伝達する通信リンクに連結し、通信リンクを介して同期コマンド及び第1の遅延設定情報を受信するインタフェースと、同期コマンド後のクロック信号の選択推移数を追跡し、選択推移数が第1の遅延設定情報に示される遅延設定に達したことに応じてトリガ信号を生成する制御回路とを備える。

0009

本開示の特定の実施形態では、方法を提供する。この方法は、通常、クロック信号を伝達する通信リンクを介して、同期コマンド及び第1の遅延設定情報を受信することと、同期コマンド後のクロック信号の選択推移数を追跡することと、選択推移数が第1遅延設定情報に示される遅延設定に達したことに応じて、トリガ信号を生成することとを備える。

0010

本開示の特定の実施形態では、装置を提供する。この装置は、通常、通信リンクに連結し、通信リンクを介して、クロック信号及び同期コマンドを送信し、通信リンクを介して、同期コマンドと通信リンクに連結された1つ以上のスレーブデバイスにおけるトリガ信号の生成との間に発生するクロック信号の選択推移数を示す遅延設定情報を送信するインタフェース回路を備える。

0011

本開示の特定の実施形態では、方法を提供する。この方法は、通常、マスタデバイスから、通信リンクを介して、クロック信号及び同期コマンドを送信することと、通信リンクを介して、同期コマンドと通信リンクに連結された1つ以上のスレーブデバイスにおけるトリガ信号の生成との間に発生するクロック信号の選択推移数を示す遅延設定情報を送信することとを備える。

図面の簡単な説明

0012

図1は、本開示の実施形態に係る、I3Cベース通信リンクを介して複数のスレーブデバイスとインタフェースをとったI3Cマスタデバイスを示す概略図である。
図2は、本開示の実施形態に係る、タイムスタンプ付与及び遅延トリガを可能にするI3Cベース通信リンクを介してスレーブデバイスとインタフェースをとったマスタデバイスを備えるシステムの概略図である。
図3は、本開示の実施形態に係る、タイムスタンプ同期コマンドに関連した例としてのタイムスタンプ同期コマンドとI3Cシリアルバスを駆動する波形とを示している。
図4は、本開示の実施形態に係る、スレーブデバイスにおいて時間同期を実施する回路の例としての概略である。
図5は、本開示の実施形態に係る、時間同期の分解能を向上するためにスレーブデバイスで実施されてもよい発振器回路の例としての概略である。
図6は、本開示の実施形態に係る、スレーブデバイスで実施されてもよいタイムスタンプ付与を実施する回路の例としての概略である。
図7は、本開示の実施形態に係る、マスタデバイスによる複数のスレーブデバイスからのイベントの時間の獲得及び読取を示す例としての図である。
図8は、本開示の実施形態に係る、マスタデバイス及び/又はモニタデバイスによる複数のスレーブデバイスからのイベントの時間の獲得及び読取を示す例としての図である。
図9は、本開示の実施形態に係る、発振器回路(例えば、図5の発振器回路)を備えないスレーブデバイスにおけるタイムスタンプ付与を実施する回路の例としての概略である。
図10は、本開示の実施形態に係る、スレーブデバイスで遅延トリガを実施する回路の例としての概略である。
図11は、本開示の実施形態に係る、マスタデバイスにより複数のスレーブデバイスでのイベントの時間を制御する例としての図である。
図12は、本開示の実施形態に係る、タイムスタンプ付与をサポートするためにマスタデバイスで実施されてもよい回路の例としての概略である。
図13は、本開示の実施形態に係る、参照(reference)クロック信号の変化にタイムスタンプ付与を行うためにマスタデバイスにおいて実施される方法を示す図である。
図14は、本開示の実施形態に係る、マスタデバイスで実施されてもよいタイムスタンプ付与を行う方法を示すフローチャートである。
図15は、本開示の実施形態に係るスレーブデバイスで実施されてもよい遅延トリガのための方法を示すフローチャートである。
図16は、本開示の実施形態に係るマスタデバイスで実施されてもよい遅延トリガのための方法を示すフローチャートである。

0013

図面は、例示のみを目的として、本開示の実施形態を示している。当業者は、以下の説明から、本明細書に記載の開示の原則又は謳われている利点から逸脱することなく、本明細書に示される構造及び方法の代替実施形態が採用されてもよいことを容易に認識するであろう。

実施例

0014

本開示の実施形態は、改良型の集積回路間(I2C)メッセージプロトコルであるI3Cメッセージプロトコル等のメッセージ送付プロトコルに応じて、マスタデバイスとの連携で動作する複数のスレーブデバイスを同期させることに関連する。本明細書に提示の複数のスレーブデバイスの同期により、スレーブデバイスで検出されたイベントの正確なタイムスタンプ付与を提供することができ、複数のスレーブデバイスで遅延トリガ作用されたイベントの効率的な開始を提供することができる。

0015

本開示の特定の実施形態では、スレーブデバイスに連結された周辺デバイスの同時読取/動作を開始することをサポートする。例えば、本明細書に提示の方法及び回路は、(一対のスレーブデバイスに連結された)ジャイロスコープ及び磁気コンパスをともに回転対象物上に配置しつつ、ジャイロスコープ及び磁気コンパス間の測定を同期させることができる。本開示に提示の方法及び回路は、複数のスレーブデバイスにおける遅延トリガイベントも始動することができ、トモグラフィに役立てることができる。

0016

本開示の実施形態によると、複数のスレーブデバイスは、以下にさらに詳述する通り、I3C時間同期トリガ作用を介して同期動作(例えば、測定)を始動することができる。このように、イベントを同期するサイドチャンネルニーズをなくすことができる。すべてのスレーブデバイスに同時にトリガ作用可能であるため、時間単位又はローカルクロック信号に対する懸念がない。より一般的には、本開示の実施形態では、予め定められた期間の終了時、イベントにトリガ作用させる各スレーブデバイスでタイマを開始する時間同期コマンドの使用をサポートする。時間同期コマンドに先行してもよい指示コマンドにより、各スレーブデバイスにおけるトリガ作用イベントに対する時間遅延を設定することができる。

0017

本開示の例としての実施形態によると、携帯電話ベースのトモグラフィを考慮することができる。各スレーブデバイスは、変換器(例えば、電話後方に配置される)のアレイのうちの1つの変換器を駆動してもよく、変換器は、上述の個々の時間遅延間隔の終了時(例えば、ビーム成形のための制御位相まで)、(例えば、スレーブデバイスからのトリガ信号に基づき)音響パルスを生成する。その後すぐに、各変換器は、反射波形を受信してもよく、反射波形の各特徴(例えば、先のコマンドで規定された通り、事前設定タイムアパーチャ内であり、且つ、事前送信された大きさ/派生/第2の派生の限度内である)には、タイムスタンプを付与することができ、これがスレーブデバイスのレジスタに記録される。その後、マスタデバイスは、各スレーブデバイスにポーリングを行い、記憶されたタイムスタンプ付与されたデータを読み戻してもよい。例えば、特定数のトリガ作用/タイムスタンプ付与の動作の後、腹部内(又は、その他いずれかの内臓)の画像を作成するのに十分な動作が行われる。

0018

本開示の実施形態によると、読取にタイムスタンプを付与するのに使用される、異なるスレーブデバイスにおける独立のクロック信号及び計数器回路を同期することができる。このように、異なるセンサからのイベントは正確に時間的に相関させられ得る。例えば、I3Cマイクロフォンのアレイによって生成された複数の測定を相関させて、音(例えば、「拍手」)が発生する方向を判定することができ、アレイ中の各マイクロフォンは、独自のクロック信号を有することができる。

0019

本開示の実施形態では、新たな共通コマンドコード(CCC)シリアルバスコマンド、すなわち、時間同期のための「時間同期」コマンドの利用をサポートする。いくつかの実施形態において、マスタデバイスは、時間同期CCCを発行して、すべてのスレーブデバイスを、シリアルクロックライン(SCL)バスを駆動するクロック信号の特定選択推移(例えば、立ち下がりエッジ)に同期させてもよい。各スレーブデバイスは、時間同期CCCが検出された後、SCL信号のすべての選択推移を計数するように構成されてもよく、タイムスタンプ付与イベントのためのタイムマーカとしてSCLクロック信号の選択推移を使用してもよい。マスタデバイスは、(安定的)時間ベースに対するSCLクロック信号の推移周期も監視しつつ、時間同期CCC検出後のSCLクロック信号のすべての選択推移を計数してもよい。マスタデバイスは、タイムスタンプデータバストラフィックも監視し、タイムスタンプデータを収集し、時間ベースに対するスレーブデバイスで検出されたイベント(例えば、センサ測定)のタイミングを判定する計算を実施してもよい。他の実施形態では、マスタデバイスとは別体のモニタデバイスが、SCL推移の計数と、タイムスタンプ付与されたデータの収集とを実施してもよい。

0020

本開示の実施形態では、正確なタイムスタンプ付与及びトリガ作用を促進する。1つ以上の実施形態において、タイムスタンプ付与については、スレーブデバイスが、センサを監視し、感知されたイベントが発生した時間(計数)を記録してもよい。1つ以上の他の実施形態において、トリガ作用については、マスタデバイスは、グループ内のすべてのスレーブデバイスに対するコマンドを発行して、正確な時間(計数)で特定の動作を始動してもよい。これは、アクションが起こった後の時間遅延の始動であってもよく、時間遅延がスレーブデバイス毎に異なる遅延値に事前設定されてもよいことに留意しなければならない。

0021

図1は、本開示の実施形態に係る、複数のスレーブデバイス104とインタフェースをとったマスタデバイス102を示す概略図100である。1つ以上の実施形態において、各スレーブデバイス104は、低速周辺集積回路(IC)であってもよく、マスタデバイス102は、より高速プロセッサ又はマイクロコントローラであってもよい。一実施形態において、マスタデバイス102は、マスタデバイス102に対するクロック信号108を生成するリアルタイム(real time)クロックソース106に連結されてもよい。他の実施形態において、マスタデバイス102は、クロック信号を生成する内部クロック信号ソースを備えてもよい。

0022

図1に示される通り、マスタデバイス102は、通信リンク110を介してスレーブデバイス104とインタフェースをとってもよい。いくつかの実施形態において、通信リンク110は、シリアルデータライン(SDA)バス112及びSCLバス114を備える2線式通信リンクである。SDAバス112は、I3C等の通信プロトコルに応じたシングルエンド信号を使用して、マスタデバイス102とスレーブデバイス104との間でコマンド及び/又はデータを伝達するのに採用されてもよい単線バスである。SCLバス114は、マスタデバイス102によって生成及び/又は制御されてもよいシングルエンドクロック信号(例えば、クロック信号108)を伝達するために利用されてもよい単線バスである。クロック信号108は、SDAバス112上のコマンド及び/又はデータを送受信するためのタイミング基準として使用される。各スレーブデバイス104は、そのスレーブデバイス104によって制御される周辺デバイス(例えば、変換器、マイクロフォン、センサ等)に連結されてもよい。

0023

いくつかの実施形態については、以下にさらに詳述する通り、マスタデバイス102は、スレーブデバイス104に連結された装置(例えば、センサ)から正確にタイムスタンプを読み取る(イベント)ために、SDAバス112を介して時間同期コマンドを発行し、異なるスレーブデバイス104におけるクロック信号の選択推移のローカル計数(例えば、クロック信号の立ち下がりエッジ)を同期させてもよい。各イベントのリアルタイム発生を計算するために、各スレーブデバイス104にローカルに記憶されたタイムスタンプ付与イベントが(例えば、SDAバス112を介して)マスタデバイス102に提供されてもよく、広範囲リアルタイムは、クロック信号108(例えば、SCLバス114によって伝達される信号)の推移に基づき、マスタデバイス102によって正確に追跡可能である。このように、異なるスレーブデバイス104に連結された異なるセンサからのイベント(例えば、測定)は、マスタデバイス102において時間的に正確に相関可能である。

0024

他のいくつかの実施形態については、以下にさらに詳述する通り、複数のスレーブデバイス104は、マスタデバイス102によって(例えば、SDAバス112を介して適切なコマンドを送信することによって)制御された時間同期トリガ作用を介して、同期動作(例えば、測定)を始動することができる。そこで、動作(イベント)を同期させるためのマスタデバイス102とスレーブデバイス104との間のサイド通信チャンネルのニーズをなくすことができる。

0025

図2は、本開示の実施形態に係る、タイムスタンプ付与及び遅延トリガを可能にしてもよい、通信リンク205を介してスレーブデバイス204とインタフェースをとるマスタデバイス202を備えるシステム200の概略図である。いくつかの実施形態では、マスタデバイス202が図1に示されるマスタデバイス102に対応してもよく、スレーブデバイス204が図1に示されるスレーブデバイス104のいずれかに対応してもよい。図2には1つのスレーブデバイス204が示されているが、本開示の実施形態は、複数のスレーブデバイス204がマスタデバイス202にインタフェースをとることをサポートしている。図2に示される通り、通信リンク205は、SDAバス206とSCLバス208を備えてもよい。図2にさらに示される通り、マスタデバイス202及びスレーブデバイス204がともに、SDAバス206を駆動してもよく、マスタデバイス202のみが、SCLバス208によって伝達されてもよいクロック信号(以降、SCLクロック信号208と称する)を提供及び制御してもよい。以下にさらに詳述する通り、スレーブデバイス204は、SDAバス206を介してマスタデバイス202と通信してもよく、スレーブデバイス204は、スレーブデバイス204によって検出されたイベントのタイムスタンプ付与、及び/又は、同期遅延トリガのためにSCLクロック信号208を利用してもよい。

0026

いくつかの実施形態において、マスタデバイス204は、SDAバス206を介して単一データレート(SDR)コマンド210をスレーブデバイス204にブロードキャストしてもよい。1つ以上の実施形態において、SDRコマンド210は、時間同期CCCを備えてもよい。(例えば、復号化論理回路212により)SDRコマンド210の復号化に際して、スレーブデバイス204は、復号化されたSDRコマンド210に応じて動作してもよい。一実施形態において、時間追跡/トリガ制御回路214にて時間同期CCCを検出してもよい。以下にさらに詳述する通り、検出された時間同期CCCに基づき、時間同期の開始とイベントが発生して検出されるまでの時間追跡とのために、時間同期マーカ(図示せず)が時間追跡/トリガ制御回路214によって生成されてもよい。図2に示される通り、スレーブデバイス204は、環境特性の測定を示すセンサ出力信号218を生成するセンサ216に連結されてもよい。イベント検出器回路220は、センサ出力信号218からイベント発生を検出し、イベント検出時に低ロジックレベルから高ロジックレベルに切り替えるイベント検出信号222を生成する。

0027

いくつかの実施形態において、時間追跡/トリガ制御回路214は、時間同期マーカ(図示せず)によって示されてもよい、時間同期の開始を参照してイベント(例えば、センサの測定)222の発生にタイムスタンプを付与するように構成されてもよい。以下にさらに詳述する通り、時間追跡/トリガ制御回路214は、少なくとも部分的にマスタデバイス202によって生成及び制御されてもよいSCLクロック信号208(すなわち、参照クロック信号)の選択推移に基づき、イベント222のタイムスタンプ付与を実施してもよい。時間追跡/トリガ制御回路214は、イベント222のタイムスタンプ224を記憶してもよい。図2に示され、以下にさらに詳述する通り、通信論理回路226は、(例えば、SDAバス206に他のトラフィックがないとき)タイムスタンプ224の値を読み取りタイムスタンプ値224をSDAバス206に提供してもよい。さらに図2に示される通り、通信論理回路226及び復号化論理回路212は、スレーブデバイス204をSDAバス206に連結するインタフェース228を示す。

0028

いくつかの実施形態において、時間同期CCCでSDRコマンド210をブロードキャストするのに先立って、マスタデバイス202は、スレーブデバイス204によってトリガ信号を生成するための時間遅延を判定する遅延設定情報で、スレーブデバイス204に他のSDRコマンドを(例えば、SDAバス206を介して)通信してもよい。図2に示される通り、トリガ遅延設定回路230は、時間同期CCCを伴うSDRコマンド210とスレーブデバイス204におけるトリガ信号の生成との間で発生するSCLクロック信号208の選択推移数の形態でトリガ遅延を示す遅延設定情報232を生成する。一実施形態において、トリガ遅延設定回路230は、時間同期CCCを伴うSDRコマンド210の後に発生することが期待されるSCLクロック信号208の周波数変化に基づき、遅延設定情報232を生成する。SCLクロック信号208に期待される周波数変化についての情報は、マスタデバイス202において既知である。マスタデバイス通信インタフェース236のエンコーダ234は、SDRコマンド210内の遅延設定情報232を符号化する。符号化された遅延設定情報232を伴うSDRコマンド210は、その後、SDAバス206を介して1つ以上のスレーブデバイス204にブロードキャストされて遅延トリガを始動させる。さらに図2に示される通り、スレーブデバイス204の復号化論理回路212が、他のSDRコマンド210内で符号化された時間同期CCCの検出が後続するSDRコマンド210(例えば、粗い遅延設定及び細かい遅延設定)内でマスタデバイス202によって提供される遅延設定情報を一旦復号化すると、時間追跡/トリガ制御回路214は、以下にさらに詳述する通り、提供された遅延設定情報に基づいて判定される時間遅延を伴う遅延トリガ信号238を生成するように構成されてもよい。一実施形態において、遅延トリガ信号238は、スレーブデバイス204に連結された周辺デバイスの動作(例えば、測定)、例えば、スレーブデバイス204に連結された出力変換器240の動作を始動してもよい。

0029

いくつかの実施形態において、図2に示されるマスタデバイス202の時間追跡回路242は、同期信号244上に生成された時間同期マーカから開始するリアルタイムを追跡するように構成されてもよい。エンコーダ234は、同期信号244を符号化して時間同期CCCを伴うSDRコマンド210を生成した後、これがSDAバス206を介して1つ以上のスレーブデバイス204にブロードキャストされて時間同期が始動されてもよい。同期CCCブロードキャスト246(すなわち、時間同期CCC)も、時間追跡回路242内で検出されてもよく、その後、SLCクロック信号208の選択推移数の追跡に基づき、マスタデバイス202におけるシステム参照時間追跡の開始を示す時間同期マーカを生成してもよい。

0030

いくつかの実施形態において、時間追跡回路242内の計数器回路248は、SCLクロック信号208の選択推移(例えば、立ち下がりエッジ)数の追跡を継続するように構成されてもよい。SCLクロック信号208の各周波数について、SCL信号208の選択推移数(例えば、SCL計数C0として図2に示される)は、ラッチ250に保存され、周波数変化(COF)信号252によって制御されてもよい。以下にさらに詳述する通り、SCL計数C0は、時間同期マーカとSCLクロック信号208の周波数変化に先立つSCLクロック信号208の最終選択推移(例えば、立ち下がりエッジ)との間のSCLクロック信号208の選択推移数を表してもよい。SCLクロック信号208の周波数変化後毎に、更新されたSCL計数C0がラッチ250に記憶されてもよく、これがCOF信号252に制御される。更新されたSCL計数C0は、時間同期マーカとSCLクロック信号208の周波数変化に先立つSCLクロック信号208の最終選択推移との間のSCLクロック信号208の選択推移数を示してもよい。SCLクロック信号208の周波数変化毎に、且つ、対応するCOF信号252に基づいて、SCL計数C0の以前の(古い)値もレジスタファイル(例えば、ルックアップテーブル)254に保存されてもよい。そこで、レジスタファイル254は、SCLクロック信号208のN個の異なる周波数に対応するSCL計数C0(例えば、値CNT_1、CNT_2、...CNT_N)の異なる値を含んでもよい。レジスタファイル254に記憶された各値CNT_iは、SCLクロック信号208の各周波数の周期を符号化する値Tiとも関連付けられてもよい。従って、レジスタファイル254に記憶されたCNT_i及びTi(i=1、...、N)の値は、時間同期マーカからのシステム参照時間についての情報を提供してもよい。

0031

いくつかの実施形態において、マスタデバイス202は、SDAバス206を介して、スレーブデバイス204で検出されたイベント222のタイムスタンプ224についての情報を受信してもよい。マスタデバイス202は、タイムスタンプ224で(例えば、リアルタイム計算回路256にて)相関する時間同期マーカの始動から追跡されたシステム参照時間についてレジスタファイル254に記憶された情報を使用して、イベント222の発生の精密な広範囲(システム)時間258を判定してもよい。計算された時間258は、マスタデバイス202における時間同期マーカの始動から開始するSCLクロック信号208の選択推移に基づいて測定された広範囲時間を表す。一実施形態において、SCLクロック信号208は、調整可能なクロック発生器260によってマスタデバイス202で生成されてもよく、SCLクロック信号208の所望の周期についての指示262(例えば、指示Ti)に基づき、SCLクロック信号208の周波数を提供してもよい。

0032

上述の通り、本開示の実施形態では、新たなタイムスタンプ同期CCCブロードキャストコマンドをメッセージプロトコルに追加することをサポートする。マスタデバイス202は、SDAバス206を介してタイムスタンプ同期コマンドを発行し、クロック信号駆動SCLバスの特定選択推移(例えば、立ち下がりエッジ)に対してSDAバス206に連結された1つ以上のスレーブデバイス204を同期させてもよい。図3は、本開示の実施形態に係る、タイムスタンプ同期コマンド300との関連で、例としてのタイムスタンプ同期コマンド300と、SDAバス及びSCLバスを駆動する信号の波形とを示している。タイムスタンプ同期コマンド300は、マスタデバイス202によって始動されてもよく、SDAバス206を介して1つ以上のスレーブデバイス204にブロードキャストしてもよい。図3に示される通り、タイムスタンプ同期コマンド300の開始部分302には、値0×7E)で示されるブロードキャスト部分304が後続してもよい。マスタデバイスは、ブロードキャスト部分304の終了に向かって、スレーブデバイスに書き込み動作(「W」)を信号送信してもよく、少なくとも1つのスレーブデバイスは、タイムスタンプ同期コマンド300のブロードキャスト部分304の受信確認のために、SDAバスの書き込み動作(「W」)に確認(ACK)で応答してもよい。

0033

図3に示される通り、タイムスタンプ同期コマンド300のSDRコマンドCCC部分306は、ブロードキャスト部分304に後続してもよい。コマンドコード0×28は、タイムスタンプ同期コマンドに対応する。部分308(例えば、「T」ビット)は、SDAバス上の特定の信号波形310に関連付けられてもよい。タイムスタンプ同期コマンド300の「T」ビットの間、SCLクロック信号の第1の選択推移(例えば、立ち上がりエッジ)において、スレーブデバイス204は、時間同期CCC312を検出してもよい。SCLクロック信号の次の選択推移(例えば、立ち下がりエッジ)は、時間同期マーカ314を表してもよく、これはスレーブデバイス204でも検出される。以下にさらに詳述する通り、時間同期マーカ314は、1つ以上のスレーブデバイス204の、マスタデバイス202によって生成されたシステム参照時間ベースへの、同期が開始する瞬間を表してもよい。さらに図3に示される通り、タイムスタンプ同期コマンド300は、SDAバスを介してスレーブデバイス204からのデータ読取を始動する部分316で終了してもよい。

0034

いくつかの実施形態において、以下にさらに詳述する通り、時間同期マーカ314は、複数のスレーブデバイスがタイムスタンプ付与イベントのために同期を行う手段を提供する。時間同期マーカ314はまた、複数のスレーブデバイスに時間同期トリガ作用を介して同時動作(例えば、測定)を始動させてもよい。結果として、イベントを同期するためのマスタデバイスとスレーブデバイスとの間のサイドチャンネルのニーズをなくすことができる。トリガ作用を行う場合において、すべてのスレーブデバイスが同時にトリガ作用されるために、時間単位又はローカルクロックに対する懸念がないことに留意しなければならない。

0035

他のいくつかの実施形態において、スレーブデバイスで検出されたイベントのタイムスタンプ付与は、時間同期マーカ314に基づき、サポートされてもよい。以下にさらに詳述する通り、スレーブデバイス内の制御回路は、時間同期マーカ314に基づいて初期化されてもよく、SCLクロック信号の選択推移数を追跡するように構成されてもよい。イベントが一旦検出されると、追跡されたSCLクロック信号の選択推移数は、後にマスタデバイスに読み戻されるように、スレーブデバイスのローカルメモリ内に保存されてもよい。マスタデバイスは、SCLクロック信号を生成及び制御するが、SCLクロック信号の選択推移数の追跡を継続してもよく、イベント発生の広範囲システム時間を判定するために、その計数を、スレーブデバイスから読み戻された、保存されたタイムスタンプ計数と相関させてもよい。

0036

図4は、本開示の実施形態に係る、スレーブデバイス204等のスレーブデバイスにおいて時間同期を実施するための回路400の例としての概要である。いくつかの実施形態において、回路400は、図2に示される時間追跡/トリガ制御回路214の一部であってもよい。フリップフロップ420は、(時間)同期CCCが検出されるとき、すなわち、パルス406の立ち上がりエッジが検出されるとき、リセットライン404上に同期パルス402を出力する。再び図2を参照すると、同期CCC検出パルス406は、時間同期コマンド210の検出に際して、スレーブデバイス204の復号化論理回路212で生成されてもよい。同期パルス402の選択推移は、図4に示される立ち下がりエッジ408であるが、時間同期マーカを表してもよい。再び図3を参照すると、時間同期マーカ314は、時間同期CCCの検出に続くタイムスタンプ同期コマンド300の「T」ビットの間、SCLクロック信号の選択推移に揃えられてもよい。そこで、図4に示される通り、時間同期マーカは、同期CCCの検出を示すパルス406の立ち上がりエッジに続くSCLクロック信号412の選択推移410に揃えられてもよい。

0037

いくつかの実施形態において、リセットライン404に存在する同期パルス402は、計数器414の出力における波形416で示される通り、計数器414をすべてゼロにリセットしてもよい。計数器414は、すべてゼロにリセットされた後、SCLクロック信号412の選択推移毎(例えば、立ち下がりエッジ毎)にインクリメントする。本明細書に提示され、図4に示されたアプローチは、同期パルス402と、SCLクロックの選択推移に揃えられた時間同期マーカ(マスタデバイスによって制御可能である)とに基づくものであるが、図4に示す回路400を備えたすべてのスレーブデバイスに亘って均一の時間参照を提供することに留意しなければならない。

0038

いくつかの実施形態において、タイムスタンプ付与及び遅延トリガの分解能を向上するために、スレーブデバイスにてバースト発振器が採用されてもよい。図5は、本開示の実施形態に係る、時間同期の分解能を向上するためにスレーブデバイス204で実施されてもよい発振器回路500の例としての概要である。1つ以上の実施形態において、発振器回路500は、図2に示されるスレーブデバイス204の時間追跡/トリガ制御回路214の一部であってもよい。

0039

図5に示される通り、発振器回路500は、バースト発振器502と計数器504とを備えてもよい。バースト発振器502は、イネーブル信号508が高ロジックレベルであるとき、高速クロック信号506を生成するいくつかの直列に接続されたインバータを含む。高速クロック信号506の周波数は、SCLクロック信号の周波数より高い。リセット信号510による始動に際して、計数器504は、高速クロック信号506の選択推移の計数を開始する。バースト発振器502の出力F(0)と計数器504のmビット出力F(1:m)とは、発振器回路500の出力512を形成する。1つ以上の実施形態において、バースト発振器502は、イベントの検出に続いて特定数の測定(例えば、1つ又は2つの測定)を行うのに十分の限定時間、動作するように構成されてもよい。そこで、バースト発振器502は、限定的な量の動力消費する。

0040

一実施形態において、スレーブデバイスに連結された特定種別のセンサ(例えば、加速度計ジャイロ)は、もともと、比較的安定的な時間ベースを有し、この時間ベースを使用してタイムスタンプ付与と遅延トリガの分解能を向上するために利用されてもよいクロック信号を提供してもよい。他のセンサは、安定的な時間ベースを有しておらず、ローカルクロック信号を生成するためのローカル発振器を採用する必要があってもよい。一実施形態において、スレーブデバイスにおけるローカル発振器は、SCLクロック信号より周波数の高い、同期された安定的なローカルクロックを生成するための参照クロックとしてSCLクロック信号を使用する位相固定ループPLL)デバイスに基づくものであってもよい。しかしながら、このアプローチは、連続的に動力及び大きなシリコン領域を消費する欠点を有する。

0041

図6は、本開示の実施形態に係る、スレーブデバイス204においてタイムスタンプ付与を実施するための回路600の例としての概要である。回路600は、図2に示されるスレーブデバイス204の時間追跡/トリガ制御回路214の一部であってもよい。図6に示される通り、回路600は、図4の回路400と、図5の発振器回路500とを備えてもよい。いくつかの実施形態において、回路600は、スレーブデバイス204においてタイムスタンプを実施するように構成されてもよく、発振器回路500は、タイムスタンプのためにSCLクロック信号の選択推移の計数のみを使用する場合と比較して、タイムスタンプの分解能を増加させるのに利用される。

0042

図4に示される回路400を参照して以上に述べた通り、リセットライン602に存在する同期パルス(例えば、図4に示される同期パルス402)は、(時間)同期CCCが検出されるとき、すなわち、図4に示されるパルス406の立ち上がりエッジが入力604にて検出されるときに生成されてもよい。同期パルス(例えば、図4に示される同期パルス402)の立ち下がりエッジは、入力604における同期CCCの検出に続くタイムスタンプ同期コマンド(例えば、図2に示されるマスタデバイス202からのSDR時間同期コマンド210ブロードキャスト、図3に示されるタイムスタンプ同期コマンド300)の「T」ビットの間、SCLクロック信号606の選択推移(例えば、図4に示される立ち下がりエッジ410)に揃えられる時間同期マーカを表してもよい。リセットライン602に存在する同期パルスは、計数器608をすべてゼロにリセットしてもよい。一実施形態において、計数器608は、図4に示される回路400の計数器414と同一であってもよい。計数器608は、SCLクロック信号606の選択推移(例えば、立ち下がりエッジ)毎にインクリメントするように構成され、すべてのスレーブデバイス(例えば、図1に示されるスレーブデバイス104、図2に示される複数のスレーブデバイス204)に亘って均一な時間参照を提供してもよい。ここでは、SCLクロック信号606は、マスタデバイス(例えば、図1に示されるマスタデバイス102、図2に示されるマスタデバイス202)によって生成及び制御されてもよい。

0043

いくつかの実施形態において、イベント610には、少なくとも部分的に計数器608の値612に基づいてタイムスタンプが付与されてもよい。イベント610の発生が検出されると、時間同期マーカとイベント610の検出に先立つSCLクロック信号606の最終選択推移614との間のSCLクロック信号606の選択推移数を表す値612が、ラッチ616に記憶されてもよい(例えば、図6に示される値C0がラッチ616に記憶されてもよい)。

0044

いくつかの実施形態において、上述の通り、発振器回路500は、タイムスタンプ付与の分解能をより緻密にするために計数器608との連携で使用されてもよい。図5のバースト発振器502を備えた発振器回路500は、SCLクロック信号606の周波数より高い周波数を有する周期発振器信号を生成するように構成されてもよい。図6に示される通り、イベント610が検出されると、フリップフロップ618は、発振器回路500内のバースト発振器502を稼働するイネーブル信号620を生成する。イネーブル信号620に基づき稼働すると、発振器回路500のバースト発振器502は、高速クロック信号(発振器信号)506を生成してもよく、発振器回路500の計数器504は、発振器信号506の選択推移(例えば、立ち下がりエッジ)数の追跡を継続してもよい。

0045

1つ以上の実施形態において、イベント610の検出直後に続くSCLクロック信号606の第1の選択推移622は、フリップフロップ624の出力を高めることにより、発振器及び計数器回路500の出力における値626のラッチ628への記憶を始動する。この値は、C1として示されている。C1の値は、イベント610の検出とイベント610の検出に続くSCLクロック信号606の第1の選択推移622との間の、発振器信号506の選択推移数の形態で遅延を表す。

0046

第1の選択推移622に続くSCLクロック信号606の次の選択推移630は、フリップフロップ632の出力を高める。結果として、これにより、発振器及び計数器回路500の出力における新たな値626のラッチ634への記憶を始動する。この値は、C2として示される。C2の値は、イベント610の検出と第1の選択推移622に続くSCLクロック信号606の第2の選択推移630との間の、発振器信号506の選択推移数の形態で遅延を表す。

0047

いくつかの実施形態において、時間同期マーカとイベント610の検出(すなわち、イベント610のタイムスタンプ)との間の経過時間についての情報は、記憶された値C0、C1、及びC2に基づくものであってもよい。1つ以上の実施形態において、図2からのタイムスタンプ224は、図6に示されるタイムスタンプ計算回路636により、スレーブデバイス204にて、



として計算されてもよい。式(1)中、T0は、タイムスタンプ224を表す。イベント610のタイムスタンプについての情報は、SDAバス206が利用可能であるとき、スレーブデバイス204のインタフェース228を介して、マスタデバイス202に通信されてもよい。一実施形態において、図6に示される通り、式(1)に規定されたタイムスタンプ値T0は、マスタデバイス202への通信に先立って、遅延レジスタ638にも記憶されてもよい。遅延レジスタ638は、SDAバス206が利用可能となるまで、タイムスタンプ値T0を保持してもよい。

0048

図7は、本開示の実施形態に係る、マスタデバイス702による複数のスレーブデバイス704及び706からのイベントの獲得及び読取時間を示す例としての図700である。マスタデバイス702は、図2に示されるマスタデバイス202に対応してもよく、スレーブデバイス704及び706は、各々、図2に示されるスレーブデバイス204に対応してもよい。図7に示される通り、マスタデバイス702は、時間同期CCC708をスレーブデバイス704、706にブロードキャストしてもよい。スレーブデバイス704、706は、同期CCC708がスレーブデバイス704、706にて検出されるときに生成された時間同期マーカ(図7には示されない)と各スレーブデバイスにおけるイベントの検出との間の時間遅延710、712を追跡してもよい。イベント714がスレーブデバイス704にて検出され、イベント716がスレーブデバイス706にて検出されるとき、各スレーブデバイスで追跡されるSCLクロック信号(図7には示されない)の選択推移数として表される時間遅延が、ラッチされる。すなわち、このイベントには、各スレーブデバイスでタイムスタンプが付与され、遅延レジスタに記憶される。図7に示される通り、スレーブデバイス704は、イベント714のタイムスタンプとして、追跡した遅延710を遅延レジスタ718に記憶してもよく、スレーブデバイス706は、イベント716のタイムスタンプとして追跡された遅延712を遅延レジスタ720に記憶してもよい。1つ以上の実施形態において、スレーブデバイス704の遅延レジスタ718とスレーブデバイス706の遅延レジスタ720とは、図6に示される遅延レジスタ638に対応してもよい。

0049

いくつかの実施形態において、図2に示されるスレーブデバイス204は、スレーブデバイスが図2に示されるマスタデバイス202に割り込みを始動できるようになる前に、SDAバス206においてバスがフリーとなる状況を待つ必要があってもよい。図7に示される通り、スレーブデバイス704、706は、SDAバスのトラフィック722が終了されるまで待機する必要があってもよい。そして、スレーブデバイス706は、イベント716のタイムスタンプ712がマスタデバイス702で読取可能となることをマスタデバイス702に信号送信する帯域内割り込み(IBI)724を始動してもよい。IBI724を受信すると、マスタデバイス702は、スレーブデバイス706の遅延レジスタ720に記憶されるイベント716のタイムスタンプ712についての情報を読み取るよう要求するリクエスト726を、SDAバスを介してスレーブデバイス706に送信してもよい。リクエスト726を受信すると、スレーブデバイス706は、遅延レジスタ720からタイムスタンプ712の読取728を行ってもよく、SDAバスを介して、マスタデバイス702に、イベント716のタイムスタンプ712についての情報を提供してもよい。その後、マスタデバイス702は、イベント714のタイムスタンプ710についての情報を記憶するスレーブデバイス704の遅延レジスタ720から他の読取730を始動してもよい。イベント714のタイムスタンプ710についての情報は、その後、SDAバスを介してマスタデバイス702に提供されてもよい。

0050

図7に示される例としての実施形態において、スレーブデバイス706は、スレーブデバイス704よりも高い優先度を有してもよい。スレーブデバイス704もIBIを始動してもよいが、この場合、マスタデバイス702がスレーブデバイス706から受信したIBI724に自動的に応じてイベント714のタイムスタンプ710を読み取ることを決定するため、スレーブデバイス704がこれを行う機会はない。同期CCC708に続くトラフィック722のために、SCLクロック信号(図7には示されない)は、検出されたイベント714、716の前後で連続的に切り替わることにより、スレーブデバイス704、706が参照する連続時間ベースを提供してもよいことに留意しなければならない。

0051

図8は、本開示の実施形態に係る、複数のスレーブデバイス804及び806からのマスタデバイス802及びモニタデバイス808によるイベントの時間の獲得及び読取を示す例としての図800である。いくつかの実施形態において、モニタデバイス808は、SDAバス及びSCLバスを介して、スレーブデバイス804及び806とインタフェースがとられてもよい。モニタデバイス808は、マスタデバイス802とは異なり、いずれのコマンドも発行せず、いずれのクロック信号も生成/制御しない。代わりに、モニタデバイス808は、SDAバスにおけるトラフィックを単に監視し、マスタデバイス802及び/又はスレーブデバイス804,806により、SDAバス上に通信された対応情報を収集してもよい。マスタデバイス802は、図2のマスタデバイス202に対応してもよく、各スレーブデバイス804、806は、図2のスレーブデバイス204に対応してもよい。

0052

図8に示される通り、マスタデバイス802は、同期CCC810がスレーブデバイス804、806で検出されるときに生成される時間同期マーカ(図8には示されない)と各スレーブデバイスのイベントの検出との間の時間遅延812及び814を追跡するスレーブデバイス804及び806に時間同期CCC810をブロードキャストしてもよい。同期CCC810も、モニタデバイス808によって検出されてもよい。イベント816がスレーブデバイス804で検出され、イベント818がスレーブデバイス806で検出されるとき、各スレーブデバイスで追跡された遅延がラッチされる。すなわち、イベントには、各スレーブデバイスで時間付与され、遅延レジスタに記憶される。図8に示される通り、スレーブデバイス804は、時間同期マーカとイベント816の検出との間で追跡された遅延812を遅延レジスタ820に記憶してもよく、スレーブデバイス806は、時間同期マーカとイベント818との間で追跡された遅延814を遅延レジスタ822に記憶してもよい。1つ以上の実施形態において、スレーブデバイス804の遅延レジスタ820とスレーブデバイス806の遅延レジスタ822は、図6に示された遅延レジスタ638に対応してもよい。

0053

さらに図8に示される通り、他のトラフィック824が、マスタデバイス802によってSDAバスに提供されてもよい。また同一のトラフィック824がモニタデバイス808によって監視されてもよい。いくつかの実施形態において、各スレーブデバイスは、スレーブデバイスがマスタデバイスへの割り込みを始動できるようになる前に、SDAバスにおいてバスがフリーとなる状況を待つ必要があってもよい。図8に示される通り、スレーブデバイス804及び806は、SDAバス上のトラフィック824が完了されるまで待機する必要があってもよい。その後、スレーブデバイス806は、SDAバスを介して、イベント818のタイムスタンプ814の読取が可能となる旨のIBI信号送信826を始動してもよい。SDAバスを介して送信された同一の割り込み826は、マスタデバイス802とモニタデバイス808との双方によって受信されてもよい。割り込み826を受信すると、マスタデバイス802は、スレーブデバイス806に、スレーブデバイス806の遅延レジスタ822に記憶されたイベント818のタイムスタンプ814についての情報を読み取るよう要求するリクエスト828をスレーブデバイス806のアドレスとともに提供してもよい。スレーブデバイス806のアドレスを備えたリクエスト828も、モニタデバイス808によって受信されてもよい。

0054

リクエスト828を受信すると、スレーブデバイス806は、遅延レジスタ822からタイムスタンプ814の読取830を行い、SDAバスを介して、マスタデバイス802にイベント818のタイムスタンプ814についての情報を提供してもよい。同時に、イベント818のタイムスタンプ814についての情報がSDAバスで利用可能であるため、モニタデバイス808は、イベント818のタイムスタンプ814も取得してよい。その後、マスタデバイス802は、スレーブデバイス804のアドレスを伴うリクエスト832を送信することにより、イベント816のタイムスタンプ812についての情報を記憶する遅延レジスタ820からの他の読取834を始動してもよい。スレーブデバイス804のアドレス832も、SDAバス上のすべてのトラフィックを監視するモニタデバイス808によって受信されてもよい。イベント816のタイムスタンプ812についての情報は、その後、SDAバスを介して、マスタデバイス802及びモニタデバイス808に提供されてもよい。スレーブデバイス804及び806からタイムスタンプデータ812及び814をそれぞれ受信すると、マスタデバイス802は、広範囲システム参照クロック信号、すなわち、図2及び図12に関連して本明細書にさらに詳細に述べる通り、マスタデバイス802によって生成及び制御されるSCLクロック信号(図8には示されない)を基準にイベント816及び818の時間を計算する。

0055

いくつかの実施形態において、マスタデバイス802は、タイムスタンプデータ812、814を処理することができない。すなわち、マスタデバイス802は、タイムスタンプデータ812、814を広範囲システム参照クロック信号を参照したイベントの実際の時間に変換することをサポートしない。この場合、モニタデバイス808は、スレーブデバイス804、806から受信したタイムスタンプデータ812、814の処理を扱うことにより、タイムスタンプ付与をサポートしないマスタデバイスの使用を行わせるように構成可能である。この構成において、マスタデバイス802は、上述した通り、依然としてSDAバス及びSCLバスを制御してもよく、スレーブデバイス804、806からの/に対する、読取/書込/割り込みを取り扱ってもよい。しかしながら、マスタデバイス802は、タイムスタンプ付与の錯綜を取り扱わない。代わりに、モニタデバイス808は、受信したタイムスタンプデータ812、814を、広範囲システム参照クロック信号を参照してイベント816、818の時間に変換するように構成される。モニタデバイス808は、図2及び図12に関連してさらに詳細に述べる通り、マスタデバイス802が行ったのと同じように、SCLクロック信号の選択推移の追跡とSCLクロック信号の独自の正確な時間ベースへの変遷の時間とを継続するように構成される。

0056

スレーブデバイス806が、トラフィック824の終了後、バスアイドル状態にある間、SDAバスを引き下げることによってIBI826を始動するとき、マスタデバイス802は、SCLクロック信号が切り替わることによって応じ、リクエスト828を送信することにより、スレーブデバイスからタイムスタンプ情報814の読戻しを始動する。しかしながら、マスタデバイス802は、受信したタイムスタンプ情報814を無視してもよい。代わりに、マスタデバイス802は、同一のタイムスタンプデータ814の読み取りについてモニタデバイス808に依存してもよく、タイムスタンプ814を使用してスレーブデバイス806で検出されたイベント818の実際の時間を計算してもよい。同様に、モニタデバイス808は、スレーブデバイス804から受信したタイムスタンプ812を利用し、スレーブデバイス804で検出されたイベント816の時間を計算する。後に、モニタデバイス808は、イベント816及び818の時間についての情報をマスタデバイス802に送信してもよい。

0057

図8に示される例としての実施形態において、スレーブデバイス806は、スレーブデバイス804より高い優先度を有してもよい。スレーブデバイス804もIBIを始動してもよいが、この場合、マスタデバイス802がスレーブデバイス806から受信したIBI826に自動的に応じてイベント816のタイムスタンプ812を読み取ることを決定するため、スレーブデバイス804にこのようにさせる機会はない。同期CCC810に続くトラフィック824のために、SCLクロック信号(図8には示されない)が検出されたイベント816及び818の前後で連続的に切り替わることにより、スレーブデバイス804及び806が参照する連続時間ベースを提供してもよいことに留意しなければならない。

0058

図9は、本開示の実施形態に係る、図6のタイムスタンプ付与回路600の一部として示された図5の発振器回路500を伴わない、図2に示されるスレーブデバイス204等のスレーブデバイスにおいてタイムスタンプ付与を実施する回路900の例として概要である。回路900は、図2に示されるスレーブデバイス204の時間追跡/トリガ制御回路214の一部であってもよい。

0059

図4に示される回路400を参照して以上に述べた通り、リセットライン902に存在する同期パルス402は、(時間)同期CCCが検出されるとき、すなわち、図4に示されるパルス406の立ち上がりエッジが入力904で検出されるとき、生成されてもよい。同期パルス402の立ち下がりエッジは、入力904における同期CCCの検出に続くタイムスタンプ同期コマンド(例えば、図2に示されるマスタデバイス202からブロードキャストされるSDR時間同期コマンド210、図3に示されるタイムスタンプ同期コマンド300)の「T」ビットの間のSCLクロック信号906の選択推移410に揃えられた時間同期マーカを表してもよい。リセットライン902に存在する同期パルスは、計数器908をすべてゼロにリセットしてもよい。計数器908は、図4に示される回路400の計数器414に対応してもよい。計数器908は、SCLクロック信号906の選択推移毎にインクリメントするように構成されてもよく、SCLクロック信号906がマスタデバイスによって生成及び制御されてもよい間、すべてのスレーブデバイスに亘って均一な時間参照を提供してもよい。

0060

いくつかの実施形態において、イベント910には、少なくとも部分的に計数器908の値912に基づいてタイムスタンプ付与されてもよい。イベント910を検出すると、時間同期マーカとイベント910の検出に先立つSCLクロック信号906の最終選択推移との間のSCLクロック信号906の選択推移数を表す値912は、ラッチ914に記憶されてもよい。図9に示される通り、時間同期マーカとイベント910の検出との間のSCLクロック信号906の選択推移数を表す値C0は、ラッチ914に記憶される。

0061

図5のバースト発振器502を備えた発振器回路500が図9に示される回路900には含まれないため、タイムスタンプ付与のより緻密な分解能に関連付けられたC1及びC2の値はプレースホルダ(place-holders)であり、ゼロに設定される。イベント910の時間に関連づけられたラッチ914に記憶されたC0の値によって与えられるタイムスタンプデータ224を読み取った後、図2に示されるマスタデバイス202は、リアルタイム計算部256により、C0+1の値及びC0+2の値を、各値に対するシステム参照時間、すなわち、リアルタイムT1及びT2に各々転換してもよい。いくつかの実施形態において、C0+1の値は、時間同期マーカとイベント910に続くSCLクロック信号906の第1の選択推移との間のSCLクロック信号906の選択推移数を表し、C0+2の値は、時間同期マーカとイベント910に続くSCLクロック信号906の第2の選択推移との間のSCLクロック信号906の選択推移数を表す。その後、マスタデバイス202は、T1及びT2とともに、イベント910のシステム参照(リアル)時間Tを判定してもよい。従って、



図9に示される例としての実施形態において、C1及びC2の値はともにゼロに設定され、イベント910のリアルタイムTは、C0+1の値のみに基づいて判定されてもよい。すなわち、イベント910のリアルタイムTがT1と等しくてもよい。

0062

以上に述べた通り、本開示の実施形態によると、複数のスレーブデバイスが、SDAバスを介して、マスタデバイスによって制御された時間同期トリガ作用に基づき、同時動作(例えば、測定)を始動することができる。このアプローチに基づき、マスタデバイスとスレーブデバイスの間の追加通信チャンネルをなくすことができる。本開示の実施形態は、所定期間の終了時、イベント(例えば、測定)にトリガ作用する各スレーブデバイスのタイマを開始することができるマスタデバイスによりブロードキャストされた時間同期コマンドの使用をサポートしている。1つ以上の実施形態において、各スレーブデバイスにおけるトリガ作用イベントの時間遅延は、時間同期コマンドに先行してもよい、SDAバスを介してマスタデバイスによって通信されるコマンドにより、設定することができる。

0063

図10は、本開示の実施形態に係る、図2に示されるスレーブデバイス204において遅延トリガを実施する回路1000の例としての概要である。回路1000は、図2に示されるスレーブデバイス204の時間追跡/トリガ制御回路214の一部であってもよい。いくつかの実施形態において、図2に示されるマスタデバイス202は、各スレーブデバイス204で生成されるトリガの正確な時間を制御してもよい。

0064

フリップフロップ1040は、(時間)同期CCCが入力1004で検出されるとき、すなわち、時間同期コマンドが検出されるとき、リセットライン1002上に同期パルスを生成する。同期パルスの立ち下がりエッジは、入力1004における時間同期コマンドの検出に続く時間同期コマンド(例えば、図2に示されるマスタデバイス202からブロードキャストされるSDR時間同期コマンド210)の「T」ビットの間のSCLクロック信号1008の選択推移に揃えられる時間同期マーカ1006を表してもよい。リセットライン1002に存在する同期パルスは、計数器1010をすべてゼロにリセットしてもよい。一実施形態において、計数器1010は、図4に示される回路400の計数器414に対応してもよい。計数器1010は、SCLクロック信号1010の選択推移毎にインクリメントし、すべてのスレーブデバイス204に亘って均一な時間参照を提供してもよい。ここでは、SCLクロック信号1008は、マスタデバイス202によって生成及び制御されてもよい。

0065

図10に示される回路1000は、通常、時間同期コマンドが検出された後にSCLクロック信号1008の選択推移数を追跡し、SCLクロック信号1008の選択推移数が、マスタデバイス202によって遅延レジスタ1014に提供することができる遅延設定情報1012によって示される遅延設定に達したことに応じて、トリガ信号を生成するように構成されてもよい。いくつかの実施形態において、遅延設定情報1012は、時間同期コマンドのブロードキャストに先立ってSDAバスを介してマスタデバイス202によって通信されるコマンドに設定されてもよい、粗い遅延設定情報1016と細かい遅延設定情報1018とを備えてもよい。粗い遅延設定情報1016は、時間同期マーカ1006とトリガ信号の生成との間で発生するSCLクロック信号1008の選択推移数の形態で、トリガ遅延を示す。図10に示される通り、比較器1020は、粗い遅延設定情報1016と、時間同期マーカ1006の後に発生したSCLクロック信号1008の選択推移数を表す計数器1010の値1022とを比較するように構成されてもよい。計数器1010の値1022が粗い遅延設定情報1016と等しく、追跡されたSCLクロック信号1008の選択推移数が粗い遅延設定情報1016に達した時、比較器1024の出力はロジック「1」となる。結果として、フリップフロップ1050は、イネーブル信号1026をロジック「1」とさせ、発振器及び計数器回路1028の動作を有効にする。発振器及び計数器回路1028は、計数器1010及び比較器1024との連携で使用され、遅延トリガに、より緻密な分解能を提供することができる。

0066

いくつかの実施形態では、発振器及び計数器回路1028は、図5に示される、バースト発振器502及び計数器504を備えた発振器回路500に対応してもよい。イネーブル信号1026によって有効化されるとき、発振器及び計数器回路1028は、SCLクロック信号1008の周波数より高い周波数を備えたバースト発振器信号1030を内部で生成する。図10に示される通り、イネーブル信号1026により発振器及び計数器回路1028が稼働すると、発振器及び計数器回路1028内のバースト発振器は、バースト発振器信号1030を生成してもよく、発振器及び計数器回路1028内の計数器は、バースト発振器信号1030の選択推移数の追跡を継続してもよい。細かい遅延設定情報1018は、イネーブル信号1026とトリガ信号の生成との間に発生するバースト発振器信号1030の選択推移数の形態でトリガ遅延を示す。発振器及び計数器回路1028の出力にて信号1032で表されるバースト発振器信号1030の選択推移数が一旦細かい遅延設定1018に達すると、比較器1034は、トリガ信号1036のロジックレベルをロジック「1」とする。トリガ信号1036は、粗い遅延設定情報及び細かい設定遅延情報に基づき、マスタデバイス202によって制御される正確な瞬間にロジック状態切替える。図10に示される回路1000によって生成されたトリガ信号1036は、図2に示されるスレーブデバイス204の時間追跡/トリガ制御回路214によって生成された遅延トリガ信号238に対応してもよい。遅延トリガ信号238は、マスタデバイス202によって制御される正確な瞬間に、スレーブデバイス204に連結された変換器240の動作を始動してもよい。

0067

図11は、本開示の実施形態に係る、マスタデバイスによって複数のスレーブデバイスにおけるイベントの時間を制御する例としての図1100である。図11に示される通り、マスタデバイス1102は、スレーブデバイス1104及び1106に、遅延設定情報を提供してもよい。すなわち、遅延設定情報1108が、スレーブデバイス1104の遅延レジスタ1110に記憶されてもよく、遅延設定情報1112は、スレーブデバイス1106の遅延レジスタ1114に記憶されてもよい。スレーブデバイス1104の遅延レジスタ1110及びスレーブデバイス1106の遅延レジスタ1114は、図10に示される遅延レジスタ1014に対応してもよい。いくつかの実施形態において、述べた通り、遅延設定情報1108及び1112は、マスタデバイス1102から送信されたSDRコマンドにより、SDAバスを介してスレーブデバイス1104及び1106に通信されてもよい。マスタデバイス1102は、図2のマスタデバイス202に対応してもよく、各スレーブデバイス1104及び1106は、図2のスレーブデバイス204に対応してもよい。

0068

さらに図11に示される通り、遅延設定情報1108及び1112の通信に続いて、マスタデバイス1102は、SDAバスを介して、時間同期コマンド、同期CCC1116をブロードキャストしてもよい。スレーブデバイス1104及び1106において同期CCC1116が検出されると、時間同期マーカ(図11には示されない)が、各スレーブデバイスで生成されてもよい。すなわち、スレーブデバイス1104及び1106は、各計数器をクリアすることによって同期されてもよい。スレーブデバイス1104及び1106は、時間同期マーカから開始し、SCLクロック信号を介してマスタデバイス1102により提供されてもよい参照時間を追跡してもよい。スレーブデバイス1104にて追跡した時間が遅延設定情報1108に達した時、スレーブデバイス1104は、時間同期マーカから特定参照時間1120分遅延してもよいトリガイベント1118の形態でトリガを生成してもよい。同様に、スレーブデバイス1106にて追跡した時間が遅延設定情報1112に達した時、スレーブデバイス1106は、時間同期マーカから特定参照時間1124分遅延してもよいトリガイベント1122の形態でトリガを生成してもよい。

0069

いくつかの実施形態において、述べた通り、図2に示されるマスタデバイス202は、スレーブデバイス204にて検出したイベントのタイムスタンプをマスタデバイス202によって生成及び制御された広範囲クロック信号を参照したシステム(リアル)時間に変換するために、時間同期コマンドによって示された時間同期マーカから開始して、システム参照時間を追跡してもよい。図12は、本開示の実施形態に係る、タイムスタンプ付与をサポートするマスタデバイス202にて実施される回路1200の例として概要である。図12に示される回路1200は、図2に示されるマスタデバイス202の時間追跡回路234に対応してもよい。

0070

フリップフロップ1202は、同期CCCブロードキャストが高ロジックレベルを有する入力1206で信号によって示されるとき、リセットライン1204上に同期パルスを生成する。同期パルスの立ち下がりエッジは、入力1206で検出された時間同期コマンドの「T」ビットの間のSCLクロック信号1208の選択推移に揃えられる時間同期マーカを表してもよい。リセットライン1204に存在する同期パルスは、計数器1210をすべてゼロにリセットしてもよい。計数器1210は、図2に示されるマスタデバイス202の計数器回路248に対応してもよい。計数器1210は、SCLクロック信号1208の選択推移毎にインクリメントし、マスタデバイスとすべてのスレーブデバイス間に均一な時間参照を提供してもよい。一実施形態において、マスタデバイスがSCLバスを制御するとき(例えば、SDR及びデュアルデータレート(DDR)モード等)、SCLクロック信号1208は、図2のクロック発生器260によって参照クロックから導出され、マスタデバイス202によって制御されてもよい。

0071

いくつかの実施形態において、SCLクロック信号1208の周波数変化には、計数器1210の値1212を使用してスタンプ付与されてもよい。SCLクロック信号1208の周波数変化を示す周波数変化(COF)信号1214が一旦ロジック「1」になると、計数器1210の値1212は、図12に値C0と示される、ラッチ1216に記憶されてもよい。一実施形態において、C0の値は、時間同期マーカとSCLクロック信号1208の第1の周波数変化に先立つSCLクロック信号1208の最終選択推移との間のSCLクロック信号1208の選択推移数を表す。再び図2を参照すると、図12のラッチ1216に記憶された値C0は、COF信号252が高まる際に、マスタデバイス202のラッチ250に記憶されたSCL計数C0に対応してもよい。

0072

いくつかの実施形態において、レジスタ又はルックアップテーブル1218は、SCLクロック信号1208の異なる周波数に関連付けられた異なる周期に関連する情報を記憶してもよい。例えば、図12に示される通り、ビットT(1,0)は、SCLクロック信号1208の周波数が12MHzであるとき、周期の長さを符号化してもよく、ビットT(0,1)は、SCLクロック信号1208の周波数が1MHzであるとき、周期の長さを符号化してもよく、ビットT(0,0)は、SCLクロック信号1208の周波数が400KHzであるとき、周期の長さを符号化してもよい。レジスタ1218の出力でビットT(0:m)で符号化された値1220は、ラッチ1216に記憶されたC0の値との連携で使用され、SCLクロック信号1208の選択推移の数とリアルタイム参照との間の関係を提供してもよい。SCLクロック信号1208の周波数変化を示すCOF信号1214が一旦ロジック「1」になると、レジスタ1218の出力でビットT(0:m)によって符号化された値1220は、ラッチ1222に記憶され、値C1として示されてもよい。従って、C1の値は、SCLクロック信号1208の周波数変化に先立つSCLクロック信号1208の周期を表してもよい。C0及びC1のラッチ値は、時間同期マーカとCOFとの間のシステム時間参照についての情報を提供してもよい。

0073

いくつかの実施形態において、図12に示される通り、時間同期マーカとSCLクロック信号1208の周波数変化との間のSCLクロック信号1208の選択推移数を示す値1212と、周波数変化に先立つSCLクロック信号1208の周波数の符号化周期を表す値1220とが、各々、値C0及びC1として記憶されたとき、SCLクロック信号1208の次の選択推移は、フリップフロップ1224に、値C0及びC1のキャッシュ又はレジスタファイルへの記憶を始動する割り込み(INT)信号1226を生成させてもよい。その後、クリア信号1228がパルス化されてもよく、これがラッチ1216及び1222をリセットしてもよい。すなわち、ラッチ値C0及びC1は、INT信号1226に基づき、キャッシュ又はレジスタファイルに記憶された後にクリアされる。再び図2を参照すると、キャッシュ又はレジスタファイルに記憶されたC0及びC1の値は、COF信号252が高まるのに際し、図2に示されるマスタデバイス202のレジスタファイル254に記憶されたCNT_1及びT1の値に対応してもよい。

0074

再び図12を参照すると、ラッチ1216及び1222がリセットされた後、回路1200は、SCLクロック信号1208の次の周波数変化まで、SCLクロック信号1208の第1の周波数変化に続くSCLクロック信号1208の選択推移数の追跡を継続してもよい。図12のラッチ値C0及びC1は、時間同期マーカとCOF信号1214で示されるSCLクロック信号1208の次の周波数変化との間の参照時間についての情報を提供してもよい。このように、図2のマスタデバイス202は、時間同期マーカで開始するマスタデバイス202によって生成及び制御されるSCLクロック信号1208に基づき、参照時間を追跡することができ、この参照時間情報を利用して、それを、スレーブデバイス204で検出されたイベントの発生のSCLクロック信号1208を参照したリアルタイムの計算を行うために、スレーブデバイス204で検出されたイベントのタイムスタンプと相関させることができる。

0075

時間同期マーカによって表される同期の時間から開始して、マスタデバイス202は、時間同期マーカの時間を記憶し、SCLクロック信号1208の各選択推移を計数器1210によって計数する。マスタデバイス202は、ラッチ1222及び1216に、SCLクロック信号1208の周波数を表す測定値1220(すなわち、値C1)と、COF信号1214によって示される、SCLクロック信号1208の周波数変化が発生するSCLクロック信号1208の選択推移の計数1212(すなわち、値C0)とを記憶する。INT1226がCOF信号1214によって始動されると、記憶されたC0及びC1の値は、ラッチ1216及び1222からキャッシュ又はレジスタファイルに転送されてもよい。再び図2を参照すると、キャッシュ又はレジスタファイルに転送されたC0及びC1の値は、各々、CNT_i及びTiの値に対応してもよく、COF信号252が高められる度にマスタデバイス202のレジスタファイル254に記憶され、参照時間情報を提供する。いくつかの実施形態において、述べた通り、マスタデバイス202は、SDAバス206を介して、スレーブデバイス204で検出されたイベント222のタイムスタンプ224を受信してもよい。マスタデバイス202は、レジスタファイル254に記憶された参照時間情報、すなわち、CNT_i及びTiの値を使用して、各推移の時間を実際に記憶することなく、SCLクロック信号のいずれの選択推移の瞬間も再構築するようにしてもよい。マスタデバイス202がSCLクロック信号計数、又はスレーブデバイス204で検出されたイベント222のタイムスタンプ224を受信するとき、マスタデバイス202は、リアルタイム計算部256にて、タイムスタンプ224とレジスタファイル254の参照時間情報とを相関し、システム参照時間に対するイベント222の正確な瞬間258を判定する。

0076

図13は、本開示の実施形態に係る、図12の回路1200によって実施されてもよい、SCLクロック信号におけるタイムスタンプ付与の変化のために図2に示されるマスタデバイス202で実施される方法を示す図1300である。図13に示される通り、SCLバスを駆動するSCLクロック信号1302は、その周波数が変化してもよく、これはマスタデバイス202によって制御されてもよい。さらに、SCLクロック信号1302は、しばらくの間、推移しないこともあり、これがバスがフリーとなる状況に対応する。従って、SCLクロック信号1302は、図13に示される通り、バスがフリーとなる状況中には、特定期間、周期的でなく、一方、再び周期的になり得る。図12に示される回路1200との関連で以上に述べた通り、マスタデバイス202は、SCLクロック信号1302の周波数変化に先立って、SCLクロック信号1302の最終選択推移にタイムスタンプを付与してもよい。図13に示される通り、SCLクロック信号1302の以前のクロック周波数1306に関連して選択された最終推移1304は、時間同期マーカ(図示しない)に対してタイムスタンプが付与されてもよい。その後、次のクロック周波数1308に対するSCLクロック信号1302の最終選択推移にもタイムスタンプが付与される。即ち、バスがフリーとなる状況1312の前のSCLクロック信号1302の最終高低推移1310にタイムスタンプ付与される。タイムスタンプ1310は、タイムスタンプ1304とともに、SCLクロック信号1302の2つの連続周波数変化間の時間を示す。SCLクロック信号1302が周期的でない、バスがフリーとなる状況1312は、SCLクロック信号1302の周波数が実際にはゼロ以外の周波数1308からゼロに変化するため、SCLクロック信号1302の周波数変化とも考慮することができることに留意しなければならない。従って、バスがフリーとなる状況1312から新たなクロック周波数1316へ推移するときのSCLクロック信号1302の高低推移1314にもタイムスタンプが付与される。タイムスタンプ1314は、タイムスタンプ1310とともに、バスがフリーとなる状況1312の持続時間を示す。

0077

いくつかの実施形態において、述べた通り、図2に示されるマスタデバイス202は、タイムスタンプの付与されたSCLクロック信号1302の選択推移(例えば、タイムスタンプの付与された推移1304、1310、1314等)を使用して、スレーブデバイス204が検出したいずれのタイムスタンプ付与イベントのシステム参照時間も判定することができる。タイムスタンプ1304、1310、1314は、マスタデバイス202のレジスタファイル254に記憶された値CNT_iに対応してもよい。マスタデバイス204は、スレーブデバイス204で検出されたイベント222のタイムスタンプ224を、SCLクロック信号の周期Tiについての情報を含む、タイムスタンプの付与されたSCLクロック信号の推移1304、1310、1314と相関させ、リアルタイム計算回路256により、イベントのシステム参照時間258を判定してもよい。

0078

本開示の実施形態は、タイムスタンプ付与及び遅延トリガのため、マスタデバイスにおけるシステム時間ベースをスレーブデバイスにおけるローカル時間ベースに転換する方法に関連する。再び図2を参照すると、マスタデバイス202は、1つ以上のスレーブデバイス204でも利用可能な参照SCLクロック信号208を生成するように構成されてもよい。1つ以上の実施形態において、参照SCLクロック信号208は、特定の分解能を有してもよく、システム時間に転換可能でもよい。そしてマスタデバイス202は、SDAバス206上に、図2及び図3に示される時間同期コマンド210及び300の形態の同期の指示(indication)を提供してもよい。同期の指示を提供することにより、マスタデバイス202は、SDAバス206上の参照点も設定してよく、これは、時間同期コマンド中の参照SCLクロック信号208の選択推移に対応し得る。マスタデバイス202によって提供される参照点は、参照SCLクロック信号208の選択推移に揃えられた時間同期マーカとして、各スレーブデバイス204にて受信されてもよい。いくつかの実施形態において、述べた通り、参照点の受信に応じて、各スレーブデバイス204は、ローカル時間を参照して過ぎた時間を追跡してもよい。そのスレーブデバイス204でイベントを検出したことに応じて、イベントが検出されたときまでに過ぎたローカル時間の表示(indication)をレジスタにロードすることができ、及び/又は、SDAバス206に送信することができる。また、マスタデバイス202によって提供された参照点と参照SCLクロック信号208とに基づき、各スレーブデバイス204は、マスタデバイス202によって直接制御され、システム時間ベースに基づいて参照される瞬間にトリガ信号を生成してもよい。

0079

本開示の実施形態は、さらに、タイムスタンプを付与するために、スレーブデバイスにおけるローカル時間ベースをマスタデバイスにおけるシステム時間ベースに転換する方法に関連する。1つ以上のスレーブデバイス204が、イベントの発生を監視してもよい。各スレーブデバイス204において、述べた通り、イベントの発生にはローカル時間ベースでマークすることができ、イベントのタイムスタンプは、スレーブデバイス204でラッチ可能である。イベント発生の監視を開始する前に、各スレーブデバイス204は、マスタデバイス202からSDAバス206を介して、時間同期マーカの形態の参照点信号を受信してもよい。時間同期マーカは、マスタデバイス202にて生成及び制御される、SCLクロック信号208等の参照クロックに基づいてもよく、従って、システムワイド時間ベースに転換可能であってもよい。各スレーブデバイス204では、時間同期マーカがそのスレーブデバイス204で受信された時間と、イベントの発生がローカル時間ベースで検出された時間との間の待機時間を判定することができる。この待機時間は、ローカル時間ベースにおけるイベントの時間に対応し、マスタデバイス202に報告することができる。いくつかの実施形態において、述べた通り、マスタデバイス202は、システムワイド時間ベースで、スレーブデバイス204における各イベント発生の各時間を判定してもよい。

0080

図14は、本開示の実施形態に係る、図2に示されるマスタデバイス202で実施されてもよいタイムスタンプ付与の方法1400を示すフローチャートである。

0081

方法1400の動作は、マスタデバイス202により、クロック信号(例えば、SCLクロック信号208)と、時間同期コマンド210等の同期コマンドとを生成すること(1402)から開始してもよい。

0082

マスタデバイス202は、SCLライン208及びSDAライン206を備える、図2に示される通信リンク205等の通信リンクを介して、クロック信号と同期コマンドとを送信する(1404)。

0083

マスタデバイス202は、通信リンクを介してタイムスタンプ情報(例えば、タイムスタンプ224)を受信する(1406)。このタイムスタンプ情報は、同期コマンドとスレーブデバイスでイベント(例えば、スレーブデバイス204で検出されたイベント222)が検出された瞬間との間で経過したクロック信号の選択推移数を示す。

0084

マスタデバイス202の時間追跡回路234は、図12に回路1200としてさらに詳細に示したが、同期コマンドと同期コマンド後に発生するクロック信号の周波数変化との間のクロック信号の選択推移の計数を追跡する(1408)。

0085

マスタデバイス202のリアルタイム計算部256は、タイムスタンプ情報とクロック信号の選択推移の計数とに基づき、スレーブデバイスにて検出されたイベントの時間を判定する(1410)。

0086

図15は、本開示の実施形態に係る、図2に示されるスレーブデバイス204で実施されてもよい遅延トリガのための方法1500を示すフローチャートである。

0087

方法1500の動作は、スレーブデバイス204により、クロック信号(例えば、SCLクロック信号208)を伝達する通信リンクを介して、同期コマンド(例えば、時間同期コマンド210)と、時間同期コマンドに先立ちマスタデバイス202によって生成されるSDRコマンド210によって提供されてもよい遅延設定情報とを受信すること(1502)から開始してもよい。いくつかの実施形態において、述べた通り、通信リンクは、SDAライン206とSCLライン208とを備える通信リンク205に対応してもよい。

0088

スレーブデバイス202の時間追跡/トリガ制御回路214は、図10の回路1000にさらに詳細に示したが、同期コマンド後のクロック信号の選択推移(例えば、SCLクロック信号208の立ち下がりエッジ)の数を追跡する(1504)。

0089

スレーブデバイス204は、選択推移数が遅延設定情報に示される遅延設定に達したことに応じて、遅延トリガ238等のトリガ信号を生成する(1506)。

0090

図16は、本開示の実施形態に係る、図2に示されるマスタデバイス202で実施されてもよい遅延トリガのための方法1600を示すフローチャートである。

0091

方法1600の動作は、マスタデバイス202により、通信リンクを介して、クロック信号(例えば、SCLクロック信号208)及び同期コマンド(例えば、時間同期コマンド210)を送信すること(1602)で開始してもよい。いくつかの実施形態において、述べた通り、通信リンクは、SDAライン206及びSCLライン208を備える通信リンク205に対応してもよい。

0092

マスタデバイス202は、同期コマンドと通信リンクに連結された1つ以上のスレーブデバイス204におけるトリガ信号の生成(例えば、遅延トリガ238)との間で発生するクロック信号の選択推移数を示す遅延設定情報を送信する(1604)。いくつかの実施形態において、述べた通り、遅延設定情報は、同期コマンドに先立ってマスタデバイス202によって生成されたSDRコマンド210に配置される粗い遅延設定情報と細かい遅延設定情報を備えてもよい。

0093

本開示の実施形態についての以上の説明は、例示を目的として提示したものであり、包括的でなく、本開示を開示された精密な形態に限定することを意図したものでない。関連分野の技術者は、以上の開示に照らして多数の修正及び変更が可能であると理解することができる。

0094

本説明の一部は、情報に関する動作のアルゴリズム及び符号表現で本開示の実施形態を説明している。これらのアルゴリズムの記載及び表現は、データ処理の当業者がみずからの仕事を他の当業者に効果的に伝達するために一般的に使用されるものである。これらの動作は、コンピュータプログラム、同等の電気回路マイクロコード等によって実施されることが、機能的、演算的、又は論理的に理解される。さらに、時として、一般性を失うことなくモジュールとしてこれらの動作アレンジメントについて言及することも、便利であることが示された。上述の動作とそれらに関連づけられたモジュールは、ソフトウェアファームウェアハードウェア、又はそれらの任意の組み合わせで実現されてもよい。

0095

本明細書に記載のステップ、動作、又はプロセスはいずれも、1つ以上のハードウェア又はソフトウェアモジュールで実施又は実装されてもよく、単独、又は他のデバイスとの組み合わせで実施又は実装されてもよい。一実施形態において、ソフトウェアモジュールは、上述のステップ、動作、又はプロセスの一部又はすべてを実施するためのコンピュータプロセッサによって実行可能であるコンピュータプログラムコードを備えたコンピュータ可読媒体を備える、コンピュータプログラム製品で実装される。

0096

本開示の実施形態は、本明細書に記載の動作を実施する装置にも関連してよい。この装置は、要求される目的に合わせて特別に構築されてもよく、及び/又は、コンピュータに記憶されたコンピュータプログラムによって選択的に稼働及び再構成される汎用演算装置からなってもよい。このようなコンピュータプログラムは、コンピュータシステムバスに連結されてもよい、持続性有形コンピュータ可読記憶媒体、又は電子指示を記憶するのに好適な任意の種別の媒体に記憶されてもよい。さらに、本明細書で述べたいずれの演算システムも、単一のプロセッサを含んでもよく、又は、演算能力を増やすために、複数のプロセッサ設計を採用したアーキテクチャであってもよい。

0097

最後に、本明細書で使用した言語は、主として読み易さと指導の目的に合わせて選択されたものであり、発明の主題輪郭を描く、又は制限するために選択されてものでない。従って、本開示の範囲がこの詳細な説明によって限定されることを意図しておらず、出願の基礎となるクレームによって限定されることが意図されるものである。従って、実施形態の開示は、以下のクレームに記載の本開示の範囲の限定ではなく、例示を意図するものである。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社デンソーの「 電子制御装置」が 公開されました。( 2020/04/30)

    【課題】優先度が異なる複数の送信要求に対し、構成の複雑化やコスト高を招くことがなく、ソフトウェアのオーバヘッドの発生を回避しつつ、送信データを適切に送信させる。【解決手段】電子制御装置1は、送信データ... 詳細

  • 株式会社PFUの「 情報処理装置、データ転送制御方法およびデータ転送制御用プログラム」が 公開されました。( 2020/04/30)

    【課題】DMAコントローラを切り替える際の、DMAコントローラの非使用時間を低減できる情報処理装置、データ転送制御方法及びデータ転送制御用プログラムを提供する。【解決手段】情報処理装置(スキャナー1)... 詳細

  • 矢崎総業株式会社の「 通信システム」が 公開されました。( 2020/04/23)

    【課題】IDの設定時間の短縮を図ると共に、誤設定を低減できる通信システムを提供する。【解決手段】マスター装置2は、書込装置4からのID付与要求を受信すると、複数の半導体リレーCH21〜CH2nを全てオ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ