図面 (/)

技術 半導体デバイスのための改善された低抵抗接点

出願人 エクシコフランスユニバーシティカレッジコークナショナルユニバーシティオブアイルランドコーク
発明者 レイダッフィーマリアムシャイェステーカリムユエ
出願日 2018年10月29日 (2年3ヶ月経過) 出願番号 2018-202816
公開日 2019年3月28日 (1年10ヶ月経過) 公開番号 2019-050392
状態 拒絶査定
技術分野 半導体の電極 アニール 絶縁ゲート型電界効果トランジスタ
主要キーワード 界面粗度 接点間隔 テクスチャ表面 手順ステップ 侵入深度 伝送長 レーザ熱 水平列
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年3月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

改善された低抵抗接点を伴う半導体デバイストランジスタを提供する方法を提供する。

解決手段

半導体デバイス100は、ゲルマニウム(Ge)またはシリコン(Si)基板等の、基板上に少なくとも1つの金属ゲルマニド接点を形成する。ゲルマニウム(Ge)の第1の層120を提供するステップと、金属の第2の層を提供するステップと、下層の第1の(Ge)層を伴う略平面界面を有するゲルマニド金属層160Aを取得するために、高エネルギー密度パルスを用いて、第2の層を第1の層と反応させるステップと、を含む。

概要

背景

ゲルマニウム(Ge)は、シリコン(Si)よりも非常に高いキャリア移動度をもたらすため、高度な半導体デバイスに関する有望物質である。ゲルマニウム(Ge)と高度な論理デバイス生産プロセスの関連付けに対して残っている障害は、n型Ge層に対する高接触抵抗である。GeおよびIII−Vデバイスの性能は、接触抵抗およびプロセス変動を減少させることによって改善されることができる。高抵抗は、低品質接点に起因し得、プロセス変動は、粗面または非意図的テクスチャ表面に起因する可能性がある。

安定した低抵抗接点をもたらすアプローチは、下層にある高ドーピング濃度と組み合わせた表面において、NiGe等の金属半導体合金を形成することである。具体的には、Geでは、n型システムは、高電子ショットキー障壁高(eSBH)および結果として生じる高接触抵抗(ρc)のために、困難であることが証明されており、Ge表面におけるダングリングボンドと関連付けられる表面状態が、フェルミ準位ピニングFLP)をもたらす可能性がある[1、2]。これは、フェルミ準位が価電子帯に近接してピン留めされるため、金属/Ge接触挙動に影響を及ぼす可能性がある。

最も一般的なn型Ge接点解決策のうちの3つとして、(a)自由ダングリングボンドを終了し、FLPを排除する超薄アモルファス絶縁層と、(b)他の不純物種を表面においてダングリングGe結合に結合させる表面安定化と、(c)安定した低抵抗接点をもたらすために下層にある高活性ドーピング濃度と組み合わせたNiGe等の金属半導体合金の最適化とが挙げられる。金属/半導体合金を形成するために、Niが、堆積させられ、次いで、アニールが、NiをGと反応させるために実施される。典型的には、標準的アニール(高速熱アニールまたはRTA)が、適用される。これは、NiGe層と下層にあるGeとの間に比較的粗面界面をもたらす。NiGe物質は、本質的に多結晶であり、したがって、概して、平面ではない。

理論的研究が、薄型絶縁トンネル障壁が約1nmの最適厚を伴うGe表面を脱ピンすることを示している[4]。セレニウム分離が、最近、NiGe/n−Ge接点に関するeSBHを減少させるために使用された[5]一方、Ge表面のCF4プラズマ処理が、FLPを軽減するために実験的に実証された[6]。Gallacher et al.は、エピタキシャル成長の間、ドープされたn型Ge上に2.3×10−7Ω.cm2の比接触抵抗率(ρc)を抽出した[7]。最適なNiGe形成温度は、340℃の高速熱アニール(RTA)であった。しかしながら、下層の基板とのNiGe界面は、平滑ではなかった。

レーザ熱アニール(LTA)技術が、非常に制限された熱収支を伴う超高速アニールを可能にするため、半導体加工においてますます着目されつつある。これは、ドーパント拡散を抑制し、高水準ドーパント活性化を生成することができる。具体的には、Geでは、Mazzocchi et al.が、LTAを0.57−1.8J/cm2の範囲内のエネルギー密度と併用したときのBおよびPドーパント(>1×1020cm−3)の高活性化度ならびに制限された拡散報告した[8]。高品質n+/p接合がまた、Thareja et al.によって、SbでドープされたGeのLTAを使用して実現された[9]。さらに、Firrincieli et al.が、LTAがNiGe形成のためにRTAと組み合わせたドーパント活性化のために使用された、n型Ge上の8×10−7Ω.cm2のρcを報告した[10]。NiGe層は、最大350℃で熱的に安定したが、Ge基板との界面は、平坦ではなかった。これは、RTAによって形成されるNiGe層に関して一般的である。別の実施例は、「Fermi−level depinning at the metal−germanium interface by the formation of epitaxial nickel digermanide NiGe2 using pulsed laser anneal」Applied Physics Letters American Institute of Physics USA,col.101,no 17(2012年10月22日)」と題されたLIMP S Y et al.による論文で開示されている。

したがって、低抵抗接点を伴う半導体デバイスを提供する改善方法が、要求され、これは、少なくとも上記の先行技術の欠点を軽減する。

概要

改善された低抵抗接点を伴う半導体デバイストランジスタを提供する方法を提供する。半導体デバイス100は、ゲルマニウム(Ge)またはシリコン(Si)基板等の、基板上に少なくとも1つの金属ゲルマニド接点を形成する。ゲルマニウム(Ge)の第1の層120を提供するステップと、金属の第2の層を提供するステップと、下層の第1の(Ge)層を伴う略平面界面を有するゲルマニド金属層160Aを取得するために、高エネルギー密度パルスを用いて、第2の層を第1の層と反応させるステップと、を含む。

目的

本発明は、改善された低抵抗接点を伴う半導体デバイストランジスタを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

本明細書に記載の発明。

技術分野

0001

本発明は、半導体デバイスのための低抵抗接点の改善に関する。特に、本発明は、改善された低抵抗接点を伴う半導体デバイストランジスタを提供する方法に関する。

背景技術

0002

ゲルマニウム(Ge)は、シリコン(Si)よりも非常に高いキャリア移動度をもたらすため、高度な半導体デバイスに関する有望物質である。ゲルマニウム(Ge)と高度な論理デバイス生産プロセスの関連付けに対して残っている障害は、n型Ge層に対する高接触抵抗である。GeおよびIII−Vデバイスの性能は、接触抵抗およびプロセス変動を減少させることによって改善されることができる。高抵抗は、低品質接点に起因し得、プロセス変動は、粗面または非意図的テクスチャ表面に起因する可能性がある。

0003

安定した低抵抗接点をもたらすアプローチは、下層にある高ドーピング濃度と組み合わせた表面において、NiGe等の金属半導体合金を形成することである。具体的には、Geでは、n型システムは、高電子ショットキー障壁高(eSBH)および結果として生じる高接触抵抗(ρc)のために、困難であることが証明されており、Ge表面におけるダングリングボンドと関連付けられる表面状態が、フェルミ準位ピニングFLP)をもたらす可能性がある[1、2]。これは、フェルミ準位が価電子帯に近接してピン留めされるため、金属/Ge接触挙動に影響を及ぼす可能性がある。

0004

最も一般的なn型Ge接点解決策のうちの3つとして、(a)自由ダングリングボンドを終了し、FLPを排除する超薄アモルファス絶縁層と、(b)他の不純物種を表面においてダングリングGe結合に結合させる表面安定化と、(c)安定した低抵抗接点をもたらすために下層にある高活性ドーピング濃度と組み合わせたNiGe等の金属半導体合金の最適化とが挙げられる。金属/半導体合金を形成するために、Niが、堆積させられ、次いで、アニールが、NiをGと反応させるために実施される。典型的には、標準的アニール(高速熱アニールまたはRTA)が、適用される。これは、NiGe層と下層にあるGeとの間に比較的粗面界面をもたらす。NiGe物質は、本質的に多結晶であり、したがって、概して、平面ではない。

0005

理論的研究が、薄型絶縁トンネル障壁が約1nmの最適厚を伴うGe表面を脱ピンすることを示している[4]。セレニウム分離が、最近、NiGe/n−Ge接点に関するeSBHを減少させるために使用された[5]一方、Ge表面のCF4プラズマ処理が、FLPを軽減するために実験的に実証された[6]。Gallacher et al.は、エピタキシャル成長の間、ドープされたn型Ge上に2.3×10−7Ω.cm2の比接触抵抗率(ρc)を抽出した[7]。最適なNiGe形成温度は、340℃の高速熱アニール(RTA)であった。しかしながら、下層の基板とのNiGe界面は、平滑ではなかった。

0006

レーザ熱アニール(LTA)技術が、非常に制限された熱収支を伴う超高速アニールを可能にするため、半導体加工においてますます着目されつつある。これは、ドーパント拡散を抑制し、高水準ドーパント活性化を生成することができる。具体的には、Geでは、Mazzocchi et al.が、LTAを0.57−1.8J/cm2の範囲内のエネルギー密度と併用したときのBおよびPドーパント(>1×1020cm−3)の高活性化度ならびに制限された拡散報告した[8]。高品質n+/p接合がまた、Thareja et al.によって、SbでドープされたGeのLTAを使用して実現された[9]。さらに、Firrincieli et al.が、LTAがNiGe形成のためにRTAと組み合わせたドーパント活性化のために使用された、n型Ge上の8×10−7Ω.cm2のρcを報告した[10]。NiGe層は、最大350℃で熱的に安定したが、Ge基板との界面は、平坦ではなかった。これは、RTAによって形成されるNiGe層に関して一般的である。別の実施例は、「Fermi−level depinning at the metal−germanium interface by the formation of epitaxial nickel digermanide NiGe2 using pulsed laser anneal」Applied Physics Letters American Institute of Physics USA,col.101,no 17(2012年10月22日)」と題されたLIMP S Y et al.による論文で開示されている。

0007

したがって、低抵抗接点を伴う半導体デバイスを提供する改善方法が、要求され、これは、少なくとも上記の先行技術の欠点を軽減する。

先行技術

0008

LIMP S Y et al.、Fermi−level depinning at the metal−germanium interface by the formation of epitaxial nickel digermanide NiGe2 using pulsed laser anneal」Applied Physics Letters American Institute of Physics USA,col.101,no 17(2012年10月22日)

課題を解決するための手段

0009

本発明によると、添付の請求項に提示されるように、半導体デバイス(100)を提供するために、例えば、ゲルマニウム(Ge)またはシリコン(Si)基板等の、基板上に少なくとも1つの金属ゲルマニド接点を形成する方法が提供され、
ゲルマニウム(Ge)の第1の層(120)を提供するステップと、
金属の第2の層を提供するステップと、
下層の第1の(Ge)層を伴う略平面界面を有するゲルマニド金属層(160A)を取得するために、高エネルギー密度パルスを用いて、第2の層を第1の層と反応させるステップと、
を含む。

0010

本発明に関連して、用語「substrate(基板)」は、広義の定義が与えられるべきである。基板は、集積回路およびトランジスタ、ならびに他の半導体デバイスが位置することができる、ウエハの一部を指す。他の場合、「基板」は、ウエハの全厚を指す可能性がある。一実施形態では、ゲルマニウムは、シリコンウエハ機械的強度のために使用される)の上面で一体化される可能性が高く、したがって、この意味では、ゲルマニウムは、「層」として説明されることができる。

0011

一実施形態では、高エネルギー密度パルスは、0.25〜0.55J/cm2の範囲内であり、パルス持続時間は、少なくとも800℃の温度を生成させる。

0012

一実施形態では、本発明者は、n型Ge基板上のNiGe接点形成のためにLTAを使用し、表面トポグラフィ、界面品質結晶構造物質化学量論、比接触抵抗率、および熱安定性に対して、従来のRTAによって生成された結果とそれらを系統的に比較した。LTAによって形成されるゲルマニド層は、本明細書では、処理条件下に存在する複数の化学量論が存在することが実証されるであろうため、NixGeyと称される。主張されるような加工条件とLTAを併用する1つの重要な利点は、外気中でアニールを可能にし、したがって、全体的プロセス条件を簡略化することが認識されるであろう。

0013

一実施形態では、金属は、ニッケル(Ni)を含む。

0014

一実施形態では、金属は、Fe、Co、Ni、Pd、Pt、Cu、またはYbのうちの少なくとも1つを含む。

0015

一実施形態では、生成された温度は、少なくとも900℃である。

0016

一実施形態では、生成された温度は、1500℃を下回る。

0017

一実施形態では、生成された温度は、930℃〜1460℃の範囲内である。

0018

一実施形態では、パルス長は、25ナノ秒を上回る。

0019

一実施形態では、パルス長は、50ナノ秒〜1マイクロ秒である。

0020

一実施形態では、パルス長は、50ナノ秒〜500ナノ秒である。

0021

本発明の側面によると、したがって、半導体デバイス(100)を提供するために、ゲルマニウム(Ge)基板上に少なくとも1つのゲルマニド(NixGey)接点を形成する方法が提供され、ウェルおよびドーパントインプラントを用いて、ゲルマニウム(Ge)の第1の層(120)を提供するステップと、熱処理を用いてドーパントを活性化させるステップと、ニッケル(Ni)の第2の層を提供するステップと、下層の第1の(Ge)層を伴う略平面界面を有するゲルマニド(NixGey)層(160A)を取得するために、高エネルギー密度パルスを用いて、第2の層を第1の層と反応させるステップとを含む。

0022

調整されたレーザアニール条件を使用して、NiGe層を形成することが、有利には、NiGe層と下層にあるGeとの間に略平坦な界面を形成する。レーザアニールは、高エネルギー密度の比較的短いパルスであり、これは、一時的に、ウエハのGe表面の上面を溶融する一方、Niは、溶融されない。Geは、約936℃で溶融する一方、Niは、約1455℃で溶融する。LTAプロセスの間の表面温度は、この範囲内のいずれかである。Ge中のNiの溶解度は、固体Ge相と比較して、液体Ge相中で、非常に大きく、したがって、その液体層中で高速に分解する。実際には、液体Geは、非常に迅速に、上面のNiを消費する。標準的な高速熱アニールの場合と比較して、Niは、固体Geと接触し、より遅い固体−固体反応が存在する。さらに、レーザパルス侵入深度は、それによって制限され、有利には、熱は、全ウエハがツールチャンバ内部で温度を被る、従来の加熱炉ベースまたはRTAベースの方法に反して、ウエハの上面から下方にある距離だけ進行する。さらに、レーザアニールプロセスのエネルギー密度は、Ge表面における溶融深度に合わせることができ、したがって、形成されるニッケル−ゲルマニド層の厚さを制御する。半導体を熱的に処理する多くの方法が存在するが、しかしながら、レーザ熱アニールは、時間(ナノ秒)と基板上の場所との両方の観点から、超局所処理を提供し、すなわち、典型的には、表面層だけが、処理される。他の熱アニール技術も、使用される可能性があることが想定される。

0023

本発明に従った方法のある実施形態では、第1の層は、40Ω・cmを超える抵抗率を有するn型ウエハ(100)である。

0024

本発明に従った方法のある実施形態では、ニッケル(Ni)の第2の層を提供するステップはさらに、熱蒸発によってニッケル(Ni)物質を堆積させるステップを含む。

0025

本発明に従った方法のある実施形態では、本方法はさらに、漏れ電流を最小限にするためのTLパターニングおよびドライエッチングのステップを含んでもよい。

0026

本発明に従った方法のある実施形態では、高エネルギー密度パルスは、レーザ熱アニール(LTA)処理において、レーザ源によって提供される。この実施形態の変形例では、LTA処理は、0.25〜0.55J/cm2の範囲内のレーザ密度と、144〜165ナノ秒の範囲内のパルス持続時間を伴う、λ=308nmにおける単一パルス処理である。さらに、この実施形態の変形例では、レーザ密度は、好ましくは、0.35〜0.45J/cm2の範囲内にある。レーザビームは、好ましくは、略10×10mm2の面積を有する。他の波長も、例えば、エキシマレーザを使用して、使用される可能性があることが認識されるであろう。

0027

本発明の別の側面によると、また、少なくとも1つのnチャネルトランジスタを含む半導体デバイス(100)が提供され、または各nチャネルトランジスタは、ゲルマニウム(Ge)から成る半導体領域(120)と、ゲート絶縁膜(140)を介して半導体領域上に形成されるゲート電極(110)と、ゲート電極の両側にある半導体領域に形成される接合領域(160)とを備え、各領域は、半導体領域(Ge)と反応されるニッケル(Ni)から作製される。本デバイスは、ニッケル(Ni)が、高エネルギー密度パルスを用いて、ゲルマニウム(Ge)領域と反応されることを特徴とし、それによって、各領域(NixGey)は、下層の半導体領域(120)を伴う略平面界面を有する。

0028

本発明に従ったデバイスのある実施形態では、半導体領域は、40Ω・cmを超える抵抗率を有するn型ウエハ(100)である。

0029

本発明に従ったデバイスのある実施形態では、高エネルギー密度パルスは、レーザ熱アニール(LTA)処理において、レーザ源によって提供される。この実施形態の変形例では、LTA処理は、0.25〜0.55J/cm2の範囲内のレーザ密度と、144〜165ナノ秒の範囲内のパルス持続時間とを伴う、λ=308nmにおける単一パルス処理である。さらに、この実施形態の変形例では、レーザ密度は、好ましくは、0.35〜0.45J/cm2の範囲内である。レーザビームは、好ましくは、略10×10mm2の面積を有する。

0030

一実施形態では、金属ゲルマニドを形成する方法が提供され、
ゲルマニウム層を金属層上に堆積させるステップと、
レーザ源を用いて金属層を加熱させるステップと、
を含み、熱は、少なくとも800℃の温度において生じることを特徴とする。

0031

一実施形態では、加熱するステップは、パルス状である。

0032

一実施形態では、高エネルギー密度パルスは、0.25〜0.55J/cm2の範囲内であり、パルス持続時間は、少なくとも800℃の温度を生成させる。
本発明は、例えば、以下を提供する。
項目1)
半導体デバイス(100)を提供するために、基板上に少なくとも1つの金属ゲルマニド接点を形成する方法であって、
ゲルマニウム(Ge)の第1の層(120)を提供するステップと、
金属の第2の層を提供するステップと、
前記下層の第1の(Ge)層を伴う略平面界面を有するゲルマニド金属層(160A)を取得するために、高エネルギー密度パルスを用いて、前記第2の層を前記第1の層と反応させるステップであって、前記高エネルギー密度パルスは、0.25〜0.55J/cm2の範囲内であり、パルス持続時間は、少なくとも800℃の温度を生成させる、ステップと、
を含む、方法。
(項目2)
前記金属は、ニッケル(Ni)を含む、項目1に記載の方法。
(項目3)
前記金属は、Fe、Co、Ni、Pd、Pt、Cu、またはYbのうちの少なくとも1つを含む、項目1に記載の方法。
(項目4)
前記生成された温度は、少なくとも900℃である、前記項目のいずれかに記載の方法。
(項目5)
前記生成された温度は、1500℃を下回る、前記項目のいずれかに記載の方法。
(項目6)
前記生成された温度は、930℃〜1460℃の範囲内である、前記項目のいずれかに記載の方法。
(項目7)
前記パルス長は、25ナノ秒を上回る、前記項目のいずれかに記載の方法。
(項目8)
前記パルス長は、50ナノ秒〜1マイクロ秒である、前記項目のいずれかに記載の方法。
(項目9)
前記パルス長は、50ナノ秒〜500ナノ秒である、項目8に記載の方法。
(項目10)
前記第1の層は、0.001Ω・cmよりも大きい抵抗率を有するn型またはp型ウエハ(100)である、前記項目のいずれかに記載の方法。
(項目11)
前記ニッケル(Ni)の第2の層を提供するステップはさらに、熱蒸発によって前記ニッケル(Ni)物質を堆積させるステップを含む、項目2に記載の方法。
(項目12)
漏れ電流を最小限にするためのTLMパターニングおよびドライエッチングのステップをさらに含む、前記項目のいずれかに記載の方法。
(項目13)
前記高エネルギー密度パルスは、レーザ熱アニール(LTA)処理において、レーザ源によって提供される、前記項目のいずれかに記載の方法。
(項目14)
前記LTA処理は、144〜165ナノ秒の範囲内のパルス持続時間を伴う、λ=308nmにおける単一パルス処理である、項目13に記載の方法。
(項目15)
項目1〜14に記載のいずれかの方法に従って製造される、半導体デバイス。

図面の簡単な説明

0033

本発明のより良好な理解のために、かつ、それがどのように実行に移され得るかを示すために、ここで、付随の図面を参照して、本発明による、具体的な実施形態、方法、およびプロセスが、実施例のみとして説明されるであろう。
図1は、本発明による方法の第1の実施形態の手順ステップと、それぞれの残りの図2〜10のそれぞれの主題をもたらした試験とを示す。
図2は、図1の方法による、従来、(a)RTAおよび(b)LTAによって形成される、それぞれ、ゲルマニド層のAFM画像を示し、表は、RTAおよびLTAサンプルに関する表面粗度データを示す。
図3Aは、従来、350℃においてRTAによって形成される、NiGe層のXTEM画像を示す。
図3Bは、図3Aの界面に対してより平滑なGe基板界面を有する、図1の方法による0.35J/cm2LTAによって形成されるNixGey層のXTEM画像を示す。
図4Aは、実質的変遷領域を有する図3AのRTAの後のGeとNiGeとの間の界面のHRXTEM画像と、GeおよびNiGeからの回析パターンを示す差し込み画像との両方を示す。図4Aは、より鮮明な界面を有する図3BのLTAの後のGeとNixGeyとの間の界面のHRXTEM画像と、GeおよびNixGeyからの回析パターンを示す差し込み画像との両方を示す。
図5は、略0.55J/cm2LTAの高エネルギー密度が印加されたNixGey基板層と、GeとNixGeyとの間の界面の代表的XTEM画像とを示し、より大きい粒子は、NixGey層内で見られることができ、界面は、図3Bおよび図4Bほど鮮明ではない。
図6は、図1の方法による、従来のRTAサンプルとLTAサンプルとの両方に関する抵抗対接点間隔を図に示し、差し込みグラフは、NixGey接点が0.45J/cm2のエネルギーにおいてLTAによって形成される、典型的なTLM構造のI−V特性を示す。
図7は、RTAを使用したn型Ge上にNiGeを含む、複数のサンプルに関するρc対Rshを図に示し、これは、一定のRshに関して、LTAは、正確なエネルギー密度条件が選択される場合、より良好にρcを生成することができることを示す。
図8は、アニール時間が30秒であった、後処理RTA処理の後の抵抗対接点間隔をチャート化する。ゲルマニド接点は、最初に、0.45J/cm2のエネルギーを伴うLTAによって形成された。
図9は、1つのみのサンプルがRTAおよびLTAのために後処理された、ρc対後処理RTA処理をチャート化する(後処理熱収支は、累積として見なされるべきである)。
図10は、本発明の一実施形態による、半導体デバイスを示す。

実施例

0034

ここで、本発明者によって想定される具体的なモードが、実施例として説明されるであろう。以下の説明では、多数の具体的な詳細が、完全な理解を提供するために、記載される。しかしながら、本発明は、これらの具体的な詳細に限定せずに、実践され得ることが当業者に明白になるであろう。他の事例では、周知の方法および構造は、説明を不必要に不明瞭にしないように詳細に説明されていない。

0035

レーザ熱アニール(LTA)は、nドープされたGe上のゲルマニド接点を形成するために使用され、これは、従来の高速熱アニール(RTA)によって生成された結果と系統的に比較される。表面トポグラフィ、界面品質、結晶構造、および物質化学量論は、両方のアニール技術のために探究される。電気的特性評価のために、比接触抵抗率および熱安定性が、抽出される。LTAは顕著に平滑な基板界面を伴う均一である接点を生成することができ、RTA技術を用いたものよりも2〜3桁少ない比接触抵抗率を伴うことが示されている。2.84×10−7Ω.cm2の比接触抵抗率が、最適化されたLTAエネルギー密度条件に関して達成されることが示されている。

0036

図1は、着手されたプロセスを要約し、以下の結果が、この研究で議論される。洗浄の後に、半絶縁層を作るために、高抵抗率(>40Ω・cm)n型(100)ウエハが、ウェルインプラント、すなわち、4×1012cm−2の用量および180keVのエネルギーを伴うPに続き、1×1013cm−2の用量および40keVのエネルギーを伴うBインプラントを受容した。ウエハは、次いで、1×1015cm−2の用量および12keVのエネルギーを伴う浅いPインプラントを受容した。ドーパント活性化は、N2雰囲気で、10秒間、500℃において、RTAを使用して、実施された。その後、Niの20nmが、熱蒸発を使用して、堆積させられた。TLMパターニングおよびドライエッチが、次いで、漏れ電流を最小限にするために実行された。ニッケルは、本発明の動作を例証するために本明細書に説明され、Fe、Co、Ni、Pd、Pt、Cu、またはYb等の他の金属も、使用される可能性があることを認識されるであろう。

0037

サンプルの1つのセットが、30秒間、N2下において、250、275、300、325、または350℃のいずれかにおいてRTA処理を受けた。サンプルの別のセットが、0.25〜0.55J/cm2の範囲のレーザ密度と、144〜165ナノ秒の範囲の持続時間とを伴う、LTA処理(λ=308nm、単一パルス)を受けた。レーザビーム面積は、約10×10mm2であった。これらのエネルギー密度は、Geでの適切なLTA補助ドーパント活性化のために要求されるものよりも有意に低いことに留意されたい[8]。

0038

走査電子顕微鏡法(SEM)、原子間力顕微鏡法(AFM)、X線回折(XRD)、および断面透過電子顕微鏡法(XTEM)を含む、種々の物質特性評価技術が、NiGe層表面トポグラフィおよび結晶品質検査するために適用された。XTEMは、JEOL2100高解像度TEMを使用して実行された。特に、AFMは、より平滑な表面層を示し、断面TEMは、LTAの後に、鮮明かつ非起伏界面を示す。電気的特性評価に関して、伝送長法(TLM)が、ρcを抽出するために使用され、KEITHLEY37100およびKEITHLEY2602が、使用された。特に、接触抵抗は、RTAに対して、LTAを使用するより約100倍低いと判定される。

0039

RTAおよびLTAのそれぞれの効果を研究するために、まず、表面粗度が、評価された。AFMは、空気中における室温においてタッピング非接触モードで実施された。図2は、(a)275℃におけるRTAと、(b)0.35J/cm2のエネルギーにおけるLTAとによって形成された、NiGe表面トポグラフィの代表的AFM画像を示す。RTAサンプルのための表面粗度(RMS)は、約1.28nmである一方、LTA処理サンプルは、約0.39nmの粗度を呈する。図2の表は、全てのサンプルに関して抽出されたRMSデータを示す。RMSは、最大エネルギー密度LTAを除いて、RTAセットに関してより大きい。

0040

高温において薄膜島状構造に塊になる、RTAによるNiGe形成のためのプロセスウィンドウが存在する可能性が非常に高く[11、12]、このデータは、LTAもまた、NixGey形成のためのプロセスウィンドウを有し、これを上回ると膜が劣化することを示す。0.55J/cm2は、この用途のためには、非常に高値であると考えられる。Mazzocchi et al.もまた、GeのそのLTAドーパント活性化研究において、AFM RMS対エネルギー密度の変化を報告し、これは、非溶融から、サブ溶融または溶融状態への変遷に起因していた[8]。したがって、図2から、0.25〜0.45J/cm2のエネルギー密度において、LTAによって形成されたNixGey層は、RTAによって形成されたそのものよりも非常に平滑であると結論付けられることができる。

0041

N2下で30秒間、350℃においてRTAによって形成されるゲルマニド接点からの代表的XTEM画像が、図3Aに示される。図に見られるように、NiGeの大きい粒子は、合金とGe基板との間に粗面起伏界面を伴って形成される。この結果は、非平滑NiGe界面が、RTAが形成アニールのために使用されるとき、一般的であると予期される[5、7、13]。ここで、図3B比較参照すると、この場合、0.35J/cm2のエネルギー密度を伴う、LTAによって処理されるサンプルの代表的XTEM画像は、LTAがゲルマニドのより小さい多結晶粒と、Ge基板と合金との間に非常に平坦な界面とをもたらすため、顕著な対比を表す。

0042

図3Aのサンプルにおけるゲルマニド基板界面の代表的高解像度(HR)XTEM画像が、次に、図4Aに示される。図に見られるように、GeからNiGeまで鮮明な変遷が存在しない。ここで、図4Bを比較参照すると、この場合、0.35J/cm2のエネルギー密度を伴う、LTAによって処理されるサンプルの代表的(HR)XTEM画像は、顕著な対比を表し、Geとゲルマニドとの間の平坦かつ均一である界面を示す。

0043

Ge原子の列は、基板内において明確に観察可能である。界面品質の観点から、界面は、略平面であり、任意の検出可能な界面領域または変遷ゾーンを伴わずに、その上方でゲルマニドに即座に変遷する、Ge(100)基板内に途切れていない水平列が存在するため、用語「atomically−flat(原子平坦)」が、使用されてもよい。さらに、(HR)TEMの証拠は、このゲルマニド層が、必ずしも、格子整合しておらず、また、Ge基板の上面においてエピタキシャル成長しないことを示す。図4Bの対角線上に上向きにGe基板原子の任意の列を辿る場合、このシーケンスは、ゲルマニド層の中に継続しない。ゲルマニド層内の原子の列は、(100)Ge基板内のものに対して異なる方向に配列される。Ge基板ゲルマニド界面のいくつかの領域では、2つの結晶物質の間のエピタキシャル関係の証拠があるが、これは、水平界面に沿ってある場所に高度に局在する。さらに、2つ物質の間の格子不整合と、ゲルマニド層内の小さなサイズの結晶とに起因して、これは、全ゲルマニド層を通して垂直に延在しない。Si上の格子整合したNiSi成長は、Gao et al.によって報告されており、超薄型Ni層が、Si[14]上に堆積させられ、NiSi2が、Siに類似する格子空間を有するように、優先的に形成された。

0044

界面粗度の劇的な改善は、超短パルスLTAと関連付けられる熱勾配および浅い熱分布と結び付けられる。実質的に、全サンプルが、有意な熱勾配を伴わず、標的温度にある、RTAとは異なり、LTAは、入射エネルギーパルスの波長と結び付けられる激しい熱勾配と、標的物質熱拡散率とを生成する。LTAパルスは、表面を局所的に加熱し、印加されたエネルギー密度に応じて、表面層を溶融し得る。図4Bの2つの差し込み写真は、Ge基板(右底部)の電子回折パターンと、NixGey(右上)とを示す。

0045

次に、図5を参照すると、XTEM画像が、高エネルギー密度0.55J/cm2におけるLTAのために提示される。図5の左区分(a)は、Geおよび接触界面の広視野図であり、右区分(b)は、Geおよび接触界面の高解像度視野図である。この場合、ゲルマニドのより大きい粒子が、形成され、界面は、図3Bおよび図4Bの観察可能であるものに対してより粗くなる。

0046

ここで、電気的特性評価を参照すると、加工されたTLM試験構造を使用して、ゲルマニド/n型Ge界面のρcと、下層のPドープされたGe層の薄板抵抗Rshとが、次いで、抽出された。TLM試験構造では、各NiGeバーは、380×100μm2であり、間隔は、4、16、36、64、100、144、および196μmであった。配置図は、このTLM設計の反復アレイから成った。各アレイ内部の約40のTLM構造が、ρcおよびRshに関する信頼性のある値を抽出するために、電気的に測定された。

0047

図6は、上記の状況におけるTLM測定からの出力を示す。差し込み図は、LTA(0.45J/cm2)を使用して加工された典型的なTLM構造の接点間隔の関数として、電流対電圧を示す。接点間の抵抗は、間隔が増加するにつれて、増加する。図6の主要部分では、抵抗対接点間隔が、275℃、300℃、および350℃におけるRTAと、0.35、0.45、および0.55J/cm2におけるLTAとによって形成されるNiGeに関してプロット化される。直線が、データに適合される。垂直および水平軸を伴う線の切片が、理論に従って、ρcおよびRshを計算するために使用される[3]。以下の表は、全てのTLM測定から抽出されたρcおよびRshの結果を示す。

0048

RTAサンプルでは、Rshおよびρcは、現在、物理的な説明が存在しない325℃を除いて、形成温度が275から350℃に増加するにつれて、減少する。全体的意味では、RTAサンプルは、ρc>10−4Ω.cm2を生成する。概して、Rshおよびρcは、LTAサンプルではより低い。最良ρc値は、0.45J/cm2においてLTAアニールされたTLMサンプルに関して取得された2.84×10−7Ω.cm2であり、0.35J/cm2においてLTAアニールされたTLMサンプルに関して取得されたρc=1.33×10−6Ω.cm2もまた、有意な結果である。これらのρc値は、等価RTAの場合より2〜3桁も低い。この実験研究における唯一プロセス変数が、NiGe形成アニールであることは、留意すべきであって、0.55J/cm2までのLTAエネルギー密度の増加が、より高いρcをもたらし、これは、図5に示されるものから分かる界面品質の劣化に起因し得ると考えられることは、着目に値する。

0049

ρcは、接点の下方の基板内における活性化ドーピングの強関数であり、したがって、ドーパント活性化の任意の強化が類似するρcの改善をもたらすであろうことは周知である。0.35および0.45J/cm2LTAの上記の結果を参照すると、LTAは、単に、これらのρc結果を生成するP活性化を改善していると言える。上記の表から、Rsh値は、LTAがP活性化のために役立つと示唆される。しかしながら、ここで、図7を参照すると、ρc対Rshのプロットは、固定Rshに関して正確なエネルギー密度条件が選択される場合、LTAが、依然として、より良好なρcを生成することができることを示す。

0050

NixGey層の熱安定性もまた、分析された。LTA処理の超短時間かつより高度に局在するエネルギー密度は、半導体物質および基板内のより高い非平衡準安定性条件を形成し得る。そのような場合、LTA処理ステップに続く処理における熱収支は、任意の準安定条件をより平衡状態に戻させ得る。ゲルマニドの熱安定性を評価するために、300℃RTAにおいて調製されたサンプルと、0.45J/cm2LTAによって調製されたサンプルとが、100〜500℃の「後処理」RTA処理に曝された。アニール時間は、30秒毎であった。1つのみのサンプルが、RTAとLTAとの両方のために後処理された(後処理熱収支は、この分析において累積と見なされるべきである)。図8は、後処理RTAステップの後のLTAサンプルのTLM測定を提供し、これは、適合線の傾きおよび切片が、各RTA処理の後に変化することを示し、Rshおよびρcが低下されることを示す。しかしながら、いくつかのTLM測定は、図を不必要に不明瞭にしない目的のために図8に示されない。

0051

抽出されたρc結果が、図9に示される。LTAサンプルでは、ρcは、徐々に増加し、250℃において、抵抗率の有意な増加が存在する。500℃付近において、ρc値は、RTAの場合に類似する。RTAサンプルでは、ρcは、150℃においてわずかに減少し、次いで、増加傾向に続くことを示す。両方のサンプルは、SEMによって検査され(データは、図示せず)、この後処理アニールシーケンスの終了時に、ゲルマニドが集塊化したことが観察された。500℃においてアニールされたNiGe層が集塊化することは周知である[11、12]。

0052

シリサイドまたはゲルマニド層の熱安定性を改変するための種々の既知の方法が存在する。最近の報告書の1つは、形成に先立った同時スパッタリングNiおよびPt合金の利点を強調している[14]。その参照文献では、Ptの添加は、ゲルマニド層内の熱安定性Rshを改善させ、したがって、本方法の代替実施形態は、同一の利点を達成するために、Ptの添加を含み得る。

0053

本発明は、したがって、先行技術の粗面かつ平坦ではない界面に対して、略平面または均一な界面を伴う半導体デバイスとの併用のために、n型ゲルマニウム(Ge)基板上にゲルマニド(NixGey)接点を形成する改善された方法を提供する。n型Ge上に最先端のLTAによって形成されたゲルマニド接点の品質は、従来のRTAを用いて、系統的に調査かつ比較された。LTAは、より平滑な層であって、より小さい多結晶粒であって、かつより多含有量のNiが豊富なゲルマニド相をもたらした。ゲルマニド基板界面は、HRXTEM内の任意の検出可能な界面領域または変遷ゾーンを伴わず、劇的に鮮明であった。接点のρcもまた、TLM構造から抽出された。ゲルマニド形成に関する取得された最良接触抵抗率は、1×1015cm−2の12keVPインプラントの使用後、500℃で10秒の活性化アニールと、0.45J/cm2エネルギー密度のLTAとが続いた場合の2.84×10−7Ω.cm2であった。

0054

したがって、本明細書に開示されるLTAアニール技術は、特に、典型的には、非排他的であるが、CMOSデバイスフォトダイオード、および撮像装置等のGeまたはGaAs成分を有する任意の半導体デバイスにとって有益となることが当業者によって、容易に理解されるであろう。図10を参照すると、半導体デバイス100が、実施例として示され、本発明は、これを用いて実践され得る。半導体デバイス100は、Ge基板120にわたり形成されたゲート電極110を有し、ウェルとゲートとの間に形成されたゲート絶縁膜140を伴うn型またはp型ウェル130を有する。側壁150が、ゲート絶縁膜140およびゲート電極110を中心に形成される。NixGey層160が、それぞれの接合部として、ゲート電極110の両側に形成され、図中、例証にすぎないが、側壁150が形成される側は、左層160Aは、本発明に従ってLTAによって形成されたNixGey層であり、右層160Bは、先行技術に従ってRTAによって形成されたNiGe層である。

0055

上記の方法のいずれかの使用が、トランジスタデバイス等のゲルマニウムまたはIII−IV半導体デバイスを製造する際、採用されることができることが認識されるであろう。

0056

上記の方法の任意の使用が、ゲルマニウムまたはIII−IV半導体デバイスの接点構造を製造する際、採用されることができることが認識されるであろう。

0057

本明細書では、用語「comprise(備える)、comprises(備える)、comprised(備えた)、およびcomprising(備えている)」またはそれらの任意の変形例、および用語「include(含む)、includes(含む)、included(含んだ)、およびincluding(含んでいる)」またはそれらの任意の変形例は、全体的に交換可能であると見なされ、全て、最大広範囲の可能性がある解釈が与えられるべきであり、逆もまた同様である。

0058

本発明は、以上に説明される実施形態に限定されず、構造と詳細との両方において変動され得る。

0059

0060

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ