図面 (/)

技術 電源装置

出願人 株式会社アルバック
発明者 中島研也大橋童吾宮野善識海田真行
出願日 2017年8月31日 (2年3ヶ月経過) 出願番号 2017-167700
公開日 2019年3月22日 (8ヶ月経過) 公開番号 2019-047609
状態 未査定
技術分野 非常保護回路装置(断路なし) 電力変換一般
主要キーワード 二直流電源 略接地電位 主キャパシタ 主インダクタンス 過電圧故障 スイッチ直列回路 反射電圧 キルヒホッフ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年3月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

スイッチ素子SW3に印加される電圧クランプして保護する。

解決手段

保護用整流素子D1の一端と、保護用キャパシタンス素子C5の一端と、保護用インダクタンス素子L4の一端とを、互いに中心点14で接続させバイアス回路33を構成させ、保護用整流素子D1の他端を直流高電圧が出力される直流高電圧点11に接続し、保護用キャパシタンス素子C5の他端をスイッチング電圧が出力される出力点12に接続し、保護用インダクタンス素子L4の他端を接地電位に接続する。負荷からの反射により、出力点12の電圧が大きくなると、保護用整流素子D1が導通し、出力点12の電圧はクランプされる。

概要

背景

級増幅器・F級増幅器に代表される、チョークコイル半導体スイッチおよび共振現象を利用した高周波増幅回路は、アンプ入力電圧に対して3〜4倍の電圧定常的に発生することが知られている。ところが、近年プラズマプロセスにおいて、異常放電が発生した時に高速に半導体スイッチのゲート発振を止めるアーク遮断動作や、RFの出力を数μ秒〜数m秒周期で出力をON/OFFするRFパルス動作が求められている。

このような動作をさせる際に、異常放電やプラズマ消失時の不整合の状態で半導体スイッチのゲートへの発振供給を止めると、反射電力負荷消費されない為、半導体スイッチで過電圧となり、インピーダンス状態によっては入力電圧の10倍を超えるピーク電圧が発生する為、半導体スイッチの故障の原因になっていた。

この現象を回避するために旧来よりさまざまな方法が提案されている。
半導体スイッチで過電圧を抑制するもっとも単純な方法として半導体スイッチにクランプ回路を接続する方式が最も簡単で効果があると考えられるが、定常状態高周波増幅器の入力電圧に対して3〜4倍の電圧が半導体スイッチに発生する事から、従来技術では高コストという問題があった。

概要

スイッチ素子SW3に印加される電圧をクランプして保護する。保護用整流素子D1の一端と、保護用キャパシタンス素子C5の一端と、保護用インダクタンス素子L4の一端とを、互いに中心点14で接続させバイアス回路33を構成させ、保護用整流素子D1の他端を直流高電圧が出力される直流高電圧点11に接続し、保護用キャパシタンス素子C5の他端をスイッチング電圧が出力される出力点12に接続し、保護用インダクタンス素子L4の他端を接地電位に接続する。負荷からの反射により、出力点12の電圧が大きくなると、保護用整流素子D1が導通し、出力点12の電圧はクランプされる。

目的

本発明が解決しようとする課題は、従来技術より低コストかつ過電圧に対するクランプ性能を向上させたクランプ回路を有する電源装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧クランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続されたバイアス回路を有し、前記バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記保護用整流素子は、前記出力点の電圧が、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置。

請求項2

直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流高電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置。

請求項3

直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流主電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流主電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置。

請求項4

直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流主電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流高電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流主電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置。

技術分野

0001

本発明は、高周波増幅器半導体スイッチの過電圧を保護する技術に関する。

背景技術

0002

級増幅器・F級増幅器に代表される、チョークコイルと半導体スイッチおよび共振現象を利用した高周波増幅回路は、アンプ入力電圧に対して3〜4倍の電圧定常的に発生することが知られている。ところが、近年プラズマプロセスにおいて、異常放電が発生した時に高速に半導体スイッチのゲート発振を止めるアーク遮断動作や、RFの出力を数μ秒〜数m秒周期で出力をON/OFFするRFパルス動作が求められている。

0003

このような動作をさせる際に、異常放電やプラズマ消失時の不整合の状態で半導体スイッチのゲートへの発振供給を止めると、反射電力負荷消費されない為、半導体スイッチで過電圧となり、インピーダンス状態によっては入力電圧の10倍を超えるピーク電圧が発生する為、半導体スイッチの故障の原因になっていた。

0004

この現象を回避するために旧来よりさまざまな方法が提案されている。
半導体スイッチで過電圧を抑制するもっとも単純な方法として半導体スイッチにクランプ回路を接続する方式が最も簡単で効果があると考えられるが、定常状態で高周波増幅器の入力電圧に対して3〜4倍の電圧が半導体スイッチに発生する事から、従来技術では高コストという問題があった。

0005

特開昭62−2708号公報

先行技術

0006

T. Suetsugu and M. K. Kazimierczuk, “Design procedure for lossless voltage-clamped Class E amplifier with a transformer and a diode,”IEEE Transactions on Power Electronics, vol. 20, no. 1, pp. 56-64, Jan. 2005.

発明が解決しようとする課題

0007

本発明が解決しようとする課題は、従来技術より低コストかつ過電圧に対するクランプ性能を向上させたクランプ回路を有する電源装置を提供することにある。

0008

また、本発明が解決しようとする課題は、高周波増幅器のスイッチ素子過電圧故障を低減させた電源装置を実現することにある。

課題を解決するための手段

0009

上記課題を解決するために、本発明は、直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続されたバイアス回路を有し、前記バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記保護用整流素子は、前記出力点の電圧が、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置である。
本発明は、直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流高電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置である。
本発明は、直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流高電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流主電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流主電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置である。この場合、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続されるようにすることもできる。
本発明は、直流主電圧点から直流主電圧を出力する主電源と、入力された前記直流主電圧から出力点に交流電圧を発生させる高周波増幅回路と、前記高周波増幅回路に駆動信号を出力し、前記高周波増幅回路を動作させる制御回路と、前記出力点の電圧を、所定のクランプ電圧でクランプするクランプ回路と、を有し、前記高周波増幅回路は、一端は前記直流主電圧点に接続され、他端は前記出力点に接続された主インダクタンス素子と、前記駆動信号によって制御され、前記出力点と接地電位との間を導通させ又は遮断させるスイッチング動作を行う主スイッチ素子と、一端が前記出力点と接続され他端が接地電位に接続された主キャパシタンス素子と、を有し、前記主スイッチ素子は、前記駆動信号により、前記スイッチング動作によって前記主インダクタンス素子と前記主キャパシタンス素子とに共振電流を流し、前記交流電圧に、前記直流主電圧の電圧値よりも接地電位から遠いピーク値を設けるように動作される電源装置であって、前記主電源は、直流高電圧を直流高電圧点に出力する第一直流電源と、前記直流高電圧が入力され、前記直流高電圧よりも接地電位に近い値の前記直流主電圧を前記直流主電圧点に出力する第二直流電源と、を有し、前記第一直流電源は、前記直流高電圧を前記直流高電圧点に出力する電圧源と、一端が前記直流高電圧点に接続され他端が接地電位に接続され、前記直流高電圧に充電される第一電源キャパシタンス素子とを有し、前記第二直流電源は一端が前記直流主電圧点に接続され他端が接地電位に接続された第二電源キャパシタンス素子を有し、前記クランプ回路は、保護用キャパシタンス素子と保護用整流素子と保護用インダクタンス素子とが設けられ、前記保護用キャパシタンス素子の一端と前記保護用整流素子の一端と前記保護用インダクタンス素子の一端とが接続された第一、第二バイアス回路と、補助インダクタンス素子と、を有し、前記第一バイアス回路では、前記保護用キャパシタンス素子の他端は前記出力点に接続され、前記保護用整流素子の他端と前記第二バイアス回路の前記保護用キャパシタンス素子の他端とは接続点で接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記第二バイアス回路では、前記保護用整流素子の他端は前記直流主電圧点に接続され、前記保護用インダクタンス素子の他端は接地電位に接続され、前記補助インダクタンス素子の一端は前記接続点に接続され、他端は前記直流高電圧点に接続され、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流主電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続された電源装置である。この場合、第一、第二バイアス回路の前記保護用整流素子は、前記出力点の電圧が、前記直流高電圧点の電圧よりも接地電位から遠い前記クランプ電圧になったときに導通する向きで接続させることもできる。

発明の効果

0010

従来技術より低コストであり、過電圧に対するクランプ性能は向上され、スイッチ素子の故障は防止されている。

図面の簡単な説明

0011

本発明の第一例の電源装置
本発明の第二例の電源装置
本発明の第三例の電源装置
本発明の第四例の電源装置
本発明の第一例の電源装置の閉回路
本発明の第一例の電源装置の簡略化したクランプ回路
本発明の第一例の電源装置が定常状態から保護状態移行したときの電圧関係
本発明の第二例の電源装置の閉回路
本発明の第二例の電源装置の簡略化したクランプ回路
本発明の第二例の電源装置が定常状態から保護状態に移行したときの電圧関係
本発明の第三例の電源装置の閉回路
本発明の第四例の電源装置の閉回路
第三例の電源装置の簡略化したクランプ回路
第四例の電源装置の簡略化したクランプ回路
本発明の第三例の電源装置が定常状態から保護状態に移行したときの電圧関係
本発明の第四例の電源装置が定常状態から保護状態に移行したときの電圧関係
高周波増幅回路に負荷側から印加される電圧と、出力点の電圧のピーク値との関係を示すグラフ
クランプ回路の有無に対する出力点の電圧を比較するグラフの比較
負荷側から出力端子に印加される電圧と、出力点の電圧のピーク値の関係を示すグラフ

実施例

0012

高周波電圧の生成>
図1図4は本発明の第一例〜第四例の電源装置1〜4であり、各電源装置1〜4は、主電源20と、高周波増幅回路23と、フィルタ回路24と、制御回路26とを有している。
高周波増幅回路23は、主インダクタンス素子L2と、主スイッチ素子SW3と、主キャパシタンス素子C2とを有している。

0013

主スイッチ素子SW3は、後述する出力点12に接続された第一スイッチ端子と、接地電位に接続された第二スイッチ端子と、印加される電圧信号によって、第一スイッチ端子と第二スイッチ端子との間を接続又は遮断させる制御端子とを有している。主スイッチ素子SW3では、第一スイッチ端子と第二スイッチ端子の間は双方向に電流を流すことができる。

0014

ここでは、主スイッチ素子SW3はnチャネルMOSトランジスタであり、第一スイッチ端子はドレイン端子、第二スイッチ端子はソース端子、制御端子はゲート端子であり、ドレイン端子をアノードとし、ソース端子をカソードとするpn接合ダイオードが主スイッチ素子SW3の内部に形成されている。

0015

主電源20は直流主電圧点13を有しており、主電源20は直流主電圧点13から直流の直流主電圧を出力しており、主インダクタンス素子L2の他端は直流主電圧点13に接続され主電源20から直流主電圧が供給されている。

0016

上述したように、主スイッチ素子SW3の第二スイッチ端子は接地電位に接続されており、主スイッチ素子SW3の第一スイッチ端子は、主インダクタンス素子L2の一端に接続されている。

0017

主スイッチ素子SW3の第一スイッチ端子と、主インダクタンス素子L2の一端とが接続された部分を出力点12とすると、主キャパシタンス素子C2の一端は出力点12に接続され、他端は接地電位に接続されており、従って、主スイッチ素子SW3と主キャパシタンス素子C2とは並列接続されていることになる。

0018

主スイッチ素子SW3の制御端子は制御回路26に接続され、制御回路26が出力する駆動信号が制御端子に入力されており、その駆動信号によって主スイッチ素子SW3は導通と遮断とを交互に繰り返すようにされている。

0019

主スイッチ素子SW3が導通状態のときは、出力点12と接地電位の間に電流が流れる状態になる。主電源20から出力された電流が主インダクタンス素子L2を流れているときに主スイッチ素子SW3が導通すると、その電流は接地電位に流出する。

0020

そのような導通状態から主スイッチ素子SW3が遮断状態に転じ、出力点12と接地電位との間が遮断されると、主インダクタンス素子L2に起電力が発生し、その起電力によって主インダクタンス素子L2が電流を供給し、その電流で主キャパシタンス素子C2が充電される。

0021

導通状態のとき、出力点12は接地電位であるから、主スイッチ素子SW3が導通状態から遮断状態に転じるときには、第一、第二スイッチ端子間の電圧がゼロの状態で主スイッチ素子SW3が導通から遮断に転じている。

0022

主キャパシタンス素子C2が充電され、出力点12の電位が上昇し、出力点12の電位は直流主電圧よりも高電圧になる。
次いで、主インダクタンス素子L2から供給される電流が減少すると、充電された主キャパシタンス素子C2が放電を開始し、その放電によって主インダクタンス素子L2に電流が供給され、主電源20の内部の後述する第二電源キャパシタンス素子C1を充電する。

0023

主キャパシタンス素子C2の放電が進行して出力点12の電位が下がり、主キャパシタンス素子C2が第二電源キャパシタンス素子C1を充電する電流が停止すると、主インダクタンス素子L2に起電力が発生し、第二電源キャパシタンス素子C1を充電する電流が維持される。

0024

このとき、出力点12の極性は直流主電圧点13とは反対の極性の電圧になる。また、直流主電圧点13は接地電位に近い大きさであり、極性が変わるときに主スイッチ素子SW3が導通すると、主スイッチ素子SW3は、第一、第二スイッチ端子間の電圧がゼロに近い状態で遮断状態から導通状態に転じることになる。

0025

主インダクタンス素子L2の起電力によって第二電源キャパシタンス素子C1を充電する電流は、逆方向に導通された主スイッチ素子SW3を流れ、主インダクタンス素子L2の起電力が消滅すると、上述したように、主電源20から主インダクタンス素子L2に電流が供給され、主インダクタンス素子L2を流れた電流が接地電位に流出する。

0026

以上により、出力点12には、主スイッチ素子SW3の導通と遮断の動作に伴って、略接地電位と、主インダクタンス素子L2の起電力により発生した高電圧との間で振幅する交流電圧が生成されている。

0027

出力点12の電圧のうち、接地電位から最も離れた電圧をピーク値と呼ぶと、主スイッチ素子SW3と主インダクタンス素子L2とが生成するピーク値は、主電源20が主インダクタンス素子L2に印加する電圧よりも高い電圧である。出力点12の交流電圧は、周波数が高い高周波電圧である。

0028

そのピーク値は、主電源20から主インダクタンス素子L2に供給される直流主電圧よりも高くなるように設定されており、出力点12に現れる高周波電圧は、その周波数の一周期の間に、直流主電圧よりも高い電圧になる期間を有している。

0029

出力点12は、フィルタ回路24を介して出力端子25に接続されており、出力端子25には、出力点12に生成された高周波電圧と同周波数の高周波電圧が、フィルタ回路24によってノイズが除去された状態で現れる。
出力端子25は、スパッタリング装置ターゲットや、プラズマ生成装置電極等の負荷に接続されており、負荷に高周波電圧を供給する。

0030

高周波増幅回路23は、制御回路26が主スイッチ素子SW3を動作させることで上述したように高周波電圧を生成しており、高周波電圧の振幅に伴い主インダクタンス素子L2と主キャパシタンス素子C2及び第二電源キャパシタンス素子C1との間に流れる電流は共振現象による共振電流であり、第一、第二スイッチ端子間の電圧が小さい状態で主スイッチ素子SW3が導通又は遮断するようになっている。このようなスイッチング動作は、高効率である。

0031

ここでは、フィルタ回路24は、フィルタ用キャパシタンス素子C3と、フィルタ用インダクタンス素子L3と、出力キャパシタンス素子C4とを有しており、フィルタ用キャパシタンス素子C3とフィルタ用インダクタンス素子L3とは直列接続され、直列接続回路のフィルタ用インダクタンス素子L3側の端子が出力端子25に接続され、フィルタ用キャパシタンス素子C3側の端子が出力点12に接続されている。出力端子25は、出力キャパシタンス素子C4によって接地電位に接続されている。

0032

このフィルタ回路24は、高周波増幅回路23で生成された出力点12の高周波電圧を、発振周波数負荷に効率よく給電できるように調整されており、フィルタ回路24を構成する素子の回路定数は、高周波増幅回路23が出力する高周波電圧に含まれる高調波を除去し、高周波増幅回路23から見たインピーダンスが所定のインピーダンスになるように調整されている。

0033

<主電源>
本発明の電源装置1〜4が有する主電源20は、直流高電圧を直流高電圧点11に出力する第一直流電源21と、第一直流電源21が出力する直流高電圧が入力され、直流高電圧よりも接地電位に近い値の直流主電圧を直流主電圧点13から出力する第二直流電源22と、を有している。

0034

第一直流電源21は、直流高電圧を直流高電圧点11に出力する電圧源DCと、一端が直流高電圧点11に接続され他端が接地電位に接続された第一電源キャパシタンス素子C0とを有しており、第一電源キャパシタンス素子C0は、直流高電圧に充電されている。

0035

第二直流電源22は、二個の副スイッチ素子SW1、SW2と、整流用インダクタンス素子L1と、第二電源キャパシタンス素子C1と、を有している。

0036

二個の副スイッチ素子SW1、SW2は、直列接続されてスイッチ直列回路28が構成されており、スイッチ直列回路28の一端は直流高電圧点11に接続され、他端は接地電位に接続され、スイッチ直列回路28には直流高電圧が印加されるようになっている。

0037

二個の副スイッチ素子SW1、SW2の制御端子はそれぞれ制御回路26に接続されており、制御回路26により、二個の副スイッチ素子SW1、SW2のうち、一方が導通する間は他方は遮断するようにされ、二個の副スイッチ素子SW1、SW2が交互に導通するようにされている。

0038

副スイッチ素子SW1、SW2同士が接続された点を副出力点18とすると、二個の副スイッチ素子SW1、SW2の動作により、副出力点18には交流電圧が生成される。

0039

整流用インダクタンス素子L1の一端は副出力点18に接続され、他端は直流主電圧点13に接続されている。
第二電源キャパシタンス素子C1の一端は直流主電圧点13に接続され、他端は接地電位に接続されている。

0040

制御装置26が二個の副スイッチ素子SW1、SW2を制御して、第二電源キャパシタンス素子C1が所定電圧に充電されており、その状態で二個の副スイッチ素子SW1、SW2が交互に導通して副出力点18に交流電圧が生成されているものとすると、交流電圧は、整流用インダクタンス素子L1と第二電源キャパシタンス素子C1によって整流平滑されて直流主電圧点13に、予め設定された大きさの直流の直流主電圧が現れる。
上述したように、直流主電圧は直流高電圧よりも接地電位に近い値であり、第二直流電源22は、降圧DC−DCコンバータと言える。

0041

<クランプ回路>
本発明の電源装置1〜4はそれぞれクランプ回路31,35〜37を有している。

0042

出力端子25に接続された負荷のインピーダンスが変動し、出力端子25から出力された高周波電圧が反射して出力端子25に戻ると、出力点12に大きな電圧が発生し、主スイッチ素子SW3が破壊する虞がある。

0043

第一例〜第四例の電源装置1〜4のクランプ回路31、35〜37には、出力点12の電圧が、直流高電圧点11や直流主電圧点13の電圧よりも所定値だけ接地電位から遠くなったときに、クランプ回路31、35〜37が動作して出力点12の電圧がクランプされる。

0044

第一例〜第四例の電源装置1〜4のクランプ回路31、35〜37には、一又は複数個のバイアス回路32〜34がそれぞれ設けられている。
各電源装置1〜4に設けられたバイアス回路32〜34は同一構造であり、バイアス回路32〜34は、保護用キャパシタンス素子C5と保護用整流素子D1と保護用インダクタンス素子L4とを有しており、保護用キャパシタンス素子C5の一端と、保護用整流素子D1の一端と、保護用インダクタンス素子L4の一端とは中心点14において互いに接続されている。

0045

<第一例の電源装置のクランプ回路>
先ず、図1の第一例の電源装置1のバイアス回路32では、保護用キャパシタンス素子C5の他端は出力点12に接続され、保護用整流素子D1の他端は直流高電圧点11に接続され、保護用インダクタンス素子L4の他端は接地電位に接続されている。

0046

高周波電圧のピーク値が設定された電圧よりも接地電位に近いときはクランプ回路31は動作しない。
反射によって出力点12の電圧が通常のピーク値よりも大きくなると、主スイッチ素子SW3が破壊する虞がある。

0047

本発明のクランプ回路31、35〜37は、所定のクランプ電圧を有しており、高周波電圧のピーク値が、クランプ電圧よりも接地電位から遠くになるときにクランプ回路31、35〜37が動作し、出力点12の電圧をクランプする。

0048

直流主電圧点13の電圧である直流主電圧をVDCampで表すと、第二電源キャパシタンス素子C1は直流主電圧VDCampで充電されている。直流高電圧点11の電圧である直流高電圧はVDCbusで表す。

0049

図5の閉回路Aは、第二電源キャパシタンス素子C1を有する第二直流電源22と、主インダクタンス素子L2と、保護用キャパシタンス素子C5と、保護用インダクタンス素子L4と、によって構成された閉回路であり、保護用キャパシタンス素子C5は、定常状態では、直流主電圧VDCampで充電されている。

0050

このとき、保護用整流素子D1の、中心点14とは反対側の端子は直流高電圧VDCbusが印加されており、直流高電圧VDCbusの値と、直流主電圧VDCampの値と、高周波電圧のピーク値との関係から、反射電圧が印加されない定常状態のときは、保護用整流素子D1は逆バイアス状態に置かれ、保護用整流素子D1には電流が流れないようになっている。

0051

出力点12の電圧は、接地電位から最も遠い値であるピーク値と略接地電圧との間で振幅しており、出力点12に現れる高周波電圧をスイッチ電圧VSW3(t)と表わすと、スイッチ電圧VSW3(t)は、下記のように、高周波成分VRF(t)と直流電圧成分である直流主電圧VDCampとに分けることができる。

0052

VSW3(t) =VRF(t)+VDCamp
図6に定常状態の電圧関係を示す。

0053

保護用インダクタンス素子L4の両端に印加される電圧をVind(t)とし、保護用キャパシタンス素子C5に流れる交流電流による交流電圧成分をVcap(t)とすると、保護用インダクタンス素子L4の両端に印加される電圧Vind(t)は、下記の(1)式のように表すことができる。

0054

0055

保護用キャパシタンス素子C5には、交流変位電流Icap(t)と、直流電圧による直流電流とが流れるものとし、保護用キャパシタンス素子C5の静電容量をcとすると、保護用キャパシタンス素子C5の交流電圧成分Vcap(t)は下記(2)式のように表現できる。(2)式中、直流主電圧VDCampは、保護用キャパシタンス素子C5の直流電圧成分である。

0056

0057

(1)式、(2)式より、保護用インダクタンス素子L4の両端の電圧Vind(t)は、下記(3)式のように表現することができる。

0058

0059

保護用整流素子D1が導通する閾値電圧をVdthで表すと、定常状態において、保護用整流素子D1が導通しない条件は次の(4)式の通りである。

0060

0061

よって、保護用整流素子D1が導通しない条件は下記(5)式で表すことができる。

0062

0063

スイッチ電圧VSW3(t)のピーク値は、直流主電圧VDCampの値や主インダクタンス素子L2や主キャパシタンス素子C2のインピーダンスの値等によって決定される値であり、上記(5)式について、閾値電圧Vdthと、(5)式の積分項とが、直流高電圧VDCbusに対して無視できるほど小さいものと仮定すると、

0064

VSW3(t)<VDCbus+VDCamp
であり、スイッチ電圧VSW3(t)のピーク値が直流主電圧VDCampの4倍に達するまでクランプ回路31を動作させない場合は、下記(6)式が成立するように、直流主電圧VDCampと直流高電圧VDCbusとの値を設定する。

0065

0066

上記(6)式は下記(7)式に変形することができる。

0067

0068

(7)式より、高周波増幅回路23に、直流高電圧VDCbusの1/3の直流電圧が印加されるまでは保護用整流素子D1は導通しないことがわかる。

0069

定常状態から保護状態に移行する条件は、保護用整流素子D1が導通する条件であるので、図7のように保護用整流素子D1に加わる電圧が閾値電圧Vdthを超えたときであると言える。

0070

定常状態から保護状態に移行し、保護用整流素子D1が導通した直後では、保護用キャパシタンス素子C5の直流成分である直流主電圧VDCampは変動していないとすると、出力点12のスイッチ電圧VSW3(t)はキルヒホッフ則により下記(8)式、(9)式で表現できる。

0071

0072

(9)式の積分項中の変位電流Icap(t)は主インダクタンス素子L2と主キャパシタンス素子C2とフィルタ回路24とに流れる電流の総和であり、変位電流Icap(t)の値は、負荷インピーダンスや、保護状態が発生する直前の主インダクタンス素子L2に流れていた電流の大きさに依存するので、積分項の値を小さくすることが望ましい。

0073

ここで理想的な保護状態を開始できる条件は保護用キャパシタンス素子C5の静電容量cを∞としたときであることは明らかであり、∞にしたときは下記(10)式が成立する。

0074

0075

ここで保護用キャパシタンス素子C5の静電容量cを∞とした場合でも、定常状態において保護用キャパシタンス素子C5に電流が流れると、抵抗損による電力損失が発生する。そのため、定常状態における保護用キャパシタンス素子C5の変位電流Icap(t)はなるべく小さい値にすることが望ましい。

0076

保護用整流素子D1の浮遊容量の静電容量値をCd1とし、その浮遊容量に流れる電流をId(t)とし、保護用インダクタンス素子L4のインダクタンス値をLindとし、そのインダクタンス値Lindに流れる電流をIind(t)とすると、電流Id(t)と電流Iind(t)とは、下記(11)式と下記(12)式とで表され、保護状態中の変位電流Icap(t)は下記(13)式で表される。

0077

0078

変位電流Icap(t)は小さい方が望ましいから、保護用キャパシタンス素子C5の静電容量cは小さい値のものを用いることが望ましく、上記(13)式から、保護用インダクタンス素子L4のインダクタンス値Lindは大きい方が望ましい。

0079

実際の回路に用いられるインダクタンス素子やキャパシタンス素子は、有限インピーダンス値を持つ。また、実際の動作の際には定常状態と保護状態の繰り返しが発生するので、インダクタンス値Lindの値と静電容量cの値とは、適切な時間で保護状態から定常状態に戻ることができるような値の素子が用いられる。

0080

<第二例の電源装置のクランプ回路>
次に、第二例の電源装置2は図2に示されており、そのクランプ回路35は、二個のバイアス回路33,34を有している。

0081

二個のバイアス回路33、34のうち一方のバイアス回路33は、保護用キャパシタンス素子C5の他端が出力点12に接続され、他方のバイアス回路34の保護用キャパシタンス素子C5の他端は、一方のバイアス回路33の保護用整流素子D1の他端に接続されている。

0082

保護用キャパシタンス素子C5の他端が出力点12に接続された一方のバイアス回路33を第一バイアス回路33と呼び、保護用キャパシタンス素子C5の他端が、一方のバイアス回路33の保護用整流素子D1の他端に接続されたバイアス回路34を第二バイアス回路34と呼ぶと、第二バイアス回路34の保護用整流素子D1の他端は直流高電圧点11に接続されている。

0083

第一、第二バイアス回路33、34の保護用インダクタンス素子L4側の端子は接地電位に接続されている。
第一バイアス回路33の保護用整流素子D1の他端と、第二バイアス回路34の保護用キャパシタンス素子C5の他端とが接続された点を接続点15と呼ぶと、接続点15は補助インダクタンス素子L5によって直流高電圧点11に接続されている。

0084

第二例の電源装置2のクランプ回路35の閉回路を図8に示す。このクランプ回路35でも、第一例のクランプ回路31と同様に、直流主電圧VDCampで充電された第二電源キャパシタンス素子C1を有する第二直流電源22と、主インダクタンス素子L2と、保護用キャパシタンス素子C5と、保護用インダクタンス素子L4と、によって構成された閉回路Aを有している。

0085

定常状態では、保護用キャパシタンス素子C5は直流主電圧VDCampで充電され、第一、第二バイアス回路33、34の保護用整流素子D1の他端にはそれぞれ直流高電圧VDCbusが印加されており、保護用整流素子D1は逆バイアス状態に置かれ、電流が流れないようになっている。

0086

定常状態において、第一バイアス回路33の保護用キャパシタンス素子C5の両端の交流電圧成分をVcap5(t)とし、保護用整流素子D1の両端の直流電圧成分をVd1(t)とし、その浮遊容量の静電容量値をCd1とする。また、第二バイアス回路34の保護用インダクタンス素子L4の両端の電圧をVind6(t)とすると、下記(14)式が成立する。そのときのクランプ回路35の電圧状態図9に示す。

0087

0088

定常状態では、第一、第二バイアス回路33,34の保護用整流素子D1は導通していない。第一、第二バイアス回路33,34の保護用キャパシタンス素子C5の静電容量値をそれぞれCc5、Cc6とし、流れる交流の変位電流をIcap5(t)、Icap6(t)とし、変位電流Icap5(t)、Icap6(t)により発生する交流電圧成分をVcap5(t)、Vcap6(t)とすると、それらの交流電圧成分Vcap5(t)、Vcap6(t)と、第一バイアス回路33の保護用整流素子D1の両端の直流電圧成分Vd1(t)とは、下記(15)〜(17)式で表わされる。

0089

0090

(14)〜(17)式から下記(18)式が得られる。

0091

0092

第一バイアス回路33の保護用整流素子D1が導通する閾値電圧をVd1thとし、第二バイアス回路34の保護用整流素子D1が導通する閾値電圧をVd2thとすると、第一、第二バイアス回路33,34が導通しない条件は、下記(19)式で表すことができる。

0093

0094

以上により、スイッチ電圧VSW3(t)は下記(20)、(21)式のようにまとめられる。

0095

0096

上記(21)式についての閾値電圧Vd1th、Vd2thの値と積分項の値とが、直流高電圧VDCbusに対して無視できる程度に小さく、上記式(19)は、下記(22)式に変形することができる。

0097

スイッチ電圧VSW3(t)のピーク値が直流主電圧VDCampの4倍に達するまでクランプ回路35を動作させない場合は、下記(22)式が成立するように、直流主電圧VDCampの値と直流高電圧VDCbusの値とは設定される。

0098

0099

上記(22)式を整理すると、

0100

0101

と表すことができ、定常状態で直流高電圧VDCbusの2/3の直流電圧が高周波増幅回路23に印加されても保護用整流素子D1は導通せず、クランプ回路35に電流は流れないことが分かる。
保護用整流素子D1に閾値電圧を超える電圧が印加されると、クランプ回路35は導通し、保護状態に移行する(図10)。

0102

定常状態から保護状態に移行し、保護用整流素子D1が導通した直後では、第一バイアス回路33の保護用キャパシタンス素子C5の充電電圧は変化しておらず、直流主電圧VDCampであると見なすことができる。

0103

第一、第二バイアス回路33,34の保護用キャパシタンス素子C5の変位電流をIcap5(t)、Icap6(t)とすると、出力点12のスイッチ電圧VSW3(t)は、キルヒホッフ則により、下記(24)、(25)式のように表現することができる。

0104

0105

上記(25)式中の変位電流Icap5(t)は、主インダクタンス素子L2と主キャパシタンス素子C2とフィルタ回路24とに流れる電流の総和であり、変位電流Icap5(t)の大きさは、負荷インピーダンスや、保護状態が発生する直前の主インダクタンス素子L2に流れていた電流に依存するので、影響を小さくすることが望ましい。

0106

ここで理想的な保護状態を開始できる条件は、第一、第二バイアス回路33,34の保護用整流素子D1と保護用キャパシタンス素子C5とで構成され、出力点12と直流高電圧点11とを接続する電流経路が小さいインピーダンスであることであり、そのインピーダンスは、保護用キャパシタンス素子C5の静電容量値Cc5、Cc6を無限大にしたときが最も小さくなり、下記(26)式のようになる。

0107

0108

ここで第一、第二バイアス回路33,34の保護用キャパシタンス素子C5の静電容量値Cc5、Cc6をそれぞれ∞とした場合でも、定常状態中に第一、第二のバイアス回路33,34に電流が流れると、抵抗損による電力損失が発生する。

0109

従って、第一、第二バイアス回路33,34のインピーダンスを大きくし、第一、第二バイアス回路33,34に流れる電流を、定常状態においても小さくすることが望ましい。

0110

そのため、第一、第二バイアス回路33,34の保護用インピーダンス素子L4や、補助用インダクタンス素子L5のインダクタンス値は大きいものを用いると共に、保護用整流素子D1の浮遊容量や、保護用キャパシタンス素子C5の静電容量cは小さい値のものを用いることが望ましい。

0111

<第三例、第四例の電源装置3、4のクランプ回路>
図3は第三例の電源装置3の回路を示しており、第三例の電源装置3のクランプ回路36内において補助インダクタンス素子L5の他端が直流高電圧点11ではなく直流主電圧点13に接続された点以外は第二例の電源装置2と同じである。定常状態中に形成される閉回路を図11に示す。

0112

また、図4は第四例の電源装置4を示しており、第四例の電源装置4のクランプ回路37内において、第二バイアス回路34の保護用整流素子D1の他端が直流高電圧点11ではなく直流主電圧点13に接続された点以外は第二例の電源装置2と同じである。定常状態中に形成される閉回路を図12に示す。

0113

図11,12の閉回路A中の保護用キャパシタンス素子C5は、主インダクタンス素子L2と保護用インダクタンス素子L4とを経由した電流で、直流主電圧VDCampに充電されている。

0114

図11の第三例の電源装置3では、閉回路G中の保護用整流素子D1は直流主電圧VDCampで逆バイアスされ、閉回路H中の保護用キャパシタンス素子C5は直流主電圧VDCampに充電され、閉回路F中の保護用整流素子D1は直流高電圧VDCbusで逆バイアスされている。

0115

図12の第四例の電源装置4では、閉回路B中の保護用整流素子D1は直流高電圧VDCbusで逆バイアスされ、閉回路C中の保護用キャパシタンス素子C5は直流高電圧VDCbusに充電され、閉回路J中の保護用整流素子D1は直流主電圧VDCampで逆バイアスされている。

0116

また、第三、第四例の電源装置3,4の閉回路Aでは、保護用キャパシタンス素子C5は高周波増幅回路23の出力点12に接続されている。
第三、第四例の電源装置3,4の簡略化したクランプ回路36、37を、図13,14に示す。高周波増幅回路23のスイッチ電圧VSW3(t)は、高周波成分VRF(t)と直流主電圧VDCampとに分けてある。
高周波増幅回路23の内部インピーダンスは無視できるほど小さい。

0117

クランプ回路36,37には、保護用キャパシタンス素子C5の静電容量値Cc5,Cc6と、保護用インダクタンス素子L4のインダクタンス値Lind4,Lind6と、第一バイアス回路33の保護用整流素子D1の浮遊容量Cd1と、補助インダクタンス素子L5のインダクタンス値Lind5と、によるハイパスフィルタ回路が形成されており、そのハイパスフィルタ回路には、第二バイアス回路34の保護用整流素子D1が接続されている。

0118

定常状態において、第一、第二バイアス回路33,34の保護用キャパシタンス素子C5の両端の交流電圧成分をVcap5(t)、Vcap6(t)とし、保護用整流素子D1の両端の直流電圧成分をVd1(t)、Vd2(t)とすると、第三例、第四例の電源装置3,4の第二バイアス回路34の保護用インダクタンス素子L4に印加される電圧は下記(27)式で表される。

0119

0120

定常状態では保護用整流素子D1は導通しておらず、保護用キャパシタンス素子C5の変位電流Icap5(t)、Icap6(t)による交流電圧成分Vcap5(t)、Vcap6(t)と、保護用整流素子D1に印加される直流電圧成分Vd1(t)、Vd2(t)とは、下記(28)式〜(32)式で表される。

0121

0122

(28)式は、第三例、第四例の電源装置3,4の第一のクランプ回路33の保護用キャパシタンス素子C5の交流電圧成分Vcap5(t)であり、(29)式は第三例の電源装置3の第二のクランプ回路34の保護用キャパシタンス素子C5の交流電圧成分Vcap6(t)であり、(30)式は第四例の電源装置4の第二のクランプ回路34の保護用キャパシタンス素子C5の交流電圧成分Vcap6(t)である。

0123

(31)式は第三例の電源装置3の第一のクランプ回路33の保護用整流素子D1の直流電圧成分Vd1(t)であり、(32)式は第四例の電源装置4の第一のクランプ回路33の保護用整流素子D1の直流電圧成分Vd1(t)である。

0124

(27)式は、第三例の電源装置3について下記(33)式に書き換えることができ、第四例の電源装置4について下記(34)式に書き換えることができる。

0125

0126

定常状態において、第一、第二バイアス回路33,34の保護用整流素子D1が導通しない条件は、第三例の電源装置3について下記(35)式、第四例の電源装置4について下記(36)式で表すことができる。

0127

0128

定常状態を維持するためのスイッチ電圧VSW3(t)の条件については、第三例の電源装置3では下記(37)式が成立し、第四例の電源装置4では下記(38)式が成立することであり、第三例、第四例の電源装置3,4に共通して下記(39)式が成立することである。

0129

0130

上記(39)式において、保護用整流素子D1の閾値電圧Vd1th、Vd2thと、積分項とが直流高電圧VDCbusに対して無視できるほど小さい。スイッチ電圧VSW3(t)のピーク値が直流主電圧VDCampの4倍に達するまではクランプ回路33,34を動作させないようにする場合は、下記(40)式が成立するように、直流主電圧VDCampの値と直流高電圧VDCbusの値とが設定される。

0131

0132

上記(40)式は、下記(41)式に書き換えることができる。

0133

0134

上記(41)式により、定常状態中では、直流高電圧VDCbusの1/2の直流電圧が高周波増幅回路23に印加されるまでは、保護用整流素子D1は導通せず、保護状態に移行しない事がわかる。

0135

次に、定常状態から保護状態に移行する条件は保護用整流素子D1が導通する条件であり、保護用整流素子D1に加わる電圧が閾値電圧Vd1th、Vd2thを超えたことが条件となるので、保護状態に移行したときの第三例の電源装置3は図15に表し、第四例の電源装置4は図16に表す。

0136

定常状態から保護状態に移行し、保護用整流素子D1が導通した直後では、第一バイアス回路33の保護用キャパシタンス素子C5の電圧は変化せず、直流主電圧VDCampであり、スイッチ電圧VSW3(t)は、キルヒホッフ則により、下記(42)式〜(44)式で表すことができる。

0137

0138

上記(44)式の変位電流Icap5(t)は、主インダクタンス素子L2と主キャパシタンス素子C2とフィルタ回路24とに流れる電流の総和であり、変位電流Icap5(t)の大きさは、負荷インピーダンスや、保護状態が発生する直前の主インダクタンス素子L2に流れていた電流に依存するので、それらの影響を小さくすることが望ましい。

0139

ここで理想的な保護状態を開始するためには、出力点12と直流高電圧点11との間で、第一、第二バイアス回路33,34の保護用整流素子D1と保護用キャパシタンス素子C5とで構成される電流経路のインピーダンスが小さいことが望ましい。保護用キャパシタンス素子C5の静電容量値Cc5、Cc6を無限大にしたときが電流経路のインピーダンスが最も小さくなり、スイッチ電圧VSW3(t)は下記(45)式のようになる。

0140

0141

ここで第一、第二バイアス回路33,34の保護用キャパシタンス素子C5の静電容量値Cc5、Cc6が無限大のときに、定常状態の第一、第二バイアス回路33,34に電流が流れると、抵抗損による電力損失が発生する。従って、定常状態においても第一、第二バイアス回路33,34に流れる電流は小さいことが望ましい。

0142

第一、第二バイアス回路33,34のインピーダンスを大きくするためには、第一、第二バイアス回路33,34の保護用インピーダンス素子L4や、補助用インダクタンス素子L5のインダクタンス値は大きいものを用いることが望ましく、他方、保護用整流素子D1の浮遊容量Cd1、Cd2は小さいことが望ましい。

0143

図17は、高周波増幅回路23に対して負荷側から印加される電圧(横軸)と、出力点12の電圧のピーク値(縦軸)との関係を示すグラフであり、クランプ回路による電圧は負荷側から印加される電圧に応じて線形に変化している。

0144

主スイッチ素子SW3には、耐圧1000V程度のMOSFETが使用されており、保護回路がない場合は、出力端子25に90V程度の電圧が印加されると、MOSFETはブレークダウンに達する。クランプ回路を入れると、ピーク電圧が下がる。

0145

クランプ回路が設けられていない電源装置と、本発明の電源装置の出力点12の電圧の比較を図18のグラフに示す。図18は、90Vの電圧が出力端子25に印加されたときの出力点12のピーク値の時間変化を示すグラフであり、横軸は時間、縦軸は出力端子12のスイッチ電圧VSW3(t)を示している。

0146

本発明の電源装置において、クランプ回路31、35〜37の寄生インピーダンスにより、出力点12の電圧は、クランプする電圧よりも上昇しているが、図18から分かるように、トランスクランプは、構造上リーケージインダクタンスを小さくすることが難しいため、クランプ回路を設けない場合に近い電圧上昇が観察される。

0147

図19は、定常状態における出力端子25への印加電圧と、出力点12のピーク電圧の関係を示すグラフである。

0148

前述の図17には、単純クランプが最も低電圧でクランプできることが示されているが、この図19では単純クランプは印加電圧が140Vを越えたあたりからピーク電圧が約380Vとなり、それ以上印加電圧が上昇すると、クランプ回路が常時動作するようになって出力電力が上昇しなくなるため、380V以上の出力を出せなくなっている。

0149

ところが本発明では出力点12の電圧をクランプするために設定される電圧には、直流高電圧点11から出力される直流高電圧の大きさだけ加算されるので、単純クランプよりも大きな電圧を出力することができる。

0150

単純クランプを用いる場合でも、クランプする電圧を380Vよりも大きくすれば出力電圧も上昇させることができるが、そのためには、500V以上の電源が必要になり、それに応じて高耐圧の半導体素子電気部品を用いることになり、部品価格の上昇による製品原価上昇を招く。また、高電圧はより製品サイズの増大を招く事になる。

0151

本発明はこのような制約緩和し、キャパシタインダクタにより、電源電圧を上昇させる事なく、クランプする電圧を高電圧にすることができる。単純クランプと同程度のクランプ性能を発揮することが可能である。

0152

また、トランスクランプに対してはリーケージインダクタンス起因のクランプ性能劣化がない点で優位性を持つ。
なお、上記第一例〜第四例の電源装置1〜4では、第一、第二直流電源21、22は直流の正電圧を出力していたが、直流の負電圧を出力する第一、第二直流電源を有する電源装置も本発明に含まれる。

0153

11……直流高電圧点
12……出力点
13……直流主電圧点
15……接続点
20……主電源
21……第一直流電源
22……第二直流電源
23……高周波増幅回路
26……制御回路
31、35〜37……クランプ回路
32……バイアス回路
33……第一バイアス回路
34……第二バイアス回路
C0……第一電源キャパシタンス素子
C1……第二電源キャパシタンス素子
C2……主キャパシタンス素子
C5……保護用キャパシタンス素子
D1……保護用整流素子
L4……保護用インダクタンス素子
L2……主インダクタンス素子
SW3……主スイッチ素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社デンソーの「 スイッチの駆動回路」が 公開されました。( 2019/09/12)

    【課題】本発明は、互いに並列接続されたスイッチSWA〜SWDで発生するスイッチング損失を低減できるスイッチの駆動回路40を提供する。【解決手段】駆動回路40は、第1,第2ドライブIC50,60を備えて... 詳細

  • 株式会社デンソーの「 駆動対象スイッチの駆動回路」が 公開されました。( 2019/09/12)

    【課題】本発明は、互いに並列接続された第1〜第4スイッチSWA〜SWDに対応して設けられた各オフ保持スイッチ71,72,81,82の誤動作の発生を抑制できる駆動対象スイッチの駆動回路を提供する。【解決... 詳細

  • 華為技術有限公司の「 インターフェース保護回路および装置インターフェース」が 公開されました。( 2019/09/12)

    【課題・解決手段】インターフェース保護回路、および装置インターフェースが開示される。インターフェース保護回路は、コンデンサ(201)と、過渡電圧抑制回路(TVS)トランジスタ(202)とを備え、コンデ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ