図面 (/)

技術 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体

出願人 セイコーエプソン株式会社
発明者 羽田秀生
出願日 2017年8月25日 (3年5ヶ月経過) 出願番号 2017-161967
公開日 2019年3月14日 (1年11ヶ月経過) 公開番号 2019-039799
状態 未査定
技術分野 電気機械共振器を用いた発振回路 未知の時間間隔を測定するもの
主要キーワード 物理量情報 遷移カウント ウェアラブル機器 受信音波 クロックカウント数 送信音波 計時精度 ナイキストの定理
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年3月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

解決手段

時間デジタル変換回路20は、第1、第2の信号STA、STPに応じて発振動作を開始して、第1、第2のクロック信号CR1、CR2を出力する第1、第2の発振回路21、22と、第1、第2のクロック信号CR1、CR2を第1の基準クロック信号CK1でサンプリングして、第1、第2の出力信号SQ1、SQ2を出力する第1、第2のサンプリング回路SP1、SP2と、第1、第2のサンプリング回路SP1、SP2の第1、第2の出力信号SQ1、SQ2に基づいて、第1のクロック信号CR1の第1の周波数情報及び第1の位相情報と、第2のクロック信号CR2の第2の周波数情報及び第2の位相情報を求めて、第1、第2の信号STA、STPの遷移タイミング時間差に対応するデジタル値を求める処理回路40を含む。

概要

背景

スタート信号ストップ信号時間間隔を測定する従来技術としては、例えば特許文献1に開示される技術がある。特許文献1には、スタート信号の発生と共に周波数fで発振を開始する基準発振器と、ストップ信号の発生と共に周波数f+Δfで発振を開始する第2発振器と、基準発振器の第1クロックパルスと第2発振器の第2クロックパルスの位相を比較することで、スタート信号とストップ信号の時間間隔を計測する計時回路が開示されている。

概要

簡素な回路構成高性能時間デジタル変換を実現できる時間デジタル変換回路回路装置等の提供。時間デジタル変換回路20は、第1、第2の信号STA、STPに応じて発振動作を開始して、第1、第2のクロック信号CR1、CR2を出力する第1、第2の発振回路21、22と、第1、第2のクロック信号CR1、CR2を第1の基準クロック信号CK1でサンプリングして、第1、第2の出力信号SQ1、SQ2を出力する第1、第2のサンプリング回路SP1、SP2と、第1、第2のサンプリング回路SP1、SP2の第1、第2の出力信号SQ1、SQ2に基づいて、第1のクロック信号CR1の第1の周波数情報及び第1の位相情報と、第2のクロック信号CR2の第2の周波数情報及び第2の位相情報を求めて、第1、第2の信号STA、STPの遷移タイミング時間差に対応するデジタル値を求める処理回路40を含む。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の信号に応じて発振動作を開始して、第1のクロック信号を出力する第1の発振回路と、第2の信号に応じて発振動作を開始して、第2のクロック信号を出力する第2の発振回路と、前記第1のクロック信号を第1の基準クロック信号サンプリングして、第1の出力信号を出力する第1のサンプリング回路と、前記第2のクロック信号を前記第1の基準クロック信号でサンプリングして、第2の出力信号を出力する第2のサンプリング回路と、前記第1のサンプリング回路の前記第1の出力信号と前記第2のサンプリング回路の前記第2の出力信号に基づいて、前記第1のクロック信号の第1の周波数情報及び第1の位相情報と、前記第2のクロック信号の第2の周波数情報及び第2の位相情報を求め、前記第1、第2の周波数情報と前記第1、第2の位相情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミング時間差に対応するデジタル値を求める処理回路と、を含むことを特徴とする時間デジタル変換回路

請求項2

請求項1に記載の時間デジタル変換回路において、前記処理回路は、前記第1の基準クロック信号に基づいてカウント動作を行うカウンターと、前記第1の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第1のクロックカウント数情報と、前記第2の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第2のクロックカウント数情報とを取り込む記憶回路を含むことを特徴とする時間デジタル変換回路。

請求項3

請求項2に記載の時間デジタル変換回路において、前記処理回路は、前記記憶回路に取り込んだ前記第1、第2のクロックカウント数情報に基づいて、前記第1、第2の周波数情報と前記第1、第2の位相情報を演算する演算回路を含むことを特徴とする時間デジタル変換回路。

請求項4

請求項2又は3に記載の時間デジタル変換回路において、前記処理回路は、第1の座標軸の値が、前記第1のクロックカウント数情報で表されるクロックカウント数となり、第2の座標軸の値が、前記第1の出力信号の遷移カウント数となる複数のポイントに基づいて、第1の直線を特定して、前記第1の直線の第1の傾き情報及び第1の切片情報を求め、前記第1の座標軸の値が、前記第2のクロックカウント数情報で表されるクロックカウント数となり、前記第2の座標軸の値が、前記第2の出力信号の遷移カウント数となる複数のポイントに基づいて、第2の直線を特定して、前記第2の直線の第2の傾き情報及び第2の切片情報を求め、前記第1、第2の傾き情報と前記第1、第2の切片情報に基づいて、前記第1、第2の周波数情報と前記第1、第2の位相情報を求めることを特徴とする時間デジタル変換回路。

請求項5

請求項1乃至4のいずれか一項に記載の時間デジタル変換回路において、前記処理回路は、基準タイミングから前記第1の信号の遷移タイミングまでの第1の時間情報と、前記基準タイミングから前記第2の信号の遷移タイミングまでの第2の時間情報を求め、前記第1、第2の時間情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミングの時間差に対応する前記デジタル値を求めることを特徴とする時間デジタル変換回路。

請求項6

請求項1乃至5のいずれか一項に記載の時間デジタル変換回路において、前記第1の発振回路は、前記第1の信号の遷移タイミングで発振動作を開始するリングオシレーターであり、前記第2の発振回路は、前記第2の信号の遷移タイミングで発振動作を開始するリングオシレーターであることを特徴とする時間デジタル変換回路。

請求項7

請求項1乃至6のいずれか一項に記載の時間デジタル変換回路において、前記第1の基準クロック信号の周波数をf1とし、前記第1のクロック信号の周波数をfaとし、前記第2のクロック信号の周波数をfbとしたときに、(f1/2)<fa<f1、(f1/2)<fb<f1であることを特徴とする時間デジタル変換回路。

請求項8

請求項1乃至7のいずれか一項に記載の時間デジタル変換回路において、第2の基準クロック信号を前記第1の基準クロック信号でサンプリングして、第3の出力信号を出力する第3のサンプリング回路と、前記第1のクロック信号を前記第2の基準クロック信号でサンプリングして、第4の出力信号を出力する第4のサンプリング回路と、前記第2のクロック信号を前記第2の基準クロック信号でサンプリングして、第5の出力信号を出力する第5のサンプリング回路と、前記第1の基準クロック信号を前記第2の基準クロック信号でサンプリングして、第6の出力信号を出力する第6のサンプリング回路と、を含み、前記処理回路は、前記第1〜第6のサンプリング回路の前記第1〜第6の出力信号に基づいて、前記第1のクロック信号の前記第1の周波数情報及び前記第1の位相情報と、前記第2のクロック信号の前記第2の周波数情報及び前記第2の位相情報を求めることを特徴とする時間デジタル変換回路。

請求項9

請求項8に記載の時間デジタル変換回路において、前記処理回路は、前記第1、第2の基準クロック信号の位相同期タイミングである基準タイミングから前記第1の信号の遷移タイミングまでの第1の時間情報と、前記基準タイミングから前記第2の信号の遷移タイミングまでの第2の時間情報を求め、前記第1、第2の時間情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミングの時間差に対応する前記デジタル値を求めることを特徴とする時間デジタル変換回路。

請求項10

請求項8又は9に記載の時間デジタル変換回路において、前記処理回路は、前記第3のサンプリング回路の前記第3の出力信号と前記第6のサンプリング回路の前記第6の出力信号に基づく補正処理を行って、前記第1、第2の周波数情報と前記第1、第2の位相情報を求めることを特徴とする時間デジタル変換回路。

請求項11

請求項8乃至10のいずれか一項に記載の時間デジタル変換回路において、前記第1の基準クロック信号の周波数をf1とし、前記第2の基準クロック信号の周波数をf2とし、前記第1のクロック信号の周波数をfaとし、前記第2のクロック信号の周波数をfbとしたときに、f1、f2は互いに異なる周波数であり、(f1/2)<fa<f1、(f1/2)<fb<f1、(f2/2)<fa<f2、(f2/2)<fb<f2、であることを特徴とする時間デジタル変換回路。

請求項12

請求項1乃至11のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする回路装置

請求項13

請求項1乃至11のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする物理量測定装置

請求項14

請求項1乃至11のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする電子機器

請求項15

請求項1乃至11のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする移動体

技術分野

0001

本発明は、時間デジタル変換回路回路装置物理量測定装置電子機器及び移動体等に関する。

背景技術

0002

スタート信号ストップ信号時間間隔を測定する従来技術としては、例えば特許文献1に開示される技術がある。特許文献1には、スタート信号の発生と共に周波数fで発振を開始する基準発振器と、ストップ信号の発生と共に周波数f+Δfで発振を開始する第2発振器と、基準発振器の第1クロックパルスと第2発振器の第2クロックパルスの位相を比較することで、スタート信号とストップ信号の時間間隔を計測する計時回路が開示されている。

先行技術

0003

特開昭64−79687号公報

発明が解決しようとする課題

0004

しかしながら、従来技術の構成では、例えば温度特性やプロセスのばらつき、ジッター特性など、発振器により生成されるクロック信号の特性が悪いことに起因して、十分な計時精度を得ることができないおそれがある。一方、例えば水晶発振器のように特性が良い発振器は、起動の制御が困難であるため、上述の方式では、そもそも計時動作が行えないという課題があった。

課題を解決するための手段

0005

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。

0006

本発明の一態様は、第1の信号に応じて発振動作を開始して、第1のクロック信号を出力する第1の発振回路と、第2の信号に応じて発振動作を開始して、第2のクロック信号を出力する第2の発振回路と、前記第1のクロック信号を第1の基準クロック信号サンプリングして、第1の出力信号を出力する第1のサンプリング回路と、前記第2のクロック信号を前記第1の基準クロック信号でサンプリングして、第2の出力信号を出力する第2のサンプリング回路と、前記第1のサンプリング回路の前記第1の出力信号と前記第2のサンプリング回路の前記第2の出力信号に基づいて、前記第1のクロック信号の第1の周波数情報及び第1の位相情報と、前記第2のクロック信号の第2の周波数情報及び第2の位相情報を求め、前記第1、第2の周波数情報と前記第1、第2の位相情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミング時間差に対応するデジタル値を求める処理回路と、を含む時間デジタル変換回路に関係する。

0007

本発明の一態様によれば、第1、第2の発振回路が、第1、第2の信号に応じて発振動作を開始して、第1、第2のクロック信号を出力し、第1、第2のサンプリング回路が、第1、第2のクロック信号を第1の基準クロック信号でサンプリングして、第1、第2の出力信号を出力する。そして処理回路が、第1、第2のサンプリング回路からの第1、第2の出力信号に基づいて、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を求めて、第1の信号と第2の信号の遷移タイミングの時間差に対応するデジタル値を求める。このようにすれば、第1、第2の発振回路と第1、第2のサンプリング回路と処理回路により構成される時間デジタル変換回路により、第1、第2の信号の遷移タイミングの時間差に対応するデジタル値を求めることが可能になる。

0008

本発明の一態様では、前記処理回路は、前記第1の基準クロック信号に基づいてカウント動作を行うカウンターと、前記第1の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第1のクロックカウント数情報と、前記第2の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第2のクロックカウント数情報とを取り込む記憶回路を含んでもよい。

0009

このようにすれば、カウンターにより第1の基準クロック信号のカウント動作を行い、第1、第2の出力信号の遷移タイミングに対応するタイミングでのカウント値に応じた第1、第2のクロックカウント数情報を、記憶回路に取り込むという簡素な回路構成及び処理で、時間デジタル変換を実現できるようになる。

0010

また本発明の一態様では、前記処理回路は、前記記憶回路に取り込んだ前記第1、第2のクロックカウント数情報に基づいて、前記第1、第2の周波数情報と前記第1、第2の位相情報を演算する演算回路を含んでもよい。

0011

このようにすれば、簡素な回路構成を用いたデジタル演算処理により高精度な時間デジタル変換を実現できるようになる。

0012

また本発明の一態様では、前記処理回路は、第1の座標軸の値が、前記第1のクロックカウント数情報で表されるクロックカウント数となり、第2の座標軸の値が、前記第1の出力信号の遷移カウント数となる複数のポイントに基づいて、第1の直線を特定して、前記第1の直線の第1の傾き情報及び第1の切片情報を求め、前記第1の座標軸の値が、前記第2のクロックカウント数情報で表されるクロックカウント数となり、前記第2の座標軸の値が、前記第2の出力信号の遷移カウント数となる複数のポイントに基づいて、第2の直線を特定して、前記第2の直線の第2の傾き情報及び第2の切片情報を求め、前記第1、第2の傾き情報と前記第1、第2の切片情報に基づいて、前記第1、第2の周波数情報と前記第1、第2の位相情報を求めてもよい。

0013

このようにすれば、カウンターのカウント値に基づくクロックカウント数を用いたデジタル演算処理により、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を求めることが可能になる。

0014

また本発明の一態様では、前記処理回路は、基準タイミングから前記第1の信号の遷移タイミングまでの第1の時間情報と、前記基準タイミングから前記第2の信号の遷移タイミングまでの第2の時間情報を求め、前記第1、第2の時間情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミングの時間差に対応する前記デジタル値を求めてもよい。

0015

このようにすれば、基準タイミングから第1、第2の信号の遷移タイミングまでの第1、第2の時間情報を求めることで、第1、第2の信号についての時間デジタル変換を実現できるようになる。

0016

また本発明の一態様では、前記第1の発振回路は、前記第1の信号の遷移タイミングで発振動作を開始するリングオシレーターであり、前記第2の発振回路は、前記第2の信号の遷移タイミングで発振動作を開始するリングオシレーターであってもよい。

0017

このようにすれば、簡素な構成のリングオシレーターを用いて、第1、第2の信号に応じて発振する第1、第2のクロック信号を生成して、第1、第2の信号の遷移タイミングの時間差に対応するデジタル値を求めることが可能になる。

0018

また本発明の一態様では、前記第1の基準クロック信号の周波数をf1とし、前記第1のクロック信号の周波数をfaとし、前記第2のクロック信号の周波数をfbとしたときに、(f1/2)<fa<f1、(f1/2)<fb<f1であってもよい。

0019

このようにすれば、第1、第2のクロック信号を第1の基準クロック信号により適正にサンプリングできるようになる。そして第1、第2のサンプリング回路の第1、第2の出力信号を用いて、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を適切に求めることが可能になる。

0020

また本発明の一態様では、第2の基準クロック信号を前記第1の基準クロック信号でサンプリングして、第3の出力信号を出力する第3のサンプリング回路と、前記第1のクロック信号を前記第2の基準クロック信号でサンプリングして、第4の出力信号を出力する第4のサンプリング回路と、前記第2のクロック信号を前記第2の基準クロック信号でサンプリングして、第5の出力信号を出力する第5のサンプリング回路と、前記第1の基準クロック信号を前記第2の基準クロック信号でサンプリングして、第6の出力信号を出力する第6のサンプリング回路と、を含み、前記処理回路は、前記第1〜第6のサンプリング回路の前記第1〜第6の出力信号に基づいて、前記第1のクロック信号の前記第1の周波数情報及び前記第1の位相情報と、前記第2のクロック信号の前記第2の周波数情報及び前記第2の位相情報を求めてもよい。

0021

このようにすれば、2つの基準クロック信号を用いると共に6つのサンプリング回路の出力信号を用いて、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を適切に求めることが可能になり、時間デジタル変換の高性能化を図れるようになる。

0022

また本発明の一態様では、前記処理回路は、前記第1、第2の基準クロック信号の位相同期タイミングである基準タイミングから前記第1の信号の遷移タイミングまでの第1の時間情報と、前記基準タイミングから前記第2の信号の遷移タイミングまでの第2の時間情報を求め、前記第1、第2の時間情報に基づいて、前記第1の信号と前記第2の信号の遷移タイミングの時間差に対応する前記デジタル値を求めてもよい。

0023

このようにすれば、第1、第2の基準クロック信号の位相同期タイミングを基準タイミングとして、当該基準タイミングから第1、第2の信号の遷移タイミングまでの第1、第2の時間情報を求めることで、第1、第2の信号についての時間デジタル変換を実現できるようになる。

0024

また本発明の一態様では、前記処理回路は、前記第3のサンプリング回路の前記第3の出力信号と前記第6のサンプリング回路の前記第6の出力信号に基づく補正処理を行って、前記第1、第2の周波数情報と前記第1、第2の位相情報を求めてもよい。

0025

このようにすれば、第3のサンプリング回路の第3の出力信号と第6のサンプリング回路の第6の出力信号を用いた補正処理により、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を適切に求めることが可能になる。

0026

また本発明の一態様では、前記第1の基準クロック信号の周波数をf1とし、前記第2の基準クロック信号の周波数をf2とし、前記第1のクロック信号の周波数をfaとし、前記第2のクロック信号の周波数をfbとしたときに、f1、f2は互いに異なる周波数であり、(f1/2)<fa<f1、(f1/2)<fb<f1、(f2/2)<fa<f2、(f2/2)<fb<f2であってもよい。

0027

このようにすれば、第1、第2のクロック信号を第1、第2の基準クロック信号により適正にサンプリングできるようになる。そして第1、第2のサンプリング回路の第1、第2の出力信号を用いて、第1のクロック信号の第1の周波数情報及び第1の位相情報と第2のクロック信号の第2の周波数情報及び第2の位相情報を適切に求めることが可能になる。

0028

また本発明の他の態様は上記に記載の時間デジタル変換回路を含む回路装置に関係する。

0029

また本発明の他の態様は上記に記載の時間デジタル変換回路を含む物理量測定装置に関係する。

0030

また本発明の他の態様は上記に記載の時間デジタル変換回路を含む電子機器に関係する。

0031

また本発明の他の態様は上記に記載の時間デジタル変換回路を含む移動体に関係する。

図面の簡単な説明

0032

本実施形態の時間デジタル変換回路の構成例。
サンプリング回路のサンプリング動作の説明図。
本実施形態の動作を説明する信号波形例。
傾き情報、切片情報を求める手法の説明図。
位相情報を求める手法の説明図。
信号STAの概算の遷移タイミングを求める手法の説明図。
本実施形態の時間デジタル変換回路の詳細な構成例。
詳細な構成例の動作を説明する信号波形例。
詳細な構成例の動作を説明する信号波形例。
本実施形態の時間デジタル変換回路の第2の構成例。
第2の構成例の動作を説明する信号波形例。
傾き情報、切片情報を求める手法の説明図。
傾き情報を求める手法の詳細な説明図。
軸の共通化の補正処理についての説明図。
本実施形態の回路装置の構成例。
本実施形態の回路装置の構成例。
信号STA、STPを用いた物理量測定の例を示す図。
電子機器の構成例。
移動体の構成例。

実施例

0033

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

0034

1.時間デジタル変換回路
図1に本実施形態の時間デジタル変換回路20の基本的な構成例を示す。時間デジタル変換回路20は、発振回路21、22とサンプリング回路SP1、SP2と処理回路40を含む。なお時間デジタル変換回路20は図1の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

0035

発振回路21(第1の発振回路)は、信号STA(第1の信号。スタート信号)に応じて発振動作を開始して、クロック信号CR1(第1のクロック信号)を出力する。発振回路21は、例えば信号STAの遷移タイミング(立ち上がりエッジ又は立ち下がりエッジ)で発振動作を開始して、当該発振動作により生成されたクロック信号CR1を出力する。発振回路22(第2の発振回路)は、信号STP(第2の信号。ストップ信号)に応じて発振動作を開始して、クロック信号CR2(第2のクロック信号)を出力する。発振回路22は、例えば信号STPの遷移タイミングで発振動作を開始して、当該発振動作により生成されたクロック信号CR2を出力する。発振回路21、22は、例えばリングオシレーター等により実現できる。

0036

サンプリング回路SP1(第1のサンプリング回路)は、クロック信号CR1を基準クロック信号RCK1(第1の基準クロック信号)でサンプリングして、出力信号SQ1(第1の出力信号)を出力する。例えばサンプリング回路SP1は、基準クロック信号RCK1の遷移タイミングでクロック信号CR1(CR1の電圧レベル)をサンプリングすることで得られた出力信号SQ1を出力する。例えばサンプリング回路SP1(第1のミキサー回路)は、クロック信号CR1と基準クロック信号RCK1のミキシングを行い、ミキシング信号である出力信号SQ1を出力する。サンプリング回路SP2(第2のサンプリング回路)は、クロック信号CR2を基準クロック信号RCK1でサンプリングして、出力信号SQ2(第2の出力信号)を出力する。例えばサンプリング回路SP2は、基準クロック信号RCK1の遷移タイミングでクロック信号CR2(CR2の電圧レベル)をサンプリングすることで得られた出力信号SQ2を出力する。例えばサンプリング回路SP2(第2のミキサー回路)は、クロック信号CR2と基準クロック信号RCK1のミキシングを行い、ミキシング信号である出力信号SQ1を出力する。サンプリング回路SP1、SP2は例えばアナログ回路により構成されるサンプルホールド回路等により実現できる。

0037

なお基準クロック信号RCK1は発振回路31により生成される。発振回路31は発振子XTAL1を用いた発振動作により基準クロック信号RCK1を生成する。発振子XTAL1は例えば水晶振動片などの振動片圧電振動片)により実現できる。例えばカット角ATカットSCカットなどの厚みすべり振動する水晶振動片などにより実現できる。但し発振子XTAL1は、これに限定されず、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現してもよい。例えばSAW(Surface Acoustic Wave)共振子シリコン振動子としてのMEMS(Micro Electro Mechanical Systems)振動子等を用いてもよい。また回路装置10の外部から入力されたクロック信号を基準クロック信号RCK1として用いてもよい。

0038

処理回路40は、サンプリング回路SP1、SP2の出力信号SQ1、SQ2に基づいて、信号STAとSTPの遷移タイミングの時間差に対応するデジタル値DQを求める。具体的には処理回路40は、サンプリング回路SP1の出力信号SQ1とサンプリング回路SP2の出力信号SQ2に基づいて、クロック信号CR1の第1の周波数情報及び第1の位相情報と、クロック信号CR2の第2の周波数情報及び第2の位相情報を求める。そして処理回路40は、第1、第2の周波数情報と第1、第2の位相情報に基づいて、信号STAとSTPの遷移タイミングの時間差に対応するデジタル値DQを求める。信号STAとSTPの遷移タイミングの時間差は、信号STAとSTPのエッジ間(例えば立ち上がりエッジ間又は立ち下がりエッジ間)の時間差である。なお処理回路40(プロセッサー)は、例えばゲートアレイ等の自動配置配線などにより実現されるASIC回路であってもよいし、CPU、MPU等により実現されるものであってもよい。

0039

例えば発振回路31の基準クロック信号RCK1、発振回路21、22のクロック信号CR1、CR2は下式(1)、(2)、(3)のような正弦波の式により表すことができる。

0040

ここで、ωr、ωa、ωbは、RCK1、CR1、CR2のクロック周波数に対応する角周波数である。Ta、Tbはクロック信号CR1、CR2の位相(基準タイミングからの位相)を表す情報である。

0041

例えば図2に示すように、サンプリング回路SPがクロック信号CIN1をクロック信号CIN2によりサンプリングした場合に、出力信号SQは下式(4)のように近似的に表すことができる。

0042

即ち、サンプリング回路SPの出力信号SQは、クロック信号CIN1、CIN2の周波数の情報(ωx、ωy)と位相の情報(θx、θy)を含んでいる。具体的には出力信号SQは、クロック信号CIN1、CIN2の周波数差の情報(ωx−ωy)と位相差の情報(θx−θy)を含んでいる。なお上式(4)において上式(5)に示す項は、サンプリング回路SPによるラッチにより半クロックサイクル遅れが生じることを示している。また以下では、説明の簡素化のために、tx(ty)を、適宜、tと表記する場合がある。

0043

上式(4)から、図1のサンプリング回路SP1、SP2の出力信号SQ1、SQ2は、下式(6)、(7)のように近似的に表すことができる。即ち出力信号SQ1、SQ2は、下式(6)、(7)により表される情報を含んでいる。

0044

処理回路40は、サンプリング回路SP1、SP2の出力信号SQ1、SQ2に基づいて、クロック信号CR1の第1の周波数情報(ωa)及び第1の位相情報(Ta)と、クロック信号CR2の第2の周波数情報(ωb)及び第2の位相情報(Tb)を求める。そしてクロック信号CR1、CR2の第1、第2の周波数情報及び第1、第2の位相情報(ωa、ωb、Ta、Tb)に基づいて、信号STAとSTPの遷移タイミングの時間差に対応するデジタル値DQを求める。

0045

図3は本実施形態の時間デジタル変換回路20の動作を説明する信号波形例である。図3では信号STA(スタート信号)と信号STP(ストップ信号)の遷移タイミングの時間差はTDFとなっている。処理回路40は、クロック信号CR1、CR2の位相情報Ta、Tb(第1、第2の時間情報)を求める演算処理を行うことで、時間差TDFを求める。但し処理回路40が演算処理により実際に求めるのは、A1、A2に示す基準タイミングRTM(t=0)の付近でのクロック信号CR1、CR2の位相の情報(ta、tb)である。基準タイミングRTMとしては、基準クロック信号RCK1の位相が例えば0度になるタイミング等の任意のタイミングを設定できる。

0046

例えばTa=ta+(Na/fa)、Tb=tb+(Nb/fb)と表すと、クロック信号CR1、CR2は下式(8)、(9)のように表すことができる。

0047

上式(8)、(9)においてNa、Nbは、図3のA3、A4でのクロック信号CR1、CR2の波数であり、fa、fbはクロック信号CR1、CR2の周波数であり、ta、tbは、A1、A2に示す基準タイミングRTMの付近でのクロック信号CR1、CR2の位相を表す情報である。

0048

このように本実施形態によれば、発振回路21、22とサンプリング回路SP1、SP2と処理回路40により構成される簡素な回路構成の時間デジタル変換回路20により、信号STA、STPの時間差TDFに対応するデジタル値DQを求めることができる。例えばリングオシレーター等により構成される発振回路21、22を用意し、図3に示すように信号STA、STPの遷移タイミング(立ち上がりエッジ)で発振回路21、22の発振動作を開始させる。そして発振回路21、22から出力されたクロック信号CR1、CR2を、発振子XTAL1を用いて生成された基準クロック信号RCK1を用いてサンプリング回路SP1、SP2によりサンプリングする。これによりクロック信号CR1、CR2と基準クロック信号RCK1のミキシング信号である出力信号SQ1、SQ2を生成する。そして、出力信号SQ1、SQ2に含まれるクロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を、処理回路40が実行するデジタル演算処理により求める。こうすることで、信号STA、STPの時間差TDFに対応するデジタル値DQを求める時間デジタル変換を、図1に示すような簡素な回路構成で実現できるようになる。また前述の従来技術に比べて高精度な時間デジタル変換の実現も可能になる。特に基準クロック信号RCK1を、高精度な水晶振動片等の発振子XTAL1を用いて生成することで、時間デジタル変換の高精度化を図れるようになる。

0049

また図1に示すように処理回路40は、カウンター42、記憶回路44を含む。カウンター42は、基準クロック信号RCK1に基づいてカウント動作を行う。例えば基準クロック信号RCK1に基づいてカウント値をインクリメント(又はデクリメント)するカウント動作を行う。記憶回路44は、出力信号SQ1の遷移タイミングに対応するタイミングでのカウンター42のカウント値に基づく第1のクロックカウント数情報を取り込む。また記憶回路44は、出力信号SQ2の遷移タイミングに対応するタイミングでのカウンター42のカウント値に基づく第2のクロックカウント数情報を取り込む。例えば出力信号SQ1の遷移タイミングに対応するタイミングでのカウント値がカウンター42から読み出され、当該カウント値に基づく第1のクロックカウント数情報が、記憶回路44に取り込まれて記憶される。また出力信号SQ2の遷移タイミングに対応するタイミングでのカウント値がカウンター42から読み出され、当該カウント値に基づく第2のクロックカウント数情報が、記憶回路44に取り込まれて記憶される。遷移タイミングに対応するタイミングは、遷移タイミングそのものであってもよいし、遷移タイミングから所与の期間(所与のクロックカウント数)だけ遅れたタイミングであってもよい。カウント値に基づく第1、第2のクロックカウント数情報は、カウント値そのものであってもよいし、カウント値に応じて求められる情報(例えばカウント値の差分値)であってもよい。

0050

このようにすれば、カウンター42により基準クロック信号RCK1のカウント動作を行い、出力信号SQ1、SQ2の遷移タイミングに対応するタイミングでのカウント値に応じた第1、第2のクロックカウント数情報を、記憶回路44に取り込むという簡素な回路構成及び処理で、時間差TDFを求める時間デジタル変換を実現できるようになる。

0051

また処理回路40は演算回路46を含む。そして演算回路46は、記憶回路44に取り込んだ第1、第2のクロックカウント数情報に基づいて、クロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を演算する。そして演算回路46は、求められた第1、第2の周波数情報と第1、第2の位相情報に基づいて、図3に示すように信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQを求める。

0052

このようにすれば、記憶回路44に対して、出力信号SQ1、SQ2を用いて取得された第1、第2のクロックカウント数情報を取り込み、第1、第2のクロックカウント数情報を用いたデジタル演算処理を演算回路46が行うことで、時間差TDFに対応するデジタル値DQを求めることが可能になる。従って、簡素な回路構成を用いたデジタル演算処理により高精度な時間デジタル変換を実現できるようになる。

0053

また演算回路46(広義には処理回路40)は、第1の座標軸の値が、第1のクロックカウント数情報で表されるクロックカウント数となり、第2の座標軸の値が、出力信号SQ1の遷移カウント数となる複数のポイントに基づいて、第1の直線を特定して、第1の直線の第1の傾き情報及び第1の切片情報を求める。出力信号SQ1の遷移カウント数は、出力信号SQ1の信号遷移カウントすることで得られる値であり、出力信号SQ1の遷移回数(立ち上がりエッジ又は立ち下がりエッジの数)を表すものである。

0054

また演算回路46(処理回路40)は、第1の座標軸の値が、第2のクロックカウント数情報で表されるクロックカウント数となり、第2の座標軸の値が、出力信号SQ2の遷移カウント数となる複数のポイントに基づいて、第2の直線を特定して、第2の直線の第2の傾き情報及び第2の切片情報を求める。出力信号SQ2の遷移カウント数は、出力信号SQ2の信号遷移をカウントすることで得られる値であり、出力信号SQ2の遷移回数を表すものである。そして演算回路46は、第1、第2の傾き情報と第1、第2の切片情報に基づいて、クロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を求める。

0055

例えば図4において演算回路46は、第1の座標軸であるX軸での値が、第1のクロックカウント数情報で表されるクロックカウント数LCNとなり、第2の座標軸であるY軸での値が、出力信号SQ1の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN1(第1の直線)を特定(設定)する。この場合の第1のクロックカウント数情報に基づくクロックカウント数LCNは、例えば出力信号SQ1の遷移タイミングに対応するタイミングでのカウンター42のカウント値である。カウンター42のカウント値は、基準クロック信号RCK1に基づきインクリメント(又はデクリメント)する値である。また出力信号SQ1の遷移カウント数TCNは、出力信号SQ1の信号レベル遷移毎(立ち上がりエッジ毎又は立ち下がりエッジ毎)にインクリメント(又はデクリメント)する値である。

0056

例えば演算回路46は、図4において三角印で示す複数のポイント(プロットポイント)から、最小二乗法等に基づいて、直線LN1を求める。例えば予測値に基づくy=ax+bの直線上の値と、三角印に示すポイントでの実際の値の差の二乗和が最小となるような直線LN1(フィッティング直線)を求める。そして演算回路46は、出力信号SQ1に対応する直線LN1の第1の傾き情報である傾きAa1と第1の切片情報である切片Ba1を求める。

0057

また演算回路46は、第1の座標軸であるX軸での値が、第2のクロックカウント数情報で表されるクロックカウント数LCNとなり、第2の座標軸であるY軸での値が、出力信号SQ2の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN2(第2の直線)を特定(設定)する。この場合の第2のクロックカウント数情報に基づくクロックカウント数LCNは、例えば出力信号SQ2の遷移タイミングに対応するタイミングでのカウンター42のカウント値である。また出力信号SQ2の遷移カウント数TCNは、出力信号SQ2の信号レベルの遷移毎(立ち上がりエッジ毎又は立ち下がりエッジ毎)にインクリメント(又はデクリメント)する値である。そして演算回路46は、出力信号SQ2に対応する直線LN2の第2の傾き情報である傾きAb1と第1の切片情報である切片Bb1を求める。

0058

そして演算回路46は、このようにして求められた傾きAa1、Ab1、切片Ba1、Bb1の情報に基づいて、クロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を求める。例えば傾きAa1、Ab1の情報に基づいて第1、第2の周波数情報(ωa、ωb)を求め、切片Ba1、Bb1の情報に基づいて、第1、第2の位相情報(Ta、Tb)を求める。そしてこれらの第1、第2の周波数情報、第1、第2の位相情報に基づいて、時間差TDFに対応するデジタル値DQを求める。

0059

具体的には、後述の図13に示すように、図4の直線LN1の傾きAa1は、例えばAa1=(ωr−ωa)/ωrと表すことができる。また直線LN2の傾きAb1は、例えばAb1=(ωr−ωb)/ωrと表すことができる。従って、これらの傾きAa1、ab1から、クロック信号CR1、CR2の周波数情報(ωa、ωb)を求めることができる。また直線LN1、LN2の切片Ba1、Bb1は、図3のA1、A2でのクロック信号CR1、CR2の位相を表す情報となっている。従って、直線LN1とY軸との切片Ba1や、直線LN2とY軸との切片Bb1を求めることで、クロック信号CR1、CR2の第1、第2の位相情報(Ta、Tb)を求めることができる。

0060

このように図4で説明した演算手法によれば、カウンター42のカウント値に基づくクロックカウント数を用いたデジタル演算処理により、クロック信号CR1、CR2の第1、第2の周波数情報と第1、第2の位相情報を求めて、信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQを求めることが可能になる。

0061

また本実施形態では処理回路40は、図3の基準タイミングRTMから信号STAの遷移タイミングまでの第1の時間情報(Ta)と、基準タイミングRTMから信号STPの遷移タイミングまでの第2の時間情報(Tb)を求める。そして第1、第2の時間情報(Ta、Tb)に基づいて、信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQを求める。このようにすれば、基準タイミングから信号STA、STPの遷移タイミングまでの第1、第2の時間情報を求めることで、信号STAとSTPについての時間デジタル変換を実現できるようになる。

0062

例えば図5において、B1は実際に観測されている出力信号SQ1の波形である。RCK1は基準クロック信号であり、RCK1’はRCKに対応する矩形波信号である。CR1はクロック信号であり、CR1’はCR1に対応する矩形波信号である。図5のB1に示す観測波形から、B2の遷移タイミングが図3の信号STAの遷移タイミングであるか否かを判別することはできず、判別できるのはB3に示す基準タイミングRTMでのクロック信号CR1の位相だけである。そしてB2のタイミングとB3のタイミングの間の時間(第1の時間情報)は、Ta=ta+(Na/fa)と表すことができる。図4の直線LN1の切片Ba1から求めることができるのは、taであるため、波数であるNaを別途に求めて、Taを算出する必要がある。

0063

そこで図6のB4に示すように、信号STAの概算の遷移タイミングを求める。例えば精度の粗い時間デジタル変換により信号STAのおおよその遷移タイミングを求める。そして位相情報(ta)から信号STAについての正確な時間情報(Ta)を算出する。具体的には、信号STAの概算の遷移タイミングに最も近い波数Naを算出することで、信号STAについての正確な時間情報(Ta)を算出する。例えば波数Naを0から1ずつインクリメントして行き、この波数Naを例えばta+(Na/fa)で表される時間情報の式に代入し、信号STAの概算の遷移タイミングから特定される時間情報と比較することで、信号STAの概算の遷移タイミングに最も近い波数Naを求める。

0064

なお図5図6では信号STAの時間情報(Ta)の算出する手法について説明したが、信号STPの時間情報(Tb)についても同様の手法により算出できる。例えば図5において、信号STPの遷移タイミングについて判別できるのはB3に示す基準タイミングRTMでのクロック信号CR2の位相だけである。そこで信号STPの概算の遷移タイミングを求める。例えば精度の粗い時間デジタル変換により信号STPのおおよその遷移タイミングを求める。そして位相情報(tb)から信号STPについての正確な時間情報(Tb)を算出する。具体的には、信号STPの概算の遷移タイミングに最も近い波数Nbを算出することで、信号STPについての正確な時間情報(Tb)を算出する。

0065

また本実施形態では図1の発振回路21、22としてリングオシレーターを用いることができる。例えば発振回路21として、信号STAの遷移タイミングで発振動作を開始するリングオシレーターを用いることができ、発振回路22として、信号STPの遷移タイミングで発振動作を開始するリングオシレーターを用いることができる。リングオシレーターは、複数個奇数個)の遅延素子遅延バッファー回路)をリング状に結合した発振回路である。例えば発振回路21を構成するリングオシレーターのイネーブル信号として信号STAを入力し、イネーブル信号である信号STAがアクティブ(アクティブの電圧レベル)になった場合に、当該リングオシレーターの発振動作を開始させる。また発振回路22を構成するリングオシレーターのイネーブル信号として信号STPを入力し、イネーブル信号である信号STPがアクティブになった場合に、当該リングオシレーターの発振動作を開始させる。このようにすることで、図3に示すような信号波形のクロック信号CR1、CR2を発振回路21、22から出力できるようになり、クロック信号CR1、CR2を用いて信号STAとSTPの遷移タイミングの時間差TDFを求めることが可能になる。なお発振回路21、22は、信号STA、STPに応じて発振動作を開始できる回路であればよく、リングオシレーターに限定されるものではない。

0066

また基準クロック信号RCK1の周波数をf1とし、クロック信号CR1の周波数をfaとし、クロック信号CR2の周波数をfbとする。この場合に本実施形態では(f1/2)<fa<f1、(f1/2)<fb<f1の関係式が成り立つ。

0067

例えば図1に示すようにサンプリング回路SP1、SP2は、基準クロック信号RCK1を用いてクロック信号CR1、CR2をサンプリングする。このため、基準クロック信号RCK1の周波数f1は、クロック信号CR1、CR2の周波数fa、fbよりも高い必要があり、fa<f1、fb<f1の関係式が成り立つ。またクロック信号CR1、CR2の周波数fa、fbが、基準クロック信号RCK1の周波数f1の1/2の周波数よりも小さくなると、例えばf1/2よりも高い周波数成分の信号が、サンプリング回路SP1、SP2の出力信号SQ1、SQ2として現れてしまう。例えばf1=100MHz、fa=40MHzとすると、60MHzの周波数成分の信号が出力信号SQ1として現れてしまう。出力信号SQ2についても同様である。そして、このような60MHzの周波数成分の信号は、ナイキストの定理から、f1=100MHzでサンプリングした信号として適正に表すことができない。従って、(f1/2)<fa、(f1/2)<fbの関係式が成り立つ。即ち、(f1/2)<fa<f1、(f1/2)<fb<f1の関係式が成り立つ。

0068

2.詳細な構成例
図7に時間デジタル変換回路20の詳細な構成例を示す。図7に示すように処理回路40は、カウンター42、記憶回路44、演算回路46を含む。記憶回路44は、保持回路SPA、SPBとFIFO45を含む。カウンター42は、基準クロック信号RCK1に基づいてカウント動作を行い、カウント値CNTを出力する。記憶回路44の保持回路SPA(レジスター)は、サンプリング回路SP1の出力信号SQ1の遷移タイミングに対応するタイミングでのカウンター42のカウント値CNTを、クロックカウント数LCNAとして取り込んで保持する。記憶回路44の保持回路SPB(レジスター)は、サンプリング回路SP2の出力信号SQ2の遷移タイミングに対応するタイミングでのカウンター42のカウント値CNTを、クロックカウント数LCNBとして取り込んで保持する。これらのクロックカウント数LCNA、LCNBは、図4のX軸の値であるクロックカウント数LCNに対応する。

0069

FIFO45は、保持回路SPA、SPBに取り込まれたクロックカウント数LCNA、LCNBをFIFO方式で記憶する。演算回路46は、FIFO45に記憶されたクロックカウント数LCNA、LCNB(クロックサイクル数)の情報に基づいて、図4図6等で説明した演算処理を行って、信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQを求める。

0070

図8は、図7の構成例の動作を説明する信号波形例である。図8のC1で信号STAがLレベル非アクティブ)からHレベル(アクティブ)に変化しており、信号STAはC2に示す範囲で遷移する。信号STAがHレベルになると、カウンター42のカウント動作が開始し、カウント値CNTが例えば1、2、3、4・・・というようにインクリメントされる。そして図8のC3に示すように、出力信号SQ1がLレベルからHレベルに遷移すると、その遷移タイミングに対応するタイミングでのカウント値CNT=2が、クロックカウント数LCNA=2として記憶回路44(保持回路SPA)に取り込まれる。同様に、C4に示すように、出力信号SQ1がLレベルからHレベルに遷移すると、その遷移タイミングに対応するタイミングでのカウント値CNT=7が、クロックカウント数LCNA=7として記憶回路44に取り込まれる。演算回路46は、このようにして記憶回路44に取り込まれたクロックカウント数LCNAに基づいて、図4図6等で説明した演算処理を行って、時間差TDFに対応するデジタル値DQを求める。

0071

例えば図4の直線LN1の三角印に示すポイントのX軸(第1の座標軸)の値が、記憶回路44に取り込まれるクロックカウント数LCNAになる。この場合にY軸(第2の座標軸)の値は、サンプリング回路SP1の出力信号SQ1の遷移カウント数TCNになる。例えば図8のC3で遷移カウント数がTCN=1になり、C4で遷移カウント数がTCN=2になるというように、出力信号SQ1の遷移毎(立ち上がりエッジ毎)にTCNがインクリメントされる。

0072

演算回路46は、このようにして座標値が求められた複数のポイント(三角印)のフィッティング直線(LN1)を最小二乗法により求めて、傾き情報(Aa1)、切片情報(Ba1)を求める。そして傾き情報、切片情報に基づいて、クロック信号CR1の周波数情報(ωa)、位相情報(Ta)を求める。

0073

図9は信号STA、クロック信号CR1、出力信号SQ1の具体的な信号波形の例である。信号STAがLレベルからHレベルに変化すると、発振回路21が発振動作を開始して、クロック信号CR1が出力される。サンプリング回路SP1は、このクロック信号CR1を基準クロック信号RCK1(不図示)を用いてサンプリングする。基準クロック信号RCK1、クロック信号CR1の周波数をf1、faとした場合に、前述したように(f1/2)<fa<f1の関係式が成り立つ。例えば基準クロック信号RCK1の周波数をf1=100MHzとした場合に、クロック信号CR1の周波数は例えばfa=80MHz程度に設定することができる。このような周波数faのクロック信号CR1を、周波数f1の基準クロック信号RCK1によりサンプリングすることで、図9に示すような出力信号SQ1がサンプリング回路SP1から出力される。この出力信号SQ1は上式(6)の正弦波を近似したような信号波形になる。そして、この出力信号SQ1の遷移タイミングで、カウンター42のカウント値CNTが保持回路SPAに取り込まれ、取り込まれたカウント値CNTに対応するクロックカウント数LCN0、LCN1、LCN2、LCN3・・・がFIFO45に記憶される。このクロックカウント数LCN0、LCN1、LCN2、LCN3・・・が、図4の直線LN1の三角印に示すポイントのX軸の値になる。また出力信号SQ1の遷移毎にインクリメントされる遷移カウント数TCNが、図4の三角印に示すポイントのY軸の値になる。そして、これらの複数のポイントのフィッティング直線(LN1)が求められ、傾き情報(Aa1)、切片情報(Ba1)が求められる。

0074

例えばクロック信号CR1の周波数faが高いと、出力信号SQ1の遷移タイミング間(例えば立ち上がりエッジ間)の期間が短くなるため、クロックカウント数LCN0、LCN1、LCN2・・・が小さくなる。従って図4の直線LN1の傾きAa1は大きくなる。一方、クロック信号CR1の周波数faが低いと、出力信号SQ1の遷移タイミング間の期間が長くなるため、クロックカウント数LCN0、LCN1、LCN2・・・が大きくなる。従って図4の直線LN1の傾きAa1は小さくなる。即ちクロック信号CR1の周波数faに応じて傾きAa1が変化する。

0075

なお図8図9では信号STAについての演算処理の手法を例にとり説明したが、信号STPについての演算処理についても同様の手法により実現される。例えば図8では、サンプリング回路SP2の出力信号SQ2の遷移タイミングに対応するタイミングでのカウント値CNTが、クロックカウント数LCNBとして記憶回路44に取り込まれる。そして図4の直線LN2の三角印に示すポイントのX軸の値が、記憶回路44に取り込まれるクロックカウント数LCNBになる。この場合にY軸の値は、サンプリング回路SP2の出力信号SQ2の遷移カウント数TCNになる。

0076

また図9では、信号STPにより発振動作を開始したクロック信号CR2を、基準クロック信号RCK1によりサンプリングすることで、サンプリング回路SP2から出力信号SQ2が出力される。この出力信号SQ2は上式(7)の正弦波を近似したような信号波形になる。そして、この出力信号SQ2の遷移タイミングで、カウンター42のカウント値CNTが保持回路SPBに取り込まれ、取り込まれたカウント値CNTに対応するクロックカウント数LCN0、LCN1、LCN2、LCN3・・・がFIFO45に記憶される。このクロックカウント数LCN0、LCN1、LCN2、LCN3・・・が、図4の直線LN2の三角印に示すポイントのX軸の値になる。また出力信号SQ2の遷移毎にインクリメントされる遷移カウント数TCNが、三角印に示すポイントのY軸の値になる。そして、これらの複数のポイントのフィッティング直線(LN2)が求められ、傾き情報(Ab1)、切片情報(Bb1)が求められる。

0077

なお図8図9ではクロック信号CR1、CR2の遷移タイミングに対応するタイミングでのカウント値CNTそのものを、クロックカウント数情報としているが、本実施形態はこれに限定されない。例えばLCN1−LCN0、LCN2−LCN1、LCN3−LCN2というようなカウント値の差分値を、クロックカウント数情報としてFIFO44に記憶するようにしてもよい。このようにすることで、FIFO44の使用記憶容量の節約等を図れるようになる。

0078

3.第2の構成例
図10に本実施形態の時間デジタル変換回路20の第2の構成例を示す。第2の構成例の時間デジタル変換回路20は、図1の発振回路21、22、サンプリング回路SP1、SP2に加えて、サンプリング回路SP3、SP4、SP5、SP6(第3〜第6のサンプリング回路)を含む。また基準クロック信号RCK1を生成する発振回路31に加えて、基準クロック信号RCK2(第2の基準クロック信号)を生成する発振回路32が設けられている。発振回路32は、発振子XTAL2を用いた発振動作により基準クロック信号RCK2を生成する。XTAL2は、XTAL1と同様の発振子により実現され、例えば水晶振動片などの振動片により実現される。

0079

図1の構成例と同様に、サンプリング回路SP1、SP2(第1、第2のサンプリング回路)は、各々、クロック信号CR1、CR2を基準クロック信号RCK1でサンプリングして、出力信号SQ1、SQ2を出力する。

0080

サンプリング回路SP3(第3のサンプリング回路、第3のミキサー回路)は、基準クロック信号RCK2(第2の基準クロック信号)を基準クロック信号RCK1(第1の基準クロック信号)でサンプリングして、出力信号SQ3(第3の出力信号)を出力する。サンプリング回路SP4(第4のサンプリング回路)は、クロック信号CR1を基準クロック信号RCK2でサンプリングして、出力信号SQ4(第4の出力信号)を出力する。サンプリング回路SP5(第5のサンプリング回路)は、クロック信号CR2を基準クロック信号RCK2でサンプリングして、出力信号SQ5(第5の出力信号)を出力する。サンプリング回路SP6(第6のサンプリング回路)は、基準クロック信号RCK1を基準クロック信号RCK2でサンプリングして、出力信号SQ6(第6の出力信号)を出力する。これらのサンプリング回路SP3〜SP6の動作、構成は、サンプリング回路SP1、SP2と同様であるため、詳細な説明は省略する。

0081

そして処理回路40は、サンプリング回路SP1〜SP6の出力信号SQ1〜SQ6に基づいて、クロック信号CR1の第1の周波数情報(ωa)及び第1の位相情報(Ta)と、クロック信号CR2の第2の周波数情報(ωb)及び第2の位相情報(Tb)を求める。例えばサンプリング回路SP1の出力信号SQ1とサンプリング回路SP4の出力信号SQ4に基づいて、クロック信号CR1の第1の周波数情報(ωa)及び第1の位相情報(Ta)を求めることができる。またサンプリング回路SP2の出力信号SQ2とサンプリング回路SP5の出力信号SQ5に基づいて、クロック信号CR2の第2の周波数情報(ωb)及び第2の位相情報(Tb)を求めることができる。

0082

例えば発振回路31の基準クロック信号RCK1、発振回路32の基準クロック信号RCK2、発振回路21、22のクロック信号CR1、CR2は下式(10)、(11)、(12)、(13)のような正弦波の式により表すことができる。

0083

ω1=ωr、ω2=ωr+ωd、ωa、ωbは、RCK1、RCK2、CR1、CR2のクロック周波数に対応する角周波数である。例えばω1、ω2、ωa、ωbには上式(14)に示すような関係式が成り立つ。またTa、Tbはクロック信号CR1、CR2の位相を表す情報である。

0084

またサンプリング回路SP1〜SP6の出力信号SQ1〜SQ6は、下式(15)〜(20)のように近似的に表すことができる。即ち出力信号SQ1〜SQ6は、下式(15)〜(20)により表される情報を含んでいる。

0085

ここでtx、tyは下式(21)、(22)のように定義される。

0086

処理回路40は、サンプリング回路SP1〜SP6の出力信号SQ1〜SQ6に基づいて、クロック信号CR1の第1の周波数情報(ωa)及び第1の位相情報(Ta)と、クロック信号CR2の第2の周波数情報(ωb)及び第2の位相情報(Tb)を求める。そしてクロック信号CR1、CR2の第1、第2の周波数情報及び第1、第2の位相情報(ωa、ωb、Ta、Tb)に基づいて、信号STAとSTPの遷移タイミングの時間差に対応するデジタル値DQを求める。

0087

図11は第2の構成例の時間デジタル変換回路20の動作を説明する信号波形例である。処理回路40は、クロック信号CR1、CR2の位相情報Ta、Tbを求める演算処理を行うことで、時間差TDFを求める。但し処理回路40が演算処理により実際に求めるのは、D1、D2に示す基準タイミングRTM(t=0)の付近でのクロック信号CR1、CR2の位相の情報である。図11では、基準タイミングRTMは、D3に示すように基準クロック信号RCK1、RCK2の位相が同期(一致)するタイミングとなっている。

0088

例えば処理回路40は、基準クロック信号RCK1、RCK2の位相同期タイミングである基準タイミングRTMから信号STAの遷移タイミングまでの第1の時間情報(Ta)と、基準タイミングRTMから信号STPの遷移タイミングまでの第2の時間情報(Tb)を求める。そして、これらの第1、第2の時間情報(Ta、Tb)に基づいて、信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQを求める。

0089

このようにすれば、基準クロック信号RCK1、RCK2の位相同期タイミングを基準タイミングRTMとして、信号STA、STPについての第1、第2の時間情報(Ta、Tb)を求めることが可能になる。例えば基準クロック信号RCK1、RCK2の位相同期タイミングを基準タイミングRTMとして検出して、第1、第2の時間情報を求め、時間差TDFに対応するデジタル値DQを求める時間デジタル変換を実現できるようになる。

0090

このように図10の第2の構成例によれば、2つの基準クロック信号RCK1、RCK2が用いられ、6つのサンプリング回路SP1〜SP6の出力信号SQ1〜SQ6を用いて、クロック信号CR1、CR2の周波数情報(ωa、ωb)と位相情報(Ta、Tb)が求められる。そして信号STAとSTPの遷移タイミングの時間差TDFに対応するデジタル値DQが求められる時間デジタル変換が行われる。従って、図1のように、1つの基準クロック信号RCK1と2つのサンプリング回路SP1、SP2の出力信号SQ1、SQ2を用いる構成に比べて、時間デジタル変換の高性能化を図れるようになる。例えばクロック信号CR1、CR2の周波数情報や位相情報を高精度で求めることができるため、時間差TDFに対応するデジタル値DQについても高精度で求めることが可能になる。

0091

なお本実施形態の時間デジタル変換回路20は図1図10等に示す構成には限定されず、種々の変形実施が可能である。例えば、3つ以上の発振子を用意し、3つ以上の基準信号を用いてサンプリング回路のサンプリング動作を行うようにしてもよい。

0092

次に第2の構成例での処理回路40の演算処理の詳細について図12図14を用いて説明する。

0093

図12図13は前述の図4に対応する説明図である。図12図13では、演算回路46は、X軸の値が、出力信号SQ1の遷移タイミングでのカウント値CNTに基づくクロックカウント数LCNとなり、Y軸の値が、出力信号SQ1の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN1を特定して、直線LN1の傾きAa1と切片Ba1を求める。またX軸の値が、出力信号SQ2の遷移タイミングでのカウント値CNTに基づくクロックカウント数LCNとなり、Y軸の値が、出力信号SQ2の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN2を特定して、直線LN2の傾きAb1と切片Bb1を求める。また例えばX軸の値が基準クロック信号RCK1のカウント数となり、Y軸の値が基準クロック信号RCK2のカウント数となる複数のポイントに基づいて、直線LN3を特定して、直線LN3の傾きA21と切片B21を求める。

0094

また演算回路46は、X軸の値が、出力信号SQ4の遷移タイミングでのカウント値CNTに基づくクロックカウント数LCNとなり、Y軸の値が、出力信号SQ4の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN4を特定して、直線LN4の傾きAa2と切片Ba2を求める。またX軸の値が、出力信号SQ5の遷移タイミングでのカウント値CNTに基づくクロックカウント数LCNとなり、Y軸の値が、出力信号SQ5の遷移カウント数TCNとなる複数のポイントに基づいて、直線LN5を特定して、直線LN5の傾きAb2と切片Bb2を求める。また例えばX軸の値が基準クロック信号RCK2のカウント数となり、Y軸の値が基準クロック信号RCK1のカウント数となる複数のポイントに基づいて、直線LN6を特定して、直線LN6の傾きA12と切片B12を求める。

0095

そして演算回路46は、これらの傾きAa1、Ab1、A21、Aa2、Ab2、A12と切片Ba1、Bb1、B21、Ba2、Bb2、B12の情報に基づいて、クロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を求めて、時間差TDFに対応するデジタル値DQを求める。

0096

そして、傾きAa1、Ab1、A21、Aa2、Ab2、A12は、下式(23)〜(28)のように表すことができる。

0097

0098

演算回路46は、上式(23)〜(28)に基づいてクロック信号CR1、CR2の周波数fa、fbを求める。例えば周波数f1、f2が既知である場合に上式(23)〜(28)に基づき周波数fa、fbを容易に求めることができる。また例えば式(23)〜(25)から求められた周波数fa、fbと式(26)〜(28)から求められた周波数fa、fbの平均化処理を行うことで、より正確に周波数fa、fbを求めることが可能になる。

0099

また本実施形態では処理回路40は、サンプリング回路SP3の出力信号SQ3とサンプリング回路SP6の出力信号SQ6に基づく補正処理を行って、第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)を求める。具体的には補正処理として、図14に示すような軸の共通化等の補正処理を行う。例えば図14のE1に示す座標系では、基準クロック信号RCK1のクロックカウント数LCNがX軸になっており、E2に示す座標系では、基準クロック信号RCK2のクロックカウント数LCNがX軸になっているため、同じスケールの共通の時間軸となっていない。このため、共通の時間軸にするための補正処理を行う。

0100

具体的には、図14のE3に示すように、サンプリング回路SP3の出力信号SQ3に対応するy2×y1の直線LN3がX軸と交わるポイントと、サンプリング回路SP6の出力信号SQ6に対応する−y1×y2の直線LN6がX軸と交わるポイントは一致する。即ち、これらのポイントでは位相がお互いに一致し、同一時間であると考えられる。これらのポイントは図11のD3に示すように基準クロック信号RCK1、RCK2の位相同期タイミングに対応する。そして、E4、E5に示すように、E3のポイントが座標系の原点になるように補正する。そしてE6において、クロックカウント数LCNに対して、基準クロック信号RCK1、RCK2の周期乗算することで、X軸が共通の時間軸となるような補正処理を実現する。これにより、傾きAa1、Ab1、A21、Aa2、Ab2、A12と切片Ba1、Bb1、B21、Ba2、Bb2、B12の情報を用いた、クロック信号CR1、CR2の第1、第2の周波数情報(ωa、ωb)と第1、第2の位相情報(Ta、Tb)の適切な演算処理を実現できるようになる。

0101

具体的には、下式(29)〜(32)に示すように、時間軸についての補正処理により求められた切片B’a1、B’a2、B’b1、B’b2の小数部のみを取り出す処理を行うことで、ta、tbを求めて、Ta、Tbを求める。

0102

0103

なお本実施形態では、基準クロック信号RCK1、RCK2の周波数をf1、f2とし、クロック信号CR1、CR2の周波数をfa、fbとした場合に、f1、f2は互いに異なる周波数であり、(f1/2)<fa<f1、(f1/2)<fb<f1、(f2/2)<fa<f2、(f2/2)<fb<f2の関係式が成り立つ。例えばサンプリング回路SP1、SP2は、基準クロック信号RCK1を用いてクロック信号CR1、CR2をサンプリングし、サンプリング回路SP4、SP5は、基準クロック信号RCK2を用いてクロック信号CR1、CR2をサンプリングする。このため、基準クロック信号RCK1の周波数f1は、クロック信号CR1、CR2の周波数fa、fbよりも高い必要がある。また基準クロック信号RCK2の周波数f2は、クロック信号CR1、CR2の周波数fa、fbよりも高い必要がある。このため、fa<f1、fb<f1、fa<f2、fb<f2の関係式が成り立つ。

0104

またクロック信号CR1、CR2の周波数fa、fbが、基準クロック信号RCK1の周波数f1の1/2の周波数よりも小さくなると、例えばf1/2よりも高い周波数成分の信号が、サンプリング回路SP1、SP2の出力信号SQ1、SQ2として現れてしまい、周波数f1でサンプリングした信号として適正に表すことができない。また周波数fa、fbが、基準クロック信号RCK2の周波数f2の1/2の周波数よりも小さくなると、例えばf2/2よりも高い周波数成分の信号が、サンプリング回路SP4、SP5の出力信号SQ4、SQ5として現れてしまい、周波数f2でサンプリングした信号として適正に表すことができない。従って、(f1/2)<fa、(f1/2)<fb、(f2/2)<fa、(f2/2)<fbの関係式が成り立つ。即ち、(f1/2)<fa<f1、(f1/2)<fb<f1、(f2/2)<fa<f2、(f2/2)<fb<f2の関係式が成り立つ。

0105

4.回路装置、物理量測定装置
図15図16に本実施形態の時間デジタル変換回路20を含む回路装置10や物理量測定装置50の構成例を示す。図15では回路装置10は、時間デジタル変換回路20と制御回路12と発振回路31、32を含む。制御回路12は、時間デジタル変換回路20の制御や回路装置10の各種の制御処理を行う。発振回路31は、発振子XTAL1を用いた発振動作により基準クロック信号RCK1を生成する。発振回路32は、発振子XTAL2を用いた発振動作により基準クロック信号RCK2を生成する。発振回路31は、回路装置10の端子P1、P2(パッド)を介して、外付け部品である発振子XTAL1に接続される。発振回路32は、回路装置10の端子P3、P4(パッド)を介して、外付け部品である発振子XTAL2に接続される。これらの発振子XTAL1、XTAL2と回路装置10とにより物理量測定装置50が構成される。

0106

図16では、回路装置10は時間デジタル変換回路20を含む。この回路装置10には、図15と同様に外付け部品である発振子XTAL1、XTAL2が接続される。そして物理量測定装置50は、回路装置10と発振子XTAL1、XTAL2と発光部14と受光部16を含む。

0107

発光部14は、対象物に対して光を照射する。発光部14は、例えばレーザーデバイスLEDなどの発光素子により実現される。例えば不図示のマイコン等の処理装置が物理量測定装置50に設けられている場合には、この処理装置からの信号STAが発光部14に入力され、この信号STAに基づいて発光部14が対象物に対して光を照射する。この信号STAは回路装置10にも入力される。なお、このような処理装置を設けずに、信号STAを、物理量測定装置50の外部接続端子を介して入力するようにしてもよい。

0108

受光部16は、対象物からの光を受光する。例えば受光部16は、発光部14が照射した光の反射光を受光する。受光部16は例えばフォトダイオード等の受光素子により実現される。受光部16は光を受光すると、信号STPを回路装置10に出力する。そして回路装置10は、信号STAとSTPに基づいて時間デジタル変換を行う。

0109

例えば図17に、信号STA(スタート信号)と信号STP(ストップ信号)の関係を示す。時間デジタル変換回路20は、この信号STAとSTPの遷移タイミングの時間差TDFをデジタル値DQに変換する。なお図17では、TDFは信号STAとSTPの立ち上がりの遷移タイミング間(立ち上がりエッジ間)の時間差となっているが、信号STAとSTPの立ち下がりの遷移タイミング間(立ち下がりエッジ間)の時間差であってもよい。

0110

例えば本実施形態では、図17に示すように信号STAを用いて照射光(例えばレーザー光)が対象物(例えば車の周囲の物体)に出射される。そして対象物からの反射光の受光により信号STPが生成される。例えば受光信号波形整形することで信号STPを生成する。このようにすれば、信号STAとSTPの遷移タイミングの時間差TDFをデジタル値DQに変換することで、例えばタイムオブフライト(TOF)の方式で、対象物との距離を物理量として測定でき、例えば車の自動運転ロボット動作制御などに利用できる。或いは本実施形態では、信号STAを用いて送信音波(例えば超音波)が対象物(例えば生体)に送信される。そして対象物からの受信音波の受信により信号STPが生成される。このようにすれば対象物との距離等を測定でき、超音波による生体情報の測定などが可能になる。

0111

なお図17において、信号STAにより送信データを送信し、受信データの受信による信号STPを用いることで、送信データを送信してから受信データを受信するまでの時間を測定してもよい。また本実施形態により測定される物理量は、時間、距離には限定されず、流量、流速、周波数、速度、加速度、角速度又は角加速度等の種々の物理量が考えられる。

0112

5.電子機器、移動体
図18に本実施形態の回路装置10(時間デジタル変換回路20)を含む電子機器500の構成例を示す。電子機器500は回路装置10、発振子XTAL1、XTAL2、処理部520を含み、回路装置10は時間デジタル変換回路20を含む。また電子機器500は、通信部510、操作部530、表示部540、記憶部550、アンテナANTを含むことができる。電子機器500としては、例えば距離、時間、流速又は流量等の物理量を計測する計測機器、生体情報を測定する生体情報測定機器超音波測定装置脈波計等)、車載機器(自動運転用の機器等)、基地局又はルーター等のネットワーク関連機器を想定できる。また頭部装着型表示装置時計関連機器などのウェアラブル機器、ロボット、印刷装置投影装置携帯情報端末スマートフォン等)、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などを想定できる。

0113

通信部510(無線回路)は、アンテナANTを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部520(処理回路)は、電子機器500の制御処理や、通信部510を介して送受信されるデータの種々のデジタル処理などを行う。処理部520の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部530は、ユーザー入力操作を行うためのものであり、操作ボタンタッチパネルディスプレイなどにより実現できる。表示部540は、各種の情報を表示するものであり、液晶有機ELなどのディスプレイにより実現できる。記憶部550は、データを記憶するものであり、その機能はRAMやROMなどの半導体メモリーやHDDハードディスクドライブ)などにより実現できる。

0114

図19に本実施形態の回路装置10(時間デジタル変換回路20)を含む移動体の例を示す。本実施形態の回路装置10(時間デジタル変換回路20)は、例えば車、飛行機バイク自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンモーター等の駆動機構ハンドル等の操舵機構、各種の電子機器(車載機器)を備えて、地上や空や海上を移動する機器・装置である。図19は移動体の具体例としての自動車206を概略的に示している。自動車206には、本実施形態の回路装置10と発振子を有する物理量測定装置(不図示)が組み込まれる。制御装置208は、この物理量測定装置により測定された物理量情報に基づいて種々の制御処理を行う。例えば物理量情報として、自動車206の周囲の物体の距離情報が測定された場合に、制御装置208は、測定された距離情報を用いて自動運転のための種々の制御処理を行う。制御装置208は、例えば車体207の姿勢に応じてサスペンション硬軟を制御したり、個々の車輪209のブレーキを制御する。なお本実施形態の回路装置10(時間デジタル変換回路20)が組み込まれる機器は、このような制御装置208には限定されず、自動車206やロボット等の移動体に設けられる種々の機器に組み込むことができる。

0115

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(処理回路等)と共に記載された用語(演算回路等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また時間デジタル変換回路、回路装置、物理量測定装置、電子機器、移動体の構成・動作や、時間デジタル変換回路や処理回路の処理等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

0116

SP、SP1〜SP6…サンプリング回路、SPA、SPB…保持回路、
XTAL1、XTAL2…発振子、P1〜P4…端子、
CR1、LCR2…クロック信号、RCK1、RCK2…基準クロック信号、
SQ1〜SQ6…出力信号、STA、STP…信号、TCN…遷移カウント数、
TDF…時間差、CNT…カウント値、DQ…デジタル値、
LCN…クロックカウント数、RTM…基準タイミング、
Aa1、Aa2、A21、A12、Ab1、Ab2…傾き、
Ba1、Ba2、B21、B12、Bb1、Bb2…切片、
10…回路装置、12…制御回路、14…発光部、16…受光部、
20…時間デジタル変換回路、21、22、31、32…発振回路、
40…処理回路、42…カウンター、44…記憶回路、46…演算回路、
50…物理量測定装置、206…自動車、207…車体、208…制御装置
209…車輪、500…電子機器、510…通信部、520…処理部、
530…操作部、540…表示部、550…記憶部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ