図面 (/)

技術 集積回路素子及びその製造方法

出願人 三星電子株式会社
発明者 崔ジョン赫李海王河ヒョン知朴哲弘
出願日 2018年3月29日 (1年3ヶ月経過) 出願番号 2018-063862
公開日 2019年1月31日 (5ヶ月経過) 公開番号 2019-016773
状態 未査定
技術分野 ICの設計・製造(配線設計等) 半導体集積回路装置の内部配線 MOSIC,バイポーラ・MOSIC
主要キーワード 本施形態 最低面 配線用導電層 電気的分離領域 絶縁空間 水平延 分離空間 ギャップフィル
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年1月31日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

素子間分離領域が占める面積を最小化させながらコンタクト間絶縁距離を安定して確保する集積回路素子及びその製造方法を提供する。

解決手段

本発明の集積回路素子は、基板上に、第1方向に延長されたフィン型活性領域と、フィン型活性領域上に、第1方向と交差する第2方向に延長された絶縁分離構造物と、絶縁分離構造物を挟んで互いに離隔され、絶縁分離構造物と一直線上の第2方向に延長された1対の分離ゲートラインと、フィン型活性領域上に配置され、絶縁分離構造物を挟んで互いに離隔された1対のソースドレイン領域と、絶縁分離構造物の上部に配置され、1対のソース/ドレイン領域間に連結されたジャンパコンタクトと、を備える。

概要

背景

電子技術の発達により、集積回路素子ダウンスケーリング(down−scaling)が急速に進んでいる。高度にダウンスケーリングされた集積回路素子に対して、迅速な動作速度だけではなく、動作に関する正確性も要求されるため、比較的小面積内で配線及びコンタクトが占める面積を狭め、且つ配線及びコンタクト間絶縁距離を安定して確保する構造を有する集積回路素子及びその具現方法に関する技術開発が必要である。

概要

素子間分離領域が占める面積を最小化させながらコンタクト間の絶縁距離を安定して確保する集積回路素子及びその製造方法を提供する。本発明の集積回路素子は、基板上に、第1方向に延長されたフィン型活性領域と、フィン型活性領域上に、第1方向と交差する第2方向に延長された絶縁分離構造物と、絶縁分離構造物を挟んで互いに離隔され、絶縁分離構造物と一直線上の第2方向に延長された1対の分離ゲートラインと、フィン型活性領域上に配置され、絶縁分離構造物を挟んで互いに離隔された1対のソースドレイン領域と、絶縁分離構造物の上部に配置され、1対のソース/ドレイン領域間に連結されたジャンパコンタクトと、を備える。A

目的

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、ダウンスケーリングによって縮小された面積の素子領域を有する集積回路素子において、同一レベル上に形成される配線及びコンタクトの密度が上昇する場合にも、素子間分離領域が占める面積を最小化させながらコンタクト間の絶縁距離を安定して確保する構造を有する集積回路素子及びその製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に、第1方向に延長されたフィン型活性領域と、前記フィン型活性領域上に、前記第1方向と交差する第2方向に延長された絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔され、前記絶縁分離構造物と一直線上の前記第2方向に延長された1対の分離ゲートラインと、前記フィン型活性領域上に配置され、前記絶縁分離構造物を挟んで互いに離隔された1対のソースドレイン領域と、前記絶縁分離構造物の上部に配置され、前記1対のソース/ドレイン領域間に連結されたジャンパコンタクトと、を備えることを特徴とする集積回路素子

請求項2

前記ジャンパコンタクトは、前記1対のソース/ドレイン領域にそれぞれ連結された1対の垂直延長部と、前記絶縁分離構造物の上部に配置され、前記第1方向に延長された水平延長部と、を含むことを特徴とする請求項1に記載の集積回路素子。

請求項3

前記水平延長部は、前記絶縁分離構造物に垂直方向オーバーラップし、前記1対の分離ゲートラインに垂直方向にオーバーラップしないことを特徴とする請求項2に記載の集積回路素子。

請求項4

前記フィン型活性領域は、前記フィン型活性領域の上面よりも低いレベルの底面を有するフィン分離トレンチを含み、前記絶縁分離構造物は、前記フィン分離トレンチを充填する埋め立て分離部と、前記埋め立て分離部に一体に連結され、前記フィン型活性領域から遠くなる方向に延長されて前記フィン型活性領域の上面上に突出した突出分離部と、を含むことを特徴とする請求項1に記載の集積回路素子。

請求項5

前記絶縁分離構造物は、前記フィン型活性領域の上面に対面する底面と、前記ジャンパコンタクトに対面する上面と、を有することを特徴とする請求項1に記載の集積回路素子。

請求項6

前記絶縁分離構造物の最低面のレベルは、前記1対のソース/ドレイン領域の各々の底面のレベルよりも低いことを特徴とする請求項1に記載の集積回路素子。

請求項7

前記絶縁分離構造物の最低面のレベルは、前記1対のソース/ドレイン領域の各々の底面のレベルよりも高いことを特徴とする請求項1に記載の集積回路素子。

請求項8

前記ジャンパコンタクトは、前記1対のソース/ドレイン領域にそれぞれ連結された1対の垂直延長部と、前記1対の垂直延長部に一体に連結された水平延長部と、を含み、前記絶縁分離構造物は、前記1対の垂直延長部間に介在し、前記水平延長部で覆われることを特徴とする請求項1に記載の集積回路素子。

請求項9

前記1対の分離ゲートラインの上面を覆う1対のゲート絶縁キャッピング層を更に含み、前記絶縁分離構造物の最上面のレベルは、前記1対の分離ゲートラインの各々の最上面のレベルよりも高く、前記1対のゲート絶縁キャッピング層の各々の最上面のレベルよりも低いことを特徴とする請求項1に記載の集積回路素子。

請求項10

前記絶縁分離構造物は、単一絶縁膜からなることを特徴とする請求項1に記載の集積回路素子。

請求項11

前記絶縁分離構造物は、複数の絶縁膜の組み合わせからなることを特徴とする請求項1に記載の集積回路素子。

請求項12

前記絶縁分離構造物は、エアギャップを含むことを特徴とする請求項1に記載の集積回路素子。

請求項13

前記1対の分離ゲートラインのうちの1本の第1分離ゲートラインは、正常なゲートラインであり、他の1本の第2分離ゲートラインは、ダミーゲートラインであることを特徴とする請求項1に記載の集積回路素子。

請求項14

前記第1分離ゲートライン上に、前記第1分離ゲートラインに交差する方向に延長された導電ラインと、前記第1分離ゲートラインと前記導電ラインとを互いに連結するように、前記第1分離ゲートラインと前記導電ラインとの間に垂直方向に延長されたビアコンタクトプラグと、を更に含むことを特徴とする請求項13に記載の集積回路素子。

請求項15

基板上に、第1方向に互いに平行に延長された複数のフィン型活性領域と、前記複数のフィン型活性領域上に、前記第1方向と交差する第2方向に延長された絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔され、前記絶縁分離構造物と一直線上の前記第2方向に延長された1対の分離ゲートラインと、前記複数のフィン型活性領域上に形成された複数のソース/ドレイン領域と、 前記複数のソース/ドレイン領域のうち、前記絶縁分離構造物を挟んで互いに離隔された第1ソース/ドレイン領域と第2ソース/ドレイン領域とを互いに連結するように、前記第1ソース/ドレイン領域と第2ソース/ドレイン領域との間に、前記絶縁分離構造物の上部を通過して前記第1方向に延長されたジャンパコンタクトと、を備えることを特徴とする集積回路素子。

請求項16

前記第1ソース/ドレイン領域と前記ジャンパコンタクトとの間、及び第2ソース/ドレイン領域と前記ジャンパコンタクトとの間にそれぞれ形成された複数の金属シリサイド膜を更に含むことを特徴とする請求項15に記載の集積回路素子。

請求項17

前記複数のソース/ドレイン領域のうち、前記第1ソース/ドレイン領域及び第2ソース/ドレイン領域から離隔された第3ソース/ドレイン領域に連結され、前記第3ソース/ドレイン領域から前記基板に対して遠くなる方向に延長されたソース/ドレインコンタクトプラグを更に含み、前記ジャンパコンタクトの上面と前記ソース/ドレインコンタクトプラグの上面とは、同一レベルに配置されることを特徴とする請求項15に記載の集積回路素子。

請求項18

前記基板は、前記複数のフィン型活性領域のうちの一部のフィン型活性領域が配置された第1素子領域と、前記複数のフィン型活性領域のうちの他の一部のフィン型活性領域が配置された第2素子領域と、前記第1素子領域と前記第2素子領域との間に介在する素子間分離領域と、を含み、前記1対の分離ゲートラインのうちの第1分離ゲートラインは、前記第1素子領域及び前記素子間分離領域に位置し、前記1対の分離ゲートラインのうちの第2分離ゲートライン、前記絶縁分離構造物、及び前記ジャンパコンタクトは、前記第2素子領域に位置することを特徴とする請求項15に記載の集積回路素子。

請求項19

前記第2方向において、前記ジャンパコンタクトの第1長は、前記絶縁分離構造物の第2長よりも短いことを特徴とする請求項15に記載の集積回路素子。

請求項20

前記絶縁分離構造物は、丸い凸面を有する上面を含み、前記ジャンパコンタクトは、前記絶縁分離構造物の丸い凸面に接して前記丸い凸面のプロファイルに対応する形状の丸い凹面を有することを特徴とする請求項15に記載の集積回路素子。

請求項21

基板上に、第1方向に延長されるフィン型活性領域を形成する段階と、前記フィン型活性領域上に1対のソース/ドレイン領域を形成する段階と、前記1対のソース/ドレイン領域の間に、前記第1方向と交差する第2方向に延長される絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔されて前記絶縁分離構造物と一直線上の前記第2方向に延長される1対の分離ゲートラインと、を含む構造物を形成する段階と、前記絶縁分離構造物の上部に配置され、前記1対のソース/ドレイン領域間に連結されるジャンパコンタクトを形成する段階と、を有することを特徴とする集積回路素子の製造方法。

請求項22

前記構造物を形成する段階は、前記フィン型活性領域上に、前記第2方向に延長されるゲートラインを形成する段階と、前記ゲートラインの一部を除去して分離空間を形成する段階と、前記分離空間を充填する絶縁分離構造物を形成する段階と、を含むことを特徴とする請求項21に記載の集積回路素子の製造方法。

請求項23

前記構造物を形成する段階は、前記フィン型活性領域上に、前記第2方向に延長されるゲートラインを形成する段階と、前記ゲートラインの一部を除去して分離空間を形成する段階と、前記フィン型活性領域に、前記分離空間に連通するフィン分離トレンチを形成する段階と、前記分離空間及び前記フィン分離トレンチを充填する絶縁分離構造物を形成する段階と、を含むことを特徴とする請求項21に記載の集積回路素子の製造方法。

請求項24

前記構造物を形成する段階は、前記フィン型活性領域上に、前記第2方向に延長されるダミーゲートラインを形成する段階と、前記ダミーゲートラインの一部を除去して分離空間を形成する段階と、前記分離空間を充填する絶縁分離構造物を形成する段階と、前記ダミーゲートラインの残りの一部を除去して前記フィン型活性領域上にゲート空間を形成する段階と、前記ゲート空間に1対の分離ゲートラインを形成する段階と、を含むことを特徴とする請求項21に記載の集積回路素子の製造方法。

請求項25

前記ジャンパコンタクトを形成する段階は、前記1対のソース/ドレイン領域及び前記絶縁分離構造物の両方を露出させるジャンパコンタクトホールを形成する段階と、前記ジャンパコンタクトホール内に導電膜を形成する段階と、を含むことを特徴とする請求項21に記載の集積回路素子の製造方法。

技術分野

0001

本発明は、集積回路素子及びその製造方法に係り、より詳細には、プラグ形態のコンタクトを含む集積回路素子及びその製造方法に関する。

背景技術

0002

電子技術の発達により、集積回路素子のダウンスケーリング(down−scaling)が急速に進んでいる。高度にダウンスケーリングされた集積回路素子に対して、迅速な動作速度だけではなく、動作に関する正確性も要求されるため、比較的小面積内で配線及びコンタクトが占める面積を狭め、且つ配線及びコンタクト間絶縁距離を安定して確保する構造を有する集積回路素子及びその具現方法に関する技術開発が必要である。

発明が解決しようとする課題

0003

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、ダウンスケーリングによって縮小された面積の素子領域を有する集積回路素子において、同一レベル上に形成される配線及びコンタクトの密度が上昇する場合にも、素子間分離領域が占める面積を最小化させながらコンタクト間の絶縁距離を安定して確保する構造を有する集積回路素子及びその製造方法を提供することにある。

課題を解決するための手段

0004

上記目的を達成するためになされた本発明の一態様による集積回路素子は、基板上に、第1方向に延長されたフィン型活性領域と、前記フィン型活性領域上に、前記第1方向と交差する第2方向に延長された絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔され、前記絶縁分離構造物と一直線上の前記第2方向に延長された1対の分離ゲートラインと、前記フィン型活性領域上に配置され、前記絶縁分離構造物を挟んで互いに離隔された1対のソースドレイン領域と、前記絶縁分離構造物の上部に配置され、前記1対のソース/ドレイン領域間に連結されたジャンパ(jumper)コンタクトと、を備える。

0005

上記目的を達成するためになされた本発明の他の様態による集積回路素子は、基板上に、第1方向に互いに平行に延長された複数のフィン型活性領域と、前記複数のフィン型活性領域上に、前記第1方向と交差する第2方向に延長された絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔され、前記絶縁分離構造物と一直線上の前記第2方向に延長された1対の分離ゲートラインと、前記複数のフィン型活性領域上に形成された複数のソース/ドレイン領域と、前記複数のソース/ドレイン領域のうち、前記絶縁分離構造物を挟んで互いに離隔された第1ソース/ドレイン領域と第2ソース/ドレイン領域とを互いに連結するように、前記第1ソース/ドレイン領域と第2ソース/ドレイン領域との間に、前記絶縁分離構造物の上部を通過して前記第1方向に延長されたジャンパコンタクトと、を備える。

0006

上記目的を達成するためになされた本発明の一様態による集積回路素子の製造方法は、基板上に、第1方向に延長されるフィン型活性領域を形成する段階と、前記フィン型活性領域上に1対のソース/ドレイン領域を形成する段階と、前記1対のソース/ドレイン領域の間に、前記第1方向と交差する第2方向に延長される絶縁分離構造物と、前記絶縁分離構造物を挟んで互いに離隔されて前記絶縁分離構造物と一直線上の前記第2方向に延長される1対の分離ゲートラインと、を含む構造物を形成する段階と、前記絶縁分離構造物の上部に配置され、前記1対のソース/ドレイン領域間に連結されるジャンパコンタクトを形成する段階と、を有する。

発明の効果

0007

本発明の集積回路素子は、フィン型活性領域上に、ゲートラインに平行に延長されるように形成された絶縁分離構造物を含み、フィン型活性領域上で1対のソース/ドレイン領域を連結させるジャンパコンタクトは、ゲートラインではない絶縁分離構造物の上部を通過する構造を有する。従って、ジャンパコンタクトとゲートラインとの短絡を防止することができる。また、素子間分離領域において、従来の1対のソース/ドレイン領域の間を通過するゲートラインをカットティングするための別途の工程を省略することができ、素子間分離領域にゲートラインのカットティングのための別途の空間を確保する必要がない。従って、素子間分離領域が占める面積を最小化させ、ロジックセルのサイズを小さくすることができ、同時に低減されたサイズを有するロジックセル内におけるコンタクト間の絶縁距離を安定して確保することができる。

図面の簡単な説明

0008

本発明の第1実施形態による集積回路素子の第1例の平面レイアウト図である。
図1のX1−X1’線断面図である。
図1のX2−X2’線断面図である。
図1のY1−Y1’線断面図である。
図1のY2−Y2’線断面図である。
本発明の第1実施形態による集積回路素子の第2例の断面図である。
本発明の第2実施形態による集積回路素子の第1例の断面図である。
本発明の第2実施形態による集積回路素子の第1例の断面図である。
本発明の第2実施形態による集積回路素子の第2例の断面図である。
本発明の第2実施形態による集積回路素子の第2例の断面図である。
本発明の第3実施形態による集積回路素子の平面レイアウト図である。
図6AのX1−X1’線断面図である。
図6AのY1−Y1’線断面図である。
本発明の第4実施形態による集積回路素子の平面レイアウト図である。
本発明の第5実施形態による集積回路素子の平面レイアウト図である。
本発明の第6実施形態による集積回路素子の平面レイアウト図ある。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の他の実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。
本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。

実施例

0009

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面上の同一構成要素については、同一参照符号を使用し、それらに関する重複説明を省略する。

0010

図1及び図2A図2Dは、本発明の第1実施形態による集積回路素子の第1例の図面であり、図1は、集積回路素子100の主要構成を示す平面レイアウト図であり、図2Aは、図1のX1−X1’線断面図であり、図2Bは、図1のX2−X2’線断面図であり、図2Cは、図1のY1−Y1’線断面図であり、図2Dは、図1のY2−Y2’線断面図である。図1及び図2A図2Dに例示する集積回路素子100は、FinFET(fin field effect transistor)素子を含む論理セルを構成する。

0011

図1及び図2A図2Dを参照すると、集積回路素子100は、基板110上のセルバウンダリBNによって限定される領域に形成されたロジックセルLCを含む。

0012

基板110は、水平方向(X−Y平面方向)に延長された主面110Mを有する。基板110は、Si又はGeのような半導体、又はSiGe、SiC、GaAsInAs、又はInPのような化合物半導体を含む。基板110は、導電領域、例えば不純物ドーピングされたウェル(well)、又は不純物がドーピングされた構造物を含む。

0013

ロジックセルLCは、第1素子領域RX1及び第2素子領域RX2を含む。第1素子領域RX1及び第2素子領域RX2には、それぞれ基板110から突出した複数のフィン型(fin−type)活性領域FAが形成される。第1素子領域RX1と第2素子領域RX2との間に、素子間分離領域DTAが配置される。

0014

複数のフィン型活性領域FAは、ロジックセルLCの幅方向(X方向)に沿って互いに平行に延長される。図2Cに例示するように、複数のフィン型活性領域FAのそれぞれの間の領域及び素子間分離領域DTAには、基板110上に素子分離膜112が形成され、第1素子領域RX1及び第2素子領域RX2において、複数のフィン型活性領域FAが素子分離膜112上にフィン状に突出する。

0015

基板110上には、複数のゲート絶縁膜118及び複数のゲートラインGLが、複数のフィン型活性領域FAと交差する方向であるロジックセルLCの高さ方向(Y方向)に延長される。複数のゲートラインGLは、ノーマル(normal)ゲートラインGLと称される。複数のゲート絶縁膜118及び複数のゲートラインGLは、複数のフィン型活性領域FAのそれぞれの上面及び両側壁と素子分離膜112の上面とを覆いながら延長される。第1素子領域RX1及び第2素子領域RX2に、複数のゲートラインGLに沿って複数のMOSトランジスタが形成される。複数のMOSトランジスタは、それぞれ複数のフィン型活性領域FAの上面及び両側壁にチャネルが形成された三次元構造のMOSトランジスタである。

0016

セルバウンダリBNにおいて、ロジックセルLCの高さ方向(Y方向)に沿って延長される部分に沿ってダミーゲートラインDGLが延長される。ダミーゲートラインDGLは、複数のゲートラインGLと同一の材料で構成されるが、集積回路素子100の動作中には、電気的にフローティング(floating)状態を維持することにより、ロジックセルLCとその周囲の他のロジックセル又は回路との間に、電気的分離領域として機能する。

0017

ダミーゲートラインDGLは、複数のゲートラインGL(例えば、ノーマルゲートライン)と同一レベルにそれらと隣接するように配置された導電ラインである。ダミーゲートラインは、ノーマルゲートラインを形成するために、導電層からパターニングされたものである。例えば、ダミーゲートラインは、ノーマルゲートラインを形成する導電層を蒸着及びパターニングする工程と同一工程でノーマルゲートラインと共に同時に形成される。集積回路素子(例えば、電子素子ロジック素子、又はメモリ素子)において、ダミーゲートラインは、データを外部素子伝送しない。例えば、ダミーゲートラインは、ロジックセル若しくはメモリセルゲートに電気的に連結されず、又はダミーゲートラインがダミーロジックセル若しくはメモリセルのゲートに連結されてもダミーゲートラインが活性化されないか、或いは活性化されたとしてもダミーロジックセル若しくはメモリセルにあるデータがロジック素子若しくはメモリ素子の外部ソースに伝達されない。

0018

複数のゲートラインGL及び複数のダミーゲートラインDGLは、それぞれロジックセルLCの幅方向(X方向)に同一幅を有し、幅方向(X方向)に沿って一定ピッチで配列される。例えば、ロジックセルLCを構成する複数のゲートラインGLのうち、隣接する2本のゲートラインGL間の幅方向(X方向)の離隔距離と、ダミーゲートラインDGLとそれに最も近いゲートラインGLとの幅方向(X方向)の離隔距離とは同一である。

0019

複数のゲート絶縁膜118は、シリコン酸化膜高誘電膜、又はそれらの組み合わせからなる。高誘電膜は、シリコン酸化膜よりも誘電定数が大きい物質からなる。高誘電膜は、金属酸化物又は金属酸窒化物からなる。フィン型活性領域FAとゲート絶縁膜118との間にインターフェース膜(図示せず)が介在する。インターフェース膜は、酸化膜、窒化膜、又は酸窒化膜からなる。

0020

複数のゲートラインGL及び複数のダミーゲートラインDGLは、金属窒化物層金属層導電性キャッピング層、及びギャップフィル(gap−fill)金属膜が順に積層された構造を有する。金属窒化物層及び金属層は、Ti、Ta、W、Ru、Nb、Mo、又はHfのうちから選択される少なくとも1つの金属を含む。ギャップフィル金属膜は、W膜又はAl膜からなる。複数のゲートラインGL及び複数のダミーゲートラインDGLは、それぞれ仕事関数金属含有層を含む。仕事関数金属含有層は、Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、及びPdのうちから選択される少なくとも1つの金属を含む。一実施形態によると、複数のゲートラインGL及び複数のダミーゲートラインDGLは、それぞれTiAlC/TiN/Wの積層構造、TiN/TaN/TiAlC/TiN/Wの積層構造、又はTiN/TaN/TiN/TiAlC/TiN/Wの積層構造を含むが、それらに限定されるものではない。

0021

複数のゲートラインGL、複数のゲート絶縁膜118、及び複数のダミーゲートラインDGLのそれぞれの上面は、ゲート絶縁キャッピング層180で覆われる。複数のゲート絶縁キャッピング層180は、シリコン窒化膜からなる。フィン型活性領域FA上に順に積層されたゲート絶縁膜118、ゲートラインGL、及びゲート絶縁キャッピング層180は、ゲート構造体GSを構成する。

0022

複数のゲートラインGL及び複数のダミーゲートラインDGLのそれぞれの両側壁を覆うように、複数の絶縁スペーサ162が、ロジックセルLCの長手方向(Y方向)に沿ってライン状に延長される。複数の絶縁スペーサ162は、シリコン窒化膜、SiOCN膜SiCN膜、又はそれらの組み合わせからなる。

0023

基板110上には、複数のゲート構造体GS、及び複数のダミーゲートラインDGLを覆う層間絶縁膜190が形成される。層間絶縁膜190は、シリコン酸化膜、シリコン窒化膜、又はそれらの組み合わせからなる。

0024

複数のフィン型活性領域FA上において、複数のゲートラインGLのそれぞれの両側には、複数のソース/ドレイン領域172が形成される。ゲートラインGLとソース/ドレイン領域172とは、ゲート絶縁膜118及び絶縁スペーサ162を挟んで互いに離隔される。複数のソース/ドレイン領域172は、フィン型活性領域FAに形成された複数のリセス領域R1からエピタキシャル成長された半導体エピタキシャル層又はそれらの組み合わせからなる。複数のソース/ドレイン領域172は、エピタキシャル成長されたSi層、エピタキシャル成長されたSiC層、又はエピタキシャル成長された複数のSiGe層を含む。複数のソース/ドレイン領域172のうちの一部の領域は、ゲート間絶縁膜164(図10B参照)によって覆われる。ゲート間絶縁膜164は、シリコン酸化膜からなる。

0025

複数のソース/ドレイン領域172上には、複数のソース/ドレインコンタクトプラグCAが形成される。複数のソース/ドレイン領域172は、複数のソース/ドレインコンタクトプラグCAを介して上部の導電ライン(図示せず)に連結される。

0026

ロジックセルLCの第2素子領域RX2にあるフィン型活性領域FA上には、複数のゲートラインGLに平行に延長された少なくとも1つの絶縁分離構造物120が形成される。図1及び図2A図2Dに例示する集積回路素子100には、第2素子領域RX2に形成された1個の絶縁分離構造物120を例示したが、本発明は、図面に例示したものに限定されるものではなく、第1素子領域RX1及び第2素子領域RX2のうちの少なくとも1つの領域に少なくとも1つの絶縁分離構造物120が形成される。

0027

複数のゲートラインGLは、絶縁分離構造物120を挟んで互いに分離された1対の分離ゲートライン(GL1、GL2)を含む。1対の分離ゲートライン(GL1、GL2)は、絶縁分離構造物120と共に、ロジックセルLCの高さ方向(Y方向)に沿って一直線上に配置される。

0028

絶縁分離構造物120は、1対の分離ゲートライン(GL1、GL2)に対面する側壁120Sを含み、側壁120Sは、1対の分離ゲートライン(GL1、GL2)及びゲート絶縁膜118に接する。

0029

絶縁分離構造物120を挟んでその両側には、1対のソース/ドレイン領域172が配置され、1対のソース/ドレイン領域172は、1個のジャンパ(jumper)コンタクト130によって互いに連結される。

0030

複数のゲート構造体GSのうちの第1ゲートラインが、X方向において、1対のソース/ドレイン領域172のうちの1つのソース/ドレイン領域172と他のソース/ドレイン領域172との間に配置される。複数のゲート構造体GSのうちの第2ゲートラインが、X方向において、1対のソース/ドレイン領域172のうちの他の1つのソース/ドレイン領域172と更に他のソース/ドレイン領域172との間に配置される。第1ゲートライン及び第2ゲートラインは、それぞれ導電層を含む。

0031

本施形態によると、絶縁分離構造物120の上面レベルは、第1ゲートライン及び第2ゲートラインのそれぞれの上面レベルよりも高く、複数のゲート構造物GSのそれぞれのゲート絶縁キャッピング層180の上面レベルよりも低い。

0032

本実施形態によると、絶縁分離構造物120の一部は、第1ゲートライン及び第2ゲートラインの導電層と同一の垂直レベルに位置する。

0033

ジャンパコンタクト130は、1対のソース/ドレイン領域172にそれぞれ連結された1対の垂直延長部132と、1対の垂直延長部132に一体に連結されて、絶縁分離構造物120を覆うように絶縁分離構造物120上にフィン型活性領域FAに平行な方向に延長された水平延長部134を含む。水平延長部134は、絶縁分離構造物120に垂直方向オーバーラップするように配置される。水平延長部134は、1対の分離ゲートライン(GL1、GL2)に垂直方向にオーバーラップしないように配置される。1対のソース/ドレイン領域172は、ジャンパコンタクト130を介して、上部の導電ライン(図示せず)に連結される。

0034

ジャンパコンタクト130と1対のソース/ドレイン領域172との連結部分には、それぞれ金属シリサイド膜128が形成される。また、複数のソース/ドレイン領域172と複数のソース/ドレインコンタクトプラグCAとの連結部分にも、それぞれ金属シリサイド膜128が形成される。金属シリサイド膜128は、Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、又はPdを含む。例えば、金属シリサイド膜128は、チタンシリサイドからなるが、それらに限定されるものではない。

0035

ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBのそれぞれの側壁は、絶縁ライナ126によって覆われる。絶縁ライナ126は、シリコン窒化膜からなる。

0036

図1において、ジャンパコンタクト130の平面形状が略長方形である場合を例示したが、本発明はそれに限定されるものではない。例えば、ジャンパコンタクト130は、絶縁分離構造物120の上部を通過して、絶縁分離構造物120の両側にある1対のソース/ドレイン領域172に連結される構成であるならば、特定の平面形状に制限されるものではなく、多様な平面形状を有することができる。ジャンパコンタクト130の平面形状の具体的な変形形態については、図7図9を参照して後述する。

0037

絶縁分離構造物120は、第2素子領域RX2の内部及び外部にかけて延長される。例えば、絶縁分離構造物120は、第2素子領域RX2に配置された部分と素子間分離領域DTAに配置された部分と、を含む。ロジックセルLCの高さ方向(Y方向)において、ジャンパコンタクト130の長さは、絶縁分離構造物120の長さよりも短い。例えば、Y方向において、ジャンパコンタクト130の第1終端部と第2終端部との間の長さは、絶縁分離構造物120の第1終端部と第2終端部との間の長さよりも短い。そのように構成することにより、ジャンパコンタクト130と1対の分離ゲートライン(GL1、GL2)との間に、十分な離隔距離を確保する。

0038

1対の分離ゲートライン(GL1、GL2)のうちの第1素子領域RX1に配置された第1分離ゲートラインGL1は、正常なゲートラインとして機能する。一方、第2素子領域RX2に配置された第2分離ゲートラインGL2は、正常なゲートラインとして機能しないダミーゲートラインである。

0039

複数のゲートラインGL上には、複数のゲートコンタクトプラグCBが形成される。複数のゲートラインGLは、複数のゲートコンタクトプラグCBを介して上部の導電ライン(図示せず)に連結される。1対の分離ゲートライン(GL1、GL2)のうちの1本の第1分離ゲートラインGL1も、ゲートコンタクトプラグCBを介して上部の導電ライン(図示せず)に連結される。例えば、1対の分離ゲートライン(GL1、GL2)のうちの他の1本の第2分離ゲートラインGL2は、上部の導電ライン(図示せず)に連結されない。

0040

ジャンパコンタクト130の上面130Tのレベル、複数のソース/ドレインコンタクトプラグCAのそれぞれの上面CATのレベル、及び複数のゲートコンタクトプラグCBのそれぞれの上面CBTのレベルは、実質的に同一レベルである。従って、基板110の主面110Mからジャンパコンタクト130の上面130Tまでの垂直距離、基板110の主面110Mから複数のソース/ドレインコンタクトプラグCAのそれぞれの上面CATまでの垂直距離、及び基板110の主面110Mから複数のゲートコンタクトプラグCBのそれぞれの上面CBTまでの垂直距離は、実質的に同一である。

0041

本実施形態によると、X方向において、ジャンパコンタクト130の上面130Tの幅は、複数のソース/ドレインコンタクトプラグCAのそれぞれの上面CATの幅よりも広い。また、本実施形態によると、X方向において、ジャンパコンタクト130の上面130Tの幅は、複数のゲートコンタクトプラグCBのそれぞれの上面CBTの幅よりも広い。

0042

フィン型活性領域FAにおいて、絶縁分離構造物120に対応する位置には、フィン分離トレンチT1が形成される。絶縁分離構造物120は、フィン分離トレンチT1を充填する埋め立て分離部120Aと、埋め立て分離部120Aに一体に連結されてフィン型活性領域FAから遠くなる方向に延長された突出分離部120Bと、を含む。突出分離部120Bは、フィン型活性領域FAの上面FT上から突出する。突出分離部120Bは、ジャンパコンタクト130を構成する1対の垂直延長部132間に介在する。

0043

絶縁分離構造物120の最低面のレベルLV1は、基板110の主面110MのレベルLV2よりも高く、フィン型活性領域FAの上面FTのレベルLV3よりも低い。絶縁分離構造物120の最上面のレベルLV4は、ゲートラインGLの最上面のレベルLV5よりも高く、ゲート絶縁キャッピング層180の最上面のレベルLV6よりも低い。本実施形態によると、Z方向において、絶縁分離構造物120の最低面のレベルLV1と絶縁分離構造物120の最上面のレベルLV4との間の長さは、フィン型活性領域FAの上面FTのレベルLV3とジャンパコンタクト130の上面130Tのレベルとの間の長さよりも短い。

0044

突出分離部120Bの上面120Tは、丸い凸面(rounded convex surface)状に形成される。突出分離部120Bの両側壁は、1対の絶縁スペーサ162によって覆われる。1対の絶縁スペーサ162は、それぞれ突出分離部120Bと垂直延長部132との間に介在する。突出分離部120Bの上面と1対の絶縁スペーサ162のそれぞれの上面とは、円滑に連結されて1つの丸い凸面をなす。ジャンパコンタクト130において、絶縁分離構造物120の上面120Tに対面して接する部分である水平延長部134の底面は、絶縁分離構造物120の上面120Tの丸い凸面プロファイルに対応する形状の丸い凹面を含む。

0045

絶縁分離構造物120の底面120BT(図2C参照)のレベルは、複数のソース/ドレイン領域172の底面のレベルよりも低い。図2Cには、絶縁分離構造物120がY方向に沿って略平坦な底面120BTを有するように例示したが、それに限定されるものではなく、絶縁分離構造物120の底面120BTのプロファイルは、多様に変形される。絶縁分離構造物120の底面120BTのプロファイルに関する更に具体的な変形例については、図3を参照して後述する。

0046

一実施形態によると、絶縁分離構造物120は、単一絶縁膜、又は複数の絶縁膜の組み合わせからなる複合絶縁膜からなる。他の実施形態によると、絶縁分離構造物120は、エアギャップ(air gap)を含む。本明細書において、用語「エア」は、大気、又は製造工程中に存在し得る他のガスを意味する。

0047

絶縁分離構造物120を構成する絶縁膜は、シリコン酸化膜、シリコン窒化膜、SiOCN膜、SiCN膜、又はそれらの組み合わせからなるが、それらに限定されるものではない。

0048

ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBは、同一の導電物質を含む。ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBは、それぞれ埋め立て金属膜と、埋め立て金属膜を取り囲む導電性バリア膜と、を含む。埋め立て金属膜は、Co、Cu、W、Ru、Mn、又はそれらの組み合わせからなり、導電性バリア膜は、Ti、Ta、TiN、TaN、又はそれらの組み合わせからなる。一実施形態によると、ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBは、それぞれ同一材料からなる。

0049

ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBは、ゲート絶縁キャッピング層180、複数の絶縁スペーサ162、及び層間絶縁膜190によって互いに絶縁される。

0050

ロジックセルLCにおいて、接地線SSは、ソース/ドレインコンタクトプラグCAを介して第1素子領域RX1にあるフィン型活性領域FAに連結され、電源線DDは、ソース/ドレインコンタクトプラグCAを介して第2素子領域RX2にあるフィン型活性領域FAに連結される。接地線VSS及び電源線VDDは、ジャンパコンタクト130、複数のソース/ドレインコンタクトプラグCA、及び複数のゲートコンタクトプラグCBのそれぞれの上面よりも高いレベルに形成される。接地線VSS及び電源線VDDは、それぞれ導電性バリア膜と配線用導電層とからなる。導電性バリア膜は、Ti、Ta、TiN、TaN、又はそれらの組み合わせからなる。配線用導電層は、Co、Cu、W、それらの合金、又はそれらの組み合わせからなる。

0051

図1及び図2A図2Dに例示した集積回路素子100では、ロジックセルLCにおいて、1個の絶縁分離構造物120と1個のジャンパコンタクト130とを含む場合を例として挙げて説明したが、本発明は、それに限定されるものではない。例えば、1個のロジックセルLCは、複数の絶縁分離構造物120及び/又は複数のジャンパコンタクト130を含む。

0052

図1及び図2A図2Dに例示した集積回路素子100は、ロジックセルLC内において、フィン型活性領域FA上に、複数のゲートラインGLに平行に延長された絶縁分離構造物120と、絶縁分離構造物120を挟んでその両側に配置された1対のソース/ドレイン領域172を互いに連結するため、絶縁分離構造物120の上部に、絶縁分離構造物120に垂直方向にオーバーラップするように配置されたジャンパコンタクト130と、を含む。ジャンパコンタクト130は、絶縁分離構造物120の上部から、1対のソース/ドレイン領域172に向けて延長され、1対のソース/ドレイン領域172を互いに電気的に連結する。ジャンパコンタクト130を利用して1対のソース/ドレイン領域172を互いに連結させる際に、ジャンパコンタクト130が導電性物質からなるゲートラインGLの上部を通過せずに絶縁分離構造物120の上部を通過する構造を有することにより、ジャンパコンタクト130とゲートラインGLとの短絡の可能性を除去することができる。

0053

比較例として、従来の絶縁分離構造物120を含まない集積回路素子では、1本のゲートラインGLの両側に形成された1対のソース/ドレイン領域172を互いに連結するために、ジャンパコンタクト130がゲートラインGLの上部を通過しなければならない。その場合、ジャンパコンタクト130を形成する工程中に、ジャンパコンタクト130とその下部のゲートラインGLとが短絡する可能性が高くなる。また、第1素子領域RX1及び第2素子領域RX2において、ジャンパコンタクト130が形成されない第1素子領域RX1で1対のソース/ドレイン領域172の間を通過するゲートラインGLを正常なゲートラインとして使用するためには、素子間分離領域DTAに1対のソース/ドレイン領域172の間を通過するゲートラインGLをカッティングする工程が伴わなければならない。従って、集積回路素子の製造工程が複雑になり、比較的大面積の素子間分離領域DTAを確保する必要がある。しかし、集積回路素子の高集積化に伴い、素子間分離領域DTAが占める面積を拡張させることに限界があり、集積回路素子の高集積化により同一レベル上に形成される配線及びコンタクトの密度が上昇する場合、固定された素子間分離領域DTAの面積内でコンタクト間の絶縁距離を安定して確保することに困難さが伴う。

0054

一方、本発明の実施形態によると、ジャンパコンタクト130が配置された第2素子領域RX2において、フィン型活性領域FA上に、複数のゲートラインGLに平行に延長されるように形成された絶縁分離構造物120を含むため、ジャンパコンタクト130を利用して1対のソース/ドレイン領域172を連結する際に、ジャンパコンタクト130がゲートラインGLではない絶縁分離構造物120の上部を通過するように形成される。従って、ジャンパコンタクト130とその下部のゲートラインGLとの短絡を防止することができる。また、複数のゲートラインGLにおいて、絶縁分離構造物120と整列するように一直線上に配置された1対の分離ゲートライン(GL1、GL2)のうち、第1素子領域RX1に配置された第1分離ゲートラインGL1は、従来のような別途のゲートカッティング工程を経なくても、正常なゲートラインとして使用される。従って、素子間分離領域DTAにおいて、1対のソース/ドレイン領域172の間を通過するゲートラインGLをカッティングするための別途の工程を省略することができ、素子間分離領域DTAにゲートラインGLのカッティングのための別途の空間を確保する必要がない。従って、素子間分離領域DTAの面積を狭め、ロジックセルLCのサイズを小さくすることに寄与することができる。

0055

図3は、本発明の第1実施形態による集積回路素子の第2例の断面図である。

0056

図3に例示する集積回路素子200は、図2A図2Dに例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子200において、絶縁分離構造物220は、第1分離ゲートラインGL1と一直線上に延長されたメイン分離部220Mと、メイン分離部220Mから基板110に向けて突出した少なくとも1つの突出分離部220Pと、を含む。図3には、フィン型活性領域FAに形成されたフィン分離トレンチT1を充填する複数の突出分離部220Pを例示する。突出分離部220Pは、フィン型活性領域FAに対応する位置で、メイン分離部220Mに一体に連結される。突出分離部220Pの周辺にある素子分離膜112において、絶縁分離構造物220の底面に接する上面の高さは、フィン分離トレンチT1の底面の高さよりも高い。メイン分離部220Mから基板110に向けて突出した突出分離部220Pにより、絶縁分離構造物220の底面は、凹凸形状のプロファイルを有する。

0057

絶縁分離構造物220に含まれる突出分離部220Pの個数は、絶縁分離構造物220に交差するフィン型活性領域FAの個数に対応する。図3には、絶縁分離構造物220が3個のフィン型活性領域FAに交差して延長され、それにより絶縁分離構造物220が3個の突出分離部220Pを含む構成を例示したが、本発明は、それに限定されるものではない。例えば、絶縁分離構造物220は、1個又は4個以上の突出分離部220Pを含む。

0058

絶縁分離構造物220は、1対の分離ゲートライン(GL1、GL2)に対面する側壁220Sを含む。絶縁分離構造物220の側壁220Sは、1対の分離ゲートライン(GL1、GL2)及びゲート絶縁膜118に接する。

0059

図4A及び図4Bは、本発明の第2実施形態による集積回路素子の第1例の図面であり、図4Aは、図1のX1−X1’線断面に対応する部分の断面図であり、図4Bは、図1のY1−Y1’線断面に対応する部分の断面図である。一実施形態によると、図4A及び図4Bに例示する集積回路素子300は、図1に例示した集積回路素子100の平面レイアウトと同一の平面レイアウトを有する。

0060

図4A及び図4Bに例示する集積回路素子300は、図2A図2Dに例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子300において、複数のフィン型活性領域FAのうち、絶縁分離構造物320に交差するフィン型活性領域FTには、図2A及び図2Cに例示したようなフィン分離トレンチT1が形成されない。絶縁分離構造物320は、フィン型活性領域FAの上部側壁及び上面を覆うように形成される。絶縁分離構造物320は、フィン型活性領域FA及び素子分離膜112に対面する底面320BTと、ジャンパコンタクト130に対面して接する上面320Tと、を有する。絶縁分離構造物320の底面320BTのレベルは、複数のソース/ドレイン領域172の底面のレベルよりも高い。絶縁分離構造物320の底面320BTは、ダミーゲート絶縁膜308を挟んでフィン型活性領域FAから離隔される。ダミーゲート絶縁膜308は、シリコン酸化膜からなる。

0061

図4Aに例示するように、絶縁分離構造物320の上面320Tは、丸い凸面状に形成される。絶縁分離構造物320の両側壁は、1対の絶縁スペーサ162によって覆われる。1対の絶縁スペーサ162は、それぞれ絶縁分離構造物320と垂直延長部132との間に介在するように配置される。絶縁分離構造物320の上面320Tと1対の絶縁スペーサ162のそれぞれの上面とは、円滑に連結されて1つの丸い凸面を構成する。

0062

ジャンパコンタクト130において、絶縁分離構造物320の上面320Tに接する部分である水平延長部134の底面は、絶縁分離構造物320の上面320Tの丸い凸面プロファイルに対応する形状の丸い凹面を含む。

0063

第1素子領域RX1において、フィン型活性領域FAと第1分離ゲートラインGL1との間に介在するゲート絶縁膜318は、第1分離ゲートラインGL1と絶縁分離構造物320との間の空間まで延長される。絶縁分離構造物320の側壁320Sは、ゲート絶縁膜318に接する。絶縁分離構造物320は、ゲート絶縁膜318を挟んで1対の分離ゲートライン(GL1、GL2)から離隔される。ゲート絶縁膜318及び絶縁分離構造物320に関する更に詳細な構成は、図2A図2Dを参照してゲート絶縁膜118及び絶縁分離構造物120について説明した箇所と概略同一である。

0064

図5A及び図5Bは、本発明の第2実施形態による集積回路素子の第2例の図面であり、図5Aは、図1のX1−X1’線断面に対応する部分の断面図であり、図5Bは、図1のY1−Y1’線断面に対応する部分の断面図である。一実施形態によると、図5A及び図5Bに例示する集積回路素子400は、図1に例示した集積回路素子100の平面レイアウトと同一の平面レイアウトを有する。

0065

図5A及び図5Bに例示する集積回路素子400は、図4A及び図4Bに例示した集積回路素子300と概略同一構成を有する。但し、集積回路素子400は、図4A及び図4Bに例示したダミーゲート絶縁膜308を含まない。絶縁分離構造物420は、フィン型活性領域FAに対面する底面420BTと、ジャンパコンタクト130に対面する上面420Tと、を有する。絶縁分離構造物420は、複数のフィン型活性領域FAのうち、絶縁分離構造物420に交差するフィン型活性領域FAの上部側壁及び上面に接する。

0066

絶縁分離構造物420の上面420Tは、丸い凸面状に形成される。絶縁分離構造物420の両側壁は、1対の絶縁スペーサ162によって覆われる。1対の絶縁スペーサ162は、それぞれ絶縁分離構造物420と垂直延長部132との間に介在するように配置される。絶縁分離構造物420の上面420Tと1対の絶縁スペーサ162のそれぞれの上面とは、円滑に連結されて1つの丸い凸面を構成する。ジャンパコンタクト130において、絶縁分離構造物420の上面420Tに接する部分である水平延長部134の底面は、絶縁分離構造物420の上面420Tの丸い凸面プロファイルに対応する形状の丸い凹面を含む。絶縁分離構造物420に関する更に詳細な構成は、図2A図2Dを参照して絶縁分離構造物120について説明した箇所と概略同一である。

0067

図1図5Bを参照して集積回路素子(100、200、300、400)の構成について説明したが、本発明は、図1図5Bに例示したものに限定されるものではなく、本発明の範囲内で、図1図5Bに例示した構成から多様な変形及び変更が可能である。

0068

図6Aは、本発明の第3実施形態による集積回路素子の平面レイアウト図であり、図6Bは、図6AのX1−X1’線断面図であり、図6Cは、図6AのY1−Y1’線断面図である。

0069

図6A図6Cを参照すると、集積回路素子500は、図1に例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子500において、1対の垂直延長部132と水平延長部134とが一体に連結されたジャンパコンタクト130と異なる構造を有するジャンパコンタクト530を含む。即ち、ジャンパコンタクト530は、絶縁分離構造物120を挟んでその両側にある1対のソース/ドレイン領域172にそれぞれ連結された1対のソース/ドレインコンタクトプラグ(CA1、CA2)と、絶縁分離構造物120の上部で1対のソース/ドレインコンタクトプラグ(CA1、CA2)間に連結された第1ビアコンタクトプラグVC1と、を含む。1対のソース/ドレインコンタクトプラグ(CA1、CA2)と第1ビアコンタクトプラグVC1とは、互いに異なる別途の工程を介して形成される。

0070

集積回路素子500は、複数のゲートラインGL上に、複数のゲートラインGLと交差する方向に延長された複数の導電ラインMLを含む。

0071

複数のソース/ドレイン領域172と複数の導電ラインMLとの間には、複数の第1ビアコンタクトプラグVC1が形成される。複数のソース/ドレイン領域172のうちの一部のソース/ドレイン領域172は、ソース/ドレインコンタクトプラグCA及び第1ビアコンタクトプラグVC1を介して、複数の導電ラインMLのうちのいずれか1本の導電ラインMLに連結される。絶縁分離構造物120を挟んでその両側にある1対のソース/ドレイン領域172は、1対のソース/ドレインコンタクトプラグ(CA1、CA2)及びそれらに連結された第1ビアコンタクトプラグVC1からなるジャンパコンタクト530を介して、複数の導電ラインMLのうちのいずれか1本の導電ラインMLに連結される。1対のソース/ドレインコンタクトプラグ(CA1、CA2)は、他のソース/ドレインコンタクトプラグCAと実質的に同一又は類似した構成を有する。

0072

複数の第1ビアコンタクトプラグVC1のうち、一部の第1ビアコンタクトプラグVC1は、ソース/ドレインコンタクトプラグCAと導電ラインMLとを連結させる役割を担う。複数の第1ビアコンタクトプラグVC1のうち、他の一部の第1ビアコンタクトプラグVC1は、ジャンパコンタクト530を構成する。複数の第1ビアコンタクトプラグVC1のうち、ジャンパコンタクト530を構成する第1ビアコンタクトプラグVC1は、他の第1ビアコンタクトプラグVC1よりもX方向における長さが長い。

0073

複数のゲートラインGLと複数の導電ラインMLとの間には、複数の第2ビアコンタクトプラグVC2が形成される。複数のゲートラインGLは、それぞれゲートコンタクトプラグCB及び第2ビアコンタクトプラグVC2を介して、複数の導電ラインMLのうちのいずれか1本の導電ラインMLに連結される。第1分離ゲートラインGL1と複数の導電ラインMLのうちから選択された1本の導電ラインMLとを互いに連結するために、第1分離ゲートラインGL1と選択された1本の導電ラインMLとの間に、ゲートコンタクトプラグCB及び第2ビアコンタクトプラグVC2が順に積層される。

0074

複数の導電ラインMLは、接地線VSS及び電源線VDDと同一のレベルに形成される。複数の導電ラインMLは、ロジックセルLCの幅方向(X方向)に互いに平行に延長された複数の単方向配線層(unidirectional wiring layers)である。複数の導電ラインML、複数の第1ビアコンタクトプラグVC1、及び複数の第2ビアコンタクトプラグVC2は、それぞれ層間絶縁膜198によって周辺の他の導電体から絶縁される。複数の導電ラインML、その下部にある複数の第1ビアコンタクトプラグVC1及び複数の第2ビアコンタクトプラグVC2は、それぞれ導電性バリア膜及び配線用導電層を含む。導電性バリア膜は、Ti、Ta、TiN、TaN、又はそれらの組み合わせからなる。配線用導電層は、Co、Cu、W、それらの合金、又はそれらの組み合わせからなる。

0075

図6A図6Cにおいて、ジャンパコンタクト530が1対のソース/ドレインコンタクトプラグ(CA1、CA2)及び第1ビアコンタクトプラグVC1を含む構成を例示したが、本発明は、それに限定されるものではない。例えば、ジャンパコンタクトを構成するために、第1ビアコンタクトプラグVC1の代わりに複数の導電ラインMLのうちから選択されるいずれか1本の導電ラインMLを利用する。例えば、絶縁分離構造物120を挟んでその両側にある1対のソース/ドレイン領域172にそれぞれ連結された1対のソース/ドレインコンタクトプラグ(CA1、CA2)に、選択された1本の導電ラインMLを連結させ、ジャンパコンタクト530と同様のジャンパコンタクトを形成する。

0076

図7図9は、本発明の第4〜第6実施形態による集積回路素子の平面レイアウト図である。

0077

図7に例示する集積回路素子600は、図1に例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子600は、略「H」字形の平面形状を有するジャンパコンタクト630を含む。

0078

ジャンパコンタクト630に垂直方向にオーバーラップするようにジャンパコンタクト630の下部に配置された絶縁分離構造物620は、第2素子領域RX2を外れないように配置される。ロジックセルLCの高さ方向(Y方向)において、ジャンパコンタクト630で絶縁分離構造物620に垂直方向にオーバーラップしない部分の長さは、絶縁分離構造物620の長さよりも長い。しかし、ジャンパコンタクト630で絶縁分離構造物620の上部にある部分の長さは、絶縁分離構造物620の長さよりも短い。

0079

図8に例示する集積回路素子700は、図1に例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子700は、略「∩」状に折り曲げられたライン状(例えば、n字形)の平面形状を有するジャンパコンタクト730を含む。ロジックセルLCの高さ方向(Y方向)において、ジャンパコンタクト730で絶縁分離構造物120の上部にある部分の長さ、及びジャンパコンタクト630で絶縁分離構造物120に垂直方向にオーバーラップしない部分の長さは、絶縁分離構造物120の長さよりも短い。

0080

図9に例示する集積回路素子800は、図1に例示した集積回路素子100と概略同一構成を有する。但し、集積回路素子800は、略「∪」状に折り曲げられたライン状(例えば、u字形)の平面形状を有するジャンパコンタクト830を含む。ロジックセルLCの高さ方向(Y方向)において、ジャンパコンタクト830で絶縁分離構造物120の上部にある部分の長さ、及びジャンパコンタクト830で絶縁分離構造物120に垂直方向にオーバーラップしない部分の長さは、絶縁分離構造物120の長さよりも短い。

0081

図7図9に例示した絶縁分離構造物(620、120)及びジャンパコンタクト(630、730、830)に関する更に詳細な構成は、図2A図2Dを参照して絶縁分離構造物120及びジャンパコンタクト130について説明した箇所と概略同一である。

0082

図1図9を参照して説明した本発明による実施形態の集積回路素子(100、200、300、400、500、600、700、800)は、フィン型活性領域FA上に配置されたジャンパコンタクト(130、530、630、730、830)を含み、フィン型活性領域FAとジャンパコンタクト(130、530、630、730、830)との間には、ゲートラインGLに平行に延長された絶縁分離構造物(120、220、320、420、620)が配置される。ジャンパコンタクト(130、530、630、730、830)は、ゲートラインGLではない絶縁分離構造物(120、220、320、420、620)の上部を通過し、フィン型活性領域FA上に形成された1対のソース/ドレイン領域172を互いに連結させた構造を有する。従って、ジャンパコンタクト(130、530、630、730、830)とゲートラインGLとの短絡を防止することができる。また、従来のようにジャンパコンタクト(130、530、630、730、830)を介して互いに連結される1対のソース/ドレイン領域172の間に延長されるゲートラインGLのカッティングのための別途の工程を経ずに、1対の分離ゲートライン(GL1、GL2)のうちの一本を正常なゲートラインとして使用することができる。従って、素子間分離領域DTAにおいて、ゲートラインGLのカッティング工程のための別途の空間を確保する必要がないため、素子間分離領域DTAの面積を減らすことができ、ダウンスケーリングによって縮小した面積の素子領域を有する集積回路素子において、同一レベル上に形成される配線及びコンタクトの密度が上昇する場合にも、素子間分離領域DTAが占める面積を低減させ、ロジックセルLCのサイズを小さくすることができ、ロジックセルLC内において、コンタクト間の絶縁距離を安定して確保することができる。

0083

図10A図10Oは、本発明の第1実施形態による集積回路素子の製造方法の工程順序を示す断面図である。図10A図10Oを参照し、図2A図2Dに例示した集積回路素子100、及び図3に例示した集積回路素子200の製造方法について説明する。図10A図10Oには、それぞれ図1のX1−X1’線断面に対応する部分の工程順序による断面構成を例示する。

0084

図10Aを参照すると、基板110の一部の領域をエッチングし、基板110の主面110Mから上側方向(Z方向)に突出して一方向(X方向)に延長される複数のフィン型活性領域FAを形成し、第1素子領域RX1、第2素子領域RX2、及び素子間分離領域DTAを定義する。

0085

基板110上に、フィン型活性領域FAの下部両側壁を覆う素子分離膜112(図2C参照)を形成する。素子分離膜112は、第1素子領域RX1、第2素子領域RX2、及び素子間分離領域DTAに形成される。第1素子領域RX1及び第2素子領域RX2で、複数のフィン型活性領域FAが素子分離膜112の上面上に突出する。

0086

図10Bを参照すると、複数のフィン型活性領域FA上に、複数のフィン型活性領域FAに交差して延長される複数のダミーゲート構造体DGSを形成する。複数のダミーゲート構造体DGSは、それぞれフィン型活性領域FA上に順次に積層されたダミーゲート絶縁膜D14、ダミーゲートラインD16、及びダミーゲート絶縁キャッピング層D18を含む。ダミーゲート絶縁膜D14はシリコン酸化物を含み、ダミーゲートラインD16はポリシリコンを含み、ダミーゲート絶縁キャッピング層D18は、シリコン酸化物、シリコン窒化物、又はシリコン酸窒化物を含む。

0087

ダミーゲート構造体DGSの両側壁に、絶縁スペーサ162を形成する。一実施形態によると、複数の絶縁スペーサ162は、シリコン窒化膜よりも誘電定数が小さい物質、例えばSiOCN膜、SiCN膜、又はそれらの組み合わせからなる。絶縁スペーサ162を形成するために、ALD(atomic layer deposition)工程又はCVD(chemical vapor deposition)工程を利用する。

0088

ダミーゲート構造体DGSの両側に露出するフィン型活性領域FAを一部エッチングして複数のリセス領域R1を形成し、複数のリセス領域R1からエピタキシャル成長工程により半導体層を形成して複数のソース/ドレイン領域172を形成する。複数のソース/ドレイン領域172は、フィン型活性領域FAの上面と同一であるか、或いは更に高いレベルの上面を有する。

0089

複数のソース/ドレイン領域172、複数のダミーゲート構造体DGS、及び絶縁スペーサ162を覆うゲート間絶縁膜164を形成する。ゲート間絶縁膜164を形成するために、複数のダミーゲート構造体DGS及び複数のソース/ドレイン領域172を含む構造物を十分な厚みで覆う絶縁膜を形成した後、ダミーゲート絶縁キャッピング層D18の上面が露出するように絶縁膜を平坦化し、絶縁膜のうちの残った部分からなるゲート間絶縁膜164を形成する。

0090

図10Cを参照すると、図10Bの結果物から複数のダミーゲート構造体DGSを除去して複数のゲート空間SP1を設ける。複数のゲート空間SP1を介して絶縁スペーサ162、フィン型活性領域FA、及び素子分離膜112(図2C参照)が露出される。

0091

複数のダミーゲート構造体DGSを除去するために湿式エッチング工程を利用する。一実施形態によると、湿式エッチングを行うために、例えばHNO3、DHF(diluted fluoric acid)、NH4OH、TMAH(tetramethyl ammonium hydroxide)、KOH、又はそれらの組み合わせからなるエッチング液を使用する。

0092

図10Dを参照すると、複数のゲート空間SP1(図10C参照)内にゲート絶縁膜118及びゲート導電層119を形成する。ゲート絶縁膜118を形成する前に、複数のゲート空間SP1を介して露出されたフィン型活性領域FAの表面にインターフェース膜(図示せず)を更に形成する。インターフェース膜は、複数のゲート空間SP1に露出されたフィン型活性領域FAの一部を酸化させて得られる。

0093

ゲート絶縁膜118及びゲート導電層119は、ゲート空間SP1の内部を充填しながらゲート間絶縁膜164の上面を覆うように形成される。ゲート絶縁膜118及びゲート導電層119は、それぞれALD、CVD、PVD(physical vapor deposition)、MOALD(metal organic ALD)、又はMOCVD(metal organic CVD)工程によって形成される。

0094

図10Eを参照すると、ゲート間絶縁膜164の上面が露出されるように、ゲート絶縁膜118及びゲート導電層119(図10D参照)の不要な部分を除去する。その結果、複数のゲート絶縁膜118及びゲート導電層119が、複数のゲート空間SP1(図10C参照)内にのみ残ることになる。複数のゲート空間SP1内に残った複数のゲート導電層119は、複数のゲートラインGLを構成する。

0095

図10Fを参照すると、複数のゲートラインGL及び複数のゲート絶縁膜118をそれぞれその上部から一部除去し、複数のゲート空間SP1内に、複数のゲートラインGLの上部に複数のキャッピング空間SP2を設ける。

0096

図10Gを参照すると、図10Fの結果物において、複数のキャッピング空間SP2を充填する複数のゲート絶縁キャッピング層180を形成する。

0097

ゲート絶縁キャッピング層180を形成するために、複数のキャッピング空間SP2を充填するのに十分な厚みの絶縁膜を形成した後、ゲート間絶縁膜164の上面が露出されるように絶縁膜の不要な部分を除去する。絶縁膜は、シリコン窒化膜からなる。

0098

図10Hを参照すると、複数のゲートラインGLのうちから選択された1本のゲートラインGLに対応する位置に、ホールH1が形成されたマスクパターンM1を図10Gの結果物上に形成し、マスクパターンM1をエッチングマスクとして利用してホールH1を介して露出されたゲート絶縁キャッピング層180をエッチングし、ホールH1を介して、選択された1本のゲートラインGLと、選択された1本のゲートラインGLの側壁を覆うゲート絶縁膜118と、を露出させる。

0099

マスクパターンM1は、ゲート絶縁キャッピング層180、ゲートラインGL、及びゲート絶縁膜118の構成物質とは異なるエッチング選択比を有する物質からなる。例えば、マスクパターンM1は、酸化膜、金属窒化膜SOH(spin on hardmask)膜、SiON膜フォトレジスト膜、又はそれらの組み合わせからなるが、それらに限定されるものではない。

0100

図10Iを参照すると、マスクパターンM1をエッチングマスクとして利用し、ホールH1を介して露出された選択されたゲートラインGL及びその下部のゲート絶縁膜118を除去する。その結果、ホールH1に連通する分離空間S1が形成される。ホールH1及び分離空間S1を介してフィン型活性領域FAの上面が露出される。

0101

図10Jを参照すると、マスクパターンM1をエッチングマスクとして利用してホールH1及び分離空間S1を介して露出されたフィン型活性領域FAをエッチングし、フィン型活性領域FAに分離空間S1に連通するフィン分離トレンチT1を形成する。

0102

フィン分離トレンチT1の形成にあたり、図2Cに例示したような構造を形成するためにフィン分離トレンチT1の形成のためのフィン型活性領域FAをエッチングする間、フィン型活性領域FAの両側壁を覆う素子分離膜112も共にエッチングされる。その結果、ホールH1を介して露出された領域に、フィン分離トレンチT1の底面と素子分離膜112の上面とが略同一レベルで延長された構造が得られ、分離空間S1は、Y方向に沿って略平坦に延長される底面を有する。

0103

それと異なり、フィン分離トレンチT1の形成にあたり、図3に例示した集積回路素子200を形成するために、フィン分離トレンチT1の形成のためのフィン型活性領域FAのエッチング工程時、フィン型活性領域FAと素子分離膜112とのエッチング選択比を必要に応じて調節し、図3に例示したように、ホールH1を介して露出された領域に、フィン分離トレンチT1の底面と素子分離膜112の上面とが互いに異なるレベルで延長された構造を形成することもできる。その場合、分離空間S1の底面は、Y方向に沿って凹凸形状のプロファイルを有する。

0104

図示していないが、フィン型活性領域FAにフィン分離トレンチT1を形成するために、フィン型活性領域FAをエッチングする前に、ホールH1に連通する分離空間S1の内部に露出された1対の絶縁スペーサ162の側壁を覆う絶縁ライナ(図示せず)を形成する工程を更に含んでもよい。絶縁ライナは、シリコン窒化膜からなる。そのように絶縁ライナを形成した後、分離空間S1を介してフィン型活性領域FAをエッチングする場合には、X方向において、フィン分離トレンチT1の幅が図10Jに例示したものよりも狭くなる。

0105

図10Kを参照すると、フィン分離トレンチT1及び分離空間S1(図10J参照)を充填するのに十分な厚みの埋め立て用絶縁膜を形成した後、ゲート絶縁キャッピング層180の上面が露出されるように埋め立て用絶縁膜の不要な部分を除去し、フィン分離トレンチT1及び分離空間S1を充填する絶縁分離構造物120を形成する。

0106

従って、絶縁分離構造物120の一部は、複数のゲートラインGLと同一の垂直レベルに位置する。

0107

一実施形態によると、埋め立て用絶縁膜は、単一絶縁膜又は複数の絶縁膜の組み合わせからなる複合絶縁膜からなる。他の実施形態によると、埋め立て用絶縁膜は、エアギャップを含む。埋め立て用絶縁膜は、シリコン酸化膜、シリコン窒化膜、SiOCN膜、SiCN膜、又はそれらの組み合わせからなるが、それらに限定されるものではない。

0108

図10Lを参照すると、絶縁分離構造物120が形成された結果物上に平坦化された層間絶縁膜190を形成した後、層間絶縁膜190上にマスクパターンM2を形成する。マスクパターンM2は、図1に例示した複数のソース/ドレインコンタクトプラグCA及びジャンパコンタクト130に対応する領域に、層間絶縁膜190の上面を露出させる複数のホールH2を含む。

0109

マスクパターンM2は、ゲート間絶縁膜164及び層間絶縁膜190の構成物質とは異なるエッチング選択比を有する物質からなる。例えば、マスクパターンM2は、酸化膜、金属窒化膜、SOH膜、SiON膜、フォトレジスト膜、又はそれらの組み合わせからなるが、それらに限定されるものではない。

0110

図10Mを参照すると、図10Lの結果物において、複数のホールH2を介して露出された層間絶縁膜190をエッチングし、複数のホールH2を介して、ゲート間絶縁膜164、絶縁分離構造物120、及び絶縁分離構造物120の両側壁を覆う絶縁スペーサ162を露出させた後、露出されたゲート間絶縁膜164をエッチングして複数のソース/ドレイン領域172を露出させる複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを形成する。一実施形態によると、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hは、同時に形成される。その後、マスクパターンM2を除去する。

0111

複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを形成する前、又は複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを形成した後、図1に例示した複数のゲートコンタクトプラグCBに対応する領域に、層間絶縁膜190の上面を露出させる複数のホールを含むマスクパターン(図示せず)を層間絶縁膜190上に形成し、マスクパターンをエッチングマスクとして利用して複数のホールを介して露出された層間絶縁膜190及びその下部のゲート絶縁キャッピング層180をエッチングし、ゲートラインGLの上面を露出させる複数の第2コンタクトホール(図示せず)を形成する。そして、図10N及び図10Oを参照して後述する工程において、複数の第2コンタクトホール内に図2C及び図2Dに例示したような複数のゲートコンタクトプラグCBを形成する。

0112

再び図10Mを参照すると、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部側壁に絶縁ライナ126を形成する。
絶縁ライナ126を形成するために、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hが形成された結果物の露出表面コンフォーマル(conformal)に覆う絶縁薄膜を形成した後、絶縁薄膜をエッチバックし、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを介して複数のソース/ドレイン領域172を露出する。絶縁ライナ126は、シリコン窒化膜からなるが、それに限定されるものではない。

0113

一実施形態によると、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部側壁に絶縁ライナ126を形成する間、図2C及び図2Dに例示した複数のゲートコンタクトプラグCBを形成するための複数の第2コンタクトホール(図示せず)のそれぞれの内部側壁にも、絶縁ライナ126を形成する。他の実施形態によると、複数の第2コンタクトホール(図示せず)のそれぞれの内部側壁に絶縁ライナ126を形成する工程は、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部側壁に絶縁ライナ126を形成する工程の前又はその後に別途に遂行される。

0114

図10Nを参照すると、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部に、ソース/ドレイン領域172を覆う金属シリサイド膜128と、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部を充填する導電膜CLと、を形成する。一例によると、導電膜CLは、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを同時に充填するように形成される。

0115

導電膜CLは、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部側壁と層間絶縁膜190の上面とをコンフォーマルに覆う導電性バリア膜CL1と、導電性バリア膜CL1上に複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hを充填する埋め立て金属膜CL2と、を含む。埋め立て金属膜CL2は、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部を充填しながら、層間絶縁膜190の上面上に導電性バリア膜CL1を覆うように形成される。一実施形態によると、導電性バリア膜CL1は、Ti、Ta、TiN、TaN、又はそれらの組み合わせからなり、埋め立て金属膜CL2は、Co、Cu、W、Ru、Mn、又はそれらの組み合わせからなる。

0116

一実施形態によると、金属シリサイド膜128及び導電性バリア膜CL1を形成するために、次のような工程を遂行する。先ず、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hの内部に、ソース/ドレイン領域172を覆う第1金属膜を形成する。第1金属膜は、Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、Pd、又はそれらの組み合わせからなる。その後、第1金属膜の露出表面と、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hの内部側壁と、を覆う導電性バリア膜CL1を形成する。一実施形態によると、導電性バリア膜CL1は、導電性金属窒化膜からなる。例えば、導電性バリア膜CL1は、TiN、TaN、AlN、WN、又はそれらの組み合わせからなる。第1金属膜及び導電性バリア膜CL1は、PVD、CVD、又はALD工程を利用して形成される。その後、第1金属膜及び導電性バリア膜CL1が形成された結果物を熱処理し、ソース/ドレイン領域172を構成する半導体物質と第1金属膜を構成する金属との反応を誘導してソース/ドレイン領域172を覆う金属シリサイド膜128を形成する。一実施形態によると、金属シリサイド膜128が形成された後、第1金属膜の一部が金属シリサイド膜128と導電性バリア膜CL1との間に残ることになる。他の実施形態によると、金属シリサイド膜128を形成する間、第1金属膜が全部の金属シリサイド膜128を形成するために利用され、金属シリサイド膜128と導電性バリア膜CL1との間に第1金属膜が残留しない。

0117

その後、金属シリサイド膜128及び導電性バリア膜CL1が形成された結果物上に、複数の第1コンタクトホールCAH及びジャンパコンタクトホール130Hのそれぞれの内部を充填するのに十分な厚みの第2金属膜を形成して埋め立て金属膜CL2を形成する。埋め立て金属膜CL2を形成するために、CVD、PVD、又は電気メッキ工程を利用する。

0118

図10Nには示していないが、複数の第1コンタクトホールCAH内及びジャンパコンタクトホール130H内に導電膜CLを形成する間、図2C及び図2Dに例示した複数のゲートコンタクトプラグCBを形成するための複数の第2コンタクトホール(図示せず)内にも、同一に導電膜CLが形成される。

0119

図10Oを参照すると、層間絶縁膜190の上面が露出されるまで導電性バリア膜CL1及び埋め立て金属膜CL2の不要な部分を除去することで、導電性バリア膜CL1及び埋め立て金属膜CL2が複数の第1コンタクトホールCAH内及びジャンパコンタクトホール130H内にのみ残る。その結果、複数の第1コンタクトホールCAH内に残った導電性バリア膜CL1及び埋め立て金属膜CL2からなる複数のソース/ドレインコンタクトプラグCAと、ジャンパコンタクトホール130H内に残った導電性バリア膜CL1及び埋め立て金属膜CL2からなるジャンパコンタクト130と、が得られる。図示していないが、複数のソース/ドレインコンタクトプラグCA及びジャンパコンタクト130が形成される間、図2C及び図2Dに例示した複数のゲートコンタクトプラグCBも共に形成され、複数のソース/ドレインコンタクトプラグCA及びジャンパコンタクト130と同様に、複数のゲートコンタクトプラグCBも導電性バリア膜CL1及び埋め立て金属膜CL2を含む。

0120

導電性バリア膜CL1及び埋め立て金属膜CL2の不要な部分を除去するために、CMP(chemical mechanical polishing)工程を利用する。

0121

一実施形態によると、ジャンパコンタクト130は、複数のソース/ドレインコンタクトプラグCAと同一の工程で形成される。

0122

図11A図11Hは、本発明の第2実施形態による集積回路素子の製造方法の工程順序を示す断面図である。図11A図11Hを参照して、図4A及び図4Bに例示した集積回路素子300と、図5A及び図5Bに例示した集積回路素子400との製造方法について説明する。図11A図11Hには、それぞれ図1のX1−X1’線断面に対応する部分の工程順序による断面構成を例示する。

0123

図11Aを参照すると、図10A及び図10Bを参照して説明したような方法により、基板110のフィン型活性領域FA上に、複数のダミーゲート構造体DGSと、複数のダミーゲート構造体DGSのそれぞれの両側壁を覆う絶縁スペーサ162と、複数のソース/ドレイン領域172と、ゲート間絶縁膜164と、を形成する工程を遂行した後、複数のダミーゲートラインD16の上面が露出されるように図10Bの結果物を平坦化する。その後、複数のダミーゲートラインD16の上面が露出されるように平坦化された結果物上に、マスクパターンM3を形成する。マスクパターンM3は、複数のダミーゲート構造体DGSのうちから選択されたダミーゲート構造体DGSのダミーゲートラインD16を露出させるホールH3を含む。

0124

その後、マスクパターンM3をエッチングマスクとして利用し、ホールH3を介して露出されたダミーゲートラインD16をエッチングし、ホールH3を介してダミーゲート絶縁膜D14を露出させる絶縁空間S2を設ける。絶縁空間S2を介して露出されたダミーゲート絶縁膜D14は、図4A及び図4Bに例示したダミーゲート絶縁膜308を構成する。

0125

他の実施形態によると、絶縁空間S2を介して露出されたダミーゲートラインD16をエッチングしてダミーゲート絶縁膜D14を露出させた後、露出されたダミーゲート絶縁膜D14を除去し、絶縁空間S2を介してフィン型活性領域FA及び素子分離膜112(図4A及び図4B参照)を露出させ、絶縁空間S2を介して露出されたフィン型活性領域FAの表面上に新たな絶縁膜を形成し、図4A及び図4Bに例示したダミーゲート絶縁膜308を形成する。新たな絶縁膜を形成するために露出されたフィン型活性領域FAの表面から酸化膜を成長させる。

0126

更に他の実施形態によると、図5A及び図5Bに例示した集積回路素子400を形成するために、絶縁空間S2を介して露出されたダミーゲート絶縁膜D14を除去し、絶縁空間S2を介してフィン型活性領域FA及び素子分離膜112(図5A及び図5B参照)を露出させた後、図11Bを参照して後述する工程を進める。

0127

図11Bを参照すると、図11Aの結果物からマスクパターンM3を除去した後、図10Kを参照して説明したとものと同様の方法により、絶縁空間S2(図11A参照)を充填するのに十分な厚みの埋め立て用絶縁膜を形成し、ゲート間絶縁膜164の上面が露出されるように埋め立て用絶縁膜の不要な部分を除去し、絶縁空間S2を充填する絶縁分離構造物320を形成する。埋め立て用絶縁膜に関する更に具体的な構成は、図10Kを参照して説明した通りである。

0128

図11Cを参照すると、図10Cを参照して説明した箇所と同様の方法で、図11Bの結果物から複数のダミーゲート構造体DGSの残留部分を除去して複数のゲート空間SP3を設ける。複数のゲート空間SP3を介して、絶縁スペーサ162、フィン型活性領域FA、及び素子分離膜112(図4A及び図4B参照)が露出される。

0129

図11Dを参照すると、図10Dを参照してゲート絶縁膜118及びゲート導電層119の形成方法について説明した箇所と同様の方法で、複数のゲート空間SP3(図11C参照)内にゲート絶縁膜318及びゲート導電層119を形成する。ゲート絶縁膜318を形成する前に、複数のゲート空間SP3を介して露出されたフィン型活性領域FAの表面にインターフェース膜(図示せず)を更に形成する。インターフェース膜を形成するために、複数のゲート空間SP3に露出されたフィン型活性領域FAの一部を酸化させる。

0130

図11Eを参照すると、図10Eを参照して説明した箇所と同様の方法で、ゲート絶縁膜318及びゲート導電層119(図11D参照)の不要な部分を除去し、ゲート間絶縁膜164の上面と絶縁分離構造物320の上面とを露出させ、複数のゲート空間SP3(図11C参照)内にのみ複数のゲート絶縁膜318及びゲート導電層119が残るようにする。複数のゲート空間SP3内に残ったゲート導電層119は、複数のゲートラインGLを構成する。

0131

図11Fを参照すると、図10F及び図10Gを参照して説明した箇所と同様の方法で、複数のゲートラインGL及び複数のゲート絶縁膜318をそれぞれその上部から一部除去して複数のゲート空間SP3の一部を空けた後、複数のゲート空間SP3内に、複数のゲートラインGL及び複数のゲート絶縁膜318を覆う複数のゲート絶縁キャッピング層180を形成する。

0132

図11Gを参照すると、図10Lを参照して説明した箇所と同様の方法により、絶縁分離構造物320及び複数のゲート絶縁キャッピング層180が形成された結果物上に層間絶縁膜190を形成した後、層間絶縁膜190上にマスクパターンM4を形成する。マスクパターンM4は、図10Lを参照して説明したマスクパターンM2と概略同一構成を有する。

0133

図11Hを参照すると、図11Gの結果物に対して図10M図10Oを参照して説明した工程を遂行し、導電性バリア膜CL1及び埋め立て金属膜CL2からなる複数のソース/ドレインコンタクトプラグCAとジャンパコンタクト130とを形成する。複数のソース/ドレインコンタクトプラグCA及びジャンパコンタクト130が形成される間、図4Bに例示したゲートコンタクトプラグCBも共に形成される。

0134

図10A図11Hを参照して図1図5Bに例示した集積回路素子(100、200、300、400)の製造方法について説明したが、本発明の技術的思想の範囲内で、多様な変形及び変更を加え、図6A図9に例示した集積回路素子(500、600、700、800)を製造することができるということが理解されるであろう。

0135

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

0136

本発明の、集積回路素子及びその製造方法は、例えば電子機器関連の技術分野に効果的に適用可能である。

0137

100、300、400、500、600、700、800集積回路素子
110基板
110M 基板の主面
112素子分離膜
118、318ゲート絶縁膜
119ゲート導電層
120、220、320、420、620絶縁分離構造物
120A 埋め立て分離部
120B、220P 突出分離部
120BT、320BT、420BT 絶縁分離構造物の底面
120S、220S、320S 絶縁分離構造物の側壁
120T 絶縁分離構造物の上面
126絶縁ライナ
128金属シリサイド膜
130、530、630、730、830ジャンパコンタクト
130H ジャンパコンタクトホール
130T ジャンパコンタクトの上面
132 垂直延長部
134水平延長部
162絶縁スペーサ
164ゲート間絶縁膜
172ソース/ドレイン領域
180ゲート絶縁キャッピング層
190、198層間絶縁膜
220Mメイン分離部
308、D14ダミーゲート絶縁膜
320T、420T 絶縁分離構造物の上面
BNセルバウンダリ
CA、CA1、CA2 ソース/ドレインコンタクトプラグ
CAH第1コンタクトホール
CATソース/ドレインコンタクトプラグの上面
CBゲートコンタクトプラグ
CBT ゲートコンタクトプラグの上面
CL導電膜
CL1導電性バリア膜
CL2 埋め立て金属膜
D16、DGLダミーゲートライン
D18ダミーゲート絶縁キャッピング層
DGL ダミーゲートライン
DGSダミーゲート構造体
DTA素子間分離領域
FAフィン型活性領域
FT フィン型活性領域の上面
GLゲートライン
GL1、GL2分離ゲートライン
GSゲート構造体
H1、H2、H3 ホール
LCロジックセル
LV1最低面のレベル
LV2 基板の主面のレベル
LV3 フィン型活性領域の上面のレベル
LV4 絶縁分離構造物の最上面のレベル
LV5 ゲートラインの最上面のレベル
LV6 ゲート絶縁キャッピング層の最上面のレベル
M1、M2、M3、M4マスクパターン
ML導電ライン
R1リセス領域
RX1、RX2 第1、第2素子領域
S1分離空間
S2絶縁空間
SP1、SP3ゲート空間
SP2キャッピング空間
T1フィン分離トレンチ
VC1、VC2 第1、第2ビアコンタクトプラグ
VDD電源線
VSS接地線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 有限会社ナプラの「 柱状導体構造」が 公開されました。( 2019/05/23)

    【課題】シールド性、導電性、耐熱性に優れた柱状導体構造を提供する。【解決手段】基板100の厚み方向に設けられた貫通孔102内に導体を充填した柱状導体構造Aであって、柱状導体構造Aは、貫通孔102の壁面... 詳細

  • 富士フイルム株式会社の「 積層体の製造方法、半導体素子の製造方法および積層体」が 公開されました。( 2019/05/23)

    【課題・解決手段】基板と硬化膜と金属層を積層した場合の層間剥離を抑制できる積層体の製造方法;半導体素子の製造方法;半導体素子の提供。感光性樹脂組成物を基板に適用して層状にする感光性樹脂組成物層形成工程... 詳細

  • 三菱電機株式会社の「 半導体装置の製造方法」が 公開されました。( 2019/05/23)

    【課題】半導体装置においてパッド電極に導電膜を使用しているパッド電極であって、Al腐食防止とAuボンディングワイヤの耐久性向上を目的とする。【解決手段】この発明にかかる半導体装置は、信号処理回路および... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ