図面 (/)

技術 半導体装置

出願人 株式会社半導体エネルギー研究所
発明者 山崎舜平長塚修平大貫達也塩野入豊加藤清宮入秀和
出願日 2018年10月17日 (1年1ヶ月経過) 出願番号 2018-195770
公開日 2019年1月24日 (9ヶ月経過) 公開番号 2019-012855
状態 未登録
技術分野 薄膜トランジスタ MOSIC,バイポーラ・MOSIC 半導体メモリ
主要キーワード リフレッシュ頻度 携帯データ端末 連続接合 複合解析 許容閾値 ナノビーム 倍圧整流 KrFレーザ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2019年1月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

微細化に適した半導体装置を提供すること。

解決手段

第1のトランジスタと、第1のトランジスタの上方に位置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置するバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電極と、を備える構成とする。また第1のトランジスタのゲート電極、第1の電極、及び第2のトランジスタのソース電極またはドレイン電極の一方は、互いに電気的に接続し、第1のトランジスタは、単結晶半導体を含む第1の半導体層チャネルが形成され、第2のトランジスタは、酸化物半導体を含む第2の半導体層にチャネルが形成される。

概要

背景

半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは
集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイス
広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料
が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、酸化物半導体として酸化亜鉛、またはIn−Ga−Zn系酸化物半導体を用い
てトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。

また、近年では電子機器高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を高密度集積した集積回路の要求が高まっている。

概要

微細化に適した半導体装置を提供すること。第1のトランジスタと、第1のトランジスタの上方に位置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置するバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電極と、を備える構成とする。また第1のトランジスタのゲート電極、第1の電極、及び第2のトランジスタのソース電極またはドレイン電極の一方は、互いに電気的に接続し、第1のトランジスタは、単結晶半導体を含む第1の半導体層チャネルが形成され、第2のトランジスタは、酸化物半導体を含む第2の半導体層にチャネルが形成される。

目的

本発明の一態様は、微細化に適した半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1のトランジスタ上の第1の絶縁層と、前記第1の絶縁層上の第1の導電層と、前記第1の導電層上のバリア層と、前記バリア層上の第2の導電層と、前記第2の導電層上の第2の絶縁層と、前記第2の絶縁層上の第2のトランジスタと、を有し、前記第1のトランジスタは、単結晶半導体を含む第1の半導体層を有し、前記第2のトランジスタは、酸化物半導体を含む第2の半導体層を有し、前記第2のトランジスタは、前記第2の半導体層上に第3の導電層を有し、前記第3の導電層は、前記第2のトランジスタの第1のゲート電極として機能する領域を有し、前記第2の導電層は、前記第2のトランジスタの第2のゲート電極として機能する領域を有し、前記第1の導電層は、容量の一方の電極として機能する領域を有し、前記バリア層は、前記容量の誘電体として機能する領域を有し、前記第2の導電層は、前記容量の他方の電極として機能する領域を有し、前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、前記第1のトランジスタのゲートは、前記第1の導電層と電気的に接続され、前記容量は、前記第2のトランジスタと重なる領域を有することを特徴とする半導体装置

請求項2

請求項1において、前記第2のトランジスタは、第1の酸化物層と、前記第1の酸化物層上の前記第2の半導体層と、前記第2の半導体層上の、第5の導電層及び第6の導電層と、前記第5の導電層上及び前記第6の導電層上の、第2の酸化物層と、前記第2の酸化物層上の第3の絶縁膜と、前記第3の絶縁膜上の前記第4の導電層と、を有し、前記第5の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、前記第6の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、前記第2のトランジスタのチャネル幅方向において、前記第2の酸化物層は、前記第2の半導体層の上面と接する領域と、前記第2の半導体層の側面と接する領域と、前記第1の酸化物層の側面と接する領域と、を有し、前記第4の導電層は、前記第2の半導体層の上面と面する領域と、前記第2の半導体層の側面と面する領域と、を有することを特徴とする半導体装置。

請求項3

請求項1又は請求項2において、前記バリア層は、窒化シリコン窒化酸化シリコン酸化アルミニウム酸化窒化アルミニウム酸化ガリウム、酸化窒化ガリウム酸化イットリウム、酸化窒化イットリウム酸化ハフニウム、又は酸化窒化ハフニウムを有することを特徴とする半導体装置。

請求項4

請求項1乃至請求項3のいずれか一において、前記第1のトランジスタと前記第1の絶縁層との間の第4の絶縁層を有し、前記第4の絶縁層は、前記バリア層と同一の材料を有することを特徴とする半導体装置。

技術分野

0001

本発明の一態様は、半導体装置に関する。本発明の一態様は半導体装置の作製方法に関
する。本発明の一態様は半導体装置の駆動方法に関する。

0002

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン
、マニュファクチャ、又は、組成物コンポジションオブマター)に関する。そのた
め、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、
表示装置発光装置照明装置、それらの駆動方法、又は、それらの製造方法、を一例と
して挙げることができる。

0003

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ半導体回路は、半導体装置の一態様である。また、演算
装置、記憶装置撮像装置電気光学装置発電装置薄膜太陽電池有機薄膜太陽電池
等を含む)、及び電子機器は半導体装置を有している場合がある。

背景技術

0004

半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは
集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイス
広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料
が広く知られているが、その他の材料として酸化物半導体が注目されている。

0005

例えば、酸化物半導体として酸化亜鉛、またはIn−Ga−Zn系酸化物半導体を用い
てトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。

0006

また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を高密度集積した集積回路の要求が高まっている。

先行技術

0007

特開2007−123861号公報
特開2007−96055号公報

発明が解決しようとする課題

0008

本発明の一態様は、微細化に適した半導体装置を提供することを課題の一とする。

0009

または、半導体装置に良好な電気特性を付与することを課題の一とする。または、信頼
性の高い半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置
を提供することを課題の一とする。

0010

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

0011

本発明の一態様は、第1のトランジスタと、第1のトランジスタの上方に位置する第2
のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置するバリア層
と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層と第2のト
ランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電極と、を備
え、第1のトランジスタは、単結晶半導体を含む第1の半導体層チャネルが形成され、
第2のトランジスタは、酸化物半導体を含む第2の半導体層にチャネルが形成される、半
導体装置である。

0012

また、本発明の他の一態様は、第1のトランジスタと、第1のトランジスタの上方に位
置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置す
るバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層
と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電
極と、を備え、第1のトランジスタのゲート電極、第1の電極、及び第2のトランジスタ
ソース電極またはドレイン電極の一方は、互いに電気的に接続し、第1のトランジスタ
は、単結晶半導体を含む第1の半導体層にチャネルが形成され、第2のトランジスタは、
酸化物半導体を含む第2の半導体層にチャネルが形成される、半導体装置である。

0013

また、本発明の他の一態様は、第1のトランジスタと、第1のトランジスタの上方に位
置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置す
るバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層
と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電
極と、を備え、第1のトランジスタのゲート電極、第2の電極、及び第2のトランジスタ
のソース電極またはドレイン電極の一方は、互いに電気的に接続し、第1のトランジスタ
は、単結晶半導体を含む第1の半導体層にチャネルが形成され、第2のトランジスタは、
酸化物半導体を含む第2の半導体層にチャネルが形成される、半導体装置である。

0014

また、本発明の他の一態様は、第1のトランジスタと、第1のトランジスタの上方に位
置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置す
るバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層
と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電
極と、を備え、第1のトランジスタのゲート電極、第1の電極、及び第2のトランジスタ
のソース電極またはドレイン電極の一方は、互いに電気的に接続し、第2の電極は、第2
のトランジスタのチャネル形成領域と重畳し、第1のトランジスタは、単結晶半導体を含
む第1の半導体層にチャネルが形成され、第2のトランジスタは、酸化物半導体を含む第
2の半導体層にチャネルが形成される、半導体装置である。

0015

また、上記バリア層は、窒化シリコン窒化酸化シリコン酸化アルミニウム酸化
アルミニウム酸化ガリウム、酸化窒化ガリウム酸化イットリウム、酸化窒化イット
リウム、酸化ハフニウム、酸化窒化ハフニウムのうち、少なくとも一を含むことが好まし
い。

0016

また、上記第2のトランジスタとバリア層との間に、酸化物を含む絶縁層を有し、絶縁
層は、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有することが好ましい

0017

また、当該絶縁層は、含有する水素の濃度が、5×1018cm−3未満であることが
好ましい。

0018

また、第2の半導体層は、含有する水素の濃度が、5×1018cm−3未満であるこ
とが好ましい。

0019

また、上記第2のトランジスタのゲート絶縁層は、含有する水素の濃度が、5×101
8cm−3未満であることが好ましい。

0020

また、上記第2の電極は、導電性金属酸化物を含むことが好ましい。

0021

また、上記第2の電極と同一平面上に、第2の電極と同一材料を含む第3の電極を有す
ることが好ましく、第3の電極は、第2のトランジスタのチャネル形成領域と重畳するこ
とが好ましい。

0022

また、上記第2のトランジスタは、S値が60mV/dec.以上、100mV/de
c.以下であることが好ましい。

発明の効果

0023

本発明の一態様によれば、微細化に適した半導体装置を提供することができる。

0024

または、半導体装置に良好な電気特性を付与することができる。または、信頼性の高い
半導体装置を提供することができる。または、新規な構成の半導体装置を提供することが
できる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本
発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外
の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細
書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0025

実施の形態に係る、半導体装置に含まれる積層構造を説明する図。
実施の形態に係る、半導体装置の回路図及び構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の回路図及び構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の構成例。
実施の形態に係る、半導体装置の回路図及び構成例。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、半導体装置の作製方法例を説明する図。
実施の形態に係る、バンド構造を説明する図。
酸化物半導体の断面における高分解能TEM像および局所的なフーリエ変換像
酸化物半導体膜ナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。
透過電子回折測定による構造解析の一例を示す図、および平面における高分解能TEM像。
実施の形態に係る、回路図。
実施の形態に係る、RFIDタグの構成例。
実施の形態に係る、CPUの構成例。
実施の形態に係る、記憶素子の回路図。
実施の形態に係る、表示装置の回路図。
実施の形態に係る、電子機器。
実施の形態に係る、RFIDの使用例。
トランジスタの電気特性を示す図。
トランジスタの周辺構造を示す上面図。
トランジスタの電気特性を示す図。
トランジスタの電気特性のばらつきを示す図。
第1のゲート電極の電圧が0Vのときにおける、第2のゲート電極に印加する電圧とトランジスタの理想的なドレイン電流との関係を示す図。
実施例トランジスタの断面模式図
理想状態のトランジスタのVg−Id特性を説明する図。
測定系の一例を示す回路図。
測定系の動作に係る電位を示す図(タイミングチャート)。
オフ電流測定結果を説明する図。
オフ電流の測定結果を説明する図。
オフ電流を説明するためのアレニウスプロット図。
オフ電流の測定結果を説明する図及びアレニウスプロット図。
デバイスの必要保持年数とトランジスタの目標リーク電流

0026

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。

0027

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

0028

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。

0029

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。

0030

トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、IGFET(Insulated Gate Field Effect Trans
istor)や薄膜トランジスタ(TFT:Thin Film Transistor
)を含む。

0031

(実施の形態1)
[積層構造の構成例]
以下では、本発明の一態様の半導体装置に適用することのできる積層構造の例について
説明する。図1は、以下で示す積層構造10の断面概略図である。

0032

積層構造10は、第1のトランジスタを含む第1の層11、第1の絶縁層21、第1の
配線層31、バリア層41、第2の配線層32、第2の絶縁層22、及び第2のトラン
スタを含む第2の層12が、順に積層された積層構造を有している。

0033

第1の層11に含まれる第1のトランジスタは、第1の半導体材料を含んで構成される
。また、第2の層12に含まれる第2のトランジスタは、第2の半導体材料を含んで構成
される。第1の半導体材料と第2の半導体材料は、同一の材料であってもよいが、異なる
半導体材料とすることが好ましい。第1のトランジスタ及び第2のトランジスタは、それ
ぞれ半導体層、ゲート電極、ゲート絶縁層、ソース電極及びドレイン電極(またはこれに
加えてソース領域及びドレイン領域)を有する。

0034

例えば、第1の半導体材料、または第2の半導体材料として用いることのできる半導体
としては、例えばシリコンゲルマニウムなどの半導体材料、シリコン、ゲルマニウム、
ガリウムヒ素、アルミニウムなどを有する化合物半導体材料有機半導体材料、または
酸化物半導体材料などが挙げられる。

0035

ここでは、第1の半導体材料として単結晶シリコンを、第2の半導体材料として酸化物
半導体を用いた場合について説明する。

0036

バリア層41は、これよりも下層から水及び水素が上層拡散することを抑制する機能
を有する層である。なお、バリア層41はこの上方に設けられる電極または配線と、下方
に設けられる電極または配線とを電気的に接続するための開口やプラグを有していてもよ
い。例えば、第1の配線層31に含まれる配線または電極と、第2の配線層32に含まれ
る配線または電極とを電気的に接続するプラグを有する。

0037

第1の配線層31と第2の配線層32は、バリア層41を挟持するように設けられる。
第1の配線層31は少なくとも第1の電極を有し、第2の配線層32は少なくとも第1の
電極と重畳する第2の電極を有する。ここで第1の電極、バリア層41及び第2の電極に
より容量が形成されうる。

0038

第1の配線層31及び第2の配線層32に含まれる配線または電極に用いる材料として
は、金属または合金材料のほか、導電性の金属酸化物を用いることができる。またこのよ
うな材料を含む層を単層で、若しくは2層以上積層して用いてもよい。

0039

第1の絶縁層21は第1の層11と第1の配線層31とを電気的に絶縁する機能を有す
る。また、第1の絶縁層21には、第1の層11に含まれる第1のトランジスタ、電極ま
たは配線と、第1の配線層31に含まれる電極または配線とを電気的に接続するための開
口やプラグを有していてもよい。

0040

第2の絶縁層22は、第2の層12と第2の配線層32とを電気的に絶縁する機能を有
する。また、第2の絶縁層22には、第2の層12に含まれる第2のトランジスタ、電極
または配線と、第2の配線層32に含まれる電極または配線とを電気的に接続するための
開口やプラグを有していてもよい。

0041

また、第2の絶縁層22は、酸化物を含むことが好ましい。特に加熱により一部の酸素
が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物を用いることが好ましい。第2の半導体材料として酸化物半
導体を用いた場合、第2の絶縁層22から脱離した酸素が酸化物半導体に供給され、酸化
物半導体中の酸素欠損を低減することが可能となる。その結果、第2のトランジスタの電
気特性の変動を抑制し、信頼性を高めることができる。

0042

ここで、バリア層41よりも下層では、水素や水などを出来る限り低減させておくこと
が好ましい。水素や水は酸化物半導体にとって電気特性の変動を引き起こす要因となりう
る。またバリア層41の下層から上層へ拡散する水素や水は、バリア層41により抑制す
ることができるが、バリア層41に設けられる開口やプラグ等を介して水素や水が上層に
拡散してしまう場合がある。

0043

バリア層41よりも下層に位置する各層に含まれる水素や水を低減させるため、バリ
層41を形成する前、またはバリア層41にプラグを形成するための開口を形成した直後
に、バリア層41よりも下層に含まれる水素や水を除去するための加熱処理を施すことが
好ましい。加熱処理において、半導体装置を構成する導電膜などの耐熱性を考慮しつつ、
トランジスタの電気特性が劣化しない程度であれば、加熱処理の温度は高いほど好ましい
。具体的には、例えば450℃以上、好ましくは490℃以上、より好ましくは530℃
以上の温度とすればよいが、650℃以上で行ってもよい。不活性ガス雰囲気下または減
雰囲気下で1時間以上、好ましくは5時間以上、より好ましくは10時間以上の加熱処
理を行うことが好ましい。また加熱処理の温度は第1の層11や第1の配線層31に含ま
れる配線または電極の材料、及び第1の絶縁層21に設けられるプラグの材料の耐熱性を
考慮して決定すればよいが、例えば当該材料の耐熱性が低い場合には、550℃以下、ま
たは600℃以下、または650以下、または800℃以下の温度で行えばよい。またこ
のような加熱処理は、少なくとも1回以上行えばよいが、複数回行うとより好ましい。

0044

バリア層41より下層に設けられる絶縁膜は、昇温脱離ガス分光法分析(TDS分析と
もよぶ)によって測定される、基板表面温度が400℃での水素分子の脱離量が、300
℃で水素分子の脱離量の130%以下、好ましくは110%以下であることが好ましい。
または、TDS分析によって測定される、基板表面温度が450℃での水素分子の脱離量
が、350℃での脱離量の130%以下、好ましくは110%以下であることが好ましい

0045

また、バリア層41自体に含まれる水や水素も低減されていることが好ましい。例えば
バリア層41として、TDS分析によって測定される、基板表面温度が20℃から600
℃の範囲における水素分子(M/z=2)の脱離量が、2×1015個/cm2未満、好
ましくは1×1015個/cm2未満、より好ましくは5×1014個/cm2未満であ
る材料をバリア層41に用いることが好ましい。または、TDS分析によって測定される
、基板表面温度が20℃から600℃の範囲における水分子(M/z=18)の脱離量が
、1×1016個/cm2未満、好ましくは5×1015個/cm2未満、より好ましく
は2×1012個/cm2未満である材料をバリア層41に用いることが好ましい。

0046

また、第1の層11に含まれる第1のトランジスタの半導体層に単結晶シリコンを用い
た場合では、当該加熱処理は、シリコンの不対結合手ダングリングボンドともいう)を
水素によって終端化する処理(水素化処理とも呼ぶ)を兼ねることができる。水素化処理
により第1の層11及び絶縁層21に含まれる水素の一部が脱離して第1のトランジスタ
の半導体層に拡散し、シリコン中のダングリングボンドを終端させることで、第1のトラ
ンジスタの信頼性を向上させることができる。

0047

バリア層41に用いることのできる材料としては、窒化シリコン、窒化酸化シリコン、
酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウムなどが挙げられ
る。特に、酸化アルミニウムは水や水素に対するバリア性に優れているため好ましい。

0048

バリア層41は水や水素を透過しにくい材料の層のほかに、他の絶縁材料を含む層を積
層させて用いてもよい。例えば、酸化シリコンまたは酸化窒化シリコンを含む層、金属酸
化物を含む層などを積層させて用いてもよい。

0049

また、バリア層41は、酸素を透過しにくい材料を用いることが好ましい。上述した材
料は、水素、水に加え酸素に対してもバリア性に優れた材料である。このような材料を用
いることで、第2の絶縁層22を加熱した時に放出される酸素がバリア層41よりも下層
に拡散することを抑制することができる。その結果、第2の絶縁層22から放出され、第
2の層12中の第2のトランジスタの半導体層に供給されうる酸素の量を増大させること
ができる。

0050

またバリア層41は容量の誘電層としても機能させることができる。そのためバリア層
41として誘電率の高い材料(high−k材料ともいう)を用いると、単位面積当たり
容量値を大きくすることができるため好ましい。また、複数の層を積層することにより
、容量のリーク電流を低減させることができるため好ましい。

0051

このように、本発明の一態様では、バリア層41よりも下層に位置する各層に含まれる
水素や水の濃度を減少する、または水素や水を除去し、さらにバリア層41により水素や
水が第2の層12へ拡散することを抑制する。そのため、第2の絶縁層22や、第2の層
12に含まれる第2のトランジスタを構成する各層における水素及び水の含有量を、極め
て低いものとすることができる。例えば、第2の絶縁層22、第2のトランジスタの半導
体層、またはゲート絶縁層に含まれる水素濃度を5×1018cm−3未満、好ましくは
1×1018cm−3未満、さらに好ましくは3×1017cm−3未満にまで低減する
ことができる。

0052

本発明の一態様の半導体装置に、上記積層構造10を適用することにより、第1の層1
1に含まれる第1のトランジスタと、第2の層12に含まれる第2のトランジスタのいず
れにおいても、高い信頼性を両立することが可能となり、極めて信頼性の高い半導体装置
を実現できる。

0053

[構成例1]
図2(A)は、本発明の一態様の半導体装置の回路図の一例である。図2(A)に示す
半導体装置は、第1のトランジスタ110と、第2のトランジスタ100と、容量130
と、配線BLと、配線WLと、配線CLと、配線BGとを有する。

0054

第1のトランジスタ110は、ソースまたはドレインの一方が配線BLと電気的に接続
し、他方が配線SLと電気的に接続し、ゲートが第2のトランジスタ100のソースまた
はドレインの一方及び容量130の一方の電極と電気的に接続する。第2のトランジスタ
100は、ソースまたはドレインの他方が配線BLと電気的に接続し、ゲートが配線WL
と電気的に接続する。容量130は、他方の電極が配線CLと電気的に接続する。また配
線BGは第2のトランジスタ100の第2のゲートと電気的に接続する。なお、第1のト
ランジスタ110のゲートと、第2のトランジスタ100のソースまたはドレインの一方
と、容量130の一方の電極の間のノードをノードFNと呼ぶ。

0055

図2(A)に示す半導体装置は、第2のトランジスタ100が導通状態オン状態)の
時に配線BLの電位に応じた電位を、ノードFNに与える。また、第2のトランジスタ1
00が非導通状態オフ状態)のときに、ノードFNの電位を保持する機能を有する。す
なわち、図2(A)に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。
なお、ノードFNと電気的に接続する液晶素子有機EL(Electrolumine
scence)素子などの表示素子を有する場合、図2(A)の半導体装置は表示装置の
画素として機能させることもできる。

0056

第2のトランジスタ100の導通状態、非導通状態の選択は、配線WLまたは配線BG
に与える電位によって制御することができる。また配線WLまたは配線BGに与える電位
によって第2のトランジスタ100のしきい値電圧を制御することができる。第2のトラ
ンジスタ100として、オフ電流の小さいトランジスタを用いることによって、非導通状
態におけるノードFNの電位を長期間に渡って保持することができる。したがって、半導
体装置リフレッシュ頻度を低減することができるため、消費電力の小さい半導体装置を
実現することができる。なお、オフ電流の小さいトランジスタの一例として、酸化物半導
体を用いたトランジスタが挙げられる。

0057

なお、配線CLには基準電位接地電位、または任意の固定電位などの定電位が与えら
れる。このとき、ノードFNの電位によって、第2のトランジスタ100の見かけ上のし
きい値電圧が変動する。見かけ上のしきい値電圧の変動により、第1のトランジスタ11
0の導通状態、非導通状態が変化することを利用し、ノードFNに保持された電位の情報
をデータとして読み出すことができる。

0058

なお、ノードFNに保持された電位を85℃において10年間(3.15×108秒)
保持するためには、容量1μFあたり、トランジスタのチャネル幅1μmあたりのオフ
流の値が4.3yA(ヨクトアンペア:1yAは10−24A)未満であることが好まし
い。このとき、許容されるノードFNの電位の変動が0.5V以内であることが好ましい
。または、95℃において、上記オフ電流が1.5yA未満であることが好ましい。本発
明の一態様の半導体装置は、バリア層よりも下層の水素濃度が十分に低減されているため
、その結果、その上層の酸化物半導体を用いたトランジスタは、このように極めて低いオ
フ電流を実現することができる。

0059

また、酸化物半導体を用いたトランジスタのS値(サブスレッショルド値)は、66m
V/dec.以上、好ましくは60mV/dec.以上、より好ましくは50mV/de
c.以上であり、200mV/dec.以下、好ましくは150mV/dec.以下、よ
り好ましくは100mV/dec.以下、さらに好ましくは80mV/dec.以下であ
ることが好ましい。S値が小さいほど、トランジスタをオフする特定の電圧におけるオフ
電流を小さくすることができる。

0060

図2(A)に示す半導体装置をマトリクス状に配置することで、記憶装置(メモリセル
アレイ)を構成することができる。

0061

図2(B)に、図2(A)で示した回路を実現可能な半導体装置の断面構成の一例を示
す。

0062

半導体装置は、第1のトランジスタ110、第2のトランジスタ100、及び容量13
0を有する。第2のトランジスタ100は第1のトランジスタ110の上方に設けられ、
第1のトランジスタ110と第2のトランジスタ100の間にはバリア層120が設けら
れている。

0063

〔第1の層〕
第1のトランジスタ110は、半導体基板111上に設けられ、半導体基板111の一
部からなる半導体層112、ゲート絶縁層114、ゲート電極115、及びソース領域ま
たはドレイン領域として機能する低抵抗層113a及び低抵抗層113bを有する。

0064

第1のトランジスタ110は、pチャネル型、nチャネル型のいずれでもよいが、回路
構成や駆動方法に応じて適切なトランジスタを用いればよい。

0065

半導体層112のチャネルが形成される領域やその近傍の領域や、ソース領域またはド
レイン領域となる低抵抗層113a及び低抵抗層113b等において、シリコン系半導体
などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、G
e(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAsガリウムヒ素)、
GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶
子に歪みを有するシリコンを用いた構成としてもよい。またはGaAsとAlGaAs等
を用いることで、第1のトランジスタ110をHEMT(High Electron
Mobility Transistor)としてもよい。

0066

低抵抗層113a及び低抵抗層113bは、半導体層112に適用される半導体材料に
加え、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与
する元素を含む。

0067

ゲート電極115は、リンなどのn型の導電性を付与する元素、またはホウ素などのp
型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、また
金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を両立
するタングステンモリブデンなどの高融点材料を用いることが好ましく、特にタング
テンを用いることが好ましい。

0068

ここで、第1のトランジスタ110を含む構成が、上記積層構造における第1の層11
に対応する。

0069

ここで、第1のトランジスタ110に換え図3(A)に示すようなトランジスタ16
0を用いてもよい。図3(A)の左側にトランジスタ160のチャネル長方向の断面を、
右側にチャネル幅方向の断面を示す。図3(A)に示すトランジスタ160はチャネルが
形成される半導体層112(半導体基板の一部)が凸形状を有し、その側面及び上面に沿
ってゲート絶縁層114及びゲート電極115が設けられている。このようなトランジス
タ160は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる
。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁層を有し
ていてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示した
が、SOI基板を加工して凸形状を有する半導体層を形成してもよい。

0070

〔第1の絶縁層〕
第1のトランジスタ110を覆って、絶縁層121、絶縁層122、及び絶縁層123
が順に積層して設けられている。

0071

絶縁層121は半導体装置の作製工程において、低抵抗層113a及び低抵抗層113
bに添加された導電性を付与する元素の活性化のための熱処理の際の保護膜として機能す
る。絶縁層121は不要であれば設けなくてもよい。

0072

半導体層112にシリコン系半導体材料を用いた場合、絶縁層122は水素を含む絶縁
材料を含むことが好ましい。水素を含む絶縁層122を第1のトランジスタ110上に設
け、加熱処理を行うことで絶縁層122中の水素により半導体層112中のダングリング
ボンドが終端され、第1のトランジスタ110の信頼性を向上させることができる。

0073

絶縁層123はその下層に設けられる第1のトランジスタ110などによって生じる段
差を平坦化する平坦化層として機能する。絶縁層123の上面は、その上面の平坦性を高
めるためにCMP(Chemical Mechanical Polishing)法
等を用いた平坦化処理により平坦化されていてもよい。

0074

また、絶縁層121、絶縁層122、絶縁層123には低抵抗層113aや低抵抗層1
13b等と電気的に接続するプラグ161、第1のトランジスタ110のゲート電極11
5と電気的に接続するプラグ162等が埋め込まれている。

0075

絶縁層121、絶縁層122、絶縁層123を含む構成が、上記積層構造における第1
の絶縁層21に相当する。

0076

〔第1の配線層〕
絶縁層123の上部には、配線131、配線132、配線133及び配線134等が設
けられている。

0077

配線131はプラグ161と電気的に接続する。また配線133はプラグ162と電気
的に接続し、その一部は容量130の第1の電極としても機能する。

0078

なお、本明細書等において、電極と、電極と電気的に接続する配線とが一体物であって
もよい。すなわち、配線の一部が電極として機能する場合や、電極の一部が配線として機
能する場合もある。

0079

ここで、配線131、配線132、配線133及び配線134等を含む構成が、上記積
層構造における第1の配線層31に相当する。

0080

配線131、配線132、配線133及び配線134等の材料としては、金属材料、合
金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、高い耐熱
性と高い導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好
ましく、特にタングステンを用いることが好ましい。

0081

また配線131、配線132、配線133及び配線134等は、絶縁層124に埋め込
まれるように設けられ、絶縁層124と配線131、配線132、配線133及び配線1
34等の各々の上面は平坦化されていることが好ましい。

0082

〔バリア層〕
バリア層120は、絶縁層124、配線131、配線132、配線133及び配線13
4等の上面を覆って設けられている。バリア層120は、上記積層構造におけるバリア層
41に相当する。バリア層120の材料としては、上記バリア層41についての記載を援
用できる。

0083

バリア層120は、配線133と後述する配線142とが重畳する領域において、容量
130の誘電層としても機能する。

0084

またバリア層120は配線132と後述する配線141とを電気的に接続するための開
口、及び配線134と後述する配線142とを電気的に接続するための開口を有している

0085

〔第2の配線層〕
バリア層120上に、配線141、配線142等が設けられている。配線141、配線
142等を含む構成が、上記積層構造における第2の配線層32に相当する。

0086

配線141は、バリア層120に設けられた開口を介して配線132と電気的に接続す
る。配線141の一部は後述する第2のトランジスタ100のチャネル形成領域に重畳し
て設けられ、第2のトランジスタ100の第2のゲート電極としての機能を有する。

0087

なお、図4(B)に示すように、第2のトランジスタ100の第2のゲート電極として
、配線132を用いる構成としてもよい。

0088

配線142は、バリア層120に設けられた開口を介して配線134と電気的に接続す
る。配線142は、その一部が配線133と重畳し、容量130の第2の電極として機能
する。

0089

ここで、配線141、配線142等を構成する材料としては、金属材料、合金材料、ま
たは金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性を要する場合
にはタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、導電性
を考慮すると、低抵抗な金属材料または合金材料を用いることが好ましく、アルミニウム
クロム、銅、タンタルチタンなどの金属材料、または当該金属材料を含む合金材料を
単層で、または積層して用いてもよい。

0090

また、配線141、配線142等を構成する材料として、リン、ホウ素、炭素窒素
または遷移金属元素などの主成分以外の元素を含む金属酸化物を用いることが好ましい。
このような金属酸化物は、高い導電性を実現できる。例えば、In−Ga系酸化物、In
−Zn系酸化物、In−M−Zn系酸化物(MはAl、Ti、Ga、Y、Zr、La、C
e、NdまたはHf)などの金属酸化物に、上述の元素を含ませて導電性を高めた材料を
用いることができる。さらに、このような金属酸化物は酸素を透過しにくいため、バリア
層120に設けられる開口をこのような材料を含む配線141、配線142等で覆うこと
で、後述する絶縁層125を加熱処理したときに放出される酸素が、バリア層120より
も下方へ拡散することを抑制することができる。その結果、絶縁層125から放出され、
第2のトランジスタ100の半導体層へ供給されうる酸素の量を増大させることができる

0091

なお、図4(A)に示すように、配線141、配線142と同時に成膜されて、同時に
エッチングされる配線141a、配線141bを設けてもよい。配線141a、配線14
1bは、配線131、配線133などと接続されている。

0092

なお、配線142は、配線134とは接続されず、別の配線と接続されていてもよい。
一例として、図4(B)に示すように、配線142は、電極103a及び電極103bと
同時に成膜されて、同時にエッチングされる配線103cと接続されてもよい。

0093

〔第2の絶縁層〕
バリア層120、配線141、配線142等を覆って、絶縁層125が設けられている
。ここで絶縁層125を含む領域が上記積層構造における第2の絶縁層22に相当する。

0094

絶縁層125の上面は上述した平坦化処理によって平坦化されていることが好ましい。

0095

絶縁層125は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい

0096

加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの
酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物膜は、昇温脱離ガス分光法(TDS:Thermal D
esorption Spectroscopy)分析にて、酸素原子換算しての酸素
の脱離量が1.0×1018atoms/cm3以上、好ましくは3.0×1020at
oms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温
度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好まし
い。

0097

例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用い
ることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中におい
て、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、
窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

0098

〔第2の層〕
絶縁層125の上部には、第2のトランジスタ100が設けられている。第2のトラン
ジスタ100を含む構成が、上記積層構造における第2の層12に相当する。

0099

第2のトランジスタ100は、絶縁層125の上面に接する第1の酸化物層101aと
、第1の酸化物層101aの上面に接する半導体層102と、半導体層102の上面と接
し、半導体層102と重なる領域で離間する電極103a及び電極103bと、半導体層
102の上面に接する第2の酸化物層101bと、第2の酸化物層101b上にゲート絶
縁層104と、ゲート絶縁層104及び第2の酸化物層101bを介して半導体層102
と重なるゲート電極105と、を有する。また第2のトランジスタ100を覆って、絶縁
層107、絶縁層108、及び絶縁層126が設けられている。

0100

なお、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)は
、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、側
面、上面、及び/又は、下面の少なくとも一部(又は全部)に設けられている。

0101

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)と、接触している。または
、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)は、半導
体層102(及び/又は、第1の酸化物層101a)などの半導体層の少なくとも一部(
又は全部)と、接触している。

0102

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)と、電気的に接続されてい
る。または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部
)は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の一部(
又は全部)と、電気的に接続されている。

0103

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)に、近接して配置されてい
る。または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部
)は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の一部(
又は全部)に、近接して配置されている。

0104

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)の横側に配置されている。
または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)は
、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の一部(又は
全部)の横側に配置されている。

0105

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)の斜め上側に配置されてい
る。または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部
)は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の一部(
又は全部)の斜め上側に配置されている。

0106

または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)
は、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の、表面、
側面、上面、及び/又は、下面の少なくとも一部(又は全部)の上側に配置されている。
または、電極103a(及び/又は、電極103b)の、少なくとも一部(又は全部)は
、半導体層102(及び/又は、第1の酸化物層101a)などの半導体層の一部(又は
全部)の上側に配置されている。

0107

半導体層102は、チャネルが形成される領域において、シリコン系半導体などの半導
体を含んでいてもよい。特に、半導体層102は、シリコンよりもバンドギャップの大き
な半導体を含むことが好ましい。好適には、半導体層102は酸化物半導体を含んで構成
される。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を
用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

0108

例えば、上記酸化物半導体として、少なくともインジウム(In)もしくは亜鉛(Zn
)を含むことが好ましい。より好ましくは、In−M−Zn系酸化物(MはAl、Ti、
Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)で表記される酸化物を含
む。

0109

特に、半導体層として、複数の結晶部を有し、当該結晶部はc軸が半導体層の被形成面
、または半導体層の上面に対し垂直に配向し、且つ隣接する結晶部間には粒界を有さない
酸化物半導体膜を用いることが好ましい。

0110

半導体層としてこのような材料を用いることで、電気特性の変動が抑制され、信頼性の
高いトランジスタを実現できる。

0111

なお、半導体層に適用可能な酸化物半導体の好ましい形態とその形成方法については、
後の実施の形態で詳細に説明する。

0112

本発明の一態様の半導体装置は、酸化物半導体層と、該酸化物半導体層と重なる絶縁層
との間に、酸化物半導体層を構成する金属元素のうち、少なくとも一の金属元素を構成元
素として含む酸化物層を有することが好ましい。これにより、酸化物半導体層と、該酸化
物半導体層と重なる絶縁層との界面にトラップ準位が形成されることを抑制することがで
きる。

0113

すなわち、本発明の一態様は、酸化物半導体層の少なくともチャネル形成領域における
上面および底面が、酸化物半導体層の界面準位形成防止のためのバリア膜として機能する
酸化物層に接する構成とすることが好ましい。このような構成とすることにより、酸化物
半導体層中および界面においてキャリアの生成要因となる酸素欠損の生成および不純物
混入を抑制することが可能となるため、酸化物半導体層を高純度真性化することができる
。高純度真性化とは、酸化物半導体層を真性または実質的に真性にすることをいう。よっ
て、当該酸化物半導体層を含むトランジスタの電気特性の変動を抑制し、信頼性の高い半
導体装置を提供することが可能となる。

0114

なお、本明細書等において実質的に真性という場合、酸化物半導体層のキャリア密度は
、1×1017/cm3未満、1×1015/cm3未満、または1×1013/cm3
未満である。酸化物半導体層を高純度真性化することで、トランジスタに安定した電気特
性を付与することができる。

0115

第1の酸化物層101aは、絶縁層125と半導体層102との間に設けられている。

0116

第2の酸化物層101bは、半導体層102とゲート絶縁層104の間に設けられてい
る。より具体的には、第2の酸化物層101bは、その上面がゲート絶縁層104の下面
に接して設けられ、その下面が第1の電極103a及び第2の電極103bの上面に接し
て設けられている。

0117

第1の酸化物層101a及び第2の酸化物層101bは、それぞれ半導体層102と同
一の金属元素を一種以上含む酸化物を含む。

0118

なお、半導体層102と第1の酸化物層101aの境界、及び半導体層102と第2の
酸化物層101bの境界は不明瞭である場合がある。

0119

例えば、第1の酸化物層101aおよび第2の酸化物層101bは、In若しくはGa
を含み、代表的には、In−Ga系酸化物、In−Zn系酸化物、In−M−Zn系酸化
物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)であり、且つ半導
体層102よりも伝導帯下端エネルギー真空準位に近い材料を用いる。代表的には
、第1の酸化物層101aまたは第2の酸化物層101bの伝導帯の下端のエネルギーと
、半導体層102の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07e
V以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.
5eV以下、または0.4eV以下とすることが好ましい。

0120

半導体層102を挟むように設けられる第1の酸化物層101aおよび第2の酸化物層
101bに、半導体層102に比べてスタビライザとして機能するGaの含有量の多い酸
化物を用いることにより、半導体層102からの酸素の放出を抑制することができる。

0121

半導体層102として、例えばIn:Ga:Zn=1:1:1または3:1:2の原子
数比のIn−Ga−Zn系酸化物を用いた場合、第1の酸化物層101aまたは第2の酸
化物層101bとして、例えばIn:Ga:Zn=1:3:2、1:3:4、1:3:6
、1:6:4、1:6:8、1:6:10、または1:9:6などの原子数比のIn−G
a−Zn系酸化物を用いることができる。なお、半導体層102、第1の酸化物層101
aおよび第2の酸化物層101bの原子数比はそれぞれ、誤差として上記の原子数比のプ
ラスマイナス20%の変動を含む。また、第1の酸化物層101aと第2の酸化物層10
1bは、組成の同じ材料を用いてもよいし、異なる組成の材料を用いてもよい。

0122

また、半導体層102としてIn−M−Zn系酸化物を用いた場合、半導体層102と
なる半導体膜を成膜するために用いるターゲットは、該ターゲットが含有する金属元素の
原子数比をIn:M:Zn=x1:y1:z1としたときに、x1/y1の値が1/3以
上6以下、好ましくは1以上6以下であり、z1/y1が1/3以上6以下、好ましくは
1以上6以下の原子数比の酸化物を用いることが好ましい。なお、z1/y1を6以下と
することで、後述するCAAC−OS膜が形成されやすくなる。ターゲットの金属元素の
原子数比の代表例としては、In:M:Zn=1:1:1、3:1:2などがある。

0123

また、第1の酸化物層101a、第2の酸化物層101bとしてIn−M−Zn系酸化
物を用いた場合、第1の酸化物層101a、第2の酸化物層101bとなる酸化物膜を成
膜するために用いるターゲットは、該ターゲットが含有する金属元素の原子数比をIn:
M:Zn=x2:y2:z2としたときに、x2/y2<x1/y1であり、z2/y2
の値が1/3以上6以下、好ましくは1以上6以下の原子数比の酸化物を用いることが好
ましい。なお、z2/y2を6以下とすることで、後述するCAAC−OS膜が形成され
やすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:
3:4、1:3:6、1:3:8などがある。

0124

また、第1の酸化物層101aおよび第2の酸化物層101bに、半導体層102に比
べて伝導帯の下端のエネルギーが真空準位に近い材料を用いることにより、半導体層10
2に主としてチャネルが形成され、半導体層102が主な電流経路となる。このように、
チャネルが形成される半導体層102を、同じ金属元素を含む第1の酸化物層101aお
よび第2の酸化物層101bで挟持することにより、これらの界面準位の生成が抑制され
、トランジスタの電気特性における信頼性が向上する。

0125

なお、これに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、半導体層102、第1の酸化物層101a、第
2の酸化物層101bのキャリア密度や不純物濃度欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。

0126

ここで、第1の酸化物層101aと半導体層102との間には、第1の酸化物層101
aと半導体層102との混合領域を有する場合がある。また、半導体層102と第2の酸
化物層101bとの間には、半導体層102と第2の酸化物層101bとの混合領域を有
する場合がある。混合領域は、界面準位密度が低くなる。そのため、第1の酸化物層10
1a、半導体層102および第2の酸化物層101bの積層体は、それぞれの界面近傍
おいて、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造となる。

0127

ここで、バンド構造について説明する。バンド構造は、理解を容易にするため絶縁層1
25、第1の酸化物層101a、半導体層102、第2の酸化物層101bおよびゲート
絶縁層104の伝導帯下端のエネルギー(Ec)を示す。

0128

図30(A)、図30(B)に示すように、第1の酸化物層101a、半導体層102
、第2の酸化物層101bにおいて、伝導帯下端のエネルギーが連続的に変化する。これ
は、第1の酸化物層101a、半導体層102、第2の酸化物層101bを構成する元素
が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、第
1の酸化物層101a、半導体層102、第2の酸化物層101bは組成が異なる層の積
層体ではあるが、物性的に連続であるということもできる。

0129

主成分を共通として積層された酸化物膜は、各層を単に積層するのではなく連続接合(
ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するU字型井戸構造
が形成されるように作製する。すなわち、各層の界面にトラップ中心再結合中心のよう
欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層
された多層膜の層間に不純物が混在していると、エネルギーバンド連続性が失われ、界
面でキャリアがトラップあるいは再結合により消滅してしまう。

0130

なお、図30(A)では、第1の酸化物層101aと第2の酸化物層101bのEcが
同様である場合について示したが、それぞれが異なっていてもよい。例えば、第1の酸化
物層101aよりも第2の酸化物層101bのEcが高いエネルギーを有する場合、バン
ド構造の一部は、図30(B)のように示される。

0131

図30(A)、図30(B)より、半導体層102がウェル井戸)となり、トランジ
スタ100において、チャネルが半導体層102に形成されることがわかる。なお、第1
の酸化物層101a、半導体層102、第2の酸化物層101bは伝導帯下端のエネルギ
ーが連続的に変化しているため、U字型井戸(U Shape Well)とも呼ぶこと
ができる。また、このような構成で形成されたチャネルを埋め込みチャネルということも
できる。

0132

なお、第1の酸化物層101aおよび第2の酸化物層101bと、酸化シリコン膜など
の絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第1
の酸化物層101aおよび第2の酸化物層101bがあることにより、半導体層102と
当該トラップ準位とを遠ざけることができる。ただし、第1の酸化物層101aまたは第
2の酸化物層101bのEcと、半導体層102のEcとのエネルギー差が小さい場合、
半導体層102の電子が該エネルギー差を越えてトラップ準位に達することがある。マイ
ナス電荷となる電子がトラップ準位に捕獲されることで、トランジスタのしきい値電圧
はプラス方向にシフトしてしまう。

0133

したがって、トランジスタのしきい値電圧の変動を低減するには、第1の酸化物層10
1aおよび第2の酸化物層101bのEcと、半導体層102との間にエネルギー差を設
けることが必要となる。それぞれの当該エネルギー差は、0.1eV以上が好ましく、0
.15eV以上がより好ましい。

0134

なお、第1の酸化物層101a、半導体層102、第2の酸化物層101bには、結晶
部が含まれることが好ましい。特にc軸に配向した結晶を用いることでトランジスタに安
定した電気特性を付与することができる。

0135

また、図30(B)に示すようなバンド構造において、第2の酸化物層101bを設け
ず、半導体層102とゲート絶縁層104の間にIn−Ga酸化物(たとえば、原子数比
でIn:Ga=7:93)を設けてもよい。

0136

半導体層102は、第1の酸化物層101aおよび第2の酸化物層101bよりも電子
親和力の大きい酸化物を用いる。例えば、半導体層102として、第1の酸化物層101
aおよび第2の酸化物層101bよりも電子親和力の0.07eV以上1.3eV以下、
好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4e
V以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギー
との差である。

0137

ここで、半導体層102の厚さは、少なくとも第1の酸化物層101aよりも厚く形成
することが好ましい。半導体層102が厚いほど、トランジスタのオン電流を高めること
ができる。また、第1の酸化物層101aは、半導体層102の界面準位の生成を抑制す
る効果が失われない程度の厚さであればよい。例えば、半導体層102の厚さは、第1の
酸化物層101aの厚さに対して、1倍よりも大きく、好ましくは2倍以上、より好まし
くは4倍以上、より好ましくは6倍以上とすればよい。なお、トランジスタのオン電流を
高める必要のない場合にはその限りではなく、第1の酸化物層101aの厚さを半導体層
102の厚さ以上としてもよい。

0138

また、第2の酸化物層101bも第1の酸化物層101aと同様に、半導体層102の
界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、第1の酸
化物層101aと同等またはそれ以下の厚さとすればよい。第2の酸化物層101bが厚
いと、ゲート電極105による電界が半導体層102に届きにくくなる恐れがあるため、
第2の酸化物層101bは薄く形成することが好ましい。例えば、半導体層102の厚さ
よりも薄くすればよい。なおこれに限られず、第2の酸化物層101bの厚さはゲート絶
縁層104の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよ
い。

0139

ここで、例えば半導体層102が、構成元素の異なる絶縁層(例えば酸化シリコン膜を
含む絶縁層など)と接する場合、これらの界面に界面準位が形成され、該界面準位はチャ
ネルを形成することがある。このような場合、しきい値電圧の異なる第2のトランジスタ
出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら
、本構成のトランジスタにおいては、半導体層102を構成する金属元素を一種以上含ん
で第1の酸化物層101aを有しているため、第1の酸化物層101aと半導体層102
との界面に界面準位を形成しにくくなる。よって第1の酸化物層101aを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することがで
きる。

0140

また、ゲート絶縁層104と半導体層102との界面にチャネルが形成される場合、該
界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかし
ながら、本構成のトランジスタにおいては、半導体層102を構成する金属元素を一種以
上含んで第2の酸化物層101bを有しているため、半導体層102と第2の酸化物層1
01bとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高
くすることができる。

0141

電極103a及び電極103bは、一方がソース電極として機能し、他方がドレイン電
極として機能する。

0142

電極103aは、絶縁層125及びバリア層120に設けられた開口を介して配線13
1と電気的に接続する。また電極103bは、同様の開口を介して配線133と電気的に
接続する。

0143

なお、図2(B)では、電極103aと配線131、電極103bと配線133とがそ
れぞれ接する構成を示したが、図3(B)に示すように、絶縁層125及びバリア層12
0中に埋め込まれたプラグ165やプラグ166を用いて、これらが電気的に接続する構
成としてもよい。

0144

電極103a及び電極103bは、アルミニウム、チタン、クロム、ニッケル、銅、イ
ットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単
体金属、またはこれを主成分とする合金単層構造または積層構造として用いる。例えば
、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二
層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−ア
ルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、
タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタ
ン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上に
チタン膜または窒化チタン膜を形成する三層構造モリブデン膜または窒化モリブデン
と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積
層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある
。なお、酸化インジウム酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

0145

ゲート絶縁層104は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属酸化物、窒化
シリコンなどを用いればよく、積層または単層で設ける。

0146

また、ゲート絶縁層104として、ハフニウムシリケート(HfSiOx)、窒素が添
加されたハフニウムシリケート(HfSixOyNz)、窒素が添加されたハフニウム
ルミネート(HfAlxOyNz)、酸化イットリウムなどのhigh−k材料を用いて
もよい。

0147

また、ゲート絶縁層104として、絶縁層125と同様に、化学量論的組成を満たす酸
素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。

0148

なお、特定の材料をゲート絶縁層に用いると、特定の条件でゲート絶縁層に電子を捕獲
せしめて、しきい値電圧を増大させることもできる。例えば、酸化シリコンと酸化ハフ
ウムの積層膜のように、ゲート絶縁層の一部に酸化ハフニウム、酸化アルミニウム、酸化
タンタルのような電子捕獲準位の多い材料を用い、より高い温度(半導体装置の使用温度
あるいは保管温度よりも高い温度、あるいは、125℃以上450℃以下、代表的には1
50℃以上300℃以下)の下で、ゲート電極の電位をソース電極やドレイン電極の電位
より高い状態を、1秒以上、代表的には1分以上維持することで、半導体層からゲート電
極に向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。

0149

このように電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧
がプラス側にシフトする。ゲート電極の電圧の制御によって電子の捕獲する量を制御する
ことができ、それに伴ってしきい値電圧を制御することができる。また、電子を捕獲せし
める処理は、トランジスタの作製過程におこなえばよい。

0150

例えば、トランジスタのソース電極あるいはドレイン電極に接続する配線メタルの形成
後、あるいは、前工程(ウェハー処理)の終了後、あるいは、ウェハーダイシング工程後
パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その
後に125℃以上の温度に1時間以上さらされないことが好ましい。

0151

ゲート電極105は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブ
ン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した
金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウ
ムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元
素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサ
イドを用いてもよい。また、ゲート電極105は、単層構造でも、二層以上の積層構造と
してもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチ
タン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン
膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜
にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジムスカンジウムから選
ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

0152

また、ゲート電極105は、インジウム錫酸化物酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。

0153

また、ゲート電極105とゲート絶縁層104の間に、In−Ga−Zn系酸窒化物
導体膜、In−Sn系酸窒化物半導体膜、In−Ga系酸窒化物半導体膜、In−Zn系
酸窒化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(I
nN、ZnN等)等を設けてもよい。これらの膜は5eV以上、好ましくは5.5eV以
上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導
体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリ
オフ特性スイッチング素子を実現できる。例えば、In−Ga−Zn系酸窒化物半導
体膜を用いる場合、少なくとも半導体層102より高い窒素濃度、具体的には7原子%以
上のIn−Ga−Zn系酸窒化物半導体膜を用いる。

0154

絶縁層107は、バリア層120と同様、水や水素が拡散しにくい材料を用いることが
好ましい。また、特に、絶縁層107として酸素を透過しにくい材料を用いることが好ま
しい。

0155

酸素を透過しにくい材料を含む絶縁層107で半導体層102を覆うことで、半導体層
102から絶縁層107よりも上方に酸素が放出されることを抑制することができる。さ
らに、絶縁層125から脱離した酸素を絶縁層107よりも下側に閉じ込めることができ
るため、半導体層102に供給しうる酸素の量を増大させることができる。

0156

また、水や水素を透過しにくい絶縁層107により、外部から酸化物半導体にとっての
不純物である水や水素が混入することを抑制でき、第2のトランジスタ100の電気特性
の変動が抑制され、信頼性の高いトランジスタを実現できる。

0157

なお、絶縁層107よりも下側に、絶縁層125と同様の、加熱により酸素が脱離する
絶縁層を設け、ゲート絶縁層104を介して半導体層102の上側からも酸素を供給する
構成としてもよい。

0158

ここで、第2のトランジスタ100に適用可能なトランジスタの他の構成例について示
す。図5(A)は以下で例示するトランジスタの上面概略図であり、図5(B)、図5
C)はそれぞれ、図5(A)中の切断線A1−A2、B1−B2で切断したときの断面概
略図である。なお、図5(B)はトランジスタのチャネル長方向の断面に相当し、図5
C)はトランジスタのチャネル幅方向の断面に相当する。

0159

図5では、図2(B)に示した第2のトランジスタ100と比較して、ゲート絶縁層1
04及び第2の酸化物層101bの上面形状が、ゲート電極105の上面形状と概略一致
するように、同一のフォトマスクを用いて加工されている例を示している。

0160

なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少な
くとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン
、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪
郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置するこ
ともあり、この場合も「上面形状が概略一致」という。

0161

また、図5(C)に示すように、トランジスタのチャネル幅方向の断面において、ゲー
ト電極105が半導体層102の上面及び側面に面して設けられることで、半導体層10
2の上面近傍だけでなく側面近傍にまでチャネルが形成され、実効的なチャネル幅が増大
し、オン状態における電流(オン電流)を高めることができる。特に、半導体層102の
幅が極めて小さい(例えば50nm以下、好ましくは30nm以下、より好ましくは20
nm以下)場合には、半導体層102の内部にまでチャネルが形成される領域が広がるた
め、微細化するほどオン電流に対する寄与が高まる。

0162

図6(A)、(B)に示すトランジスタは、図3で例示したトランジスタと比較して、
第2の酸化物層101bが電極103a及び電極103bの下面に接して設けられている
点で主に相違している。

0163

このような構成とすることで、第1の酸化物層101a、半導体層102及び第2の酸
化物層101bを構成するそれぞれの膜の成膜時において、大気に触れさせることなく連
続的に成膜することができるため、各々の界面欠陥を低減することができる。

0164

また、上記では、半導体層102に接して第1の酸化物層101a及び第2の酸化物層
101bを設ける構成を説明したが、第1の酸化物層101aまたは第2の酸化物層10
1bの一方、またはその両方を設けない構成としてもよい。

0165

図7(A)、(B)では、第1の酸化物層101aと第2の酸化物層101bを設けな
い場合の例を示している。また図8(A)、(B)では、第1の酸化物層101aを設け
、第2の酸化物層101bを設けない場合の例を示している。また図9(A)、(B)で
は、第2の酸化物層101bを設け、第1の酸化物層101aを設けない場合の例を示し
ている。

0166

なお、図5乃至図9に示す構成はいずれもゲート絶縁層104の上面形状がゲート電極
105と概略一致するように加工された場合を示すがこれに限られず、上面側からみて少
なくとも半導体層102と重なる領域ではゲート絶縁層104よりも内側にゲート電極1
05が位置するように加工してもよい。第2の酸化物層101bを有する場合においても
、第2の酸化物層101bはゲート電極105やゲート絶縁層104とは異なる上面形状
となるように加工してもよい。その場合の例を、図10図11図12に示す。

0167

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領
域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)
とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトラ
ンジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つの
トランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書で
は、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小
値または平均値とする。

0168

チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域に
おける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトラン
ジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つの
トランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書で
は、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小
値または平均値とする。

0169

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示され
るチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面
に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割
合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅
よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

0170

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である

0171

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重な
る領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチ
ャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel
Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合
には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明
細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。
なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込み
チャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって
、値を決定することができる。

0172

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。

0173

以上が第2のトランジスタ100についての説明である。

0174

図2(B)等において第2のトランジスタ100を覆う絶縁層126は、その下層の凹
凸形状を被覆する平坦化層として機能する。また絶縁層108は、絶縁層126を成膜す
る際の保護膜としての機能を有していてもよい。絶縁層108は不要であれば設けなくて
もよい。

0175

絶縁層107、絶縁層108及び絶縁層126には、電極103aと電気的に接続する
プラグ163、ゲート電極105と電気的に接続するプラグ164等が埋め込まれている

0176

絶縁層126の上部には、プラグ163と電気的に接続する配線151、プラグ164
と電気的に接続する配線152等が設けられている。

0177

ここで、図2(B)において、配線151が図2(A)に示す配線BLに相当する。同
様に配線152が配線WLに相当し、配線134が配線CLに相当し、配線132が配線
BGに相当する。また第1のトランジスタ110のゲート電極115、容量130の第1
の電極として機能する配線133、及び第2のトランジスタ100の電極103bを含む
ノードが、図2(A)に示すノードFNに相当する。

0178

本発明の一態様の半導体装置は、第1のトランジスタ110と、第1のトランジスタの
上方に位置する第2のトランジスタ100とを有するため、これらを積層して設けること
により素子の占有面積縮小することができる。さらに、第1のトランジスタ110と第
2のトランジスタ100との間に設けられたバリア層120により、これよりも下層に存
在する水や水素等の不純物が第2のトランジスタ100側に拡散することを抑制できる。
さらに、当該バリア層120を挟んで、一部が第1の電極として機能する配線133と、
一部が第2の電極として機能する配線142が設けられ、容量130を形成するため、容
量130を作製するための工程を別途追加することなく容量130を容易に作製すること
ができる。

0179

また、図3(C)に示すように、水素を含む絶縁層122上に、バリア層120と同様
の材料を含む絶縁層140を設ける構成としてもよい。このような構成とすることで、水
素を含む絶縁層122中に残存した水や水素が上方に拡散することを効果的に抑制するこ
とができる。この場合、絶縁層140を形成する前と、絶縁層140を形成した後であっ
てバリア層120を形成するよりも前に、水や水素を除去するための加熱処理を合計2回
以上行うことが好ましい。

0180

以上が構成例1についての説明である。

0181

[構成例2]
以下では、上記構成例1とは構成の一部が異なる構成例について、図面を参照して説明
する。なお以下では、上記と重複する部分については説明を省略する場合がある。

0182

図13に、図2(A)で示した回路を実現可能な半導体装置の断面構成の一例を示す。

0183

図13に示す半導体装置は、第1のトランジスタ110、第2のトランジスタ100、
及び容量130を有する。第2のトランジスタ100は第1のトランジスタ110の上方
に設けられ、第1のトランジスタ110と第2のトランジスタ100の間にはバリア層1
20が設けられている。

0184

図13に示す半導体装置は、図2(B)で例示した半導体装置と比較して、容量130
およびその周辺の構成が異なる点で主に相違している。具体的には、配線133に代えて
配線134が容量130の一対の電極の一方として機能する。また電極103bが、絶縁
層125に設けられた開口を介して、配線133及び配線142の各々と電気的に接続さ
れている。配線134と配線142とは互いに重なる領域を有し、容量130が形成され
ている。

0185

すなわち、図2(B)で例示した構成では、容量130の一対の電極のうち、バリア層
120よりも下側(第1のトランジスタ110側)に配置された配線(配線133)がノ
ードFNの一部を構成していたのに対し、図13に示す構成では、バリア層120よりも
上側(第2のトランジスタ100側)に配置された配線(配線142)がノードFNの一
部を構成している点で、両者は主に相違している。

0186

なお、図14(A)に示すように、配線141、配線142と同時に成膜されて、同時
にエッチングされる配線141a、配線141bを設けてもよい。配線141a、配線1
41bは、配線131、配線133などと接続されている。

0187

なお、図14(B)に示すように、第2のトランジスタ100の第2のゲート電極とし
て、配線132を用いる構成としてもよい。また図14(B)に示すように、電極103
bは配線142ではなく、配線134と接続された構成とすることもできる。

0188

なお、図13では、電極103aと配線131、電極103bと配線133、及び電極
103bと配線142とがそれぞれ接する構成を示したが、図15(A)に示すように、
絶縁層125及びバリア層120中に埋め込まれたプラグ165やプラグ166、プラグ
167等を用いて、これらが電気的に接続する構成としてもよい。

0189

本発明の一態様の半導体装置は、第1のトランジスタ110と、第1のトランジスタの
上方に位置する第2のトランジスタ100とを有するため、これらを積層して設けること
により素子の占有面積を縮小することができる。さらに、第1のトランジスタ110と第
2のトランジスタ100との間に設けられたバリア層120により、これよりも下層に存
在する水や水素等の不純物が第2のトランジスタ100側に拡散することを抑制できる。
さらに、当該バリア層120を挟んで、一部が第1の電極として機能する配線134と、
一部が第2の電極として機能する配線142が設けられ、容量130を形成するため、容
量130を作製するための工程を別途追加することなく容量130を容易に作製すること
ができる。

0190

また、図15(B)に示すように、水素を含む絶縁層122上に、バリア層120と同
様の材料を含む絶縁層140を設ける構成としてもよい。このような構成とすることで、
水素を含む絶縁層122中に残存した水や水素が上方に拡散することを効果的に抑制する
ことができる。この場合、絶縁層140を形成する前と、絶縁層140を形成した後であ
ってバリア層120を形成するよりも前に、水や水素を除去するための加熱処理を合計2
回以上行うことが好ましい。

0191

図16に、図13とは構成の一部が異なる半導体装置の断面概略図を示す。図16に示
す半導体装置は、配線142の一部がバリア層120に設けられた開口を介して配線13
3と電気的に接続している。また第2のトランジスタ100の電極103bが配線133
と重なる領域に設けられた絶縁層125の開口を介して配線142と電気的に接続してい
る。すなわち、絶縁層125に設けられた一つの開口と重なる領域で、電極103b、配
線142及び配線133がそれぞれ電気的に接続する構成となっている。このような構成
とすることで、絶縁層125に形成する開口の数を減らすことができ、半導体装置の占有
面積をより縮小することができる。

0192

以上が構成例2についての説明である。

0193

[構成例3]
以下では、上記構成例1及び構成例2とは構成の一部の異なる半導体装置の構成例につ
いて、図面を参照して説明する。なお以下では、上記と重複する部分については説明を省
略する場合がある。

0194

図17(A)は、本発明の一態様の半導体装置の回路図の一例である。図17(A)に
示す半導体装置は、図2(A)に示した半導体装置と比較して、第2のトランジスタ10
0の第2のゲートが、配線BGに代えて配線CLと電気的に接続している点で相違してい
る。

0195

図17(B)に、図17(A)で示した回路を実現可能な半導体装置の断面構成の一例
を示す。

0196

図17(B)に示す半導体装置は、第1のトランジスタ110、第2のトランジスタ1
00、及び容量130を有する。第2のトランジスタ100は第1のトランジスタ110
の上方に設けられ、第1のトランジスタ110と第2のトランジスタ100の間にはバリ
ア層120が設けられている。

0197

図17(B)に示す半導体装置は、図2(B)で例示した半導体装置と比較して、容量
130およびその周辺の構成が異なる点で主に相違している。具体的には、配線142及
び配線134等を有していない点が挙げられる。また配線133と配線141とは互いに
重なる領域を有し、容量130が形成されている。バリア層120は、配線133と後述
する配線141とが重畳する領域において、容量130の誘電層としても機能する。

0198

すなわち、容量130は第2のトランジスタ100と重畳し、その下方に設けられてい
る。具体的には、第2のトランジスタ100の半導体層102の少なくともチャネル形成
領域と重畳して、容量130の第1の電極としての機能を有する配線133と、容量13
0の第2の電極としての機能を有する配線141とがバリア層120を挟持するように設
けられ、容量130を構成している。このように、容量130と第2のトランジスタ10
0を重ねて設けることにより、半導体装置の占有面積を効果的に縮小することが可能とな
る。

0199

ここで、図17(B)において、配線151が図17(A)に示す配線BLに相当する
。同様に配線152が配線WLに相当し、配線132が配線CLに相当する。また第1の
トランジスタ110のゲート電極115、容量130の第1の電極として機能する配線1
33、及び第2のトランジスタ100の電極103bを含むノードが、図17(A)に示
すノードFNに相当する。

0200

本発明の一態様の半導体装置は、第1のトランジスタ110と、第1のトランジスタの
上方に位置する第2のトランジスタ100とを有するため、これらを積層して設けること
により素子の占有面積を縮小することができる。さらに、第1のトランジスタ110と第
2のトランジスタ100との間に設けられたバリア層120により、これよりも下層に存
在する水や水素等の不純物が第2のトランジスタ100側に拡散することを抑制できる。
さらに、当該バリア層120を挟んで、一部が第1の電極として機能する配線133と、
一部が第2の電極として機能する配線141が設けられ、容量130を形成するため、容
量130を作製するための工程を別途追加することなく容量130を容易に作製すること
ができる。

0201

なお、図18に示すように、配線141と同時に成膜されて、同時にエッチングされる
配線141a、配線141bを設けてもよい。配線141a、配線141bは、配線13
1、配線133などと接続されている。

0202

なお、図17(B)では、電極103aと配線131、電極103bと配線133とが
それぞれ接する構成を示したが、図19(A)に示すように、絶縁層125及びバリア層
120中に埋め込まれたプラグ165やプラグ166等を用いて、これらが電気的に接続
する構成としてもよい。

0203

また、図19(B)に示すように、水素を含む絶縁層122上に、バリア層120と同
様の材料を含む絶縁層140を設ける構成としてもよい。このような構成とすることで、
水素を含む絶縁層122中に残存した水や水素が上方に拡散することを効果的に抑制する
ことができる。この場合、絶縁層140を形成する前と、絶縁層140を形成した後であ
ってバリア層120を形成するよりも前に、水や水素を除去するための加熱処理を合計2
回以上行うことが好ましい。

0204

図20(A)に図17(A)とは構成の一部が異なる半導体装置の回路図を示す。

0205

図20(A)に示す半導体装置は、新たに第3のトランジスタ180を有している点、
配線BLに換えて配線BL1と配線BL2を有している点、及び配線WLに換えて配線W
L1、配線WL2を有している点で主に相違している。

0206

第3のトランジスタ180は、ゲートが配線WL2と電気的に接続し、ソースまたはド
レインの一方が第1のトランジスタ110のソースまたはドレインの他方と電気的に接続
し、ソースまたはドレインの他方が配線BL2と電気的に接続する。第2のトランジスタ
100はゲートが配線WLに換えて配線WL1と電気的に接続し、ソースまたはドレイン
の他方は配線BLに換えて配線BL1と電気的に接続する。

0207

図20(B)に、図20(A)の回路に適用することのできる半導体装置の断面概略図
を示す。図20(B)において、第3のトランジスタ180は第1のトランジスタ110
と同様の構成を用いることができる。また、図17(B)の構成と比較して、第2のトラ
ンジスタ100の電極103aが配線131と電気的に接続していない点が相違している

0208

図20(B)に示す半導体装置において、配線152が配線WL1に相当し、配線15
1が配線BL1に相当し、配線131が配線BL2に相当する。また第3のトランジスタ
180のゲート電極、または当該ゲート電極と電気的に接続する配線(図示しない)が配
線WL2に相当する。

0209

このような構成とすることで、配線141の一部を第2のトランジスタ100の第2の
ゲートとして用いて第2のトランジスタ100のしきい値電圧を制御するための電位を与
える場合に、配線141に与える電位の影響が、情報の読み出しのための配線BL2の電
位に影響を及ぼすことを抑制することができる。

0210

以上が構成例3についての説明である。

0211

[作製方法例1]
以下では、上記構成例1で示した半導体装置の作製方法の一例について、図21乃至図
23を用いて説明する。

0212

まず、半導体基板111を準備する。半導体基板111としては、例えば単結晶シリコ
基板(p型の半導体基板、またはn型の半導体基板を含む)、炭化シリコンや窒化ガリ
ウムを材料とした化合物半導体基板などを用いることができる。また、半導体基板111
として、SOI基板を用いてもよい。以下では、半導体基板111として単結晶シリコン
を用いた場合について説明する。

0213

続いて、半導体基板111に素子分離層(図示せず)を形成する。素子分離層はLOC
OS(Local Oxidation of Silicon)法またはSTI(Sh
allow Trench Isolation)法等を用いて形成すればよい。

0214

同一基板上にp型のトランジスタとn型のトランジスタを形成する場合、半導体基板1
11の一部にnウェルまたはpウェルを形成してもよい。例えば、n型の半導体基板11
1にp型の導電性を付与するホウ素などの不純物元素を添加してpウェルを形成し、同一
基板上にn型のトランジスタとp型のトランジスタを形成してもよい。

0215

続いて、半導体基板111上にゲート絶縁層114となる絶縁膜を形成する。例えば、
半導体基板111の表面を酸化し酸化シリコン膜を形成する。または、熱酸化法により酸
化シリコンを形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化す
ることにより、酸化シリコン膜と、酸化窒化シリコン膜の積層構造を形成してもよい。ま
たは、酸化シリコン、酸化窒化シリコン、高誘電率物質(high−k材料ともいう)で
あるタンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート酸化ジルコニウム
酸化アルミニウム、酸化チタンなどの金属酸化物、または酸化ランタンなどの希土類酸化
物等を用いてもよい。

0216

当該絶縁膜は、スパッタリング法CVD(Chemical Vapor Depo
sition)法(熱CVD法MOCVD(Metal Organic CVD)法
、PECVD(Plasma Enhanced CVD)法等を含む)、MBE(Mo
lecular Beam Epitaxy)法、ALD(Atomic Layer
Deposition)法、またはPLD(Pulsed Laser Deposit
ion)法等で成膜することにより形成してもよい。

0217

続いて、ゲート電極115となる導電膜を成膜する。導電膜としては、タンタル、タン
グステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの
金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等
の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の
金属膜の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブ
デン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密
着性を向上させることができ、剥離を防止することができる。

0218

導電膜は、スパッタリング法、蒸着法、CVD法(熱CVD法、MOCVD法、PEC
VD法等を含む)などにより成膜することができる。またプラズマによるダメージを減ら
すには、熱CVD法、MOCVD法あるいはALD法が好ましい。

0219

続いて、当該導電膜上にフォトリソグラフィ法等を用いてレジストマスクを形成し、当
該導電膜の不要な部分を除去する。その後、レジストマスクを除去することにより、ゲー
ト電極115を形成することができる。

0220

ここで、被加工膜加工方法について説明する。被加工膜を微細に加工する場合には、
様々な微細加工技術を用いることができる。例えば、フォトリソグラフィ法等で形成した
レジストマスクに対してスリミング処理を施す方法を用いてもよい。また、フォトリソ
ラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した
後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、
被加工膜をエッチングしてもよい。また被加工膜のエッチングとして、高いアスペクト比
を実現するために、異方性ドライエッチングを用いることが好ましい。また、無機膜
たは金属膜からなるハードマスクを用いてもよい。

0221

レジストマスクの形成に用いる光は、例えばi線(波長365nm)、g線(波長43
6nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる
。そのほか、紫外線KrFレーザ光、またはArFレーザ光等を用いることもできる。
また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外
光(EUV:Extreme Ultra−violet)やX線を用いてもよい。また
、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または
電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム
などのビーム走査することにより露光を行う場合には、フォトマスクは不要である。

0222

また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密
着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばス
ピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成するこ
とができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減で
きる。また特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対
する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有
樹脂膜としては、例えばBARC(Bottom Anti−Reflection
Coating)膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去
するか、レジストマスクを除去した後に除去すればよい。

0223

ゲート電極115の形成後、ゲート電極115の側面を覆うサイドウォールを形成して
もよい。サイドウォールは、ゲート電極115の厚さよりも厚い絶縁膜を成膜した後に、
異方性エッチングを施し、ゲート電極115の側面部分のみ当該絶縁膜を残存させること
により形成できる。

0224

サイドウォールの形成時にゲート絶縁層114となる絶縁膜も同時にエッチングされる
ことにより、ゲート電極115及びサイドウォールの下部にゲート絶縁層114が形成さ
れる。または、ゲート電極115を形成した後にゲート電極115またはゲート電極11
5を加工するためのレジストマスクをエッチングマスクとして当該絶縁膜をエッチングす
ることによりゲート絶縁層114を形成してもよい。または、当該絶縁膜に対してエッチ
ングによる加工を行わずに、そのままゲート絶縁層114として用いることもできる。

0225

続いて、半導体基板111のゲート電極115(及びサイドウォール)が設けられてい
ない領域にリンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を
付与する元素を添加する。この段階における断面概略図が図21(A)に相当する。

0226

続いて、絶縁層121を形成した後、上述した導電性を付与する元素の活性化のための
第1の加熱処理を行う。

0227

絶縁層121は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミ
ニウムなどを用いればよく、積層または単層で設ける。絶縁層121はスパッタリング法
、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法
またはPLD法などを用いて形成することができる。特に、当該絶縁膜をCVD法、好ま
しくはプラズマCVD法によって成膜すると、被覆性を向上させることができるため好ま
しい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいはA
LD法が好ましい。

0228

第1の加熱処理は、希ガス窒素ガスなどの不活性ガス雰囲気下、または減圧雰囲気下
にて、例えば400℃以上基板歪み点未満で行うことができる。

0229

この段階で第1のトランジスタ110が形成される。

0230

続いて、絶縁層122及び絶縁層123を形成する。

0231

絶縁層122は、絶縁層121に用いることのできる材料のほか、酸素と水素を含む窒
化シリコン(SiNOH)を用いると、加熱によって脱離する水素の量を大きくすること
ができるため好ましい。また、絶縁層123は、絶縁層121に用いることのできる材料
のほか、TEOS(Tetra−Ethyl−Ortho−Silicate)若しくは
シラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化珪
素を用いることが好ましい。

0232

絶縁層122及び絶縁層123は、例えばスパッタリング法、CVD法(熱CVD法、
MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用い
て形成することができる。特に、当該絶縁層をCVD法、好ましくはプラズマCVD法に
よって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによる
ダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。

0233

続いて絶縁層123の上面をCMP法等を用いて平坦化する。

0234

その後、半導体層112中のダングリングボンドを絶縁層122から脱離する水素によ
って終端するための第2の加熱処理を行う。また、第2の加熱処理によって各々の層に含
まれる水や水素を脱離させることにより、水や水素の含有量を低減することができる。

0235

第2の加熱処理は、上記積層構造の説明で例示した条件で行うことができる。

0236

続いて、絶縁層121、絶縁層122、及び絶縁層123に低抵抗層113a、低抵抗
層113b及びゲート電極115等に達する開口を形成する。その後、開口を埋めるよう
に導電膜を形成し、絶縁層123の上面が露出するように、該導電膜に平坦化処理を施す
ことにより、プラグ161やプラグ162等を形成する。導電膜の形成は、例えばスパ
タリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法
、ALD法またはPLD法などを用いて形成することができる。

0237

続いて、絶縁層123上に導電膜を成膜する。その後上記と同様の方法によりレジスト
マスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマス
クを除去することにより、配線131、配線132、配線133及び配線134等を形成
することができる。

0238

続いて、配線131、配線132、配線133及び配線134等を覆って絶縁膜を成膜
し、各配線の上面が露出するように平坦化処理を施すことにより、絶縁層124を形成す
る。この段階における断面概略図が図21(B)に相当する。

0239

絶縁層124となる絶縁膜は、絶縁層121等と同様の材料及び方法により形成するこ
とができる。

0240

絶縁層124を形成した後、第3の加熱処理を行うことが好ましい。第3の加熱処理に
より、各層に含まれる水や水素を脱離させることにより、水や水素の含有量を低減するこ
とができる。後述するバリア層120を形成する直前に第3の加熱処理を施し、バリア層
120よりも下層に含まれる水素や水を徹底的に除去した後に、バリア層120を形成す
ることで、後の工程でバリア層120よりも下層側に水や水素が再度拡散してしまうこと
を抑制することができる。

0241

第3の加熱処理は、上記積層構造の説明で例示した条件で行うことができる。

0242

続いて、絶縁層124、配線131、配線132、配線133及び配線134等上にバ
リア層120を形成する(図21(C))。

0243

バリア層120は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、
PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成すること
ができる。特に、当該絶縁膜をCVD法、好ましくはプラズマCVD法によって成膜する
と、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減ら
すには、熱CVD法、MOCVD法あるいはALD法が好ましい。

0244

バリア層120を形成した後に、バリア層120に含まれる水や水素を除去するための
加熱処理を行ってもよい。

0245

続いて、バリア層120上に、上記と同様の方法によりレジストマスクを形成し、バリ
ア層120の不要な部分をエッチングにより除去する。その後レジストマスクを除去する
ことにより、配線132及び配線134等に達する開口を形成する。

0246

続いて、バリア層120上に導電膜を形成した後、上記と同様の方法によりレジストマ
スクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスク
を除去することにより、配線141及び配線142等を形成することができる(図21
D))。

0247

この段階で、容量130が形成される。容量130は、一部が第1の電極として機能す
る配線133と、一部が第2の電極として機能する配線142と、これらに挟持されたバ
リア層120によって構成されている。

0248

続いて、絶縁層125を成膜する。

0249

絶縁層125は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、P
ECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することが
できる。特に、当該絶縁層をCVD法、好ましくはプラズマCVD法によって成膜すると
、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らす
には、熱CVD法、MOCVD法あるいはALD法が好ましい。

0250

絶縁層125に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁層12
5の成膜を行えばよい。または、成膜後の絶縁層125に酸素を導入して酸素を過剰に含
有する領域を形成してもよく、双方の手段を組み合わせてもよい。

0251

例えば、成膜後の絶縁層125に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオ
ンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法
としては、イオン注入法イオンドーピング法、プラズマイマージョンイオン注入法、プ
ラズマ処理などを用いることができる。

0252

酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素二酸化窒素二酸化炭素一酸化炭素などを用いることができる。
また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。

0253

また、絶縁層125を形成した後、その上面の平坦性を高めるためにCMP法等を用い
た平坦化処理を行ってもよい。

0254

続いて、第1の酸化物層101aとなる酸化物膜と、半導体層102となる半導体膜を
順に成膜する。当該酸化物膜と半導体膜は、大気に触れさせることなく連続して成膜する
ことが好ましい。

0255

酸化物膜及び半導体膜を成膜後、第4の加熱処理を行うことが好ましい。加熱処理は、
250℃以上650℃以下、好ましくは300℃以上500℃以下の温度で、不活性ガス
雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また、
加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために
酸化性ガスを10ppm以上含む雰囲気で行ってもよい。加熱処理は、半導体膜を成膜し
た直後に行ってもよいし、半導体膜を加工して島状の半導体層102を形成した後に行っ
てもよい。加熱処理により、絶縁層125や酸化物膜から半導体膜に酸素が供給され、半
導体膜中の酸素欠損を低減することができる。

0256

その後、半導体膜上に上記と同様の方法によりレジストマスクを形成し、半導体膜と酸
化物膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去すること
により、島状の第1の酸化物層101aと島状の半導体層102の積層構造を形成するこ
とができる(図22(A))。

0257

なお、図22(A)に示すように、酸化物膜及び半導体膜のエッチングの際に、絶縁層
125の一部がエッチングされ、第1の酸化物層101a及び半導体層102に覆われて
いない領域における絶縁層125が薄膜化することがある。したがって、当該エッチング
により絶縁層125が消失しないよう、絶縁層125を予め厚く形成しておくことが好ま
しい。

0258

続いて、上記と同様の方法により絶縁層125及びバリア層120に、配線131及び
配線133等に達する開口を形成する。

0259

続いて、導電膜を成膜し、該導電膜上に上記と同様の方法によりレジストマスクを形成
し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去する
ことにより、電極103a及び電極103bを形成することができる(図22(B))。

0260

導電膜の形成は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法、P
ECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することが
できる。特に、当該導電膜をCVD法、好ましくはプラズマCVD法によって成膜すると
、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らす
には、熱CVD法、MOCVD法あるいはALD法が好ましい。

0261

ここで、導電膜のエッチングの際に、半導体層102や絶縁層125の上部の一部がエ
チングされ、電極103a及び電極103bと重ならない部分が薄膜化することがある
。したがって、半導体層102となる半導体膜等の厚さを、エッチングされる深さを考慮
して予め厚く形成しておくことが好ましい。

0262

続いて、酸化物膜、絶縁膜、及び導電膜を順に積層して成膜する。その後上記と同様の
方法により導電膜上にレジストマスクを形成し、導電膜の不要な部分を除去する。その後
レジストマスクを除去することにより、ゲート電極105を形成することができる。続い
て、ゲート電極105及び絶縁膜上に同様にレジストマスクを形成し、絶縁膜及び酸化物
膜の不要な部分をエッチングにより除去し、レジストマスクを除去することで、ゲート絶
縁層104及び第2の酸化物層101bを同時に形成することができる。

0263

ここで、図5等に示したように、ゲート絶縁層104と第2の酸化物層101bの上面
形状が、ゲート電極105の上面形状と概略一致するように形成する場合には、ゲート電
極105を形成するためのレジストマスクを用いて絶縁膜及び酸化物膜をエッチングする
。若しくは、ゲート電極105を形成し、レジストマスクを除去した後に、ゲート電極1
05をハードマスクとして用いて絶縁膜及び酸化物膜をエッチングすればよい。

0264

この段階で第2のトランジスタ100が形成される。

0265

続いて、絶縁層107を形成する(図22(C))。絶縁層107は、例えばスパッタ
リング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、
ALD法またはPLD法などを用いて形成することができる。特に、当該絶縁膜をCVD
法、好ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができる
ため好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あ
るいはALD法が好ましい。

0266

絶縁層107の成膜後、第5の加熱処理を行うことが好ましい。加熱処理により、絶縁
層125等から半導体層102に対して酸素を供給し、半導体層102中の酸素欠損を低
減することができる。またこのとき、絶縁層125から脱離した酸素は、バリア層120
及び絶縁層107によってブロックされ、バリア層120よりも下層及び絶縁層107よ
りも上層には拡散しないため、当該酸素を効果的に閉じ込めることができる。そのため半
導体層102に供給しうる酸素の量を増大させることができ、半導体層102中の酸素欠
損を効果的に低減することができる。

0267

続いて、絶縁層108及び絶縁層126を順に形成する(図23(A))。絶縁層10
8及び絶縁層126は、例えばスパッタリング法、CVD法(熱CVD法、MOCVD法
、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成するこ
とができる。特に、絶縁層107をCVD法、好ましくはプラズマCVD法によって成膜
すると、被覆性を良好なものとすることができるため好ましい。またプラズマによるダメ
ージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。また絶縁層
126として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布
法を用いて形成してもよい。また、絶縁層126を形成した後にその上面に対して平坦化
処理を行うことが好ましい。

0268

続いて、上記と同様の方法により、絶縁層126、絶縁層108及び絶縁層107に、
電極103aに達するプラグ163、ゲート電極105に達するプラグ164等を形成す
る。

0269

続いて、絶縁層126上に導電膜を成膜する。その後上記と同様の方法によりレジスト
マスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマス
クを除去することにより、配線151、配線152等を形成することができる(図23
B))。

0270

以上の工程により、本発明の一態様の半導体装置を作製することができる。

0271

[作製方法例2]
以下では、上記構成例2で示した半導体装置の作製方法の一例について、図24乃至図
26を用いて説明する。なお、上記作製方法例1と重複する部分については、説明を省略
する場合がある。

0272

まず、半導体基板111に、素子分離層を形成する。その後、上記と同様の方法により
半導体層112、ゲート絶縁層114、ゲート電極115を形成する(図24(A))。

0273

続いて、絶縁層121を形成した後、活性化のための第1の加熱処理を行うことにより
、低抵抗層113a、低抵抗層113bが形成されることにより、第1のトランジスタ1
10が形成される。

0274

続いて、絶縁層122及び絶縁層123を形成し、絶縁層123の上面をCMP法等を
用いて平坦化する。その後第2の加熱処理を行う。

0275

続いて、絶縁層121、絶縁層122、及び絶縁層123に低抵抗層113a、低抵抗
層113b及びゲート電極115等に達する開口を形成し、その後、プラグ161やプラ
グ162等を形成する。続いて、配線131、配線132、配線133及び配線134等
を形成した後に、絶縁層124を形成する(図24(B))。絶縁層124の形成後、第
3の加熱処理を行うことが好ましい。

0276

続いて、絶縁層124、配線131、配線132、配線133及び配線134等上にバ
リア層120を形成する(図24(C))。バリア層120を形成した後に、バリア層1
20に含まれる水や水素を除去するための加熱処理を行ってもよい。

0277

続いて、バリア層120に配線132等に達する開口を形成する。その後バリア層12
0上に配線141及び配線142等を形成する。(図24(D))。

0278

この段階で、容量130が形成される。容量130は、一部が第1の電極として機能す
る配線134と、一部が第2の電極として機能する配線142と、これらに挟持されたバ
リア層120によって構成されている。

0279

続いて、絶縁層125を成膜する。絶縁層125を形成した後、その上面の平坦性を高
めるためにCMP法等を用いた平坦化処理を行ってもよい。

0280

続いて、島状の第1の酸化物層101aと島状の半導体層102の積層構造を形成する
図25(A))。第1の酸化物層101aとなる酸化物膜と、半導体層102となる半
導体膜の成膜後、第4の加熱処理を行うことが好ましい。

0281

続いて、絶縁層125及びバリア層120に、配線131、配線133、及び配線14
2等に達する開口を形成する。その後、電極103a及び電極103bを形成する(図2
5(B))。

0282

続いて、ゲート電極105、ゲート絶縁層104及び第2の酸化物層101bをそれぞ
れ形成する。この段階で第2のトランジスタ100が形成される。

0283

続いて、絶縁層107を形成する(図25(C))。絶縁層107の成膜後、第5の加
熱処理を行うことが好ましい。

0284

続いて、絶縁層108及び絶縁層126を順に形成する(図26(A))。また、絶縁
層126を形成した後にその上面に対して平坦化処理を行うことが好ましい。その後、絶
縁層126、絶縁層108及び絶縁層107に、電極103aに達するプラグ163、ゲ
ート電極105に達するプラグ164等を形成する。

0285

続いて、配線151、配線152等を形成する(図26(B))。

0286

以上の工程により、本発明の一態様の半導体装置を作製することができる。

0287

[作製方法例3]
以下では、上記構成例2で示した半導体装置の作製方法の一例について、図27乃至図
29を用いて説明する。なお、上記作製方法例1及び作製方法例2と重複する部分につい
ては、説明を省略する場合がある。

0288

まず、半導体基板111に、素子分離層を形成する。その後、上記と同様の方法により
半導体層112、ゲート絶縁層114、ゲート電極115を形成する(図27(A))。

0289

続いて、絶縁層121を形成した後、活性化のための第1の加熱処理を行うことにより
、低抵抗層113a、低抵抗層113bが形成されることにより、第1のトランジスタ1
10が形成される。

0290

続いて、絶縁層122及び絶縁層123を形成し、絶縁層123の上面をCMP法等を
用いて平坦化する。その後第2の加熱処理を行う。

0291

続いて、絶縁層121、絶縁層122、及び絶縁層123に低抵抗層113a、低抵抗
層113b及びゲート電極115等に達する開口を形成し、その後、プラグ161やプラ
グ162等を形成する。続いて、配線131、配線132、及び配線133等を形成した
後に、絶縁層124を形成する(図27(B))。絶縁層124の形成後、第3の加熱処
理を行うことが好ましい。

0292

続いて、絶縁層124、配線131、配線132、及び配線133等上にバリア層12
0を形成する(図27(C))。バリア層120を形成した後に、バリア層120に含ま
れる水や水素を除去するための加熱処理を行ってもよい。

0293

続いて、バリア層120に配線132等に達する開口を形成する。その後バリア層12
0上に配線141等を形成する。(図27(D))。

0294

この段階で、容量130が形成される。容量130は、一部が第1の電極として機能す
る配線133と、一部が第2の電極として機能する配線141と、これらに挟持されたバ
リア層120によって構成されている。

0295

続いて、絶縁層125を成膜する。絶縁層125を形成した後、その上面の平坦性を高
めるためにCMP法等を用いた平坦化処理を行ってもよい。

0296

続いて、島状の第1の酸化物層101aと島状の半導体層102の積層構造を形成する
図28(A))。第1の酸化物層101aとなる酸化物膜と、半導体層102となる半
導体膜の成膜後、第4の加熱処理を行うことが好ましい。

0297

続いて、絶縁層125及びバリア層120に、配線131、及び配線133等に達する
開口を形成する。その後、電極103a及び電極103bを形成する(図28(B))。

0298

続いて、ゲート電極105、ゲート絶縁層104及び第2の酸化物層101bをそれぞ
れ形成する。この段階で第2のトランジスタ100が形成される。

0299

続いて、絶縁層107を形成する(図28(C))。絶縁層107の成膜後、第5の加
熱処理を行うことが好ましい。

0300

続いて、絶縁層108及び絶縁層126を順に形成する(図29(A))。また、絶縁
層126を形成した後にその上面に対して平坦化処理を行うことが好ましい。その後、絶
縁層126、絶縁層108及び絶縁層107に、電極103aに達するプラグ163、ゲ
ート電極105に達するプラグ164等を形成する。

0301

続いて、配線151、配線152等を形成する(図29(B))。

0302

以上の工程により、本発明の一態様の半導体装置を作製することができる。

0303

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

0304

(実施の形態2)
本実施の形態では、本発明の一態様の半導体装置の半導体層に好適に用いることのでき
る酸化物半導体について説明する。

0305

酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流(オフ電流)
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる

0306

適用可能な酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn
)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それら
に加えてガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ジルコニウム(Zr)
、チタン(Ti)、スカンジウム(Sc)、イットリウム(Y)、ランタノイド(例えば
セリウム(Ce)、ネオジム(Nd)、ガドリニウム(Gd))から選ばれた一種、ま
たは複数種が含まれていることが好ましい。

0307

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸
化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸
化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZ
とも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−
Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Z
n系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn
系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸
化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化
物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物
、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、
In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、I
n−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−
Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、I
n−Hf−Al−Zn系酸化物を用いることができる。

0308

ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化
物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外
の金属元素が入っていてもよい。

0309

また、酸化物半導体として、InMO3(ZnO)m(m>0、且つ、mは整数でない
)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザとしての元素を示す
。また、酸化物半導体として、In2SnO5(ZnO)n(n>0、且つ、nは整数)
で表記される材料を用いてもよい。

0310

例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=1:3:2、In:Ga
:Zn=1:3:4、In:Ga:Zn=1:3:6、In:Ga:Zn=3:1:2あ
るいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成
の近傍の酸化物を用いるとよい。

0311

酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。

0312

なお、酸化物半導体膜への脱水化処理(脱水素化処理)によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理(脱水
素化処理)によって増加した酸素欠損を補填するため酸素を酸化物半導体に加える処理を
行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加
酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よ
りも多くする場合を過酸素化処理と記す場合がある。

0313

このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化また
はi型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
(ゼロに近く)、キャリア密度が1×1017/cm3以下、1×1016/cm3以下
、1×1015/cm3以下、1×1014/cm3以下、1×1013/cm3以下で
あることをいう。

0314

またこのように、i型又は実質的にi型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温(25℃程度)にて1×10−18A以下、
好ましくは1×10−21A以下、さらに好ましくは1×10−24A以下、または85
℃にて1×10−15A以下、好ましくは1×10−18A以下、さらに好ましくは1×
10−21A以下とすることができる。なお、トランジスタがオフ状態とは、nチャネル
型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体
的には、ゲート電圧がしきい値電圧よりも1V以上、2V以上または3V以上小さければ
、トランジスタはオフ状態となる。

0315

以下では、酸化物半導体膜の構造について説明する。

0316

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Cry
stalline Oxide Semiconductor)膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

0317

まずは、CAAC−OS膜について説明する。

0318

CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである

0319

透過型電子顕微鏡TEM:Transmission Electron Micr
oscope)によって、CAAC−OS膜の明視野像および回折パターン複合解析
(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる
。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界グレイン
バウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、
結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

0320

試料面と概略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察する
と、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層
は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映
した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。

0321

一方、試料面と概略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観
察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確
認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

0322

図31(a)は、CAAC−OS膜の断面の高分解能TEM像である。また、図31
b)は、図31(a)をさらに拡大した断面の高分解能TEM像であり、理解を容易にす
るために原子配列強調表示している。

0323

図31(c)は、図31(a)のA−O−A’間において、丸で囲んだ領域(直径約4
nm)の局所的なフーリエ変換像である。図31(c)より、各領域においてc軸配向性
が確認できる。また、A−O間とO−A’間とでは、c軸の向きが異なるため、異なるグ
レインであることが示唆される。また、A−O間では、c軸の角度が14.3°、16.
6°、26.4°のように少しずつ連続的に変化していることがわかる。同様に、O−A
’間では、c軸の角度が−18.3°、−17.6°、−15.9°と少しずつ連続的に
変化していることがわかる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ