図面 (/)

技術 低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路

出願人 深せん市華星光電技術有限公司
発明者 肖軍城
出願日 2015年2月6日 (5年0ヶ月経過) 出願番号 2017-522851
公開日 2018年2月1日 (2年0ヶ月経過) 公開番号 2018-503109
状態 不明
技術分野
  • -
主要キーワード オシログラム 高低電位 システムインテグレーション 信号出力波 波形デューティ 配列基板 クロック駆動 ブートストラップコンデンサ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年2月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

本発明は、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供する。

解決手段

縦続接続の複数のGOAユニットからなる。第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備える。前記プルダウン保持回路部は高低電位逆算設計を採用するとともに、順番に下がる第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位と、第1直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に漏れ電流の問題によるGOAの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノード電位が比較的高い電位にならない問題を解決し、効果的に第1ノードと出力端子を低電位に保つ。

概要

背景

OA(Gate Drive On Array)とは、薄膜トランジスタ(thin film transistor,TFT)を利用した液晶表示装置の配列(Array)プロセスであって、グリッドドライブ薄膜トランジスタ配列基板製作することによって、スキャンを行う駆動方法である。

通常,GOA回路は、主にプルアップ部(Pull−up part)と、プルアップ制御部(Pull−up control part)と、トランスファ部(Transfer part)と、プルダウン部(Pull−down part)と、プルダウン保持回路部(Pull−down Holding part)と、電位を上げる昇圧部(Boost part) と、からなり、一般に昇圧部はブートストラップコンデンサからなる。

プルアップ部は、主に入力したクロック信号(Clock)を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に上級GOA回路からの信号によって制御される。プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号(つまり薄膜トランジスタのグリッド電極の電位)を低レベル下げる。プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態(つまり所定のマイナス電位)に保つ。昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。

低温ポリシリコン(Low Temperature Poly−silicon,LTPS)半導体薄膜トランジスタ発展に伴い、LTPS−TFT液晶表示装置もますます注目を浴びている。LTPS−TFT液晶表示装置は、解像度が高い、反応速度が速い、輝度が高い、開口率が高い等の長所を備える。低温ポリシリコン(a−Si)は順序良く配列されており、低温ポリシリコン半導体自体、電子移動度が非常に高く、アモルファスシリコン半導体の100倍以上高いため、GOA技術においてグリッド電極駆動装置を薄膜トランジスタの配列基板に製作することによって、システムインテグレーション目標を達成することができ、スペース及び駆動ICのコストを節約することができる。しかしながら、従来技術において、低温ポリシリコン半導体薄膜トランジスタのGOA回路は比較的開発が進んでおらず、特に低温ポリシリコン半導体薄膜トランジスタの電気特性自体の問題を数多く解決する必要がある。例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般にOVより大きく、閾値以下の領域における電圧電流振幅に対して比較的大きいが、低温ポリシリコン半導体薄膜トランジスタの閾値電圧は比較的低く(一般に約OV付近)、閾値以下の領域における振幅は比較的小さく、GOA回路がオフ状態の時に、多くの部品は閾値電圧付近で作動するだけでなく、閾値電圧より高くなるため、回路におけるTFTの漏れ電流動作電流ドリフトによって、LTPS GOA回路の設計の難易度が高まり、アモルファスシリコントランジスタに適用できる多くのスキャン駆動回路は、低温ポリシリコン半導体のスキャンを行う駆動回路に軽はずみに適用することができない。機能面の問題が存在し、それが直接LTPS GOA回路に影響を及ぼし、回路が作動しなくなる。よって、回路の設計時に低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響を考慮する必要がある。

概要

本発明は、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供する。縦続接続の複数のGOAユニットからなる。第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備える。前記プルダウン保持回路部は高低電位逆算設計を採用するとともに、順番に下がる第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位と、第1直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に漏れ電流の問題によるGOAの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決し、効果的に第1ノードと出力端子を低電位に保つ。

目的

本発明は、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に、漏れ電流の問題によるGOAの機能不良を解決し、従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決することのできる、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供する

効果

実績

技術文献被引用数
- 件
牽制数
- 件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

縦続接続の複数のGOAユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路であって、第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備え、Nは正整数とし、前記プルアップ制御部は、第1トランジスタを備え、そのグリッド電極ソース電極はどちらも前記第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子電気接続され、ドレイン電極は第1ノードに電気接続され、前記プルアップ部は、第2トランジスタを備え、そのグリッド電極は第1ノードに電気接続され、ソース電極はクロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、前記プルダウン保持回路部は、前記第1ノード、出力端子、直流定電圧高電位、第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位に電気接続され、前記プルダウン保持回路部は、高低電位逆算設計を採用し、第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタ、第8トランジスタ、第9トランジスタ、第10トランジスタ、第12トランジスタ、第13トランジスタを備え、前記第3トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第5トランジスタのソース電極に電気接続され、前記第4トランジスタのグリッド電極は前記第3トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第2ノードに電気接続され、前記第5トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は前記第3トランジスタのドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され前記第6トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は前記第8トランジスタのグリッド電極に電気接続され、前記第7トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は前記第8トランジスタのソース電極に電気接続され、前記第8トランジスタのグリッド電極は前記第6トランジスタのドレイン電極に電気接続され、ソース電極は前記第7トランジスタのドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、前記第9トランジスタのグリッド電極は前記第6トランジスタのドレイン電極に電気接続され、ソース電極は前記第10トランジスタのグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、前記第10トランジスタのグリッド電極とソース電極は、どちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第7トランジスタのドレイン電極に電気接続され、前記第12トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、第13トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され、前記第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタは、順方向電位を提供し、第12トランジスタと第13トランジスタのオンを制御し、前記第8トランジスタと第9トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第2ノードに適当な高さの高電位を提供し、第1ノードと出力端子を低電位に保ち、前記第1プルダウン部は、前記第1ノード、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子、第2直流定電圧低電位に電気接続され、前記第1プルダウン部は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子の出力信号に基づいて前記第1ノードの電位を前記第2直流定電圧低電位にまでプルダウンし、前記第1プルダウン部は、第14トランジスタを備え、前記第14トランジスタのグリッド電極は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子に電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、前記第3直流定電圧低電位<第2直流定電圧低電位<第1直流定電圧低電位であることを特徴とする、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項2

前記第4トランジスタと第7トランジスタと第8トランジスタは、直列接続されていることを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項3

昇圧部をも備え、前記昇圧部は、前記第1ノードと出力端子の間に電気接続され、第1ノードの電位を上げることを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項4

前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第1ノードに電気接続され、他端は出力端子に電気接続されることを特徴とする、請求項3に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項5

前記クロック駆動信号の波形デューティ比は、50/50より小さいことを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項6

前記第1ノードの信号出力波形は、"凸"の字の形であることを特徴とする、請求項4に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項7

前記GOA回路の第1級接続関係において、前記第1トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続されることを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項8

前記GOA回路の最後の級の接続関係において、第14トランジスタのグリッド電極は、回路の起動信号端子に電気接続されることを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項9

前記GOA回路において、出力端子の出力信号は、前から後ろの級への発信信号であることを特徴とする、請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

請求項10

縦続接続の複数のGOAユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路であって、第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備え、Nは正整数とし、前記プルアップ制御部は、第1トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子に電気接続され、ドレイン電極は第1ノードに電気接続され、前記プルアップ部は、第2トランジスタを備え、そのグリッド電極は第1ノードに電気接続され、ソース電極はクロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、前記プルダウン保持回路部は、前記第1ノード、出力端子、直流定電圧高電位、第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位に電気接続され、前記プルダウン保持回路部は、高低電位逆算設計を採用し、第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタ、第8トランジスタ、第9トランジスタ、第10トランジスタ、第12トランジスタ、第13トランジスタを備え、前記第3トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第5トランジスタのソース電極に電気接続され、前記第4トランジスタのグリッド電極は第3トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第2ノードに電気接続され、前記第5トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第3トランジスタのドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され前記第6トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのグリッド電極に電気接続され、前記第7トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのソース電極に電気接続され、前記第8トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第7トランジスタのドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、前記第9トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第10トランジスタのグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、前記第10トランジスタのグリッド電極とソース電極は、どちらも直流定電圧高電位に電気接続され、ドレイン電極は第7トランジスタのドレイン電極に電気接続され、前記第12トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、第13トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され、前記第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタは、順方向電位を提供し、第12トランジスタと第13トランジスタのオンを制御し、前記第8トランジスタと第9トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第2ノードに適当な高さの高電位を提供し、第1ノードと出力端子を低電位に保ち、前記第1プルダウン部は、前記第1ノード、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子、第2直流定電圧低電位に電気接続され、前記第1プルダウン部は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子の出力信号に基づいて前記第1ノードの電位を前記第2直流定電圧低電位にまでプルダウンし、前記第1プルダウン部は、第14トランジスタを備え、前記第14トランジスタのグリッド電極は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子に電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、前記第3直流定電圧低電位<第2直流定電圧低電位<第1直流定電圧低電位であり、昇圧部をも備え、前記昇圧部は、前記第1ノードと出力端子の間に電気接続され、第1ノードの電位を上げ、そのうち、前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第1ノードに電気接続され、他端は出力端子に電気接続され、そのうち、クロック駆動信号の波形デューティ比は50/50より小さく、そのうち、前記第1ノードの信号出力波形は、"凸"の字の形であることを特徴とする、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。

技術分野

0001

本発明は、ディスプレイの分野に関し、特に、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路に関する。

背景技術

0002

GOA(Gate Drive On Array)とは、薄膜トランジスタ(thin film transistor,TFT)を利用した液晶表示装置の配列(Array)プロセスであって、グリッドドライブ薄膜トランジスタ配列基板製作することによって、スキャンを行う駆動方法である。

0003

通常,GOA回路は、主にプルアップ部(Pull−up part)と、プルアップ制御部(Pull−up control part)と、トランスファ部(Transfer part)と、プルダウン部(Pull−down part)と、プルダウン保持回路部(Pull−down Holding part)と、電位を上げる昇圧部(Boost part) と、からなり、一般に昇圧部はブートストラップコンデンサからなる。

0004

プルアップ部は、主に入力したクロック信号(Clock)を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に上級GOA回路からの信号によって制御される。プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号(つまり薄膜トランジスタのグリッド電極の電位)を低レベル下げる。プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態(つまり所定のマイナス電位)に保つ。昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。

0005

低温ポリシリコン(Low Temperature Poly−silicon,LTPS)半導体薄膜トランジスタの発展に伴い、LTPS−TFT液晶表示装置もますます注目を浴びている。LTPS−TFT液晶表示装置は、解像度が高い、反応速度が速い、輝度が高い、開口率が高い等の長所を備える。低温ポリシリコン(a−Si)は順序良く配列されており、低温ポリシリコン半導体自体、電子移動度が非常に高く、アモルファスシリコン半導体の100倍以上高いため、GOA技術においてグリッド電極駆動装置を薄膜トランジスタの配列基板に製作することによって、システムインテグレーション目標を達成することができ、スペース及び駆動ICのコストを節約することができる。しかしながら、従来技術において、低温ポリシリコン半導体薄膜トランジスタのGOA回路は比較的開発が進んでおらず、特に低温ポリシリコン半導体薄膜トランジスタの電気特性自体の問題を数多く解決する必要がある。例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般にOVより大きく、閾値以下の領域における電圧電流振幅に対して比較的大きいが、低温ポリシリコン半導体薄膜トランジスタの閾値電圧は比較的低く(一般に約OV付近)、閾値以下の領域における振幅は比較的小さく、GOA回路がオフ状態の時に、多くの部品は閾値電圧付近で作動するだけでなく、閾値電圧より高くなるため、回路におけるTFTの漏れ電流動作電流ドリフトによって、LTPS GOA回路の設計の難易度が高まり、アモルファスシリコントランジスタに適用できる多くのスキャン駆動回路は、低温ポリシリコン半導体のスキャンを行う駆動回路に軽はずみに適用することができない。機能面の問題が存在し、それが直接LTPS GOA回路に影響を及ぼし、回路が作動しなくなる。よって、回路の設計時に低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響を考慮する必要がある。

発明が解決しようとする課題

0006

本発明は、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に、漏れ電流の問題によるGOAの機能不良を解決し、従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決することのできる、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供することを目的とする。

課題を解決するための手段

0007

上述の目的を達成するために、本発明は、縦続接続の複数のGOAユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供する。第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備え、Nは正整数とする。

0008

前記プルアップ制御部は、第1トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子電気接続され、ドレイン電極は第1ノードに電気接続される。

0009

前記プルアップ部は、第2トランジスタを備え、そのグリッド電極は第1ノードに電気接続され、ソース電極はクロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続される。

0010

前記プルダウン保持回路部は、前記第1ノード、出力端子、直流定電圧高電位、第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位に電気接続される。前記プルダウン保持回路部は、第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタ、第8トランジスタ、第9トランジスタ、第10トランジスタ、第12トランジスタ、第13トランジスタを備える高低電位逆算設計を採用する。

0011

前記第3トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第5トランジスタのソース電極に電気接続される。

0012

前記第4トランジスタのグリッド電極は第3トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第2ノードに電気接続される。

0013

前記第5トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第3トランジスタのドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続される。

0014

前記第6トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのグリッド電極に電気接続される。

0015

前記第7トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのソース電極に電気接続される。

0016

前記第8トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第7トランジスタのドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続される。

0017

前記第9トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第10トランジスタのグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続される。

0018

前記第10トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第7トランジスタのドレイン電極に電気接続される。

0019

前記第12トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続される。

0020

前記第13トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続される。

0021

前記第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタは、順方向電位を提供し、第12トランジスタと第13トランジスタのオンを制御する。前記第8トランジスタと第9トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードにさらに低い低電位を提供する。直流定電圧高電位によって作動していないときに第2ノードに適当な高さの高電位を提供し、第1ノードと出力端子を低電位に保つ。

0022

前記第1プルダウン部は、前記第1ノード、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子、第2直流定電圧低電位に電気接続され、前記第1プルダウン部は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子の出力信号に基づいて前記第1ノードの電位を前記第2直流定電圧低電位にまでプルダウンする。

0023

前記第1プルダウン部は、第14トランジスタを備え、前記第14トランジスタのグリッド電極は前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子に電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続される。

0024

前記第3直流定電圧低電位<第2直流定電圧低電位<第1直流定電圧低電位である。

0025

前記第4トランジスタと、第7トランジスタと、第8トランジスタは、直列接続されている。

0026

前記低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路は、昇圧部をも備え、前記昇圧部は、前記第1ノードと出力端子の間に電気接続され、第1ノードの電位を上げる。

0027

前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第1ノードに電気接続され、他端は出力端子に電気接続される。

0028

前記クロック駆動信号の波形デューティ比は、50/50より小さい。

0029

前記第1ノードの信号出力波形は、"凸"の字の形である。

0030

前記GOA回路の第1級接続関係において、第1トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続される。

0031

前記GOA回路の第1級接続関係において、第14トランジスタのグリッド電極は、回路の起動信号端子に電気接続される。

0032

前記GOA回路において、出力端子の出力信号は、前から後ろの級への発信信号である。

発明の効果

0033

本発明が提供する低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第1直流定電圧低電位と、第2直流定電圧低電位と、第3直流定電圧低電位と、第1直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に、漏れ電流の問題によるGOAの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決し、効果的に第1ノードと出力端子を低電位に保つ。

図面の簡単な説明

0034

以下に図と組み合わせて本発明の具体的な実施方法を詳しく述べることによって、本発明の技術案及びその他の有益な効果を明らかにする。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路の回路図である。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路の第1級接続関係の回路図である。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路における最後の級の接続関係の回路図である。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路の第1種波形設定とキーノードの出力オシログラムである。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路の第2種波形設定とキーノードの出力オシログラムである。

実施例

0035

本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。

0036

図1から図3を参照する。本発明は、低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路を提供する。図1に示すように、前記低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路は、縦続接続の複数のGOAユニットからなり、第N級GOAユニットは、プルアップ制御部100と、プルアップ部200と、第1プルダウン部400と、プルダウン保持回路部500とを備え、Nは正整数とする。さらに、昇圧部300をも備える。

0037

プルアップ制御部100は、第1トランジスタT1を備え、そのグリッド電極とソース電極はどちらも第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子G(N−1)に電気接続され、ドレイン電極は第1ノードQ(N)に電気接続される。

0038

プルアップ部200は、第2トランジスタT2を備え、そのグリッド電極は第1ノードQ(N)に電気接続され、ソース電極はクロック駆動信号CKNに電気接続され、ドレイン電極は出力端子G(N)に電気接続される。

0039

昇圧部300は、コンデンサCbを備え、コンデンサCbの一端は第1ノードQ(N)に電気接続され、他端は出力端子G(N)に電気接続される。

0040

プルダウン保持回路部500は、第1ノードQ(N)、出力端子G(N)、直流定電圧高電位H、第1直流定電圧低電位VSS1、第2直流定電圧低電位VSS2、第3直流定電圧低電位VSS3に電気接続される。具体的には、プルダウン保持回路部500は、第3トランジスタT3、第4トランジスタT4、第5トランジスタT5、第6トランジスタT6、第7トランジスタT7、第8トランジスタT8、第9トランジスタT9、第10トランジスタT10、第12トランジスタT12、第13トランジスタT13を備える。第3トランジスタT3のグリッド電極とソース電極はどちらも直流定電圧高電位Hに電気接続され、ドレイン電極は第5トランジスタT5のソース電極に電気接続される。第4トランジスタT4のグリッド電極は第3トランジスタT3のドレイン電極に電気接続され、ソース電極は直流定電圧高電位Hに電気接続され、ドレイン電極は第2ノードP(N)に電気接続される。第5トランジスタT5のグリッド電極は第1ノードQ(N)に電気接続され、ソース電極は第3トランジスタT3のドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位VSS1に電気接続される。第6トランジスタT6のグリッド電極は第1ノードQ(N)に電気接続され、ソース電極は第2ノードP(N)に電気接続され、ドレイン電極は第8トランジスタT8のグリッド電極に電気接続される。第7トランジスタT7のグリッド電極は第1ノードQ(N)に電気接続され、ソース電極は第2ノードP(N)に電気接続され、ドレイン電極は第8トランジスタT8のソース電極に電気接続される。第8トランジスタT8のグリッド電極は第6トランジスタT6のドレイン電極に電気接続され、ソース電極は第7トランジスタT7のドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位VSS3に電気接続される。第9トランジスタT9のグリッド電極は第6トランジスタT6のドレイン電極に電気接続され、ソース電極は第10トランジスタT10のグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位VSS3に電気接続される。第10トランジスタT10のグリッド電極とソース電極はどちらも直流定電圧高電位Hに電気接続され、ドレイン電極は第7トランジスタT7のドレイン電極に電気接続される。第12トランジスタT12のグリッド電極は第2ノードP(N)に電気接続され、ソース電極は第1ノードQ(N)に電気接続され、ドレイン電極は第2直流定電圧低電位VSS2に電気接続される。第13トランジスタT13のグリッド電極は第2ノードP(N)に電気接続され、ソース電極は出力端子G(N)に電気接続され、ドレイン電極は第1直流定電圧低電位VSS1に電気接続される。

0041

第1プルダウン部400は、第14トランジスタT14を備え、第14トランジスタT14のグリッド電極は、第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子G(N+1)に電気接続され、ソース電極は第1ノードQ(N)に電気接続され、ドレイン電極は第2直流定電圧低電位VSS2に電気接続される。

0042

図2に示すように、前記GOA回路の第1級接続関係において、第1トランジスタT1のグリッド電極とソース電極は、どちらも回路の起動信号端子STVに電気接続される。

0043

図3に示すように、前記GOA回路における最後の級の接続関係において、第14トランジスタT14のグリッド電極は、回路の起動信号端子STVに電気接続される。

0044

特に説明すべき点として、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路は、直流定電圧高電位H及び3つの直流定電圧低電位VSS1とVSS2とVSS3を設け、3つの直流定電圧低電位は順番に下がる、すなわち、第3直流定電圧低電位VSS3<第2直流定電圧低電位VSS2<第1直流定電圧低電位VSS1である。3つの直流定電圧低電位VSS1、VSS2、VSS3は、一般にそれぞれ単独で制御されることによって、異なる電位の調節を行いやすい。

0045

プルダウン保持回路部500は、高低電位逆算設計を採用する。第3トランジスタT3、第4トランジスタT4、第5トランジスタT5、第6トランジスタT6、第7トランジスタT7は、順方向電位を提供し、第12トランジスタT12と第13トランジスタT13のオンを制御する。第8トランジスタT8と第9トランジスタT9は、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードP(N)を第3直流定電圧低電位VSS3の電位にまで下げ、第10トランジスタT10を比較的しっかりとオフにする。作動していないときには、
直流定電圧高電位Hによって第2ノードP(N)に適当な高さの高電位を提供し、第1ノードQ(N)と出力端子G(N)を低電位に保ち、2つのリップル(Ripple)電圧を除去する。第4トランジスタT4と、第7トランジスタT7と、第8トランジスタT8は、直列接続されており、漏れ電流を防止することができる。

0046

具体的には、プルダウン保持回路部500における第3トランジスタT3、第4トランジスタT4は、直流定電圧高電位Hに制御され導通状態であり、作動していないとき、第5トランジスタT5、第6トランジスタT6、第7トランジスタT7は切断され、第4トランジスタT4が第2ノードP(N)に直流定電圧高電位Hを提供することによって、第2ノードP(N)が高電位の時、第12トランジスタT12と第13トランジスタT13はどちらも導通し、第12トランジスタT12によって第1ノードQ(N)の電位を第2直流定電圧低電位VSS2にまでプルダウンし、第13トランジスタT13によって出力端子G(N)の電位を第1直流定電圧低電位VSS1にまでプルダウンする。作動中、第5トランジスタT5、第6トランジスタT6、第7トランジスタT7のグリッド電極は、第1ノードQ(N)から送信された高電位であり、第5トランジスタT5、第6トランジスタT6、第7トランジスタT7はどれも導通する。第5トランジスタT5は、第4トランジスタT4のグリッド電極の電位を第1直流定電圧低電位VSS1にまでプルダウンし、第4トランジスタT4は切断され、第2ノードP(N)に直流定電圧高電位Hを提供しなくなる。同時に、第6トランジスタT6は、第2ノードP(N)から送信された直流定電圧高電位Hを受信するとともに、この直流定電圧高電位Hを第8トランジスタT8と第9トランジスタT9のグリッド電極に送信する。この時、第7トランジスタT7と第8トランジスタT8はどちらも導通し、第7トランジスタT7と第8トランジスタT8によって、第2ノードP(N)の電位をさらに低い第3直流定電圧低電位VSS3にまでプルダウンする。同時に、第9トランジスタT9も導通状態であり、第9トランジスタT9が第10トランジスタT10のグリッド電極の電位を第3直流定電圧低電位VSS3にまでプルダウンすることによって、第10トランジスタT10をしっかりとオフにすることができる。

0047

プルダウン保持回路部500は、直流定電圧高電位H、及び3つの直流定電圧低電位であるVSS1、VSS2、VSS3を組み合わせることで、低温ポリシリコン半導体薄膜トランジスタ自体の閾値電圧が比較的低く、閾値以下の領域における振幅が比較的小さい等の特性がGOA駆動回路に与える影響、特に、漏れ電流の問題によるGOAの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決し、効果的に第1ノードQ(N)と出力端子G(N)を低電位に保つ。

0048

昇圧部300は、作動中に第1ノードQ(N)の電位を上げる。

0049

第1プルダウン部400は、作動していないときに第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子G(N+1)に基づいて第1ノードQ(N)の電位を第2直流定電圧低電位VSS2にまでプルダウンすることによって、すぐに第1ノードQ(N)の電位をプルダウンする目的を達成することができる。

0050

前記GOA回路において、出力端子の出力信号は、前から後ろの級への発信信号であり、第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子G(N−1)と第N級GOAユニットの出力端子G(N)の進行において、後ろの級に送信することによって、TFTの数を減らすことができ、効果的に配置(Layout)と消費電力の節約の目的を達成することができる。

0051

図4図5は、それぞれ2種類の本発明における低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路の波形設定とキーノードの出力オシログラムである。図4に示すように、クロック駆動信号CKNの波形デューティ比は、図5に示すクロック駆動信号CKNの波形デューティ比と異なる。図4図5において、CK1N、CK2Nは、それぞれ第1クロック駆動信号と第2クロック駆動信号を表す。図から分かる通り、クロック駆動信号CKNの波形デューティ比は、50/50より小さい。第1ノードQ(N)の信号出力波形は"凸"の字の形であり、出力端子G(N)は正常に出力される。

0052

要約すると、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第1直流定電圧低電位と、第2直流定電圧低電位と、第3直流定電圧低電位と、第1直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がGOA回路に与える影響、特に、漏れ電流の問題によるGOAの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路においてプルダウン保持回路部が作動していないときに第2ノードの電位が比較的高い電位にならない問題を解決し、効果的に第1ノードと出力端子を低電位に保つ。

0053

上述は、本領域の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、変化や変形は全て本発明の特許請求範囲に属するものとする。

0054

100プルアップ制御部
200 プルアップ部
400 第1プルダウン部
500 プルダウン保持回路部
300 昇圧部
T1 第1トランジスタ
T2 第2トランジスタ
T3 第3トランジスタ
T4 第4トランジスタ
T5 第5トランジスタ
T6 第6トランジスタ
T7 第7トランジスタ
T8 第8トランジスタ
T9 第9トランジスタ
T10 第10トランジスタ
T12 第12トランジスタ
T13 第13トランジスタ
T14 第14トランジスタ
G(N)出力端子
Q(N) 第1ノード
P(N) 第2ノード
Cbコンデンサ
H直流定電圧高電位
VSS1 第1直流定電圧低電位
VSS2 第2直流定電圧低電位
VSS3 第3直流定電圧低電位
CKNクロック駆動信号
CK1N 第1クロック駆動信号
CK2N 第2クロック駆動信号
STV 起動信号端子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

この 技術と関連性が強い技術

該当するデータがありません

この 技術と関連性が強い法人

該当するデータがありません

この 技術と関連性が強い人物

該当するデータがありません

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ