図面 (/)

技術 電子部品モジュール、及び電子部品モジュールの製造方法

出願人 太陽誘電株式会社
発明者 北崎健三甲斐岳彦島村雅哉青木幹雄三ヶ田仁伊藤泰治
出願日 2017年3月30日 (3年1ヶ月経過) 出願番号 2017-067067
公開日 2018年11月1日 (1年6ヶ月経過) 公開番号 2018-170421
状態 未査定
技術分野 半導体容器とその封止 電場又は磁場に対する装置又は部品の遮蔽
主要キーワード GND配線パターン 低真空化 仮想エリア 空間容量 シールドメタル Siインターポーザ 素子配置領域 ベタグランド
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年11月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュール及びその製造方法を提供する。

解決手段

導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面露出するコンタクト部と、前記封止部の上面と、前記封止部の側面と、から成る所定の前記角部を切除して形成される切除部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を備え、前記切除部は、前記コンタクト部が前記シールド膜で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域である。

概要

背景

半導体装置から発生するEMI(Electro Magnetic Interference)を抑制するために、表面に電磁シールドが形成された半導体パッケージが知られている。この種の半導体装置の製造においては、例えば、集合基板から個片化された複数の半導体パッケージを所定の間隔で搬送キャリア上に配列及び固定したうえで、スパッタリングなどの成膜手段によってシールド膜を形成する(例えば特許文献1)。

概要

集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュール及びその製造方法を提供する。導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面露出するコンタクト部と、前記封止部の上面と、前記封止部の側面と、から成る所定の前記角部を切除して形成される切除部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を備え、前記切除部は、前記コンタクト部が前記シールド膜で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域である。

目的

本発明は、集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュール及び電子部品モジュールの製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面露出するコンタクト部と、前記封止部の上面と、前記封止部の側面と、から成る所定の前記角部を切除して形成される切除部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を備え、前記切除部は、前記コンタクト部が前記シールド膜で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域であることを特徴とする電子部品モジュール

請求項2

前記基板は、前記導電性パターンが設けられ、前記電子部品が配置される無線領域と、アンテナとなる配線パターンが配置されるアンテナ領域と、を有し、前記電子部品は、前記導電性パターンと電気的に接続され、前記無線領域に設けられる無線回路用の部品であり、前記切除部は、前記アンテナ領域の上であることを特徴とする請求項1に記載の電子部品モジュール。

請求項3

前記切除部は、前記電子部品の上側に形成されることを特徴とする請求項1又は請求項2に記載の電子部品モジュール。

請求項4

前記コンタクト部は、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した前記垂直面と、前記垂直面に連続する水平面を有することを特徴とする請求項1乃至請求項3の何れか一項に記載の電子部品モジュール。

請求項5

前記コンタクト部は、前記導電性パターンと電気的に接続され、前記基板の表層または内層に設けられる電極、前記電極の上層または下層を接続するように設けられるビア、または前記電極の上層または下層に設けられるスルーホール、のうち少なくとも一つから成ることを特徴とする請求項1乃至請求項4の何れか一項に記載の電子部品モジュール。

請求項6

前記コンタクト部の前記電極は、ベタグランドから成ることを特徴とする請求項4又は請求項5に記載の電子部品モジュール。

請求項7

前記ビアまたはスルーホールは、前記封止部の側面に対応する部分に、ランダムに、複数設けられるか、または、複数個が列を成して設けられることを特徴とする請求項5又は請求項6に記載の電子部品モジュール。

請求項8

前記コンタクト部は、前記垂直面と前記水平面との境目湾曲面を有することを特徴とする請求項4乃至請求項7の何れか一項に記載の電子部品モジュール。

請求項9

前記封止部の前記上面における前記シールド膜の膜厚t1と、前記コンタクト部の前記水平面における前記シールド膜の膜厚t2と、前記封止部の前記側面における前記シールド膜の膜厚t3と、前記コンタクト部の前記湾曲面における前記シールド膜の膜厚t4とは、t1>t3で、t2>t3またはt4>t3の関係を満たすことを特徴とする請求項8に記載の電子部品モジュール。

請求項10

第1絶縁性基板の上に電子部品が配置される素子配置領域を複数配置して形成され、隣り合う前記素子配置領域の間にダイシング領域を有し、前記電子部品が設けられた表面を絶縁材料で被覆する封止部を有する第2絶縁性基板を用意し、前記ダイシング領域を研削装置研削して第1溝を形成することで、前記素子配置領域を囲むように前記封止部の側面を形成し、大気圧よりも低真空雰囲気内において、前記封止部の表面および前記側面に、導電性材料を成膜させてシールド膜を形成し、前記ダイシング領域をさらに研削して前記第2絶縁性基板を分離して電子部品モジュールを生成する電子部品モジュールの製造方法であって、前記第1絶縁性基板の表面を研削して前記第1絶縁性基板の側面が露出するように、前記封止部に前記第1溝を形成し、前記封止部の表面側に、前記第1溝と連続して、前記第1溝よりも幅が広く、かつ前記第1溝よりも深さが浅い第2溝を形成し、前記低真空雰囲気内において前記導電性材料が前記第2溝を通過するようにして、前記第1絶縁性基板の側面に前記シールド膜を形成させることを特徴とする電子部品モジュールの製造方法。

請求項11

前記導電性材料は、蒸着スパッタリングまたはCVDにより生成されることを特徴とする請求項10に記載の電子部品モジュールの製造方法。

請求項12

前記第2溝は、前記第1溝の幅の長さに対して、前記第1溝の底面から前記第2溝の底面までの前記側面の長さが、2倍以下となるように、形成されることを特徴とする請求項10又は請求項11に記載の電子部品モジュールの製造方法。

請求項13

前記基板は、Siインターポーザであり、Si基板の上層には、導電パターン無機系絶縁材料により絶縁処理されてなる請求項4乃至請求項9の何れか一項に記載の電子部品モジュール。

請求項14

前記切除部は、前記コンタクト部が形成される側面とは反対の側面に形成される請求項1または請求項2に記載の電子部品モジュール

技術分野

0001

本発明は、電子部品モジュール、及び電子部品モジュールの製造方法に関する。

背景技術

0002

半導体装置から発生するEMI(Electro Magnetic Interference)を抑制するために、表面に電磁シールドが形成された半導体パッケージが知られている。この種の半導体装置の製造においては、例えば、集合基板から個片化された複数の半導体パッケージを所定の間隔で搬送キャリア上に配列及び固定したうえで、スパッタリングなどの成膜手段によってシールド膜を形成する(例えば特許文献1)。

先行技術

0003

特開2010−212410号公報

発明が解決しようとする課題

0004

しかしながら、個片化された半導体パッケージの搬送キャリアへの配列及び固定は手間である。また、半導体パッケージを搬送キャリアの上で、所定の間隔だけ空けて配置するため、生産性が低下する。更に、成膜手段によっては、成膜材料が半導体パッケージの裏面に回り込み、品質低下の原因となる。またダイシング装置で個片化すると、基板の側面に露出するグランド電極は、その面積が限られ、コンタクト抵抗が上昇する問題があった。

0005

そこで、本発明は、集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュール及び電子部品モジュールの製造方法を提供することを目的とする。本発明のこれら以外の目的は、明細書全体の記載を通じて明らかにされる。

課題を解決するための手段

0006

本発明の一実施形態に係る電子部品モジュールは、導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面に露出するコンタクト部と、前記封止部の上面と、前記封止部の側面と、から成る所定の前記角部を切除して形成される切除部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を備え、前記切除部は、前記コンタクト部が前記シールド膜で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域である。

発明の効果

0007

本発明によれば、集合基板の状態でシールド膜を形成することができるため、電子部品モジュールの生産性を向上させることができる。

図面の簡単な説明

0008

第1実施形態に係る電子部品モジュールの概略図である。
第1実施形態に係る電子部品モジュールの変形例を示す概略図である。
第1実施形態に係る電子部品モジュールにアンテナ領域を設けた概略図である。
図1の電子部品モジュールの製造過程のうち、集合基板に電子部品を載置する工程を示す概略図である。
図1の電子部品モジュールの製造過程のうち、集合基板及び電子部品を絶縁材料で封止する工程を示す概略図である。
図1の電子部品モジュールの製造過程のうち、第1溝を形成する工程を示す概略図である。
図1の電子部品モジュールの製造過程のうち、第2溝を形成する工程を示す概略図である。
図1の電子部品モジュールの製造過程のうち、シールド膜を成膜する工程を示す概略図である。
図1の電子部品モジュールの製造過程のうち、電子部品モジュールを個片化する工程を示す概略図である。
図6及び図7に示す第1溝及び第2溝の形成工程を詳細に示す図である。
図8に示すシールド膜の成膜工程を詳細に示す図である。
第2実施形態に係る電子部品モジュールの概略図である。
図12の電子部品モジュールの内部に形成されたビア(またはスルーホール)を上面側から見た位置関係を示す図である。
第2実施形態に係る電子部品モジュールにベタグランドを用いた概略図である。
第3実施形態に係る電子部品モジュールの概略図である。
第4実施形態に係る電子部品モジュールの概略図である。
図16の電子部品モジュールの製造工程のうち、第1溝及び第2溝の形成工程を詳細に示す図である。
図16の電子部品モジュールの製造工程のうち、シールド膜の成膜工程を詳細に示す図である。

実施例

0009

以下、適宜図面を参照し、本発明の様々な実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。

0010

以下の説明では、便宜上、次のような座標軸を用いることとする。つまり、Z軸の正方向を鉛直上向きとする。Y軸の正方向を、Z軸に直交するとともに図面の紙面を手前から奥に向かう方向とする。X軸を、Y軸及びZ軸に直交する方向とする。したがって、上及び下と言う場合はZ軸の正及び負側を、右及び左という場合はX軸の正及び負側を、それぞれ意味することになる。

0011

===第1実施形態===
==電子部品モジュール1の構造==
図1図2を参照して、第1実施形態に係る電子部品モジュール1の構造を説明する。図1図2は、第1実施形態に係る電子部品モジュール1の概略図である。

0012

電子部品モジュール1は、図1に示すように、基板10、電子部品20、封止部30、コンタクト部40、切除部50及びシールド膜60を有する。

0013

<<基板10>>
基板10は、例えば、樹脂アルミナガラスセラミック複合材料のような絶縁材料で形成され、導電性パターン11(例えばグランド配線やVccなど)を内部に有する。言うまでもなく、導電性パターン11の一部は、例えばGNDに接続されている。

0014

基板10は、異なる層に形成されたGND配線パターン同士を電気的に接続するビア53を有している。ここで、ビア53は、電極上層または下層に設けられたスルーホールでもよいし、ビアおよびスルーホールでもよく、以下、ビア53というときは、スルーホールを含むものとする。

0015

さらに、基板10は、電極52を有する。電極52は、基板10の内部(内層)に形成されてもよいし、基板10の表面(例えば上面)に形成されてもよい。なお、電極52は、グランド配線であってもよい。また、基板10は、例えば、電子部品モジュール1の下面側に、例えばGNDに接続するための端子51を有する。尚、基板は、Siなどの半導体材料を使っても良い。所謂、シリコンインターポーザである。Si基板は、実装されるICと熱膨張係数がほぼ一致しているから、最近多用されている。Si基板は、中にPN接合からなる半導体素子が内蔵されても良い。このSi基板の上には、少なくとも一層の導電パターンが形成され、これらは、下層に設けられた無機系の絶縁膜絶縁処理されている。例えばSiO2、SiNxなどである。図1で説明すれば、基板10が、Si基板の上に積層されたものである。

0016

<<電子部品20>>
電子部品20は、例えば、基板10の上面側に設けられている。ここでは、電子部品20は、図1(b)の様に、半導体チップのほか、例えば抵抗インダクタキャパシタのような受動素子を含んでもよい。またフィルタなどでも良い。後述するが半導体チップは、一般に高背、チップ抵抗チップコンデンサは、低背とすれば、この低背の素子の上は、空きスペースとなり、切除部50の位置として活用が可能である。

0017

<<封止部30>>
封止部30は、電子部品20および基板10を覆う保護部材である。封止部は、例えばエポキシ樹脂シアネート樹脂のようなモールド用の熱硬化性樹脂を用いて形成されている。封止部30は、上面31と、その上面31の縁部から下方に延びる側面32と、を含む。したがって、上面31と側面32との接続部は、角部33を構成することになる。

0018

<<コンタクト部40>>
コンタクト部40は、ダイシングにより露出した電極52により形成される、垂直な面を有する部分である。また、コンタクト部40は、端子51や導電性パターン11と電気的に接続されている。コンタクト部40は、電極52を介して、例えば端子51や導電性パターン11を通じてGNDに電気的に接続される。

0019

<<切除部50>>
切除部50は、封止部30の上面31と側面32とから成る角部33(上面31と側面32との接続部、あるいは上面31の縁部とも言える)を切除して形成される。切除部50は、コンタクト部40がシールド膜60で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電材料を通過させる領域(空間)である。本実施形態において、角部33は、図1や図2に示す点線で示す仮想エリアであり、封止部30の上面の周囲に位置し、下方に凹んだり、傾斜している部分である。

0020

切除部50は、溝のような形状を呈しているが、これに限られず、図2に示すような外側(図2におけるX軸の負側)に向かって傾斜する斜面であってもよい。以下、第2溝というときには、本実施形態における切除部50のような形状のみならず、図2に示すような切除部80のような形状を含むものとする。

0021

このように切除部50を形成することで、導電性材料の飛散粒子は、シールド膜60の成膜工程において、切除部50の空間(領域)を通過できる。つまり、切除部50を設けて空間容量を確保することにより、図11の如く、第1溝71の側面により厚く成膜される。より好ましくは、第1溝71の幅Aに対して、第1溝71の底面から切除部50の底面までの側面の長さ(距離)Bが2倍以下となるように、形成する。これにより、切除部50の存在により飛散粒子が第1溝71に浸入しやすくなり、膜厚の確保ができ、コンタクト部40とシールド膜60とのコンタクト抵抗を低減できる。

0022

さらに、切除部50は、電子部品20の鉛直上方に形成されることが好ましい(不図示)。つまり、上面側から見たときに、切除部50が電子部品320の全部または一部分と重なるように配置されることが好ましい。このような配置により、電子部品モジュール1の小型化およびコスト低減を図ることが可能となる。

0023

したがって、集合基板15上のパッケージ同士の間隔(つまり第1溝71の幅)が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜60を形成することが可能となる。これにより、電子部品モジュール1の生産性を向上できる。なお、スパッタリングなどは、Arにより散乱されるため、切除部50が図7(b)の様に、コンタクト部40の側に設けても良い。しかしながら、飛散物直進性を考慮すると、図7(C)の様にGND電極の露出した側面とは、反対の側面(図では、低背素子20Aがある側)に設けたほうが良い。この状態でシールド膜60を形成し、個片化したものが図1(b)、図2(b)である。この状態では、切除部50を通過する飛散物はコンタクト部により多く到達し、膜厚の確保が可能である。特に、図1(b)、図2(b)では、コンタクト部40の側が、切除部50の側の側面よりも厚くシールド膜60が形成されるため、よりコンタクト抵抗を低減できる。

0024

<<シールド膜60>>
シールド膜60を形成する成膜手法は、蒸着、スパッタリングまたはCVDを用いる。シールド膜60は、封止部30の上面31、側面32、およびコンタクト部40を被覆する導電膜である。シールド膜60は、コンタクト部40に電気的に接続され、電子部品モジュール1の内部で発生する電磁波が外部へ漏出することを抑制する。また逆に、外部からのノイズモジュール内に進入することも無い。

0025

シールド膜60は、例えばCu、Ni、Ti、Au、Ag、Pd、Pt、Fe、Cr、SUSのような導電性金属材料を用いて形成される。また、シールド膜60は、上記金属材料のいずれか複数の材料を用いた合金、あるいは、上記金属材料のいずれか複数の材料を用いた積層膜でもよい。更に、上記金属材料のいずれかを主材料とした合金でも良い。一般には、Cuを主材料として膜の外に、SUSの膜が形成されている。

0026

なお、上記において基板10の上面側に電子部品20が設けられているように説明したが、これに限定されない。例えば、図3に示すように、基板10の上面側には、電子部品20が配置される無線領域100と、アンテナ21となる配線パターンが配設されるアンテナ領域101と、が設けられていてもよい。この場合であっても、コンタクト部40は上述したものと同じように形成される。つまり、この場合、切除部50は、アンテナ上の空間となる。言い換えると、図7に示す第2溝72の部分がアンテナの上の空間部SPとなる。

0027

==電子部品モジュール1の製法==
図4図11を参照しつつ、このような構造を有する電子部品モジュール1の製造方法を説明する。ここで、第1絶縁性基板の一例としての基板10は、第2絶縁性基板の一例としての集合基板15に含まれ、最終的に個片化される基板を言うものとする。

0028

まず、図4のように集合基板15(第2絶縁性基板)を用意する。第2絶縁性基板15は、に基板10の上に電子部品20,20Aが配置される素子配置領域Sを複数配置して形成され、隣り合う素子配置領域Sの間にダイシングラインダイシング領域)DLを有する。続いて図5の如く、電子部品20、20Aが設けられた表面を絶縁材料で被覆する封止部30を有する。電子部品20が高背な部品、電子部品20Aが低背な部品である。例えば電子部品20はICチップ、電子部品20Aは受動部品、チップコンデンサなどである。ICチップやパッケージ単品で封止されても良いし、それ以外の電子部品が配置されても良い。尚、電子部品20Aの配置部分の上から下までは、スペースでも良い。尚、封止部30は、トランスファーモールドで封止された熱硬化型樹脂インジェクションモールドで封止された熱可塑性樹脂、更には、スクリーン印刷ポッティングで形成された絶縁性樹脂でも良い。

0029

次いで、図6のように、ダイシング領域DLを研削装置(ダイシング装置)で研削して溝71(第1溝)を形成することで、素子配置領域Sを囲むように封止部30の側面32を形成する。具体的には、封止部30の表面から基板10の表面まで、または基板の内層までダイシングして、基板10の側面が露出するように第1溝71を形成する。これにより、基板10の側面から露出するコンタクト部40が形成される。尚、この第1溝は、例えば、約350μmである。

0030

第1溝71を形成した後、図7(b)または(c)のように、第2溝72(切除部50)を形成する。第2溝72(切除部50)は、図10のように、封止部30の表面31側に、第1溝71と連続し、第1溝71よりも幅が同じぐらいか広く、かつ第1溝71よりも深さが浅い構造を有する。これにより、後工程において、集合基板15上のパッケージ同士の間隔(つまり第1溝71の幅)が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜60を形成することが可能となる。

0031

そして、図8のように、例えば蒸着、スパッタリングまたはCVDのような真空系の成膜手法を用いて、大気圧よりも低真空雰囲気内において、封止部30の上面31(表面)および側面32に、導電性材料を成膜させてシールド膜60を形成する。その際、図11のように、低真空雰囲気内において飛散した導電性材料が第2溝72(切除部50)を通過するようにして、基板10の側面にシールド膜60を形成させる。好ましくは、第1溝71の幅Aに対して、第1溝71の底面から切除部50の底面までの側面の長さ(距離)Bが2倍以下となるように、形成する。

0032

最後に、図9のように、ダイシング領域DLをさらに研削して集合基板15を分離して個片化された基板10(第1絶縁性基板)より成る電子部品モジュール1を生成する。この様に、一般に用いられるダイシングブレードで第1溝71だけを、図6に示すように形成し、その後に、図7を経ずに、シールド膜60をスパッタリングにより形成すると、溝の幅が狭いため、コンタクト部40まで到達する飛散物の量が少ない状態になる。本発明は、第2溝72により、この飛散物の浮遊スペースを確保でき、更にはアスペクト比が小さくなるため、コンタクト部40に到達する量を増大させることができる。ここで、図7(b)と図7(c)について簡単に説明する。本発明は、切除部50の存在により、コンタクト部40へのシールドメタル付着性を改善したものであり、切除部50の位置は、図7(b)の様にコンタクト部40の上、図7(C)の様に、コンタクト部40の側面と反対側の側面の上、更には図18の様に両側でも良い。しかしながら、飛散物の直進性を考慮すると、図7(c)や図18が好ましい。矢印ARで示すように、切除部50を通過して、コンタクト部に到達するからである。この場合、第2溝72の断面を見て、コンタクト部40側の第1側面は、その第1側面と対向する第2側面よりも、膜厚が厚く付く。または第1側面側のシールド膜の方が、第2側面側のシールド膜よりも、体積が多く付着される。

0033

===第2実施形態===
図12図14を参照して、第2実施形態に係る電子部品モジュール2を説明する。図12は、第2実施形態に係る電子部品モジュール2の概略図である。図13は、図12の電子部品モジュール2の内部に形成されたビア253(またはスルーホール)を上面側から見た位置関係を示す図である。図14は、第2実施形態に係る電子部品モジュール2に於いて、内層の電極252として、基板210の紙面上の上側S1近傍から紙面上の下側S2近傍まで延在するベタグランド254を用いた概略図である。

0034

第2実施形態に係る電子部品モジュール2は、第1実施形態と同様に、基板210、電子部品220、封止部230、コンタクト部240、切除部250及びシールド膜260を有する。ただし、第2実施形態に係る電子部品モジュール2は、コンタクト部240がビア253、スルーホールあるいはベタグランド254を含んで形成されている点において第1実施形態に係る電子モジュール2と異なる。したがって、以下説明においては、コンタクト部240について説明をする。

0035

コンタクト部240は、ダイシングにより露出した電極252やビア253により形成される、垂直な面を有する。また、コンタクト部240は、端子251や導電性パターン211と電気的に接続されている。コンタクト部240は、電極252、ビア253、または、スルーホールのうち、少なくとも一つを有して構成されてよい。つまり、図13に示すように、ダイシングラインDL2が電極252、ビア253またはスルーホールと重なるように形成されると、コンタクト部240が形成される。換言すると、ビア253は、図13に示すように、上面側から見たときにダイシングラインDL2と重なるように配置されている。つまり、コンタクト部240は、電極252、ビア253またはスルーホールを介して、例えば端子251や導電性パターン211を通じてGNDに電気的に接続され、コンタクト部240の数だけコンタクト面積が増大できる。また仮にビア253が前述したベタグランドであれば、この場合もコンタクト面積を拡大できる。

0036

ビア253は、複数設けられている。図13(a)では、ビア253は、ダイシングラインDL2に沿って1列に配置されているが、図13(b)のように、複数の列を形成するように設けられてもよい。ビア253は、必ずしも規則正しく配列される必要はなく、ダイシングラインDL2の近傍に不規則ランダム)に配置されてもよい。この様にすれば、ダイシングブレードの位置がずれても、どこかのビア253(またはスルーホール)がダイシングラインDL2と一致し、コンタクト部240が形成可能である。

0037

図13(a),(b)のいずれの場合でも、ビア253とダイシングラインDL2とを重ならせることにより、電子部品モジュール2の側面からビア253などの導電部露出面積が大きくなる。このため、ビア253などの導電部と後述するシールド膜260とのコンタクト面積が大きくなる。これにより、ビア253などの導電部にシールド膜260が形成されるため、コンタクト部240におけるシールド膜260のコンタクト抵抗を低下させることができる。

0038

さらに、コンタクト部240は、図14に示すように、基板210の内層にベタグランド254を有して構成されていてもよい。なお、ベタグランド254とは、基板20における所定の絶縁層に設けられ、面的な広がりを有するグランド電極である。ここで、ベタグランド254は、紙面上の上側側辺S1より紙面上の下側側辺S2まで延在しているため、露出面積を拡大でき、これにより、コンタクト部240におけるシールド膜260のコンタクト抵抗をより低下させることができる。参考に、図14(b)では、ベタグランド54とダイシングラインDL2との関係を上面から見たときの状況を示す。なお、図14において、ベタグランド254は、基板の表層に設けられているように示しているが、基板210の内層や裏面に設けても良い。

0039

===第3実施形態===
図15を参照して、第3実施形態に係る電子部品モジュール3を説明する。図15は、第3実施形態に係る電子部品モジュールの概略図である。

0040

第3実施形態に係る電子部品モジュール3は、第1,第2実施形態と同様に、基板310、電子部品320、封止部330、コンタクト部340、切除部350及びシールド膜360を有する。ただし、第3実施形態に係る電子部品モジュール3は、コンタクト部340がダイシングにより露出した電極352やビア353により形成される、垂直な面と水平な面を有する点において第1,第2実施形態に係る電子モジュール1,2と異なる。したがって、以下説明においては、コンタクト部340について説明をする。

0041

コンタクト部340は、基板310をハーフダイシングすることにより露出した電極352やビア353により形成される、垂直な面と水平な面を有する部分である。また、コンタクト部340は、電極352、ビア353、または、スルーホールのうち、少なくとも一つを有して構成されてよい。さらに、コンタクト部340は、ベタグランド(不図示)を有して構成されていてもよい。

0042

電極352、ビア353、スルーホール、ベタグランドは、ダイシングによって封止部330から露出することになる。この状態において、コンタクト部340は、封止部330の側面332と連続した基板310の垂直面341(YZ平面に平行な面)と、この垂直面341に連続する基板310の水平面342(XY平面に平行な面)と、を有する。垂直面341と水平面342との間には湾曲面343が介在している。この湾曲面343における湾曲の程度は、用いられる切削装置の刃のり(摩耗具合に応じて変わるところ、後述するシールド膜360の膜厚の関係を満たすことが望ましい。

0043

以下の全ての実施例に言えることであるが、コンタクト部340の水平面342の部分は、ダイシング時に底面に発生するバリでも良い。図15では、水平面342にビア353や電極352が露出するように、基板310の厚み方向の途中で止めているが、完全に削った後も、下に位置するビア353または電極352の削りカス、いわゆるバリが、電極352と一体で水平面42に残っている場合、このバリにシールド膜360が付着されても良い。またダイシングラインの切削は、レーザによる加工でも良い。

0044

上述した成膜手法では、例えば、スパッタリングで成膜した結果を元に説明すれば、水平面342には厚く成膜され、垂直面341には水平面342と比較して薄く成膜されるという特徴を有する。さらに、垂直面341では、−Z方向側ほど薄く成膜される。このような成膜手法の特徴に鑑みると、コンタクト部340の水平面342に、電極352などを露出させることで、シールド膜360を比較的厚く成膜させることができる。また湾曲部343も、垂直面341よりも厚く付くため(尚水平面342よりも薄い)、これにより、コンタクト部340とシールド膜360とのコンタクト抵抗を低減でき、シールド膜360によるEMIの抑制効果を向上できる。

0045

ここで、様々な部位におけるシールド膜360の膜厚は、次のような関係にあることが好ましい。すなわち、封止部330の上面331におけるシールド膜360の膜厚t13と、コンタクト部340の水平面342におけるシールド膜360の膜厚t23と、封止部330の側面332におけるシールド膜360の膜厚t33と、コンタクト部340の湾曲面343におけるシールド膜360の膜厚t43とは、t13>t33で、t23>t33またはt43>t33の関係を満たす。特に低真空化での蒸着やスパッタリングなどの飛散粒子は、直進性があるからであり、そのため湾曲部や水平部があることで、シールド膜の厚さを確保でき、コンタクト抵抗を小さくでき、更には密着性も向上できる。

0046

===第4実施形態===
図16図18を参照して、第4実施形態に係る電子部品モジュール4を説明する。図16は、第4実施形態に係る電子部品モジュール4の概略図である。図17は、図16の電子部品モジュール4の製造工程のうち、第1溝471、第2溝472(切除部450),473(切除部451)の形成工程を詳細に示す図である。図18は、図16の電子部品モジュール4の製造工程のうち、シールド膜460の成膜工程を詳細に示す図である。

0047

第4実施形態に係る電子部品モジュール4は、第1〜第3実施形態と同様に、基板410、電子部品420、封止部430、コンタクト部440、切除部450及びシールド膜460を有するほか、更に切除部451を備える。切除部451は、図16図17に示すように、切除部450とは反対側の角434に形成されている。

0048

切除部451は、例えば、コンタクト部440が形成される垂直面と対向する側面に形成される。つまり図17で説明すれば、第1ブレードDB1で第1溝471を形成し、続いて第2ブレードDB2で、第1溝471よりも幅の広い第2溝473を形成することで、切除部451を形成できる。これにより、図18に示すように、切除部450のみを設ける場合と比較して、直進性を有するスパッタリングの金属粒子が第1溝471の底部により多く浸入できるため、コンタクト部440に対してより厚く成膜できる。

0049

切除部451は、図18に示すように、第1溝471の幅Aに対して、第1溝471の底面から第2溝473(切除部451)の底面までの側面の長さ(距離)Bが2倍以下となるように、形成されることが好ましい。このように切除部451を形成することで、シールド膜460の成膜工程において、導電性材料の飛散粒子が、切除部451によって形成された空間(領域)をより多く通過することができる。特に、矢印ARで示す飛散物は、左隣の電子部品モジュールの切除部451を通過して、右側の電子部品モジュールのコンタクト部440へと向かう。そのため、飛散物の被着率を高められるメリットがある。

0050

切除部450,451のうち少なくとも一方は、電子部品420の鉛直上方に形成されることが好ましい(図16参照)。つまり、上面側から見たときに、切除部450,451のうち少なくとも一方が電子部品420の全部または一部分と重なるように配置されることが好ましい。このような配置を採用することで、電子部品モジュール4の小型化およびコスト低減を図ることが可能となる。

0051

また、切除部450、451の少なくとも一部が電子部品モジュール4の小型化およびコスト低減を図るため、高さ(Z軸方向の長さ)が低い電子部品420を電子部品モジュール4の外周(側面432)の近傍に配置することが考えられる。また電子部品420より低背なチップ抵抗、チップコンデンサが基板の周囲に配置されれば、その上面の少なくも一部が第2溝473からなる切除部451となれば、余分なスペースを用いることなく、実現できる。

0052

===まとめ===
本実施形態によれば、集合基板の状態でシールド膜60(260,360,460)を形成することが可能となり、個片化の後に成膜を行う場合における半導体パッケージの再配列テープ固定が不用である。また、生産性が向上するため製造コスト下げることが可能である。さらに、個片化の後に成膜を行う場合のように成膜材料の基板10(210,310,410)の裏側への回り込みも皆無であり、品質歩留まりが向上する。具体的には、シールド膜を付けてから符号FCの部分をカットして個片化するため、図16の様に、特にFCの近傍やその裏側には、シールド膜460は形成されない。

0053

また、切除部50(250,350,450,451)は、電子部品20(220,320,420)の上側に形成されることが好ましい。このような配置を採用することで、電子部品モジュール1,2,3,4の小型化およびコスト低減を図ることが可能となる。

0054

また、コンタクト部340,440は、導電性パターン311,411と電気的に接続され、封止部330,430の側面332,432と連続した垂直面341,441と、垂直面341,441に連続する水平面342,442を有する。水平面342,442を設けることにより、コンタクト部340,440とシールド膜360,460とのコンタクト抵抗をより低減できる。

0055

また、コンタクト部240,340,440は、導電性パターン211,311,411と電気的に接続され、基板2,3,4の表層または内層に設けられる電極252,352,452、電極252,352,452の上層または下層を接続するように設けられるビア253,353,453、または電極152,252,352,452の上層または下層に設けられるスルーホール、のうち少なくとも一つから成る。かかる実施形態によれば、コンタクト部240,340,440とシールド膜260,360,460との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。

0056

また、コンタクト部240,340,440の電極252,352,452は、ベタグランド254を有して構成されることが好ましい。かかる実施形態によれば、コンタクト部40(140,240,340,440,540)とシールド膜60(160,260,360,460,560)との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。

0057

ビア253,353,453またはスルーホールは、封止部230,330,430の側面232,332,432に対応する部分に、ランダムに、複数設けられるか、または複数個が列を成して設けられる。かかる実施形態によれば、ダイシングする際に、コンタクト部240,340,440がビア253,353,453やスルーホールを有するように形成しやすくなる。

0058

また、コンタクト部340,440は、垂直面33,441と水平面342,442との境目に湾曲面343,443を有することが好ましい。かかる実施形態によれば、シールド膜360,460の十分な膜厚を確保できる。したがって、シールド膜360,460の抵抗を下げることができるとともに、シールド膜360,460が電子部品モジュール3,4から剥がれることを抑制することができるため、電子部品モジュール3,4の品質向上につながる。

0059

また、封止部330,430の上面331,431におけるシールド膜360,460の膜厚t13,t14と、コンタクト部340,440の水平面342,442におけるシールド膜360,460の膜厚t23,t24と、封止部330,430の側面332,432におけるシールド膜360,460の膜厚t33,t34と、コンタクト部340,440の湾曲面343,443におけるシールド膜360,460の膜厚t43,t44とは、t13>t33,t14>t34で、t23>t33,t24>t34またはt43>t33,t44>t34の関係を満たすことが好ましい。かかる実施形態によれば、例えば蒸着、スパッタリング、CVDのような真空系の成膜技術を用いて、十分な膜厚を有するシールド膜360,460を形成することが容易となる。このことは、電子部品モジュール3,4の生産性及び品質の向上に繋がる。

0060

第2溝72(272,372,472,473)は、第1溝71(271,371,471)の幅の長さに対して、第1溝71(271,371,471)の底面から第2溝72(272,372,472,473)の底面までの側面32(232,332,432)の長さが、2倍以下となるように、形成される。かかる実施形態によれば、例えば蒸着、スパッタリング、CVDのような真空系の成膜技術を用いて、十分な膜厚を有するシールド膜60(260,360,460)を形成することが容易となる。

0061

以上本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。

0062

1,2,3,4電子部品モジュール
10,210,310,410基板
11,211,311,411導電性パターン
20,220,320,420電子部品
30,230,330,430封止部
40,240,340,440コンタクト部
41,241,341,441垂直面
42,242,342,442 水平面
50,250,350,450,451切除部
51,251,351,451端子
52,252,352,452電極
53,253,353,453ビア(又はスルーホール)
254ベタグランド
60,260,360,460シールド膜
100無線領域
101 アンテナ領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ