図面 (/)

技術 光電変換装置、光電変換装置の形成方法及び画像形成装置

出願人 株式会社リコー
発明者 佐々朋紘白土寛貴中澤政元
出願日 2017年1月23日 (3年5ヶ月経過) 出願番号 2017-009687
公開日 2018年8月2日 (1年11ヶ月経過) 公開番号 2018-120892
状態 未査定
技術分野 固体撮像素子 ファクシミリ用ヘッド 光信号から電気信号への変換
主要キーワード 多層配置 LVDSインタフェース 受光部群 ホワイトボード装置 端部画素 理想特性 一次元センサ アナログメモリ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年8月2日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

シェーディング及び各画素のS/N比ムラの発生を防止した光電変換装置を提供する。

解決手段

受光領域受光した光の光量に応じた電気信号を形成する受光部と、複数の受光部を物理的に分離する分離部と、分離部上に積層された配線層にそれぞれ設けられた配線とを有する。そして、受光部に対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光部の受光領域をシフトした位置に設けると共に、各配線層の各配線をシフトした位置に設ける。これにより、各受光部に対する光の入射角が異なる場合でも、各受光部の受光光量を同等とすることができ、シェーディング及び各画素のS/N比のムラの発生を防止できる。

概要

背景

スキャナ装置又はスキャナ機能を含む複合機MFP:Multifunction Peripheral)等の画像形成装置においては、画像読み取り部の光電変換素子としてCCD(Charge Coupled Devices)イメージセンサが用いられていた。しかし、近年は、情報処理高速化を図るため、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサが多く用いられている。

CMOSイメージセンサは、CCDイメージセンサと同様に、入射光フォトダイオード(PD)で光電変換する。しかし、CMOSイメージセンサは、PDに蓄積された電荷を、PDに近接して設けられた画素回路ピクセルブロック)で電圧信号に変換して出力する点が、CCDイメージセンサとは異なる。また、CMOSイメージセンサは、CMOSプロセスが使用できることから、ADC(Analog-Digital Converter)等の高速ロジック回路を内蔵させることが可能であり、CCDイメージセンサよりも高速な情報処理を可能とすることができる。

ここで、CMOSイメージセンサは、PDの電荷をフローティングディフュージョンFD)に転送する転送トランジスタ、FDをリセットするリセットトランジスタ後段回路に信号を出力する増幅トランジスタソースフォロワ)等の、複数の回路を画素内に形成する必要がある。このため、画素内には、各回路に駆動信号を供給する信号ライン電源ライングランド(GND)ライン等の複数のライン(配線)が多層配置される。

概要

シェーディング及び各画素のS/N比ムラの発生を防止した光電変換装置を提供する。受光領域受光した光の光量に応じた電気信号を形成する受光部と、複数の受光部を物理的に分離する分離部と、分離部上に積層された配線層にそれぞれ設けられた配線とを有する。そして、受光部に対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光部の受光領域をシフトした位置に設けると共に、各配線層の各配線をシフトした位置に設ける。これにより、各受光部に対する光の入射角が異なる場合でも、各受光部の受光光量を同等とすることができ、シェーディング及び各画素のS/N比のムラの発生を防止できる。

目的

本発明は、上述の課題に鑑みてなされたものであり、シェーディングを低減して、各画素のS/N比のムラを防止可能な光電変換装置、光電変換装置の形成方法及び画像形成装置の提供を目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

受光領域受光した光の光量に応じた電気信号を形成する受光部と、複数の前記受光部を物理的に分離する分離部と、前記分離部上に積層された配線層にそれぞれ設けられた配線とを有し前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けたことを特徴とする光電変換装置

請求項2

前記受光領域は、前記各受光部が、一次元的に並べられた方向である主走査方向にシフトされていることを特徴とする請求項1に記載の光電変換装置。

請求項3

前記主走査方向に沿って並べられた行に相当する前記受光部を、前記主走査方向に対して二次元的に直交する方向である副走査方向に沿って複数行分有し、前記受光領域は、前記副走査方向にシフトされていることを特徴とする請求項1に記載の光電変換装置。

請求項4

前記各行の受光部は、それぞれ異なる色用の受光部であることを特徴とする請求項3に記載の光電変換装置。

請求項5

前記各受光部は、該各受光部と該各受光部の電気信号の処理を行う画素回路とが交互に設けられたギャップ構成を有することを特徴とする請求項3又は請求項4に記載の光電変換装置。

請求項6

前記各受光部は、所定行数分の各受光部を前記副走査方向に沿って並べて設けた受光部群と、前記受光部群の各受光部の電気信号の処理をそれぞれ行う各画素回路を、前記副走査方向に沿って所定行数分並べて設けた画素回路群とを有し、前記受光部群と前記画素回路群とを前記副走査方向に沿って並べて設けたギャップレス構成を有することを特徴とする請求項3又は請求項4に記載の光電変換装置。

請求項7

受光領域で受光した光の光量に応じた電気信号を形成する受光部と、複数の前記受光部を物理的に分離する分離部と、前記分離部上に積層された配線層にそれぞれ設けられた配線とを有する光電変換装置の形成方法であって、前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けて前記光電変換装置を形成することを特徴とする光電変換装置の形成方法。

請求項8

光電変換装置が受光した光の光量に応じて形成した電気信号を用いて、所定の画像形成処理を行う画像形成装置であって、前記光電変換装置は、受光領域で受光した光の光量に応じた電気信号を形成する受光部と、複数の前記受光部を物理的に分離する分離部と、前記分離部上に積層された配線層にそれぞれ設けられた配線とを有し前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けたことを特徴とする画像形成装置。

技術分野

0001

本発明は、光電変換装置、光電変換装置の形成方法及び画像形成装置に関する。

背景技術

0002

スキャナ装置又はスキャナ機能を含む複合機MFP:Multifunction Peripheral)等の画像形成装置においては、画像読み取り部の光電変換素子としてCCD(Charge Coupled Devices)イメージセンサが用いられていた。しかし、近年は、情報処理高速化を図るため、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサが多く用いられている。

0003

CMOSイメージセンサは、CCDイメージセンサと同様に、入射光フォトダイオード(PD)で光電変換する。しかし、CMOSイメージセンサは、PDに蓄積された電荷を、PDに近接して設けられた画素回路ピクセルブロック)で電圧信号に変換して出力する点が、CCDイメージセンサとは異なる。また、CMOSイメージセンサは、CMOSプロセスが使用できることから、ADC(Analog-Digital Converter)等の高速ロジック回路を内蔵させることが可能であり、CCDイメージセンサよりも高速な情報処理を可能とすることができる。

0004

ここで、CMOSイメージセンサは、PDの電荷をフローティングディフュージョンFD)に転送する転送トランジスタ、FDをリセットするリセットトランジスタ後段回路に信号を出力する増幅トランジスタソースフォロワ)等の、複数の回路を画素内に形成する必要がある。このため、画素内には、各回路に駆動信号を供給する信号ライン電源ライングランド(GND)ライン等の複数のライン(配線)が多層配置される。

発明が解決しようとする課題

0005

しかし、このように画素内に各配線を多層配置すると、画素に光が入射する領域(開口領域)が制限される。また、開口領域の大きさは、光の入射角に影響を受ける。このため、CMOSイメージセンサの画素の位置によって光の入射角が異なる場合、シェーディング輝度ムラ感度ムラ)の原因となり、各画素のS/N比信号対雑音比:signal to noise ratio)のムラが発生する問題があった。

0006

本発明は、上述の課題に鑑みてなされたものであり、シェーディングを低減して、各画素のS/N比のムラを防止可能な光電変換装置、光電変換装置の形成方法及び画像形成装置の提供を目的とする。

課題を解決するための手段

0007

上述した課題を解決し、目的を達成するために、本発明は、受光領域受光した光の光量に応じた電気信号を形成する受光部と、複数の受光部を物理的に分離する分離部と、分離部上に積層された配線層にそれぞれ設けられた配線とを有し、受光部に対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光部の受光領域をシフトした位置に設けると共に、各配線層の各配線をシフトした位置に設ける。

発明の効果

0008

本発明によれば、シェーディングを低減して、各画素のS/N比のムラを防止できるという効果を奏する。

図面の簡単な説明

0009

図1は、第1の実施の形態のMFPの横断面図である。
図2は、第1の実施の形態のMFPに設けられているADF及びスキャナ機構の横断面図である。
図3は、第1の実施の形態のMFPのハードウェア構成図である。
図4は、第1の実施の形態のMFPの画像読み取り部のブロック図である。
図5は、画像読み取り部の要部の回路図である。
図6は、画像用見取り部及び周辺の回路の回路図である。
図7は、縮小光学系結像状態を示す図である。
図8は、光電変換素子の構成を示す図である。
図9は、光電変換素子の断面図である。
図10は、配線によるシェーディングの影響が現れた光電変換素子の感度特性を示す図である。
図11は、多層化された配線層を示す図である。
図12は、多層化された配線層による実効感度のばらつきを説明するための図である。
図13は、多層化された配線層により、フォトダイオード上に光の非入射領域が発生している状態を示す図である。
図14は、フォトダイオード上の中央部の画素における入射光の入射状態を示す図である。
図15は、フォトダイオード上の端部近傍の画素における入射光の入射状態を示す図である。
図16は、フォトダイオード上の端部の画素における入射光の入射状態を示す図である。
図17は、フォトダイオードの開口部をシフト処理した場合及びシフト処理しない場合における、画素共通構成部分及び画素固有構成部分を説明するための図である。
図18は、光の入射角にかかわらず、一定の実効感度が得られる第1の実施の形態のMFPの効果を説明するための図である。
図19は、第2の実施の形態のMFPにおける副走査方向から見た状態の光電変換素子の画素構成を示す図である。
図20は、ギャップレス構成の光電変換素子の画素構成を示す図である。
図21は、第2の実施の形態のMFPの光電変換素子におけるG用の画素、G用の画素の上に位置するR用の画素、G用の画素の下に位置するB用の画素にそれぞれ入射光が入射している状態を示す図である。
図22は、副走査方向の各画素における画素共通構成部分及び画素固有構成部分を説明するための図である。

実施例

0010

まず、最初に適用分野の説明をする。光電変換装置及び光電変換装置の形成方法は、画像の読み取りを行う機器の他、光の有無を感知して所定の情報処理を行う機器に適用可能である。具体的には、光電変換装置及び光電変換装置の形成方法は、複合機(MFP:Multifunction Peripheral)のリニアセンサカメラ装置又はビデオカメラ装置オートフォーカス用のラインセンサインタラクティブホワイトボード装置電子黒板)上に書き込まれたれた文字記号又は図形の読み取りを行うラインセンサ等に適用することができる。以下、一例として光電変換装置及び光電変換装置の形成方法を適用したMFP(画像形成装置の一例)の説明をする。

0011

(第1の実施の形態)
(MFPの構成)
まず、図1に、第1の実施の形態のMFPを横から見た状態の図を示す。この図1は、MFPの本体を透視した状態の図となっている。この図1に示すように、MFPは、読み取り装置1及び本体2を有している。読み取り装置1は、自動原稿給機構(ADF:Auto Document Feeder)3、及び、スキャナ機構4を有している。

0012

本体2内には、タンデム方式作像部5、作像部5に給紙部13から搬送路6を介して記録紙を供給するレジストローラ7、光書き込み装置8、定着搬送部9、及び、両面トレイ10を有している。作像部5には、イエロー(Y)、マゼンタ(M)、シアン(C)、ブラック(K)の4色に対応する4本の感光体ドラム11が並設されている。各感光体ドラム11の周囲には、帯電器現像器12、転写器クリーナ、及び、除電器を含む作像要素が配置されている。また、転写器と感光体ドラム11との間には、両者のニップに挟持された状態で駆動ローラ従動ローラとの間に張架された中間転写ベルト14が設けられている。

0013

このように構成されたタンデム方式の画像形成装置では、YMCKの各色に対応する感光体ドラム11に光書き込みを行い、現像器12で各色のトナー毎に現像し、例えばY,M,C,Kの順で中間転写ベルト14上に1次転写する。そして、1次転写により4色が重畳したフルカラーの画像を記録紙に2次転写した後、定着して排紙する。これにより、フルカラーの画像を記録紙上に形成する。

0014

(ADF及びスキャナ機構の構成)
図2は、ADF3及びスキャナ機構4の横断面図である。スキャナ機構4は、上面に原稿を載置するコンタクトガラス15を備えている。また、スキャナ機構4は、原稿露光用光源16及び第1反射ミラー17を備えた第1キャリッジ18と、第2反射ミラー19及び第3反射ミラー20を備えた第2キャリッジ24とを備えている。また、スキャナ機構4は、第3反射ミラー20で反射された光を、光電変換素子21の受光領域上に結像させるためのレンズユニット22を備えている。また、スキャナ機構4は、読み取り光学系等による各種の歪み補正用の基準白板23、及び、シートスルー読取用スリット24を備えている。スキャナ機構4は、光源16からの照射光照明した原稿からの反射光を、光電変換素子21で受光して電気信号(画像データ)に変換して出力する。

0015

ADF3は、コンタクトガラス15に対して開閉可能となるように、図示しないヒンジ部材等を介して本体2に接続されている。ADF3は、複数枚の原稿からなる原稿束27を載置可能な原稿トレイ28を備えている。また、このADF3は、原稿トレイ28に載置された原稿束27から原稿を1枚ずつ分離して、シートスルー読取用スリット25へ向けて自動給送する給送ローラ29を含む分離給送部も備えている。

0016

(原稿の読み取り動作
このような読み取り装置1は、コンタクトガラス15上に載置した原稿の読み取りを行うスキャンモード、及び、ADF3により自動給送される原稿の読み取りを行うシートスルーモードを有している。なお、スキャンモード又はシートスルーモードによる画像読み取り前に、点灯された光源16によって基準白板23を照明し、反射光による画像を光電変換素子21で読み取る。そして、その1ライン分の画像データの各画素のレベルが均一なレベルになるように、シェーディング補正用データを生成して記憶する。記憶されシェーディング補正用データは、以下に説明するスキャンモード又はシートスルーモードで読み取られた画像データのシェーディング補正に用いられる。

0017

スキャンモード時には、第1キャリッジ18及び第2キャリッジ24が、図示しないステッピングモータによって、矢印A方向(副走査方向)に移動して原稿を走査する。このとき、コンタクトガラス15から光電変換素子21の受光領域までの光路長を一定に維持するために、第2キャリッジ24は、第1キャリッジ18の1/2の速度で移動する。

0018

同時に、コンタクトガラス15上に載置された原稿の下面である画像面が、第1キャリッジ18の光源16によって照明(露光)される。すると、その画像面からの反射光が、第1キャリッジ18の第1反射ミラー17、第2キャリッジ24の第2反射ミラー19及び第3反射ミラー20によって順次反射される。そして、第3反射ミラー20による反射光束が、レンズユニット22によって集束され、光電変換素子21の受光領域上に結像される。光電変換素子21は、1ライン毎に受光した光を光電変換して画像データを生成する。画像データは、デジタル化され、ゲイン調整が施されて出力される。画像の読み取りが完了した原稿は、図示しない排出口に排出される。

0019

シートスルーモードの時には、第1キャリッジ18及び第2キャリッジ24が、シートスルー読取用スリット25の下側へ移動して停止する。その後、ADF3の原稿トレイ28上に載置された原稿束27の最下位の原稿から順次、給送ローラ29によって矢印B方向(副走査方向)へ自動給送され、シートスルー読取用スリット25の位置を原稿が通過する際に、その原稿の走査が行われる。

0020

この際、自動給送される原稿の下面(画像面)が第1キャリッジ18の光源16によって照明される。すると、その画像面からの反射光が、第1キャリッジ18の第1反射ミラー17、第2キャリッジ24の第2反射ミラー19及び第3反射ミラー20によって順次反射される。そして、第3反射ミラー20による反射光束が、レンズユニット22によって集束され、光電変換素子21の受光領域上に結像される。光電変換素子21は、1ライン毎に受光した光を光電変換して画像データを生成する。画像データは、デジタル化され、ゲイン調整が施されて出力される。画像の読み取りが完了した原稿は、図示しない排紙口に排紙される。

0021

(MFPのハードウェア構成)
次に、図3に、MFPのハードウェア構成を示す。この図3に示すように、MFPは、CPU41、ROM42、RAM43、HDDハードディスクドライブ)44、及びフラッシュメモリ45を備える。また、MFPは、FAXモデム46、操作パネル47、エンジン48、ADF49(図1及び図2に示すADF3に相当)、接続インタフェース(接続I/F)50、画像読み取り部52、及びインターネット等のネットワーク40を介して有線通信又は無線通信を行う通信I/F51を有している。CPU41〜画像読み取り部52は、システムバス18を介して相互に接続されている。

0022

CPU41は、MFPの動作を統括的に制御する。CPU41は、RAM43をワークエリア(作業領域)としてROM42又はHDD44等に格納されたプログラムを実行することで、MFP全体の動作を制御し、コピー機能、スキャナ機能、ファクシミリ機能プリンタ機能等の各種機能を実現する。

0023

エンジン48は、コピー機能、スキャナ機能、及びプリンタ機能等を実現させるための、汎用的な情報処理及び通信以外の処理を行うハードウェアである。エンジン48は、例えば原稿又は名刺等の文字及び画像をスキャンして読み取るスキャナ、用紙等のシート材への印刷を行うプロッタ等を備えている。FAXモデム46は、ファクシミリ通信を行うファクシミリ通信機能を備えている。

0024

(画像読み取り部の構成)
図4に、画像読み取り部52のブロック図を示す。一例ではあるが、画像読み取り部52は、CMOSリニアセンサとなっている。なお、以下一例として、画像読み取り部52は、リニアセンサ(ラインセンサ:一次元センサ)として説明を進めるが、エリアセンサでもよい。

0025

画像読み取り部52は、それぞれ主走査方向に沿って複数並べられた赤色用(R)の画素61R、緑色用(G)の画素61G、青色用(B)の画素61Bを有している。RGBの各画素61R、61G、61Bは、主走査方向と2次元的に直交する方向に並べられて設けられている。また、RGBの各画素61R、61G、61Bは、例えば約7000画素ずつ設けられている。

0026

また、画像読み取り部52は、RGBの各画素61R、61G、61B毎に、それぞれ画素回路(PIX_BLK)61RPB、61GPB、61BPBが設けられている。図4の例は、R用の画素61Rの行、R用の画素回路61RPBの行、G用の画素61Gの行、G用の画素回路61GPBの行、B用の画素61B行、及び、B用の画素回路61BPBの行の順に各色用の画素及び画素回路が並べられて設けられている例である。しかし、R用の画素61Rの行、G用の画素61Gの行、B用の画素61B行、R用の画素回路61RPBの行、G用の画素回路61GPBの行、及び、B用の画素回路61BPBの行の順に各色用の画素及び画素回路を並べて設けてもよい(ギャップレス構成)。このギャップレス構成は、図20を用いて後述する。

0027

また、画像読み取り部52は、アナログメモリ部(AMEM)63、アナログ−デジタル変換部(ADC:Analog-Digital Converter)64、パラレルシリアル変換部(P/S変換部)65、タイミングジェネレータ(TG)66、及び、LVDSインタフェースI/Fを有している。LVDSは、「Low Voltage Differential Signaling(小振幅差動信号方式)」の略記である。TG66は、駆動の基準となる所定周波数クロックを形成して各部に供給する。

0028

このような画像読み取り部52は、各画素61R、61G、61Bに蓄積された電荷を電圧信号に変換し、読み出し線を介してAMEM63に一時的に記憶する。なお、リニアセンサの場合、エリアセンサとは異なり、画素61R、61G、61B毎に、独立して電化が読み出される。このため、読み出し線は画素61R、61G、61B毎に独立して設けられている。

0029

AMEM63に記憶された各画素61R、61G、61Bの電圧信号は、順次、ADC64に供給される。AMEM63で各画素61R、61G、61Bの電圧信号を一時的に記憶することで、各画素61R、61G、61B及び各画素回路61RPB、61GPB、61BPBの動作タイミング露光タイミング)が、RGBの各色で同時となる、いわゆるグローバルシャッタ方式を実現している。

0030

画像読み取り部52は、AMEM63以降はRGBの各画素61R、61G、61Bで1つのADC64を共有し(カラムADC構成)、ADC64で、RGBの各電圧信号を、順次、デジタルデータに変換する。ADC64を複数用いた並列処理を行うことで、動作速度を抑え、リニアセンサの高速化を実現することができる。

0031

ADC64でデジタル化された画素毎の電圧データは、それぞれP/S変換部65に保持され、LVDSI/F67に順次出力される。P/S変換部65は、パラレルに供給される各画素の電圧データを、シリアルの電圧データに変換して出力する。P/S変換部65からのシリアルの電圧データは、LVDSI/F67にて低電圧差動シリアル信号に変換され、後段の回路に出力される。

0032

(画像読み取り部の回路構成
図5は、画像読み取り部52の要部(PD61、画素回路62及びAMEM63)の回路図である。この図5に示すように、各画素は、入射光を光電変換するPD61で構成されている。PD61に蓄積された電荷は、画素回路62に出力され、電圧信号に変換される。画素回路62は、電荷−電圧変換を行うフローティングディフュージョン(FD)、FDをリセットするリセットトランジスタRSを有している。また、画素回路62は、PD61の電荷をFDに転送する転送トランジスタT、及び、後段に信号をバッファリングして出力するソースフォロワ(SF)を有している。

0033

SFからの信号は読み出し配線を介して後段に読み出される。また、画素回路62の後段にはAMEM63が設けられている。AMEM63は、画素を選択する選択スイッチ(SL)、SFにバイアス電流を供給する電流源(Is)、アナログメモリを選択する選択スイッチ(S)、メモリ容量となるコンデンサ(Cs)を有している。AMEM63から出力される信号は、後段のADC64に供給される。

0034

なお、この図5は、1画素に相当する構成を示している。一例として、画像読み取り部52は、メモリ容量となるコンデンサCsへの書き込み動作を、RGBの全画素が一斉に行うグローバルシャッタ方式の画像読み取り部52である。しかし、画像読み取り部52は、コンデンサCsからの読み出し動作以降はシリアル処理となっており、RGBの画素毎に、順次、後段の回路に対する読み出しを行うようになっている。

0035

(MFPの要部の構成)
図6は、画像読み取り部52を含むMFPの要部の回路図である。画像読み取り部52は、原稿からの反射光を、例えばCMOSイメージセンサである光電変換素子21で光電変換処理して生成した画像信号をアナログ−デジタル変換した後、LVDS I/F67、75を介して後段の画像処理部72及びプリンタエンジン48供給する。

0036

画像読み取り部52の光源としては、LED16が用いられている。ドライバ(LED_DEV)71は、タイミングジェネレータ(TG)66により生成されたクロックに基づいて、LED16を点灯制御する。

0037

一方、画像読み取り部52からLVDS I/F67を介して出力される画像データ、同期信号及びクロックは、プリンタエンジン48側のLVDS I/F75に供給される。LVDS I/F75は、画像読み取り部52から供給された画像データを、クロックに基づいてライン同期をとり、例えば10ビットのパラレルの画像データに変換して画像処理部72に供給する。画像処理部72は、画像データに対して、各種画像補正処理を施し、インタフェース(I/F)73を介してプリンタエンジン48に供給する。これにより、画像データの印刷が行われる。

0038

(縮小光学系の問題点)
ここで、画像読み取り部52に設けられている縮小光学系は、原稿からの反射光をレンズユニット22の集光レンズ縮小し、光電変換素子21上に結像する。図7は、縮小光学系により、原稿の主走査中央部、及び、原稿の端部からの反射光が光電変換素子21上に縮小されて結像される様子を示している。また、図7において、実線で示す光は主光線を示し、点線で示す光は、上光線又は下光線を示している。

0039

原稿の主走査中央部からの反射光(主光線)は、レンズユニット22の集光レンズを介して略々垂直に光電変換素子21に入射し、原稿の端部からの反射光は、それぞれの入射角θで光電変換素子21に入射する。集光レンズの焦点距離等で決定される画角が大きいと、この入射角θも大きくなる。また、入射角θは、原稿位置によって異なり、原稿中央付近では小さいが、原稿の中央から離れるに連れ大きくなる。光電変換素子21から見た場合、主走査中央付近の各画素に対する光の入射角θは、略々0度となり、主走査中央から離れるに連れ、入射角θは徐々に大きくなる。そして、光電変換素子21の端部画素に対する光の入射角θが、最も大きな入射角となる。このように、縮小光学系の光電変換素子21に対しては、各画素の位置に応じた入射角の光が入射される。なお、レンズユニット22の集光レンズを例に用いて説明したが、曲面ミラーの場合も同様である。

0040

(光電変換素子の構成)
図8は、光電変換素子21の構成を示している。光電変換素子21は、入射光を光電変換するRGBの各色用のフォトダイオード(PD)21R、21G、21Bと、各色用のPD21R、21G、21Bで蓄積された電荷を電圧信号に変換する画素回路21RPB、21GPB、21BPBとを有している。画素回路21RPB、21GPB、21BPBは、各色のPD21毎に設けられる。画素回路21RPB、21GPB、21BPBは、各PDに蓄積された電荷に対応する電圧信号である画像信号を形成し、各色用の読み出し線を介して後段のPGA(Programmable Gain Amplifier)及びADC64に供給する。

0041

ここで、CMOSリニアセンサの場合、CCDイメージセンサとは異なり、上述の画素回路21RPB、21GPB、21BPBを有している。このため、CMOSリニアセンサの場合、画素回路21RPB、21GPB、21BPBから画像信号の読み出しを行う読み出しラインリセット信号及び転送信号等の制御信号ライン、電源ライン及びグランド(GND)ライン等の、多数のライン(配線)が画素の周りに配置される。PDの周りに多くの配線が設けられると、配線領域を確保するために、PDの面積の縮小化が必要となるため、感度の低下を招く。このため、CMOSリニアセンサでは、複数の配線層を多層化し、各配線層にそれぞれ配線を行うことで、PDの面積を縮小化することなく、配線領域を確保している。

0042

(光の入射角による感度の低下)
図9は、光電変換素子21を主走査方向に沿って切断した状態の断面図である。図9(a)は、PDに対して光が垂直(入射角=0度)に入射した状態を示している。図9(b)は、PDに対して所定の入射角で光が入射した状態を示している。CMOSリニアセンサでは、画素毎にPDが設けられ、各画素を分離する為の画素分離領域(STI:Shallow Trench Isolation)、及び、画素からの信号を読み出す読み出し配線、電源ライン、グランドライン等の配線が、2つの配線層M1、M2のいずれかに形成されている。配線層M1、M2の間は、絶縁膜層となっている。また、配線層の上にはカラーフィルタCFが設けられている。

0043

また、通常、配線はSTI上に設けられる。この配線が存在しない領域を介してPDに光が入射する。すなわち、画素の開口幅(光が照射される範囲の幅)は、光の入射方向に対して、配線が存在しない領域とPDの領域とが重なる領域の幅で決定する。なお、図9(a)及び図9(b)は、配線が存在しない領域の幅とPDの幅とを、同じ幅とした例である。

0044

図9(a)に示すように、光電変換素子21の中央部の画素に入射する光は、略々垂直に入射するため、開口幅(Wc)はPD全域となる。これに対して、光電変換素子21の端部の画素に入射する光は、図9(b)に示すように所定の入射角で入射される。このため、図9(a)に示した中央部の画素の開口幅(Wc)に対して、非入射領域(Wd)の分、減少した開口幅(We)となる(Wc>We)。これは、所定の入射角で入射した光が、図9(b)に示すように配線層M2の配線M2L1で反射し、PD上に光が入射しない領域である非入射領域(Wd)を形成するためである。

0045

このような非入射領域(Wd)は、配線数(配線層)が多いほど形成され易くなる。また、エリアセンサの場合、1列に1本の読み出し配線を設けるが、リニアセンサの場合、画素毎に読み出し配線を設ける。このため、リニアセンサの方が、PD間に設ける配線数が多くなる。従って、リニアセンサには、非入射領域(Wd)が、より多く現れる。

0046

このような非入射領域(Wd)が形成されると、中央画素から端部画素にかけて感度が低減するシェーディング(輝度ムラ、感度ムラ)が発生する。シェーディングが発生すると、各画素のS/N比のムラとなり画質劣化する。さらに、近年のレンズ系は、小型化による短焦点化が進んでいる。このため、シェーディングを防止することは重要である。

0047

図10に、配線によるシェーディングの影響が現れた光電変換素子21の感度特性を示す。図10(a)は、横軸が光電変換素子21の主走査方向に沿った各画素の画素番号であり、縦軸が各画素の実効感度(受光レベル)となっている。また、図10(a)に点線で示す特性は、光電変換素子21の理想特性であり、これに対して、実線で示す特性が、シェーディングが発生している感度特性である。なお、実際には、いわゆるコサイン4乗則等による、レンズ起因の周辺光量落ちが発生するが、図10においては、配線による光量落ち以外の減衰分は除外した特性を示している。

0048

図10(a)からわかるように、縮小光学系のCMOSセンサの場合、画素への光入射角に応じて配線により上述の非入射領域が形成されるため(配線により入射光が反射するため)、光電変換素子21の中央の画素から離れた位置に形成された画素ほど、受光感度が低下する。

0049

また、図10(b)は、横軸が光の入射角であり、縦軸が各画素の実効感度となっている。また、図10(b)に点線で示す特性は、光電変換素子21の理想特性であり、これに対して、実線で示す特性が、シェーディングが発生している感度特性である。この図10(b)からわかるように、光の入射角が大きくなるに連れ、感度低下が大きくなり、シェーディングの影響が大きくなる。

0050

また、各画素への入射光量が変化することで、濃淡のムラが発生することが懸念されるが、通常、後段の画像処理回路シェーディング補正処理が施されるため、最終的な画像に濃淡のムラが現れる不都合は軽減される。しかし、画素への入射光量で変化する各画素のS/N比は、電気的なシェーディング補正処理では補正することは困難である。このため、光電変換素子21側で機械的に(物理的に)シェーディングを低減しておくことが重要となる。

0051

(配線層の増加により悪化するシェーディング)
上述のように、CMOSリニアセンサの場合、画素回路21RPB、21GPB、21BPBから画像信号の読み出しを行う読み出しライン、制御信号ライン、電源ライン及びグランドライン等の、多数のライン(配線)を画素周りに配置するために、多層化した複数の配線層にそれぞれ配線を行う。図11は、多層化された配線層M1〜M3に、それぞれ配線が行われた状態を示している。

0052

この図11からわかるように、配線層が多くなると、非入射領域Wdが大きくなり、シェーディングが悪化する。すなわち、配線層が多くなると、図12(a)に示すように、画素毎の実効感度のばらつきは大きくなる。また、配線層が多くなると、図12(b)に示すように、光の入射角が小さい角度(θ’)であるにもかかわらず、感度低下が発生する。なお、図12(b)の「θ」は、少ない配線層の光電変換素子21において、感度低下が発生し始める光の入射角を示している。近年におけるCMOSリニアセンサの場合、小画素化に伴い、配線層が増加しているため、シェーディングに対する早急な対策が必要である。

0053

(第1の実施の形態の概念
次に、このようなシェーディングの発生及び各画素のS/N比のムラを防止する第1の実施の形態のMFPの概念を説明する。図13(a)は、多層化された配線層M1〜M3により、PD上に光の非入射領域Wdが発生している状態を示す図である。この状態において、光の入射角が「θ」の場合に発生する非入射領域Wdは、以下の数1式〜数3式に示す演算で算出できる。なお、「y」は、配線層の全体的な厚み(配線層M3からSTIまでの距離)である。また、「Wa」は、STIの左端から、配線層M3の配線M3L1の左端までの距離であり、「Wb」は、STIの左端から、垂直入射時における光の入射領域の右端までの距離である。

0054

y/(Wd+Wb+Wa)=tan(90°−θ)・・・(数1式)

0055

(tan(90°−θ))×(Wd+Wb+Wa)=y・・・(数2式)

0056

Wd=y/(tan(90°−θ)−Wa−Wb)・・・(数3式)

0057

非入射領域Wdを小さくするためには、
1.配線層を少なくして、配線層の全体的な厚み「y」を小さくする、
2.光の入射角(90°−θ)を小さくする、又は、
3.非入射領域を小さくする方向に配線をシフトさせる(Wa又はWbを大きくする)、
ことが考えられる。

0058

このうち、「1」及び「2」の手法は、光電変換素子自体の設計を変更し、又は、光学系を変更する等の大規模実現手法が必要となる。また、「3」の手法において、STIの左端から、垂直入射時における光の入射領域の右端までの距離である「Wb」は、固定の距離であるため、実現困難である。

0059

このため、「3」の手法において、STIの左端から、配線層M3の配線M3L1の左端までの距離である「Wa」を大きくする。これにより、非入射領域Wdを小さくすることが可能となる。この場合、最適な条件は、図13(b)に示すように、「y/(tan(90°−θ))=Wa+Wbの場合である。この場合、非入射領域Wdを「0」とすることができる。

0060

(実施の形態の画素構成)
図14図16に、第1の実施の形態のMFP1の光電変換素子21における、主走査方向に沿った各位置の画素の構成を示す。図14図16は、いずれも、各画素を主走査方向に沿って切断した状態の断面図である。また、このうち、図14は、光電変換素子21(光電変換装置の一例)の中央部の画素の断面図である。中央部の画素に対しては、PD(受光部の一例)に対して光が垂直に入射する。また、図16は、光電変換素子21の端部の画素の断面図である。端部の画素のPDに対しては、光が大きな入射角「θ2」でPDに入射する。また、図15は、光電変換素子21の中央部と端部との間の端部近傍の画素の断面図である。端部近傍の画素のPDに対しては、光が小さな入射角「θ1」でPDに入射する。

0061

光電変換素子21は、図14図16に示すように、積層された例えば3層の配線層M1〜M3を有している。光電変換素子21の中央部の画素は、図14に示すように、STI(分離部の一例)に対応する位置に配線を設けている。また、図14に示すように、中央部の画素には、PDに直近の配線層となる第1の配線層M1の配線M1L1と、隣接する画素の第1の配線層M1の配線M1L3との間に相当する開口幅Weの受光領域(開口部)VRが形成されている。

0062

これに対して、光電変換素子21の端部近傍の画素の場合、図15に示すように、斜めに入射する光を受光可能な位置まで受光領域VRをシフトさせて設けている。換言すると、PDの受光領域VRに対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光領域をシフトした位置に設けている。

0063

さらに具体的には、端部近傍の画素の場合、図15に示すように第3の配線層M3の配線M3L1で反射されることなくPDに到達する部分を一方の端部とし、第1の配線層M1の配線M1L3で反射されることなくPDに到達する部分を他方の端部とするように、開口幅Weの受光領域VRの形成位置をシフトする。

0064

これにより、受光領域VRの他方の端部を、第1の配線層M1の配線M1L3の下側に延長して形成したのと同等とすることができる。従って、光電変換素子21の端部近傍の画素は、受光領域VRの幅を変更することなく、入射角θ1で入射する光を受光することができる。

0065

なお、この例では、受光領域VRの他方の端部が、第1の配線層M1の配線M1L3の下側に位置するように、受光領域VRをシフトしてPD上に設けることとした(位置のみをシフトした)。しかし、受光領域VRの他方の端部を、第1の配線層M1の配線M1L3の下側まで、物理的に延長してPD上に形成してもよい。

0066

一方、光電変換素子21の端部の画素の場合、図16に示すように、受光領域VRの他方の端部が、第1の配線層M1の配線M1L3の下側に位置するように、受光領域VRをシフトさせた状態のPDを形成すると共に、大きな入射角で斜めに入射する光を、シフトさせた受光領域VRで受光するように、各配線層M1〜M3の各配線もシフトする。すなわち、端部の画素の場合、PDの受光領域VRに対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、PDの受光領域VR及び各配線層M1〜M3の各配線の「両方をシフト」させている。

0067

具体的には、端部の画素の場合、図16に示すように端部近傍の画素と同様に、受光領域VRの他方の端部が、第1の配線層M1の配線M1L3の下側に位置するように、PDの受光領域VRをシフトさせている。また、端部の画素は、図16に示すように、シフトさせた受光領域VRに対して、大きな入射角θ2(θ1<θ2)の光が反射されることなく受光領域VRに入射するように、各配線層M1〜M3の配線をシフトして設けている。図16の例の場合、第1の配線層M1の配線は距離Wa2分、主走査方向に沿ってシフトされて設けられ、第2の配線層M2、M3の配線は距離Wa1分、主走査方向に沿ってシフトされて設けられている。

0068

これにより、大きな入射角θ2(θ1<θ2)で光電変換素子21の端部の画素に入射される光を、各配線層M1〜M3の配線で反射されることなく受光領域VRに導光して受光することができる。このため、シェーディングの発生を防止できる。

0069

このように、実施の形態のMFPは、光の入射角に応じて、PDの受光領域VRの位置をシフトすることで、シェーディングの低減を図る。図17(a)は、PDの受光領域VRの位置をシフトしない場合における画素共通構成部分と画素固有構成部分の差異を示す図である。また、図17(b)は、PDの受光領域VRの位置をシフトした場合における画素共通構成部分と画素固有構成部分の差異を示す図である。この図17(a)及び図17(b)において、横方向は主走査方向を示しており、白抜けの部分は画素共通構成部分を示し、斜線網線の部分は画素固有構成部分を示している。斜線又は網線が細かいほど、シフト量が大きいことを意味している。

0070

図17(a)からわかるように、PDの受光領域VRの位置をシフトしない場合は、画素共通構成部分は少なく、画素固有構成部分が大きくなる。そして、端部の画素ほど、受光領域VRのシフト量が大きくなる。これに対して、PDの受光領域VRの位置をシフトした場合、図17(b)に示すように、画素共通構成部分が大きく、画素固有構成部分は小さくなる。また、PDの受光領域VRの位置をシフトした場合、端部の画素における受光領域VRのシフト量も小さくすることができることがわかる。これにより、画素共通構成部分と画素固有構成部分の境界については、受光領域VRをシフトすることで、広角度の光の入射角に対応可能とすることができる。

0071

すなわち、実施の形態のMFPは、図18(a)に示すように、集光レンズの画角(光の入射角)にかかわらず、各画素で一定の実効感度を得ることができ、シェーディングの発生を防止できる。図18(b)に示す入射角θ1は、配線層が増加した場合に実効感度が低下する角度である。光の入射角が所定の入射角(θ≦θ1)までは感度低下は無く、それよりも大きい入射角(θ1<θ≦θ2)では、受光領域VRをシフトすることでシェーディングを低減できる。また、光の入射角がさらに大きい場合(θ2<θ)には、受光領域VRをシフトすると共に、各配線層M1〜M3の配線をシフトする。これにより、大きな入射角の入射光に対応して、シェーディングを低減できる。

0072

このように実施の形態のMFPの光電変換素子21は、光の入射角に応じてPDの受光領域VRの位置をシフトさせ、また、PDの受光領域VRの位置をシフトさせると共に、各配線層M1〜M3の配線の位置をシフトさせる。これにより、配線層が多層化された場合でも、配線で入射光が反射される不都合を防止でき、PDの全画素において、垂直に光が入射される中央部の画素と同等の受光形態で入射光を受光できる。このため、シェーディングの発生を防止できるうえ、各画素のS/N比の均一化を図ることができ、画像の画質等の向上を図ることができる。

0073

また、PDの受光領域VRの位置のシフトと、各配線層M1〜M3の配線の位置のシフトを併用しているため、PDの受光領域VRの位置のシフト量を必要最低限とすることができる。また、上述の併用により、各配線層M1〜M3の配線の位置をシフトする画素の数を、必要最小限の数とすることができる。

0074

(第2の実施の形態)
次に、第2の実施の形態のMFPの説明をする。上述の第1の実施の形態のMFPは、「主走査方向」の各画素に対する光の入射角に応じて、PDの受光領域VRの位置をシフトし、又は、PDの受光領域VRの位置及び各配線層M1〜M3の配線の位置の両方をシフトする例であった。これに対して、第2の実施の形態のMFPは、「副走査方向」の各画素に対する光の入射角に応じて、PDの受光領域VRの位置をシフトし、又は、PDの受光領域VRの位置及び各配線層M1〜M3の配線の位置の両方をシフトする例である。なお、上述の第1の実施の形態と以下に説明する第2の実施の形態は、この点のみが異なる。このため、以下、両者の差異の部分のみ説明し、重複となる説明は省略する。

0075

図19は、光電変換素子21の各画素が一次元的に並べられている方向である主走査方向に対して、二次元的に直交する方向である副走査方向から見た状態の光電変換素子21の画素構成を示す図である。この図19は、RGBの各色用のPD21R、PD21G及び21Gの間に、RGBの各色用の画素回路21RPB、21GPB及び21BPBが設けられているギャップ構成の光電変換素子21の例である。このような光電変換素子21の場合、各PD21R、PD21G及び21Gは、配線によって入射光が反射される不都合を生ずる。

0076

図20は、ギャップレス構成の光電変換素子21を示している。ギャップレス構成の光電変換素子21は、それぞれ行方向(主走査方向)に沿って並べられたR用のPD21Rの行、G用のPD21Gの行及びB用のPD21Bの行を備えた受光部群と、それぞれ行方向(主走査方向)に沿って並べられたR用の画素回路21RPBの行、G用の画素回路21GPBの行及びB用の画素回路21BPBの行を備えた画素回路群と有している。そして、ギャップレス構成の光電変換素子21は、受光部群と画素回路群とを列方向(副走査方向)に沿って並べて設けることで、各色用のPD21R、21G、21Bの間に、各色用の画素回路21RPB、21GPB、21BPBが存在しないギャップレス構成を実現している。

0077

このようなギャップレス構成の光電変換素子21の場合、PD上に配置される配線が図19に示した光電変換素子21よりも密になるため、配線による入射光の反射が発生し易くなり、副走査方向における各色の感度ムラが発生する。

0078

具体的には、各色の画素がRGBの順に副走査方向に沿って設けられており、例えばGの画素に対して垂直(入射角=0)に入射光が入射するように光源が設けられた場合、Gの画素の上側に位置するRの画素と、Gの画素の下側に位置するBの画素に対しては、所定の入射角で光が入射される。このような入射角の違いは、上述のギャップレス構成の光電変換素子21及びギャップを有する光電変換素子21の、いずれにも現れる。ただ、ギャップを有する光電変換素子21の場合、各画素間に画素回路が設けられており、各画素間に距離を有するため、R及びBの各画素に対する入射角は、ギャップレス構成の光電変換素子21よりも大きくなり、上述の各色の感度ムラが発生し易くなる。

0079

このようなことから第2の実施の形態のMFPの場合、図21に示すように、垂直に光が入射されるG用のPD21Gに対して副走査方向に沿って上下に隣接するR用のPD21R及びB用のPD21Bの受光領域VRをシフトすると共に、各配線層M1〜M3の配線の位置をシフトしている。

0080

具体的には、G用のPD21Gの副走査方向に沿った上側に隣接するR用のPD21R、及び、G用のPD21Gの副走査方向に沿った下側に隣接するB用のPD21Bの各受光領域VRを、G用のPD21Gとは反対の方向にシフトさせている。また、シフトさせた各受光領域VRで、入射角θ1又は入射角θ2の入射光をそれぞれ受光するように、各配線層M1〜M3の配線を距離Wa分シフトする。

0081

図22は、副走査方向の各画素における、画素共通構成部分と画素固有構成部分を示している。図22において、白抜けで示すG用の画素が画素共通構成部分を示し、斜線で示すR用及びB用の画素は、受光領域VR及び配線がシフトされた画素固有構成部分を示している。G用の画素に対しては、垂直に入射光が入射するため、受光領域VR及び配線をシフトさせる必要が無く、全て画素共通構成部分となっている。R用の画素及びB用の画素に対しては、入射角θ1又は入射角θ2で入射光が入射するため、受光領域VR及び配線をシフトさせている。なお、R用の画素及びB用の画素に対する入射光の入射方向は反対方向となるため、受光領域VR及び配線をシフトさせる方向は逆方向となっている。

0082

また、以上の説明は副走査方向に対応する構成の説明であったが、第2の実施の形態のMFP1の光電変換素子21は、主走査方向に対しては、上述の第1の実施の形態で説明したように、主走査方向の端部の画素に対して、受光領域VR及び配線のシフト処理が施されている。

0083

このような第2の実施の形態のMFPの光電変換素子21は、副走査方向に沿って光の入射角に差異が生じている場合でも、RGBの各PD21R、21G、21Bで、それぞれ入射角に応じた適正な受光形態で入射光を受光できる。このため、RGBの各画素の感度のばらつきを抑制して、色ムラの発生を防止できる他、上述の第1の実施の形態と同様の効果を得ることができる。

0084

最後に、上述の実施の形態は、一例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。また、実施の形態及び実施の形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

0085

1複合機(MFP)の読み取り装置
2 MFPの本体
21光電変換素子
30撮像
52画像読み取り装置
61フォトダイオード
62画素回路
63アナログメモリ部
64アナログ−デジタル変換部

先行技術

0086

特開2002−170944号公報
特開平11−191867号公報

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 撮像装置」が 公開されました。( 2020/04/30)

    【課題】静止画撮影のためのフリッカーの特徴点を精度よく算出すること。【解決手段】定期的にフリッカー特徴点とフリッカー周期を算出し、フリッカー周期に関する情報から、50Hz/60Hzからのずれやゆらぎを... 詳細

  • キヤノン株式会社の「 撮像装置」が 公開されました。( 2020/04/30)

    【課題】被連続撮影の速度低下を抑えフリッカーレス撮影を行うことが可能な撮像装置を提供すること。【解決手段】撮像光学系により結像された被写体像を取得する撮像手段と、被写体像を撮像する際の蓄積パラメーター... 詳細

  • キヤノン株式会社の「 画像処理装置」が 公開されました。( 2020/04/30)

    【課題】撮像素子から読み出した画像信号と視差信号に対してフリッカ成分を補正する画像処理装置を提供する。【解決手段】第一のフリッカ補正値算出部106は、第一のフリッカ検出部105で検出された画像信号のフ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ