図面 (/)

技術 電子装置

出願人 三菱電機株式会社三菱電機照明株式会社
発明者 大津定治神蔵護山上陽船山信介
出願日 2017年11月29日 (2年7ヶ月経過) 出願番号 2017-228948
公開日 2018年4月5日 (2年2ヶ月経過) 公開番号 2018-057265
状態 特許登録済
技術分野 直流の給配電 非常保護回路装置(断路なし)
主要キーワード 外来サージ 降圧制御回路 対地容量 ノイズ減衰量 回路グランド サージ保護回路 ノイズフィルタ回路 非直線特性
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年4月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

本発明は、LED照明装置としての利用に好適な電子装置に関し、外来サージからの保護とノイズ抑制が可能な回路を備えた電子装置を得ることを目的とする。

解決手段

本発明に係る電子装置は、電源ユニットと、負荷と、を備え、該電源ユニットは、交流電源から電源供給を受ける入力部と、アース端子と、整流回路と、該整流回路の直流出力に接続され、該負荷に電力を供給する回路部と、一端が該整流回路の一方の入力端と接続された第1バリスタと、一端が該整流回路の他方の入力端と接続され、他端が該第1バリスタの他端と接続された第2バリスタと、一端が該第2バリスタの他端と接続され、他端が該アース端子に接続された絶縁性素子と、を備え、該第1バリスタと、該第2バリスタの各々の静電容量は、該電源ユニットと該負荷の対地容量の和の40%以上である。

概要

背景

特許文献1には、雷サージなどの外来サージから機器を保護するサージ保護回路が開示されている。また、電子機器が発生させるノイズによる他の機器への影響または他の機器が発生させるノイズによる電子機器への影響を抑制するために、ノイズに対する規制および規格が設けられている。ノイズ抑制には、一般にノーマルモードチョークコイルコモンモードチョークコイルXコンデンサおよびYコンデンサなどが用いられる。特許文献2には、ノイズ電圧からLEDを保護するための雑防回路が開示されている。

概要

本発明は、LED照明装置としての利用に好適な電子装置に関し、外来サージからの保護とノイズ抑制が可能な回路を備えた電子装置を得ることを目的とする。本発明に係る電子装置は、電源ユニットと、負荷と、を備え、該電源ユニットは、交流電源から電源供給を受ける入力部と、アース端子と、整流回路と、該整流回路の直流出力に接続され、該負荷に電力を供給する回路部と、一端が該整流回路の一方の入力端と接続された第1バリスタと、一端が該整流回路の他方の入力端と接続され、他端が該第1バリスタの他端と接続された第2バリスタと、一端が該第2バリスタの他端と接続され、他端が該アース端子に接続された絶縁性素子と、を備え、該第1バリスタと、該第2バリスタの各々の静電容量は、該電源ユニットと該負荷の対地容量の和の40%以上である。

目的

本発明は、上述の課題を解決するためになされたもので、外来サージからの保護とノイズ抑制が可能な回路を備えた電子装置を得ることを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電源ユニットと、負荷と、を備え、前記電源ユニットは、交流電源から電源供給を受ける入力部と、アース端子と、前記入力部に接続された整流回路と、前記整流回路の直流出力に接続され、前記負荷に電力を供給する回路部と、前記入力部と前記整流回路との間において、一端が前記整流回路の一方の入力端と接続された第1バリスタと、前記入力部と前記整流回路との間において、一端が前記整流回路の他方の入力端と接続され、他端が前記第1バリスタの他端と接続された第2バリスタと、一端が前記第2バリスタの他端と接続され、他端が前記アース端子に接続された絶縁性素子と、を備え、前記第1バリスタと、前記第2バリスタの各々の静電容量は、前記電源ユニットと前記負荷の対地容量の和の40%以上であることを特徴とする電子装置

請求項2

前記第1バリスタと、前記第2バリスタの各々の静電容量は、200pF以上であることを特徴とする請求項1に記載の電子装置。

請求項3

前記回路部は、スイッチ素子と、ダイオードと、を備え、前記対地容量の和は、前記スイッチ素子と、前記ダイオードと、前記負荷の対地容量の和であることを特徴とする請求項1または2に記載の電子装置。

請求項4

前記第1バリスタおよび前記第2バリスタと、前記入力部との間に接続されたノイズフィルタ回路を備えることを特徴とする請求項1〜3の何れか1項に記載の電子装置。

請求項5

前記第1バリスタおよび前記第2バリスタと、前記整流回路との間に接続されたノイズフィルタ回路を備えることを特徴とする請求項1〜3の何れか1項に記載の電子装置。

請求項6

前記ノイズフィルタ回路はコイルを備えることを特徴とする請求項4または5に記載の電子装置。

請求項7

前記絶縁性素子は、容量性素子を備えることを特徴とする請求項1〜6の何れか1項に記載の電子装置。

請求項8

前記容量性素子は第1コンデンサであることを特徴とする請求項7に記載の電子装置。

請求項9

前記容量性素子の静電容量は、前記第1バリスタと前記第2バリスタの各々の静電容量以上であることを特徴とする請求項7または8に記載の電子装置。

請求項10

前記絶縁性素子は、前記容量性素子と並列に接続されたアレスタを備えることを特徴とする請求項7または8に記載の電子装置。

請求項11

前記負荷は光源であり、前記電子装置は照明装置であることを特徴とする請求項1〜10の何れか1項に記載の電子装置。

技術分野

0001

本発明は、LED照明装置としての利用に好適な電子装置に関する。

背景技術

0002

特許文献1には、雷サージなどの外来サージから機器を保護するサージ保護回路が開示されている。また、電子機器が発生させるノイズによる他の機器への影響または他の機器が発生させるノイズによる電子機器への影響を抑制するために、ノイズに対する規制および規格が設けられている。ノイズ抑制には、一般にノーマルモードチョークコイルコモンモードチョークコイルXコンデンサおよびYコンデンサなどが用いられる。特許文献2には、ノイズ電圧からLEDを保護するための雑防回路が開示されている。

先行技術

0003

実開昭63−149152公報
特許第4687826号公報

発明が解決しようとする課題

0004

サージ保護回路および雑防回路を備えることで、製品の性能を向上できる。一般に、サージ保護回路と雑防回路は個別に用意される。サージ保護回路および雑防回路は複数の部品を有するので、サージ保護回路および雑防回路を個別に設けると、製品の小型化および省部品化が妨げられる。

0005

本発明は、上述の課題を解決するためになされたもので、外来サージからの保護とノイズ抑制が可能な回路を備えた電子装置を得ることを目的とする。

課題を解決するための手段

0006

本発明に係る電子装置は、電源ユニットと、負荷と、を備え、該電源ユニットは、交流電源から電源供給を受ける入力部と、アース端子と、該入力部に接続された整流回路と、該整流回路の直流出力に接続され、該負荷に電力を供給する回路部と、該入力部と該整流回路との間において、一端が該整流回路の一方の入力端と接続された第1バリスタと、該入力部と該整流回路との間において、一端が該整流回路の他方の入力端と接続され、他端が該第1バリスタの他端と接続された第2バリスタと、一端が該第2バリスタの他端と接続され、他端が該アース端子に接続された絶縁性素子と、を備え、該第1バリスタと、該第2バリスタの各々の静電容量は、該電源ユニットと該負荷の対地容量の和の40%以上である。

発明の効果

0007

本発明に係る電子装置において、第1バリスタと第2バリスタの各々の静電容量は、電子装置の対地容量の40%以上である。このとき、第1バリスタ、第2バリスタおよび絶縁性素子を備える回路は、外来サージからの保護に加え、ノイズ抑制の効果を備える。

図面の簡単な説明

0008

実施の形態1に係る照明装置回路ブロック図である。
実施の形態1に係る保護回路の回路ブロック図である。
ノイズの減衰量シミュレーションに用いたモデルを示す図である。
実施の形態1に係る保護回路によるノイズの減衰量のシミュレーション結果である。
比較例に係る照明装置の回路ブロック図である。
実施の形態1の第1の変形例に係る照明装置の回路ブロック図である。
実施の形態1の第2の変形例に係る照明装置の回路ブロック図である。

実施例

0009

本発明の実施の形態に係る照明装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

0010

実施の形態1.
図1は、実施の形態1に係る照明装置の回路ブロック図である。本実施の形態に係る照明装置100は、電源ユニット10と光源部20を備える。光源部20は直列に接続された複数の光源21を備える。光源21はLEDである。電源ユニット10は、入力部CN1を備える。入力部CN1は一対の入力端子を備える。一対の入力端子は外部電源である交流電源ACから電源供給を受ける。また、電源ユニット10はアース端子19を備える。アース端子19はアースと接続される。

0011

入力部CN1の入力端子には、保護回路11を介して整流回路DBが接続される。整流回路DBは、交流電源ACから入力される交流電源電圧整流する。整流回路DBの直流出力15、16には回路部1が接続される。電源ユニット10は、出力部CN2を備える。出力部CN2は一対の出力端子を備える。回路部1の出力は、一対の出力端子に接続される。一対の出力端子には、光源部20が接続される。この結果、回路部1の出力電力は光源部20に供給される。

0012

照明装置100は、入力部CN1が始端であり、整流回路DBの入力端13、14を終端とする第1区間に、保護回路11を備える。保護回路11は、直列接続された第1バリスタZ1と第2バリスタZ2を備える。第1バリスタZ1の一端は、入力部CN1と整流回路DBとの間において、整流回路DBの一方の入力端13と接続される。第2バリスタZ2の一端は、入力部CN1と整流回路DBとの間において、整流回路DBの他方の入力端14と接続される。第2バリスタZ2の他端は第1バリスタZ1の他端と接続される。直列に接続された第1バリスタZ1と第2バリスタZ2は、交流電源電圧が供給されるライン41およびライン42の間に接続される。

0013

保護回路11は、さらにアレスタAR1を備える。アレスタAR1は、一端が第2バリスタの他端と接続される。つまり、アレスタAR1は、第1バリスタZ1と第2バリスタZ2の接続点に一端が接続される。アレスタAR1の他端は、アース端子19に接続される。また、保護回路11は、アレスタAR1と並列に接続された第1コンデンサC1を備える。

0014

照明装置100は、筐体を備える。電源ユニット10および光源部20は筐体に取り付けられている。筐体は、安全を考慮してアースに接続されている。

0015

次に、回路部1について説明する。本実施の形態では、回路部1は光源部20を点灯させる点灯回路部である。回路部1は、PFC(Power Factor Correction)コンバータ部と降圧コンバータ部を備える。整流回路DBの直流出力15、16からは脈流電圧が出力される。PFCコンバータ部は、脈流電圧を高電圧に昇圧させ、コンデンサC7を充電する。また、降圧コンバータ部は、コンデンサC7に印加される電圧を光源部20に供給する電圧まで降圧する。

0016

PFCコンバータ部は、昇圧チョッパ回路である。PFCコンバータ部は、コイルT1を備える。コイルT1の一端は整流回路DBの直流出力15に接続される。コイルT1の他端は、ダイオードD2のアノードおよびスイッチ素子Q1のドレインに接続される。本実施の形態ではスイッチ素子Q1はMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)である。ダイオードD2のカソードは、コンデンサC7の正極に接続される。スイッチ素子Q1のソースは整流回路DBの直流出力16と接続される。コンデンサC7の負極はスイッチ素子Q1のソースと接続される。

0017

スイッチ素子Q1のゲートにはPFC制御回路17が接続される。スイッチ素子Q1、コイルT1およびダイオードD2はスイッチング回路61を構成する。PFC制御回路17は、コンデンサC7に印加される電圧が目標の電圧となるようにスイッチ素子Q1をオンオフする。

0018

降圧コンバータ部は、スイッチ素子Q2を備える。本実施の形態では、スイッチ素子Q2はMOSFETである。スイッチ素子Q2のドレインは、コンデンサC7の正極に接続される。スイッチ素子Q2のソースは、ダイオードD3のカソードおよびコイルL5の一端に接続される。ダイオードD3のアノードはコンデンサC7の負極に接続される。コイルL5の他端は、コンデンサC8の正極に接続される。コンデンサC8の負極は、ダイオードD3のアノードと接続される。

0019

スイッチ素子Q2のゲートには降圧制御回路18が接続される。スイッチ素子Q2、コイルL5およびダイオードD3はスイッチング回路62を構成する。降圧制御回路18は、コンデンサC8に印加される電圧が目標の電圧となるようにスイッチ素子Q2をオンオフする。降圧コンバータ部は、光源部20に電力を供給する。ここで、コンデンサC8は、光源部20と並列に接続されている。このため、降圧コンバータ部がスイッチングしても光源部20に平滑電圧を供給できる。

0020

図2は、実施の形態1に係る保護回路の回路ブロック図である。図2を用いて、保護回路11の動作について説明する。便宜上、図2では入力部CN1およびアース端子19は省略されている。まず、外来サージに対する保護動作について説明する。

0021

交流電源ACから交流電源電圧が入力されるライン41、42の間にサージ電圧が印加されたとする。このとき、サージ電圧は第1バリスタZ1と第2バリスタZ2の直列回路の両端に印加される。ここで、バリスタの抵抗値は、電圧に対して非直線特性を備える。バリスタに閾値以上の電圧が印加されると、バリスタは低インピーダンスとなる。

0022

従って、第1バリスタZ1と第2バリスタZ2の直列回路にサージ電圧が印加されると、第1バリスタZ1と第2バリスタZ2は低インピーダンスとなる。このとき、サージ電流は、第1バリスタZ1と第2バリスタZ2の直列回路に流れ、交流電源AC側に戻される。従って、保護回路11に対して交流電源ACと反対側にある回路に印加される電圧の上昇を抑制できる。このため、整流回路DB、回路部1および光源部20をサージ電圧から保護できる。

0023

次に、交流電源電圧が入力されるライン41とアース間にサージ電圧が印加される場合について説明する。このとき、サージ電圧は第1バリスタZ1とアレスタAR1の直列回路の両端に印加される。ここで、アレスタAR1に閾値以上の電圧が印加されると、アレスタAR1が備える放電管放電する。この結果、アレスタAR1に電流が流れる。

0024

従って、第1バリスタZ1とアレスタAR1の直列回路にサージ電圧が印加されると、第1バリスタZ1およびアレスタAR1に電流が流れ易くなる。このとき、サージ電流は、第1バリスタZ1とアレスタAR1の直列回路を介し、アースに流れる。従って、保護回路11に対して交流電源ACと反対側にある回路に印加される電圧の上昇を抑制できる。

0025

交流電源電圧が入力されるライン42とアース間にサージ電圧が発生した場合には、第2バリスタZ2とアレスタAR1の直列回路によって、同様に電圧の上昇が抑制される。以上から、2極の交流電源電圧のうち、どちらの極とアース間にサージ電圧が印加されても、サージ電圧の抑制の効果を同様に得ることができる。

0026

次に、ノイズ抑制の効果について説明する。一般に、ノイズを抑制するために、XコンデンサまたはYコンデンサが用いられることがある。ここで、バリスタは静電容量を備える。このため、バリスタの静電容量を高く設定することにより、ノイズ抑制の効果が得られると考えられる。

0027

ノイズの主な要因は、照明装置100が備える回路部品が発生させる矩形波または揺れ等の非直流の成分である。照明装置100において、スイッチ素子Q1、スイッチ素子Q2、ダイオードD2、ダイオードD3および光源21が非直流の成分を発生させる。従って、スイッチ素子Q1、スイッチ素子Q2、ダイオードD2、ダイオードD3および光源21が主なノイズの要因となる。

0028

スイッチ素子Q1、スイッチ素子Q2、ダイオードD2、ダイオードD3および光源21は、それぞれ対地容量を有する。対地容量は素子とアースの間の浮遊容量である。この対地容量を介して、ノイズが伝播する。従って、スイッチ素子Q1、スイッチ素子Q2、ダイオードD2、ダイオードD3および光源21の対地容量に対する第1バリスタZ1および第2バリスタZ2の静電容量の大きさが、ノイズ抑制の効果に影響するものと考えられる。

0029

ノイズ抑制の効果が得られるバリスタの静電容量を算出するために、まず、照明装置100の対地容量を測定した。上述したように、照明装置100の対地容量はノイズの主要因となる素子について考慮すればよい。各々の素子の対地容量は、素子に電圧を供給するラインとアースの間で測定する。対地容量は、スイッチ素子Q1が52pF、スイッチ素子Q2が43pF、ダイオードD2が42pF、ダイオードD3が25pFであった。これらの合計は162pFである。また、光源部20の対地容量を実測すると311pFであった。以上から、照明装置100の対地容量は、473pFであることが分かった。

0030

図3は、ノイズの減衰量のシミュレーションに用いたモデルを示す図である。図3に示すモデルを用いて、ノイズの減衰量の解析を実施した。モデルにおいて、保護回路11の一端にはコンデンサC6を介してノイズ源50が接続される。また、保護回路11の他端には負荷Zlisnが接続されている。負荷Zlisnは光源部20に相当する。負荷Zlisnは50Ωに設定した。

0031

また、AR1の静電容量は0.3pFとした。また、第1コンデンサC1の静電容量を4700pFとした。コンデンサC6は照明装置100の対地容量に相当する。コンデンサC6の容量は測定値である473pFに設定した。また、第1バリスタZ1と第2バリスタZ2の静電容量は等しい値に設定した。

0032

図4は、実施の形態1に係る保護回路によるノイズの減衰量のシミュレーション結果である。シミュレーションでは、容量比に対するノイズ減衰量の特性を算出した。ここで、容量比は、照明装置100の対地容量に対する第1バリスタZ1および第2バリスタZ2の静電容量の割合である。シミュレーションでは、図3に示したモデルを用いた。ここで、図4横軸に示される量は、バリスタ容量を照明装置100の対地容量で割った値である。また、図4の横軸に示されるバリスタ容量は、第1バリスタZ1および第2バリスタZ2の各々の静電容量を示す。

0033

シミュレーション結果によれば、20MHzおよび30MHzの周波数に対して、容量比が0.36以上のときに、減衰量が−4dB以上となる。また、10MHzの周波数に対しては、容量比が0.44以上のときに減衰量が−4dB以上となる。

0034

一般に、ノイズ測定は3dB〜4dBの不確かさを有する可能性がある。従って、減衰量が−3dB以上であれば、不確かさよりも減衰量が大きくなり得る。このため、減衰量が−3dB以上となるバリスタ容量を選定すると、測定誤差を考慮してもノイズ測定においてノイズ抑制の効果を得られる。以上を考慮して、本実施の形態では、第1バリスタZ1および第2バリスタZ2の各々の静電容量を照明装置100の対地容量の40%以上に設定する。

0035

本実施の形態では、第1バリスタZ1と、第2バリスタZ2の各々の静電容量は、照明装置100の対地容量の40%以上である。ここで、照明装置100の対地容量は、電源ユニット10と光源部20の対地容量の和である。また、照明装置100の対地容量が473pFであることを考慮して、第1バリスタZ1と、第2バリスタZ2の各々の静電容量は、200pF以上であるものとする。このとき、保護回路11によってノイズ抑制の効果を得ることができる。従って、製品の信頼性を向上することが可能になる。このため、使用者安心して使用できる照明装置100を得ることができる。

0036

また、アレスタAR1と第1バリスタZ1の直列回路およびアレスタAR1と第2バリスタZ2の直列回路は、コモンモードノイズを抑制するYコンデンサを形成する。ここで、アレスタAR1の静電容量はバリスタの静電容量に比べて小さい。このため、これらの直列回路のYコンデンサとしての効果は小さくなる。これに対し、本実施の形態では、第1コンデンサC1をアレスタAR1と並列に設ける。これにより、保護回路11のYコンデンサとしての効果を向上することができる。第1コンデンサC1の静電容量は、第1バリスタZ1と第2バリスタZ2の各々の静電容量以上であることが望ましい。なお、第1コンデンサC1は備えなくても良い。

0037

図5は、比較例に係る照明装置の回路ブロック図である。比較例に係る照明装置200は、電源ユニット210と光源部20を備える。電源ユニット210は、第1区間の構造が照明装置100と異なる。第1区間は、入力部CN1が始端であり、整流回路DBの入力端13、14を終端とする区間である。その他の部分は、照明装置100と同様である。また、図5において、回路部1の内部構造は省略されている。

0038

照明装置200は、保護回路211を備える。保護回路211において、交流電源電圧が供給されるライン41およびライン42はバリスタZ3によって接続される。また、ライン42には、バリスタZ4の一端が接続される。バリスタZ4の他端はアレスタAR2の一端に接続される。アレスタAR2の他端はアースに接続される。保護回路211と整流回路DBとの間において、ライン41とライン42の間にコンデンサC4が接続される。コンデンサC4と整流回路DBの間にはコイルL1が接続される。

0039

照明装置200は、雑防回路212を備える。雑防回路212は、整流回路DBの回路グランドである直流出力16とアースとの間に接続される。雑防回路212はコンデンサC2、コンデンサC3および抵抗R1がこの順に接続された直列回路を備える。

0040

交流電源電圧が入力されるライン41、42の間にサージ電圧が印加されたとする。このとき、サージ電圧はバリスタZ3に印加される。この結果、保護回路211に対して交流電源ACと反対側にある回路に印加される電圧の上昇が抑制される。従って、保護回路211の後段の回路が保護される。

0041

次に、交流電源電圧が入力されるライン41とアース間にサージ電圧が印加されたとする。このとき、サージ電圧はバリスタZ3、バリスタZ4およびアレスタAR2の直列回路に印加される。従って、保護回路211の後段の回路が保護される。交流電源電圧が入力されるライン42とアース間にサージ電圧が発生した場合には、バリスタZ4とアレスタAR2の直列回路によって、保護回路211の後段の回路が保護される。

0042

コンデンサC4はXコンデンサである。コイルL1はコモンモードチョークコイルである。雑防回路212が備えるコンデンサC2およびコンデンサC3はYコンデンサである。一般に、整流回路の回路グランドまたは直流電圧ラインなどの安定電位とアースとの間に、コンデンサが接続されることで、コモンモードノイズを抑制できる。このため、雑防回路212によってコモンモードノイズを抑制できる。

0043

比較例に係る照明装置200では、ノイズ抑制のために雑防回路212、コンデンサC4およびコイルL1を備える。これに対し、本実施の形態では、保護回路11によって外来サージからの保護およびノイズの抑制をすることができる。従って、ノイズ抑制のための雑防回路212、コンデンサC4およびコイルL1を備えなくても良い。従って、照明装置100を小型化できる。また、照明装置100を少ない部品で製造できる。従って、製造コストを低減できる。

0044

一般に、サージ保護回路とノイズ抑制のためのノイズフィルタ別個に設けられる。これに対し、本実施の形態では、外来サージからの保護およびノイズ抑制の両方が可能な保護回路11を得ることができる。これにより、照明装置100は、雑防回路212等のノイズフィルタを備えなくて良い。または、照明装置が備えるノイズフィルタを削減できる。

0045

一般に、バリスタは外来サージからの保護のために用いられ、ノイズ抑制には用いられない。また、一般にバリスタはノイズ抑制を期待していないため、静電容量が明確な範囲で規定されていない。本実施の形態では、バリスタによりノイズ抑制をするために、バリスタの静電容量の最小値を規定した。これにより、バリスタを用いてノイズ抑制の効果が得られる。

0046

本実施の形態では、回路部1はスイッチング回路61、62を備える。スイッチング回路61、62は、スイッチ素子Q1、Q2およびダイオードD2、D3を備える。一般に、これらの素子が発生させる非直流の成分は、回路部におけるノイズの主要因となる。このため、スイッチング回路を備えた電子装置では、特に、ノイズの影響が問題となる。本実施の形態では、スイッチ素子Q1、Q2、ダイオードD2、D3および光源部20の対地容量に対してバリスタの容量を決める。このため、スイッチング回路を備えた電子装置に対して、適切なノイズ抑制の効果を提供できる。

0047

本実施の形態の変形例として、照明装置100は、保護回路11に加えて、ノイズ抑制のためのノイズフィルタを備えても良い。これにより、本実施の形態に係る照明装置100よりもノイズ抑制の効果を高めることができる。

0048

図6は、実施の形態1の第1の変形例に係る照明装置の回路ブロック図である。第1の変形例の係る照明装置300は、電源ユニット310を備える。電源ユニット310は、保護回路11と、入力部CN1との間に接続されたノイズフィルタ回路30を備える。これ以外の構造は、電源ユニット10と同じである。また、図6において、回路部1の内部構造は省略されている。

0049

ノイズフィルタ回路30は、コンデンサC5を備える。コンデンサC5は、交流電源ACから交流電源電圧が供給されるライン41に一端が接続される。コンデンサC5の他端は、ライン42に接続される。コンデンサC5と保護回路11の間にはコイルL2が接続される。コンデンサC5およびコイルL2はノイズフィルタである。ノイズフィルタはラインフィルタとも呼ばれる。

0050

コンデンサC5はXコンデンサである。コンデンサC5は、交流電源電圧が供給されるライン41とライン42の間に発生するノーマルモードノイズを抑制する。コイルL2は、コモンモードチョークコイルである。コイルL2は、ライン41またはライン42とアースとの間に発生するコモンモードノイズを抑制する。

0051

第1の変形例では、入力部CN1と保護回路11との間にノイズフィルタ回路30が接続される。このため、ノイズフィルタ回路30のインダクタンスおよび静電容量の成分により照明装置100よりもノイズ抑制の効果が大きくなる。また、ノイズフィルタ回路30は、保護回路11よりも交流電源AC側に配置される。この構成では、ノイズフィルタ回路30が保護回路11よりも後段に設けられる場合と比較して、ノイズ抑制の効果が大きくなる。ここで、ノイズフィルタ回路30は、保護回路11よりも交流電源AC側に配置されるため、サージ電圧が印加される可能性がある。従って、コンデンサC5およびコイルL2には耐圧の大きい部品を用いることが好ましい。

0052

図7は、実施の形態1の第2の変形例に係る照明装置の回路ブロック図である。第2の変形例の係る照明装置400は、電源ユニット410を備える。電源ユニット410は、ノイズフィルタ回路30が保護回路11と整流回路DBとの間に接続されている。これ以外の構造は、電源ユニット310と同じである。また、ノイズフィルタ回路30の構造は第1の変形例と同じである。また、図7において、回路部1の内部構造は省略されている。

0053

第2の変形例では、整流回路DBと保護回路11との間にノイズフィルタ回路30が接続される。このため、ノイズフィルタ回路30は、保護回路11によってサージ電圧から保護される。従って、照明装置300よりも外来サージに対して強い。また、ノイズフィルタ回路30のインダクタンスおよび静電容量の成分により、照明装置100よりもノイズ抑制の効果が大きくなる。

0054

照明装置400は、保護回路11よりも後段にノイズフィルタ回路30を備える。このとき、ノイズ抑制の効果は、照明装置400よりも照明装置300の方が大きい。このため、照明装置400では、ノイズ抑制の効果を高めるために、第1コンデンサC1、コンデンサC5、第1バリスタZ1または第2バリスタZ2の静電容量を大きくすることが好ましい。または、静電容量を増やすように、第1コンデンサC1またはコンデンサC5と並列に別のコンデンサを設けても良い。

0055

本実施の形態では、LEDである光源21を備えた照明装置100について説明した。ここで、保護回路11を備える機器は、照明装置に限定されず、別の電子装置であっても良い。電子装置は、負荷と、負荷に電力を供給する電源ユニット10を備えるものとする。負荷は、本実施の形態では光源21である。また、回路部1が備えるスイッチング回路61、62は、スイッチ素子のオンオフによって負荷に供給する電力を生成する回路であれば別の構成でも良い。

0056

本実施の形態では、第1バリスタZ1と第2バリスタZ2の静電容量は等しいものとした。これに対し、第1バリスタZ1と第2バリスタZ2の静電容量は等しくなくても良い。

0057

100、300、400照明装置、10、310、410電源ユニット、21光源、AC交流電源、CN1 入力部、19アース端子、DB整流回路、15、16直流出力、1回路部、13、14入力端、Z1 第1バリスタ、Z2 第2バリスタ、AR1アレスタ、30ノイズフィルタ回路、C1 第1コンデンサ、61、62スイッチング回路、Q1、Q2スイッチ素子、D2、D3 ダイオード

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • パナソニックIPマネジメント株式会社の「 避雷システム、及び監視方法」が 公開されました。( 2020/04/30)

    【課題】サージ電流情報を取得可能としつつ、分電盤と避雷器とを含む分電盤システム全体の構成を簡略化する。【解決手段】避雷システム100は、避雷器6と、電流センサ7と、処理部8と、を備える。避雷器6は、基... 詳細

  • 株式会社ライトクリエイションの「 照明システム」が 公開されました。( 2020/03/26)

    【課題】多数の照明機器を用いて建造物等をライトアップするのに適した照明システムを提供する。【解決手段】本発明の一態様は、複数の照明機器と、入力した電力を前記複数の照明機器へ分配する1または複数の分電盤... 詳細

  • 株式会社アイ・ライティング・システムの「 直流電源装置」が 公開されました。( 2020/03/26)

    【課題】過電流に対する保護回路を実現でき、かつ、直流電力の通常供給時には、保護回路が電力損失をほとんど伴わないような直流電源装置を提供すること。【解決手段】照明用の直流電源装置は、フライバック・コンバ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ