図面 (/)

技術 受光素子の評価方法および評価用素子

出願人 日本電信電話株式会社
発明者 山田友輝名田允洋松崎秀昭
出願日 2016年9月16日 (3年9ヶ月経過) 出願番号 2016-181373
公開日 2018年3月22日 (2年3ヶ月経過) 公開番号 2018-046224
状態 特許登録済
技術分野 受光素子3(フォトダイオード・Tr) 半導体等の試験・測定
主要キーワード 利得帯域幅積 エッジブレークダウン 走行キャリア 半導体吸収層 各金属電極 リフトオフマスク 製造ロット毎 電子増倍型
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年3月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの、格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できる評価方法を提供する。

解決手段

評価用素子において、吸収層104は、第1コンタクト層103に格子整合する半導体から構成される。第2コンタクト層105は、吸収層104とは格子定数が異なる半導体から構成される。増倍層106は、第2コンタクト層105に格子整合する半導体から構成される。第3コンタクト層107は、増倍層106に格子整合する半導体から構成される。

概要

背景

光通信において光ファイバ伝搬する光信号電気信号へと変換(O/E変換)する役割を担う構成要素として受光素子がある。大容量な通信を行うためには、高速高感度半導体受光素子が用いられる。光通信に用いられる高速な半導体受光素子としては、主にPINフォトダイオード(PIN−PD)およびアバランシェフォトダイオードAPD)が存在する。

PIN−PDは、光通信波長帯信号光波長1.3μmや1.55μm)よりも、エネルギー的バンドギャップの小さい半導体吸収層から構成されており、信号光によって吸収層励起された電子ホールキャリアは、素子内の電界によって逆方向に輸送され、カソードアノードの各電極から取り出されることで電気信号に変換される。

PIN−PDの感度は、吸収層における量子効率で決定されるため、高感度化には吸収層内の光路長を大きくすることになる。一方で、応答速度は、CR時定数と素子内のキャリア走行時間で決定される。このため、感度と応答速度とは、素子の空乏層幅に関するトレードオフが存在する。例えば、高速化にはCR時定数を小さくするため空乏層幅を広くすることになるが、同時にキャリアの走行時間が大きくなる。また、光路長を大きくするために吸収層を厚くすると、キャリア走行時間が大きくなるため、量子効率と応答速度にもトレードオフが存在する。

これらのトレードオフを緩和するためには、吸収層を高い光吸収係数半導体で構成し、加えて、吸収層を含めて素子内でキャリアが走行する領域を高いキャリア輸送速度の半導体で構成することが望ましい。以上の理由から、PIN−PDの吸収層としては、一般的にInP基板上にエピタキシャル成長させたInGaAsが用いられている。

一般的に、PIN−PDの動作帯域は、素子容量素子抵抗によって決まるCR時定数と、空乏層幅およびキャリア輸送速度によって決まるキャリア走行時間によって支配されている。CR時定数を削減する観点からは、空乏層幅を大きくすることが望ましいが、一方で空乏層中のホールの輸送速度は電子よりも小さく、吸収層を空乏化させた際のキャリア走行時間増大の主原因となる。

このため、高速の受光素子ではCR時定数削減のために空乏層幅を大きくする際に、空乏化したバンドギャップの大きい半導体に吸収層から電子のみを注入することで走行キャリアを電子に限定し、キャリア走行時間の増大を緩和する方法が採用される(非特許文献1)。このような層はキャリア走行層とよばれ、非特許文献1では前述の吸収層として用いるInGaAsと格子整合する、InPなどが用いられている。しかしながら、InGaAsと格子整合する材料系に限定しなければ、キャリア走行層としてGaNなどのより電子飽和速度の高い材料を用いることで更に高速化が可能である。

一方でAPDは、半導体の吸収層だけでなく、増倍層を備えている。信号光により吸収層で励起されたキャリアは、高電界の印加された増倍層で加速され、格子位置原子衝突することで二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していく。一般的なPIN−PDでは光を電気に変換する際の効率(光電変換効率)は100%が限界であるのに対して、APDでは素子自身アバランシェ増幅による増倍利得を有するため、100%を大きく超える高効率化が可能となる。

APDの受光感度は、吸収層における光電変換効率と増倍層における増倍利得の積によって決定するが、これらは動作帯域との間にトレードオフが存在する。光電変換効率と動作帯域を共に向上するためには、前述のように光吸収係数、キャリアの輸送速度が大きな材料を吸収層として用いることが望ましく、一般的にInGaAsが光通信用APDの吸収層として用いられている。

一方で、増倍利得と動作帯域を共に向上するためには、増倍層において電子とホールのイオン化率の差が大きい(電子のイオン化率が正孔のイオン化率より大きい)、つまりイオン化率比の小さい材料を用いることが望ましい。増倍利得と動作帯域の積は、利得帯域幅積(Gain-bandwidth product:GBP)とよばれ、APDの重要な性能指標である。

一般的な通信用APDでは、InPを増倍層とした際にGBPとして100GHz程度が報告されている(非特許文献2)。よりイオン化率比の小さいInAlAsでは、270GHzが報告されている(非特許文献3)。InPやInAlAsは、吸収層のInGaAsと格子整合する材料である。しかしながら、InGaAsと格子整合する材料系に限定しなければ、より高いGBPが達成可能な増倍層材料が存在する。例えば、Siはこれらの材料よりもイオン化率比が小さいことが知られており、Siを増倍層とする構成では、GBPとして340GHz程度が報告されている(非特許文献4)。

上記のように、光通信に用いられるAPDの増倍層については、吸収層に格子整合するという条件に縛られない材料選択を行うことができるようになれば、速度性能感度特性を向上することが可能である。このような材料系を用いて素子を作製するためには、広く知られた手法として格子不整合系でのエピタキシャル結晶成長や、ウエハ接合技術の適用が考えられる。

しかしながら、一般的に格子不整合系のエピタキシャル結晶成長では、界面に欠陥が生じる。例えば、吸収層としてSiと格子定数が比較的近いGeを吸収層として用い、エピタキシャル結晶成長により素子を作製するアプローチが報告されている(非特許文献4)。しかしながら、SiとGeの間には5%程度の格子定数差が存在するため界面に欠陥が生じやすく、欠陥準位に起因する発生再結合電流トンネル電流などの暗電流増加を招く。

また、ウエハ接合を用いる場合であっても、接合時の温度、圧力、イオン照射などで接合界面に損傷が生じることで欠陥が生じやすい。

格子不整合材料系の界面(格子不整合界面)に欠陥が生じると、暗電流の増加だけでなく、キャリアの再結合中心となるため受光感度の低下といった問題が生じうる。このような電気的損失は素子作製工程条件に敏感に依存するため、同一工程条件であったとしても、製造ロット毎ウエハやチップについて個別に評価することが望ましい。

概要

格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの、格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できる評価方法を提供する。評価用素子において、吸収層104は、第1コンタクト層103に格子整合する半導体から構成される。第2コンタクト層105は、吸収層104とは格子定数が異なる半導体から構成される。増倍層106は、第2コンタクト層105に格子整合する半導体から構成される。第3コンタクト層107は、増倍層106に格子整合する半導体から構成される。C

目的

本発明は、以上のような問題点を解消するためになされたものであり、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できるようにすることを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電型半導体からなる第1コンタクト層と、前記第1コンタクト層に格子整合する半導体からなる吸収層と、前記吸収層とは格子定数が異なる半導体からなる第2コンタクト層と、前記第2コンタクト層に格子整合する半導体からなる増倍層と、前記増倍層に格子整合する第2導電型の半導体からなる第3コンタクト層とがこれらの順に積層したアバランシェフォトダイオード素子構造を基板の上に形成する素子形成工程と、前記第1コンタクト層に電気的に接続する第1金属電極を形成し、前記第2コンタクト層に電気的に接続する第2金属電極を形成する電極形成工程と、前記吸収層に光を照射した状態で前記第1金属電極および前記第2金属電極を用いた電気特性を測定することで前記アバランシェフォトダイオード素子構造の特性を評価する測定工程とを備えることを特徴とする受光素子評価方法

請求項2

請求項1記載の受光素子の評価方法において、前記第2コンタクト層は、第1導電型とし、前記第2コンタクト層を電界制御層として機能させることを特徴とする受光素子の評価方法。

請求項3

請求項1記載の受光素子の評価方法において、前記素子形成工程では、前記第2コンタクト層はi型の半導体から構成し、前記第2コンタクト層と前記増倍層との間に前記第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層を形成して前記アバランシェフォトダイオード素子構造とすることを特徴とする受光素子の評価方法。

請求項4

請求項1〜3のいずれか1項に記載の受光素子の評価方法において、前記素子形成工程の後の前記測定工程の前に、前記アバランシェフォトダイオード素子構造より前記第1コンタクト層、前記吸収層、前記第2コンタクト層以外の層を除去する除去工程を備えることを特徴とする受光素子の評価方法。

請求項5

請求項2記載の受光素子の評価方法において、前記素子形成工程では、前記第2コンタクト層と前記吸収層との間に前記吸収層に格子整合する第1導電型の半導体からなる第4コンタクト層を形成して前記アバランシェフォトダイオード素子構造とし、前記電極形成工程では、前記第4コンタクト層に接続する第3金属電極を形成し、前記測定工程では、前記第1金属電極、前記第2金属電極、および前記第3金属電極を用いた電気特性を測定することを特徴とする受光素子の評価方法。

請求項6

請求項1記載の受光素子の評価方法において、前記第2コンタクト層は、i型とし、前記素子形成工程では、前記第2コンタクト層と前記増倍層との間に前記第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層を形成し、前記第2コンタクト層と前記吸収層との間に前記吸収層に格子整合するi型の半導体からなる第4コンタクト層を形成して前記アバランシェフォトダイオード素子構造とし、前記電極形成工程では、前記第4コンタクト層に接続する第3金属電極を形成し、前記測定工程では、前記第1金属電極、前記第2金属電極、および前記第3金属電極を用いた電気特性を測定することを特徴とする受光素子の評価方法。

請求項7

第1導電型の半導体からなる第1コンタクト層と、前記第1コンタクト層に格子整合する半導体からなる吸収層と、前記吸収層とは格子定数が異なる半導体からなる第2コンタクト層と、前記第2コンタクト層に格子整合する半導体からなる増倍層と、前記増倍層に格子整合する第2導電型の半導体からなる第3コンタクト層とがこれらの順に積層したアバランシェフォトダイオードの電気特性を評価するための評価用素子であって、前記第1コンタクト層と同一の半導体から構成された評価第1コンタクト層と、前記吸収層と同一の半導体から構成された評価吸収層と、前記第2コンタクト層と同一の半導体から構成された評価第2コンタクト層とがこれらの順に積層した素子構造と、前記評価第1コンタクト層に電気的に接続する評価第1金属電極と、前記評価第2コンタクト層に電気的に接続する評価第2金属電極とを備えることを特徴とする評価用素子。

請求項8

請求項7記載の評価用素子において、前記素子構造は、前記評価第1コンタクト層と、前記評価吸収層と、前記評価第2コンタクト層と、前記増倍層と同一の半導体から構成された評価増倍層と、前記第3コンタクト層と同一の半導体から構成された評価第3コンタクト層とがこれらの順に積層されていることを特徴とする評価用素子。

請求項9

請求項8記載の評価用素子において、前記アバランシェフォトダイオードは、i型の半導体から構成された前記第2コンタクト層と前記増倍層との間に前記第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層が形成され、前記素子構造は、前記評価第2コンタクト層と前記評価増倍層との間に、電界制御層と同一の半導体から構成された評価電界制御層を備えるこをと特徴とする評価用素子。

技術分野

0001

本発明は、アバランシェフォトダイオードの特性を評価する受光素子評価方法および評価用素子に関する。

背景技術

0002

光通信において光ファイバ伝搬する光信号電気信号へと変換(O/E変換)する役割を担う構成要素として受光素子がある。大容量な通信を行うためには、高速高感度半導体受光素子が用いられる。光通信に用いられる高速な半導体受光素子としては、主にPINフォトダイオード(PIN−PD)およびアバランシェフォトダイオード(APD)が存在する。

0003

PIN−PDは、光通信波長帯信号光波長1.3μmや1.55μm)よりも、エネルギー的バンドギャップの小さい半導体吸収層から構成されており、信号光によって吸収層励起された電子ホールキャリアは、素子内の電界によって逆方向に輸送され、カソードアノードの各電極から取り出されることで電気信号に変換される。

0004

PIN−PDの感度は、吸収層における量子効率で決定されるため、高感度化には吸収層内の光路長を大きくすることになる。一方で、応答速度は、CR時定数と素子内のキャリア走行時間で決定される。このため、感度と応答速度とは、素子の空乏層幅に関するトレードオフが存在する。例えば、高速化にはCR時定数を小さくするため空乏層幅を広くすることになるが、同時にキャリアの走行時間が大きくなる。また、光路長を大きくするために吸収層を厚くすると、キャリア走行時間が大きくなるため、量子効率と応答速度にもトレードオフが存在する。

0005

これらのトレードオフを緩和するためには、吸収層を高い光吸収係数半導体で構成し、加えて、吸収層を含めて素子内でキャリアが走行する領域を高いキャリア輸送速度の半導体で構成することが望ましい。以上の理由から、PIN−PDの吸収層としては、一般的にInP基板上にエピタキシャル成長させたInGaAsが用いられている。

0006

一般的に、PIN−PDの動作帯域は、素子容量素子抵抗によって決まるCR時定数と、空乏層幅およびキャリア輸送速度によって決まるキャリア走行時間によって支配されている。CR時定数を削減する観点からは、空乏層幅を大きくすることが望ましいが、一方で空乏層中のホールの輸送速度は電子よりも小さく、吸収層を空乏化させた際のキャリア走行時間増大の主原因となる。

0007

このため、高速の受光素子ではCR時定数削減のために空乏層幅を大きくする際に、空乏化したバンドギャップの大きい半導体に吸収層から電子のみを注入することで走行キャリアを電子に限定し、キャリア走行時間の増大を緩和する方法が採用される(非特許文献1)。このような層はキャリア走行層とよばれ、非特許文献1では前述の吸収層として用いるInGaAsと格子整合する、InPなどが用いられている。しかしながら、InGaAsと格子整合する材料系に限定しなければ、キャリア走行層としてGaNなどのより電子飽和速度の高い材料を用いることで更に高速化が可能である。

0008

一方でAPDは、半導体の吸収層だけでなく、増倍層を備えている。信号光により吸収層で励起されたキャリアは、高電界の印加された増倍層で加速され、格子位置原子衝突することで二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していく。一般的なPIN−PDでは光を電気に変換する際の効率(光電変換効率)は100%が限界であるのに対して、APDでは素子自身アバランシェ増幅による増倍利得を有するため、100%を大きく超える高効率化が可能となる。

0009

APDの受光感度は、吸収層における光電変換効率と増倍層における増倍利得の積によって決定するが、これらは動作帯域との間にトレードオフが存在する。光電変換効率と動作帯域を共に向上するためには、前述のように光吸収係数、キャリアの輸送速度が大きな材料を吸収層として用いることが望ましく、一般的にInGaAsが光通信用APDの吸収層として用いられている。

0010

一方で、増倍利得と動作帯域を共に向上するためには、増倍層において電子とホールのイオン化率の差が大きい(電子のイオン化率が正孔のイオン化率より大きい)、つまりイオン化率比の小さい材料を用いることが望ましい。増倍利得と動作帯域の積は、利得帯域幅積(Gain-bandwidth product:GBP)とよばれ、APDの重要な性能指標である。

0011

一般的な通信用APDでは、InPを増倍層とした際にGBPとして100GHz程度が報告されている(非特許文献2)。よりイオン化率比の小さいInAlAsでは、270GHzが報告されている(非特許文献3)。InPやInAlAsは、吸収層のInGaAsと格子整合する材料である。しかしながら、InGaAsと格子整合する材料系に限定しなければ、より高いGBPが達成可能な増倍層材料が存在する。例えば、Siはこれらの材料よりもイオン化率比が小さいことが知られており、Siを増倍層とする構成では、GBPとして340GHz程度が報告されている(非特許文献4)。

0012

上記のように、光通信に用いられるAPDの増倍層については、吸収層に格子整合するという条件に縛られない材料選択を行うことができるようになれば、速度性能感度特性を向上することが可能である。このような材料系を用いて素子を作製するためには、広く知られた手法として格子不整合系でのエピタキシャル結晶成長や、ウエハ接合技術の適用が考えられる。

0013

しかしながら、一般的に格子不整合系のエピタキシャル結晶成長では、界面に欠陥が生じる。例えば、吸収層としてSiと格子定数が比較的近いGeを吸収層として用い、エピタキシャル結晶成長により素子を作製するアプローチが報告されている(非特許文献4)。しかしながら、SiとGeの間には5%程度の格子定数差が存在するため界面に欠陥が生じやすく、欠陥準位に起因する発生再結合電流トンネル電流などの暗電流増加を招く。

0014

また、ウエハ接合を用いる場合であっても、接合時の温度、圧力、イオン照射などで接合界面に損傷が生じることで欠陥が生じやすい。

0015

格子不整合材料系の界面(格子不整合界面)に欠陥が生じると、暗電流の増加だけでなく、キャリアの再結合中心となるため受光感度の低下といった問題が生じうる。このような電気的損失は素子作製工程条件に敏感に依存するため、同一工程条件であったとしても、製造ロット毎ウエハやチップについて個別に評価することが望ましい。

先行技術

0016

T. Ishibashi et al., "Uni-Traveling-Carrier Photodiodes", Ultrafast Electronics and Optoelectronics, vol.13, pp.83-87, 1997.
Y. Hirota et al., "Reliable non-Zn-diffusedInP/InGaAsavalanche photodiode with buried n-InP layer operated by electron injection mode", Electronics Letters, vol.40, no.21, pp.1378-1379, 2004.
M. Nada et al., "50-Gbit/s vertical illumination avalanche photodiode for 400-Gbit/s ethernet systems", Optics Express, vol.22, no.12, pp.14681-14687, 2014.
Y. Kang et al., "Monolithic germanium/silicon avalanche photodiodes with 340GHz gain-bandwidth product", Nature Photonics, vol.3, pp.59-63, 2009.
H. Takagi et al., "Surface activated bonding of silicon wafers at room temperature", Applied Physics Letters, vol.68, no.16, pp.2222-2224, 1996.

発明が解決しようとする課題

0017

しかしながら、PIN−PDの受光感度は、吸収層内や電子走行層における結晶品質に依存したキャリアトラップなどの存在によっても値が変化しうる。更に、APDにおいては、動作電圧で一定量の増倍利得が生じている。これらの事情により、PIN−PD、APDのいずれにおいても、従来知られている受光感度の測定から、格子不整合界面での損失のみを抽出して定量化することは難しい。

0018

本発明は、以上のような問題点を解消するためになされたものであり、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できるようにすることを目的とする。

課題を解決するための手段

0019

本発明に係る受光素子の評価方法は、第1導電型の半導体からなる第1コンタクト層と、第1コンタクト層に格子整合する半導体からなる吸収層と、吸収層とは格子定数が異なる半導体からなる第2コンタクト層と、第2コンタクト層に格子整合する半導体からなる増倍層と、増倍層に格子整合する第2導電型の半導体からなる第3コンタクト層とがこれらの順に積層したアバランシェフォトダイオード素子構造を基板の上に形成する素子形成工程と、第1コンタクト層に電気的に接続する第1金属電極を形成し、第2コンタクト層に電気的に接続する第2金属電極を形成する電極形成工程と、吸収層に光を照射した状態で第1金属電極および第2金属電極を用いた電気特性を測定することでアバランシェフォトダイオード素子構造の特性を評価する測定工程とを備える。

0020

上記受光素子の評価方法において、第2コンタクト層は、第1導電型とし、第2コンタクト層を電界制御層として機能させればよい。

0021

上記受光素子の評価方法において、素子形成工程では、第2コンタクト層はi型の半導体から構成し、第2コンタクト層と増倍層との間に第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層を形成してアバランシェフォトダイオード素子構造としてもよい。

0022

上記受光素子の評価方法において、素子形成工程の後の測定工程の前に、アバランシェフォトダイオード素子構造より第1コンタクト層、吸収層、第2コンタクト層以外の層を除去する除去工程を備えるようにしてもよい。

0023

上記受光素子の評価方法において、素子形成工程では、第2コンタクト層と吸収層との間に吸収層に格子整合する第1導電型の半導体からなる第4コンタクト層を形成してアバランシェフォトダイオード素子構造とし、電極形成工程では、第4コンタクト層に接続する第3金属電極を形成し、測定工程では、第1金属電極、第2金属電極、および第3金属電極を用いた電気特性を測定するようにしてもよい。

0024

上記受光素子の評価方法において、第2コンタクト層は、i型とし、素子形成工程では、第2コンタクト層と増倍層との間に第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層を形成し、第2コンタクト層と吸収層との間に吸収層に格子整合するi型の半導体からなる第4コンタクト層を形成してアバランシェフォトダイオード素子構造とし、電極形成工程では、第4コンタクト層に接続する第3金属電極を形成し、測定工程では、第1金属電極、第2金属電極、および第3金属電極を用いた電気特性を測定するようにしてもよい。

0025

本発明に係る評価用素子は、第1導電型の半導体からなる第1コンタクト層と、第1コンタクト層に格子整合する半導体からなる吸収層と、吸収層とは格子定数が異なる半導体からなる第2コンタクト層と、第2コンタクト層に格子整合する半導体からなる増倍層と、増倍層に格子整合する第2導電型の半導体からなる第3コンタクト層とがこれらの順に積層したアバランシェフォトダイオードの電気特性を評価するための評価用素子であって、第1コンタクト層と同一の半導体から構成された評価第1コンタクト層と、吸収層と同一の半導体から構成された評価吸収層と、第2コンタクト層と同一の半導体から構成された評価第2コンタクト層とがこれらの順に積層した素子構造と、評価第1コンタクト層に電気的に接続する評価第1金属電極と、評価第2コンタクト層に電気的に接続する評価第2金属電極とを備える。

0026

上記評価用素子において、素子構造は、評価第1コンタクト層と、評価吸収層と、評価第2コンタクト層と、増倍層と同一の半導体から構成された評価増倍層と、第3コンタクト層と同一の半導体から構成された評価第3コンタクト層とがこれらの順に積層されていてもよい。

0027

上記評価用素子において、アバランシェフォトダイオードは、i型の半導体から構成された第2コンタクト層と増倍層との間に第2コンタクト層に格子整合する第1導電型の半導体からなる電界制御層が形成され、素子構造は、評価第2コンタクト層と評価増倍層との間に、電界制御層と同一の半導体から構成された評価電界制御層を備えるようにしてもよい。

発明の効果

0028

以上説明したことにより、本発明によれば、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できるという優れた効果が得られる。

図面の簡単な説明

0029

図1Aは、本発明の実施の形態1における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図1Bは、本発明の実施の形態1における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図1Cは、本発明の実施の形態1における評価用素子の構成を示す断面図である。
図1Dは、本発明の実施の形態1における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。
図2は、本発明の実施の形態1における他の評価用素子の構成を示す断面図である。
図3Aは、本発明の実施の形態2における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図3Bは、本発明の実施の形態2における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図3Cは、本発明の実施の形態2における評価用素子の構成を示す断面図である。
図4Aは、本発明の実施の形態3における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図4Bは、本発明の実施の形態3における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図4Cは、本発明の実施の形態3における評価用素子の構成を示す断面図である。
図4Dは、本発明の実施の形態3における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。
図5Aは、本発明の実施の形態4における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図5Bは、本発明の実施の形態4における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図5Cは、本発明の実施の形態4における評価用素子の構成を示す断面図である。
図5Dは、本発明の実施の形態4における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。
図6Aは、本発明の実施の形態5における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図6Bは、本発明の実施の形態5における受光素子の評価方法の途中過程における素子の状態を示す断面図である。
図6Cは、本発明の実施の形態5における評価用素子の構成を示す断面図である。
図6Dは、本発明の実施の形態5における受光素子の評価方法の評価対象となる受光素子の構成を示す断面図である。

実施例

0030

以下、本発明の実施の形態について図を参照して説明する。

0031

[実施の形態1]
はじめに、本発明の実施の形態1について図1A図1Dを用いて説明する。図1A図1Bは、本発明の実施の形態1における受光素子の評価方法の途中過程における素子の状態を示す断面図であり、図1Cは、評価用素子の構成を示す断面図である。また、図1Dは、評価対象となる受光素子の構成を示す断面図である。

0032

この評価方法は、まず、素子形成工程で、図1Aに示すように、基板101の上にアバランシェフォトダイオード(APD)素子構造102を形成する(素子形成工程)。APD素子構造102は、第1コンタクト層103、吸収層104、第2コンタクト層105、増倍層106、第3コンタクト層107が、これらの順に積層されている。実施の形態1では、基板101の側から、第1コンタクト層103、吸収層104、第2コンタクト層105、増倍層106、第3コンタクト層107の順に積層されている。また、実施の形態1では、第2コンタクト層105と増倍層106との間に電界制御層108が形成されている。

0033

第1コンタクト層103は、第1導電型の半導体から構成され、吸収層104は、第1コンタクト層103に格子整合する半導体から構成されている。第2コンタクト層105は、吸収層104とは格子定数が異なる半導体から構成され、増倍層106は、第2コンタクト層105に格子整合する半導体から構成されている。第3コンタクト層107は、増倍層106に格子整合する第2導電型の半導体から構成されている。また、電界制御層108は、第2コンタクト層105に格子整合する第1導電型の半導体から構成されている。実施の形態1では、第2コンタクト層105は、i型の半導体から構成している。例えば、第1導電型はp型であり、第2導電型はn型である。この場合、電子増倍型となる。

0034

例えば、図1Bに示すように、InPからなる基板101の上に、p型不純物が比較的高濃度に導入されたInGaAsP(p+−InGaAsP)から構成された第1半導体層123、InGaAsから構成された第2半導体層124を形成する。例えば、よく知られたMOCVD(Metal Organic Chemical Vapor Deposition)法により、各材料をエピタキシャル成長させて形成すればよい。

0035

一方、例えば、単結晶シリコンからなる成長基板121の上に、n型の不純物が比較的高濃度に導入されたシリコン(n+−Si)からなる第3半導体層127、ノンドープのシリコン(i−Si)からなる第4半導体層126、p型の不純物が導入されたシリコン(p−Si)からなる第5半導体層128、i−Siからなる第6半導体層125を形成する。例えば、よく知られたCVD(Chemical Vapor Deposition)法により、Siをエピタキシャル成長させて形成すればよい。

0036

次に、第2半導体層124と第6半導体層125とを接合する。例えば、各接合面にArビームを照射して活性化し、ウエハ接合を行えばよい(非特許文献5参照)。この後、公知の研磨法やエッチング法などにより成長基板121を除去する。

0037

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層パターニングし、所望の第1メサとした第1コンタクト層103、第1メサより平面視で小さい面積の第2メサとした吸収層104、第2コンタクト層105、第2メサより平面視で小さい面積の第3メサとした電界制御層108、増倍層106、および第3メサより平面視で小さい面積の第4メサとした第3コンタクト層107を形成し、APD素子構造102とする。

0038

次に、図1Cに示すように、第1コンタクト層103に電気的に接続する第1金属電極111を形成し、第2コンタクト層105に電気的に接続する第2金属電極112を形成する(電極形成工程)。第1金属電極111は、第2メサの周囲の第1メサとしている第1コンタクト層103の上面に、オーミック接触した状態で形成すればよい。また、第2金属電極112は、第3メサの周囲の第2メサとしている第2コンタクト層105の上に、オーミック接触した状態で形成すればよい。例えば、第1金属電極111は、Pt/Ti/Auから構成し、第2金属電極112は、Ti/Auから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

0039

次に、吸収層104に光を照射した状態で第1金属電極111および第2金属電極112を用いた電気特性を測定することでAPD素子構造の特性を評価する(測定工程)。この評価によれば、図1Dに示すAPDが評価できる。このAPDは、第3コンタクト層107の上に、第3金属電極113を備える。第3金属電極113は、例えば、Ti/Auから構成されている。このAPDは、図1Cを用いて説明した実際に電気特性を測定するAPD素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。このAPDでは、第2コンタクト層105をi型(アンドープ)の半導体から構成することで、第2コンタクト層105近傍の電界強度を高め、第2コンタクト層105を介したキャリア輸送効率の向上を図っている。

0040

図1Cを用いて説明した素子は、図1Dを用いて説明した受光素子(APD)を評価するための評価用素子であり、図1Cを用いて説明した素子の各層は評価用の層(評価層)となり、各金属電極は評価用の金属電極(評価金属電極)となり、受光素子(APD)と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、APDの動作帯域と感度を向上させるために、吸収層104をp型半導体層とi型半導体層との2層構造としてもよい。

0041

このAPD素子では、光照射により吸収層104で光励起されたキャリア(電子)は、接合界面を通過して第2コンタクト層105に注入される。しかしながら、第3コンタクト層107と第1コンタクト層103との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がAPDの動作電圧以下においては、増倍層106に電界が集中するため、吸収層104および第2コンタクト層105には電界がかからず、i型半導体の第2コンタクト層105とp型半導体の電界制御層108の間に存在する障壁によってキャリアを取り出すことができない。

0042

一方で、実際に受光素子として用いる状態における吸収層104および第2コンタクト層105に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層106内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定(定量化)することが難しい。

0043

これに対し、実施の形態1における評価では、バイアス電圧は第1金属電極111と第2金属電極112との間、言い換えると第1コンタクト層103と第2コンタクト層105との間に印加されるため、APDの動作電圧以下であっても吸収層104に電界が印加される。このため、キャリアが増倍されることなく第2金属電極112から取り出すことができ、吸収層104と第2コンタクト層105との接合界面を通過したキャリアの定量化が可能である。更に、吸収層104を構成する材料の吸収係数およびAPD素子内の光路長から吸収層104内での光電変換効率を見積もることで、上記接合界面におけるキャリアの損失を定量化することができる。

0044

ところで、上述した評価は、APD素子構造102より第1コンタクト層103、吸収層104、第2コンタクト層105以外の層を除去し(除去工程)、図2に示すように、測定素子構造102aとして実施してもよい。この場合、各メサを形成する前に、第5半導体層128、第4半導体層126、第3半導体層127を除去し、第1半導体層123、第2半導体層124、第6半導体層125をパターニングして測定素子構造102aとし、この後、各金属電極を形成すればよい。この構成としても、図1Dを用いて説明した受光素子(APD)を評価するための評価用素子として用いることができる。

0045

ただし、測定素子構造102aとした場合、図1Dに示したAPDとは層構造が異なるため、素子内部の多重反射光および透過光に差が生じる可能性がある。これに対し、APD素子構造102の状態で第2金属電極112を設ける構成とすることで、図1Dに示したAPDと同一の層構成で実現することができ、光の経路や光路長を変えずに評価することが可能である。

0046

上述した実施の形態1によれば、図1Dに示した受光素子として用いるAPDと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のAPDとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、APDと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

0047

以上のように、実施の形態1によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたAPDに対して、簡易に格子不整合界面における損失(キャリア透過特性)が評価できる。

0048

[実施の形態2]
次に、本発明の実施の形態2について図3A図3Cを用いて説明する。図3A図3Bは、本発明の実施の形態における受光素子の評価方法の途中過程における素子の状態を示す断面図であり、図3Cは、評価用素子の構成を示す断面図である。

0049

この評価方法は、まず、素子形成工程で、図3Aに示すように、基板201の上にAPD素子構造202を形成する(素子形成工程)。APD素子構造202は、第1コンタクト層203、吸収層204、第2コンタクト層205、増倍層206、第3コンタクト層207が、これらの順に積層されている。実施の形態2では、基板201の側から、第1コンタクト層203、吸収層204、第2コンタクト層205、増倍層206、第3コンタクト層207の順に積層されている。

0050

第1コンタクト層203は、第1導電型の半導体から構成され、吸収層204は、第1コンタクト層203に格子整合する半導体から構成されている。第2コンタクト層205は、吸収層204とは格子定数が異なる半導体から構成され、増倍層206は、第2コンタクト層205に格子整合する半導体から構成されている。第3コンタクト層207は、増倍層206に格子整合する第2導電型の半導体から構成されている。実施の形態2では、第2コンタクト層205は、第1導電型の半導体から構成している。このようにした第2コンタクト層205は、電界制御層として機能する。例えば、第1導電型はp型であり、第2導電型はn型である。この場合、電子増倍型となる。

0051

例えば、図3Bに示すように、InPからなる基板201の上に、p+−InGaAsPから構成された第1半導体層223、InGaAsから構成された第2半導体層224を形成する。例えば、よく知られたMOCVD法により、各材料をエピタキシャル成長させて形成すればよい。

0052

一方、例えば、単結晶シリコンからなる成長基板221の上に、n+−Siからなる第3半導体層227、i−Siからなる第4半導体層226、p−Siからなる第5半導体層225を形成する。例えば、よく知られたCVD法により、Siをエピタキシャル成長させて形成すればよい。

0053

次に、第2半導体層224と第5半導体層225とを接合する。例えば、各接合面にArビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板221を除去する。

0054

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第1メサとした第1コンタクト層203、第1メサより平面視で小さい面積の第2メサとした吸収層204、第2コンタクト層205、第2メサより平面視で小さい面積の第3メサとした増倍層206、および第3メサより平面視で小さい面積の第4メサとした第3コンタクト層207を形成し、APD素子構造202とする。

0055

次に、図3Cに示すように、第1コンタクト層203に電気的に接続する第1金属電極211を形成し、第2コンタクト層205に電気的に接続する第2金属電極212を形成する(電極形成工程)。第1金属電極211は、第2メサの周囲の第1メサとしている第1コンタクト層203の上面に、オーミック接触した状態で形成すればよい。また、第2金属電極212は、第3メサの周囲の第2メサとしている第2コンタクト層205の上に、オーミック接触した状態で形成すればよい。例えば、第1金属電極211は、Pt/Ti/Auから構成し、第2金属電極112は、Ti/Auから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

0056

次に、吸収層204に光を照射した状態で第1金属電極211および第2金属電極212を用いた電気特性を測定することでAPD素子構造の特性を評価する(測定工程)。この評価によれば、図3Aの第1コンタクト層203および第3コンタクト層207の各々に金属電極を設けたAPDが評価できる。このAPDにおける第3コンタクト層207に設ける金属電極は、例えば、Ti/Auから構成されている。このAPDは、図3Cを用いて説明した実際に電気特性を測定するAPD素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。

0057

図3Cを用いて説明した素子は、上述の実際に用いる受光素子(APD)を評価するための評価用素子であり、図3Cを用いて説明した素子の各層は評価用の層となり、各金属電極は評価用の金属電極となり、受光素子(APD)と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、APDの動作帯域と感度を向上させるために、吸収層204をp型半導体層とi型半導体層との2層構造としてもよい。

0058

実施の形態2において、吸収層204で光励起されたキャリア(電子)が接合界面を通過して第2コンタクト層205に注入される。しかしながら、第3コンタクト層207と第1コンタクト層203との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がAPDの動作電圧以下においては、増倍層206に電界が集中するために吸収層204には電界がかからず、i型の吸収層204とp型の第2コンタクト層205の間に存在する障壁によってキャリアを取り出すことができない。

0059

一方で、実際に受光素子として用いる状態における吸収層204および第2コンタクト層205に電界がかかる動作電圧以上では、上記の障壁を越えてキャリアを取り出すことができるが、この状態では、増倍層206内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定することが難しい。

0060

以上のことに対し、実施の形態2では、バイアス電圧は第1金属電極211と第2金属電極212との間、言い換えると第1コンタクト層203と第2コンタクト層205との間に印加されるため、APDの動作電圧以下であっても吸収層204に電界が印加される。このため、キャリアが増倍されることなく第2金属電極212から取り出すことができ、接合界面を通過したキャリアの定量化(正確な測定)が可能である。更に、吸収層204を構成する材料の吸収係数およびAPD素子内の光路長から吸収層204内での光電変換効率を見積もることで、接合界面におけるキャリアの損失を定量化することができる。

0061

上述した実施の形態2によれば、受光素子として用いるAPDと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のAPDとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、APDと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

0062

また、実施の形態2では、第2金属電極212を、p型の第2コンタクト層205に形成しているため、キャリアの取り出しを阻害するショットキー障壁の形成が抑制されるようになる。

0063

[実施の形態3]
次に、本発明の実施の形態3について図4A図4Dを用いて説明する。図4A図4Cは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図4Dは、評価対象となる受光素子の構成を示す断面図である。

0064

この評価方法は、まず、素子形成工程で、図4Aに示すように、基板301の上にアバランシェフォトダイオード(APD)素子構造302を形成する(素子形成工程)。APD素子構造302は、第1コンタクト層303、吸収層304、第2コンタクト層305、増倍層306、第3コンタクト層307が、これらの順に積層されている。実施の形態3では、基板301の側から、第1コンタクト層303、吸収層304、第2コンタクト層305、増倍層306、第3コンタクト層307の順に積層されている。また、実施の形態3では、吸収層304と第2コンタクト層305との間に第4コンタクト層309が形成されている。

0065

第1コンタクト層303は、第1導電型の半導体から構成され、吸収層304は、第1コンタクト層303に格子整合する半導体から構成されている。第2コンタクト層305は、吸収層304とは格子定数が異なる第1導電型の半導体から構成され、増倍層306は、第2コンタクト層305に格子整合する半導体から構成されている。第3コンタクト層307は、増倍層306に格子整合する第2導電型の半導体から構成されている。また、第4コンタクト層309は、吸収層304に格子整合する第1導電型の半導体から構成されている。例えば、第1導電型はp型であり、第2導電型はn型である。この場合、電子増倍型となる。

0066

例えば、図4Bに示すように、InPからなる基板301の上に、p型不純物が比較的高濃度に導入されたInGaAsP(p+−InGaAsP)から構成された第1半導体層323、InGaAsから構成された第2半導体層324、p−InGaAsPから構成された第3半導体層329を形成する。例えば、よく知られたMOCVD(法により、各材料をエピタキシャル成長させて形成すればよい。

0067

一方、例えば、単結晶シリコンからなる成長基板321の上に、n型の不純物が比較的高濃度に導入されたシリコン(n+−Si)からなる第4半導体層327、ノンドープのシリコン(i−Si)からなる第5半導体層326、p−Siからなる第6半導体層325を形成する。例えば、よく知られたCVD法により、Siをエピタキシャル成長させて形成すればよい。

0068

次に、第2半導体層324と第3半導体層329とを接合する。例えば、各接合面にArビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板321を除去する。

0069

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第1メサとした第1コンタクト層303、第1メサより平面視で小さい面積の第2メサとした吸収層304、第4コンタクト層309、第2メサより平面視で小さい面積の第3メサとした第2コンタクト層305、第3メサより平面視で小さい面積の第4メサとした増倍層306、および第4メサより平面視で小さい面積の第5メサとした第3コンタクト層307を形成し、APD素子構造302とする。

0070

次に、図4Cに示すように、第1コンタクト層303に電気的に接続する第1金属電極311を形成し、第2コンタクト層305に電気的に接続する第2金属電極312を形成し、第4コンタクト層309に電気的に接続する第3金属電極313を形成する(電極形成工程)。第1金属電極311は、第2メサの周囲の第1メサとしている第1コンタクト層303の上面に、オーミック接触した状態で形成すればよい。また、第2金属電極312は、第4メサの周囲の第3メサとしている第2コンタクト層305の上に、オーミック接触した状態で形成すればよい。また、第3金属電極313は、第3メサの周囲の第2メサとしている第4コンタクト層309の上に、オーミック接触した状態で形成すればよい。

0071

例えば、第1金属電極311は、Pt/Ti/Auから構成し、第2金属電極112は、Ti/Auから構成し、第3金属電極313は、Pt/Ti/Auから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

0072

次に、吸収層304に光を照射した状態で第1金属電極311、第2金属電極312、および第3金属電極313を用いた電気特性を測定することでAPD素子構造の特性を評価する(測定工程)。この評価によれば、図4Dに示すAPDが評価できる。このAPDは、第3コンタクト層307の上に、第4金属電極314を備える。第4金属電極314は、例えば、Ti/Auから構成されている。

0073

図4Cを用いて説明した素子は、図4Dを用いて説明した受光素子(APD)を評価するための評価用素子であり、図4Cを用いて説明した素子の各層は評価用の層(評価層)となり、各金属電極は評価用の金属電極(評価金属電極)となり、受光素子(APD)と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、APDの動作帯域と感度を向上させるために、吸収層304をp型半導体層とi型半導体層との2層構造としてもよい。

0074

このAPD素子では、光照射により吸収層304で光励起されたキャリア(電子)は、第4コンタクト層309を経由し、第4コンタクト層309との接合界面を通過して第2コンタクト層305に注入される。しかしながら、第3コンタクト層307と第1コンタクト層303との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がAPDの動作電圧以下においては、増倍層306に電界が集中するため、吸収層304および第2コンタクト層305には電界がかからず、i型半導体の吸収層304とp型半導体の第4コンタクト層309との間に存在する障壁によってキャリアを取り出すことができない。

0075

一方で、実際に受光素子として用いる状態における吸収層304、第4コンタクト層309、および第2コンタクト層305に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層306内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定(定量化)することが難しい。

0076

以上のことに対し、実施の形態3では、バイアス電圧は第1金属電極311と第2金属電極312または第3金属電極313との間、言い換えると第1コンタクト層303と第2コンタクト層305または第4コンタクト層309との間に印加されるため、APDの動作電圧以下であっても吸収層304に電界が印加される。

0077

このため、まず、キャリアが増倍されることなく第2金属電極312から取り出すことができ、接合界面を通過したキャリアの定量化(正確な測定)が可能である。更に、実施の形態3では、第3金属電極313を用いることで、異なる格子定数とされている層間の接合界面を介することなく、吸収層304で励起されたキャリア数を実測できる。このため、吸収層304を構成する材料の吸収係数およびAPD素子内の光路長から吸収層304内での光電変換効率を見積もることなく、誤差が生じることがない。この結果、より高い精度で、異なる格子定数とされている層間の接合界面におけるキャリアの損失を定量化することができる。

0078

上述した実施の形態3によれば、図4Dに示した受光素子として用いるAPDと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のAPDとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、APDと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

0079

以上のように、実施の形態3によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたAPDに対して、簡易に格子不整合界面における損失(キャリア透過特性)が評価できる。

0080

[実施の形態4]
次に、本発明の実施の形態4について図5A図5Dを用いて説明する。図5A図5Cは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図5Dは、評価対象となる受光素子の構成を示す断面図である。

0081

この評価方法は、まず、素子形成工程で、図5Aに示すように、基板401の上にAPD素子構造402を形成する(素子形成工程)。APD素子構造402は、第1コンタクト層403、吸収層404、第2コンタクト層405、増倍層406、第3コンタクト層407が、これらの順に積層されている。実施の形態4では、基板401の側から、第3コンタクト層407、増倍層406、第2コンタクト層405、吸収層404、第1コンタクト層403の順に積層されている。

0082

第1コンタクト層403は、第1導電型の半導体から構成され、吸収層404は、第1コンタクト層403に格子整合する半導体から構成されている。第2コンタクト層405は、吸収層404とは格子定数が異なる半導体から構成され、増倍層406は、第2コンタクト層405に格子整合する半導体から構成されている。第3コンタクト層407は、増倍層406に格子整合する第2導電型の半導体から構成されている。実施の形態4では、第2コンタクト層405は、第1導電型の半導体から構成している。このようにした第2コンタクト層405は、電界制御層として機能する。例えば、第1導電型はp型であり、第2導電型はn型である。この場合、電子増倍型となる。

0083

例えば、図5Bに示すように、単結晶シリコンからなる基板401の上に、n+−Siからなる第1半導体層427、i−Siからなる第2半導体層426、p−Siからなる第3半導体層425、ゲルマニウム(Ge)からなる第4半導体層424,p型のGe(p−Ge)からなる第5半導体層423を形成する。例えば、よく知られたCVD法により、各層を結晶成長させて形成すればよい。

0084

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第1メサとした第3コンタクト層407、第1メサより平面視で小さい面積の第2メサとした増倍層406、第2コンタクト層405、第2メサより平面視で小さい面積の第3メサとした吸収層404、および第3メサより平面視で小さい面積の第4メサとした第1コンタクト層403を形成し、APD素子構造402とする。

0085

次に、図5Cに示すように、第1コンタクト層403に電気的に接続する第1金属電極411を形成し、第2コンタクト層405に電気的に接続する第2金属電極412を形成する(電極形成工程)。第1金属電極411は、第1コンタクト層403の上面に、オーミック接触した状態で形成すればよい。また、第2金属電極412は、第3メサの周囲の第2メサとしている第2コンタクト層405の上に、オーミック接触した状態で形成すればよい。例えば、各金属電極は、Ti/Auから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

0086

次に、吸収層404に光を照射した状態で第1金属電極411および第2金属電極412を用いた電気特性を測定することでAPD素子構造の特性を評価する(測定工程)。この評価によれば、この評価によれば、図5Dに示すAPDが評価できる。このAPDは、第3コンタクト層407に、第3金属電極413を備える。第3金属電極413は、例えば、Ti/Auから構成されている。このAPDは、図5Cを用いて説明した実際に電気特性を測定するAPD素子構造と、同様の半導体の積層構造となっており、金属電極の形成以外は、同様の作製工程となる。

0087

図5Cを用いて説明した素子は、上述の実際に用いる受光素子(APD)を評価するための評価用素子であり、図5Cを用いて説明した素子の各層は評価用の層となり、各金属電極は評価用の金属電極となり、受光素子(APD)と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、APDの動作帯域と感度を向上させるために、吸収層404をp型半導体層とi型半導体層との2層構造としてもよい。

0088

実施の形態4において、吸収層404で光励起されたキャリア(電子)が接合界面を通過して第2コンタクト層405に注入される。しかしながら、第3コンタクト層407と第1コンタクト層403との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がAPDの動作電圧以下においては、増倍層406に電界が集中するために吸収層404には電界がかからず、i型の吸収層404とp型の第2コンタクト層405の間に存在する障壁によってキャリアを取り出すことができない。

0089

一方で、実際に受光素子として用いる状態における吸収層404および第2コンタクト層405に電界がかかる動作電圧以上では、上記の障壁を越えてキャリアを取り出すことができるが、この状態では、増倍層406内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定することが難しい。

0090

以上のことに対し、実施の形態4では、バイアス電圧は第1金属電極411と第2金属電極412との間、言い換えると第1コンタクト層403と第2コンタクト層405との間に印加されるため、APDの動作電圧以下であっても吸収層404に電界が印加される。このため、キャリアが増倍されることなく第2金属電極412から取り出すことができ、接合界面を通過したキャリアの定量化(正確な測定)が可能である。更に、吸収層404を構成する材料の吸収係数およびAPD素子内の光路長から吸収層404内での光電変換効率を見積もることで、接合界面におけるキャリアの損失を定量化することができる。

0091

上述した実施の形態4によれば、受光素子として用いるAPDと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のAPDとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、APDと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

0092

また、実施の形態4では、格子不整合の影響を小さくするために、第2コンタクト層405と吸収層404との間に、例えばSiGeからなるバッファ層を形成してもよい。

0093

[実施の形態5]
次に、本発明の実施の形態5について図6A図6Dを用いて説明する。図6A図6Cは、本発明の実施の形態における受光素子の評価方法の各過程における素子の状態を示す断面図である。また、図6Dは、評価対象となる受光素子の構成を示す断面図である。

0094

この評価方法は、まず、素子形成工程で、図6Aに示すように、基板501の上にアバランシェフォトダイオード(APD)素子構造502を形成する(素子形成工程)。APD素子構造502は、第1コンタクト層503、吸収層504、第2コンタクト層505、増倍層506、第3コンタクト層507が、これらの順に積層されている。実施の形態5では、基板501の側から、第1コンタクト層503、吸収層504、第2コンタクト層505、増倍層506、第3コンタクト層507の順に積層されている。また、実施の形態5では、吸収層504と第2コンタクト層505との間に第4コンタクト層509が形成されている。また、実施の形態5では、第2コンタクト層505と増倍層506との間に電界制御層508が形成されている。

0095

第1コンタクト層503は、第1導電型の半導体から構成され、吸収層504は、第1コンタクト層503に格子整合する半導体から構成されている。第2コンタクト層505は、吸収層504とは格子定数が異なるi型の半導体から構成され、増倍層506は、第2コンタクト層505に格子整合する半導体から構成されている。第3コンタクト層507は、増倍層506に格子整合する第2導電型の半導体から構成されている。また、第4コンタクト層509は、吸収層504に格子整合するi型の半導体から構成されている。また、電界制御層508は、第2コンタクト層505に格子整合する第1導電型の半導体から構成されている。例えば、第1導電型はp型であり、第2導電型はn型である。この場合、電子増倍型となる。

0096

例えば、図6Bに示すように、InPからなる基板501の上に、p+−InGaAsPから構成された第1半導体層523、InGaAsから構成された第2半導体層524、i−InGaAsPから構成された第3半導体層529を形成する。例えば、よく知られたMOCVD(法により、各材料をエピタキシャル成長させて形成すればよい。

0097

一方、例えば、単結晶シリコンからなる成長基板521の上に、n+−Siからなる第4半導体層527、i−Siからなる第5半導体層526、p−Siからなる第6半導体層528、i−Siからなる第7半導体層525を形成する。例えば、よく知られたCVD法により、Siをエピタキシャル成長させて形成すればよい。

0098

次に、第2半導体層524と第3半導体層529とを接合する。例えば、各接合面にArビームを照射して活性化し、ウエハ接合を行えばよい。この後、公知の研磨法やエッチング法などにより成長基板521を除去する。

0099

次に、公知のフォトリソグラフィ技術およびエッチング技術により各半導体層をパターニングし、所望の第1メサとした第1コンタクト層503、第1メサより平面視で小さい面積の第2メサとした吸収層504、第4コンタクト層509、第2メサより平面視で小さい面積の第3メサとした第2コンタクト層505、第3メサより平面視で小さい面積の第4メサとした電界制御層508、増倍層506、および第4メサより平面視で小さい面積の第5メサとした第3コンタクト層507を形成し、APD素子構造502とする。

0100

次に、図6Cに示すように、第1コンタクト層503に電気的に接続する第1金属電極511を形成し、第2コンタクト層505に電気的に接続する第2金属電極512を形成し、第4コンタクト層509に電気的に接続する第3金属電極513を形成する(電極形成工程)。第1金属電極511は、第2メサの周囲の第1メサとしている第1コンタクト層503の上面に、オーミック接触した状態で形成すればよい。また、第2金属電極512は、第4メサの周囲の第3メサとしている第2コンタクト層505の上に、オーミック接触した状態で形成すればよい。また、第3金属電極513は、第3メサの周囲の第2メサとしている第4コンタクト層509の上に、オーミック接触した状態で形成すればよい。

0101

例えば、第1金属電極511は、Pt/Ti/Auから構成し、第2金属電極112は、Ti/Auから構成し、第3金属電極513は、Pt/Ti/Auから構成すればよい。例えば、各電極形成領域に開口部を備えるリフトオフマスクを形成し、次いで、蒸着法などにより各金属材料を堆積し、この後、リフトオフマスクを除去するリフトオフ法により、各金属電極を形成すればよい。

0102

次に、吸収層504に光を照射した状態で第1金属電極511、第2金属電極512、および第3金属電極513を用いた電気特性を測定することでAPD素子構造の特性を評価する(測定工程)。この評価によれば、図6Dに示すAPDが評価できる。このAPDは、第3コンタクト層507の上に、第4金属電極514を備える。第4金属電極514は、例えば、Ti/Auから構成されている。

0103

図6Cを用いて説明した素子は、図6Dを用いて説明した受光素子(APD)を評価するための評価用素子であり、図6Cを用いて説明した素子の各層は評価用の層(評価層)となり、各金属電極は評価用の金属電極(評価金属電極)となり、受光素子(APD)と評価用素子とは、対応する各層が同一の半導体から構成されている。なお、APDの動作帯域と感度を向上させるために、吸収層504をp型半導体層とi型半導体層との2層構造としてもよい。

0104

このAPD素子では、光照射により吸収層504で光励起されたキャリア(電子)は、第4コンタクト層509を経由し、第4コンタクト層509との接合界面を通過して第2コンタクト層505に注入される。しかしながら、第3コンタクト層507と第1コンタクト層503との間にバイアス電圧が印加される実際に受光素子として用いる状態では、電圧がAPDの動作電圧以下においては、増倍層506に電界が集中するため、吸収層504および第2コンタクト層505には電界がかからず、i型半導体の第2コンタクト層505とp型半導体の電界制御層508との間に存在する障壁によってキャリアを取り出すことができない。

0105

一方で、実際に受光素子として用いる状態における吸収層504、第4コンタクト層509、および第2コンタクト層505に電界がかかる動作電圧以上では、前述の障壁を越えてキャリアを取り出すことができるが、同時に増倍層506内に高い電界強度がかかっているため増倍利得が生じており、上記接合界面での損失を正確に測定(定量化)することが難しい。

0106

以上のことに対し、実施の形態5では、バイアス電圧は第1金属電極511と第2金属電極512または第3金属電極513との間、言い換えると第1コンタクト層503と第2コンタクト層505または第4コンタクト層509との間に印加されるため、APDの動作電圧以下であっても吸収層504に電界が印加される。

0107

このため、まず、キャリアが増倍されることなく第2金属電極512から取り出すことができ、接合界面を通過したキャリアの定量化(正確な測定)が可能である。更に、実施の形態5では、第3金属電極513を用いることで、異なる格子定数とされている層間の接合界面を介することなく、吸収層504で励起されたキャリア数を実測できる。このため、吸収層504を構成する材料の吸収係数およびAPD素子内の光路長から吸収層504内での光電変換効率を見積もることなく、誤差が生じることがない。この結果、より高い精度で、異なる格子定数とされている層間の接合界面におけるキャリアの損失を定量化することができる。

0108

上述した実施の形態5によれば、図6Dに示した受光素子として用いるAPDと同様の素子構造を製造する過程で、追加工程を必要することなく評価が実施できる。評価に用いる素子構造と実際のAPDとは、エッチング範囲および電極を形成する位置を変えるだけで、同時に、同一の基板上に簡易に作製することができる。このため、APDと同一のエピタキシャル結晶成長、ウエハ接合、メサ形成プロセス条件における、接合界面の特性を評価することが可能である。

0109

以上のように、実施の形態5によれば、光吸収層とは格子定数の異なる半導体を増倍層に用いたAPDに対して、簡易に格子不整合界面における損失(キャリア透過特性)が評価できる。

0110

以上に説明したように、本発明によれば、光吸収層に対して格子定数が異なって接する層に金属電極を設けるようにしたので、格子定数の異なる半導体を用いて構成されたアバランシェフォトダイオードの格子定数の異なる2つの層の界面におけるキャリア透過特性が評価できるようになる。本発明によれば、簡易に格子不整合界面における損失を定量化することができる。

0111

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

0112

例えば、上述では、第1導電型をp型とし、第2導電型をn型とした場合について説明したが、第1導電型をn型とし、第2導電型をp型としたホール増倍型においても同様である。また、例えば、増倍層は、Siに限らず、InP,InAlAs,InAs,HgCdTe,GaN,SiCなど他の半導体でもよく、InAlAs/InPなどの超格子構造を有する増倍層でもよい。

0113

また、接合手法として表面活性化接合を用いて説明したが、フュージョン接合、親水性接合、原子拡散接合などその他の接合法を用いてもよい。

0114

また、吸収層としてp型半導体、アンドープの半導体を用いることで、格子不整合材料系の界面を通過するキャリアが電子である場合の説明をしたが、ホールが界面を通過する場合はn型半導体を用いてもよい。また、吸収層から接合面に向けてドーピング濃度を低下させる傾斜ドーピングを用いてもよい。エッジブレークダウンを防ぐためにガードリングなどを利用してもよい。メサ加工のためには、ドライエッチングを用いることができるが、これに限らず、エッチストップ層を用いてウエットエッチングによる作製を行ってもよい。

0115

また、更に素子の呼応感度化実現のため、入射面の鏡面化や誘電体多層膜による反射防止膜を施すことによる光の入射端での結合損の低下、ミラー導波路構造およびDBR(Distributed Bragg Reflector)などによる光路長の拡大などの工夫を施しても、一般的なAPDないしはフォトダイオードに対して行われる設計事項である。

0116

101…基板、102…アバランシェフォトダイオード(APD)素子構造、103…第1コンタクト層、104…吸収層、105…第2コンタクト層、106…増倍層、107…第3コンタクト層、108…電界制御層、111…第1金属電極、112…第2金属電極。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社デンソーの「 半導体ウェハおよび半導体装置の製造方法」が 公開されました。( 2020/04/30)

    【課題】ダイシングラインに沿って分割した際、カット領域の外側に位置する下層配線層および上層配線層が剥離することを抑制する。【解決手段】下層配線層43、44は、カット領域20aの内側に位置する第1下層配... 詳細

  • 東京エレクトロン株式会社の「 検査装置及び検査方法」が 公開されました。( 2020/04/30)

    【課題】裏面照射型の撮像デバイスの検査において、短時間で検査を行うことができ、また、撮像デバイスが形成された被検査体に対して、面内で均一な光強度分布を有する光の照射を行うことができるようにする。【解決... 詳細

  • 東京エレクトロン株式会社の「 検査装置及び検査方法」が 公開されました。( 2020/04/30)

    【課題】裏面照射型の撮像デバイスの検査において、撮像デバイスが形成された被検査体が載置される載置台の強度を損なわずに、短時間で検査を行うことができるようにする。【解決手段】検査装置は、撮像デバイスの裏... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ