図面 (/)

技術 ゲート駆動装置

出願人 富士電機株式会社
発明者 野村一郎
出願日 2016年8月31日 (5年0ヶ月経過) 出願番号 2016-169542
公開日 2018年3月8日 (3年5ヶ月経過) 公開番号 2018-038174
状態 特許登録済
技術分野 電子的スイッチ1 電力変換一般
主要キーワード 装置品質 負極電源 正極電源端子 正極電源 負極電源端子 N端子 タイミング設定回路 スイッチ切換え
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年3月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

装置品質の向上を図る。

解決手段

スイッチング素子1aを駆動するゲート駆動装置20は、ターンオン電流源I1−1〜I1−n、ターンオン用スイッチsw1−1〜sw1−n、ターンオフ用電流源I2−1〜I2−n、ターンオフ用スイッチsw2−1〜sw2−nを備える。ターンオン用電流源I1−1〜I1−nは、スイッチング素子1aのターンオン時に、スイッチング素子1aのゲート電圧立ち上がり波形電圧傾きを複数段階切換える。ターンオン用スイッチsw1−1〜sw1−nは、ターンオン用電流源I1−1〜I1−nを駆動制御する。ターンオフ用電流源I2−1〜I2−nは、スイッチング素子1aのターンオフ時に、ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。ターンオフ用スイッチsw2−1〜sw2−nは、ターンオフ用電流源I2−1〜I2−nを駆動制御する。

概要

背景

インバータなどの電源装置では、スイッチング素子MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)など)が直列に接続されたブリッジ回路が備えられている。

ブリッジ回路は、高電位側のスイッチング素子と、低電位側のスイッチング素子とが直列に接続され、中点電位負荷が接続される構成を有しており、スイッチング素子のゲート駆動によって、スイッチング素子をオンオフさせて負荷を駆動させる。

スイッチング素子のゲート駆動関連の従来技術としては、スイッチング素子のゲート電圧値を検出し、検出したゲート電圧値にもとづいて、ゲート駆動抵抗または駆動電流を変化させる技術が提案されている(特許文献1)。

概要

装置品質の向上をる。スイッチング素子1aを駆動するゲート駆動装置20は、ターンオン電流源I1−1〜I1−n、ターンオン用スイッチsw1−1〜sw1−n、ターンオフ用電流源I2−1〜I2−n、ターンオフ用スイッチsw2−1〜sw2−nを備える。ターンオン用電流源I1−1〜I1−nは、スイッチング素子1aのターンオン時に、スイッチング素子1aのゲート電圧立ち上がり波形電圧傾きを複数段階切換える。ターンオン用スイッチsw1−1〜sw1−nは、ターンオン用電流源I1−1〜I1−nを駆動制御する。ターンオフ用電流源I2−1〜I2−nは、スイッチング素子1aのターンオフ時に、ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。ターンオフ用スイッチsw2−1〜sw2−nは、ターンオフ用電流源I2−1〜I2−nを駆動制御する。

目的

本発明はこのような点に鑑みてなされたものであり、スイッチング素子のゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能としたゲート駆動を行って、装置品質の向上を図ったゲート駆動装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

スイッチング素子ターンオンする場合に、前記スイッチング素子のゲート電圧立ち上がり波形電圧傾きを複数段階切換える複数のターンオン用電流源と、前記ターンオン用電流源を駆動制御する複数のターンオン用スイッチと、前記スイッチング素子をターンオフする場合に、前記ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える複数のターンオフ用電流源と、前記ターンオフ用電流源を駆動制御する複数のターンオフ用スイッチと、を有することを特徴とするゲート駆動装置

請求項2

前記ゲート電圧の立ち上がり波形をn(≧3)個の立ち上がり期間に分割して、n段階の電圧傾きに切換える場合には、分割した各立ち上がり期間で互いに異なるターンオン用ゲート電流を前記スイッチング素子のゲートに流すn個の前記ターンオン用電流源と、n個の前記ターンオン用スイッチとが設けられ、前記ゲート電圧の立ち下がり波形をn個の立ち下がり期間に分割して、n段階の電圧傾きに切換える場合には、分割した各立ち下がり期間で互いに異なるターンオフ用ゲート電流を前記ゲートから引き抜くn個の前記ターンオフ用電流源と、n個の前記ターンオフ用スイッチとが設けられる、ことを特徴とする請求項1記載のゲート駆動装置。

請求項3

前記立ち上がり波形の電圧傾きを3段階に切換える場合に、第1のターンオン用スイッチは、前記ゲート電圧のボトムレベルから前記ゲート電圧が立ち上がり途中の第1のミラー領域に達するまでの第1の期間にオンし、第1のターンオン用電流源は、前記第1の期間に、前記ゲートに第1のターンオン用ゲート電流を流し、第2のターンオン用スイッチは、前記ゲート電圧が前記第1のミラー領域にあるときの第2の期間にオンし、第2のターンオン用電流源は、前記第2の期間に、前記ゲートに第2のターンオン用ゲート電流を流し、第3のターンオン用スイッチは、前記ゲート電圧が前記第1のミラー領域から出て前記ゲート電圧のピークレベルに達するまでの第3の期間にオンし、第3のターンオン用電流源は、前記第3の期間に、前記ゲートに第3のターンオン用ゲート電流を流し、前記立ち下がり波形の電圧傾きを3段階に切換える場合に、第1のターンオフ用スイッチは、前記ゲート電圧の前記ピークレベルから立ち下がり途中の第2のミラー領域に達するまでの第4の期間にオンし、第1のターンオフ用電流源は、前記第4の期間に、前記ゲートから第1のターンオフ用ゲート電流を引き抜き、第2のターンオフ用スイッチは、前記ゲート電圧が前記第2のミラー領域にあるときの第5の期間にオンし、第2のターンオフ用電流源は、前記第5の期間に、前記ゲートから第2のターンオフ用ゲート電流を引き抜き、第3のターンオフ用スイッチは、前記ゲート電圧が前記第2のミラー領域から出て前記ボトムレベルに達するまでの第6の期間にオンし、第3のターンオフ用電流源は、前記第6の期間に、前記ゲートから第3のターンオフ用ゲート電流を引き抜く、ことを特徴とする請求項2記載のゲート駆動装置。

請求項4

前記スイッチング素子のターンオン時、前記第2のターンオン用ゲート電流よりも前記第1のターンオン用ゲート電流が大きく、前記第1のターンオン用ゲート電流よりも前記第3のターンオン用ゲート電流が大きく、前記スイッチング素子のターンオフ時、前記第2のターンオフ用ゲート電流よりも前記第3のターンオフ用ゲート電流が大きく、前記第3のターンオフ用ゲート電流よりも前記第1のターンオフ用ゲート電流が大きい、ことを特徴とする請求項3記載のゲート駆動装置。

請求項5

前記スイッチング素子のターンオン時、前記第2のターンオン用ゲート電流よりも前記第3のターンオン用ゲート電流が大きく、前記第3のターンオン用ゲート電流よりも前記第1のターンオン用ゲート電流が大きく、前記スイッチング素子のターンオフ時、前記第2のターンオフ用ゲート電流よりも前記第1のターンオフ用ゲート電流が大きく、前記第1のターンオフ用ゲート電流よりも前記第3のターンオフ用ゲート電流が大きい、ことを特徴とする請求項3記載のゲート駆動装置。

請求項6

前記スイッチング素子のターンオン時、前記第3のターンオン用ゲート電流よりも前記第2のターンオン用ゲート電流が大きく、前記第2のターンオン用ゲート電流よりも前記第1のターンオン用ゲート電流が大きく、前記スイッチング素子のターンオフ時、前記第3のターンオフ用ゲート電流よりも前記第2のターンオフ用ゲート電流が大きく、前記第2のターンオフ用ゲート電流よりも前記第1のターンオフ用ゲート電流が大きい、ことを特徴とする請求項3記載のゲート駆動装置。

請求項7

前記スイッチング素子のドレイン電圧モニタするモニタ回路を備え、前記モニタ回路は、前記スイッチング素子のターンオフ時に、前記ドレイン電圧に生じる過電圧を検出し、前記過電圧が検出された場合に、少なくとも1つの前記ターンオン用スイッチがオンして、前記ターンオン用ゲート電流源から前記ターンオン用ゲート電流を前記ゲートに流すことを特徴とする請求項2記載のゲート駆動装置。

技術分野

0001

本技術は、スイッチング素子ゲートを駆動するゲート駆動装置に関する。

背景技術

0002

インバータなどの電源装置では、スイッチング素子(MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)など)が直列に接続されたブリッジ回路が備えられている。

0003

ブリッジ回路は、高電位側のスイッチング素子と、低電位側のスイッチング素子とが直列に接続され、中点電位負荷が接続される構成を有しており、スイッチング素子のゲート駆動によって、スイッチング素子をオンオフさせて負荷を駆動させる。

0004

スイッチング素子のゲート駆動関連の従来技術としては、スイッチング素子のゲート電圧値を検出し、検出したゲート電圧値にもとづいて、ゲート駆動抵抗または駆動電流を変化させる技術が提案されている(特許文献1)。

先行技術

0005

特開2008−92663号公報

発明が解決しようとする課題

0006

スイッチング素子のゲート駆動を行う場合、従来では、抵抗を介して直流電源から高電位または低電位の電圧印加して、抵抗を流れる電流によってスイッチング素子のゲートを駆動する制御が行われている。

0007

しかし、このようなゲート駆動では、抵抗を介してスイッチング素子の寄生容量を充放電するという制御であるので、スイッチング素子のゲート電圧立ち上がりおよび立ち下がり電圧瞬時値に対して、任意の電圧傾きを設定することができない。

0008

このため例えば、スイッチング素子のターンオフ時に生じるサージ電圧およびターンオン時に発生するサージ電流の上昇を抑制したり、またはスイッチング損失を低減化したりするための調整が困難であるので、装置品質の低下を引き起こしていた。

0009

本発明はこのような点に鑑みてなされたものであり、スイッチング素子のゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階切換え可能としたゲート駆動を行って、装置品質の向上を図ったゲート駆動装置を提供することを目的とする。

課題を解決するための手段

0010

上記課題を解決するために、ゲート駆動装置が提供される。ゲート駆動装置は、ターンオン用電流源、ターンオン用スイッチ、ターンオフ用電流源およびターンオフ用スイッチを備える。

0011

複数のターンオン用電流源は、スイッチング素子をターンオンする場合に、スイッチング素子のゲート電圧の立ち上がり波形の電圧傾きを複数段階に切換える。複数のターンオン用スイッチは、ターンオン用電流源を駆動制御する。複数のターンオフ用電流源は、スイッチング素子をターンオフする場合に、ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。複数のターンオフ用スイッチは、ターンオフ用電流源を駆動制御する。

発明の効果

0012

スイッチング素子のゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能としたゲート駆動を行うことで、装置品質の向上を図ることが可能になる。

図面の簡単な説明

0013

本発明のゲート駆動装置を含む電力変換回路の構成例を示す図である。
従来技術のゲート駆動回路を含む電力変換回路の構成例を示す図である。
従来技術の動作波形を示す図である。
本発明の電力変換回路の構成例を示す図である。
本発明のゲート電圧の電圧傾き設定を説明するための図である。
ミラー領域を説明するための図である。
電流源の電流値大小関係の3種パターン例を示す図である。
ゲート電流切換のパターン#1を示す図である。
図8の動作波形を示す図である。
図8とは電流の大小関係が異なるゲート電流切換のパターンを示す図である。
図10の動作波形を示す図である。
図8図10と電流の大小関係が異なるゲート電流切換のパターンを示す図である。
図12の動作波形を示す図である。
過電圧抑制時の動作波形を示す図である。
ゲート駆動回路の具体的構成の前段の一例を示す図である。
ゲート駆動回路の具体的構成の後段ターンオン側の一例を示す図である。
ゲート駆動回路の具体的構成の後段ターンオフ側の一例を示す図である。
ターンオン側タイミング設定回路の動作波形を示す図である。
従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図である。
従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図である。
従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図である。
従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図である。
ゲート電流切換のパターン#1によるターンオン時のシミュレーション動作波形を示す図である。
ゲート電流切換のパターン#1によるターンオン時のシミュレーション動作波形を示す図である。
ゲート電流切換のパターン#1によるターンオフ時のシミュレーション動作波形を示す図である。
ゲート電流切換のパターン#1によるターンオフ時のシミュレーション動作波形を示す図である。

実施例

0014

以下、実施の形態について図面を参照して説明する。
図1は本発明のゲート駆動装置を含む電力変換回路の構成例を示す図である。電力変換回路1は、スイッチング素子1aと、ゲート駆動装置20とを含む。ゲート駆動装置20は、ターンオン用電流源I1−1〜I1−n、ターンオン用スイッチsw1−1〜sw1−n、ターンオフ用電流源I2−1〜I2−nおよびターンオフ用スイッチsw2−1〜sw2−nを備える。

0015

なお、ターンオン用スイッチsw1−1〜sw1−nの一端には、正極直流電源VFB1(+)〜VFBn(+)が接続され、ターンオフ用スイッチsw2−1〜sw2−nの一端には、負極直流電源VRB1(−)〜VRBn(−)が接続される。

0016

ターンオン用電流源I1−1〜I1−nは、スイッチング素子1aをターンオンする場合に、スイッチング素子1aのゲートにターンオン用ゲート電流を個々に流して、スイッチング素子1aのゲート電圧(ゲートソース間電圧)の立ち上がり波形の電圧傾きを複数段階に切換える。ターンオン用スイッチsw1−1〜sw1−nは、ターンオン用電流源I1−1〜I1−nを個々に駆動制御する。

0017

ターンオフ用電流源I2−1〜I2−nは、スイッチング素子1aをターンオフする場合に、ゲートからターンオフ用ゲート電流を個々に引き抜いて、スイッチング素子1aのゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。ターンオフ用スイッチsw2−1〜sw2−nは、ターンオフ用電流源I2−1〜I2−nを個々に駆動制御する。

0018

ここで、スイッチング素子1aのゲート電圧の立ち上がり波形をn(≧3)個の立ち上がり期間に分割して、n段階の電圧傾きに切換えるものとする。この場合、分割した各立ち上がり期間で互いに異なるターンオン用ゲート電流をスイッチング素子1aのゲートに流すn個のターンオン用電流源と、n個のターンオン用スイッチとが設けられる。

0019

例えば、n=3として3段階に立ち上がり波形を切換える場合は、3個のターンオン用電流源I1−1〜I1−3と、3個のターンオン用スイッチsw1−1〜sw1−3とが設けられる。

0020

そして、3つのそれぞれの期間でターンオン用スイッチsw1−1〜sw1−3がオンして、それぞれの期間でターンオン用電流源I1−1〜I1−3から互いに異なるターンオン用ゲート電流がスイッチング素子1aのゲートに流れる。これにより、図1に示すように、スイッチング素子1aのゲート電圧Vgsは、3段階の電圧傾きの切換えで立ち上がることになる。

0021

また同様に、スイッチング素子1aのゲート電圧の立ち下がり波形をn個の立ち下がり期間に分割して、n段階の電圧傾きに切換えるものとする。この場合、分割した各立ち下がり期間で互いに異なるターンオフ用ゲート電流をゲートから引き抜くn個のターンオフ用電流源と、n個のターンオフ用スイッチとが設けられる。

0022

例えば、n=3として3段階に立ち下がり波形を切換える場合は、3個のターンオフ用電流源I2−1〜I2−3と、3個のターンオフ用スイッチsw2−1〜sw2−3とが設けられる。

0023

そして、3つのそれぞれの期間でターンオフ用スイッチsw2−1〜sw2−3がオンして、それぞれの期間でターンオフ用電流源I2−1〜I2−3から互いに異なるターンオフ用ゲート電流がスイッチング素子1aのゲートから引き抜かれる。これにより、図1に示すように、スイッチング素子1aのゲート電圧Vgsは、3段階の電圧傾きの切換えで立ち下がることになる。

0024

このように、本発明のゲート駆動装置20では、スイッチング素子1aのゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能とする構成とした。

0025

これにより例えば、スイッチング素子1aのターンオフ時に生じるサージ電圧およびターンオン時に発生するサージ電流の上昇を抑制したり、またはスイッチング損失を低減化したりするための調整が容易となるので、装置品質の向上を図ることが可能になる。

0026

なお、上記では、互いに異なるターンオン用ゲート電流をスイッチング素子のゲートに流すn個のターンオン用電流源を備えるとしたが、同じターンオン用ゲート電流を流すターンオン用電流源をn個備えてもよい。この場合、n個の内のいくつかのターンオン用電流源を同時に駆動させることでゲート電流の値に変化を与えて、立ち上がり電圧傾きを設定することができる。

0027

ターンオフについても同様にして、同じターンオフ用ゲート電流を流すターンオフ用電流源をn個備えて、n個の内のいくつかのターンオフ用電流源を同時に駆動させることでゲート電流の値に変化を与えて、立ち下がり電圧傾きを設定することができる。

0028

次に本発明の技術の詳細を説明する前に、従来のゲート駆動回路の構成および解決すべき課題について図2図3を用いて説明する。
図2は従来技術のゲート駆動回路を含む電力変換回路の構成例を示す図である。図2に示す電力変換回路100は、ブリッジ回路110とゲート駆動回路120−1、120−2を備えている。

0029

ブリッジ回路110は、スイッチング素子M1、M2、ダイオードD1、D2およびインダクタLを含む。スイッチング素子M1、M2には、NMOS(N−Channel Metal Oxide Semiconductor)トランジスタが使用されている。また、インダクタLは、モータ等の誘導性負荷模擬したものである。

0030

さらに、ダイオードD1、D2は、誘導性負荷の電流をオン/オフすることで負荷を駆動した際に生じる負荷電流還流させるためのFWD(Free Wheel Diode)として使用され、スイッチング素子M1、M2に対して逆並列に接続される。

0031

一方、ゲート駆動回路120−2は、抵抗Ron、Roff、スイッチsw11、sw12および直流電源VFB、VRBを含む。なお、ゲート駆動回路120−1もゲート駆動回路120−2と同じ構成である(ゲート駆動回路120−1の内部構成の図示は省略する)。

0032

素子接続関係について記すと、スイッチング素子M1のドレインは、ダイオードD1のカソード、インダクタLの一端およびP端子に接続する。P端子は、正極電源端子に該当する。

0033

スイッチング素子M1のソースは、ダイオードD1のアノード、インダクタLの他端、スイッチング素子M2のドレインおよびダイオードD2のカソードに接続する。
スイッチング素子M2のソースは、ダイオードD2のアノードと、N端子と接続する。N端子は、負極電源端子(またはGND端子)に該当する。スイッチング素子M1のゲートには、ゲート駆動回路120−1が接続し、スイッチング素子M2のゲートには、ゲート駆動回路120−2が接続する。

0034

ゲート駆動回路120−2において、直流電源VFBは、スイッチsw11の一端に接続し、スイッチsw11の他端は、抵抗Ronの一端に接続し、抵抗Ronの他端は、スイッチング素子M2のゲートに接続する。直流電源VFBは例えば、+15Vの電源である。

0035

直流電源VRBは、スイッチsw12の一端に接続し、スイッチsw12の他端は、抵抗Roffの一端に接続し、抵抗Roffの他端は、スイッチング素子M2のゲートに接続する。直流電源VRBは例えば、−5Vの電源である。

0036

なお、スイッチング素子M1、M2は寄生容量を有しており、図2ではスイッチング素子M2に対して、スイッチング素子M2のゲートとソース間に存在する寄生容量を寄生容量Cpとして図示している。

0037

次にスイッチング素子M2のゲート駆動の動作について説明する。スイッチング素子M2をターンオンさせる場合、スイッチsw11がオンして(スイッチsw12はオフ)、直流電源VFBの+15Vでスイッチング素子M2のゲートを高電位レベル(以下、Hレベル)に引き上げて、スイッチング素子M2をオンさせる。

0038

また、スイッチング素子M2をターンオフさせる場合、スイッチsw12がオンして(スイッチsw11はオフ)、−5Vでスイッチング素子M2のゲートを低電位レベル(以下、Lレベル)に引き下げて、スイッチング素子M2をオフさせる。

0039

図3は従来技術の動作波形を示す図である。スイッチング素子M2の動作波形として、ゲート電圧Vgs、ゲート電流IG、ドレイン電圧ドレインソース間電圧)Vdsおよびドレイン電流IDの波形を示している。

0040

ゲート電圧Vgsが立ち上がってから、ゲート電圧Vgsが閾値電圧Vthを超えると、ドレイン電流IDが流れ始める。また、ドレイン電流IDが流れてスイッチング素子M2が導通すると、ドレイン電圧Vdsが降下する。

0041

一方、ゲート駆動回路120−2とスイッチング素子M2のゲートとの間に流れるゲート電流IGは、スイッチング素子M2の寄生容量の充放電電流であり、抵抗Ron、Roffと寄生容量Cpとで形成される積分回路によって生成して流れる電流である。

0042

次に解決すべき課題について説明する。スイッチング素子のゲート駆動制御では、一般的に、ターンオフ時に生じるドレイン電圧Vds上のサージ電圧およびターンオン時に生じるドレイン電流ID上のサージ電流の上昇の抑制と、スイッチング損失の低減化とはトレードオフの関係になる。

0043

例えば、図2の構成において、スイッチング素子M2に接続している抵抗Ron、Roffの抵抗値を小さくすると、スイッチングスピードが速くなってスイッチング損失を低減できるが、ドレイン電圧Vds上のサージ電圧およびドレイン電流ID上のサージ電流が大きくなってしまう。

0044

逆に、抵抗Ron、Roffの抵抗値を大きくすると、スイッチングスピードが遅くなるのでサージ電圧およびサージ電流は小さくなるが、スイッチング損失が増加してしまうことになる。

0045

このようなトレードオフの関係を改善するために、スイッチング素子のターンオンおよびターンオフのスピードの調整を適切に行えることが望まれる。しかし、図2に示すゲート駆動回路100では、抵抗Ron、Roffを介して、スイッチング素子M2の寄生容量Cpを充放電してスイッチングするという構成になっている。

0046

そのため、ゲート電圧Vgsの立ち上がりおよび立ち下がりの電圧傾きを、RC時定数の充放電の一定の電圧傾きでしか決めることしかできず、ゲート電圧の立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きを設定することができなかった。

0047

したがって、従来では、ゲート電圧Vgsの立ち上げまたは立ち下げの途中で生じる、ドレイン電圧Vds上のサージ電圧およびドレイン電流ID上のサージ電流の抑制と、スイッチング損失の低減化とのトレードオフの関係を改善することが困難であった。

0048

本発明ではこのような点に鑑みて、ゲート電圧の瞬時値に対して任意の電圧傾きを設定したゲート駆動を行って、装置品質の向上を図ったゲート駆動装置を提供するものである。

0049

次に図1に示した本発明のゲート駆動装置を適用した電力変換回路について以降詳しく説明する。図4は本発明の電力変換回路の構成例を示す図である。電力変換回路1−1は、ブリッジ回路110、ゲート駆動回路20−1、20−2およびモニタ回路21を備えている。

0050

ブリッジ回路110は図2で示した構成と同じであり、スイッチング素子M1、M2、ダイオードD1、D2およびインダクタLを含む。なお、スイッチング素子M1、M2およびダイオードD1、D2の全体またはこれらの一部は、例えば、ワイドギャップ半導体で構成した素子である。この場合、ワイドギャップ半導体は、炭化珪素窒化ガリウム系材料酸化ガリウム系材料ダイヤモンドのいずれか1つまたはその複数種組合せで構成される。

0051

一方、ゲート駆動回路20−2は、ターンオン側の素子として、電流源I1〜I3(第1〜第3のターンオン用電流源)、スイッチsw1〜sw3(第1〜第3のターンオン用スイッチ)および直流電源VFB1〜VFB3(例えば、+15V)を含む。

0052

また、ターンオフ側の素子として、電流源I4〜I6(第1〜第3のターンオフ用電流源)、スイッチsw4〜sw6(第1〜第3のターンオフ用スイッチ)および直流電源VRB1〜VRB3(例えば、−5V)を含む。

0053

電流源I1は電流Igon1を流し、電流源I2は電流Igon2を流し、電流源I3は電流Igon3を流す。電流Igon1、電流Igon2および電流Igon3は、ターンオン用ゲート電流であってそれぞれ異なる電流値である。

0054

また、電流源I4は電流Igoff1を流し、電流源I5は電流Igoff2を流し、電流源I6は電流Igoff3を流す。電流Igoff1、電流Igoff2および電流Igoff3は、引き抜き電流であるターンオフ用ゲート電流であって、それぞれ異なる電流値である。

0055

なお、ターンオン側の素子として、3つの電流源I1〜I3と3つのスイッチsw1〜sw3を備える構成としているが、4つ以上の電流源と4つ以上のスイッチで構成してもよい。

0056

同様にターンオフ側の素子として、3つの電流源I4〜I6と3つのスイッチsw4〜sw6を備える構成としているが、4つ以上の電流源と4つ以上のスイッチで構成してもよい。また、ゲート駆動回路20−1もゲート駆動回路20−2と同じ構成である(ゲート駆動回路20−1の内部構成の図示は省略する)。

0057

モニタ回路21は、スイッチング素子M1、M2のターンオフ時に、ドレイン電圧Vdsが閾値を一定時間超えて発生する過電圧の検出を行う。過電圧が検出されると、モニタ回路21は、スイッチsw1〜sw3の少なくとも1つをオンさせて、電流Igon1〜Igon3の少なくとも1つをゲートに供給させる(図14で後述する)。

0058

ゲート駆動回路20−2の各素子の接続関係について記す。直流電源VFB1は、スイッチsw1の一端に接続し、スイッチsw1の他端は、電流源I1の一端に接続し、電流源I1の他端は、スイッチング素子M2のゲートに接続する。

0059

また、直流電源VFB2は、スイッチsw2の一端に接続し、スイッチsw2の他端は、電流源I2の一端に接続し、電流源I2の他端は、スイッチング素子M2のゲートに接続する。さらに、直流電源VFB3は、スイッチsw3の一端に接続し、スイッチsw3の他端は、電流源I3の一端に接続し、電流源I3の他端は、スイッチング素子M2のゲートに接続する。

0060

直流電源VRB1は、スイッチsw4の一端に接続し、スイッチsw4の他端は、電流源I4の一端に接続し、電流源I4の他端は、スイッチング素子M2のゲートに接続する。

0061

また、直流電源VRB2は、スイッチsw5の一端に接続し、スイッチsw5の他端は、電流源I5の一端に接続し、電流源I5の他端は、スイッチング素子M2のゲートに接続する。さらに、直流電源VRB3は、スイッチsw6の一端に接続し、スイッチsw6の他端は、電流源I6の一端に接続し、電流源I6の他端は、スイッチング素子M2のゲートに接続する。

0062

次にゲート電圧の立ち上がりおよび立ち下がりの波形の電圧傾きを設定するゲート電圧傾き設定の制御について説明する。なお、スイッチング素子M1、M2に対する制御は同じなので、以降では、主にスイッチング素子M2に対する制御について説明する。

0063

電力変換回路1−1では、スイッチング素子M2のターンオン時の立ち上がり期間を3つの期間t1、t2、t3に分け、ターンオフ時の立ち下がり期間を3つの期間t4、t5、t6に分ける。

0064

そして、電力変換回路1−1は、期間t1〜t6において、スイッチsw1〜sw6の内のいずれかのスイッチを1つオンさせて所定のゲート電流を流すことで、ゲート電圧Vgsの電圧傾きを設定する。

0065

図5は本発明のゲート電圧の電圧傾き設定を説明するための図である。波形k1は、立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きが設定不可のゲート電圧Vgsを示している(RC時定数によって固定的に電圧傾きが決まる従来の構成の場合)。

0066

一方、波形k2は、立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きが設定可能なゲート電圧Vgsを示している(本発明の図4の構成の場合)。
ターンオン時における期間t1〜t3において、期間t1は、ゲート電圧Vgsのボトムレベル立ち上がり開始点から立ち上がり途中のミラー領域に達するまでの期間である。

0067

期間t2は、ゲート電圧Vgsの立ち上がり途中のミラー領域を含む期間である。期間t3は、ゲート電圧Vgsが立ち上がり途中のミラー領域から出てピークレベルに達するまでの期間である。なお、期間t2の開始点終了点とは、スイッチング素子のミラー領域の開始点と終了点とに厳密に一致している必要はない。すなわち、期間t2は、スイッチング素子のミラー領域の開始点の近傍のタイミングを開始点とすることができる。また、期間t2は、スイッチング素子のミラー領域の終了点の近傍のタイミングを終了点とすることができる。

0068

ターンオフ時における期間t4〜t6において、期間t4は、ゲート電圧Vgsのピークレベルの立ち下がり開始点から立ち下がり途中のミラー領域に達するまでの期間である。

0069

期間t5は、ゲート電圧Vgsの立ち下がり途中のミラー領域を含む期間である。期間t6は、ゲート電圧Vgsが立ち下がり途中のミラー領域から出てボトムレベルに達するまでの期間である。なお、期間t5の開始点と終了点とは、スイッチング素子のミラー領域の開始点と終了点とに厳密に一致している必要はない。すなわち、期間t5は、スイッチング素子のミラー領域の開始点の近傍のタイミングを開始点とすることができる。また、期間t5は、スイッチング素子のミラー領域の終了点の近傍のタイミングを終了点とすることができる。

0070

図6はミラー領域を説明するための図である。ゲート電圧Vgsの立ち上がり時のミラー領域を示しており、縦軸はゲート電圧Vgs、横軸ゲート電荷量Qgである。スイッチング素子M2のターンオン時に、ゲート電荷量Qgが増えてゲート電圧Vgsが増加していくと、ゲート電圧Vgsの傾斜が緩くなる領域があり、この領域がミラー領域と呼ばれている。

0071

ミラー領域は、ターンオンする際にはドレイン電流IDの流れ始めに相当する領域であり、ターンオフする際にはドレイン電流IDの流れ終わりに相当する領域であるといえる。また、ミラー領域は、ドレイン電圧Vdsに生じるサージ電圧のピークが発生しやすい領域であり、ドレイン電流IDに生じるサージ電流のピークが発生しやすい領域である。

0072

図5戻り、各期間の時間帯の大小について説明する。期間t1、t6に対して、ゲート電圧Vgsのボトムレベルからミラー領域に達するまでの期間t1の時間帯と、ミラー領域を出てからボトムレベルに達するまでの期間t6の時間帯とを短くする。これにより、スイッチング素子M1、M2の同時オフ期間(デッドタイム)を短くすることができる。

0073

アームのスイッチング素子M1と、下アームのスイッチング素子M2との両方をオフする期間が短いほど、スイッチング効率を上げることができる。したがって、スイッチング素子M1、M2の同時オフ期間を短くする場合には、期間t1、t6における波形k2のゲート電圧Vgsの電圧傾きの絶対値は、例えば、期間t1、t6における波形k1のゲート電圧Vgsの電圧傾きの絶対値よりも大きく設定されることになる。

0074

なお、この場合、スイッチング素子M1、M2の同時オフ期間を短くするという効果以外にもスイッチング損失の低減も可能になる。
また、期間t2、t5は、ゲート電圧Vgsのミラー領域に相当する時間帯である。上述のようにサージ電圧やサージ電流のピークが発生しやすい時間帯なので、期間t2、t5では、ゲート電圧Vgsの電圧傾きは小さい方が望ましい。

0075

したがって、サージ電圧やサージ電流のピークを抑制する場合には、期間t2、t5における波形k2のゲート電圧Vgsの電圧傾の絶対値は、例えば、期間t2、t5における波形k1のゲート電圧Vgsの電圧傾きの絶対値よりも小さく設定されることになる。

0076

さらに、ゲート電圧Vgsがミラー領域から出てピークレベルに達するまでの期間t3の時間帯と、ゲート電圧Vgsのピークレベルからミラー領域に達するまでの期間t4の時間帯とを短くする。これにより、スイッチング損失を低減化することができる。

0077

したがって、スイッチング損失を低減化する場合には、期間t3、t4における波形k2のゲート電圧Vgsの電圧傾きの絶対値は、例えば、期間t3、t4における波形k1のゲート電圧Vgsの電圧傾きの絶対値よりも大きく設定されることになる。

0078

次にゲート電圧傾き設定を行う場合のスイッチsw1〜sw6のスイッチパターンについて説明する。スイッチパターンとしてはここではパターン#1〜#3の3パターンについて説明する。また、電流源I1〜I6の電流値の大小関係を図7に示す。テーブルTL1は、パターン#1〜#3それぞれにおける電流源I1〜I6の電流値の大小関係を示している。

0079

図8はゲート電流切換のパターン#1を示す図である。パターン#1のターンオン時には、期間t1でスイッチsw1のみをオンし、期間t2でスイッチsw2のみをオンし、期間t3でスイッチsw3のみをオンする。

0080

また、ターンオン側の電流源I1〜I3が流す電流において、テーブルTL1に示すように、電流Igon2は、電流Igon1、Igon3よりも小さく、電流Igon1は、電流Igon3よりも小さく設定されているものとする(すなわち、Igon2<Igon1<Igon3)。

0081

したがって、スイッチング素子M2のゲートに対して、図8に示すように、電流Igon1(中)→電流Igon2(小)→電流Igon3(大)の順に、ゲート電流IGが切換えられて流れることになる。

0082

一方、パターン#1のターンオフ時には、期間t4でスイッチsw4のみをオンし、期間t5でスイッチsw5のみをオンし、期間t6でスイッチsw6のみをオンする。
また、ターンオフ側の電流源I4〜I6が流す電流において、テーブルTL1に示すように、電流Igoff2は、電流Igoff1、Igoff3よりも小さく、電流Igoff1は、電流Igoff3よりも大きく設定されているものとする(すなわち、Igoff2<Igoff3<Igoff1)。

0083

したがって、スイッチング素子M2のゲートに対して、図8に示すように、電流Igoff1(大)→電流Igoff2(小)→電流Igoff3(中)の順に、ゲート電流IGが切換えられて流れることになる。

0084

図9図8の動作波形を示す図である。パターン#1でゲート電流IGを変化させたときのスイッチング素子M2の動作波形を示している。
〔期間t1〕スイッチsw1がオンすることにより、ゲートには電流Igon1が流れる。ゲート電圧Vgsは、電流Igon1に応じた電圧傾きで立ち上がる。

0085

〔期間t2〕スイッチsw2がオンすることにより、ゲートには電流Igon2が流れる。電流Igon2は、電流Igon1よりも小さいので、期間t2の電圧傾きは、期間t1の電圧傾きよりも緩やかになる。

0086

〔期間t3〕スイッチsw3がオンすることにより、ゲートには電流Igon3が流れる。電流Igon3は、電流Igon1、Igon2よりも大きい。したがって、期間t3の電圧傾きは、期間t1、t2の電圧傾きよりも急峻になる。

0087

〔期間t4〕スイッチsw4がオンすることにより、ゲートには電流Igoff1が流れる。ゲート電圧Vgsは、電流Igoff1に応じた電圧傾きで立ち下がる。
〔期間t5〕スイッチsw5がオンすることにより、ゲートには電流Igoff2が流れる。電流Igoff2は、電流Igoff1よりも小さいので、期間t5の電圧傾きは、期間t4の電圧傾きよりも緩やかになる。

0088

〔期間t6〕スイッチsw6がオンすることにより、ゲートには電流Igoff3が流れる。電流Igoff3は、電流Igoff1よりも小さく、電流Igoff2よりも大きい。したがって、期間t6の電圧傾きは、期間t4の電圧傾きよりは緩やかで、期間t5の電圧傾きよりも急峻になる。

0089

このようなパターン#1によるゲート駆動により、ミラー領域に相当する期間t2、t5のゲート電圧Vgsの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。

0090

また、期間t3、t4のゲート電圧Vgsの電圧傾きは急峻に設定されている。よって、ミラー領域から出てピークレベルに達するまでの期間t3と、ピークレベルからミラー領域に達するまでの期間t4との時間帯は短く設定されるので、スイッチング損失を低減化することができる。

0091

図10図8とは電流の大小関係が異なるゲート電流切換のパターンを示す図である。パターン#2のターンオン時には、期間t1でスイッチsw1のみをオンし、期間t2でスイッチsw2のみをオンし、期間t3でスイッチsw3のみをオンする。

0092

なお、ターンオン側の電流源I1〜I3が流す電流において、テーブルTL1に示すように、電流Igon2は、電流Igon1、Igon3よりも小さく、電流Igon1は、電流Igon3よりも大きく設定されているものとする(すなわち、Igon2<Igon3<Igon1)。

0093

したがって、スイッチング素子M2のゲートに対して、図10に示すように、電流Igon1(大)→電流Igon2(小)→電流Igon3(中)の順に、ゲート電流IGが切換えられて流れることになる。

0094

一方、パターン#2のターンオフ時には、期間t4でスイッチsw4のみをオンし、期間t5でスイッチsw5のみをオンし、期間t6でスイッチsw6のみをオンする。
また、ターンオフ側の電流源I4〜I6が流す電流において、テーブルTL1に示すように、電流Igoff2は、電流Igoff1、Igoff3よりも小さく、電流Igoff1は、電流Igoff3よりも小さく設定されているものとする(すなわち、Igoff2<Igoff1<Igoff3)。

0095

したがって、スイッチング素子M2のゲートに対して、図10に示すように、電流Igoff1(中)→電流Igoff2(小)→電流Igoff3(大)の順に、ゲート電流IGが切換えられて流れることになる。

0096

図11図10の動作波形を示す図である。パターン#2でゲート電流IGを変化させたときのスイッチング素子M2の動作波形を示している。
〔期間t1〕スイッチsw1がオンすることにより、ゲートには電流Igon1が流れる。ゲート電圧Vgsは、電流Igon1に応じた電圧傾きで立ち上がる。

0097

〔期間t2〕スイッチsw2がオンすることにより、ゲートには電流Igon2が流れる。電流Igon2は、電流Igon1よりも小さいので、期間t2の電圧傾きは、期間t1の電圧傾きよりも緩やかになる。

0098

〔期間t3〕スイッチsw3がオンすることにより、ゲートには電流Igon3が流れる。電流Igon3は、電流Igon1よりも小さく、電流Igon2よりも大きい。したがって、期間t3の電圧傾きは、期間t1の電圧傾きよりも緩やかで、期間t2の電圧傾きよりも急峻になる。

0099

〔期間t4〕スイッチsw4がオンすることにより、ゲートには電流Igoff1が流れる。ゲート電圧Vgsは、電流Igoff1に応じた電圧傾きで立ち下がる。
〔期間t5〕スイッチsw5がオンすることにより、ゲートには電流Igoff2が流れる。電流Igoff2は、電流Igoff1よりも小さいので、期間t5の電圧傾きは、期間t4の電圧傾きよりも緩やかになる。

0100

〔期間t6〕スイッチsw3がオンすることにより、ゲートには電流Igoff3が流れる。電流Igoff3は、電流Igoff1、Igoff2よりも大きい。したがって、期間t6の電圧傾きは、期間t4、t5の電圧傾きよりも急峻になる。

0101

このようなパターン#2によるゲート駆動により、ミラー領域に相当する期間t2、t5のゲート電圧Vgsの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。

0102

また、期間t1、t6のゲート電圧Vgsの電圧傾きは急峻に設定されている。よって、立ち上がり開始点からミラー領域に達するまでの期間t1と、ミラー領域を出てからボトムレベルに達するまでの期間t6との時間帯は短く設定される。

0103

このため、スイッチング素子M1、M2の同時オフ期間を短くしてスイッチング効率を向上させることができる。なお、スイッチング損失の低減化も図ることができる。
図12図8図10と電流の大小関係が異なるゲート電流切換のパターンを示す図である。パターン#3のターンオン時には、期間t1でスイッチsw1のみをオンし、期間t2でスイッチsw2のみをオンし、期間t3でスイッチsw3のみをオンする。

0104

なお、ターンオン側の電流源I1〜I3が流す電流において、テーブルTL1に示すように、電流Igon1は、電流Igon2よりも大きく、電流Igon2は、電流Igon3よりも大きく設定されているものとする。

0105

したがって、スイッチング素子M2のゲートに対して、図12に示すように、電流Igon1(大)→電流Igon2(中)→電流Igon3(小)の順に、ゲート電流IGが切換えられて流れることになる。

0106

一方、パターン#3のターンオフ時には、期間t4でスイッチsw4のみをオンし、期間t5でスイッチsw5のみをオンし、期間t6でスイッチsw6のみをオンする。
また、ターンオフ側の電流源I4〜I6が流す電流において、テーブルTL1に示すように、電流Igoff1は、電流Igoff2よりも大きく、電流Igoff2は、電流Igoff3よりも大きく設定されているものとする。

0107

したがって、スイッチング素子M2のゲートに対して、図12に示すように、電流Igoff1(大)→電流Igoff2(中)→電流Igoff3(小)の順に、ゲート電流IGが切換えられて流れることになる。

0108

図13図12の動作波形を示す図である。パターン#3でゲート電流IGを変化させたときのスイッチング素子M2の動作波形を示している。
〔期間t1〕スイッチsw1がオンすることにより、ゲートには電流Igon1が流れる。ゲート電圧Vgsは、電流Igon1に応じた電圧傾きで立ち上がる。

0109

〔期間t2〕スイッチsw2がオンすることにより、ゲートには電流Igon2が流れる。電流Igon2は、電流Igon1よりも小さいので、期間t2の電圧傾きは、期間t1の電圧傾きよりも緩やかになる。

0110

〔期間t3〕スイッチsw3がオンすることにより、ゲートには電流Igon3が流れる。電流Igon3は、電流Igon1、Igon2よりも小さいので、期間t3の電圧傾きは、期間t1、t2の電圧傾きよりも緩やかになる。

0111

〔期間t4〕スイッチsw4がオンすることにより、ゲートには電流Igoff1が流れる。ゲート電圧Vgsは、電流Igoff1に応じた電圧傾きで立ち下がる。
〔期間t5〕スイッチsw5がオンすることにより、ゲートには電流Igoff2が流れる。電流Igoff2は、電流Igoff1よりも小さいので、期間t5の電圧傾きは、期間t4の電圧傾きよりも緩やかになる。

0112

〔期間t6〕スイッチsw3がオンすることにより、ゲートには電流Igoff3が流れる。電流Igoff3は、電流Igoff1、Igoff2よりも小さいので、期間t6の電圧傾きは、期間t4、t5の電圧傾きよりも緩やかになる。

0113

このようなパターン#3によるゲート駆動により、ミラー領域に相当する期間t2、t5のゲート電圧Vgsの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。

0114

また、期間t3、t6のゲート電圧Vgsの電圧傾きも緩やかに設定されているので、ドレイン電圧Vdsに生じるサージ電圧の振動およびドレイン電流IDに生じるサージ電流の振動を抑制することができる。

0115

次にスイッチ切換による過電圧の抑制制御について説明する。スイッチング素子のターンオフ時、ドレイン電圧Vdsが推奨電圧レベルを一定時間の間超えて、過電圧の状態になる場合がある。なお、サージ電圧は瞬間的に突出したピーク電圧であるが、過電圧はこれとは異なり、所定レベルを一定時間の間超える電圧のことをいう。過電圧の発生もサージ電圧と同様に、素子破壊誤動作等の要因になるので、本発明ではスイッチ切換えによって過電圧の抑制を図るものである。

0116

図14は過電圧抑制時の動作波形を示す図である。上述したパターン#2のスイッチ切換を行っている場合のターンオフ時において、ドレイン電圧Vdsに過電圧が発生し、過電圧の抑制を期間t7で行っている状態を示している。

0117

〔S1〕図4に示したモニタ回路21は、スイッチング素子M2のターンオフ時に、ドレイン電圧Vdsが閾値を一定時間超えて過電圧が発生したことを検出する。
〔S2〕過電圧が検出されると、スイッチsw1をオンして、スイッチング素子M2のゲートに電流源I1から電流Igon1を流して、ターンオン用ゲート電流をゲートに再入力する。

0118

なお、スイッチsw2、sw3のいずれかをオンして、電流源I2または電流源I3からゲート電流を流してもよいし、複数のスイッチをオンして複数の電流源からゲート電流を流してもよい。

0119

〔S3〕スイッチング素子M2のゲートに電流Igon1が流れることにより、スイッチング素子M2のゲート電圧Vgsは再上昇する。
〔S4〕ゲート電圧Vgsは再上昇することによって、ドレイン電流IDが再び流れるため、ドレイン電圧Vdsが下降するので過電圧が抑制される。

0120

このように、スイッチング素子のターンオフ時に、ドレイン電圧Vdsに過電圧の発生を検出した場合は、ターンオン側に設けられたスイッチsw1〜sw3のいずれかをオンにして、ゲート電圧Vgsを再上昇させる。これにより、過電圧を抑制することが可能になる。

0121

次にゲート駆動回路の具体的な回路構成について説明する。図15図17はゲート駆動回路の具体的な回路構成の一例を示す図である。ゲート駆動回路10は、ターンオン側タイミング設定回路11a、ターンオフ側タイミング設定回路11b、ターンオン側切換スイッチ12a−1〜12a−3、ターンオフ側切換スイッチ12b−1〜12b−3、ターンオン側電流源13a−1〜13a−3、ターンオフ側電流源13b−1〜13b−3およびレギュレータ14a、14bを備える。

0122

なお、レギュレータ14a、14bは、三端子レギュレータである。レギュレータ14aにおいて、コモン端子には0Vが印加され、入力端子には正極電源Vpが印加されて、出力端子から電源電圧(Vp−Vreg1)が出力される。

0123

また、レギュレータ14bにおいて、コモン端子には0Vが印加され、入力端子には負極電源Vnが印加されて、出力端子から電源電圧(Vn+Vreg2)が出力される。
ターンオン側の回路において、ターンオン側タイミング設定回路11aは、抵抗R1a〜R5a、コンデンサC1a〜C4a、ダイオードD1a、D2aおよびコンパレータcmp1a〜cmp4aを含む。

0124

ターンオン側切換スイッチ12a−1は、抵抗R11a〜R16aと、トランジスタTr11a、Tr12aとを含む。トランジスタTr11aにはPNPトランジスタが使用され、トランジスタTr12aにはNPNトランジスタが使用されている。

0125

ターンオン側切換スイッチ12a−2は、抵抗R21a〜R26aと、トランジスタTr21a、Tr22aとを含む。トランジスタTr21aにはPNPトランジスタが使用され、トランジスタTr22aにはNPNトランジスタが使用されている。

0126

ターンオン側切換スイッチ12a−3は、抵抗R31a〜R36aと、トランジスタTr31a、Tr32aとを含む。トランジスタTr31aにはPNPトランジスタが使用され、トランジスタTr32aにはNPNトランジスタが使用されている。

0127

ターンオン側電流源13a−1は、抵抗R17aと、トランジスタTr13aとを含む。ターンオン側電流源13a−2は、抵抗R27aと、トランジスタTr23aとを含む。ターンオン側電流源13a−3は、抵抗R37aと、トランジスタTr33aとを含む。トランジスタTr13a、Tr23a、Tr33aには、PNPトランジスタが使用されている。

0128

ターンオフ側の回路において、ターンオフ側タイミング設定回路11bは、抵抗R1b〜R5b、コンデンサC1b〜C4b、ダイオードD1b、D2bおよびコンパレータcmp1b〜cmp4bを含む。

0129

ターンオフ側切換スイッチ12b−1は、抵抗R11b〜R16bと、トランジスタTr11b、Tr12bとを含む。トランジスタTr11bにはPNPトランジスタが使用され、トランジスタTr12bにはNPNトランジスタが使用されている。

0130

ターンオフ側切換スイッチ12b−2は、抵抗R21b〜R26bと、トランジスタTr21b、Tr22bとを含む。トランジスタTr21bにはPNPトランジスタが使用され、トランジスタTr22bにはNPNトランジスタが使用されている。

0131

ターンオフ側切換スイッチ12b−3は、抵抗R31b〜R36bと、トランジスタTr31b、Tr32bとを含む。トランジスタTr31bにはPNPトランジスタが使用され、トランジスタTr32bにはNPNトランジスタが使用されている。

0132

ターンオフ側電流源13b−1は、抵抗R17bと、トランジスタTr13bとを含む。ターンオフ側電流源13b−2は、抵抗R27bと、トランジスタTr23bとを含む。ターンオフ側電流源13b−3は、抵抗R37bと、トランジスタTr33bとを含む。トランジスタTr13b、Tr23b、Tr33bには、NPNトランジスタが使用されている。

0133

各素子の接続関係について図面毎に説明する。図15のターンオン側の回路の接続関係において、正極電源Vpは、レギュレータ14aの入力端子、コンデンサC1aの一端、抵抗R1aの一端およびコンパレータcmp1a〜cmp4aの正極電源端子に接続する。

0134

コンパレータcmp1aの正側入力端子にはパルス信号p1が入力し、コンパレータcmp1aの負側入力端子は、コンパレータcmp2a〜4aの負側入力端子、抵抗R1aの他端および抵抗R2aの一端に接続する。

0135

コンパレータcmp1aの出力端子は、コンデンサC2aの一端、抵抗R4a、R5aの一端およびダイオードD1a、D2aのカソードに接続する。
コンパレータcmp2aの正側入力端子は、コンデンサC2aの他端と、抵抗R3aの一端と接続する。コンパレータcmp3aの正側入力端子は、抵抗R4aの他端、ダイオードD1aのアノードおよびコンデンサC3aの一端に接続する。コンパレータcmp4aの正側入力端子は、抵抗R5aの他端、ダイオードD2aのアノードおよびコンデンサC4aの一端に接続する。

0136

レギュレータ14aから出力される電源電圧(Vp−Vreg1)は、コンデンサC1a、C3a、C4aの他端、抵抗R2a、R3aの他端およびコンパレータcmp1a〜4aの負極電源端子に接続する。

0137

コンパレータcmp2aの出力端子は、図16に示すターンオン側切換スイッチ12a−1内の抵抗R12a、R14aの一端に接続する。コンパレータcmp3aの出力端子は、図16に示すターンオン側切換スイッチ12a−2内の抵抗R22a、R24aの一端に接続する。コンパレータcmp4aの出力端子は、図16に示すターンオン切換スイッチ12a−3内の抵抗R32a、R34aの一端に接続する。

0138

図15のターンオフ側の回路の接続関係において、レギュレータ14bから出力される電源電圧(Vn+Vreg2)は、コンデンサC1bの一端、抵抗R1bの一端およびコンパレータcmp1b〜cmp4bの正極電源端子に接続する。

0139

コンパレータcmp1bの正側入力端子にはパルス信号p2が入力し、コンパレータcmp1bの負側入力端子は、コンパレータcmp2b〜4bの正側入力端子、抵抗R1bの他端および抵抗R2bの一端に接続する。

0140

コンパレータcmp1bの出力端子は、コンデンサC2bの一端、抵抗R4b、R5bの一端およびダイオードD1b、D2bのカソードに接続する。
コンパレータcmp2bの負側入力端子は、コンデンサC2bの他端と、抵抗R3bの一端と接続する。コンパレータcmp3bの負側入力端子は、抵抗R4bの他端、ダイオードD1bのアノードおよびコンデンサC3bの一端に接続する。コンパレータcmp4bの負側入力端子は、抵抗R5bの他端、ダイオードD2bのアノードおよびコンデンサC4bの一端に接続する。

0141

負極電源Vnは、レギュレータ14bの入力端子、コンデンサC1b、C3b、C4bの他端、抵抗R2b、R3bの他端およびコンパレータcmp1b〜4bの負極電源端子に接続する。

0142

コンパレータcmp2bの出力端子は、図17に示すターンオフ側切換スイッチ12b−1内の抵抗R12b、R14bの一端に接続する。コンパレータcmp3bの出力端子は、図17に示すターンオフ側切換スイッチ12b−2内の抵抗R22b、R24bの一端に接続する。コンパレータcmp4bの出力端子は、図17に示すターンオフ側切換スイッチ12b−3内の抵抗R32b、R34bの一端に接続する。

0143

図16のターンオン側の回路の接続関係において、正極電源Vpは、抵抗R11a、R21a、R31a、R16a、R26a、R36a、R17a、R27a、R37aと、トランジスタTr11a、Tr21a、Tr31aのエミッタと接続する。

0144

トランジスタTr11aのベースは、抵抗R11aの他端と、抵抗R12aの他端と接続し、トランジスタTr12aのベースは、抵抗R14aの他端と、抵抗R13aの一端と接続する。

0145

トランジスタTr11aのコレクタは、抵抗R15aの一端、抵抗R16aの他端およびトランジスタTr13aのベースに接続し、トランジスタTr12aのコレクタは、抵抗R15aの他端に接続し、トランジスタTr13aのエミッタは、抵抗R17aの他端に接続する。

0146

トランジスタTr21aのベースは、抵抗R21aの他端と、抵抗R22aの他端と接続し、トランジスタTr22aのベースは、抵抗R24aの他端と、抵抗R23aの一端と接続する。

0147

トランジスタTr21aのコレクタは、抵抗R25aの一端、抵抗R26aの他端およびトランジスタTr23aのベースに接続し、トランジスタTr22aのコレクタは、抵抗R25aの他端に接続し、トランジスタTr23aのエミッタは、抵抗R27aの他端に接続する。

0148

トランジスタTr31aのベースは、抵抗R31aの他端と、抵抗R32aの他端と接続し、トランジスタTr32aのベースは、抵抗R34aの他端と、抵抗R33aの一端と接続する。

0149

トランジスタTr31aのコレクタは、抵抗R35aの一端、抵抗R36aの他端およびトランジスタTr33aのベースに接続し、トランジスタTr32aのコレクタは、抵抗R35aの他端に接続し、トランジスタTr33aのエミッタは、抵抗R37aの他端に接続する。

0150

電源電圧(Vp−Vrge1)は、抵抗R13a、R23a、R33aの他端と、トランジスタTr12a、Tr22a、Tr32aのエミッタと接続する。ゲート電流出力端子OUTigは、トランジスタTr13a、トランジスタTr23a、Tr33aのコレクタに接続する。さらに、ゲート電流出力端子OUTigは、図17に示すターンオフ側電流源13b−1〜13b−3内のトランジスタTr13b、Tr23b、Tr33bのコレクタに接続する。

0151

図17のターンオフ側の回路の接続関係において、電源電圧(Vn+Vreg2)は、抵抗R11b、R21b、R31bと、トランジスタTr11b、Tr21b、Tr31bのエミッタと接続する。

0152

トランジスタTr11bのベースは、抵抗R11bの他端と、抵抗R12bの他端と接続し、トランジスタTr12bのベースは、抵抗R14bの他端と、抵抗R13bの一端と接続する。

0153

トランジスタTr11bのコレクタは、抵抗R15bの一端、抵抗R16bの一端およびトランジスタTr13bのベースに接続し、トランジスタTr12bのコレクタは、抵抗R15bの他端に接続し、トランジスタTr13bのエミッタは、抵抗R17bの一端に接続する。

0154

トランジスタTr21bのベースは、抵抗R21bの他端と、抵抗R22bの他端と接続し、トランジスタTr22bのベースは、抵抗R24bの他端と、抵抗R23bの一端と接続する。

0155

トランジスタTr21bのコレクタは、抵抗R25bの一端、抵抗R26bの一端およびトランジスタTr23bのベースに接続し、トランジスタTr22bのコレクタは、抵抗R25bの他端に接続し、トランジスタTr23bのエミッタは、抵抗R27bの一端に接続する。

0156

トランジスタTr31bのベースは、抵抗R31bの他端と、抵抗R32bの他端と接続し、トランジスタTr32bのベースは、抵抗R34bの他端と、抵抗R33bの一端と接続する。

0157

トランジスタTr31bのコレクタは、抵抗R35bの一端、抵抗R36bの一端およびトランジスタTr33bのベースに接続し、トランジスタTr32bのコレクタは、抵抗R35bの他端に接続し、トランジスタTr33bのエミッタは、抵抗R37bの一端に接続する。

0158

電源電圧Vnは、抵抗R13b、R23b、R33bの他端、抵抗R16b、R26b、R36bの他端、抵抗R17b、R27b、R37bの他端およびトランジスタTr12b、Tr22b、Tr32bのエミッタに接続する。

0159

ここで、図15に示すターンオン側タイミング設定回路11aにおいて、コンパレータcmp1a〜cmp4aの負側入力端子には、電源電圧Vpが抵抗R1a、R2aで分圧された電圧が入力している。また、コンデンサC2aと抵抗R3aにより微分回路が構成されて、コンパレータcmp1aの出力信号を微分し、微分された信号が、コンパレータcmp2aの正側入力端子に入力されている。

0160

一方、抵抗R4aとコンデンサC3aにより積分回路が構成されて、コンパレータcmp1aの出力信号を積分し、積分された信号が、コンパレータcmp3aの正側入力端子に入力されている。

0161

さらに、抵抗R5aとコンデンサC4aにより積分回路が構成されて、コンパレータcmp1aの出力信号を積分し、積分された信号が、コンパレータcmp4aの正側入力端子に入力されている。

0162

ターンオフ側タイミング設定回路11bにおいて、コンパレータcmp1bの負側入力端子とcmp2b〜cmp4bの正側入力端子には、電源電圧Vnが抵抗R1b、R2bで分圧された電圧が入力している。また、コンデンサC2bと抵抗R3bにより微分回路が構成されて、コンパレータcmp1bの出力信号を微分し、微分された信号が、コンパレータcmp2bの負側入力端子に入力されている。

0163

一方、抵抗R4bとコンデンサC3bにより積分回路が構成されて、コンパレータcmp1bの出力信号を積分し、積分された信号が、コンパレータcmp3bの負側入力端子に入力されている。

0164

さらに、抵抗R5bとコンデンサC4bにより積分回路が構成されて、コンパレータcmp1bの出力信号を積分し、積分された信号が、コンパレータcmp4bの負側入力端子に入力されている。

0165

図18はターンオン側タイミング設定回路の動作波形を示す図である。なお、ターンオン側タイミング設定回路11aの動作と、ターンオフ側タイミング設定回路11bの動作とはcmp2b〜cmp4bの出力極性が逆になること以外は基本的に同じなので、ターンオン側タイミング設定回路11aの動作波形について説明する。

0166

まず、Vp−Vreg1からVp(例えば、3V差)の間で振幅するパルス信号p1が入力する。図15に示す分圧点n1ではVp−(Vreg1/2)であり、これが基準電圧Vrefとなり、コンパレータcmp1はVp−Vreg1またはVpを出力する。

0167

(期間t1において)
パルス信号p1が入力し、パルス信号p1がLレベルからHレベルに立ち上がる。また、コンパレータcmp1aの出力信号は、パルス信号p1に同期してLレベルからHレベルに立ち上がる。

0168

また、コンデンサC2aと抵抗R3aとで形成される微分回路は、コンパレータcmp1aの出力信号を微分して、期間t1の時間帯でHレベルとなる微分波形を出力する。
よって、コンパレータcmp2aの正側入力端子には、この微分信号が入力され、またコンパレータcmp2aの負側入力端子には、基準電圧Vrefが入力されている。コンパレータcmp2aの正側入力信号のレベルは、基準電圧Vrefを超えるので、コンパレータcmp2aはHレベルの信号を出力する。

0169

一方、抵抗R4aとコンデンサC3aとで形成される積分回路は、コンパレータcmp1aの出力信号を積分して、抵抗R4aの抵抗値とコンデンサC3aの容量値で決まる時定数で立ち上がる積分波形を出力する。

0170

よって、コンパレータcmp3aの正側入力端子には、この積分信号が入力され、またコンパレータcmp3aの負側入力端子には、基準電圧Vrefが入力されている。コンパレータcmp3aの正側入力信号のレベルは、基準電圧Vrefを超えないので、コンパレータcmp3aはLレベルの信号を出力する。

0171

さらに、抵抗R5aとコンデンサC4aとで形成される積分回路は、コンパレータcmp1aの出力信号を積分して、抵抗R5aの抵抗値とコンデンサC4aの容量値で決まる時定数で立ち上がる積分波形を出力する。

0172

よって、コンパレータcmp4aの正側入力端子には、この積分信号が入力され、またコンパレータcmp4aの負側入力端子には、基準電圧Vrefが入力されている。コンパレータcmp4aの正側入力信号のレベルは、基準電圧Vrefを超えないので、コンパレータcmp4aはLレベルの信号を出力する。

0173

(期間t2において)
パルス信号p1はHレベル、コンパレータcmp1aの出力信号はHレベルである。コンパレータcmp2aの正側入力信号のレベルは基準電圧Vrefを下回るので、コンパレータcmp2aはLレベル信号を出力する。

0174

一方、コンパレータcmp3aの正側入力信号となる、抵抗R4aとコンデンサC3aとで形成される積分回路から出力される積分波形は、基準電圧Vrefを超えている。したがって、コンパレータcmp3aは、Hレベルの信号を出力する。

0175

また、コンパレータcmp4aの正側入力信号となる、抵抗R5aとコンデンサC4aとで形成される積分回路から出力される積分波形は、基準電圧Vrefを超えていない。したがって、コンパレータcmp4aは、Lレベルの信号を出力する。

0176

(期間t3において)
パルス信号p1はHレベル、コンパレータcmp1aの出力信号はHレベルである。コンパレータcmp2aの正側入力信号のレベルは基準電圧Vrefを下回るので、コンパレータcmp2aはLレベル信号を出力する。

0177

一方、コンパレータcmp3aの正側入力信号となる、抵抗R4aとコンデンサC3aとで形成される積分回路から出力される積分波形は、基準電圧Vrefを超えている。したがって、コンパレータcmp3aは、Hレベルの信号を出力する。

0178

さらに、コンパレータcmp4aの正側入力信号となる、抵抗R5aとコンデンサC4aとで形成される積分回路から出力される積分波形は、基準電圧Vrefを超えている。したがって、コンパレータcmp4aは、Hレベルの信号を出力する。

0179

このように、期間t1〜t3において、ターンオン側タイミング設定回路11aは、ターンオン側切換スイッチ12a−1〜12a−3を駆動するパルスを生成し、これによって所定のタイミングでターンオン側電流源13a−1〜13a−3からゲート電流が流れることにより、立ち上がり電圧傾きが設定される。立ち下がり電圧傾きを設定するためのタイミング設定も同様な動作である。

0180

次にシミュレーション結果について図19図26を用いて説明する。図19図20は従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図であり、従来の構成のシミュレーション波形である。

0181

図19はターンオン時におけるゲート電圧Vgsおよびゲート電流IGの波形を示しており、横軸は時間、左縦軸はゲート電圧Vgs(V)、右縦軸はゲート電流IG(A)である。

0182

期間T1は、ゲート電圧Vgsのボトムレベルから立ち上がり途中のミラー領域に達するまでの期間である。期間T2は、ゲート電圧Vgsの立ち上がり途中のミラー領域を含む期間である。期間T3は、ゲート電圧Vgsが立ち上がり途中のミラー領域から出てピークレベルに達するまでの期間である。

0183

図20はターンオン時におけるドレイン電圧Vdsおよびドレイン電流IDの波形を示しており、横軸は時間、左縦軸はドレイン電圧Vds(V)、右縦軸はドレイン電流ID(A)である。ドレイン電圧Vdsの立ち下がり時に、ドレイン電流IDに対してピークが23.1Aのサージ電流が発生している。

0184

図21図22は従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図であり、従来の構成のシミュレーション波形である。図21はターンオフ時におけるゲート電圧Vgsおよびゲート電流IGの波形を示しており、横軸は時間、左縦軸はゲート電圧Vgs(V)、右縦軸はゲート電流IG(A)である。

0185

期間T4は、ゲート電圧Vgsのピークレベルから立ち下がり途中のミラー領域に達するまでの期間である。期間T5は、ゲート電圧Vgsの立ち下がり途中のミラー領域を含む期間である。期間T6は、ゲート電圧Vgsが立ち下がり途中のミラー領域から出てボトムレベルに達するまでの期間である。

0186

図22はターンオフ時におけるドレイン電圧Vdsおよびドレイン電流IDの波形を示しており、横軸は時間、左縦軸はドレイン電流ID(A)、右縦軸はドレイン電圧Vds(V)である。ドレイン電流IDの低下時に、ドレイン電圧Vdsに対してピークが760Vのサージ電圧が発生している。

0187

図23図24はゲート電流切換のパターン#1によるターンオン時のシミュレーション動作波形を示す図であり、本発明の電力変換回路1−1の構成のシミュレーション波形である。図23はターンオン時におけるゲート電圧Vgsおよびゲート電流IGの波形を示しており、横軸は時間、左縦軸はゲート電圧Vgs(V)、右縦軸はゲート電流IG(A)である。

0188

期間t1は、図19の期間T1に対応し、期間t1でスイッチsw1をオンして、ゲート電流Igon1を流している。また、期間t2は、図19の期間T2に対応し、期間t2でスイッチsw2をオンして、ゲート電流Igon2を流している。さらに、期間t3は、図19の期間T3に対応し、期間t3でスイッチsw3をオンして、ゲート電流Igon3を流している。

0189

図24はターンオン時におけるドレイン電圧Vdsおよびドレイン電流IDの波形を示しており、横軸は時間、左縦軸はドレイン電圧Vds(V)、右縦軸はドレイン電流ID(A)である。ドレイン電圧Vdsの立ち下がり時に、ドレイン電流IDに対してピークが21.2Aのサージ電流が発生している。

0190

図25図26はゲート電流切換のパターン#1によるターンオフ時のシミュレーション動作波形を示す図であり、本発明の電力変換回路1−1の構成のシミュレーション波形である。図25はターンオフ時におけるゲート電圧Vgsおよびゲート電流IGの波形を示しており、横軸は時間、左縦軸はゲート電圧Vgs(V)、右縦軸はゲート電流IG(A)である。

0191

期間t4は、図21の期間T4に対応し、期間t4でスイッチsw4をオンして、ゲート電流Igoff1を流している。また、期間t5は、図21の期間T5に対応し、期間t5でスイッチsw5をオンして、ゲート電流Igoff2を流している。さらに、期間t6は、図21の期間T6に対応し、期間t6でスイッチsw6をオンして、ゲート電流Igoff3を流している。

0192

図26はターンオフ時におけるドレイン電圧Vdsおよびドレイン電流IDの波形を示しており、横軸は時間、左縦軸はドレイン電流ID(A)、右縦軸はドレイン電圧Vds(V)である。ドレイン電流IDの低下時に、ドレイン電圧Vdsに対してピークが721Vのサージ電圧が発生している。

0193

ここで、図20図24とを比べると、従来の抵抗によるゲート駆動よりも本発明の電流源のスイッチ切換えによるゲート駆動の方が、サージ電流は1.9A小さくなっており、サージ電流が抑制されていることがわかる。

0194

また、図22図26とを比べると、従来の抵抗によるゲート駆動よりも本発明の電流源のスイッチ切換えによるゲート駆動の方が、サージ電圧は39V小さくなっており、サージ電圧が抑制されていることがわかる。

0195

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

0196

1電力変換回路
20ゲート駆動装置
1aスイッチング素子
I1−1〜I1−nターンオン用電流源
I2−1〜I2−nターンオフ用電流源
sw1−1〜sw1−n ターンオン用スイッチ
sw2−1〜sw2−nターンオフ用スイッチ
VFB1(+)〜VFBn(+) 正極直流電源
VRB1(−)〜VRBn(−) 負極直流電源
Vgs ゲート電圧

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ