図面 (/)

技術 SiC構造体およびその製造方法並びに半導体装置

出願人 住友電気工業株式会社国立大学法人東北大学
発明者 長澤弘幸末光眞希吹留博一舘野泰範三橋史典岡田政也上野昌紀
出願日 2016年9月2日 (5年0ヶ月経過) 出願番号 2016-172296
公開日 2018年3月8日 (3年5ヶ月経過) 公開番号 2018-035051
状態 特許登録済
技術分野 結晶、結晶のための後処理 炭素・炭素化合物 絶縁ゲート型電界効果トランジスタ 再結晶化技術
主要キーワード 立方最密構造 水素処理前 自然分極 Si蒸気 反転対称性 ステップ制御 昇華速度 ステップ端
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年3月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

膜が接する単結晶SiC層の表面を適切な面とすること。

解決手段

本発明は、六方最密構造32と立方最密構造34との両方を含む単結晶SiC層10と、前記単結晶SiC層上に設けられSiCと異なる材料を含む膜20と、を備え、前記膜が接する前記単結晶SiC層の表面は、最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面であるSiC構造体である。

概要

背景

SiC基板を用いた半導体装置は、パワー半導体装置高速動作可能な半導体装置として注目されている。例えば、SiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のように、SiCをチャネルとして用いることにより、高温動作可能で、高耐圧かつ低損失な半導体装置が実現できる。また、SiC基板の表面にグラフェン等を形成することで、高周波動作可能な半導体装置を実現できる。

SiC−MOSFETでは、チャネル領域移動度を向上させるため、(000−1)面を主面とするSiC基板を用いることが知られている(例えば特許文献1)。また、SiC基板とゲート絶縁膜との接合面を巨視的には非極性面とし微視的には非極性面とSi面およびC面の面が優勢極性面とすることが知られている(例えば特許文献2)。

SiC基板上に形成された絶縁膜に燐を添加することによりSiC基板と絶縁膜との界面の欠陥を低減できることが知られている(例えば特許文献3)。ゲート閾値電圧の変動を抑制するため、SiC基板上のゲート絶縁膜に電荷捕獲特性有する積層絶縁膜を用いることが知られている(例えば特許文献4)。

六方晶系の6H−SiC基板上に立方晶系の3C−SiC膜を形成し、電子を3C−SiC膜に局在させることで高速動作に優れた半導体装置を提供することが知られている(例えば特許文献5)。4H−SiC基板上に3C−SiCからなるゲート絶縁膜を形成することが知られている(例えば特許文献6)。SiC基板の最密面に対して微傾斜した表面上で、結晶構造を横方向に伝搬させるステップ制御エピタキシー法が知られている(例えば非特許文献1)。

SiC基板上にグラフェン層を有する半導体装置の製造方法として、SiC基板を1100℃以上に加熱しSiCを還元することで、グラフェン層を形成することが知られている(非特許文献2)。また、SiC基板上の自然酸化膜酸化皮膜を除去することによりSiC基板のSi面を露出させる。次いでSi面を酸化させることでSiO2層を形成し、真空下加熱することでSiC基板上にグラフェン層を形成することが知られている(例えば特許文献7)。SiC基板を不活性雰囲気で加熱することで、SiC基板表面のSiを蒸発させグラフェン層を形成することが知られている(例えば特許文献8および9)。グラフェン層を水素化処理することが知られている(例えば特許文献10)。

SiC基板を加熱してSiC基板上に炭素バッファを形成し、その後水素を供給することで炭素バッファとSiC基板のSiとの結合を切断する。その後SiC基板表面のSiを水素で終端する。真空中で加熱することで、グラフェン層中の炭化水素を除去することが知られている(特許文献11)。SiC基板表面の自然酸化膜を除去することで、SiC基板のC面を露出させる。C面上にSiC層を形成する。その後アルゴンガス雰囲気下で加熱することでグラフェン層を形成することが知られている(例えば特許文献12)。

SiC基板上のSiO2皮膜とSiC基板との間にC原子偏析させ、SiC基板表面にCが過剰な状態とする。SiC表面をSiが昇華しない温度で加熱することで、グラフェン層を形成することが知られている(例えば特許文献13)。Si基板上にSiC層を形成し、SiC層の表面を水素ガスを用い熱処理する。その後グラフェン層を形成することが知られている(例えば特許文献14)。

概要

膜が接する単結晶SiC層の表面を適切な面とすること。本発明は、六方最密構造32と立方最密構造34との両方を含む単結晶SiC層10と、前記単結晶SiC層上に設けられSiCと異なる材料を含む膜20と、を備え、前記膜が接する前記単結晶SiC層の表面は、最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面であるSiC構造体である。

目的

六方晶系の6H−SiC基板上に立方晶系の3C−SiC膜を形成し、電子を3C−SiC膜に局在させることで高速動作に優れた半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

六方最密構造立方最密構造との両方を含む単結晶SiC層と、前記単結晶SiC層上に設けられSiCと異なる材料を含む膜と、を備え、前記膜が接する前記単結晶SiC層の表面は、最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面であるSiC構造体

請求項2

前記表面は、ステップ構造を有する請求項1に記載のSiC構造体。

請求項3

前記膜はグラフェン層である請求項1または2に記載のSiC構造体。

請求項4

前記表面はSi極性面である請求項1から3のいずれか一項に記載のSiC構造体。

請求項5

請求項1から4のいずれか一項に記載のSiC構造体を含む半導体装置

請求項6

六方最密構造と立方最密構造との両方を含む単結晶SiC層の表面を最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面とする工程と、前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面に接するようにSiCと異なる膜を形成する工程と、を含むSiC構造体の製造方法。

請求項7

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、SiおよびCのいずれか一方で終端された原子ステップ端が前記SiおよびCの他方で終端された原子ステップ端より速くエッチングされるように前記単結晶SiC層の表面をエッチングする工程を含む請求項6記載のSiC構造体の製造方法。

請求項8

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、SiおよびCのいずれか一方で終端された原子ステップ端が前記SiおよびCの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、前記単結晶SiC層上にSiCをエピタキシャル成長する工程を含む請求項6記載のSiC構造体の製造方法。

請求項9

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、4H−SiCである前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうち前記CCP表面のみが露出する面とする工程と、前記CCP表面のみが露出する面のSi原子昇華させることで、前記単結晶SiC層上に奇数分子層のグラフェン層を形成する工程と、前記奇数分子層のグラフェン層を除去することで、前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうち前記HCP表面のみが露出する面とする工程と、を含む請求項6記載のSiC構造体の製造方法。

請求項10

前記単結晶SiC層の表面をエッチングする工程は、前記単結晶SiC層の表面を水素ガス雰囲気において350℃以上かつ600℃以下で熱処理する工程を含む請求項7記載のSiC構造体の製造方法。

請求項11

前記膜を形成する工程は、前記単結晶SiC層の表面のSi原子を昇華させることで、前記単結晶SiC層上にグラフェン層を形成する工程を含む請求項6から10のいずれか一項に記載のSiC構造体の製造方法。

技術分野

0001

本発明は、SiC構造体およびその製造方法並びに半導体装置に関し、例えば単結晶SiC層を有するSiC構造体およびその製造方法並びに半導体装置に関する。

背景技術

0002

SiC基板を用いた半導体装置は、パワー半導体装置高速動作可能な半導体装置として注目されている。例えば、SiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のように、SiCをチャネルとして用いることにより、高温動作可能で、高耐圧かつ低損失な半導体装置が実現できる。また、SiC基板の表面にグラフェン等を形成することで、高周波動作可能な半導体装置を実現できる。

0003

SiC−MOSFETでは、チャネル領域移動度を向上させるため、(000−1)面を主面とするSiC基板を用いることが知られている(例えば特許文献1)。また、SiC基板とゲート絶縁膜との接合面を巨視的には非極性面とし微視的には非極性面とSi面およびC面の面が優勢極性面とすることが知られている(例えば特許文献2)。

0004

SiC基板上に形成された絶縁膜に燐を添加することによりSiC基板と絶縁膜との界面の欠陥を低減できることが知られている(例えば特許文献3)。ゲート閾値電圧の変動を抑制するため、SiC基板上のゲート絶縁膜に電荷捕獲特性有する積層絶縁膜を用いることが知られている(例えば特許文献4)。

0005

六方晶系の6H−SiC基板上に立方晶系の3C−SiC膜を形成し、電子を3C−SiC膜に局在させることで高速動作に優れた半導体装置を提供することが知られている(例えば特許文献5)。4H−SiC基板上に3C−SiCからなるゲート絶縁膜を形成することが知られている(例えば特許文献6)。SiC基板の最密面に対して微傾斜した表面上で、結晶構造を横方向に伝搬させるステップ制御エピタキシー法が知られている(例えば非特許文献1)。

0006

SiC基板上にグラフェン層を有する半導体装置の製造方法として、SiC基板を1100℃以上に加熱しSiCを還元することで、グラフェン層を形成することが知られている(非特許文献2)。また、SiC基板上の自然酸化膜酸化皮膜を除去することによりSiC基板のSi面を露出させる。次いでSi面を酸化させることでSiO2層を形成し、真空下加熱することでSiC基板上にグラフェン層を形成することが知られている(例えば特許文献7)。SiC基板を不活性雰囲気で加熱することで、SiC基板表面のSiを蒸発させグラフェン層を形成することが知られている(例えば特許文献8および9)。グラフェン層を水素化処理することが知られている(例えば特許文献10)。

0007

SiC基板を加熱してSiC基板上に炭素バッファを形成し、その後水素を供給することで炭素バッファとSiC基板のSiとの結合を切断する。その後SiC基板表面のSiを水素で終端する。真空中で加熱することで、グラフェン層中の炭化水素を除去することが知られている(特許文献11)。SiC基板表面の自然酸化膜を除去することで、SiC基板のC面を露出させる。C面上にSiC層を形成する。その後アルゴンガス雰囲気下で加熱することでグラフェン層を形成することが知られている(例えば特許文献12)。

0008

SiC基板上のSiO2皮膜とSiC基板との間にC原子偏析させ、SiC基板表面にCが過剰な状態とする。SiC表面をSiが昇華しない温度で加熱することで、グラフェン層を形成することが知られている(例えば特許文献13)。Si基板上にSiC層を形成し、SiC層の表面を水素ガスを用い熱処理する。その後グラフェン層を形成することが知られている(例えば特許文献14)。

0009

特開2004−22878号公報
国際公開第2009/063844号
国際公開第2011/074237号
国際公開第2013/145023号
特開2004−152813号公報
特開2013−197167号公報
国際公開第2010/023934号
特開2015−110485号公報
国際公開第2013/125669号
特開2013−510071号公報
特開2014−162683号公報
特開2014−152051号公報
特開2013−180930号公報
特開2014−240173号公報

先行技術

0010

Ext. Abstr. of the 19th Conf. on Solid State Devices and Materials, Tokyo(1987), p.227.
Nature Materials Vol. 8, pp171-172 (2009)

発明が解決しようとする課題

0011

以上のように、SiC−MOSFETにおいて、移動度向上や界面準位の低減等の検討が進められている。また、SiC基板上に欠陥が少なく良好なグラフェン層を形成することが検討されている。しかしながら、単結晶SiC基板の表面に接する膜を形成した場合に、膜が接する単結晶SiC基板の表面の好ましい構造について検討されていない。

0012

本発明は、上記課題に鑑みなされたものであり、膜が接する単結晶SiC層の表面を適切な面とすることを目的とする。

課題を解決するための手段

0013

本発明は、六方最密構造立方最密構造との両方を含む単結晶SiC層と、前記単結晶SiC層上に設けられSiCと異なる材料を含む膜と、を備え、前記膜が接する前記単結晶SiC層の表面は、最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面であるSiC構造体である。

0014

本発明は、六方最密構造と立方最密構造との両方を含む単結晶SiC層の表面を最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面とする工程と、前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面に接するようにSiCと異なる膜を形成する工程と、を含むSiC構造体の製造方法である。

発明の効果

0015

本発明によれば、膜が接する単結晶SiC層の表面を適切な面とすることができる。

図面の簡単な説明

0016

図1は、4H−SiC基板を有するSiC構造体の断面模式図である。
図2は、3C−SiC基板を有するSiC構造体の断面模式図である。
図3は、2H−SiC基板を有するSiC構造体の断面模式図である。
図4は、最表面がCCP表面である4H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。
図5は、最表面がHCP表面である4H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。
図6は、最表面がCCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。
図7は、最表面がHCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。
図8は、最表面がCCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。
図9(a)および図9(b)は、実施形態2に係るSiC構造体の製造方法を示す断面図である。
図10(a)および図10(b)は、実施形態3に係るSiC構造体の製造方法を示す断面図である。
図11(a)から図11(d)は、実施形態5に係るSiC構造体の製造方法を示す断面図である。
図12は、実施形態6に係る半導体装置の断面図である。
図13(a)および図13(b)は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのAFM画像を示す図である。
図14(a)および図14(b)は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのD/Gの2次元マッピング像である。

0017

本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。

0018

本願発明は、六方最密構造と立方最密構造との両方を含む単結晶SiC層と、前記単結晶SiC層上に設けられSiCと異なる材料を含む膜と、を備え、前記膜が接する前記単結晶SiC層の表面は、最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面であるSiC構造体である。これにより、単結晶SiC層の表面の電位分布が均一になり、膜が接する単結晶SiC層の表面を適切な面とすることができる。

0019

前記表面は、ステップ構造を有することが好ましい。これにより、膜が接する単結晶SiC層の表面を適切な面とすることができる。

0020

前記膜はグラフェン層であることが好ましい。これにより、グラフェン層内のキャリアの移動度を向上できる。

0021

前記表面はSi極性面であることが好ましい。これにより、単結晶SiC層の表面をHCP表面およびCCP表面のうちいずれか一方のみが露出する面とすることができる。

0022

本願発明は、上記SiC構造体を含む半導体装置である。これにより、半導体装置の性能を向上させることができる。

0023

本願発明は、六方最密構造と立方最密構造との両方を含む単結晶SiC層の表面を最も前記表面側の原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが同じであるHCP表面と、最も前記表面側の前記原子のサイト位置と前記表面から3層目の前記原子のサイト位置とが異なるCCP表面と、のうちいずれか一方のみが露出する面とする工程と、前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面に接するようにSiCと異なる膜を形成する工程と、を含むSiC構造体の製造方法である。これにより、膜が接する単結晶SiC層の表面を適切な面とすることができる。

0024

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、SiおよびCのいずれか一方で終端された原子ステップ端が前記SiおよびCの他方で終端された原子ステップ端より速くエッチングされるように前記単結晶SiC層の表面をエッチングする工程を含むことが好ましい。これにより、膜が接する単結晶SiC層の表面をHCP表面およびCCP表面のうちいずれか一方のみが露出する面とすることができる。

0025

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、SiおよびCのいずれか一方で終端された原子ステップ端が前記SiおよびCの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、前記単結晶SiC層上にSiCをエピタキシャル成長する工程を含むことが好ましい。これにより、膜が接する単結晶SiC層の表面をHCP表面およびCCP表面のうちいずれか一方のみが露出する面とすることができる。

0026

前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうちいずれか一方のみが露出する面とする工程は、4H−SiCである前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうち前記CCP表面のみが露出する面とする工程と、前記CCP表面のみが露出する面のSi原子を昇華させることで、前記単結晶SiC層上に奇数分子層のグラフェン層を形成する工程と、前記奇数分子層のグラフェン層を除去することで、前記単結晶SiC層の表面を前記HCP表面と前記CCP表面とのうち前記HCP表面のみが露出する面とする工程と、を含むことが好ましい。これにより、膜が接する単結晶SiC層の表面をHCP表面およびCCP表面のうちHCP表面のみが露出する面とすることができる。

0027

前記単結晶SiC層の表面をエッチングする工程は、前記単結晶SiC層の表面を水素ガス雰囲気において350℃以上かつ600℃以下で熱処理する工程を含むことが好ましい。これにより、膜が接する単結晶SiC層の表面をHCP表面およびCCP表面のうちCCP表面のみが露出する面とすることができる。

0028

前記膜を形成する工程は、前記単結晶SiC層の表面のSi原子を昇華させることで、前記単結晶SiC層上にグラフェン層を形成する工程を含むことが好ましい。これにより、欠陥の少ないグラフェン層を形成できる。

0029

[本願発明の実施形態の詳細]

0030

本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0031

単結晶SiC基板では、六方最密構造と立方最密構造とが[0001]方向に周期的に積層される。積層される構造の組み合わせによって、250種類を越える結晶多形が存在する。このような単結晶SiC基板では(0001)または(000−1)表面に六方最密構造が露出した面と立方最密構造が露出した面とが存在する。以下、六方最密構造が露出した面をHCP表面とし、立方最密構造が露出した面をCCP表面とする。HCP表面とCCP表面の詳細は後述する。

0032

これまで、単結晶SiC基板の最表面に特定の元素(SiまたはC)で終端された極性面については検討されている。しかし、単結晶SiC基板の最表面がHCP表面であるかCCP表面であるかの観点で検討されていない。発明者は、この観点で考察した。

0033

図1は、4H−SiC基板を有するSiC構造体の断面模式図である。主面は(0001)面であり、(11−20)面から見た断面図である。図1に示すように、(0001)を主面とする単結晶SiC基板10上に膜20が設けられている。SiC基板10にはC(炭素)原子16とSi(シリコン)原子18が結合されている。4H−SiC基板では、Si原子18とC原子16とからなる分子40のサイトとして、h−サイト(六方晶サイト)とk−サイト(立方サイト)が1層おきに積層されている。

0034

分子40のサイト位置はA、BおよびCの異なる3つの位置がある。分子40のサイトの位置がA、BおよびCのとき、それぞれA、BおよびC−サイト層とする。図1では、最上層のSi原子18は、C−サイト層である。2層目はA−サイト層である。3層目以降順次B、A、CおよびA−サイト層である。k−サイトは、A−サイト層であり、上のサイト層がB−サイト層のとき下のサイト層はC−サイト層である。上のサイト層がC−サイト層のとき下のサイト層はB−サイト層である。つまり、k−サイトでは、下から順にB−サイト層、A−サイト層およびC−サイト層と、サイト位置が順にシフトしている。h−サイトは、B−サイト層またはC−サイト層であり、上下のサイト層はA−サイト層である。このように、h−サイトでは上下のサイト層が同じである。つまり、h−サイトでは、サイト位置が順にシフトせず、サイト位置が反転している。

0035

h−サイトとその上下のサイト層、すなわちA−サイト層、B−サイト層(またはC−サイト層)、およびA−サイト層のように上下のサイト層が同じ構造、を六方最密構造32という。一方、k−サイトとその上下のサイト層、すなわちB−サイト層、A−サイト層、およびC−サイト層のようにサイト位置が順にシフトしている構造を立方最密構造34という。

0036

HCP表面12では、最も表面側のSi原子18と表面から3層目のSi原子18のサイト位置が同じである。例えば、図1の左側のHCP表面12では、最表面のSi原子18のサイト位置はAサイトであり、表面から2層目のSi原子18のサイト位置はBサイト、表面から3層目のSi原子18のサイト位置はAサイトである。CCP表面14では、最も表面側のSi原子18と表面から3層目のSi原子18のサイト位置が異なっている。例えば、図1の左側のCCP表面14は、最表面のSi原子18のサイト位置はCサイトであり、表面から2層目のSi原子18のサイト位置はAサイト、表面から3層目のSi原子18のサイト位置はBサイトである。最も表面側の原子がC原子16の場合(すなわち表面がC極性面の場合)も同様である。HCP表面12およびCCP表面14は最密面となる。SiC基板10の表面は1原子層の範囲で平坦ということはなく、ステップ構造となる。このため、SiC基板10の表面は、HCP表面12とCCP表面14が混在する。これにより、膜20は、HCP表面12とCCP表面14の両方に接する。

0037

立方最密構造34は反転対称性があるが六方最密構造32は反転対称性が損なわれている。このため、立方最密構造34ではほとんど自然分極しないが、六方最密構造32では自然分極が発生する。したがって、HCP表面12上とCCP表面14上とでは電荷密度が異なる。同一面上にHCP表面12とCCP表面14が混在すると、電位分布が不均一となる。これにより、例えばショットキー電極障壁高さの制御が難しくなる、MOSFETのしきい値電圧局所的に変動する、またはMOSFETのチャネル領域またはSiC基板上の膜においてキャリアが散乱を受け移動度が低下する、等の問題が生じる。

0038

膜20をほぼ全てCCP表面14に接するようにするため、単結晶SiC基板10を3C−SiC基板とすることが考えられる。図2は、3C−SiC基板を有するSiC構造体の断面模式図である。図2に示すように、単結晶SiC基板10のサイト層は、最表面から順にC、A、B、CおよびA−サイト層である。これにより、3C−SiC基板では、全てのサイトがk−サイトであり、立方最密構造34である。このため、膜20が接する表面は全てCCP表面14である。

0039

また、膜20をほぼ全てHCP表面12に接するようにするため、単結晶SiC基板10を2H−SiC基板とすることが考えられる。図3は、2H−SiC基板を有するSiC構造体の断面模式図である。図3に示すように、単結晶SiC基板10のサイト層は、最表面から順にC、A、C、A、CおよびA−サイト層である。これにより、2H−SiC基板では全てのサイトがh−サイトであり、六方最密構造32であるこのため、膜20が接する表面は全てHCP表面12である。

0040

このように、3C−SiC基板または2H−SiC基板を用いることにより、膜20が接する表面をCCP表面14またはHCP表面12に固定できる。しかしながら、3C−SiC基板はバンドギャップが小さく、高耐圧な半導体装置の作製には好ましくない。また、高抵抗なSiC基板を用いる用途にも相応しくない。2H−SiC基板は再現よく製造することが難しい。

0041

製造が容易なSiC基板は4H−SiC基板および6H−SiC基板等のh−サイトとk−サイトとが周期的に積層した構造である、この構造で、SiC基板10の最表面をCCP表面14またはHCP表面12とするためには、SiC基板10の最表面を完全に最密面とし、完全に平坦とすることになる。しかしながら、このような、完全に最密面でありかつ平坦な面を作製することは困難である。

0042

以下、上記課題を解決する実施形態を説明する。

0043

[実施形態1]
図4は、最表面がCCP表面である4H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。図4に示すように、(0001)を主面とする単結晶SiC基板10上に膜20が設けられている。単結晶SiC基板10のサイト層順図1と同じであり、4H−SiC基板では、k−サイトとh−サイトが1層おきに積層されている。ステップ段差が2分子層(2サイト)毎に設けられている。SiC基板10の表面は、CCP表面14となり、膜20は、CCP表面14に接しHCP表面12には接していない。その他の構成は図1と同じであり説明を省略する。

0044

図5は、最表面がHCP表面である4H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。図5に示すように、ステップの段差が2分子層毎に設けられている。SiC基板10の表面は、HCP表面12となり、膜20は、HCP表面12に接しCCP表面14には接していない。その他の構成は図4と同じであり説明を省略する。

0045

図4および図5のように、4H−SiC基板では、ステップ構造を偶数分子層毎とすることで、最表面をCCP表面14またはHCP表面12にできる。

0046

図6は、最表面がCCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。図6に示すように、単結晶SiC基板10のサイト層は、最表面から順にA、B、C、A、C、B、AおよびB−サイト層である。これにより、6H−SiCでは、2層のk−サイトと1層のh−サイトが周期的に積層されている。ステップの段差が3分子層毎に設けられている。SiC基板10の表面は、CCP表面14となり、膜20は、CCP表面14に接しHCP表面12には接していない。その他の構成は図1と同じであり説明を省略する。

0047

図7は、最表面がHCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。図7に示すように、ステップが3分子層毎に設けられている。SiC基板10の表面は、HCP表面12となり、膜20は、HCP表面12に接しCCP表面14には接していない。その他の構成は図6と同じであり説明を省略する。

0048

図8は、最表面がCCP表面である6H−SiC基板を有する実施形態1に係るSiC構造体の断面模式図である。図8に示すように、ステップの段差が2原子層と1層との交互に設けられている。SiC基板10の表面は、CCP表面14となり、膜20は、CCP表面14に接しHCP表面12には接していない。

0049

図6および図7のように、6H−SiC基板では、ステップの段差を3の倍数分子層毎とすることで、最表面をCCP表面14またはHCP表面12にできる。また、図8のように、ステップの段差を2分子層と1分子層を組み合わせることで、SiC基板10の表面を、CCP表面14とすることもできる。

0050

実施形態1によれば、4H−SiC基板または6H−SiC基板のように六方最密構造32と立方最密構造34との両方を含む単結晶SiC基板10(すなわち単結晶SiC層)と、SiC基板10上に設けられSiCと異なる材料を含む膜20と、を備えている。膜20が接する単結晶SiC基板10の表面は、HCP表面12およびCCP表面14のうちいずれか一方のみが露出する面である。このように、膜20の接する面がCCP表面14のみまたはHCP表面12のみとなる。これにより、SiC基板10の表面の電位分布が均一になる。例えば、膜20をゲート絶縁膜とし、MOSFETを作製する場合、しきい値電圧の局所的な変動が抑制できる。また、膜20を金属膜としてショットキー電極を形成する障壁高さの制御が可能となる。さらに、MOSFETのチャネル領域またはSiC基板上の膜(例えばグラフェン層)における電位分布に起因したキャリアの散乱を抑制できる。よって、移動度を向上できる。このように、膜20が接する単結晶SiC基板10の表面を適切にできる。

0051

単結晶SiC層は、単結晶SiC基板10でもよいし、基板上にエピタキシャル成長されたSiC層でもよい。膜20は、例えば酸化シリコン窒化シリコンまたは窒化酸化シリコン等の絶縁膜、炭素または珪素を主成分とする膜、または金属膜である。膜20は、グラフェン層等の2次元物質とすることができる。

0052

図4から図8のように、単結晶SiC基板10の表面はステップ構造を有する場合にも最表面をCCP表面14またはHCP表面12とする。これにより、製造が容易な4H−SiC基板または6H−SiC基板を用いることができる。また、表面が(0001)面からオフしたオフ基板を用いることができる。さらに、SiC基板10の結晶多形の制限を受けることなく、SiC基板10の表面を再現性よく実現できる。

0053

本実施形態の効果を発現させるためには、HCP表面12およびCCP表面14のうちHCP表面12(またはCCP表面14)の割合が90%であればよい。この割合は95%以上が好ましく、98%以上はより好ましい。

0054

[実施形態2]
実施形態2はSiC構造体の製造方法の例であり、SiCをエッチングすることにより、SiC基板の表面をCCP表面14とする方法である。図9(a)および図9(b)は、実施形態2に係るSiC構造体の製造方法を示す断面図である。図9(a)に示すように、SiC基板10は4H−SiC基板であり、k−サイトとh−サイトが交互に積層されている。以下の説明のため、表面側からk1、h1、k2、h2、およびk3−サイトとする。表面はエネルギーが最小となるように未結合手原子あたり1本となる。図9の例では、最表面(k1の上の面)はSi極性面となる。なお、図9においてSi原子18とC原子16が逆の場合は最表面がC極性面となる。

0055

SiC基板10は完全に平坦ではないので、ステップか現れる。ステップ端(すなわち端面)の原子は、図9(a)の最表面ではC原子16となる。これをCステップという。k1の上側のステップ端はCステップである。k1の下側のステップ端(h1の上側のステップ端)はCステップである、h1の下側のステップ端(k2の上側のステップ端)はSiステップとなる。このように、k−サイトの上下のステップ端は同じ原子のステップ端であり、h−サイトの上下のステップ端は異なるステップ端となる。4H−SiC基板では、CステップとSiステップとが2層置きとなる。

0056

Cステップの表面エネルギーECは、Siステップの表面エネルギーESiより高いことが知られている(例えばJournal of Crystal Growth Vol. 70 pp30-40 (1984)).このため、SiC基板10をエッチング(または酸化)する雰囲気に暴露すると、図9(a)の矢印52のようにCステップがSiステップより優先的にエッチング(または酸化)される。

0057

Cステップが早くエッチングされるとSiステップに近接し、最終的にSiステップとCステップが重なる(ステップバンチング)。図9(a)のk1−サイトの上下のCステップが速くエッチングされると、k2−サイトの上のk1−サイトがエッチングされる。この結果、図9(b)に示すように、k1−サイトおよびh1−サイトのエッチングが進み、最表面はCCP表面14となる。6H−SiC基板等の結晶多型でも同様である。

0058

Siステップの移動速度vSiは、vSi=A・exp(−ESi/k/T)で表され、Cステップの移動速度vCは、vC=B・exp(−EC/k/T)と表される。ここで、A,Bは定数、kはボルツマン定数およびTは絶対温度である。SiC表面をCCP表面14とするためには、vCのvSiに対す比を大きくすることが好ましい。すなわち、vC/vSi=A/B・exp((ESi−EC)/k/T)の値が大きいことが好ましい。ここで、vCがvSiより大きいことからEC<ESiである。よって、温度Tは低い方がvC/vSiが大きくなる。ただし、温度Tが低くなると、vCおよびvSiが小さくなる。このため、温度Tはエッチング時間を考慮して設定する。

0059

水素(H2)ガス雰囲気においてSiC表面をエッチングする(これを水素処理という)例を説明する。1500℃を超える温度において、水素処理すると、CステップとSiステップはほぼ同じ速度でエッチングされてしまう。このため、実施形態1のSiC構造体を製造することができない。そこで、(0001)面を最表面とする4H−SiC基板を準備する。基板温度を500℃とし、SiC基板10の表面を水素ガスに曝す図9(a)および図9(b)のように、CステップがSiステップより速くエッチングされる。ただし、CステップはSiステップを越えてエッチングされない。これにより、図9(b)のように、SiC基板10の表面はCCP表面14となる。

0060

その後、SiC基板10の表面に膜20を形成する。膜20は、例えばSiO2膜またはグラフェン層等をCVD(Chemical Vapor Deposition)法を用い形成する。これにより、図4のSiC構造体が形成できる。

0061

SiC基板10として6H−SiC基板を準備し、同様に水素処理を行う。その後、SiC基板10の表面に膜20を形成する。これにより、図6のSiC構造体が形成できる。

0062

実施形態2において、vC/vSiを大きくするため、水素処理の温度は例えば600℃以下が好ましく、550℃以下がより好ましく、500℃以下がさらに好ましい。エッチング時間を確保するため、水素処理の温度は、300℃以上が好ましく、450℃以上がより好ましい。水素雰囲気は、水素ガス100%の雰囲気でもよいが、水素ガスと不活性ガスとの混合ガスでもよい。不活性ガスは、例えば窒化ガスヘリウムガスアルゴンガスネオンガスもしくはキセノンガス、またはこれらの混合ガスである。水素雰囲気は大気圧でもよいが、大気圧より低い圧力または大気圧より高い圧力でもよい。

0063

[実施形態3]
実施形態3はSiC構造体の製造方法の例であり、SiCを成長することにより、SiC基板の表面をCCP表面14とする方法である。図10(a)および図10(b)は、実施形態3に係るSiC構造体の製造方法を示す断面図である。図10(a)に示すように、図9(a)と同様に、CステップおよびSiステップが現れている。Cステップの表面エネルギーECはSiステップの表面エネルギーESiより大きい。このため、矢印54のようにCステップはSiステップより優先的に成長する。例えば非特許文献2に記載されているようなステップ制御エピタキシーを行うと、CステップはSiステップより速く成長する。Cステップの成長がSiステップに追いつくと、CステップがSiステップと重なる。

0064

図10(b)に示すように、k1−サイトおよびh1−サイトの成長が進み、最表面はCCP表面14となる。6H−SiC基板等の結晶多型でも同様である。

0065

Siステップの成長速度rSiは、rSi=α・exp(−ESi/k/T)で表され、Cステップの成長速度rCは、rC=β・exp(−EC/k/T)と表される。ここで、α、βは定数、kはボルツマン定数およびTは絶対温度である。SiC表面をCCP表面14とするためには、rCのrSiに対す比を大きくすることが好ましい。すなわち、rC/rSi=α/β・exp((ESi−EC)/k/T)の値が大きいことが好ましい。よって、実施形態2と同様に、温度Tは低い方がrC/rSiが大きくなる。ただし、温度Tが低くなると、rCおよびrSiが小さくなる、さらに過飽和度の増加により2次元核発生頻度が増加し結晶性が悪くなる。温度Tはこれらを考慮して設定する。

0066

SiCを成長する例を説明する。例えば(0001)面を表面とし最密面より[11−20]方向に8度傾斜している4H−SiC基板を準備する。表面がオフしているため、SiC基板の表面にはステップが現れる。基板温度を1650℃とし、ステップ制御エピタキシー法を用いSiCを成長する。このとき、シラン(SiH4)の流量を20sccm、プロパン(C3H8)の流量を13sccm、水素ガスの流量を2slmとする。SiC表面はシランおよびプロパンに曝される。これにより、SiC基板上の原子ステップフローが生じる。Cステップは、Siステップより速く横方向に成長する。ただし、CステップはSiステップを越えて成長できない。これにより、これにより、図10(b)のように、SiC基板10の表面はCCP表面14となる。

0067

その後、SiC基板10の表面に膜20を形成する。これにより、図4のSiC構造体が形成できる。

0068

SiC基板10として、(0001)面を表面とし最密面より[11−20]方向に4度傾斜している6H−SiC基板を準備する。上記と同様に、ステップ制御エピタキシー法を用いSiCを成長する。その後、SiC基板10の表面に膜20を形成する。これにより、図6または図8のSiC構造体が形成できる。

0069

実施形態3において、rC/rSiを大きくするため、SiCの成長温度は1700℃以下が好ましく、1650℃以下がより好ましい。SiCの結晶性を確保するため、SiCの成長温度は、1450℃以上が好ましく、1550℃以上がより好ましい。成長温度および材料ガスおよびその流量比は適宜設定できる。

0070

実施形態2および3によれば、図9(b)および図10(b)のように、六方最密構造32と立方最密構造34との両方を含む単結晶SiC基板10(単結晶SiC層)の表面をHCP表面12およびCCP表面14のうちいずれか一方のみが露出する面とする。その後、HCP表面12およびCCP表面14のうちいずれか一方のみが露出する面に接するようにSiCと異なる膜20を形成する。これにより、実施形態1のSiC構造体を製造できる。このようにして形成した膜20が接する単結晶SiC基板10の表面は結晶格子の最密面(CCP表面14またはHCP表面12)に略平行となる。また、単結晶SiC基板10の最表面は表面エネルギーの低いSi極性面となる。

0071

実施形態2のように、SiおよびCのいずれか一方で終端された原子ステップ端がSiおよびCの他方で終端された原子ステップ端より速くエッチングされるように単結晶SiC基板の表面をエッチングする。これにより、単結晶SiC基板10の表面をHCP表面12およびCCP表面14のうちいずれか一方のみが露出する面とすることができる。

0072

単結晶SiC基板10の表面をエッチングは、単結晶SiC基板10の表面を水素ガス雰囲気において300℃以上かつ600℃以下で熱処理することにより行う。これにより、単結晶SiC基板の最表面をCCP表面14とすることができる。

0073

実施形態3のように、SiおよびCのいずれか一方で終端された原子ステップ端がSiおよびCの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、単結晶SiC基板10上にSiCをエピタキシャル成長する。これにより、単結晶SiC基板10の表面をHCP表面12およびCCP表面14のうちいずれか一方のみが露出する面とすることができる。

0074

[実施形態4]
実施形態4は、SiC基板上にグラフェン層を形成する例である。実施形態2および3において、膜20を非特許文献1に記載の方法を用い、SiC基板10の表面のSiを昇華させることにより、SiC基板10上にグラフェン層を形成できる。最表面がCCP表面14の4H−SiC基板10を用い、グラフェン層を奇数層形成すれば、SiC基板10の最表面はHCP表面12となる。よって、グラフェン層をHCP表面12上に形成することができる。最表面がCCP表面14の4H−SiC基板10を用い、グラフェン層を偶数層形成すれば、SiC基板10の最表面はCCP表面14となる。よって、グラフェン層をCCP表面14上に形成することができる。

0075

グラフェン層の層数を制御する因子は、SiC表面からのSiの昇華速度である。低温かつSi蒸気圧が低いほどSiの昇華は制御され、グラフェン層の層数を少なくできる。よって、SiC基板10を熱処理するときの温度および雰囲気中のSiの蒸気圧を精密に制御することで、SiC基板10上に単層のグラフェン層または2層のグラフェン層を形成することができる。最表面がCCP表面14の4H−SiC基板10上に単層のグラフェン層を形成することで、HCP表面12に接するグラフェン層を形成できる。また、最表面がCCP表面14の4H−SiC基板10上に2層のグラフェン層を形成することで、CCP表面14に接するグラフェン層を形成できる。これにより、SiC基板10表面の電位分布が均一になるため、グラフェン層内のキャリアの移動度を向上できる。また、グラフェン層の膜質を向上できる。

0076

例えば、グラフェン層を形成するための熱処理条件は、アルゴン雰囲気で1600℃である。熱処理温度は、1600℃から1800℃の範囲とすることができる。熱処理は、窒素ガスまたは希ガス等の不活性ガス雰囲気中、または真空中で行うことができる。

0077

実施形態4のように、単結晶SiC基板10の表面のSi原子を昇華させることで、単結晶SiC基板10上にグラフェン層を形成する。これにより、グラフェン層に形成される欠陥を抑制できる。また、グラフェン層が接する単結晶SiC基板10の表面はCCP表面14またはHCP表面12のため、グラフェン層が接する単結晶SiC基板10の表面の電位分布が均一になる。よって、グラフェン層内のキャリアの移動度を向上できる。

0078

[実施形態5]
実施形態5は、HCP表面12上に膜を形成する方法を示す例である。図11(a)から図11(d)は、実施形態5に係るSiC構造体の製造方法を示す断面図である。図11(a)に示すように、4H−SiC基板10を用い、実施形態2または3の方法を用い、SiC基板10の最表面をCCP表面14とする。図11(b)に示すように、実施形態4の方法を用い、SiC基板10の表面のSiを昇華させることにより、SiC基板10上にグラフェン層22を形成する。グラフェン層22は奇数層である。図11(c)に示すように、グラフェン層22を剥離または酸化により除去する。これにより、SiC基板10の表面はHCP表面12となる。図11(d)に示すように、SiC基板10上に膜20を形成する。これにより、HCP表面12に接する膜20が形成される。

0079

実施形態5によれば、図11(a)のように、4H−SiC基板である単結晶SiC基板10の表面をHCP表面12およびCCP表面14のうちCCP表面14のみが露出する面とする。図11(b)のように、CCP表面14のSi原子を昇華させることで、単結晶SiC基板10上に奇数分子層のグラフェン層22を形成する。図11(c)のように、奇数分子層のグラフェン層22を除去することで、単結晶SiC基板10の表面をHCP表面12およびCCP表面14のうちHCP表面12のみが露出する面とする。これにより、SiC基板10の表面をHCP表面12とすることができる。

0080

[実施形態6]
実施形態6は、半導体装置の例である。図12は、実施形態6に係る半導体装置の断面図である。図12に示すように、SiC基板10上にグラフェン層20aが形成されている。グラフェン層20aは、例えば実施形態4の方法で成膜する。グラフェン層20a上にオーミック電極としてソース電極24およびドレイン電極25が設けられている。グラフェン層20a上のソース電極24とドレイン電極25との間にゲート電極28がゲート絶縁膜26を介し設けられている。ソース電極24およびドレイン電極25は、例えばNi層である。Ni層上にAu層が設けられていてもよい。ゲート絶縁膜26は、例えば酸化アルミニウム膜である。酸化アルミニウム膜上に酸化シリコン膜が設けられていてもよい。ゲート電極28は、例えばゲート絶縁膜側からTi層およびAu層である。

0081

グラフェン層20aが接するSiC基板の最表面はCCP表面14およびHCP表面12のうちいずれか一方のみである。これにより、グラフェン層20a内の電子またはホール等のキャリアの移動度を向上できる。

0082

SiC基板10を用いた半導体装置としては、SiC基板10に膜20としてゲート絶縁膜を形成したMOSFET等でもよい。このように、半導体装置は実施形態1のSiC構造体を含む。例えば、膜20がゲート絶縁膜の場合、その下層のSiC基板10内に形成されるチャネル内のキャリアの移動度を向上できる。膜20がゲート絶縁膜であるMOSFETの場合、しきい値電圧の局所的な変動が抑制できる。また、ショットキーバリアダイオードの場合、膜20が金属膜としてショットキー電極を形成する障壁高さの均一化が可能となる。よって、半導体装置の性能を向上させることができる。

0083

(0001)Si面を有する4H−SiC基板に水素処理を行った。水素処理は、水素ガスが100%の大気圧雰囲気において、500℃の処理温度で300分行った。水素処理前後のサンプルについて、AFM(Atomic Force Microscope)を用い観察した。

0084

図13(a)および図13(b)は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのAFM画像を示す図である。画像は10μm×10μmの範囲である。図13(a)に示すように、水素処理なしのサンプルでは、原子レベルのステップは観察できない。表面の算術平均粗さRa(JIS B0601−2001)は11.48nmであった。

0085

図13(b)に示すように、水素処理を施したSiC表面には原子レベルのステップが観察できる。SiC基板10表面のRaは0.416nmであり、非常に平坦な表面が得られた。ステップの高さは約1nmである。これは、(0001)面の分子2層分に相当する。よって、SiC基板10の表面はCCP表面14またはHCP表面12のいずれか一方であると考えられる。ステップ端がほぼ平行なことから、表面エネルギーが小さいため安定したSiステップであると考えられる。これにより、SiC基板10の表面はCCP表面14と考えられる。

0086

次に、水素処理なしおよび水素処理ありのSiC基板上にグラフェン層を形成した。グラフェン層は、大気圧アルゴン雰囲気において1600℃で10分間の熱処理により形成した。グラフェン層をラマン分光法により評価した。ラマン分光スペクトルには、1590cm−1付近ピークを有するGバンドと1350cm−1付近にピークを有するDバンドが観察される。Gバンドは、炭素原子のsp2結合に起因するスペクトルであり、炭素原子が六員環を形成しているときのバンドである。Dバンドは六員環の一部に未結合手のあるときのバンドである。Gバンドのピーク強度に対するDバンドのピーク強度の比D/Gが大きくなると欠陥が多くなることに対応する。

0087

図14(a)および図14(b)は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのD/Gの2次元マッピング像である。500μm×500μmの範囲におけるD/Gの分布を示している。薄い色はD/Gが大きく濃い色はD/Gが小さいことを示している。図14(a)および図14(b)に示すように、水素処理なしサンプルでは、色が薄くD/Gが大きい。D/Gの面内平均値は86.3%である。水素処理ありサンプルでは、色が濃くD/Gが大きい。D/Gの面内平均値は41.7%である。

0088

このように、水素処理ありサンプルでは、グラフェン層内の欠陥が低減することがわかった。これは、SiC基板10の表面の最密構造が均一化することで、グラフェンを成膜するときの成長速度および/または配向方位が均一になったためと考えられる。このように、欠陥が少ないグラフェン層を用い半導体装置を製造することで、動作速度等の性能が向上する。

実施例

0089

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0090

10SiC基板
12 HCP表面
14 CCP表面
16 C原子
18Si原子
20 膜
20a、22グラフェン層
24ソース電極
25ドレイン電極
26ゲート絶縁膜
28ゲート電極
32六方最密構造
34立方最密構造
40分子
52、54 矢印

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ