図面 (/)

技術 発振器

出願人 日本電波工業株式会社
発明者 石丸千里村瀬重善
出願日 2017年9月27日 (1年10ヶ月経過) 出願番号 2017-187190
公開日 2018年2月15日 (1年6ヶ月経過) 公開番号 2018-026846
状態 特許登録済
技術分野 パルスの操作 パルス回路 電気機械共振器を用いた発振回路 発信器の安定化、同期、周波数シンセサイザ
主要キーワード Dフリップフロップ 方形波状 オーバートーン MEMS振動子 半周期分 ディレイライン 変化タイミング 分周信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年2月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

複数の信号のレベルが同時に変化することを抑制する。

解決手段

発振信号を生成する発振部10と、発振信号を第1の分周比分周して第1分周信号を生成する第1分周部11と、発振信号を第2の分周比で分周して第2分周信号を生成する第2分周部12と、第1分周信号を遅延させることで、第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する第1遅延部13と、第1遅延信号を出力する第1出力端子21と、第2分周信号を出力する第2出力端子22と、を備える。

概要

背景

従来、2つ以上の周波数の信号を出力することができる発振器が知られている。従来の発振器においては、原発振信号を分周して第1分周信号を生成し、第1分周信号をさらに分周して第2分周信号を生成し、それぞれ異なる周波数の第1分周信号及び第2分周信号が出力される(例えば、特許文献1を参照)。

概要

複数の信号のレベルが同時に変化することを抑制する。発振信号を生成する発振部10と、発振信号を第1の分周比で分周して第1分周信号を生成する第1分周部11と、発振信号を第2の分周比で分周して第2分周信号を生成する第2分周部12と、第1分周信号を遅延させることで、第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する第1遅延部13と、第1遅延信号を出力する第1出力端子21と、第2分周信号を出力する第2出力端子22と、を備える。

目的

本発明はこれらの点に鑑みてなされたものであり、周波数が異なる複数の信号を出力しつつ、複数の信号のレベルが同時に変化することを抑制できる発振器を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

発振信号を生成する発振部と、前記発振信号を第1の分周比分周して第1分周信号を生成する第1分周部と、前記発振信号を第2の分周比で分周して第2分周信号を生成する第2分周部と、前記第1分周信号を遅延させることで、前記第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する第1遅延部と、前記第1遅延信号を出力する第1出力端子と、前記第2分周信号を出力する第2出力端子と、を備える発振器。

請求項2

前記第1分周信号及び前記第2分周信号のいずれかを選択する第1選択部と、前記第1選択部が選択した信号を出力する第3出力端子と、をさらに備える、請求項1に記載の発振器。

請求項3

前記第2分周信号を遅延させることで、前記第1分周信号、前記第2分周信号及び前記第1遅延信号と異なるタイミングで信号レベルが変化する第2遅延信号を生成する第2遅延部をさらに備え、前記第2出力端子は、前記第2遅延信号を前記第2分周信号として出力する、請求項2に記載の発振器。

請求項4

前記第1分周信号及び前記第2分周信号のいずれかを選択する第1選択部と、前記第1選択部が選択した信号を遅延させることで、前記第1分周信号及び前記第2分周信号と異なるタイミングで信号レベルが変化する第3遅延信号を生成する第3遅延部と、前記第3遅延部が生成した前記第3遅延信号を出力する第3出力端子と、をさらに備える、請求項1に記載の発振器。

請求項5

前記第3遅延部は、前記第1選択部が前記第1分周信号及び前記第2分周信号のうちのいずれの信号を選択したかに基づいて、遅延時間を切り替える、請求項4に記載の発振器。

請求項6

前記第1遅延信号及び前記第2分周信号のいずれかを選択する第2選択部と、前記第2選択部が選択した信号を出力する第3出力端子と、をさらに備える、請求項1に記載の発振器。

請求項7

前記第1遅延部は、前記発振信号に同期して、前記第1分周信号を遅延させる、請求項1から6のいずれか1項に記載の発振器。

請求項8

前記第1遅延部における遅延時間を制御する制御部をさらに備える、請求項1から7のいずれか1項に記載の発振器。

技術分野

0001

本発明は、複数の異なる周波数発振信号を出力する発振器に関する。

背景技術

0002

従来、2つ以上の周波数の信号を出力することができる発振器が知られている。従来の発振器においては、原発振信号を分周して第1分周信号を生成し、第1分周信号をさらに分周して第2分周信号を生成し、それぞれ異なる周波数の第1分周信号及び第2分周信号が出力される(例えば、特許文献1を参照)。

先行技術

0003

特開2006−303609号公報

発明が解決しようとする課題

0004

従来の発振器における第1分周信号は、原発振信号のレベル変化タイミングに同期してレベルが変化し、第2分周信号は、第1分周信号のレベルの変化タイミングに同期してレベルが変化する。図15は、従来の発振器から出力される第1分周信号と第2分周信号との関係を示す図である。原発振信号が4分周されて第1分周信号が生成され、第1分周信号が2分周されて第2分周信号が生成されている。

0005

ここで、第1分周信号は、原信号立ち上がりタイミングに同期してレベルが変化し、第2分周信号は、第1分周信号の立ち上がりタイミングに同期してレベルが変化する。したがって、第1分周信号のレベルと第2分周信号のレベルとがほぼ同時に変化する、点線で示されるタイミングが生じている。

0006

複数の信号のレベルが同時に変化すると、信号レベルが変化するタイミングで流れる電流の量が増えるので、電源電圧が変動する一因となり好ましくない。また、信号レベルが変化するタイミングにおいては、その他のタイミングに比べて、信号に含まれる高周波成分が多いので、第1分周信号のレベルと第2分周信号のレベルとが同時に変化すると、電波として放射される高周波成分が大きくなるという点でも好ましくない。

0007

そこで、本発明はこれらの点に鑑みてなされたものであり、周波数が異なる複数の信号を出力しつつ、複数の信号のレベルが同時に変化することを抑制できる発振器を提供することを目的とする。

課題を解決するための手段

0008

本発明においては、発振信号を生成する発振部と、前記発振信号を第1の分周比で分周して第1分周信号を生成する第1分周部と、前記発振信号を第2の分周比で分周して第2分周信号を生成する第2分周部と、前記第1分周信号を遅延させることで、前記第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する第1遅延部と、前記第1遅延信号を出力する第1出力端子と、前記第2分周信号を出力する第2出力端子と、を備える発振器を提供する。前記第1遅延部は、例えば、前記発振信号に同期して、前記第1分周信号を遅延させる。

0009

上記の発振器は、前記第1分周信号及び前記第2分周信号のいずれかを選択する第1選択部と、前記第1選択部が選択した信号を出力する第3出力端子と、をさらに備えてもよい。当該発振器は、前記第2分周信号を遅延させることで、前記第1分周信号、前記第2分周信号及び前記第1遅延信号と異なるタイミングで信号レベルが変化する第2遅延信号を生成する第2遅延部をさらに備え、前記第2出力端子は、前記第2遅延信号を前記第2分周信号として出力してもよい。

0010

また、上記の発振器は、前記第1分周信号及び前記第2分周信号のいずれかを選択する第1選択部と、前記第1選択部が選択した信号を遅延させることで、前記第1分周信号及び前記第2分周信号と異なるタイミングで信号レベルが変化する第3遅延信号を生成する第3遅延部と、前記第3遅延部が生成した前記第3遅延信号を出力する第3出力端子と、をさらに備えてもよい。この場合において、前記第3遅延部は、前記第1選択部が前記第1分周信号及び前記第2分周信号のうちのいずれの信号を選択したかに基づいて、遅延時間を切り替える。

0011

また、上記の発振器は、前記第1遅延信号及び前記第2分周信号のいずれかを選択する第2選択部と、前記第2選択部が選択した信号を出力する第3出力端子と、を備えてもよい。

0012

また、上記の発振器は、前記第1遅延部における遅延時間を制御する制御部をさらに備えてもよい。

発明の効果

0013

本発明によれば、周波数が異なる複数の信号を出力しつつ、複数の信号のレベルが同時に変化することを抑制できるという効果を奏する。

図面の簡単な説明

0014

第1の実施形態に係る発振器の構成を示す図である。
第1の実施形態に係る発振器が出力する第1遅延信号と第2分周信号との関係を示す図である。
第2の実施形態に係る発振器の構成を示す図である。
第2の実施形態に係る発振器の出力端子から出力される信号の周波数を示す表である。
第3の実施形態に係る発振器の構成を示す図である。
第3の実施形態に係る発振器の出力端子から出力される信号の周波数を示す表である。
第3の実施形態に係る発振器の出力端子から出力される信号のタイミング図である。
第4の実施形態に係る発振器の構成を示す図である。
第4の実施形態に係る発振器の出力端子から出力される信号の周波数を示す表である。
第4の実施形態に係る発振器の出力端子から出力される信号のタイミング図である。
第4の実施形態に係る発振器の出力端子から出力される信号のタイミング図である。
第5の実施形態に係る発振器の構成を示す図である。
第5の実施形態に係る発振器の出力端子から出力される信号の周波数を示す表である。
第6の実施形態に係る発振器の構成を示す図である。
第7の実施形態に係る発振器の構成を示す図である。
従来の発振器から出力される第1分周信号と第2分周信号との関係を示す図である。

実施例

0015

<第1の実施形態>
図1は、第1の実施形態に係る発振器1の構成を示す図である。発振器1は、発振部10と、第1分周部11と、第2分周部12と、第1遅延部13と、出力端子21と、出力端子22と、制御端子31とを備える。

0016

発振部10は、例えば、水晶振動子又はMEMS振動子等の振動子と、当該振動子を発振させる発振回路とを有する。発振部10は、第1周波数の正弦波状又は方形波状の発振信号を生成して出力する。発振部10は、例えば、水晶振動子又はMEMS振動子の共振周波数オーバートーン周波数で発振する発振信号を出力する。

0017

第1分周部11は、発振部10が出力した発振信号を第1の分周比で分周して、第1周波数よりも低い周波数の第1分周信号を生成する。発振信号の周期をT、第1の分周比をM(ただし、Mは2以上の整数)とすると、第1分周部11は、発振信号の立ち上がりタイミングに同期して立ち上がる、周期がT×Mの第1分周信号を生成する。

0018

第2分周部12は、発振部10が出力した発振信号を第2の分周比で分周して、第2周波数よりも低い周波数の第2分周信号を生成する。発振信号の周期をT、第2の分周比をN(ただし、NはMより大きい整数)とすると、第2分周部12は、発振信号の立ち上がりタイミングに同期して立ち上がる、周期がT×Nの第2分周信号を生成する。第2分周信号は、出力端子22から出力される。

0019

第1遅延部13は、第1分周信号を遅延させることで、第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する。第1遅延部13は、例えば、発振信号に同期して、第1分周信号を遅延させる。

0020

具体的には、第1遅延部13は、例えばDフリップフロップを有し、発振部10が出力した発振信号がDフリップフロップのクロック入力段に入力される。また、第1分周部11が出力する第1分周信号が、Dフリップフロップのデータ入力段に入力される。第1遅延部13は、データ入力段に入力された第1分周信号を、クロック入力段に入力された発振信号の立ち下がりタイミングラッチしてから出力する。このようにすることで、発振信号の立ち上がりタイミングに同期して信号レベルを変化させる第1分周信号は、発振信号の半周期分だけ遅延して、発振信号の立ち下がりタイミングに同期して信号レベルを変化させる第1遅延信号に変換される。第1遅延信号は、出力端子21から出力される。

0021

第1遅延部13は、フリップフロップ以外の素子を用いて、第1分周信号を遅延させてもよい。例えば、第1遅延部13は、発振信号と非同期に動作するディレイラインを用いて、第1分周信号を遅延させてもよい。また、第1遅延部13は、フリップフロップとディレイラインとを組み合わせて用いてもよい。第1遅延部13がフリップフロップ及びディレイラインを用いる場合、遅延時間は、発振信号の周期の倍数と異なる時間が選択される。遅延時間は、例えば、T/2+kT+d(kは0以上の整数、dはディレイラインの遅延時間)である。

0022

第1遅延部13は、制御端子31から入力される制御信号に基づいて、第1分周信号を遅延させる時間を変化させる。例えば、第1遅延部13が複数段のフリップフロップを有する場合、第1遅延部13は、制御信号が示す段数のフリップフロップを用いて、第1分周信号を遅延させる。制御信号がkを示す場合、第1遅延部13は、T/2+kT(kは、0以上の整数)だけ遅延させる。

0023

図2は、第1の実施形態に係る発振器1が出力する第1遅延信号と第2分周信号との関係を示す図である。発振信号は、144MHzの方形波状の信号である。第1分周信号は、発振信号を6分周した信号であり、発振信号の6周期ごとに、発振信号の立ち上がりタイミングに同期して立ち上がっている。第1分周信号の周波数は、24MHzである。

0024

第1遅延信号は、第1分周信号を、発振信号の立ち下がりエッジでラッチすることにより生成されており、第1分周信号に対して発振信号の半周期分だけ遅延している。したがって、第1遅延信号は、発振信号の6周期ごとに、発振信号の立ち下がりタイミングに同期して立ち上がっている。

0025

第2分周信号は、発振信号を8分周した信号であり、発振信号の8周期ごとに、発振信号の立ち上がりタイミングに同期して立ち上がっている。第2分周信号の周波数は、16MHzである。

0026

第1遅延信号が、発振信号の立ち下がりタイミングに同期して信号レベルが変化するのに対して、第2分周信号は、発振信号の立ち上がりタイミングに同期して信号レベルが変化する。したがって、第1遅延信号の信号レベル及び第2分周信号の信号レベルが、同時に変化しないことがわかる。

0027

以上のとおり、第1の実施形態に係る発振器1は、第1分周信号を遅延させることで、第2分周信号と異なるタイミングで信号レベルが変化する第1遅延信号を生成する第1遅延部13を備えるので、第1分周信号の信号レベルと第2分周信号の信号レベルとが同時に変化しない。したがって、発振器1は、信号レベルが同時に変化しない、周波数が異なる複数の信号を出力することができる。

0028

<第2の実施形態>
図3は、第2の実施形態に係る発振器2の構成を示す図である。発振器2は、第1分周信号及び第2分周信号のいずれかを選択する第1選択部14と、第1選択部14が選択した信号を出力する出力端子23とをさらに備える点で、第1の実施形態に係る発振器1と異なる。第1選択部14は、制御端子32から入力される選択信号に基づいて、第1分周信号を出力するか、第2分周信号を出力するかを切り替える。

0029

図4は、発振器2の出力端子21、出力端子22及び出力端子23から出力される信号の周波数を示す表である。発振器2は、制御端子32から入力される選択信号の論理値が0の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間T/2)、出力端子23から、第1周波数の第1分周信号(遅延時間0)、出力端子22から、第2周波数の第2分周信号(遅延時間0)を出力する。発振器2は、制御端子32から入力される選択信号の論理値が1の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間T/2)、出力端子22及び出力端子23から、第2周波数の第2分周信号(遅延時間0)を出力する。ここで、遅延時間は、第1分周信号の立ち上がりタイミングからの遅延時間である。

0030

このように、発振器2においては、選択信号に応じて、第1分周信号又は第2分周信号のいずれかを出力することができるので、発振器2を使用する装置において、複数の第1周波数の信号、又は複数の第2周波数の信号を使用できる。また、発振器2が出力する3つの信号のうち少なくとも1つの信号は、他の信号のレベルが変化するタイミングと異なるタイミングで変化するので、3つの信号のレベルが同じタイミングで変化することを抑制できる。

0031

<第3の実施形態>
図5は、第3の実施形態に係る発振器3の構成を示す図である。発振器3は、第2分周部12と出力端子22との間に第2遅延部15を備えている点で、図3に示した発振器2と異なり、他の点で同じである。本実施形態において、第1遅延部13は、発振部10が出力する発振信号の立ち下がりタイミングで第1分周信号をラッチして、出力端子21から出力する。第2遅延部15は、第2分周信号を遅延させることで、第1分周信号、第2分周信号及び第1遅延信号と異なるタイミングで信号レベルが変化する第2遅延信号を生成する。第2遅延部15は、例えば、制御端子33から入力される制御信号に基づいて遅延時間を決定する。

0032

第2遅延部15は、例えば、第1遅延部13と同様にDフリップフロップを有する。第2遅延部15は、発振信号の立ち上がりタイミングで第2分周信号をラッチして、出力端子22から出力する。このようにすることで、出力端子21から出力される第1遅延信号、出力端子22から出力される第2遅延信号、出力端子23から出力される第1選択部14が選択した信号は、それぞれ異なるタイミングで信号レベルが変化する。

0033

図6は、発振器3の出力端子21、出力端子22及び出力端子23から出力される信号の周波数を示す表である。発振器3は、制御端子32から入力される選択信号の論理値が0の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子23から、第1周波数の第1分周信号(遅延時間は0)、出力端子22から、第2周波数の第2遅延信号(遅延時間はT)を出力する。発振器3は、制御端子32から入力される選択信号の論理値が1の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子23から、第2周波数の第2分周信号(遅延時間は0)、出力端子22から、第2周波数の第2遅延信号(遅延時間はT)を出力する。ここで、遅延時間は、第1分周信号の立ち上がりタイミングからの遅延時間である。

0034

図7は、発振器3の出力端子21、出力端子22及び出力端子23から出力される信号のタイミング図である。第1選択部14が第1分周信号を選択した場合は、出力端子23から第1分周信号が出力され、第1選択部14が第2分周信号を選択した場合は、出力端子23から第2分周信号が出力される。図7から明らかなように、第1選択部14が第1分周信号を選択した場合も第2分周信号を選択した場合も、出力端子21、出力端子22及び出力端子23から出力される3つの信号が、同じタイミングで変化することがない。

0035

以上のとおり、発振器3においては、第2分周信号を遅延させる第2遅延部15をさらに備えることにより、第1周波数の信号、第2周波数の信号、及び第1周波数又は第2周波数のいずれかの信号を出力するとともに、それぞれの信号の信号レベルが同時に変化しない。したがって、3つの信号のレベルが同じタイミングで変化することを抑制できる。

0036

<第4の実施形態>
図8は、第4の実施形態に係る発振器4の構成を示す図である。発振器4は、第1選択部14と出力端子23との間に第3遅延部16を備えている点で、図3に示した発振器2と異なり、他の点で同じである。本実施形態において、第1遅延部13は、発振部10が出力する発振信号の立ち下がりタイミングで第1分周信号をラッチして、出力端子21から出力する。第3遅延部16は、第1選択部14が選択した信号を遅延させることで、第1分周信号及び第2分周信号と異なるタイミングで信号レベルが変化する第3遅延信号を生成する。第3遅延部16は、第1選択部14が第1分周信号及び第2分周信号のうちのいずれの信号を選択したかに基づいて、遅延時間を切り替える。

0037

第3遅延部16は、例えば、第1遅延部13と同様にDフリップフロップを有する。第3遅延部16は、第1選択部14が第1分周信号及び第2分周信号のいずれを選択したかに基づいて、第1選択部14が選択した信号を発振信号の立ち上がりタイミングにおいてラッチするか、立ち下がりタイミングにおいてラッチするかを切り替える。第3遅延部16は、例えば、制御端子34から入力される制御信号に基づいて、立ち上がりタイミングにおいてラッチするか、立ち下がりタイミングにおいてラッチするかを切り替える。

0038

第3遅延部16は、制御端子32から入力される選択信号に基づいて、立ち上がりタイミングにおいてラッチするか、立ち下がりタイミングにおいてラッチするかを切り替えてもよい。また、第3遅延部16は、制御端子34から入力される制御信号又は制御端子32から入力される選択信号に基づいて、遅延時間を決定してもよい。

0039

第3遅延部16は、第1選択部14が第1分周信号を選択した場合、発振部10が出力する発振信号の立ち下がりタイミングにおいて、第1選択部14が選択した第1分周信号をラッチして、出力端子23に出力する。第3遅延部16における遅延時間は、第1遅延部13における遅延時間と異なる。例えば、第1遅延部13における遅延時間がT/2である場合に、第3遅延部16における遅延時間は、T/2+Tである。

0040

このようにすることで、出力端子21から出力される第1遅延信号と、出力端子23から出力される第3遅延信号とは、周波数が同一で位相が異なる信号になるので、同時に信号レベルが変化しない。したがって、出力端子21から出力される第1遅延信号、出力端子22から出力される第2分周信号、出力端子23から出力される第3遅延信号は、それぞれ異なるタイミングで信号レベルが変化する。

0041

第3遅延部16は、第1選択部14が第2分周信号を選択した場合、発振部10が出力する発振信号の立ち上がりタイミングにおいて、第1選択部14が選択した第2分周信号をラッチして、出力端子23に出力する。第3遅延部16における遅延時間は、第1遅延部13における遅延時間と異なり、かつ第2分周信号の周期と異なる。

0042

第1選択部14が第2分周信号を選択した場合に、第3遅延部16が、第1遅延部13と異なるタイミングで第2分周信号をラッチすることにより、第1遅延信号の変化タイミングと第3遅延信号の変化タイミングとが一致しない。また、第3遅延信号は、第2分周信号を遅延させた信号なので、第3遅延信号の変化タイミングと第2分周信号の変化タイミングとも一致しない。その結果、出力端子21、出力端子22及び出力端子23から出力される信号は、それぞれ異なるタイミングで信号レベルが変化する。

0043

図9は、発振器4の出力端子21、出力端子22及び出力端子23から出力される信号の周波数を示す表である。発振器4は、制御端子32から入力される選択信号の論理値が0の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子23から、第1周波数の第3遅延信号(遅延時間はT/2+T)、出力端子22から、第2周波数の第2分周信号(遅延時間は0)を出力する。発振器4は、制御端子32から入力される選択信号の論理値が1の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子23から、第2周波数の第3遅延信号(遅延時間はT)、出力端子22から、第2周波数の第2分周信号(遅延時間は0)を出力する。ここで、遅延時間は、第1分周信号の立ち上がりタイミングからの遅延時間である。

0044

図10A及び図10Bは、発振器4の出力端子21、出力端子22及び出力端子23から出力される信号のタイミング図である。図10Aは、選択信号の論理値が0の場合のタイミング図であり、図10Bは、選択信号の論理値が1の場合のタイミング図である。図10A及び図10Bから明らかなように、第1選択部14が第1分周信号を選択した場合も第2分周信号を選択した場合も、出力端子21、出力端子22及び出力端子23から出力される3つの信号が、同じタイミングで変化することがない。

0045

以上のとおり、発振器4においては、第1選択部14が第1分周信号を選択するか第2分周信号を選択するかに基づいて、第3遅延部16における遅延時間を変化させることで、第1周波数の信号、第2周波数の信号、及び第1周波数又は第2周波数のいずれかの信号を出力するとともに、3つの信号のレベルが同じタイミングで変化することを抑制できる。

0046

<第5の実施形態>
図11は、第5の実施形態に係る発振器5の構成を示す図である。発振器5は、第2選択部17を備える点で第1の実施形態に係る発振器1と異なり、他の点で同じである。第2選択部17は、第1遅延部13が第1分周信号を遅延させて生成した第1遅延信号、及び第2分周部12が生成した第2分周信号のいずれかを選択する。第2選択部17が選択した信号は、出力端子23から出力される。

0047

図12は、発振器5の出力端子21、出力端子22及び出力端子23から出力される信号の周波数を示す表である。発振器5は、制御端子35から入力される選択信号の論理値が0の場合、出力端子21及び出力端子23から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子22から、第2周波数の第2分周信号(遅延時間は0)を出力する。発振器5は、制御端子35から入力される選択信号の論理値が1の場合、出力端子21から、第1周波数の第1遅延信号(遅延時間はT/2)、出力端子22及び出力端子23から、第2周波数の第2分周信号(遅延時間は0)を出力する。

0048

このように、発振器5は、第1周波数の信号と、第2周波数の信号と、第1周波数の信号及び第2周波数から選択された周波数の信号とを出力する。さらに、発振器5は、第1周波数の信号と第2周波数の信号とを同時に変化させない。したがって、発振器5によれば、同一の周波数の複数の信号を供給しつつ、3つの信号のレベルが同じタイミングで変化することを抑制できる。

0049

<第6の実施形態>
図13は、第6の実施形態に係る発振器6の構成を示す図である。発振器6は、制御部18と、制御端子36とをさらに備える点で、第1の実施形態に係る発振器1と異なり、他の点で同じである。

0050

制御部18は、例えばCPUであり、第1遅延部13における遅延時間を制御する。制御部18は、制御端子36から入力されるデータに基づいて、第1遅延部13の遅延時間や、第1遅延部13が第1分周信号をラッチするタイミングを制御する。このように、発振器6が制御部18を備えることにより、発振器6を使用するシステムの状態に応じて、出力端子21から出力される第1周波数の信号と出力端子22から出力される第2周波数の信号との間のタイミング関係を柔軟に制御することができる。

0051

なお、第2の実施形態から第5の実施形態に係る発振器2、発振器3、発振器4及び発振器5が、制御部18を備えてもよい。この場合、制御部18は、外部から入力されるデータに基づいて、第1選択部14及び第2選択部17が選択する信号、第2遅延部15及び第3遅延部16における遅延時間や、第2遅延部15及び第3遅延部16に入力される信号をラッチするタイミングを制御する。

0052

このように、本発明に係る発振器が制御部18を備えることにより、周波数が異なる複数の信号を出力するとともに、出力される複数の信号の周波数、及び複数の信号のレベルの変化タイミングを柔軟に制御することが可能になる。

0053

<第7の実施形態>
図14は、第7の実施形態に係る発振器7の構成を示す図である。発振器7は、第2分周部12が、第1分周部11が出力する第1分周信号を分周することにより第2分周信号を生成する点で、図1に示した発振器1と異なり、他の点で同じである。上記の全ての実施形態において、第2分周部12は、このように第1分周信号を分周することにより第2分周信号を生成してもよい。

0054

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

0055

例えば、第2遅延部15及び第3遅延部16においても、第1遅延部13と同様に、フリップフロップ及びディレイラインを組み合わせることで、多様な遅延時間を設定できるようにしてもよい。
また、発振器は、第1分周信号及び第2分周信号の周波数と異なる第3分周信号を出力する他の分周部を備えてもよい。

0056

1、2、3、4、5、6、7・・・発振器
10・・・発振部
11・・・第1分周部
12・・・第2分周部
13・・・第1遅延部
14・・・第1選択部
15・・・第2遅延部
16・・・第3遅延部
17・・・第2選択部
18・・・制御部
21、22、23・・・出力端子
31、32、33、34、35、36・・・制御端子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 PLL回路」が 公開されました。( 2019/06/24)

    【課題・解決手段】ロック検出器(8)は、位相周波数比較器(1)の出力からアンロック状態を検出する。カウンタ(9)は、ロック検出器(8)でアンロック状態が検出された場合、基準信号をカウントする。パラメー... 詳細

  • 三菱電機株式会社の「 PLL回路」が 公開されました。( 2019/06/24)

    【課題・解決手段】第一の周波数アキュムレータ(7a)は、可変分周器(3)の出力信号をクロックとして動作する。第二の周波数アキュムレータ(7b)は、基準信号源(1)からの基準信号をクロックとして動作する... 詳細

  • ソニーセミコンダクタソリューションズ株式会社の「 比較器、AD変換器、固体撮像装置、電子機器、および、比較器の制御方法」が 公開されました。( 2019/06/20)

    【課題・解決手段】本開示は、比較器の判定速度を向上させつつ、消費電力を低減させることができるようにする比較器、AD変換器、固体撮像装置、電子機器、および、比較器の制御方法に関する。比較回路は、第1の電... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ