図面 (/)

技術 相補型金属酸化膜半導体(CMOS)超音波振動子およびその形成方法

出願人 バタフライネットワーク,インコーポレイテッド
発明者 ロスバーグ,ジョナサン,エム.ファイフ,キース,ジー.ラルストン,タイラー,エス.ハルヴァート,グレゴリー,エル.サンチェス,ネバダ,ジェイ.
出願日 2017年10月20日 (2年8ヶ月経過) 出願番号 2017-203056
公開日 2018年2月8日 (2年4ヶ月経過) 公開番号 2018-023165
状態 特許登録済
技術分野 超音波変換器 超音波診断装置
主要キーワード 音響挙動 封止キャビティ 導電性電気 導電性側壁 モノリシックデバイス マルチチップ構成 キャビティ上方 多層ウェハ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年2月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

労力と時間をより少なくすることによってデバイス製作を容易にすること。

解決手段

相補型金属酸化膜半導体(CMOS)超音波振動子(CUT)とCUTを形成するための方法が記載される。CUTはモノリシック統合された超音波振動子および振動子に関連して動作するための集積回路を含んでよい。CUTは、超音波撮像デバイスおよび/または高強度焦点式超音波(HIFU)デバイスなどの超音波デバイスで使用されてよい。

概要

背景

[0003]容量型微細加工超音波振動子(CMUT)は微細加工キャビティ上方メンブレンを含む公知のデバイスである。メンブレンは音響信号電気信号に、またはその逆に変換するために使用されてよい。したがって、CMUTは超音波振動子として動作できる。

[0004] CMUTを製作するために2種類のプロセスが使用され得る。犠牲層プロセスは、CMUTのメンブレンを犠牲層上方の第1の基板上に形成する。犠牲層の除去でキャビティ上方のメンブレンが残る。ウェハボンディングプロセスは、メンブレンと共にキャビティを形成させるために2つのウェハを互いに接合する。

概要

労力と時間をより少なくすることによってデバイスの製作を容易にすること。相補型金属酸化膜半導体(CMOS)超音波振動子(CUT)とCUTを形成するための方法が記載される。CUTはモノリシック統合された超音波振動子および振動子に関連して動作するための集積回路を含んでよい。CUTは、超音波撮像デバイスおよび/または高強度焦点式超音波(HIFU)デバイスなどの超音波デバイスで使用されてよい。

目的

超音波振動子は、CMOSウェハ内に形成されたキャビティと、キャビティの上を覆う、単結晶シリコン以外の材料で形成されたメンブレンと、メンブレンと集積回路との間の電気的接続性を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

超音波振動子と、前記超音波振動子に結合された集積回路であって、CMOSウェハ内に形成された集積回路と、を備え、前記超音波振動子が、前記CMOSウェハ内に形成されたキャビティと、前記キャビティの上を覆う、単結晶シリコン以外の材料で形成されたメンブレンと、前記メンブレンと前記集積回路との間の電気的接続性を提供する電気接点と、を備える装置。

請求項2

CMOSウェハ内にキャビティを形成することと、単結晶シリコンを含まない材料で形成された前面を有する転写ウェハを前記CMOSウェハに接合することと、を含み、前記転写ウェハを前記CMOSウェハに接合することが450℃未満で行われる、超音波振動子を形成する方法。

請求項3

内部に形成された集積回路(IC)を有する相補型金属酸化膜半導体(CMOS)ウェハと、前記CMOSウェハ内のキャビティ上方に設けられるメンブレンであって、前記CMOSウェハと統合され、かつ前記キャビティに近い第1の側と前記キャビティから遠い第2の側を有するメンブレンと、前記キャビティに近い前記メンブレンの前記第1の側に接触し、かつ前記メンブレンを前記ICに電気的に接続する導電性電気経路と、を備える装置。

請求項4

前記キャビティが導電材料で形成された導電性側壁により少なくとも部分的に画定され、前記導電性電気経路が前記導電性側壁の少なくとも一部を備える、請求項3に記載の装置。

請求項5

前記導電性側壁が金属を含み、前記メンブレンの前記第1の側が前記金属の層を含む、請求項4またはその他の前記請求項のいずれかに記載の装置。

請求項6

前記金属が窒化チタン(TiN)を含む、請求項5またはその他の前記請求項のいずれかに記載の装置。

請求項7

前記キャビティが非導電性側壁により少なくとも部分的に画定され、前記導電性電気経路が前記非導電性側壁内に埋め込みビアを備える、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項8

前記メンブレンがポリシリコンを含む、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項9

前記メンブレンがアモルファスシリコンを含む、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項10

前記メンブレンが縮退ドープシリコンを含む、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項11

前記メンブレンが、第1の厚さを有する中央部分と第2の厚さを有する外側部分とを含む不均一な厚さを有する、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項12

前記第2の厚さが前記第1の厚さよりも小さい、請求項11またはその他の前記請求項のいずれかに記載の装置。

請求項13

前記第1の厚さが前記第2の厚さよりも小さい、請求項11またはその他の前記請求項のいずれかに記載の装置。

請求項14

前記メンブレンがピストンとして構成される、請求項11またはその他の前記請求項のいずれかに記載の装置。

請求項15

前記第2の厚さがおよそ1ミクロンとおよそ5ミクロンとの間である、請求項11またはその他の前記請求項のいずれかに記載の装置。

請求項16

前記第2の厚さがおよそ0.1ミクロンとおよそ2ミクロンとの間である、請求項11またはその他の前記請求項のいずれかに記載の装置。

請求項17

前記第1の厚さがおよそ1ミクロンとおよそ50ミクロンとの間である、請求項16またはその他の前記請求項のいずれかに記載の装置。

請求項18

前記CMOSウェハが、複数のキャビティと、複数の超音波振動子を画定する前記複数のキャビティのそれぞれのキャビティ上方の複数のメンブレンとを含む、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項19

前記複数の超音波振動子が超音波撮像デバイスの少なくとも一部として構成される、請求項18に記載の装置。

請求項20

前記複数の超音波振動子が高強度焦点式超音波(HIFU)デバイスの少なくとも一部として構成される、請求項18またはその他の前記請求項のいずれかに記載の装置。

請求項21

前記複数の超音波振動子が超音波撮像デバイスおよび/または高強度焦点式超音波(HIFU)デバイスとして動作可能なデバイスを形成するように構成される、請求項18またはその他の前記請求項のいずれかに記載の装置。

請求項22

前記複数の超音波振動子が画像誘導HIFUを行うように撮像デバイスおよびHIFUデバイスとして動作可能なデバイスを形成するように構成される、請求項21またはその他の前記請求項のいずれかに記載の装置。

請求項23

前記CMOSウェハ内の前記キャビティ下方の電極をさらに備え、前記キャビティが第1の幅を有し、前記電極が第2の幅を有する、請求項3またはその他の前記請求項のいずれかに記載の装置。

請求項24

前記第1の幅が前記第2の幅よりも大きい、請求項23またはその他の前記請求項のいずれかに記載の装置。

請求項25

前記第1の幅が前記第2の幅にほぼ等しい、請求項23またはその他の前記請求項のいずれかに記載の装置。

請求項26

前記第1の幅が前記第2の幅よりも小さい、請求項23またはその他の前記請求項のいずれかに記載の装置。

請求項27

前記電極がTiNを含む、請求項23またはその他の前記請求項のいずれかに記載の装置。

請求項28

内部に形成されたキャビティを有する基板と、前記基板と統合され、かつ前記キャビティの上を覆うメンブレンであって、およそ0.05ミクロンとおよそ1ミクロンとの間の厚さを有するメンブレンと、を備える超音波振動子。

請求項29

前記基板が、内部に形成された集積回路(IC)を有する相補型金属酸化膜半導体(CMOS)ウェハであり、かつ前記メンブレンが前記基板とモノリシックに統合される、請求項28に記載の超音波振動子。

請求項30

前記メンブレンがおよそ0.1ミクロンとおよそ0.5ミクロンとの間の厚さを有する、請求項28に記載の超音波振動子。

請求項31

前記メンブレンがポリシリコンを含む、請求項28またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項32

前記メンブレンがアモルファスシリコンを含む、請求項28またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項33

前記メンブレンが前記キャビティを封止する、請求項28またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項34

前記メンブレンが、第1の厚さを有する中央部分と第2の厚さを有する外側部分とを含む不均一な厚さを有する、請求項28またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項35

前記第1の厚さが前記第2の厚さよりも小さい、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項36

前記第2の厚さが前記第1の厚さよりも小さい、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項37

前記メンブレンがピストンとして構成される、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項38

前記第2の厚さがおよそ1ミクロンとおよそ5ミクロンとの間である、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項39

前記第2の厚さがおよそ0.1ミクロンとおよそ2ミクロンとの間である、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項40

前記第1の厚さがおよそ1ミクロンとおよそ50ミクロンとの間である、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項41

前記中央部分が、前記メンブレンのための質量として構成される、請求項34またはその他の前記請求項のいずれかに記載の超音波振動子。

請求項42

相補型金属酸化膜半導体(CMOS)ウェハ内の集積回路(IC)を前記CMOSウェハ内のキャビティを覆うメンブレンの第1の側であって、前記キャビティに近い前記メンブレンの第1の側に接続する導電性電気経路を形成し、前記メンブレンが前記キャビティから遠い第2の側をさらに有することにより、超音波振動子を形成すること、を含む方法。

請求項43

相補型金属酸化膜半導体(CMOS)ウェハ内の集積回路(IC)を前記CMOSウェハ内のキャビティを覆うメンブレンの第1の側であって、前記キャビティに近い前記メンブレンの第1の側に接続する導電性電気経路を形成することを含み、前記メンブレンが前記キャビティから遠い第2の側をさらに有する、超音波振動子を形成する方法。

請求項44

前記メンブレンが前記キャビティを封止する、請求項43に記載の方法。

請求項45

前記CMOSウェハ内の前記ICを前記メンブレンの前記第1の側に接続する前記導電性電気経路を形成することが、前記CMOSウェハ内に前記導電性電気経路を形成することと、続いて前記メンブレンを前記CMOSウェハとモノリシックに統合することとを含む、請求項43に記載の方法。

請求項46

前記メンブレンを前記CMOSウェハとモノリシックに統合することが、転写ウェハを前記CMOSウェハと接合するためにウェハボンディングプロセスを行うことを含み、前記ウェハボンディングプロセスが450℃未満で行われる、請求項45に記載の方法。

請求項47

前記転写ウェハを前記CMOSウェハと接合することに続いて前記転写ウェハから前記メンブレンを形成することをさらに含む、請求項46に記載の方法。

請求項48

前記メンブレンが、第1の厚さを有する中央部分と前記第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有し、前記メンブレンを前記CMOSウェハとモノリシックに統合することが、前記メンブレンの前記外側部分と前記キャビティの側壁の上側との間に封止を形成することを含む、請求項45またはその他の前記請求項のいずれかに記載の方法。

請求項49

前記キャビティの導電性側壁を形成することにより少なくとも部分的に、前記CMOSウェハ内に前記キャビティを形成することをさらに含む、請求項43またはその他の前記請求項のいずれかに記載の方法。

請求項50

前記導電性電気経路が前記導電性側壁の少なくとも一部を備える、請求項49またはその他の前記請求項のいずれかに記載の方法。

請求項51

前記導電性側壁が金属を含み、前記メンブレンの前記第1の側が前記金属の層を含む、請求項49またはその他の前記請求項のいずれかに記載の方法。

請求項52

前記金属が窒化チタン(TiN)を含む、請求項51またはその他の前記請求項のいずれかに記載の方法。

請求項53

前記キャビティの非導電性側壁を形成することにより少なくとも部分的に、前記CMOSウェハ内に前記キャビティを形成することをさらに含む、請求項43またはその他の前記請求項のいずれかに記載の方法。

請求項54

前記導電性電気経路を形成することが、前記キャビティの前記非導電性側壁内に埋め込みビアを形成することを含む、請求項53またはその他の前記請求項のいずれかに記載の方法。

請求項55

前記メンブレンをポリシリコンで形成することをさらに含む、請求項43またはその他の前記請求項のいずれかに記載の方法。

請求項56

前記メンブレンをアモルファスシリコンで形成することをさらに含む、請求項43またはその他の前記請求項のいずれかに記載の方法。

請求項57

前記メンブレンが、第1の厚さを有する中央部分と前記第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有する、請求項43またはその他の前記請求項のいずれかに記載の方法。

請求項58

前記メンブレンがピストンとして構成される、請求項57またはその他の前記請求項のいずれかに記載の方法。

請求項59

前記第2の厚さがおよそ1ミクロンとおよそ5ミクロンとの間である、請求項57またはその他の前記請求項のいずれかに記載の方法。

請求項60

前記第2の厚さがおよそ0.1ミクロンとおよそ2ミクロンとの間である、請求項57またはその他の前記請求項のいずれかに記載の方法。

請求項61

前記第1の厚さがおよそ1ミクロンとおよそ50ミクロンとの間である、請求項60またはその他の前記請求項のいずれかに記載の方法。

請求項62

キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することにより、相補型金属酸化膜半導体(CMOS)ウェハ内に有蓋キャビティを形成することを含む、超音波振動子を作製する方法。

請求項63

前記封止キャビティを形成することが、前記CMOSウェハ内に前記キャビティを形成することと、前記CMOSウェハをポリシリコンまたはアモルファスシリコンの層を備える転写ウェハと接合することと、前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することとを含む、請求項62に記載の方法。

請求項64

前記CMOSウェハを前記転写ウェハと接合することが、前記接合を450℃未満で行うことを含む、請求項63に記載の方法。

請求項65

前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することが、前記ポリシリコンまたはアモルファスシリコンの層を薄膜化することを含む、請求項63またはその他の前記請求項のいずれかに記載の方法。

請求項66

前記転写ウェハが、ベースシリコン層と、絶縁層と、前記ポリシリコンまたはアモルファスシリコンの層とを含む多層ウェハである、請求項65またはその他の前記請求項のいずれかに記載の方法。

請求項67

前記ポリシリコンまたはアモルファスシリコンの層がポリシリコンの層である、請求項66またはその他の前記請求項のいずれかに記載の方法。

請求項68

前記ポリシリコンまたはアモルファスシリコンの層がアモルファスシリコンの層である、請求項66またはその他の前記請求項のいずれかに記載の方法。

請求項69

前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することが、前記ベースシリコン層と前記絶縁層とを除去することを含む、請求項66またはその他の前記請求項のいずれかに記載の方法。

請求項70

前記CMOSウェハ内に前記封止キャビティを形成することが、前記キャビティをポリシリコンメンブレンで封止することを含む、請求項62またはその他の前記請求項のいずれかに記載の方法。

請求項71

前記CMOSウェハ内に前記封止キャビティを形成することが、前記キャビティをアモルファスシリコンメンブレンで封止することを含む、請求項62またはその他の前記請求項のいずれかに記載の方法。

請求項72

前記メンブレンが、第1の厚さを有する中央部分と前記第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有する、請求項62またはその他の前記請求項のいずれかに記載の方法。

請求項73

前記メンブレンの外側部分が第1の厚さを有し、前記方法が、前記キャビティを前記ポリシリコンまたはアモルファスシリコンメンブレンで封止することに続いて、前記第1の厚さよりも大きい第2の厚さを有する前記メンブレンの中央部分を形成することをさらに含む、請求項62またはその他の前記請求項のいずれかに記載の方法。

請求項74

前記第2の厚さを有する前記メンブレンの前記中央部分を形成することが、前記メンブレン上に第1の材料を堆積させてパターニングすることを含む、請求項73またはその他の前記請求項のいずれかに記載の方法。

請求項75

前記第1の材料を堆積させてパターニングすることが450℃未満で行われる、請求項74またはその他の前記請求項のいずれかに記載の方法。

請求項76

前記第1の材料がポリシリコンやアモルファスシリコンではない、請求項74またはその他の前記請求項のいずれかに記載の方法。

請求項77

前記ポリシリコンまたはアモルファスシリコンメンブレンが縮退ドープされる、請求項62またはその他の前記請求項のいずれかに記載の方法。

請求項78

前記有蓋キャビティを形成することが前記キャビティを封止することを含む、請求項62またはその他の前記請求項のいずれかに記載の方法。

技術分野

0001

関連出願の相互参照
[0001] 本出願は、整理番号B1348.70007US00のもとに2013年3月15日に出願された、「COMPLEMNTARY METAL OXIDE SEMICONDUCTOR(CMOS) ULTRASONIC TRANSDUERSAND METHODS FOR FORMING THESAME」という名称の米国仮特許出願第61/794,744号の米国特許法第119条(e)のもとでの利益を主張し、その全体が参照により本明細書に組み込まれる。

0002

[0002] 本明細書に記載の技術は、相補型金属酸化膜半導体(CMOS)振動子およびその形成方法に関する。

背景技術

0003

[0003]容量型微細加工超音波振動子(CMUT)は微細加工キャビティ上方メンブレンを含む公知のデバイスである。メンブレンは音響信号電気信号に、またはその逆に変換するために使用されてよい。したがって、CMUTは超音波振動子として動作できる。

0004

[0004] CMUTを製作するために2種類のプロセスが使用され得る。犠牲層プロセスは、CMUTのメンブレンを犠牲層上方の第1の基板上に形成する。犠牲層の除去でキャビティ上方のメンブレンが残る。ウェハボンディングプロセスは、メンブレンと共にキャビティを形成させるために2つのウェハを互いに接合する。

課題を解決するための手段

0005

[0005] 本技術の態様によれば、超音波振動子と、超音波振動子に結合された集積回路であって、CMOSウェハ内に形成された集積回路とを備える装置が提供される。少なくともいくつかの実施形態において、そのような構成は小型で完全に統合された超音波デバイスが作製されることを可能にする。超音波振動子は、CMOSウェハ内に形成されたキャビティと、キャビティの上を覆う、単結晶シリコン以外の材料で形成されたメンブレンと、メンブレンと集積回路との間の電気的接続性を提供する電気接点とを備える。少なくともいくつかの実施形態において、メンブレンとしての単結晶シリコン以外の材料の使用は、単結晶材料を含まないことによりデバイスの製作を容易にする。少なくともいくつかの実施形態において、単結晶材料の使用は、単結晶ではない材料の使用と比較して、費やされるべき製作労力と時間をより多く必要とする。

0006

[0006] 本技術の態様によれば、CMOSウェハ内にキャビティを形成することと、単結晶シリコンを含まない材料で形成された前面を有する転写ウェハをCMOSウェハに接合することとを含む、超音波振動子を形成する方法が提供される。前面は、CMOSウェハに接触するように配置された転写ウェハの面であってよい。いくつかの実施形態において、転写ウェハは1つまたは複数のハンドル層を含んでよく、前面はハンドル層の反対側であってよい。転写ウェハをCMOSウェハに接合することは、いくつかの実施形態において、450℃未満で行われ、これは、接合前にCMOSウェハ上に形成済みの集積回路および/または金属層に損傷を与えることなく超音波振動子の製作を容易にする。前述のように、転写ウェハのために単結晶シリコン以外の材料を使用することは、単結晶材料が使用される場合と比較して、必要とする費やされるべき労力と時間をより少なくすることにより製作を容易にすることができる。

0007

[0007] 本技術の態様によれば、内部に形成された集積回路(IC)を有する相補型金属酸化膜半導体(CMOS)ウェハと、CMOSウェハ内のキャビティ上方に設けられるメンブレンであって、CMOSウェハと統合され、かつキャビティに近い第1の側とキャビティから遠い第2の側を有するメンブレンと、キャビティに近いメンブレンの第1の側に接触し、かつメンブレンをICに電気的に接続する導電性電気経路とを備える装置が提供される。いくつかの実施形態において、そのような構成は、統合された超音波振動子および集積回路を含むデバイスの基礎であるか、またはそれ自体を表す。したがって小型の超音波デバイスが、単一のCMOSウェハ上でデバイスコンポーネントの形成を可能にすることにより作製され得る。

0008

[0008] 少なくともいくつかの実施形態において、キャビティに近いメンブレンの第1の側に接触し、かつメンブレンをICに電気的に接続する導電性電気経路を備えることは、キャビティとは反対のメンブレンの側に電気接点を有する必要を排除することにより、超音波振動子とICの統合を容易にする。

0009

[0009] いくつかの実施形態において、キャビティは導電材料で形成された導電性側壁により少なくとも部分的に画定され、導電性電気経路は導電性側壁の少なくとも一部分を備える。いくつかのそのような実施形態において、導電性電気経路の形成は、キャビティの境界を画定する側壁活用することにより容易にされる。いくつかの実施形態において、導電性側壁は金属を含み、メンブレンの第1の側は金属の層を含み、この構成が、少なくともいくつかの実施形態において、たとえば接合により、導電性側壁とのメンブレンの統合を容易にする。いくつかの実施形態において、窒化チタン(TiN)が導電性側壁および/またはメンブレンの第1の側上の層のために使用される。いくつかの実施形態において、キャビティは非導電性側壁により少なくとも部分的に画定され、導電性電気経路は非導電性側壁内に埋め込みビアを備える。そのような構成は、導電性電気経路をキャビティの境界として露出させておかないことにより有益な電気絶縁性を提供する。

0010

[0010] いくつかの実施形態において、メンブレンはポリシリコンを、またいくつかの実施形態において、アモルファスシリコンを含む。そのような材料の使用は、単結晶材料の使用を回避することにより製作を緩和してよい。前述のように、そのような材料の使用は、少なくともいくつかの実施形態において、単結晶材料を用いる製作よりも必要とする労力と時間が少ない。いくつかの実施形態において、メンブレンは縮退ドープシリコンを含み、これがいくつかの実施形態において、メンブレンが導電性であることに寄与する。

0011

[0011] いくつかの実施形態において、メンブレンは、第1の厚さを有する中央部分と第2の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第2の厚さは第1の厚さよりも小さいので、メンブレンはピストンとして構成されてよい。いくつかの実施形態において、第1の厚さは第2の厚さよりも小さい。いくつかの実施形態において、第2の厚さはおよそ1ミクロンとおよそ5ミクロンとの間であり、またいくつかの実施形態において、およそ0.1ミクロンとおよそ2ミクロンとの間である。いくつかの実施形態において、第1の厚さはおよそ1ミクロンとおよそ50ミクロンとの間である。

0012

[0012] 不均一な厚さのメンブレンを備えることは、所望の周波数および/または電力特性などのメンブレンの所望の動作を実現することを容易にする。

0013

[0013] いくつかの実施形態において、CMOSウェハは、複数のキャビティと、複数の超音波振動子を画定する複数のキャビティのそれぞれのキャビティ上方の複数のメンブレンとを含む。いくつかの実施形態において、メンブレンはそれぞれのキャビティを封止するように配置される。いくつかの実施形態において、複数の超音波振動子は、超音波画像を形成するのに適切な超音波データ収集するように機能してよい、超音波撮像デバイスの少なくとも一部として構成される。いくつかの実施形態において、複数の超音波振動子は、対象患者HIFUエネルギー印加するように機能してよい、高強度焦点式超音波(HIFU)デバイスの少なくとも一部として構成される。いくつかの実施形態において、複数の超音波振動子は、超音波撮像デバイスおよび/または高強度焦点式超音波(HIFU)デバイスとして動作可能なデバイスを形成するように構成され、またいくつかの実施形態において、たとえば超音波振動子の少なくともいくつかにより収集される超音波データが、患者にHIFUを適用する際に考慮されてよい超音波画像を形成するために使用される画像誘導HIFUを行うように撮像デバイスおよびHIFUデバイスとして動作可能なデバイスを形成するように構成される。

0014

[0014] いくつかの実施形態において、装置は、たとえばメンブレンが位置される端の反対側のキャビティの端の近くに位置決めされる、CMOSウェハ内のキャビティ下方の電極をさらに備える。いくつかの実施形態において、キャビティは第1の幅を有し、電極は第2の幅を有する。いくつかの実施形態において、第1の幅は第2の幅よりも大きく、これが、キャビティを備える超音波振動子が有益な容量特性を示すことを可能にしてよい。いくつかの実施形態において、第1の幅は第2の幅にほぼ等しく、またいくつかの実施形態において、第1の幅は第2の幅よりも小さく、これがいくつかの実施形態において、電極とキャビティの側壁との間の距離を増加させることにより、望ましくない容量挙動を最小化する。いくつかの実施形態において、電極はTiNを含む。

0015

[0015] 本技術の態様によれば、内部に形成されたキャビティを有する基板と、基板と統合され、かつキャビティの上を覆うメンブレンとを備える超音波振動子が提供される。いくつかの実施形態において、メンブレンはキャビティを封止するように構成される。いくつかの実施形態において、メンブレンはおよそ0.05ミクロンとおよそ1ミクロンとの間の厚さを有し、これは、たとえば所望の周波数または範囲の周波数に関して、超音波振動子の有益な動作を容易にする。

0016

[0016] いくつかの実施形態において、基板は内部に形成された集積回路(IC)を有する相補型金属酸化膜半導体(CMOS)ウェハであり、メンブレンは基板とモノリシックに統合される。少なくともいくつかの実施形態において、そのような構成は、コンポーネントが同じ基板に統合されることを可能にすることにより、小型の超音波変換デバイスが作製されることを可能にする。

0017

[0017] いくつかの実施形態において、メンブレンはおよそ0.1ミクロンとおよそ0.5ミクロンとの間の厚さを有する。いくつかの実施形態において、メンブレンはポリシリコンを含み、またいくつかの実施形態において、メンブレンはアモルファスシリコンを含む。そのような材料の使用は、少なくともいくつかの実施形態において、単結晶材料を用いる製作よりも必要とする労力と時間が少ない。

0018

[0018] いくつかの実施形態において、メンブレンは、第1の厚さを有する中央部分と第2の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第1の厚さは第2の厚さよりも小さい。いくつかの実施形態において、第2の厚さは第1の厚さよりも小さいので、メンブレンはピストンとして構成されてよい。いくつかの実施形態において、第2の厚さはおよそ1ミクロンとおよそ5ミクロンとの間であり、またいくつかの実施形態において、およそ0.1ミクロンとおよそ2ミクロンとの間である。いくつかの実施形態において、第1の厚さはおよそ1ミクロンとおよそ50ミクロンとの間である。いくつかの実施形態において、中央部分は、たとえばメンブレンの周囲の厚さよりも大きい厚さを有するメンブレンのための質量として構成される。不均一な厚さのメンブレンを備えることは、所望の周波数および/または電力特性などのメンブレンの所望の動作を実現することを容易にする。

0019

[0019] 本技術の態様によれば、相補型金属酸化膜半導体(CMOS)ウェハ内の集積回路(IC)をCMOSウェハ内のキャビティを覆うメンブレンの第1の側であって、キャビティに近いメンブレンの第1の側に接続する導電性電気経路を形成し、メンブレンがキャビティから遠い第2の側をさらに有することにより、超音波振動子を形成することを含む方法が提供される。記載されるような導電性電気経路を備えることは、キャビティとは反対のメンブレンの側に電気接点を有する必要を排除することにより、超音波振動子とICの統合を容易にすることができる。

0020

[0020] いくつかの実施形態において、CMOSウェハ内のICをメンブレンの第1の側に接続する導電性電気経路を形成することは、CMOSウェハ内に導電性電気経路を形成することと、続いてメンブレンをCMOSウェハとモノリシックに統合することとを含む。したがっていくつかの実施形態において、メンブレンへの電気的接続はメンブレンがCMOSウェハと統合されるときに完了されてよい。

0021

[0021] いくつかの実施形態において、メンブレンをCMOSウェハとモノリシックに統合することは、転写ウェハをCMOSウェハと接合するためにウェハボンディングプロセスを行うことを含む。ウェハボンディングプロセスは450℃未満で行われ、これは集積回路および/または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、方法は、転写ウェハをCMOSウェハと接合することに続いて転写ウェハからメンブレンを形成することをさらに含む。少なくともいくつかの実施形態において、接合後に転写ウェハからメンブレンを形成することは、ウェハボンディングを容易にする、より厚い転写ウェハの使用を可能にする。

0022

[0022] いくつかの実施形態において、メンブレンは、第1の厚さを有する中央部分と第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有し、メンブレンをCMOSウェハとモノリシックに統合することは、メンブレンの外側部分とキャビティの側壁の上側との間に封止を形成することを含む。キャビティの側壁の上側は側壁の露出側であってよく、またいくつかの実施形態において、キャビティの深さを少なくとも部分的に画定してよい。いくつかの実施形態において、上側は接合面を表してよい。

0023

[0023] いくつかの実施形態において、方法は、キャビティの導電性側壁を形成することにより少なくとも部分的に、CMOSウェハ内にキャビティを形成することをさらに含む。いくつかの実施形態において、導電性電気経路は導電性側壁の少なくとも一部分を備える。いくつかのそのような実施形態において、導電性電気経路の形成は、キャビティの境界を画定する側壁を活用することにより容易にされる。いくつかの実施形態において、導電性側壁は金属を含み、メンブレンの第1の側は金属の層を含み、この構成が、少なくともいくつかの実施形態において、たとえば接合により、導電性側壁とのメンブレンの統合を容易にする。いくつかの実施形態において、導電性側壁および/またはメンブレンの層は窒化チタン(TiN)を含む。

0024

[0024] いくつかの実施形態において、方法は、キャビティの非導電性側壁を形成することにより少なくとも部分的に、CMOSウェハ内にキャビティを形成することをさらに含む。いくつかの実施形態において、導電性電気経路を形成することは、キャビティの非導電性側壁内に埋め込みビアを形成することを含む。いくつかの実施形態において、そのような構成は、導電性電気経路をキャビティの境界として露出させておかないことにより有益な電気絶縁性を提供する。いくつかの実施形態において、方法は、メンブレンをポリシリコンで形成することをさらに含み、またいくつかの実施形態において、メンブレンをアモルファスシリコンで形成することをさらに含み、これは少なくともいくつかの実施形態において、単結晶材料を用いるよりも必要とする製作労力と時間が少ない。

0025

[0025] いくつかの実施形態において、メンブレンは、第1の厚さを有する中央部分と第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第2の厚さはおよそ1ミクロンとおよそ5ミクロンとの間であり、またいくつかの実施形態において、第2の厚さはおよそ0.1ミクロンとおよそ2ミクロンとの間である。いくつかの実施形態において、第1の厚さはおよそ1ミクロンとおよそ50ミクロンとの間である。いくつかの実施形態において、メンブレンはピストンとして構成される。不均一な厚さのメンブレンを備えることは、所望の周波数および/または電力特性などのメンブレンの所望の動作を実現することを容易にする。

0026

[0026] 本技術の態様によれば、キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することにより、相補型金属酸化膜半導体(CMOS)ウェハ内に有蓋キャビティを形成することを含む、超音波振動子を作製する方法が提供される。少なくともいくつかの実施形態において、そのような構成は、単結晶材料を使用する必要に迫られた場合よりも少ない製作労力と時間での超音波振動子の製作を可能にする。

0027

[0027] いくつかの実施形態において、封止キャビティを形成することは、CMOSウェハ内にキャビティを形成することと、CMOSウェハをポリシリコンまたはアモルファスシリコンの層を備える転写ウェハと接合することと、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することとを含む。いくつかの実施形態において、CMOSウェハを転写ウェハと接合することは、接合を450℃未満で行うことを含み、これは集積回路および/または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することは、ポリシリコンまたはアモルファスシリコンの層を薄膜化することを含み、この技法はいくつかの実施形態において、ウェハボンディングでより厚い転写ウェハの使用を可能にする。いくつかの実施形態において、転写ウェハは、ベースシリコン層と、絶縁層と、ポリシリコンまたはアモルファスシリコンの層とを含む多層ウェハである。いくつかの実施形態において、ポリシリコンまたはアモルファスシリコンの層はポリシリコンの層であり、またいくつかの実施形態において、アモルファスシリコンの層であり、これらの実施形態は、単結晶材料を使用する必要に迫られた場合よりも必要とする製作労力と時間が少ないことにより製作を容易にすることができる。いくつかの実施形態において、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することは、ベースシリコン層と絶縁層とを除去することを含む。

0028

[0028] いくつかの実施形態において、CMOSウェハ内に封止キャビティを形成することは、キャビティをポリシリコンメンブレンで封止することを含み、またいくつかの実施形態において、キャビティをアモルファスシリコンメンブレンで封止することを含む。少なくともいくつかの実施形態において、そのような技法は、単結晶材料を使用する必要に迫られた場合よりも少ない製作労力と時間での超音波振動子の製作を可能にする。

0029

[0029] いくつかの実施形態において、メンブレンは、第1の厚さを有する中央部分と第1の厚さよりも小さい第2の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、メンブレンの外側部分は第1の厚さを有し、方法は、キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することに続いて、第1の厚さよりも大きい第2の厚さを有するメンブレンの中央部分を形成することをさらに含む。いくつかの実施形態において、第2の厚さを有するメンブレンの中央部分を形成することは、メンブレン上に第1の材料を堆積させてパターニングすることを含む。いくつかの実施形態において、第1の材料を堆積させてパターニングすることは450℃未満で行われ、これは集積回路および/または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、第1の材料はポリシリコンやアモルファスシリコンではない。いくつかの実施形態において、ポリシリコンまたはアモルファスシリコンメンブレンは縮退ドープされ、これが少なくともいくつかの実施形態において、メンブレンに電気的に接触させることを容易にする。

0030

[0030]メンブレンがキャビティ上方に設けられるすべてのそのような実施形態において、メンブレンは任意選択によりキャビティを封止するように構成されてよい。

0031

[0031] 本出願の様々な態様と実施形態が以下の図を参照しつつ記載される。図は必ずしも一定の縮尺で描かれてはいないことが認識されるべきである。複数の図に現れる部材は、それらが現れるすべての図において同じ参照番号で示される。

図面の簡単な説明

0032

[0032]本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハ内のキャビティ上方に形成されたメンブレンを有するCMOS超音波振動子(CUT)を製作するためのプロセスシーケンスを例示する図である。
[0033]本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを製作するためのプロセスシーケンスを例示する図である。
[0034]本出願の非限定的な実施形態に係る、ピストンメンブレンがウェハボンディング後に形成される、ピストンメンブレンを有する代替のCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンがウェハボンディング後に形成される、ピストンメンブレンを有する代替のCUTを形成するためのプロセスシーケンスを例示する図である。
[0035]本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
[0036]本出願の非限定的な実施形態に係る、CUTのキャビティの底面に設けられるメンブレンストッパを有するCUTを例示する図である。
[0037]本出願の非限定的な実施形態に係る、ピストンメンブレンとCUTのキャビティの底部分に設けられるメンブレンストッパとを有するCUTを例示する図である。
[0038]本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触するためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込まれるビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0039]本出願の非限定的な実施形態に係る、図7A〜7Hのプロセスから得られるデバイスからピストンメンブレンを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、図7A〜7Hのプロセスから得られるデバイスからピストンメンブレンを形成するためのプロセスシーケンスを例示する図である。
[0040]本出願の非限定的な実施形態に係る、転写ウェハから転写されるピストンメンブレンを有し、かつメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込みビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、転写ウェハから転写されるピストンメンブレンを有し、かつメンブレンの底側に電気的に接触させるためにCMOSウェハ内に埋め込みビアを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0041]本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CMOSウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0042]図10HのCUTのものよりも厚い中央部分を有するピストンメンブレンを含む、図10A〜10Hのプロセスから得られるものの代替のCUTを例示する図である。
[0043]本出願の非限定的な実施形態に係る、CMOSウェハとCUTのメンブレンの上側との間を電気的に接触させるためにライニングビアを有するCUTを例示する図である。
[0044]本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0045]本出願の非限定的な実施形態に係る、キャビティの幅よりも狭いCUTのキャビティ下方の電極を含む、図13A〜13Iのプロセスから得られるものの代替のCUTを例示する図である。
[0046]本出願の非限定的な実施形態に係る、CUTがピストンメンブレンを含む、図14のものの代替のCUTを例示する図である。
[0047]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有する代替のCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有する代替のCUTを形成するためのプロセスシーケンスを例示する図である。
[0048]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0049]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するための代替のプロセスシーケンスを例示する図である。
[0050]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するためのさらなる代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するCUTを形成するためのさらなる代替のプロセスシーケンスを例示する図である。
[0051]本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつCUTのキャビティの底面にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0052]本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、CUTのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するCUTを形成するためのプロセスシーケンスを例示する図である。
[0053]本出願の非限定的な実施形態に係る、CUTのキャビティのための様々な形状を例示する図である。
本出願の非限定的な実施形態に係る、CUTのキャビティのための様々な形状を例示する図である。
本出願の非限定的な実施形態に係る、CUTのキャビティのための様々な形状を例示する図である。
本出願の非限定的な実施形態に係る、CUTのキャビティのための様々な形状を例示する図である。
[0054]本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
[0055]本出願の非限定的な実施形態に係る、メンブレンストッパを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、メンブレンストッパを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
[0056]本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する図である。
本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する図である。
[0057]CMOSウェハ内の集積回路に接続された図1Kの超音波振動子を、集積回路が超音波振動子下方に設けられる状態で例示する図である。

実施例

0033

[0058] CMUTを形成するための既存の方法は、CMOSウェハと統合された超音波振動子や、したがって、そのようなウェハ上のCMOS集積回路(IC)を形成するためには実用的ではない。したがって、そのような統合された超音波振動子およびICは今日存在しない。たとえばCMUTを形成するための既存の方法は、CMOSウェハ上のCMUTと集積回路との間を電気的に接続するための実用的な手法を提供しない。また既存の方法は、低電圧CMOS集積回路との互換に適切なサイズへのCMUTのスケーリングを十分には可能にしない。さらにCMUT製造プロセスは、たとえばそれらが複合材料での処理やあまりに多くの処理工程を必要とするので、商用デバイスの大規模生産に適する費用効果の高い手法で行われるにはあまりに複雑すぎる。

0034

[0059] したがって本出願の態様は、CMOSウェハと統合された超音波振動子や、いくつかの実施形態において、CMOSウェハ上に形成されたCMOS ICを製作するスケーラブルな、比較的低コストの方法を提供する。そのような方法は、本明細書でCMOS超音波振動子(CUT: CMOS Ultrasonic Transducer)と呼ぶ、モノリシックに統合された超音波振動子およびCMOS ICを含む新しい部類のデバイスの形成を可能にする。CUTは、超音波撮像および/もしくは高強度焦点式超音波(HIFU)用途ならびに/または他の超音波用途のための超音波デバイスを形成するために使用されてよい。

0035

[0060] CUTのスケーラブルな大規模生産に適する手法でCMOS処理技法との超音波振動子技術の統合を容易にするため、製造プロセスが様々な特性のうちの1つまたは複数を発揮することが望ましい場合がある。たとえばプロセスは、CMOSウェハとその上に形成された任意の回路(たとえば、IC)に損傷を与えることなく超音波振動子を形成するのに適したものにすることができる。したがってプロセスは、CMOSウェハとCMOS ICに損傷をもたらすのに十分なだけ高い温度を必要とする処理工程を回避してよい。むしろ、低温プロセスが利用されてよい。プロセスは、単一結晶(単結晶)形よりもむしろ多結晶および/または非晶形の材料など、CMOSプロセスラインに一般的であり、また製作および/または堆積のために莫大な労力または時間を必要としない材料を活用してよい。プロセスは、個別の超音波振動子セルに直接的または間接的に電気的に接続する適切な手法を提供してよい。プロセスはまた、低電圧動作(たとえば、70V未満、50V未満、30V未満、または振動子動作のための他の適切な低電圧)を可能にするのに適したサイズの超音波振動子を作製するのに適したものにすることができ、それらが低電圧CMOSICとより互換的となる。たとえばプロセスは、所望の振動子挙動(たとえば、所望の動作周波数帯域幅電力、または他の特性)を依然果たしながら、低電圧デバイスとしての動作のための十分なサイズ(たとえば、十分に小さい厚さ)と形状のメンブレンを作製するのに適したものにすることができる。製造プロセスのその他の特性も、CMOSウェハとの超音波振動子の統合を容易にするためにいくつかの実施形態において望ましいものにすることができる。

0036

[0061] したがって本出願の態様は、CMOSウェハ上に超音波振動子メンブレンを形成するために低温(たとえば、450℃未満)ウェハボンディングを実装する。この状況下での低温は、いくつかの実施形態において、450℃未満、400℃未満、350℃未満、200℃と450℃との間、その範囲内の任意の温度、またはCMOSウェハ上の構造を保持するのに適切な任意の温度であってよい)。したがって、いくつかの実施形態に係るCUTを形成するためのボンディングプロセスだけでなく他の製作工程も450℃超の任意のアニールを回避してよい。いくつかの実施形態において、メンブレンは、多結晶シリコンやアモルファスシリコン、二酸化ケイ素窒化ケイ素(SiN)、窒化チタン(TiN)など、比較的単純かつ安価な材料で形成されてよい。メンブレンはまた薄くてよく、また少なくともいくつかの実施形態において、CMUTでこれまでに達成可能なものよりも薄くてよい。そのような薄いメンブレンの使用は、CMOS技術に準拠するのに十分なだけ低い電圧で動作可能な超音波振動子の形成を容易にすることができ、したがってCUTの形成を容易にすることができる。

0037

[0062] 本出願の態様は、CMOS集積回路との超音波振動子の統合を容易にする手法で超音波振動子のメンブレンに電気的に接続するための様々な設計とプロセスを提供する。いくつかの実施形態において、接続はメンブレンのキャビティ側(たとえば、底側)から行われてよい。そのような接続は、埋め込みビアや導電性スタンドオフもしくはキャビティ壁経由で、または任意の他の適切な手法で行われてよい。そのような電気的相互接続は、全体的接続よりはむしろメンブレンへの局所的接続を提供してよく、それにより個別のメンブレンへの接続は、関連する回路から大きく離れかつ複数メンブレン的によりはむしろ関連する回路の近くでかつ個別的に行われてよい。そのようなメンブレンへの局所的接続の機能は、たとえばメンブレンの個別的な制御の機能のため、全体的相互接続によりもたらされるものよりも広い範囲の動作体系を可能にしてよい。

0038

[0063] 本出願の態様は、メンブレンが1つまたは複数の比較的厚い中央部分と比較的薄い周辺(または外側)部分とを含む、ピストン構成を有するCUTを提供する。そのような構造は本明細書でピストンメンブレンと呼ばれてよい。いくつかの実施形態において、ピストンメンブレンはウェハボンディング前に転写ウェハ上に完全に形成されてよい。転写ウェハは次いで低温処理方法でCMOSウェハに接合されてよく、ピストンメンブレンが転写ウェハの残りから除去されてよい。この手法で、一体の本体を画定する単一の材料で形成されたピストンメンブレンが形成されてよく、そのようなピストンメンブレンは、ウェハボンディング後にそのような処理が行われたならばCMOS ICに損傷を与えるのに十分なだけ高い温度で処理された材料で形成されてよい。

0039

[0064] 上述の態様と実施形態だけでなく追加の態様と実施形態も以下にさらに記載される。これらの態様および/または実施形態は、個別に、すべて一緒に、または2つ以上の任意の組み合わせで使用されてよく、本出願はこの点では限定されない。

0040

[0065] CMOSウェハ内のキャビティ上方にメンブレンを有する超音波振動子を形成するための第1のプロセスがここで記載される。図1Aを参照すると、プロセスは、基板102、誘電または絶縁層104、第1の金属化層106および、いくつかの実施形態においてCMOSウェハ100の最上部金属化層であってよい第2の金属化層108を含むCMOSウェハ100で開始してよい。

0041

[0066]基板102はシリコンまたは任意の他の適切なCMOS基板であってよい。いくつかの実施形態において、CMOSウェハ100はCMOS集積回路(IC)を含んでよく、したがって基板102はそのような回路を支持するのに適した基板であってよい。

0042

[0067]絶縁層104はSiO2または任意の他の適切な誘電絶縁材料で形成されてよい。いくつかの実施形態において、絶縁層104はオルトケイ酸テトラエチル(TEOS)を介して形成されてよいが、代替のプロセスが使用されてもよい。

0043

[0068] CMOSウェハ100は2つの金属化層106および108を含むものとして示されるが、本出願の様々な態様に係るCMOSウェハは2つの金属化層を有することに限定されず、むしろいくつかの実施形態においての3つ以上を含み、任意の適切な数の金属化層を有してよいことが認識されるべきである。そのような金属化層はいくつかの実施形態において配線のために(たとえば、配線層として)使用されてよいが、すべての実施形態がこの点で限定されるわけではない。

0044

[0069] 第1および第2の金属化層106および108は任意の適切な構造を有してよい。例示の実施形態において、少なくとも第2の金属化層108は、中間導電層112(たとえば、アルミニウムまたは他の適切な導電材料で形成される)と上ライナ層110および下ライナ層114とを含む多層構造を有してよい。ライナ層110および114は窒化チタン(TiN)または他の適切な導電材料(たとえば、タンタル、または他のライナとして作用するのに適切な金属など、TiN以外の金属)で形成されてよい。いくつかの実施形態において、上ライナ層110は、たとえば超音波振動子のためのキャビティを形成するためのプロセスの一部として使用される1つまたは複数のエッチング工程の間に、エッチングストッパとして使用されてよい。したがって、ライナ層110はいくつかの実施形態においてエッチングストッパとして作用するのに適した材料で形成されてよい。その上、図示しないが、第1および第2の金属化層106および108だけでなく本明細書に記載の任意の他の金属化層も任意選択により、リソグラフィ段階の間に反射防止コーティングとして役立つように酸窒化ケイ素(SiON)を上層として(たとえば、ライナ層110の上に)含んでよい。

0045

[0070] いくつかの実施形態において、超音波振動子の電極として働く第2の金属化層108から電極を形成することが望ましい場合がある。また第2の金属化層108は、CMOSウェハ上に形成されるべきCUTのメンブレンに電気的に接触させるために使用されてよい。したがって図1Bに示すように、第2の金属化層108は、電極116と1つまたは複数の接点118とを形成するように適切にパターニングされてよい。

0046

[0071]図1Bは、電極と電気接点とがCMOSウェハ上に金属化層から形成された構成を例示するが、電極(たとえば、電極116)および/または電気接点(たとえば、電気接点118)を形成する他の手法が実装されてもよいことが認識されるべきである。たとえば、金属以外であるが電極および/または電気接点として作用するのに適する導電材料が、例示の電極および/または電気接点を形成するためにCMOSウェハ上で適切に処理されてよい。

0047

[0072]絶縁層120が次いで図1Cに示すように堆積されてよい。絶縁層120はSiO2または任意の他の適切な絶縁体であってよく、また任意の適切な手法で形成されてよい。いくつかの実施形態において、絶縁層120は高密度プラズマ(HDP)堆積により形成されてよい。絶縁層120は次いで、たとえば化学機械研磨(CMP)または他の適切な平坦化技法を用いて平坦化されてよい(図示せず)。

0048

[0073]図1Dでは、絶縁層120は、電極116と電気接点118との上面を露出するように図示のようにエッチングされてよい。いくつかの実施形態において、上ライナ層110は、絶縁層120をエッチングするために使用される選択エッチングのためのエッチングストッパとして使用されてよい。例として、ライナ層110はTiNで形成されてよく、またエッチングストッパとして使用されてよいが、すべての実施形態がこの点で限定されるのではない。

0049

[0074] さらなる絶縁層122が、図1Eに示すように、電極116と電気接点118との上面を覆うように堆積されてよく、また次いで図1Fに示すように、電気接点118のためのコンタクトホール124を開放するようにパターニングされてよい。絶縁層122はSiO2または任意の他の適切な絶縁体であってよい。

0050

[0075]図1Gに示すように、導電層126が堆積されてよい。導電層は、図1Jに関連して後に示すように、超音波振動子のメンブレンへの電気接点を形成するために使用されてよい。また導電層126は、CUTために内部にキャビティを形成するようにパターニングされてよく、導電層126の残りの部分は、キャビティの1つまたは複数の側壁を画定する。いくつかの実施形態において、次いで導電層126は、メンブレンが導電層126の高さだけCMOSウェハ100の面から分離されてよいという点でスペーサを表してもよい。したがって導電層126は、複数の可能な機能のうちの1つまたは複数を果たしてよい。

0051

[0076]導電層126は任意の適切な導電材料で形成されてよい。いくつかの実施形態において、導電層126は金属で形成されてよい。たとえば導電層126は、いくつかの実施形態においてTiNであってよい。

0052

[0077]導電層126はCMPまたは他の適切な平坦化技法を用いて平坦化されてよく(図示せず)、また次いで図1Hに示すように、接点128を形成するようにパターニングされてよい。この段階ではキャビティ130は、接点128がキャビティを少なくとも部分的に画定する役目となり、CMOSウェハ内に形成されていることが見られ得る。すなわち接点128(いくつかの実施形態において、閉輪郭を形成する単一の接点を表してよい)は、例示の実施形態においてキャビティ130の側壁として機能し、また図1Kの考慮から後にさらに認識されるように、電極116とキャビティ130の上を覆うメンブレンとの間のスタンドオフを作製する。

0053

[0078]図1I〜1Jに示すように、第2のウェハ131がCMOSウェハに接合されてよい。一般に第2のウェハは、バルクシリコンウェハ、シリコン・オンインシュレータSOI)ウェハ、またはポリシリコンまたはアモルファスシリコン層を含み、単結晶シリコン層とポリシリコンまたはアモルファスシリコン層との間に絶縁層を持つエンジニアド基板など、任意の適切な種類のウェハであってよい。例示の実施形態において、第2のウェハ131は、ベース層またはハンドル層132、絶縁層134、層136、および層138を含む4つの層を含んでよい。第2のウェハ131は、キャビティ130上方にメンブレンを形成するように層136および138をCMOSウェハに転写するために使用されてよく、したがって本明細書で転写ウェハと呼ばれてよい。

0054

[0079] 第2のウェハ131を構成する適切な材料の非限定的な例として、ベース層132はシリコン層(たとえば、単結晶シリコン)であってよく、絶縁層134はSiO2であってよく、また埋め込み酸化物(BOX)層を表してよく、かつ層136はシリコンであってよい。いくつかの実施形態において、層136は縮退ドープリンケイ素(SiP+)であってよい。いくつかの実施形態において、層136はポリシリコンまたはアモルファスシリコンであってよいが、他の実施形態は単結晶シリコンを活用してよい。層138はCMOSウェハ上の接点128への接合に適する材料で形成されてよい。たとえば、接点128と層138は同じ材料で形成されてよい。いくつかの実施形態において、接点128と層138はTiNで形成されてよい。

0055

[0080] CMOSウェハ100に第2のウェハ131を接合するために使用されるプロセスは、たとえば450℃を超えない低温接合プロセスであってよい。いくつかの実施形態において、接合プロセスの温度はおよそ200℃と450℃との間、およそ300℃とおよそ400℃との間、それらの範囲内の任意の温度、低温接合に関して本明細書に記載した任意の他の温度、または任意の他の適切な温度であってよい。したがって、CMOSウェハ上の金属化層やCMOSウェハ上の任意のICへの損傷が回避され得る。

0056

[0081]ウェハボンディングプロセスは様々な種類のうちの1つであってよい。いくつかの実施形態において、ウェハボンディングは直接接合(すなわち、融着)であってよい。したがってウェハボンディングは、CMOSおよび第2のウェハのそれぞれの面に通電することと、次いで接合を生成するのに適切な圧力でウェハを押し合わせることとを必要とする場合がある。低温アニールが行われてよい。融着は適切な接合技法の一例を表すものの、たとえば1つまたは複数の中間層(たとえば、接着剤)の使用を通して2つのウェハを接合することを含め、他の接合技法が代替で使用されてよい。いくつかの実施形態において、陽極またはプラズマ支援接合が使用されてよい。

0057

[0082]図1I〜1Jに例示する接合は、第2のウェハ131がCMOSウェハ100とモノリシックに統合されるという結果になってよい。したがって、両者はいくつかの状況では一体の本体を形成してよい。

0058

[0083]メンブレンが次いで第2のウェハ131から形成されてよい。第2のウェハ131は裏側から薄膜化されてよい。そのような薄膜化は段階的に行われてよい。たとえば、粗い厚さ制御(たとえば、10ミクロン制御)を提供する機械研削が、比較的多量のバルクウェハを除去するために最初に実施されてよい。いくつかの実施形態において、機械研削の厚さ制御は、薄膜化プロセスが進行するにつれて粗い状態から細かい状態へ変化してよい。次いで、たとえば層136に近い点に達するために、CMPが裏面に行われてよい。次に、選択化学エッチングなどの選択エッチングが層136上で停止するように行われてよい。他の薄膜化の手法も可能である。

0059

[0084] したがって図1Kに示すように、ベース層またはハンドル層132と絶縁層134とが除去されてよい。層136と層138とで形成されたメンブレン140が残ってよい。メンブレンは任意の適切な厚さTMであってよく、その非限定的な例は以下に記載される。いくつかの実施形態において、層136は、所望のメンブレン厚を提供するようにエッチングまたは他の方法で薄膜化されてよい。

0060

[0085]図1Kに例示する構造の様々な特徴に言及する。最初に、構造はメンブレン140により封止された封止キャビティ130を含む。また、キャビティの側壁は導電性であり、すなわち、接点128が導電性であり、封止キャビティの側壁を形成する。この点で接点128は、CMOSウェハの面からメンブレン140のための導電性スタンドオフを表す。接点128は比較的大面積の電気接点であり、メンブレンの比較的大面積に接触してもよく、したがってメンブレンに又はメンブレンから低抵抗電気経路を提供する。たとえば接点は、メンブレンと、電気信号を提供又は受信するためにメンブレンと相互作用し、したがっていくつかの実施形態においてメンブレンの動作を制御してよい、CMOSウェハ上のIC(たとえば、キャビティ下方に設けられる)との間の電気的制御を提供してよい。

0061

[0086] その上、メンブレン140はキャビティ130に近い第1の側142とキャビティから遠い第2の側144とを有すること、および第1の側142に接点128を介して直接電気的に接触させることが留意される。第1の側142はメンブレンの底側と呼ばれてよく、第2の側144はメンブレンの上側と呼ばれてよい。メンブレン140への局所的接続はこの手法で行われてよく、またメンブレン140はこの接続を介して(たとえば、接点118を介して)CMOSウェハ内の集積回路に接続されてよい。いくつかの実施形態において、ICはキャビティ130下方に位置決めされてよく、例示の導電性経路構成はキャビティ下方の集積回路とメンブレン140との間を接続することを容易にしてよい。図1Kの構成は、電気的接触が第2の側144上で行われる接触よりもむしろCMOSウェハ内の導電性経路(たとえば、接点118へ)を経由して提供されるという点で、メンブレンへの埋め込み接点の非限定的な例を提供する。第2の側144上の接触はメンブレン140の振動に(悪)影響を与えかねないので、上記のような構成は第2の側144上で電気的に接触させることよりも好ましくてよい。

0062

[0087] また図1Kの実施形態において、電極116はキャビティ130よりも狭いことが留意される。すなわち、電極116はキャビティ130の幅W2よりも小さい幅W1を有する。そのような構成は、少なくとも、キャビティが導電性側壁(たとえば、接点128)を有するような実施形態において、側壁と電極との間を電気的に分離するために望ましい場合がある。

0063

[0088] その上、図1Kの構造は実施形態において層138を含まないことにより変更されてよいことが留意される。したがって実施形態において、直接接合が接点128(たとえば、TiNで形成される)と層136(たとえば、シリコン)との間に形成されてよい。

0064

[0089]図1Kに例示の構造は任意の適切な寸法を有してよい。メンブレン140とキャビティ130の寸法の非限定的な例が以下にさらに記載される。

0065

[0090] 非限定的な例として、キャビティ130の幅W2はおよそ5ミクロンとおよそ500ミクロンとの間、およそ20ミクロンとおよそ100ミクロンとの間であってよく、またおよそ30ミクロン、およそ40ミクロン、およそ50ミクロン、その間の任意の幅もしくは幅の範囲、または任意の他の適切な幅であってよい。いくつかの実施形態において、幅は、間隙率、すなわち、周囲の構造により占有される領域の量と比較したキャビティにより占有される領域の量を最大化するように選択されてよい。幅寸法はまた、キャビティの開口サイズ識別するために使用されてよく、したがってキャビティは上述の値のうちのいずれか、または任意の他の適切な値の開口を有してよい。

0066

[0091] 深さD1はおよそ0.05ミクロンとおよそ10ミクロンとの間、およそ0.1ミクロンとおよそ5ミクロンとの間、およそ0.5ミクロンとおよそ1.5ミクロンとの間、その間の任意の深さもしくは深さの範囲、または任意の他の適切な深さであってよい。接点128がTiNで形成される場合、TiNは一般に薄膜として形成されるので、D1が5ミクロンよりも小さいことが、そのような実施形態において好ましい場合がある。いくつかの実施形態において、キャビティ寸法および/またはキャビティの上を覆う任意のメンブレンのメンブレン厚はメンブレンの周波数挙動に影響を与えかねず、したがって所望の周波数挙動(たとえば、メンブレンの所望の共振周波数)を提供するように選択されてよい。たとえば、およそ20kHzとおよそ200MHzとの間、およそ1MHzとおよそ10MHzとの間、およそ2MHzとおよそ5MHzとの間、およそ50kHzとおよそ200kHzとの間、およそ2.5MHz、およそ4MHz、その間の任意の周波数もしくは周波数の範囲、または任意の他の適切な周波数の中心共振周波数を持つ超音波振動子を有することがいくつかの実施形態において望まれる場合がある。たとえば、例として医用撮像材料分析のため、または様々な動作周波数が望まれる場合がある他の理由で、空気、ガス、水、または他の環境でデバイスを使用することが望まれる場合がある。キャビティおよび/またはメンブレンの寸法は適宜選択されてよい。

0067

[0092]メンブレン厚TM(たとえば、深さD1に略平行な方向に測定されるような)は100ミクロンよりも小さく、50ミクロンよりも小さく、40ミクロンよりも小さく、30ミクロンよりも小さく、20ミクロンよりも小さく、10ミクロンよりも小さく、5ミクロンよりも小さく、1ミクロンよりも小さく、0.1ミクロンよりも小さく、その間の任意の厚さの範囲、または任意の他の適切な厚さであってよい。厚さは、メンブレンの所望の共振周波数などのメンブレンの所望の音響挙動に基づいて、いくつかの実施形態において選択されてよい。

0068

[0093] また、キャビティ130、およびより一般的に本明細書に記載の任意の実施形態のキャビティは様々な形状を有してよいこと、および複数のキャビティが形成されるとき、すべてのキャビティが同じ形状またはサイズを有する必要はないことが認識されるべきである。たとえば図22A〜22Dは、キャビティ130および本明細書に記載のその他のキャビティのための様々な可能な形状を例示する。具体的には、図22A〜22Dは、様々な形状の内部に形成されたキャビティ130を有するCMOSウェハの部分2200の上面図を例示する。図22Aは、キャビティ130が正方形の開口を有してよいことを例示する。図22Bは、キャビティ130が円形の開口を有してよいことを例示する。図22Cは、キャビティが六角形の開口を有してよいことを例示する。図22Dは、キャビティ130が八角形の開口を有してよいことを例示する。他の形状も可能である。

0069

[0094] 部分2200は4つのキャビティを含むとして示されるが、本出願の態様はCMOSウェハ内に形成された1つまたは複数のそのようなキャビティを提供することが認識されるべきである。いくつかの実施形態において、単一の基板(たとえば、単一のCMOSウェハ)は数十、数百、数千、数万、数十万、または数百万のCUT(および対応するキャビティ)が内部に形成されてよい。

0070

[0095]図1Kは、キャビティ130の上を覆うメンブレン140を有する超音波振動子を例示し、メンブレンは実質的に均一な厚さを有する。いくつかの実施形態において、メンブレンが不均一な厚さを有することが望ましい場合がある。たとえば、メンブレンがピストンとして構成され、中央部分がメンブレンの外側部分よりも大きい厚さを有することが望ましい場合があり、その非限定的な例は以下に記載される。

0071

[0096]図1Kに例示するもののような超音波振動子は、音響信号を送信および/または受信するために使用されてよい。発生電力、動作周波数(たとえば、帯域幅)、およびメンブレンの振動を制御するために必要とされる電圧の点からの振動子の動作はメンブレンの形状およびサイズに依存してよい。より薄い周辺部分によりCMOSウェハに接続される、中央質量状部分を持つピストン形状のメンブレンは様々な有益な動作特性を提供してよい。

0072

[0097] したがって、本出願の態様はピストンメンブレンを有する超音波振動子を提供する。そのような振動子は、本出願のいくつかの実施形態に係るウェハボンディングプロセスにより形成されてよい。一般に、そのようなメンブレンのより厚い中央部分はメンブレンの上側または底側に形成されてよく、またウェハボンディング前または後に形成されてよい。適切な製作プロセスの非限定的な例がここで記載される。

0073

[0098] 本出願の実施形態によれば、メンブレンの上側により厚い中央部分を有し、転写ウェハから形成されたピストンメンブレンを作製する方法が提供される。方法は、図1Hの構造に到達するために、図1A〜1Hに関連して前述した同じ処理工程を含んでよい。その点から、図2A〜2Bに示すように、転写ウェハ201がたとえば前述のような低温(450℃未満)直接接合技法を用いて、CMOSウェハと接合されてよい。

0074

[0099]図2A〜2Bの転写ウェハ201はベース層132、絶縁層134、および層138を含む。転写ウェハはまたピストン202、およびいくつかの実施形態においてSiO2(たとえば、オルトケイ酸テトラエチル(TEOS)または他の適切なプロセスを介して形成される)などの絶縁層であってよいが、任意の特定の種類の材料で形成されることに限定されない層204を含む。ピストン202はいくつかの実施形態においてシリコンで形成されてよく、またいくつかの実施形態においてポリシリコンまたはアモルファスシリコンで形成されるが、他の実施形態は単結晶シリコンを使用してよい。ポリシリコンまたはアモルファスシリコンの使用は、いくつかの場合では、他の可能な利益の中で、製造プロセスを簡略化および/またはコストを低減することができる。いくつかの実施形態において、ピストン202は縮退ドープされてよい。いくつかの実施形態において、ピストン202はSiP+で形成される。

0075

[00100]図2Bに示すように、転写ウェハ201は接合プロセスの結果として、CMOSウェハとモノリシックに統合されてよい。続いて図2Cに示すように、ベース層132、絶縁層134および層204がウェハ研削、次いでエッチング、そして埋め込み酸化物の除去、または任意の他の適切な手法で除去されてよい。結果はしたがって、キャビティ130の上を覆うピストン202を含んでよい。ピストン202と層138とは図示のようなメンブレンを形成してよく、したがってピストンメンブレンとみなされてよい。ピストンメンブレンは厚さT1の周辺(または外側)部分と厚さT2の中央部分を有してよい。いくつかの実施形態において、T1は可能な限り薄くされてよく、かつたとえばおよそ1ミクロンとおよそ10ミクロンとの間であってよい。ピストン202は幅WPを有してよい。いくつかの実施形態において、幅WPは電極116の幅W1と実質的に同じであってよい。しかしながら、すべての実施形態がこの点で限定されるとは限らず、幅WPはいくつかの実施形態においてW1よりも大きくてよくまたはいくつかの実施形態においてW1より小さくてよい。

0076

[00101] 寸法の非限定的な例として、図2Cに例示するキャビティ130は、本明細書で前述したキャビティ寸法のうちのいずれか、または任意の他の適切な寸法を有してよい。たとえば、D1およびW2は、それらの寸法に関して前述したいくつかのうちのいずれかを有してよい。

0077

[00102] 厚さT1は、T1に関して前述した値のうちのいずれかまたはTMに関して記載した値のうちのいずれかであってよい。同様に厚さT2は、TMに関連して前述した値のうちのいずれか、または任意の他の適切な値を有してよい。いくつかの実施形態において、厚さT1は可能な限り小さくされてよく、厚さT2はTMに関連して前述した値のうちのいずれかをとってよい。たとえば、厚さT2は1ミクロンとおよそ100ミクロンとの間、およそ10ミクロンとおよそ50ミクロンとの間、そのような範囲内の任意の値、または任意の他の適切な値であってよい。

0078

[00103]キャビティの上を覆うピストンメンブレンを形成するための非限定的な代替のプロセスが図3A〜3Bに例示され、ピストンのより厚い中央部分がメンブレンの上側にある。プロセスは図1Kの構造で開始し、そこから図3Aに示すようにパッシベーション層302を追加してよい。パッシベーション層は窒化ケイ素(Si3N4)またはCMOSウェハへの損傷を防止するのに十分なだけ低い温度で形成されてよい他の適切なパッシベーション材料であってよい。

0079

[00104]パッシベーション層302は次いで、ピストンメンブレンのための中央部分304を作製するために図3Bに示すように適切にエッチングされてよい。本実施形態において、中央部分304が層136のものとは異なる材料で形成されることが留意されるべきである。

0080

[00105]図3Bのピストンメンブレンは厚さT3を持つ外側部分を有してよく、中央部分は厚さT4を有してよい。厚さT3はT1に関連して前述した値のうちのいずれかであってよい一方、T4はT2に関連して前述した値のうちのいずれかであってよい。

0081

[00106]ピストンメンブレンを形成するためのさらなる代替のプロセスが図4A〜4Cに例示される。プロセスは図1Hのものと類似の、実質的に同じ、または同一の構造で開始してよい。しかしながら接点128は、図4A〜4Cの実施形態においてより小さい高さを有してよい。たとえば、図1Hでの接点128が図1Hにより表される実施形態においてキャビティ130の深さD1と同じ高さであってよく、したがってD1に関して本明細書に前述した値(たとえば、1ミクロンと10ミクロンとの間や、5ミクロンよりも小さいなど)のうちのいずれかを有してよいのに対して、図4Aでの接点128の高さはより小さくてよい(たとえば、前述のD1の2分の1の高さや、D1の4分の1の高さなど)。ベース層132、絶縁層134、層402(たとえばいくつかの実施形態において、単結晶シリコンや、ポリシリコン、アモルファスシリコン、SiP+)およびパターン化層404を有する転写ウェハが低温接合を用いてCMOSウェハに接合されてよい。パターン化層404はおよそ1ミクロンとおよそ10ミクロンとの間、およそ3ミクロンとおよそ7ミクロンとの間、それらの範囲内の任意の値、5ミクロンよりも小さい、3ミクロンよりも小さい、または任意の他の適切な値の厚さを有してよい。

0082

[00107]パターン化層404は接点128への接合に適する材料で形成されてよく、またいくつかの実施形態において接点128と同じ材料で形成されてよい。実施形態においてパターン化層404はTiNで形成されてよい。

0083

[00108]図4Cに示すように、ベース層132と絶縁層134とが、CMOSウェハとの転写ウェハの接合に続いて除去されてよい。そのような除去は、研削、エッチングおよび/もしくは埋め込み酸化物の除去、または他の適切な技法を用いて行われてよい。いくつかの実施形態において、層402は所望のメンブレン厚に薄膜化されてよい。図示のように、得られる構造は、より厚い中央部分がメンブレンの下側に形成されたピストンを含んでよい。この構成では、電気的接続性がパターン化層404から層402を通じてキャビティ側壁に提供されてよいが、これはこれらのコンポーネントを構成する材料が導電性であってよいからである。

0084

[00109]図4A〜4Cの考察から、例示のCUTは2つのウェハと単一のウェハボンディングプロセスのみで形成されてよいことが認識されるべきである。層402はいくつかの実施形態においてエッチングストッパとして機能してよく、これがピストンメンブレン(402と404の組み合わせ)の形成物が単一の転写ウェハから形成されることを可能にしてよい。したがってプロセスは、ピストンメンブレンを形成するために3つ以上のウェハと複数のウェハボンディング工程が使用される場合と比べて、比較的単純であって比較的少数の処理工程を含んでよい。

0085

[00110] 本出願の態様に係る超音波振動子の一部として形成されてよい別の構造はメンブレンストッパであり、これはいくつかの実施形態において分離柱として機能してよく、また様々な利益を提供してよい。メンブレンストッパは、メンブレンがより容易にキャビティの底に接触できる(崩壊と呼ばれる)ようにキャビティの深さを効果的に変更してよく、また超音波振動子の周波数挙動を変更してよい。すなわち、十分な距離引き下げられると、メンブレンはキャビティの底に接触する。そのような動作は有利であってよく、それはメンブレンをキャビティの底に衝突または接触させることが特定の共振モード減衰でき、それにより振動子の周波数応答を広げるからである。しかしながら「電荷トラップ」効果が存在し、電荷が最終的に振動子の電極上に堆積してしまい、それにより振動子の動作特性が変更され(たとえば、必要なバイアス電圧が増加し)、またヒステリシスを引き起こしかねない。メンブレンストッパは、電荷トラップ効果とヒステリシスの問題とを実質的に低減しつつ、メンブレンを「底付け」する利益を提供することができる。メンブレンストッパを持つ超音波振動子は、そのようなメンブレンストッパを欠く超音波デバイスよりも崩壊後の信頼性を高くすることができる。その上、メンブレンストッパはメンブレンがキャビティの最底部に接触することを防止することができるので、すべての実施形態においてキャビティの底面に絶縁体が形成される必要はなくなり、したがって、超音波振動子を製作する際の処理工程および時間を低減できる。しかしながら、メンブレンとキャビティの底との間に予期せぬ接触がある(いかなるメンブレンストッパがあってとしても)場合、および/またはキャビティにわたる放電を防止するためには、キャビティの底面上の絶縁体が使用されてよい。

0086

[00111]メンブレンストッパは超音波振動子の異なる位置に形成されてよい。たとえば、メンブレンストッパは超音波振動子のキャビティの底に形成されてよい。いくつかの実施形態において、メンブレンストッパは超音波振動子のメンブレンの底に(たとえば、転写ウェハから転写されたメンブレンの底側に)形成されてよい。他の実施形態において、メンブレンストッパは超音波振動子のキャビティの底とメンブレンの底との両方に形成されてよい。非限定的な例がここで記載される。

0087

[00112]図5図1Kのものの代替の超音波振動子を例示する。図示のように、超音波振動子は図1Kの構造に加えて、キャビティ130の底に形成されたメンブレンストッパ502を含む。

0088

[00113]メンブレンストッパ502は、図1Dおよび図1Eの段階間で形成されてよい。すなわち工程1Dに続いて、メンブレンストッパが電極116上に堆積されてパターニングされてよい。図5の構造に到達するために、図1E〜1Kの処理工程が次いで行われてよい。

0089

[00114] 本出願の態様によれば、超音波振動子はピストンメンブレンと1つまたは複数のメンブレンストッパとを有してよい。非限定的な例が図6に関連して例示され、これは前述した図4Cおよび図5の特徴の組み合わせである。

0090

[00115]図1A〜1Kは、超音波振動子のメンブレンの底側に接続する埋め込み電気接点の非限定的な一例を例示する。その非限定的な例では、導電性接点は超音波振動子のキャビティの側壁でもあり、超音波振動子が導電性側壁を有したことを意味する。CMOSウェハから超音波振動子のメンブレンの下側に直接電気的に接触させるための代替の構成は埋め込みビアを使用することである。図7A〜7Hは非限定的な例を例示する。

0091

[00116]図1A〜1Cの処理段階が行われてよい。次いで図7Aに示すように、絶縁層702が、たとえば高密度プラズマ堆積を用いて堆積されてよい。絶縁層702はSiO2または任意の他の適切な絶縁体であってよい。絶縁層は、たとえばCMPにより平坦化されてよい。

0092

[00117]図7Bに示すように、1つまたは複数のビア704が、たとえばエッチングストッパとして機能してよい第2の金属化層108上に行き着くようにエッチングされてよい。任意選択により、ライナ材料(たとえば、TiN)の比較的薄い層706が共形に堆積され、したがってビア704とCMOSウェハの上面を覆ってよい。

0093

[00118]図7Cに示すように、ビアは次いで、たとえばタングステン(W)などの導電材料の層を堆積させることにより、導電性プラグ708で充填されてよい。図7Dに示すように、導電層はエッチバックされてよい。

0094

[00119]図7Eでは、キャビティ130が次いで絶縁層702からエッチングされてよく、内部に埋め込まれる導電性プラグ(すなわち、導電性プラグ708)を有する側壁710が残る。

0095

[00120]図7Fでは、CMOSウェハの上面が絶縁層712で覆われていてよく、これは続いてウェハボンディングの準備のために側壁710の頂部から除去されてよい。

0096

[00121]図7Gでは、図1Iの転写ウェハと類似または同じであるが、層138を欠いてよい転写ウェハ711が、CMOSウェハとウェハ接合されてよい。図7Hに示すように、ベース層132と絶縁層134とが次いで適切な技法により除去されてよく、したがってメンブレン714が残る。

0097

[00122]図7Gに例示の接合はプラグ708をプラグの頂部上の層136と直接接触させ、すなわち交点でのプラグ708と層136との間にライナは形成されなくてよいことが認識されるべきである。いくつかの実施形態において、層136はシリコン(たとえば、単結晶、多結晶、またはアモルファス)であってよい。従来の処理技法は、たとえばタングステンで形成されるプラグのそのような直接接続を回避しようと努めるが、本出願人らはそのような直接接続は、直接接続がプラグと高品質集積回路を支持するためには使用されていない層(たとえば、層136)との間であるシナリオでは、許容可能であってよいことを認識した。むしろ、層136はメンブレンを形成するために使用されているので、層136へのプラグ708からの材料の拡散は、いくつかの実施形態において許容可能であってよい。

0098

[00123]図8A〜8Bは、図7Hの構造からピストンを形成するための方法を例示する。すなわち、Si3N4または任意の他の適切なパッシベーション材料のパッシベーション層802がメンブレン714上に堆積されてよい。次いで図8Bに示すように、パッシベーション層802は適切にパターニングされてよい。

0099

[00124]図9A〜9Bは、キャビティが内部に埋め込みビアを有する非導電性側壁により囲まれる、CMOSウェハ内のキャビティ上方にピストンメンブレンを形成する代替の手法を例示する。図9Aに示すように、図7Fの構造が、図2Bに関連して前述した種類から層138を除いたものと類似の転写ウェハ1803と接合されてよい。図2Cに関連して前述のように、ベース層132、絶縁層134および層204は除去されてよい。

0100

[00125] 本出願のいくつかの実施形態は、CMOSウェハ内のキャビティ上方にあり、メンブレンの上側への接触を行う埋め込みビアを有するメンブレンを製作するための実用的な方法を提供する。図10A〜10Hは例を例示する。

0101

[00126]図7Aの構造で開始すると、絶縁層702は、図10Aに示すように、キャビティ130を少なくとも部分的に画定する側壁1002を形成するようにパターニングされてよい。図10Bでは、絶縁体(たとえば、SiO2)1004が堆積され、次いで側壁1002の上側を別のウェハとの接合のために調整するようにCMPが行われてよい。

0102

[00127]図10Cに示すように、次いでウェハボンディングがCMOSウェハと第2のウェハ(たとえば、転写ウェハ)を用いて行われてよい。転写ウェハは、図7Gに関連して前述したものと同じ種類であってよいが、他の種類の転写ウェハも可能である。接合プロセスは、CMOSウェハ上の任意のシリコン回路(たとえば、IC)を保持してよい低温(たとえば、450℃未満)直接接合プロセスであってよい。

0103

[00128]図10Dに示すように、ベース層132と絶縁層134とが、たとえばそのような除去に関して前述した技法のうちのいずれかを用いて除去されてよい。したがって、メンブレン1006はCMOSウェハとモノリシックに統合され、キャビティ130の上を覆ってよい。

0104

[00129]図10Eに示すように、ビア1008がメンブレン1006と側壁1002とを通して形成されてよく、接点118上で行き止まる。エッチングは選択エッチングであってよく、また深堀反応性イオンエッチング(DRIE)のように指向性であり、または任意の他の適切なエッチングであってよい。ライナ1010が次いでビア内およびメンブレン1006の上側に形成されてよい。ライナは導電性であってよく、金属であってよく、またいくつかの実施形態においてTiNであるが、他の材料が代替で使用されてもよい。

0105

[00130]図10Fに示すように、プラグ1012が次いで、適当な堆積およびエッチバックによりビア1008内に形成されてよい。たとえば、プラグ1012はタングステンで形成されよく、またビア1008を充填するためにタングステンを堆積させ、次いでライナ1010(たとえば、TiN)をエッチングストッパとして使用してタングステンをエッチバックすることにより形成されてよい。

0106

[00131] 続いて図10Gでは、層1014および1016がメンブレン1006の上側に堆積されてよい。層はパッシベーション層を含んでよい。たとえば、層1014はSiO2または任意の他の適切なパッシベーション層であってよい。層1016もパッシベーション層であってよく、いくつかの実施形態においてSi3N4であってよい。

0107

[00132] したがって図10Gは、CMOSウェハとモノリシックに統合されたメンブレン(したがってメンブレンの上側)を通じて電気接点を提供する超音波振動子の構成を例示し、ここで接点は、CMOSウェハのキャビティの側壁内に埋め込まれるビアにより少なくとも部分的に形成された導電性経路を含む。任意選択により、図10Hに示すように、層1014および1016はピストンメンブレン1018を画定するようにパターニングされてよい。

0108

[00133]図10Hのピストンメンブレン1018は、図10A〜10Gの処理工程を用いて形成されてよいピストンメンブレンの非限定的な例である。ピストンメンブレンは、T1に関して本明細書に前述した値のうちのいずれかをとる厚さを持つ外側部分(メンブレンが側壁1002に接触する箇所に近い)と、T2に関して本明細書に前述した値のうちのいずれかをとる厚さを有する中央部分とを有してよい。例として、中央部分は50ミクロンよりも小さい厚さを有してよい。代替として、いくつかの実施形態において、ピストンが図10Hに示すものよりも厚いことが望ましい場合がある。図11は非限定的な例を例示する。

0109

[00134] 図示のように、図11のピストンメンブレン1102は、図10Hのピストンメンブレン1018よりも厚くてよい(たとえば、1.5倍の厚さ、2倍の厚さ、3倍の厚さ、または任意の他の適切な厚さ)が、超音波振動子の残りは図10Hに例示のものと実質的に同じであってよい。そのような構成は、層1016を図11の実施形態で図10Gの実施形態でよりも大きい厚さに形成することにより達成されてよい。

0110

[00135] CMOSウェハの金属化層からメンブレンの上側に電気的に接触させるためのさらなる代替の構成として、図12図10Eの構造に実質的に対応する実施形態を例示する。しかしながら図12の実施形態において、ライナ1010は図10Eの実施形態のものよりも厚くてよい。たとえばライナ1010は、図10Eの実施形態においては1ミクロンよりも小さくてよいが、図12の実施形態においてはおよそ2ミクロンと3ミクロンとの間であってよい。図12でのライナ1010はそこで、ビア内に形成される導電性プラグなしに、一次電気接点として働いてよい。そのような構成は、ビア内にプラグを形成することに関連するさらなる処理工程を回避することにより、超音波振動子の処理を簡略化してよい。

0111

[00136] いくつかの実施形態において、上側電気接点を有するが、埋め込み電気接点を有しないCUTが提供される。本出願の態様は、そのようなCUTのいくつかの異なる設計を製作する実用的で、費用効果の高い手法を提供する。いくつかの非限定的な例がここで記述される。

0112

[00137]図13A〜13Iは、上側電気接点を有するCUTを製作するためのプロセスの第1の非限定的な実施形態を例示する。図1Aの構造から開始すると、第2の金属化層108が、電極1302を形成するように、図13Aに示すようにパターニングされてよい。

0113

[00138]図13Bに示すように、絶縁層1304が次いで堆積されてよい。絶縁層はいくつかの実施形態において、たとえばTEOSまたは他の適切な堆積技法により形成されたSiO2であってよい。

0114

[00139]図13Cに示すように、絶縁層1304は、キャビティを少なくとも部分的に画定する側壁またはスペーサ1306を有するキャビティ1308を形成するようにエッチングされてよい。絶縁層の任意の適切なエッチングが行われてよい。いくつかの実施形態において、エッチングは選択エッチングであってよく、第2の金属化層108はエッチングストッパとして機能してよい。たとえば第2の金属化層108は、エッチングストッパとして機能してよいTiN(たとえば、上面のTiNライナ)を含んでよい。

0115

[00140]図13Dに示すように、絶縁層1309(たとえば、SiO2)が次いで堆積されてよい。CMOSウェハは、表面処理を行うことにより、ウェハボンディングのために平坦化され(たとえば、CMPを用いて)調製されてよい。したがって絶縁層1309は、側壁1306の頂部から除去されてよい。

0116

[00141]ウェハボンディングは次いで、図10Cに前述した種類の転写ウェハ、または任意の他の適切なウェハを用いて、図13Eで行われてよい。転写ウェハのベース層132と絶縁層134とが次いで、図13Fに示すように前述の手法で除去されてよく、キャビティ1308を封止するメンブレン1310が残る。本実施形態において、電極1302がキャビティ1308よりも広いことが認識されるべきである。たとえば、キャビティはW2に関して本明細書に前述した値のうちのいずれかをとる幅を有してよく、電極1302はその幅よりも2ミクロン大きく、その幅よりも5ミクロン大きく、その幅よりも10ミクロン大きく、その幅よりも1ミクロンと15ミクロンとの間大きく、または任意の他の適切な値であってよい。

0117

[00142]図13Gに示すように、接点1312がメンブレン1310の上側に形成されてよい。接点は任意の適切な構造を有してよい。いくつかの実施形態において、接点は、メンブレンの上側に金属化層を形成し、次いで例示の構造に到達するために金属化層をパターニングすることにより形成されてよい。金属化層は、たとえば、第2の金属化層108に関連して前述した3層構造または任意の他の適切な構造を有する、多層構造を含んでよい。したがって非限定的な例として、接点1312は上下のTiN層の間に挟まれるアルミニウムの層を含んでよいが、他の構成も可能である。

0118

[00143]図13Hに示すように、パッシベーション工程が次いで、たとえば層1314および1316を堆積させることにより行われてよい。層1314はたとえばSiO2で形成された絶縁層であってよい。層1316はSi3N4または任意の他の適切な材料で形成されてよい。

0119

[00144]図13Iに示すように、層1314および1316は次いでメンブレン1310の上側にパッシベーション接点1318を形成するようにパターニングされてよい。

0120

[00145]図14は、図13Iのものの代替のCUTを例示する。図13IのCUTに類似するものの、図14のCUTはキャビティ1308ほど広くない底電極1402を有し、これがキャビティ側壁との静電容量を低減してよい。たとえば、キャビティ1308は、W2に関して本明細書に前述した値のうちのいずれかをとる幅を有してよく、電極1402は4分の3の大きさ、2分の1の大きさ、3分の1の大きさ、または任意の他の適切な値の幅を有してよい。図14のCUTを製作するために使用される処理工程は、図13IのCUTを製作するために使用されるものと実質的に同じであってよいが、電極がより狭いがゆえに、図13Dで堆積された絶縁層は、図13Cの間に起こり得るオーバーエッチング補償するために、図14のCUTを製作する状況ではより厚くてよい。たとえば図13Dで堆積された絶縁層は、図13IのCUTを製作するために使用されるものの2倍の厚さ、3倍の厚さ、または任意の他の適切な厚さであってよい。

0121

[00146] 前述のように、いくつかの実施形態においてCUTはピストンを含んでよく、そのようなピストンを製作するためのプロセスは本明細書に記載される。さらなる非限定的な例として、図15のCUTがピストン1502を含むように製作されてよい。例示のCUTは図14に示すものと類似する。しかしながら、層1314および1316をパターニングする際に、これらの層の一部が、ピストン構造を形成するようにメンブレン1310の中心上の適所に残されてよい。

0122

[00147] 他の可能な要件の中で、周波数応答、電力処理能力、および堅牢性の点で様々な超音波振動子挙動を提供するために様々な厚さのピストンが望ましい場合がある。図15のものの代替であり厚いピストンを有するCUT構造が図16Aおよび図16Bに関連して記載される。

0123

[00148]図16Aの構造は前述の図13Hのものと類似する。しかしながら、図15で提供されるものよりも厚いピストンを形成することを見越して、層1314および1316は図16Aの実施形態においてより大きい厚さに形成されてよい。たとえば、層1314および1316は各々およそ2ミクロンと20ミクロンとの間、およそ3ミクロンと10ミクロンとの間、これらの範囲内の任意の値、または任意の他の適切な値であってよい。

0124

[00149]図16Bでは、層1314および1316は、パッシベーション接点1602およびピストン1604を形成するために適切なエッチング技術を用いてパターニングされてよい。

0125

[00150]図16BのCUTは、前述のようにキャビティの幅よりも小さい幅を有する電極1402を有することが留意される。しかしながら、図16Bのピストン構成は代替で、CUTのキャビティと同じ幅またはそれよりも大きい幅を有する電極を有するCUTの一部として形成されてよい。

0126

[00151]図17A〜17Cは、キャビティの下にある電極の幅に一致した幅を有するピストンメンブレンを含む、図15および図16Bのものの代替のCUT設計を製作する非限定的な手法を例示する。

0127

[00152]図17Aに示すように、プロセスは(たとえば、本明細書に記載の任意の適切な処理工程を用いて)CMOSウェハとモノリシックに統合されたメンブレン1704で封止された封止キャビティ1702を有する構造で開始してよい。電極1706がキャビティの下に設けられてよい。接点1312が前述の手法で形成されてよい。絶縁層1708がメンブレン1704と接点1312との上部上側に堆積されてよい。絶縁層1708はSiO2または他の適切な絶縁材料であってよい。

0128

[00153]図17Bに示すように、絶縁層1708はパターニングされてよく、次いで層1710がメンブレン1704の上側に堆積されてよい。層1710はいくつかの実施形態においてパッシベーション層として機能してよく、またSi3N4または他の適切なパッシベーション材料で形成されてよい。

0129

[00154]図17Cに示すように、層1710は次いで、パッシベーション接点1712とピストン1714とを形成するために適切にパターニングされてよい。層1710はそれがパッシベーション接点1712の絶縁層1708を完全に覆う、すなわち層1710がメンブレン1704の上面まで延下するように、パターニングされてよいことが見られ得る。この手法で、層1710は湿気が絶縁層1708を通過して接点1312を害する(たとえば、腐食させる)のを防止することができる。

0130

[00155] 前述のように、いくつかの実施形態において、プロセスは、ピストンメンブレンが最初に転写ウェハ上に形成され、低温ウェハボンディングによりCMOSウェハとモノリシックに統合される、ピストンメンブレンを有するCUTを製作するために提供される。この手法で形成され、かつメンブレンへの上側電気接点を有するCUTの非限定的な例が図18A〜18Eに関連して記載される。

0131

[00156]図18Aに示すように、そのようなCUTを製作するためのプロセスは、CMOSウェハ1801を図2Aの転写ウェハ201に関して前述したようなものと同じ層のいくつかを有する(すなわち、層132、134、202、および204を有するが、138を欠く)転写ウェハ1803とウェハ接合することにより開始してよい。CMOSウェハは電極1805と側壁1807とを含んでよく、その後者は例示の非限定的な実施形態において、絶縁層1809および1811により形成されてよい。ウェハボンディングは、CMOSウェハ上のシリコン回路などの構造を保持するのに適した低温接合プロセスであってよく、また封止キャビティ1813を作製してよい。図示のように、本実施形態において、電極1805の幅W5はキャビティ1813の幅W2よりも小さくてよい。

0132

[00157]ベース層132、絶縁層134、および層204は、そのような除去に関して前述した手法のうちのいずれかで転写ウェハ1803から除去されてよい。次いで図18Bに示すように、たとえば第2の金属化層108に関連して前述した構造を有する金属層1802が堆積されてよい。

0133

[00158]図18Cに示すように、金属層1802は接点1804を形成するようにパターニングされてよく、絶縁層(たとえば、SiO2)1806が堆積されてよい。

0134

[00159]図18Dに示すように、絶縁層1806はパターニングされてよく、次いで層1808がパッシベーション層として堆積されてよい。いくつかの実施形態において、層1808はSi3N4であってよいが、他の材料が使用されてもよい。図18Eに示すように、層1808はそれがピストン202に接触し、それにより層1806の残りの部分を完全に覆うような手法でパターニングされてよい。この手法で、層1808は湿気が絶縁層1806を通過して接点1804を害する(たとえば、腐食させる)のを防止することができる。

0135

[00160]図19A〜19Bは、ピストン幅がCUTのキャビティ下の電極の幅と一致したピストンメンブレンを有するCUTを製作するためのプロセスを例示する。図19Aに示すように、プロセスは、キャビティ下方の電極1902がより狭くてよいことを除き図16Aに関連して前述したものと類似の構造で開始してよい。

0136

[00161]図19Bに示すように、層1314および1316は、電極1902の幅W4と同じまたは実質的に同じ幅W3を有するピストン1904を形成するようにパターニングされてよい。

0137

[00162] 前述のように、いくつかの実施形態においてCUTはメンブレンストッパを含んでよい。メンブレンストッパはいくつかの実施形態においてCUTのキャビティの底に位置決めされてよい。CUTのメンブレンの上側の電気接点を持つようなCUTの非限定的な例が図20A〜20Iと関連して示される。

0138

[00163]図20Aに示すように、プロセスは、絶縁層2004により覆われる電極2002を含むCMOSウェハで開始してよい。エッチングが次いで図20Bに示すように、側壁またはスペーサ2008を有するキャビティ2006を形成するように行われてよい。

0139

[00164] 続いて図20Cでは、絶縁層2010が堆積されてよい。絶縁層2010はSiO2または任意の他の適切な絶縁材料であってよい。絶縁層2010は図20Dに示すように、キャビティ2006内にメンブレンストッパ2012を形成するようにパターニングされてよい。

0140

[00165]図20Eに示すように、絶縁層(たとえば、SiO2)2014が堆積されてよい。絶縁層2014は、CUT(図20Iに示す)のメンブレンが底付く場合に、電気的短絡を防止するように作用してよい。しかしながら、メンブレンストッパ2012自体が絶縁材料で形成されてよいので、絶縁層2014はいくつかの実施形態において省略されてよい。

0141

[00166]絶縁層2014の堆積後、CMOSウェハは平坦化されてよく(たとえば、CMPを用いて)、表面はウェハボンディングのために調製されてよい。したがって、絶縁層2014は側壁2008の頂部から除去されてよい。

0142

[00167]図20Fに示すように、ウェハボンディングが次いで、CMOSウェハを図7Gに関連して前述した種類の転写ウェハ711(たとえば、ベースシリコン基板と、埋め込み酸化物層と、いくつかの実施形態において単結晶シリコン、ポリシリコンまたはアモルファスシリコンで形成されたシリコンメンブレン層とを有する多層ウェハ)と接合するように行われてよい。ウェハボンディングプロセスは、CMOSウェハ上のCMOS構造(たとえば、IC)を保持するために低温プロセス(たとえば、450℃未満)であってよい。ウェハボンディングプロセスは封止キャビティ2026という結果になってよい。

0143

[00168]図20Gに示すように、ベース層132と絶縁層134とが除去されてよく(本明細書で前述した、そのような層を除去するための技法のうちのいずれかを用いて)、金属化層2016が堆積されてよい。金属化層2016はいくつかの実施形態において第2の金属化層108と同じ構造を有してよいが、代替の構成が可能である。

0144

[00169]図20Hに示すように、金属化層2016は接点2018を形成するようにパターニングされてよく、層2020および2022が堆積されてよい。いくつかの実施形態において、層2020および2022はパッシベーション層として働いてよく、またそれぞれSiO2およびSi3N4で形成されてよい。

0145

[00170]図20Iに示すように、層2020および2022は、CUTのメンブレンの上側にパッシベーション接点2024を生成するようにパターニングされてよい。パッシベーション接点2024はメンブレンに電気信号を印加するおよび/またはそこから電気信号を受信するために使用されてよい。動作に際して、メンブレンは振動時にメンブレンストッパ2012と接触してよい。メンブレンストッパ2012はメンブレンストッパに関して前述した手法でCUTの周波数挙動を変更してよい。

0146

[00171]図21A〜21Fは、メンブレンストッパとCUTのメンブレンへの上側電気接点とを有するCUTを製作するための代替のプロセスを例示する。本実施形態において、メンブレンストッパはCUTのキャビティの底によりもむしろCUTのメンブレンの下側にあってよい。

0147

[00172] プロセスは図21Aに示すように、ウェハボンディングのために調製されたCMOSウェハで開始してよい。CMOSウェハは、側壁またはスペーサ2106を画定するようにパターニングされた絶縁層2104に形成されたキャビティ2102を有してよい。第2の絶縁層2108が電極2110を覆ってよい。

0148

[00173]図21Bに示すようにCMOSウェハは、メンブレンストッパ2112を形成するパターニングされた絶縁層を有する転写ウェハに接合されてよい。接合は図21Cに示すように封止キャビティ2122という結果になってよい。

0149

[00174]図21Cに示すように、ベース層132と絶縁層134とが除去されてよく、メンブレン2114が残る。

0150

[00175] 次いで電気接点2116が、たとえば金属化層を堆積させてパターニングすることにより、図21Dに示すようにメンブレン2114の上側に形成されてよい。続いて図21Eでは、電気接点2116をパッシベートするためにパッシベーション層2118が堆積されてパターニングされてよい。パッシベーション層2118はいくつかの実施形態においてSiO2で形成されてよい。

0151

[00176]図21Fでは、たとえばSi3N4で形成された第2のパッシベーション層が電気接点2116上に堆積されてパターニングされてよい。

0152

[00177] したがって図21FのCUTは、メンブレンへの上側電気接点を持つメンブレンの底側のメンブレンストッパを含んでよい。CUTを形成するためのプロセスは低温処理のみを含んでよく、したがってICなど、CMOSウェハ上に形成された構造を保持する。

0153

[00178] 本明細書に記載の構造は、たとえば超音波撮像用途および/またはHIFU用途における超音波振動子としての使用に適する様々な寸法を有してよい。たとえば、キャビティサイズ(たとえば、幅、またはより一般的には開口サイズ、および深さ)は所望の周波数特性を提供する任意の適切な値をとってよい。メンブレンおよびピストンメンブレンは同様に任意の適切な値をとってよい。いくつかの実施形態において、寸法は、CUTを低電圧動作に適合させるように選択されてよく、したがって低電圧CMOSICとのそれらの統合を容易にするが、すべての実施形態がこの点で限定されるのではない。たとえば高電圧設計も、たとえばCUTがHIFUを提供するために動作する状況では、使用されてよい。低電圧動作用に設計されると、CUTはたとえば、70Vよりも低く、50Vよりも低く、30Vよりも低く、20Vよりも低く、10Vよりも低く、2Vと60Vの間で、10Vと30Vの間で、15Vと25Vとの間で、それらの範囲内の任意の電圧で、または任意の他の適切な電圧で動作するのに適切な寸法を有してよい。これらのより低電圧での動作は、少なくとも部分的にはメンブレンをこれらのより低電圧で適切に撓むように十分に薄くすることにより、可能にされてよい。本出願の実施形態で達成可能なメンブレン厚の非限定的な例がさらに以下に記述される。

0154

[00179] 非限定的な例として、本明細書に記載のようなCUTのキャビティが有してよい幅、またはより一般的には開口は、およそ5ミクロンとおよそ500ミクロンとの間、およそ20ミクロンとおよそ100ミクロンとの間、およそ30ミクロン、およそ40ミクロン、およそ50ミクロン、その間の任意の幅もしくは幅の範囲、または任意の他の適切な幅である。いくつかの実施形態において、幅は、間隙率、すなわち、周囲の構造により占有される領域の量と比較したキャビティにより占有される領域の量を最大化するように選択されてよい。

0155

[00180] 本明細書に記載のCUTのキャビティは任意の適切な深さを有してよく、たとえば、およそ0.05ミクロンとおよそ10ミクロンとの間、およそ0.1ミクロンとおよそ5ミクロンとの間、およそ0.5ミクロンとおよそ1.5ミクロンとの間、その間の任意の深さもしくは深さの範囲、または任意の他の適切な深さである。いくつかの実施形態において、キャビティ寸法および/またはキャビティの上を覆う任意のメンブレンのメンブレン厚はメンブレンの周波数挙動に影響を与えかねず、したがって所望の周波数挙動(たとえば、メンブレンの所望の共振周波数)を提供するように選択されてよい。たとえば、およそ20kHzとおよそ200MHzとの間、およそ1MHzとおよそ10MHzとの間、およそ2MHzとおよそ5MHzとの間、およそ50kHzとおよそ200kHzとの間、およそ2.5MHz、およそ4MHz、その間の任意の周波数もしくは周波数の範囲、または任意の他の適切な周波数の中心共振周波数を持つ超音波振動子を有することがいくつかの実施形態において望まれる場合がある。たとえば、例として医用撮像や材料分析のため、または様々な動作周波数が望まれる場合がある他の理由で、空気、ガス、水、または他の環境でデバイスを使用することが望まれる場合がある。キャビティおよび/またはメンブレンの寸法は適宜選択されてよい。

0156

[00181] 本明細書に記載のようなCUTは任意の適切なメンブレン厚を有してよい。たとえば、本明細書に記載のメンブレンが有してよい厚さ(たとえば、対応するキャビティの深さに略平行な方向に測定されるような)は、100ミクロンよりも小さく、50ミクロンよりも小さく、40ミクロンよりも小さく、30ミクロンよりも小さく、20ミクロンよりも小さく、10ミクロンよりも小さく、5ミクロンよりも小さく、1ミクロンよりも小さく、0.1ミクロンよりも小さく、その間の任意の厚さの範囲、または任意の他の適切な厚さである。厚さは、メンブレンの所望の共振周波数などのメンブレンの所望の音響挙動に基づいて、いくつかの実施形態において選択されてよい。

0157

[00182]ピストンメンブレンが形成される場合、ピストンメンブレンの中央および外側部分は任意の適切な厚さと任意の適切な厚さ比を有してよい。いくつかの実施形態において、メンブレンの外側部分(メンブレンをCMOSウェハに接続する)は可能な限り薄くされてよい(たとえば、非限定的な例としておよそ50nmとおよそ100nmとの間)。ピストンメンブレンの中央部分は、メンブレンに関して前述したものに応じて任意の厚さを有してよい。いくつかの実施形態において、ピストンメンブレンの外側および中央部分の両方は、およそ1ミクロンとおよそ100ミクロンとの間、およそ10ミクロンとおよそ50ミクロンとの間、そのような範囲での任意の値、または任意の他の適切な値の厚さを有してよい。

0158

[00183] 前述のように、本出願の態様は、回路が振動子下方に設けられる、CMOS回路と統合された超音波振動子セルを提供する。図26は、図1Kの超音波振動子を用いて、そのようなデバイスの非限定的な例を例示する。

0159

[00184] 図示のように、デバイス2600は、図1Kの超音波振動子に加えて、集積回路2602を含んでよい。集積回路はCMOSウェハのベース層102に形成されてよい。たとえば、ベース層はバルクシリコン層であってよく、集積回路は1つまたは複数の能動シリコン回路素子(たとえば、シリコン内にドープされたソースおよびドレイン領域を有するMOSトランジスタ)、コンデンサ抵抗器、または他の回路部品を含んでよい。集積回路2602は、送信および/または受信モードで超音波振動子を動作させるのに適したものにすることができる。

0160

[00185] 図示のように、電極116と接点118の両方が集積回路2602に接続されてよい。電極116は、たとえばベース層102内のMOSトランジスタのドープされたソース/ドレイン端子に直接接触してよい例示のビア2604により接続されてよい。接点118は、いくつかの実施形態においてビアであってよい導電性ライン2606により集積回路2602に接続されてよい。電極116と接点118から集積回路2602に接続する他の手法も可能である。

0161

[00186] 前述のように、かつ図26に示すように、いくつかの実施形態において、CUTのメンブレンに対して全体的接続よりもむしろ局所的接続が行われてよい。たとえば接点118は、例示のCUTのメンブレンへの局所的接続を提供する。そのような局所的接続は、局所的接続により提供される他の潜在的な利益の中で、メンブレンにバイアスを印加する際の不要な電気的挙動(たとえば、長い信号線で発生し得る不要な静電容量)を軽減する点で有益であってよい。

0162

[00187] いくつかの態様において、CUTのメンブレンはバイアスを印加されてよく、いくつかのそのような実施形態において、接点118はバイアス信号を供給するために使用されてよい。そのような状況では、接点118は所望のバイアスレベルを提供または維持するためのコンデンサ(図示せず)を介して集積回路2602に接続されてよい。他のバイアス構成も可能である。

0163

[00188] いくつかの実施形態において、電極116は駆動されてよく、したがって集積回路2602は電極を駆動するために適切に接続されてよい。いくつかの実施形態において、メンブレンよりもむしろ、電極116がバイアスを印加されてよい。

0164

[00189] したがって、超音波振動子に関して様々な動作シナリオが可能であることが認識されるべきである。集積回路2602は、メンブレンの駆動、電極116の駆動、または他の動作モードを含む様々な動作モードを可能にするために、適切な回路(たとえば、スイッチング回路、コンデンサなど)を含んでよい。

0165

[00190]転写ウェハの様々な例が、様々な実施形態と共に用いるために本明細書に記載されてきた。いくつかの実施形態において、従来のSOIウェハが使用されてよく、これはハンドル層、埋め込み酸化物層、および単結晶シリコン層としてシリコンバルクウェハを有する。しかしながら前述のように、いくつかの実施形態は、ポリシリコンまたはアモルファスシリコン層を有する転写ウェハを含む、代替の種類の転写ウェハを実装する。転写ウェハは、高品質回路を支持するためのシリコン層を提供するために使用されるよりもむしろ、メンブレン、ピストン、および/またはメンブレンストッパを形成するために使用されてよいので、本出願人らは、高品質単結晶シリコン層はすべての実施形態において使用される必要はないことを認識した。むしろ前述のように、メンブレン、ピストン、およびメンブレンストッパはポリシリコン、アモルファスシリコン、酸化物、TiN、または他の適切な材料で形成されてよい。したがって出願人らは、そのような材料を有する転写ウェハがいくつかの実施形態において従来のSOIウェハの代わりに実装されてよいこと、およびそのような代替の種類の転写ウェハが、従来のSOIウェハを形成するために必要とされるよりも有意に少ない労力とコストで製作され得ることを認識した。したがって、そのような比較的単純な多層転写ウェハの使用がCUTの生産を有意に単純化することができ、またCUTの費用効果的な大規模生産を可能にすることができる。

0166

[00191] 本明細書に記載の転写ウェハの一部の製作の仕方の非限定的な例がここで記載される。たとえば、転写ウェハ131が層136としてポリシリコン(たとえば、ドープされたポリシリコン)またはアモルファスシリコンを有する実施形態において、転写ウェハは、ベース層132としてシリコンバルクウェハから始めて、次いで絶縁層134としてSiO2の層を堆積させ、次いでポリシリコンまたはアモルファスシリコンを堆積させて製作してよい。次に、層138(たとえば、TiN)が堆積されてよい。これらの工程を行うことは、従来のSOIウェハを形成するために使用されるものよりも必要とする精度が有意に低くてよく、したがってこの手法で転写ウェハ131を製作することは、CUTを形成するための全体的なプロセスを単純化し、そのコストを低減し得る。

0167

[00192]図23A〜23Dは、本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する、図9Aおよび図18Aの転写ウェハ1803を製作するためのプロセスシーケンスを例示する。

0168

[00193]ベース層132(たとえば、シリコン)から始まり、図23Aに示すように、絶縁層134(たとえば、SiO2)が堆積されてよく、続いて層2302の堆積となる。層2302は前述のピストン202の一部を形成してよく、したがってピストンのために望まれる材料で作製されてよい。たとえば、層2302はいくつかの実施形態においてドープされたポリシリコンであってよく、またはいくつかの実施形態においてアモルファスシリコンであってよい。

0169

[00194]図23Bに示すように、層2302がパターニングされてよく、前述の層204が堆積されてよい。層204は、TEOSまたは他の適切な絶縁材料により形成されたSiO2などの絶縁材料であってよい。CMPが行われてよく、ウェハが平坦化されてよい。

0170

[00195] 次いで図23Cに示すように、層2304が堆積されてよい。層2304はピストン202の一部を形成してよく、したがってピストンのために望まれる材料で形成されてよい。たとえば、層2302はいくつかの実施形態においてドープされたポリシリコンであってよく、またはいくつかの実施形態においてアモルファスシリコンであってよい。次いでCMPが行われてよい。

0171

[00196]図23Cに例示する処理の段階で、ピストン202を構成する層2302および2304は適所にある。しかしながら、二層間の水平線により反映されるように、それらは別工程で堆積されているので、それらは一体の本体を画定はしない。したがって、ピストン202が一体の本体を表す転写ウェハ1803を実現するために、アニールが行われてよく、したがって図23Dに示すような最終転写ウェハ1803が生成される。アニールは低温アニールである必要はないが、そうであってもよく、というのも、転写ウェハは本明細書に記載のCMOSウェハとは別に製作され、したがって転写ウェハの製作は、CMOSウェハ上で行われたならばCMOS回路に損傷を与えるであろう温度での処理工程を含んでよいためである。その上、転写ウェハ1803を形成するための記載の工程は、従来のSOIウェハを形成するために必要とされるものと比較して比較的に単純であることが認識されるべきである。

0172

[00197]任意選択により、図23Dに示す転写ウェハ1803は前述の層138(たとえば、TiN)を堆積させることによりさらに処理されて、図2Aの転写ウェハ201を生成してよい。

0173

[00198]図24A〜24Bは、本出願の非限定的な実施形態に係る、メンブレンストッパを有する、図21Bに示す種類の転写ウェハを製作するためのプロセスシーケンスを例示する。ベース層132(たとえば、シリコン)から始まり、絶縁層134(たとえば、SiO2)が堆積されてよい。次いで前述の層136が堆積されてよい。絶縁層2402が次いで図24Aの構造を生成するように堆積されてよい。絶縁層2402はSiO2であってよく、またTEOSまたは他の適切な堆積方法により形成されてよい。

0174

[00199]図24Bに示すように、絶縁層2402はメンブレンストッパ2112を形成するようにパターニングされてよい。したがって、図24Bに示す種類の転写ウェハの製作は、層136が単結晶シリコンではない実施形態において、従来のSOIウェハの製作と比較して比較的に単純であってよいことが認識されるべきである。

0175

[00200]図25A〜25Bは、本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する。転写ウェハは図4Aに関連して前述した種類であってよい。

0176

[00201]ベース層132はバルクシリコンであってよい。絶縁層134(たとえば、SiO2)がシリコン上に堆積されてよい。次いで層402が絶縁層134上に堆積されてよい。いくつかの実施形態において、層402はポリシリコンまたはアモルファスシリコンであってよいが、単結晶シリコンがいくつかの実施形態において使用されてよい。次に、層404が図25Aに示す構造を提供するように堆積されてよい。

0177

[00202] 続いて図25Bに示すように、層404はピストン構成を提供するようにパターニングされてよい。したがって、例示の転写ウェハは比較的単純な堆積およびエッチング工程により製作されてよく、また層402が単結晶シリコンではない実施形態において、従来のSOIウェハの製作と比較して製作が比較的単純であってよいことが認識されるべきである。

0178

[00203] 上記の説明は、単純化の目的で、単一のCUTとその形成に焦点を当ててきた。しかしながら、本出願の様々な態様は単一のCUTに限定されないことが認識されるべきである。むしろ、本明細書に開示の方法はウェハレベルで行われてよく、したがって本明細書に記載の種類のCUTを複数製作するために使用されてよく、すなわち本出願の態様はCUTのウェハレベルの処理を提供する。たとえば、単一の基板(たとえば、単一のCMOSウェハ)は数十、数百、数千、数万、数十万、または数百万のCUTが内部に形成されてよい。

0179

[00204] 本出願の態様によれば、本明細書に記載のCUTは完全なレチクルを用いて製作されてよい。そのような能力は、単一チップ上の多数のCUTの製作を容易にし得る。

0180

[00205] その上、本出願の態様は、これまでに達成可能であったよりも多数の所与チップ面積当たりの超音波振動子を提供し得る。ここまで記載のように、本出願の態様は、従来可能であったよりも小さい超音波振動子の形成を提供する。本出願の態様に係るメンブレンのために使用されてよい多種多様な種類の材料のため、および本明細書に記載の転写ウェハからメンブレンが形成されてよい手法のため、メンブレンは従来の超音波振動子のものよりも(たとえば、従来のCMUTよりも)薄くされてよい。振動子挙動はメンブレン厚とキャビティサイズ(たとえば、振動子開口)との間の関係に少なくとも部分的に依存してよいので、より薄いメンブレンを作製することは、これまでに可能であったよりも小さな振動子を作製可能にし得る。したがって、これまでに可能であったよりも多くの振動子が単一のチップ上に作成され得る。

0181

[00206] 複数のCUTが形成される場合、それらは所望のデバイスを形成するために様々な手法で電気的に相互接続されてよい。単一のCUTは本明細書でセルと呼ばれてよい。いくつかの実施形態において、複数のCUTは要素を形成するように相互接続されてよく、すなわち要素は1つまたは複数のCUTセルを含んでよい。セルおよび/または要素は、たとえば、超音波撮像および/またはHIFUのために動作可能な超音波振動子配置を形成するように適切に配置されて電気的に接続されてよい。したがって、たとえばセルおよび/または要素は、超音波撮像および/またはHIFUデバイスに所望の周波数挙動(たとえば、帯域幅、中心周波数など)を提供するように適切に配置されて電気的に接続されてよい。マルチセル要素へのCUTセルのグルーピングまたは接続は、いくつかの実施形態において、CMOSウェハのICへのCUTの適切な接続を通じて達成されてよい。

0182

[00207] 様々な態様と実施形態が、内部に形成されたICを有する、モノリシックに統合された超音波振動子およびCMOSウェハを提供するものであると記載されてきたが、すべての態様と実施形態がこの点で限定されるのではない。たとえば本出願のいくつかの態様は、フリップチップ接合およびマルチチップ構成にも適用されてよい。たとえば、メンブレンの底側に電気的に接触させることは、フリップチップ接合構成で行われてよい。他の態様も非モノリシックデバイスに適用されてよい。

0183

[00208] 本出願の態様は1つまたは複数の利益を提供してよく、そのうちのいくつかが前述されている。ここで記述されるのはそのような利益のいくつかの非限定的な例である。すべての態様と実施形態が必ずしもここで記述される利益のうちのすべてを提供するわけではないことが認識されるべきである。さらには、本出願の態様はここで記述されるものへの付加の利益を提供してよいことが認識されるべきである。

0184

[00209] 本出願の態様は、モノリシックに統合された超音波振動子とCMOS構造(たとえば、CMOS IC)の形成に適した製造プロセスを提供する。少なくともいくつかの実施形態において、プロセスは実行が比較的安価であってよく、また多量の超音波振動子に拡張可能であってよい。本出願の態様は、低電圧CMOSICに関連して動作するための適切なサイズの超音波振動子を製造するためのプロセスを提供する。本出願の態様は、様々な構成の超音波振動子を作製するための堅牢なプロセスを提供する。他の利益も本出願の1つまたは複数の態様に従って提供され得る。

0185

[00210] このように本出願の技術のいくつかの態様と実施形態を記述してきたが、当業者には様々な変更、修正、および改良が容易に想起されることが認識されるべきである。そのような変更、修正、および改良は、本出願に記載の技術の精神および範囲内であると意図される。たとえば当業者は、機能を行うためかつ/または結果および/もしくは本明細書に記載の利点のうちの1つまたは複数を得るための種々の他の手段および/または構造を容易に想定し、そのような変形および/または修正の各々は本明細書に記載の実施形態の範囲内であると考えられる。当業者は、本明細書に記載の特定の実施形態に対する多くの等価物を認識する、または通常程度の実験のみを用いて確認することができるであろう。したがって、上記の実施形態は単に例として提示されること、および添付の特許請求の範囲およびその均等物の範囲内で、発明の実施形態は具体的に記載した以外の方法で実施されてよいことが理解されるべきである。加えて、本明細書に記載の2つ以上の特徴、システム物品、材料、キット、および/または方法の任意の組み合わせは、そのような特徴、システム、物品、材料、キット、および/または方法が互いに矛盾しない限り、本開示の範囲内に含まれる。

0186

[00211] 上述の実施形態は多数の方法のうちのいずれかで実装できる。プロセスまたは方法の性能に関係する本出願の1つまたは複数の態様と実施形態は、そのプロセスまたは方法を行う、またはその性能を制御するためにデバイス(たとえば、コンピュータプロセッサ、または他のデバイス)により実行可能なプログラム命令を活用してよい。この点で、様々な発明の概念は、1つまたは複数のコンピュータまたは他のプロセッサ上で実行されると、上述の様々な実施形態のうちの1つまたは複数を実装する方法を実施する1つまたは複数のプログラムで符号化されたコンピュータ可読記憶媒体(または複数のコンピュータ可読記憶媒体)(たとえば、コンピュータメモリ、1つまたは複数のフロッピーディスクコンパクトディスク光ディスク磁気テープフラッシュメモリフィールドプログラマブルゲートアレイもしくは他の半導体デバイス回路構成、または他の有形コンピュータ記憶媒体)として具現化されてよい。1つまたは複数のコンピュータ可読媒体は、その上に記憶された1つまたは複数のプログラムが、上述の態様の様々なものを実装するために、1つまたは複数の異なるコンピュータまたは他のプロセッサ上にロードされ得るように、可搬型であり得る。いくつかの実施形態において、コンピュータ可読媒体は、非一時的な媒体であってよい。

0187

[00212] 用語「プログラム」または「ソフトウェア」は、コンピュータまたは他のプロセッサを上述のような様々な態様を実装するようにプログラムするために利用され得る、任意の種類のコンピュータコードまたはコンピュータ実行可能命令のセットを指すために本明細書中で一般的な意味で使用される。加えて、一態様によれば、実行されると本出願の方法を実施する1つまたは複数のコンピュータプログラムは、単一のコンピュータまたはプロセッサ上に常駐する必要はなく、本出願の様々な態様を実装するために多数の異なるコンピュータまたはプロセッサ間モジュール方式で分散されてよいことが認識されるべきである。

0188

[00213]コンピュータ実行可能命令は、1つまたは複数のコンピュータまたは他のデバイスにより実行されるプログラムモジュールなどの多くの形態であってよい。一般にプログラムモジュールは、特定のタスクを実施するかまたは特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含む。プログラムモジュールの機能は典型的に、様々な実施形態において望まれるように組み合わされるかまたは分散されてよい。

0189

[00214] またデータ構造は、任意の適切な形態のコンピュータ可読媒体に記憶されてよい。例証を簡単にするため、データ構造は、データ構造内の位置を介して関連するフィールドを有することが示されてよい。そのような関係は同様に、フィールド間の関係を伝えるコンピュータ可読媒体内の位置をフィールドのための記憶領域に割り当てることにより達成されてよい。しかしながら、任意の適切な機構が、ポインタ、タグ、またはデータ要素間の関係を確立する他の機構の使用を含め、データ構造のフィールドの情報間の関係を確立するために使用されてよい。

0190

[00215]ソフトウェアで実装される場合、ソフトウェアコードは、単一のコンピュータに設けられようと複数のコンピュータ間で分散されようと、任意の適切なプロセッサまたはプロセッサの集合上で実行され得る。

0191

[00216] さらには、コンピュータは、非限定的な例としては、ラックマウントコンピュータ、デスクトップコンピュータラップトップコンピュータ、またはタブレットコンピュータのような多数の形態のうちのいずれかで具現化されてよいことが認識されるべきである。加えて、コンピュータは、携帯情報端末(PDA)、スマートフォンまたは任意の他の適切な携帯用または固定型電子デバイスを含め、一般にはコンピュータとみなされないものの適切な処理能力を持つデバイスに埋め込まれてよい。

0192

[00217] また、コンピュータは1つまたは複数の入出力デバイスを有してよい。これらのデバイスは、とりわけユーザインタフェースを提示するために使用され得る。ユーザインタフェースを提供するために使用され得る出力デバイスの例は、出力の視覚提示のためのプリンタまたはディスプレイスクリーン、および出力の可聴提示のためのスピーカまたは他の音声発生デバイスを含む。ユーザインタフェースのために使用され得る入力デバイスの例は、キーボード、ならびにマウスタッチパッド、およびデジタル化タブレットなどのポインティングデバイスを含む。別の例として、コンピュータは音声認識を介してまたは他の可聴フォーマット入力情報を受信してよい。

0193

[00218] そのようなコンピュータは、ローカルエリアネットワークまたは企業ネットワークなどのワイドエリアネットワーク、およびインテリジェントネットワーク(IN)またはインターネットを含む、任意の好適な形態の1つまたは複数のネットワークにより相互接続されてよい。そのようなネットワークは任意の適切な技術に基づいてよく、任意の適切なプロトコルに従って動作してよく、また無線ネットワークまたは有線ネットワークを含んでよい。

0194

[00219] また記載のように、いくつかの態様は1つまたは複数の方法として具現化されてよい。方法の一部として行われる行為は、任意の適切な様式で順序付けされてよい。したがって実施形態は、例示的な実施形態では一連の行為として示されるとしても、いくつかの行為を同時に行うことを含め、行為が例示とは異なる順序で行われるように構成されてよい。

0195

[00220] すべての定義は、本明細書で定義されて使用される場合、辞書の定義、参照により組み込まれる文書における定義、および/または定義された用語の通常の意味を支配すると理解されるべきである。

0196

[00221]不定詞「a(ある1つ)」および「an(ある1つ)」は、本明細書および特許請求の範囲において使用される場合、明確にそうではないと示されない限り、「少なくとも1つ」を意味すると理解されるべきである。

0197

[00222]「and/or(および/または)」は、本明細書および特許請求の範囲において使用される場合、そのように結合される要素、すなわち、いくつかの場合に接続的に存在し、他の場合に離接的に存在する要素の「either or both(いずれか一方または両方)」を意味すると理解されるべきである。「および/または」で列記される複数の要素は同様に、すなわち、そのように結合される要素の「one or more(1つまたは複数)」と解釈されるべきである。「および/または」節により具体的に識別されるもの以外の要素は、具体的に識別される要素に関連するかまたは関連しないかを問わず、任意選択により存在してよい。したがって非限定的な例として、「Aおよび/またはB」への言及は、「comprising(備える)」などのオープンエンド言語と併用される場合、一実施形態において、Aのみ(任意選択によりB以外の要素を含む)、別の実施形態において、Bのみ(任意選択によりA以外の要素を含む)、さらに別の実施形態において、AとBの両方(任意選択により他の要素を含む)、などを表し得る。

0198

[00223] 本明細書および特許請求の範囲において使用される場合、1つまたは複数の要素の列記に関する句「at least one(少なくとも1つ)」は、要素の列記内の要素のうちの任意の1つまたは複数から選択される少なくとも1つの要素を意味するが、必ずしも要素の列記内に具体的に列記されるあらゆる要素のうちの少なくとも1つを含むわけではなく、かつ要素の列記内の要素の任意の組み合わせを除外するわけでもないと理解されるべきである。この定義はまた、句「少なくとも1つ」の対象となる要素の列記内に具体的に識別される要素以外の要素が、具体的に識別される要素に関連するかまたは関連しないかを問わず、任意選択により存在してよいことを認める。したがって非限定的な例として、「at least one of A and B(AおよびBの少なくとも1つ)」(または同等に、「at least one of A or B(AまたはBの少なくとも1つ)」、または同等に、「at least one of A and/or B(Aおよび/またはBの少なくとも1つ)」)は、一実施形態において、少なくとも1つの、任意選択により2つ以上のAでありBは存在しない(さらに任意選択によりB以外の要素を含む)、別の実施形態において、少なくとも1つの、任意選択により2つ以上のBでありAは存在しない(さらに任意選択によりA以外の要素を含む)、さらに別の実施形態において、少なくとも1つの、任意選択により2つ以上のA、かつ少なくとも1つの、任意選択により2つ以上のB(さらに任意選択により他の要素を含む)、などを表し得る。

0199

[00224] また、本明細書で使用される語法および術語は説明のためであり、限定的とみなされるべきではない。本明細書での「including(含む)」、「comprising(備える)」、「having(有する)」、「containing(含有する)」、「involving(伴う)」、およびその変形の使用は、その後に列記される項目およびその均等物、ならびに追加の項目を包含することを意味する。

0200

[00225] 特許請求の範囲、および上記明細書において、「comprising(備える)」、「including(含む)」、「carrying(運ぶ)」、「having(有する)」、「containing(含有する)」、「involving(伴う)」、「holding(保持する)」、「composed of(構成される)」などのすべての移行句はオープンエンドである、すなわち、含むがこれらに限定されないことを意味すると理解されるべきである。移行句「consisting of(から成る)」と「consisting essentially of(から本質的に成る)」のみがそれぞれクローズドセミクローズドの移行句であるべきである。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社日立製作所の「 超音波診断装置及びその動作方法」が 公開されました。( 2020/04/30)

    【課題】超音波診断装置において、開口サイズを小さくして音響パワーを低減しても良好な空間分解能を確保できるようにする。【解決手段】送信ビーム方位ごとに第1送受信と第2送受信とが実行される。第1送受信では... 詳細

  • 株式会社日立製作所の「 超音波プローブ及びその製造方法」が 公開されました。( 2020/04/30)

    【課題】超音波プローブにおいて、基板の反りを抑制し、また、基板で生じる応力から基板内の配線を保護する。【解決手段】基板66及び信号処理デバイス68のはんだ付けの際に、それらによって構成されるデバイスモ... 詳細

  • 新日本無線株式会社の「 MEMS素子」が 公開されました。( 2020/04/30)

    【課題】MEMS素子のハンドル基板に力が加わった場合でも特性変動の少ないMEMS素子を提供する。【解決手段】変形可能な連結部材6を介してハンドル基板1上に可動電極膜5を配置する構造とし、熱収縮等により... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ