図面 (/)

技術 半導体装置の製造方法及び半導体装置の評価方法

出願人 信越半導体株式会社
発明者 大槻剛中杉直竹野博鈴木克佳
出願日 2016年7月26日 (4年4ヶ月経過) 出願番号 2016-145979
公開日 2018年2月1日 (2年9ヶ月経過) 公開番号 2018-018872
状態 特許登録済
技術分野 再結晶化技術 半導体等の試験・測定 アニール 絶縁ゲート型電界効果トランジスタ
主要キーワード 構造端 回復状況 形成角度 RCA洗浄 微細半導体 側壁角 再結晶化速度 回復熱処理
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年2月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

Fin構造部イオン注入し、回復熱処理を行う際、Fin構造部への欠陥導入を防ぐことができる半導体装置の製造方法を提供する。

解決手段

半導体シリコン基板上に、Fin構造部を形成し、該Fin構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Fin構造部のシリコン再結晶化する半導体装置の製造方法であって、形成するFin構造部の側壁半導体シリコンの{111}面の端面が現れないようにFin構造部を加工することを特徴とする半導体装置の製造方法。

概要

背景

イオン注入技術は各種トランジスタをはじめとする半導体部品の製造において非常に重要な手法である。しかし、これはドーパントとなる注入元素イオン化して加速し、シリコン注入する手法であるため、加速されたイオンによるシリコンへのダメージが発生する。このダメージ回避のために種々の手法が検討されているが、基本はダメージを受けたシリコンの結合(例えばアモルファス化したシリコン)を再構成単結晶化するのに十分な高温熱処理して回復させる手法である。

シリコン基板酸化膜を形成してリソグラフィー工程及びエッチング工程により窓開けを行い、ここにイオン注入にて拡散層を形成する工程で作製される従来の平面構造トランジスタでは、ダメージの回復、すなわち、イオン注入層再結晶化が埋め込み構造の底部と側壁の両端から起こる。

一方、先端品(先端デバイス)で採用されているFin構造では、イオン注入後の再結晶化がFin構造の底部からのみ進むため、双晶などの欠陥が入ることがある(非特許文献1)。Fin構造では従来の埋め込み構造に比べて、イオン注入される領域が非常に小さいこと、及び、柱状構造へ均一にイオン注入するために、従来の埋め込み構造のようにウェーハ垂直方向からだけでなく、斜め方向からも注入を行うことなどの特徴がある。さらに、微細化構造で採用されることから、イオン注入ダメージの回復アニール回復熱処理)が非常に短時間となる傾向がある。このことから示唆されるように、柱状構造(Fin構造)では、イオン注入後のダメージ及び欠陥の回復が不十分になる可能性がある。

また、非特許文献2には、シリコン面方位とFinの形成についての記載がある。ここで、面方位に着目する理由は、電子及び正孔移動度を最適化するためであり、具体的な適応例が非特許文献2にまとめられている。しかしながら、面方位に注目している理由は、あくまでデバイス性能に影響する移動度に関係するためであり、イオン注入等のプロセスに起因した欠陥の発生及び制御については言及されていない。

概要

Fin構造部にイオン注入し、回復熱処理を行う際、Fin構造部への欠陥導入を防ぐことができる半導体装置の製造方法を提供する。半導体シリコン基板上に、Fin構造部を形成し、該Fin構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Fin構造部のシリコンを再結晶化する半導体装置の製造方法であって、形成するFin構造部の側壁に半導体シリコンの{111}面の端面が現れないようにFin構造部を加工することを特徴とする半導体装置の製造方法。

目的

本発明は、上記問題点に鑑みてなされたものであって、Fin構造部にイオン注入し、回復熱処理を行う際、Fin構造部への欠陥導入を抑制することができる半導体装置の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体シリコン基板上に、Fin構造部を形成し、該Fin構造部にイオン注入を行った後、前記半導体シリコン基板に回復熱処理を行い、前記Fin構造部のシリコン再結晶化する半導体装置の製造方法であって、前記形成するFin構造部の側壁に前記半導体シリコンの{111}面の端面が現れないように前記Fin構造部を加工することを特徴とする半導体装置の製造方法。

請求項2

前記形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度が、前記半導体シリコンの{111}面と前記形成するFin構造部の底面のなす角度より小さくなるように前記Fin構造部を形成することを特徴とする請求項1に記載の半導体装置の製造方法。

請求項3

前記半導体シリコン基板の主面の面方位を(100)とし、前記形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度を54.7°未満にすることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。

請求項4

請求項1から請求項3のいずれか一項に記載の半導体装置の製造方法で製造した半導体装置の前記Fin構造部のイオン注入による欠陥を評価する方法であって、前記回復熱処理を550℃以上650℃以下の温度範囲で時間を変えて行い、該回復熱処理後に前記Fin構造部の断面をTEMで観察することにより、前記再結晶化の進行過程におけるイオン注入による欠陥の評価を行うことを特徴とする半導体装置の評価方法

技術分野

0001

本発明は、半導体装置の製造方法及び評価方法に関し、特には、Fin構造を有する半導体装置の製造方法及びその半導体装置の製造方法で製造した半導体装置の評価方法に関する。

背景技術

0002

イオン注入技術は各種トランジスタをはじめとする半導体部品の製造において非常に重要な手法である。しかし、これはドーパントとなる注入元素イオン化して加速し、シリコン注入する手法であるため、加速されたイオンによるシリコンへのダメージが発生する。このダメージ回避のために種々の手法が検討されているが、基本はダメージを受けたシリコンの結合(例えばアモルファス化したシリコン)を再構成単結晶化するのに十分な高温熱処理して回復させる手法である。

0003

シリコン基板酸化膜を形成してリソグラフィー工程及びエッチング工程により窓開けを行い、ここにイオン注入にて拡散層を形成する工程で作製される従来の平面構造トランジスタでは、ダメージの回復、すなわち、イオン注入層再結晶化が埋め込み構造の底部と側壁の両端から起こる。

0004

一方、先端品(先端デバイス)で採用されているFin構造では、イオン注入後の再結晶化がFin構造の底部からのみ進むため、双晶などの欠陥が入ることがある(非特許文献1)。Fin構造では従来の埋め込み構造に比べて、イオン注入される領域が非常に小さいこと、及び、柱状構造へ均一にイオン注入するために、従来の埋め込み構造のようにウェーハ垂直方向からだけでなく、斜め方向からも注入を行うことなどの特徴がある。さらに、微細化構造で採用されることから、イオン注入ダメージの回復アニール回復熱処理)が非常に短時間となる傾向がある。このことから示唆されるように、柱状構造(Fin構造)では、イオン注入後のダメージ及び欠陥の回復が不十分になる可能性がある。

0005

また、非特許文献2には、シリコン面方位とFinの形成についての記載がある。ここで、面方位に着目する理由は、電子及び正孔移動度を最適化するためであり、具体的な適応例が非特許文献2にまとめられている。しかしながら、面方位に注目している理由は、あくまでデバイス性能に影響する移動度に関係するためであり、イオン注入等のプロセスに起因した欠陥の発生及び制御については言及されていない。

先行技術

0006

Ext. Abs. the 13th International Workshop on Junction Technology 2013, p22
Edited by J. −P. Colinge, “FinFETs and Other Multi−Gate Transistors”, Springer (2008), p61
M. Tamura and M. Horiuchi : “Lattice Defects in High−dose As Implantation into Localized Si Area”, Jpn. J. Appl., Phys., 27, 2209−2217 (1988).

発明が解決しようとする課題

0007

電子及び正孔の移動度が高いほど、素子としての性能は向上が期待できる。非特許文献2には、面方位と移動度の関係について言及されており、Fin形成角度(方向)を変えることで素子の性能を向上する方法について言及されている。ウェーハを回転させる(Fin構造の延在する方向の結晶方位を変える)ことにより、Fin構造部内の欠陥を回避する方法では、欠陥は回避できても、キャリアの移動度を考慮した場合に、この移動度が犠牲になる可能性がある。

0008

さらに、上記のウェーハを回転させる方法においては、図6に示すように、ウェーハを回転させても(Fin構造部の延在する方向を回転させても)Fin構造部の端部(四隅)には{111}面が存在し、欠陥存在率を低下させることはできても、完全になくすことは原理的に大変難しい。特に微細化が進むことで、Fin構造部の端部の欠陥の影響度合いが大きくなることが考えられる。なお、図6(a1)−(a4)は、Fin構造部の延在する方向がノッチ11の方向に対して垂直の場合を示してあり、図6(b1)−(b3)はFin構造部の延在する方向がノッチ11の方向に対して45°回転している場合を示している。ここで、図6(a1)及び(b1)はノッチ11の方向とFin構造部(図ではL&Sと表記)の延在する方向の関係を示す図である。また、図6(a2)、(a3)、(a4)、(b2)及び(b3)はFin構造部に現れうる面方位を示す図である。

0009

本発明は、上記問題点に鑑みてなされたものであって、Fin構造部にイオン注入し、回復熱処理を行う際、Fin構造部への欠陥導入を抑制することができる半導体装置の製造方法を提供することを目的とする。また、本発明は、Fin構造部内のイオン注入欠陥の回復過程を正確に評価することができる半導体装置の評価方法を提供することを目的とする。

課題を解決するための手段

0010

上記目的を達成するために、本発明は、半導体シリコン基板上に、Fin構造部を形成し、該Fin構造部にイオン注入を行った後、前記半導体シリコン基板に回復熱処理を行い、前記Fin構造部のシリコンを再結晶化する半導体装置の製造方法であって、
前記形成するFin構造部の側壁に前記半導体シリコンの{111}面の端面が現れないように前記Fin構造部を加工することを特徴とする半導体装置の製造方法を提供する。

0011

このように、形成するFin構造部の側壁に半導体シリコンの{111}面の端面が現れないようにFin構造部を加工することで、Fin構造部内に生じるイオン注入後の残留ダメージによる欠陥を低減することができる。

0012

このとき、前記形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度が、前記半導体シリコンの{111}面と前記形成するFin構造部の底面のなす角度より小さくなるように前記Fin構造部を形成することが好ましい。

0013

半導体シリコンの{111}面と形成するFin構造部の底面のなす角度は、使用する半導体シリコン基板の面方位から簡単に理論的に求めることができる。このような角度より小さい角度でFin構造部の側壁と底面のなす角度を設定すれば、Fin構造部内に生じるイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。

0014

また、前記半導体シリコン基板の主面の面方位を(100)とし、前記形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度を54.7°未満にすることが好ましい。

0015

一般的に使用されている主面の面方位が(100)の半導体シリコン基板において、このような角度でFin構造部の側壁を形成すれば、Fin構造部内のイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。

0016

また、上記目的を達成するために、本発明は、前記半導体装置の製造方法で製造した半導体装置の前記Fin構造部のイオン注入による欠陥を評価する方法であって、
前記回復熱処理を550℃以上650℃以下の温度範囲で時間を変えて行い、該回復熱処理後に前記Fin構造部の断面をTEMで観察することにより、前記再結晶化の進行過程におけるイオン注入による欠陥の評価を行うことを特徴とする半導体装置の評価方法を提供する。

0017

このような半導体装置の評価方法であれば、Fin構造部の結晶性回復の過程回復速度のばらつきに起因する欠陥が生じないので、イオン注入欠陥の回復過程を正確に評価することが可能になる。

発明の効果

0018

本発明の半導体装置の製造方法によれば、先端デバイスで採用されるFin構造において、イオン注入後の残留ダメージによる欠陥発生を防ぐことが可能になり、微細半導体プロセスの構築を実現することができる。また、本発明の半導体装置の評価方法によれば、イオン注入欠陥の回復過程を正確に評価することができる。

図面の簡単な説明

0019

本発明の半導体装置の製造方法及び評価方法のフローを示す概略図である。
L&Sとイオン注入の方向の関係を示す概略図である。
側壁角を54°としたときの、回復熱処理後のFin構造部の断面TEM写真図3(b)は図3(a)の部分拡大像)である(実施例)。
イオン注入直後のFin構造部の断面のTEM写真である。
側壁角を85°としたときの、回復熱処理後のFin構造部の断面TEM写真(図5(b)は図5(a)の部分拡大像)である(比較例)。
Fin構造での{111}面状態を示す模式図である。

0020

以下、本発明について、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

0021

本発明者らは、Fin構造端部に残留するイオン注入欠陥(半導体シリコン基板上に、Fin構造部を形成し、そのFin構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Fin構造部のシリコンを再結晶化する際にFin構造部の端部に残留する双晶をはじめとしたイオン注入欠陥)は、回復熱処理の過程で形成されたもので、Fin構造部における結晶性の回復速度の違いが原因になっていると推定した。ここで、Fin構造部はノッチが形成されている(110)方向を基準として、平行方向または垂直方向に延在するように形成されているのが一般的である。

0022

この面方位依存については、主面にMOS構造を形成したときの界面準位密度と関係があり、(111)面は界面準位が多くなり、チャネル移動度が低下する問題があり、(100)ウェーハを採用してきた経緯がある(例えば、非特許文献2など)。この場合、回復熱処理におけるFin構造部の再結晶化は<111>軸方向に成長する。

0023

この<111>軸方向の結晶性の回復は(111)面全体の結晶性が回復してから次の(111)面の結晶性が回復するファセット成長機構となる。このとき、Fin構造部の温度分布が不均一な熱環境では、(111)面全体の結晶性の回復が終了しない状態で次の(111)面の結晶性の回復が開始してしまい、結晶性が完全に回復しない状態で結晶成長(結晶性の回復)が進んでしまう。その結果、Fin構造部にイオン注入欠陥(イオン注入後の残留ダメージによる欠陥)が残留しやすくなると本発明者らは推定した。そして、Fin構造部において<111>軸方向に結晶成長をしないようにすれば、イオン注入欠陥の残留を防止することができることを見出し、本発明を完成させた。特には、(100)ウェーハを使用した場合では、Fin構造部の側壁角(形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度)を54.7°未満とすることで、(111)面がFin構造部内に生じるのを回避し、イオン注入欠陥の残留を防止することができる。

0024

次に、本発明の半導体装置の製造方法及び評価方法について、図1を参照して詳細に説明する。本発明の半導体装置の製造方法は、半導体シリコン基板上に、上に凸形状を有するFin構造部を形成し(図1のA)、そのFin構造部にイオン注入を行った(図1のB)後に、半導体シリコン基板に回復熱処理を行い(図1のC)、Fin構造部のシリコンを再結晶化する半導体装置の製造方法である。本発明は、図1のAの工程において、形成するFin構造部の側壁に半導体シリコンの{111}面の端面が現れないようにFin構造部を加工する。このようにFin構造部を加工することで、Fin構造部内に生じるイオン注入後の残留ダメージによる欠陥を低減することができる。すなわち、イオン注入によって注入領域がアモルファス化し、その後の回復熱処理において、アモルファス化したシリコンが単結晶化するときに、特に面密度の大きい(111)面の端面が側壁部に生じないようにすることで、再結晶化速度の違いによる欠陥形成を防ぐことが可能になる。

0025

また、工程Aにおいて、形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度が、半導体シリコンの{111}面と形成するFin構造部の底面のなす角度より小さくなるようにFin構造部を形成することが好ましい。半導体シリコンの{111}面と形成するFin構造部の底面のなす角度は、使用する半導体シリコン基板の面方位から理論的に簡単に求めることができる。このような角度より小さい角度でFin構造部の側壁と底面のなす角度を設定すれば、Fin構造部内に生じるイオン注入後の残留ダメージによる欠陥を確実に低減することができる。また、このようなFin構造部は容易に形成できる。

0026

また、前記半導体シリコン基板の主面の面方位を(100)とし、前記形成するFin構造部の側壁と該形成するFin構造部の底面のなす角度を54.7°未満にすることが好ましい。一般的に使用されている主面の面方位が(100)の半導体シリコン基板において、このような角度でFin構造部の側壁を形成すれば、Fin構造部内のイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。

0027

具体的には、以下の手順により、上述したFin構造部の形成、イオン注入、及び回復熱処理を行うことができる。まず、主面が(100)でノッチが(110)方向に形成されている半導体シリコン基板を用意し、フォトリソグラフィーを行った後に、ドライエッチングを行い、シリコン基板上に柱状の構造(Fin構造部)を形成する。この際に、Fin構造部の側壁に(111)面の端面が現れないように、側壁角を54.7°未満となるように加工する。次に、この柱状構造にイオン注入を行うが、従来の正面(真上)からだけでなく、柱状構造の側壁へもドーパントを注入する必要があることから、鉛直方向から45°傾けた角度から柱状構造の左右の側壁にもイオンを打ち込み、柱状構造全体にドーパントを注入する。その後、欠陥回復と活性化を兼ねたアニール(回復熱処理)を行う。通常のデバイスのアニールでは、FLA(フラッシュランプアニール)のような数ミリ秒という短時間アニールや、RTA(急速加熱・急速冷却熱処理)という数秒のアニールが行われる。このような熱処理を施しても、柱状構造の先端部をはじめ柱状構造内には、側壁角が54.7°以上であれば、イオン注入にて生じた欠陥が残留するが、柱状構造の側壁角を54.7°未満とすると、柱状構造の先端部の欠陥の残留を防止することができる。

0028

イオン注入後は、柱状構造内のシリコンはアモルファスになり、これの再結晶化がイオン注入後のアニールで起こるが、柱状構造では再結晶化の種となる単結晶部が柱状構造の下部にしかなく、回復熱処理によるFin構造部(柱状構造)の再結晶化は下部の単結晶部分から進んでいく。このとき、Fin構造部の内部では再結晶化の速度が異なっていると考えられる(非特許文献3)。そのため、<111>軸方向に成長するとイオン注入欠陥が残留しやすくなる。

0029

これに対し、<111>軸方向に成長させなければ、Fin構造部の内部の再結晶化速度に違いがあったとしても、確実に再結晶化が進むので、イオン注入欠陥の残留を防止することができる。

0030

また、本発明の半導体装置の評価方法は、上述した半導体装置の製造方法で製造した半導体装置のFin構造部のイオン注入による欠陥を評価する方法であり、回復熱処理を550℃以上650℃以下の温度範囲で時間を変えて行い、回復熱処理後にFin構造部の断面をTEM(Transmission Electron Microscope)で観察することにより(図1のD)、再結晶化の進行過程におけるイオン注入による欠陥の評価を行う評価方法である。このような半導体装置の評価方法であれば、Fin構造部の結晶性回復の過程で回復速度のばらつきに起因する欠陥が生じないので、イオン注入欠陥の回復過程を正確に評価することが可能になる。

0031

再結晶化の過程でFin構造部に導入される双晶などの欠陥を評価するために、本発明の半導体装置の製造方法では、従来のシリコン基板への埋め込み拡散ではなく、シリコンの柱状構造へイオン注入を行い、それによりアモルファス化したシリコンを回復熱処理し、再結晶化を行い、その際に、本発明の半導体装置の製造方法を適用する。そして、製造された半導体装置を、550℃から650℃の温度範囲で時間を変えてアニールし、その後、TEM観察を行えば、微細化した最先端プロセスを用いずとも、Fin端部の欠陥挙動を簡便に評価及び検討することが可能である。

0032

このとき、回復熱処理の温度が550℃未満では、再結晶化が進まなくなり、評価が困難になる。また、回復熱処理の温度が650℃を超えると、再結晶化の速度が速くなりすぎて、回復過程を詳細に観察することが困難になる。このように、欠陥挙動の検討のために、アモルファスシリコンが単結晶化する速度を抑える、すなわち、適度に低温でのアニールを行うことで、欠陥挙動をより詳細に調査検討することが可能になる。

0033

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

0034

(実施例)
主面の面方位が(100)で、抵抗率10Ω・cmのボロンドープした直径200mmのシリコン基板を準備した。まず、このシリコン基板にレジストを塗布し、フォトリソグラフィーを行った。このときのノッチ位置は(110)方向であり、L&S(ラインスペースが交互にあるパターン)はそのまま(110)方向に形成した。フォトリソグラフィーにおいてはネガレジストを選択し、ライン&スペースが1.2μmのパターンをシリコン基板の面内に形成した。このレジスト付きウェーハをドライエッチングにてエッチングし、硫酸過酸化水素混合液にてレジストを除去後、RCA洗浄を実施した。このときのドライエッチング条件は、CF4ベースにして圧力3000mTorr(400Pa)、300Wの出力条件とした。

0035

このウェーハに加速電圧加速エネルギー)を450keV、ドーズ量を1×1015atoms/cm2として、AsをL&Sの直上と左右の3方向から打ちこんだ。図2に、シリコン基板10に形成したL&S(柱状構造)とイオン注入の方向の関係を示した。ただし、図2では真上方向のイオン注入は表示を省略してある。

0036

このようにして作製した疑似的なFin構造では、Fin構造部の側壁角が(111)面が露出する角度よりもわずかに小さい54°となった。そして、このシリコン基板を1200℃、10秒、アニール雰囲気N2の条件で、RTA装置を用いてアニールし、欠陥の回復状況を断面TEMにより観察した。その結果を図3(a)及び(b)(図3(b)は(a)の部分拡大像)に示す。図3(a)及び(b)から、本発明の半導体装置の製造方法を適用した場合、Fin構造部には欠陥が存在していないことが分かった。なお、本実施例において、欠陥の評価を行ったのは疑似的なFin構造であり、FinFETそのものではないが、この疑似的なFin構造について得られた結果は、実際のFinFETにおいても得られると考えられる。

0037

(比較例)
主面の面方位が(100)で、抵抗率10Ω・cmのボロンドープした直径200mmのシリコン基板を準備した。まず、このシリコン基板にレジストを塗布し、フォトリソグラフィーを行った。このときのノッチ位置は(110)方向であり、L&Sはそのまま(110)方向に形成した。フォトリソグラフィーにおいてはネガレジストを選択し、ライン&スペースが1.2μmのパターンをシリコン基板の面内に形成した。このレジスト付きウェーハをドライエッチングにてエッチングし、硫酸過酸化水素混合液にてレジストを除去後、RCA洗浄を実施した。このときのドライエッチング条件は、HBrとCl2を1:1として、圧力1200mTorr(160Pa)、300Wの出力条件とした。このウェーハに加速電圧(加速エネルギー)を450keV、ドーズ量を1×1015atoms/cm2としてAsをL&Sの直上と左右の3方向から打ちこんだ。この構造の断面図を図4に示す。図4において、コントラストのついた濃い黒の部分が、As注入によりシリコンがアモルファス化した部分である。

0038

このようにして作製した疑似的なFin構造では、Fin構造部の側壁角が85°となった。そして、このシリコン基板を1200℃、10秒、アニール雰囲気N2の条件で、RTA装置を用いてアニールし、欠陥の回復状況を断面TEMにより観察した。その結果を図5(a)及び(b)(図5(b)は(a)の部分拡大像)に示す。比較例では、Fin構造部の端部に欠陥が残留している様子が観察された。

0039

以上のように、本発明の半導体装置の製造方法を適用した実施例では、回復熱処理を行った後にFin構造部の内部に欠陥は観察されなかった。これに対し、比較例においては欠陥の残留が明瞭に観察された。これらの結果から、本発明の半導体装置の製造方法では、Fin構造部においてイオン注入後の残留ダメージによる欠陥発生を防ぐことができることを確認した。

実施例

0040

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

0041

10…シリコン基板、 11…ノッチ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ