図面 (/)

技術 マイクロストリップ線路の接続構造

出願人 住友電気工業株式会社
発明者 辻晴寿丹後英樹
出願日 2016年7月6日 (3年11ヶ月経過) 出願番号 2016-134474
公開日 2018年1月11日 (2年5ヶ月経過) 公開番号 2018-007149
状態 特許登録済
技術分野 マイクロ波増幅器 ウェーブガイド ウェーブガイドの接合構造 導波管型の結合装置
主要キーワード 高誘電体基板 入力側リード 出力側リード 接続導体パターン 両インダクタ 接続長 接地導体パターン ストリップ導体パターン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年1月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

マイクロストリップ線路の新たな接続構造を提供する。

解決手段

誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。

概要

背景

携帯電話等の無線通信システム基地局装置で用いられる高周波デバイスパッケージ内部には、例えばインピーダンスマッチングを行う整合回路としてマイクロストリップ線路が設けられている。
図7は、従来の高周波デバイスのパッケージ内部を示す平面図であり、図8は、そのパッケージ内部の要部を示す斜視図である。図7及び図8に示すように、パッケージ100内の底面には、比誘電率の低いアルミナ基板111の表面及び裏面にストリップ導体パターン112及び接地導体パターン113を形成したマイクロストリップ線路110が実装されている。

また、パッケージ100内の底面には、例えばフィルタ回路高調波処理回路を構成するために、アルミナ基板111の比誘電率よりも高い比誘電率を有する高誘電体基板121の表面に導体パターン122を形成して構成されるキャパシタ120がマイクロストリップ線路110の近傍位置に実装されている。そして、マイクロストリップ線路110のストリップ導体パターン112は、所定数ボンディングワイヤ130を介してキャパシタ120の導体パターン122に接続されている(特許文献1参照)。

概要

マイクロストリップ線路の新たな接続構造を提供する。低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。

目的

本発明は、このような事情に鑑みてなされたものであり、マイクロストリップ線路の新たな接続構造を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。

請求項2

前記マイクロストリップ線路は整合回路の構成要素である、請求項1に記載のマイクロストリップ線路の接続構造。

請求項3

前記高誘電体基板及び前記導体パターンはキャパシタの構成要素である、請求項1又は請求項2に記載のマイクロストリップ線路の接続構造。

請求項4

前記高誘電体基板には、前記一面に接続導体パターンがさらに形成され、かつ当該一面の反対側となる他面に接地導体パターンが形成されており、前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されている、請求項1〜請求項3のいずれか1項に記載のマイクロストリップ線路の接続構造。

技術分野

0001

本発明は、マイクロストリップ線路接続構造に関する。

背景技術

0002

携帯電話等の無線通信システム基地局装置で用いられる高周波デバイスパッケージ内部には、例えばインピーダンスマッチングを行う整合回路としてマイクロストリップ線路が設けられている。
図7は、従来の高周波デバイスのパッケージ内部を示す平面図であり、図8は、そのパッケージ内部の要部を示す斜視図である。図7及び図8に示すように、パッケージ100内の底面には、比誘電率の低いアルミナ基板111の表面及び裏面にストリップ導体パターン112及び接地導体パターン113を形成したマイクロストリップ線路110が実装されている。

0003

また、パッケージ100内の底面には、例えばフィルタ回路高調波処理回路を構成するために、アルミナ基板111の比誘電率よりも高い比誘電率を有する高誘電体基板121の表面に導体パターン122を形成して構成されるキャパシタ120がマイクロストリップ線路110の近傍位置に実装されている。そして、マイクロストリップ線路110のストリップ導体パターン112は、所定数ボンディングワイヤ130を介してキャパシタ120の導体パターン122に接続されている(特許文献1参照)。

先行技術

0004

特開2000−252765号公報(図11,図12)

発明が解決しようとする課題

0005

近年、マイクロストリップ線路の接続構造として、ボンディングワイヤに代わる新たな接続構造が要望されている。
本発明は、このような事情に鑑みてなされたものであり、マイクロストリップ線路の新たな接続構造を提供することを目的とする。

課題を解決するための手段

0006

本発明の一態様に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造である。

発明の効果

0007

本発明によれば、マイクロストリップ線路の新たな接続構造を提供することができる。

図面の簡単な説明

0008

本発明の第1実施形態に係るマイクロストリップ線路の接続構造を備えた高周波デバイスのパッケージ内部を示す平面図である。
パッケージ内部の要部を示す斜視図である。
パッケージ内部の要部を示す断面図である。
マイクロストリップ線路のストリップ導体パターンとキャパシタの導体パターンとの接続構造を示す斜視図である。
整合回路の等価回路図である。
本発明の第2実施形態に係るマイクロストリップ線路の接続構造を示す断面図である。
従来の高周波デバイスのパッケージ内部を示す平面図である。
従来のパッケージ内部の要部を示す斜視図である。

実施例

0009

[本発明の実施形態の説明]
最初に本発明の実施形態の内容を列記して説明する。
(1)本発明の実施形態に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている。

0010

上記マイクロストリップ線路の接続構造によれば、マイクロストリップ線路のストリップ導体パターンは、低誘電体基板の側面に設けられた導体を介して高誘電体基板側の導体パターンに接続されるので、マイクロストリップ線路のストリップ導体パターンを、ボンディングワイヤを用いることなく高誘電体基板側の導体パターンに接続することができる。

0011

(2)前記マイクロストリップ線路の接続構造において、前記マイクロストリップ線路は整合回路の構成要素であるのが好ましい。この場合、整合回路のストリップ導体パターンを、上記導体を介して高誘電体基板側の導体パターンに接続することができる。

0012

(3)前記マイクロストリップ線路の接続構造において、前記高誘電体基板及び前記導体パターンはキャパシタの構成要素であるのが好ましい。この場合、マイクロストリップ線路のストリップ導体パターンを、上記導体を介してキャパシタの導体パターンに接続することができる。

0013

(4)前記マイクロストリップ線路の接続構造において、前記高誘電体基板には、前記一面に接続導体パターンがさらに形成され、かつ当該一面の反対側となる他面に接地導体パターンが形成されており、前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されているのが好ましい。

0014

この場合、マイクロストリップ線路の接地導体パターンは、高誘電体基板側の接続導体パターン及び接地導体パターンを経由してグランドに接続されるため、低誘電体基板側の接地導体パターンと高誘電体基板側の接続導体パターンとが重なり合う面の容量として高誘電体基板の容量が影響することになる。しかし、高誘電体基板の比誘電率を低誘電体基板の比誘電率よりも十分に大きくしておけば、前記重なり合う面の容量は低誘電体基板の容量と等価になるため、高誘電体基板に低誘電体基板を積層しても、高誘電体基板の容量が影響することはない。
したがって、高誘電体基板に低誘電体基板を積層するという簡単な構造により、低誘電体基板で期待されるマイクロストリップ線路としての機能を維持しながら、当該マイクロストリップ線路のストリップ導体パターンを高誘電体基板側の導体パターンに接続することができる。

0015

[本発明の実施形態の詳細]
以下、本発明の実施形態について添付図面に基づき詳細に説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[第1実施形態]
<全体構成>
図1は、本発明の第1実施形態に係るマイクロストリップ線路の接続構造を備えた高周波デバイスのパッケージ内部を示す平面図である。本実施形態の高周波デバイスは、例えば携帯電話等の無線通信システムの基地局装置において用いられるものである。パッケージ1の底板2には、図中の左右両側に入力側リード3と出力側リード4とが設けられている。

0016

底板2の上面には、例えばインピーダンスマッチングを行う整合回路5が設けられている。整合回路5は、例えばFET型のトランジスタ6と、マイクロストリップ線路7とを備えている。トランジスタ6は、複数のボンディングワイヤ8により入力側リード3に接続されるとともに、複数のボンディングワイヤ9によりマイクロストリップ線路7のストリップ導体パターン12に接続されている。マイクロストリップ線路7のストリップ導体パターン12は、複数のボンディングワイヤ10により出力側リード4に接続されている。

0017

<マイクロストリップ線路>
マイクロストリップ線路7は、低誘電体基板11と、低誘電体基板11の表面(一面)に形成された前記ストリップ導体パターン12と、低誘電体基板11の裏面(他面)に形成された接地導体パターン13(図3参照)とを備えている。
低誘電体基板11は、マイクロストリップ線路7をインダクタとして機能させるために、低い比誘電率を有している。本実施形態の低誘電体基板11は、例えば比誘電率が9.9のアルミナ基板からなる。

0018

ストリップ導体パターン12は、低誘電体基板11の表面に、例えば金属メッキを施して形成されている。ストリップ導体パターン12における、複数のボンディングワイヤ9が接続されるトランジスタ6側の幅(図1の上下方向の長さ)は、各ボンディングワイヤ9の接続長さを短くするために、幅広に形成されている。また、ストリップ導体パターン12における出力側リード4側の幅は、インピーダンスを高くするために、トランジスタ6側の幅よりも幅狭に形成されている。

0019

ストリップ導体パターン12は、低誘電体基板11の表面の図1上下両端部まで延びる一対の接続パターン部12aを有している。各接続パターン部12aは、後述するようにインダクタとして機能するサイドウォール31に接続されている。これにより、接続パターン部12aは、サイドウォール31のインダクタとしての機能が不足する場合に、そのインダクタの一部として機能させることができる。なお、ストリップ導体パターン12は、本実施形態の形状に限定されるものではなく、任意の形状に形成することができる。
接地導体パターン13は、低誘電体基板11の裏面において、低誘電体基板11の長手方向両端部を除く部分に、例えば金属メッキを施して形成されている(図3参照)。

0020

<キャパシタ>
図2は、パッケージ内部の要部を示す斜視図である。また、図3は、その要部を示す断面図である。図2及び図3において、底板2の上面には、例えば整合回路5によりインピーダンスマッチングを行いながらトランジスタ6の高効率動作を実現するためのフィルタ回路や高調波処理回路の一部としてキャパシタ20が実装されている。このキャパシタ20の高誘電体基板21上にマイクロストリップ線路7の低誘電体基板11が積層されている。

0021

キャパシタ20は、底板2の上面に実装された前記高誘電体基板21と、高誘電体基板21の表面(一面)に形成された導体パターン22と、高誘電体基板21の裏面(他面)に形成された接地導体パターン23とで構成されている。本実施形態の導体パターン22は、トランジスタ6(図1参照)から見たインピーダンスのバランスをとるために2個形成されている。なお、導体パターン22の個数は1個だけでもよいし3個以上であってもよい。

0022

高誘電体基板21は、キャパシタ20をコンデンサとして機能させるために、低誘電体基板11の比誘電率よりも高い比誘電率を有している。また、高誘電体基板21の比誘電率は、後述する重なり合う面において高誘電体基板21の容量が影響しないように、低誘電体基板11の比誘電率よりも十分に大きい値であり、好ましくは低誘電体基板11の比誘電率の10倍以上の値である。本実施形態の高誘電体基板21の比誘電率は3000である。

0023

一対の導体パターン22は、高誘電体基板21の表面における長手方向両端部に、例えば金属メッキを施して形成されている。接地導体パターン23は、高誘電体基板21の裏面の全面にわたって、例えば金属メッキを施して形成されている。高誘電体基板21は底板2の上面にはんだ付けにより固定されており、これにより接地導体パターン23はグランドに接続されている。

0024

高誘電体基板21は、低誘電体基板11よりも長手方向に長く形成されており、高誘電体基板21の表面における一対の導体パターン22の間には接続導体パターン24が形成されている。この接続導体パターン24は、高誘電体基板21の表面に、例えば金属メッキを施して形成されている。
高誘電体基板21上には、その接続導体パターン24に低誘電体基板11側の接地導体パターン13を重ね合わせた状態で低誘電体基板11が積層されている。低誘電体基板11の長手方向に延びる側面11aと、高誘電体基板21の長手方向に延びる側面21aとは、はんだ付けにより固定されている。これにより、低誘電体基板11側の接地導体パターン13は、高誘電体基板21側の接続導体パターン24及び接地導体パターン23を介してグランドに接続されている。

0025

<マイクロストリップ線路の接続構造>
図4は、マイクロストリップ線路7のストリップ導体パターン12とキャパシタ20の導体パターン22との接続構造を示す斜視図である。
図3及び図4において、マイクロストリップ線路7の低誘電体基板11は、その長手方向両端部がキャパシタ20の導体パターン22の一部の上方に配置された状態で、キャパシタ20の高誘電体基板21に積層されている(図1も参照)。

0026

マイクロストリップ線路7の低誘電体基板11の長手方向両端において表面及び裏面に接続された側面11bには、当該側面11bに沿ってサイドウォール(導体)31が設けられている。サイドウォール31は、例えば、低誘電体基板11の各側面11bの幅方向中央部において表面側から裏面側に延びて形成された円弧形状の溝部11cの周面全体図4クロスハッチング部分)に、金属メッキを施して形成されている。

0027

サイドウォール31の上端(一端)は、ストリップ導体パターン12の接続パターン部12aの先端部が接続されている。また、サイドウォール31の下端(他端)は、キャパシタ20の導体パターン22に、例えばはんだ付けにより形成された導体接合部32を介して当該導体パターン22に接続されている。なお、サイドウォール31の下端は、マイクロストリップ線路7の接地導体パターン13とは絶縁されている。

0028

これにより、マイクロストリップ線路7のストリップ導体パターン12は、サイドウォール31及び導体接合部32を介してキャパシタ20の導体パターン22に接続されている。
なお、導体31は、サイドウォール以外の他の導電性を有するもの(ボンディングワイヤを除く)を適用してもよい。また、導体接合部32は、はんだ以外に導電性を有するものであれば、他の接合材料を用いて形成されていてもよい。

0029

<整合回路の回路構成
図5は、整合回路5の等価回路図である。図5において、パッケージ1の入力端に接続されたトランジスタ6のドレインには、整合回路5を構成する2つのインダクタ41,42が直列に接続されている。また、トランジスタ6のソースはグランドに接続されている。
インダクタ41は、トランジスタ6とマイクロストリップ線路7とを接続するボンディングワイヤ9(図1参照)がインダクタとして機能するものである。インダクタ42は、マイクロストリップ線路7がインダクタとして機能するものである。

0030

両インダクタ41,42の間には、インダクタ43及びコンデンサ44を互いに直列に接続して構成されるフィルタ回路(高調波処理回路)が並列に接続されている。コンデンサ44の下流側はグランドに接続されている。
インダクタ43は、サイドウォール31がインダクタとして機能するものであり、コンデンサ44はキャパシタ20がコンデンサとして機能するものである。

0031

インダクタ42の下流側にはコンデンサ45が並列に接続されており、コンデンサ45の下流側はグランドに接続されている。このコンデンサ45は、マイクロストリップ線路7の接地導体パターン13とキャパシタ20の接続導体パターン24とが重なり合う面がコンデンサとして機能するものである。

0032

ところで、前記重なり合う面の容量として高誘電体基板21の容量も影響するが、高誘電体基板21の比誘電率は低誘電体基板11の比誘電率の10倍以上であり十分に大きいため、前記重なり合う面の容量は低誘電体基板11の容量と等価になる。以下、この点について証明する。

0033

低誘電体基板11の容量Ca及び、高誘電体基板21の容量Chは、それぞれ下記式(1)及び(2)のように表される。
Ca=εaS/da ・・・(1)
Ch=εhS/dh ・・・(2)
ここで、εaは低誘電体基板11の比誘電率であり、daは低誘電体基板11の厚みである(図2参照)。また、εhは高誘電体基板21の比誘電率であり、dhは高誘電体基板21の厚みである(図2参照)。また、Sは前記重なり合う面の面積である。

0034

前記重なり合う面の容量Cは、下記の式(3)のように表される。

0035

ここで、εh≫εaの関係にあるため、式(3)の(εa/εh)dhは無視できるほど小さい値となる。これにより、式(3)の右辺はεaS/daとなり、上記式(1)の右辺と同じ値となる。したがって、前記重なり合う面の容量Cは、低誘電体基板11の容量Caと等価になる。

0036

<効果について>
以上、本実施形態のマイクロストリップ線路7の接続構造によれば、整合回路5のマイクロストリップ線路7のストリップ導体パターン12は、低誘電体基板11の側面11bに沿って設けられたサイドウォール31を介して、キャパシタ20の導体パターン22に接続されるので、整合回路5のストリップ導体パターン12を、従来のようにボンディングワイヤを用いることなくキャパシタ20の導体パターン22に接続することができる。

0037

また、従来のボンディングワイヤを用いた接続構造では、ボンディングワイヤの長さのばらつきに起因する高周波デバイスの高周波特性にばらつきが生じていたが、本実施形態のボンディングワイヤを用いない接続構造では、前記高周波特性のばらつきを抑制することができる。
また、パッケージ1の底板2には、高誘電体基板21上に低誘電体基板11が積層される構造であるため、従来の接続構造(図7参照)のようにボンディングワイヤを接続するために低誘電体基板と高誘電体基板との間に隙間を設ける必要がない。したがって、本実施形態の接続構造(図1参照)は、従来の接続構造に比べてパッケージ1を小型化することができる。

0038

また、高誘電体基板21に低誘電体基板11が積層されており、低誘電体基板11側の接地導体パターン13は、高誘電体基板21側の接続導体パターン24及び接地導体パターン23を経由してグランドに接続されている。このため、接地導体パターン13と接続導体パターン24とが重なり合う面の容量Cとして高誘電体基板21の容量が影響することになる。しかし、高誘電体基板21の比誘電率は低誘電体基板11の比誘電率よりも十分に大きいため、前記重なり合う面の容量Cは低誘電体基板11の容量Caと等価になるため、高誘電体基板21に低誘電体基板11を積層しても、前記重なり合う面の容量Cとして高誘電体基板21の容量Chが影響することはない。
したがって、高誘電体基板21に低誘電体基板11を積層するという簡単な構造により、低誘電体基板11で期待されるマイクロストリップ線路7としての機能を維持しながら、当該マイクロストリップ線路7のストリップ導体パターン12を高誘電体基板21上の導体パターン22に接続することができる。特に本実施形態は、後述する第2実施形態と比較した場合、より簡単な構造となる。

0039

[第2実施形態]
図6は、本発明の第2実施形態に係るマイクロストリップ線路の接続構造を示す断面図である。本実施形態では、高誘電体基板21の表面に接続導体パターンが形成されておらず、マイクロストリップ線路7の接地導体パターン13が直接、グランドに接続されている点で第1実施形態と相違する。
本実施形態の低誘電体基板11の裏面には、その長手方向の中間部に突出部11dが形成されており、この突出部11dの先端面(図6の下側の面)に、接地導体パターン13が全面にわたって形成されている。

0040

一方、本実施形態の高誘電体基板21には、その長手方向の中間部において厚み方向に貫通する貫通孔21bが形成されている。この貫通孔21bには、低誘電体基板11の突出部11dが高誘電体基板21の表面側から挿入され、パッケージ1の底板2の上面に、はんだ付けにより固定されている。これにより接地導体パターン13はグランドに接続されている。これにより、本実施形態の整合回路5は、第1実施形態の図5に示す等価回路図と同様の回路構成となる。なお、本実施形態の他の構成は、第1実施形態と同様であるため、説明を省略する。

0041

以上、第2実施形態のマイクロストリップ線路7の接続構造においても、整合回路5のマイクロストリップ線路7のストリップ導体パターン12は、低誘電体基板11の側面に沿って設けられたサイドウォール31を介して、キャパシタ20の導体パターン22に接続されるので、整合回路5のストリップ導体パターン12を、従来のようにボンディングワイヤを用いることなくキャパシタ20の導体パターン22に接続することができる。

0042

[その他]
なお、今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
例えば、マイクロストリップ線路は整合回路の構成要素として限定されるものではなく、種々の用途に適用することができる。また、高誘電体基板及びその表面に形成された導体パターンはキャパシタの構成要素として限定されるものではなく、種々の用途に適用することができる。

0043

1パッケージ
2底板
3入力側リード
4出力側リード
5整合回路
6トランジスタ
7マイクロストリップ線路
8ボンディングワイヤ
9 ボンディングワイヤ
10 ボンディングワイヤ
11 低誘電体基板
11a 側面
11b 側面
11c 溝部
11d 突出部
12ストリップ導体パターン
12a接続パターン部
13接地導体パターン
20キャパシタ
21高誘電体基板
21a 側面
21b貫通孔
22導体パターン
23 接地導体パターン
24接続導体パターン
31サイドウォール(導体)
32 導体接合部
41インダクタ
42 インダクタ
43 インダクタ
44コンデンサ
45 コンデンサ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ