図面 (/)

技術 回路基板及び電子装置

出願人 株式会社デンソーウェーブ
発明者 橋本祐
出願日 2016年6月30日 (4年4ヶ月経過) 出願番号 2016-130018
公開日 2018年1月11日 (2年10ヶ月経過) 公開番号 2018-006511
状態 特許登録済
技術分野 プリント板への電気部品等の実装構造
主要キーワード 取付方式 中点付近 基板仕様 非実装領域 情報コードリーダ 各取付穴 四隅付近 最大歪み
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2018年1月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

回路基板表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制し得る構成を提供する。

解決手段

回路基板60では、正方形状(矩形状)の基板面61に表面実装される素子65は、外縁が正方形状(矩形状)となる実装領域66の四辺66a〜66dが、基板面61の四隅において対角に位置する取付穴62a,62c同士を結ぶ直線L1と取付穴62b,62d同士を結ぶ直線L2とのいずれか一方に対して直交するように表面実装される。

概要

背景

筐体内に回路基板が収容されて構成される電子装置において、回路基板上には種々の素子はんだ接続により実装されている。このような構成の電子装置では、落下等によって生じる衝撃によって回路基板が変形することがあり、当該回路基板の変形に追従できずにはんだクラックひび割れ)が発生すると、回路基板において素子への通電不良が生じ、電子装置が動作しなくなる虞がある。特に、例えば、BGA(Ball Grid Array)型のパッケージ形態等の表面実装型の素子では、はんだ接続箇所が多くなるため、この問題が顕著となる。

この問題を解決する回路基板に関する技術として、例えば、下記特許文献1に開示される回路基板が知られている。この回路基板は、第1面に第1部品表面実装されており、この第1部品の実装領域の裏側に位置する第2面の領域の四隅に第2部品をそれぞれ実装することによって、回路基板の剛性を高めて第1部品の保護を図っている。

概要

回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制し得る構成を提供する。回路基板60では、正方形状(矩形状)の基板面61に表面実装される素子65は、外縁が正方形状(矩形状)となる実装領域66の四辺66a〜66dが、基板面61の四隅において対角に位置する取付穴62a,62c同士を結ぶ直線L1と取付穴62b,62d同士を結ぶ直線L2とのいずれか一方に対して直交するように表面実装される。

目的

本発明は、上述した課題を解決するためになされたものであり、その目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

矩形状の基板面に対して外縁が矩形状となる実装領域にて少なくとも1つの素子表面実装されてなる回路基板であって、前記基板面の四隅に相当する位置に、固定用取付部がそれぞれ形成され、前記素子は、前記実装領域の四辺のうちの少なくとも一辺が、対角に位置する前記取付部同士を結ぶ2つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする回路基板。

請求項2

前記素子は、前記実装領域の四辺のそれぞれが、前記2つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする請求項1に記載の回路基板。

請求項3

前記素子は、前記実装領域の四辺のうちの一辺が、4つの前記取付部のうち最も近くに位置する取付部と当該取付部に対して対角に位置する取付部とを結ぶ直線に対して直交するように表面実装されることを特徴とする請求項1又は2に記載の回路基板。

請求項4

前記素子は、前記一辺と前記直線との交点が前記一辺の中点に相当する位置となるように表面実装されることを特徴とする請求項1〜3のいずれか一項に記載の回路基板。

請求項5

前記直線に対して直交する前記一辺と当該一辺に対して最も近くに位置する前記取付部との間には他の素子が実装されることを特徴とする請求項1〜4のいずれか一項に記載の回路基板。

請求項6

2以上の前記素子が、少なくとも前記一辺にて前記2つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする請求項1〜5のいずれか一項に記載の回路基板。

請求項7

前記素子は、BGA型のパッケージ形態であることを特徴とする請求項1〜6のいずれか一項に記載の回路基板。

請求項8

請求項1〜7のいずれか一項に記載の回路基板が筐体に収容されて構成される電子装置であって、前記回路基板は、前記取付部を利用して前記筐体に固定されることを特徴とする電子装置。

技術分野

0001

本発明は、回路基板及び電子装置に関するものである。

背景技術

0002

筐体内に回路基板が収容されて構成される電子装置において、回路基板上には種々の素子はんだ接続により実装されている。このような構成の電子装置では、落下等によって生じる衝撃によって回路基板が変形することがあり、当該回路基板の変形に追従できずにはんだクラックひび割れ)が発生すると、回路基板において素子への通電不良が生じ、電子装置が動作しなくなる虞がある。特に、例えば、BGA(Ball Grid Array)型のパッケージ形態等の表面実装型の素子では、はんだ接続箇所が多くなるため、この問題が顕著となる。

0003

この問題を解決する回路基板に関する技術として、例えば、下記特許文献1に開示される回路基板が知られている。この回路基板は、第1面に第1部品表面実装されており、この第1部品の実装領域の裏側に位置する第2面の領域の四隅に第2部品をそれぞれ実装することによって、回路基板の剛性を高めて第1部品の保護を図っている。

先行技術

0004

特開2013−157939号公報

発明が解決しようとする課題

0005

ところで、上述のように、第1部品の実装領域の裏側に位置する第2面の領域の四隅に第2部品をそれぞれ実装する構成では、他の実装部品等との干渉回路動作保証の観点から、基板仕様等によっては、第2面の上記四隅のそれぞれに第2部品を配置できない可能性がある。また、既に回路設計が完成している回路基板において、上述のように4つの第2部品の実装のために部品配置修正を行う場合には、多大な手間やコストを費やすこととなってしまうため現実的ではない。

0006

また、回路基板上のはんだの耐久性を向上させるために、アンダーフィル材を用いる方法が知られている。すなわち、回路基板と素子との間にアンダーフィル材を充填させてはんだ部分を封止することで、はんだを衝撃から守る構成である。しかしながら、このような構成では、アンダーフィル材を塗布する位置や塗布量を正確に制御しなければ、アンダーフィル材が所望の範囲よりも広がる等によって回路動作の不具合を引き起こす虞がある。また、アンダーフィル材の塗布において、塗布位置や塗布量の正確な制御のために複雑な多くの工程が必要となり、コストの増大につながってしまう問題がある。

0007

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制し得る構成を提供することにある。

課題を解決するための手段

0008

上記目的を達成するため、特許請求の範囲の請求項1に記載の発明は、矩形状の基板面(61,71)に対して外縁が矩形状となる実装領域(66,76,92,94,96)にて少なくとも1つの素子(65,75,91,93,95)が表面実装されてなる回路基板(60,60a,70,80,90)であって、前記基板面の四隅に相当する位置に、固定用の取付部(62a〜62d,72a〜72d)がそれぞれ形成され、前記素子は、前記実装領域の四辺のうちの少なくとも一辺(66a〜66d,76a〜76d,92a〜92d,94a〜94d,96a〜96d)が、対角に位置する前記取付部同士を結ぶ2つの直線(L1,L2)のいずれか一方に対して直交するように表面実装されることを特徴とする。
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

発明の効果

0009

請求項1の発明では、矩形状の基板面に表面実装される素子は、外縁が矩形状となる実装領域の四辺のうちの少なくとも一辺が、基板面の四隅において対角に位置する取付部同士を結ぶ2つの直線のいずれか一方に対して直交するように表面実装される。

0010

これにより、回路基板を収容する筐体に落下衝撃等が作用したために外力が各取付部を介して回路基板に作用する場合であっても、その外力が素子の矩形状の実装領域の一辺に対して垂直に作用する。このため、例えば、上記外力が素子の矩形状の実装領域の角部に作用する場合と比較して、上記外力を実装領域に関して点でなく辺で受けることができることから、外力が分散されて局所的に作用しにくくなるために当該外力を緩和しやすくなる。従って、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。

0011

請求項2の発明では、素子は、実装領域の四辺のそれぞれが、2つの直線のいずれか一方に対して直交するように表面実装される。これにより、どの取付部を介して外力が回路基板に作用する場合であっても、その外力を実装領域に関して点でなく辺で受けて緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。

0012

請求項3の発明では、素子は、実装領域の四辺のうちの一辺が、4つの取付部のうち最も近くに位置する取付部と当該取付部に対して対角に位置する取付部とを結ぶ直線に対して直交するように表面実装される。素子に作用する上記外力は、最も近くに位置する取付部を介して作用する外力が他の取付部を介して作用する外力よりも大きくなりやすいことから、このように大きくなりやすい外力を確実に緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。

0013

請求項4の発明では、素子は、上記一辺と上記直線との交点が当該一辺の中点に相当する位置となるように表面実装されるため、上記外力を実装領域に関して辺で受ける際にその辺の全てを利用して緩和しやすくなるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。

0014

請求項5の発明では、上記直線に対して直交する実装領域の一辺と当該一辺に対して最も近くに位置する取付部との間には他の素子が実装されるため、この取付部を介して作用する外力が上記他の素子により緩和されて上記一辺に伝わることとなる。このように、上記一辺に伝わる前の外力を緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。

0015

請求項6の発明のように、2以上の素子が、少なくとも一辺にて2つの直線のいずれか一方に対して直交するように表面実装される構成であっても、回路基板に表面実装される各素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。

0016

請求項7の発明では、素子のパッケージ形態としてBGAを採用することで、素子の高密度実装を実現しつつ、上記接続部分に関して取付部を介して作用する外力の影響を抑制することができる。

0017

請求項8の発明では、電子装置は、上述のように構成される回路基板が筐体に収容されて構成されており、回路基板は、取付部を利用して筐体に固定される。これにより、回路基板を収容する筐体に対して落下衝撃等が作用したために各取付部を介して外力が回路基板に作用する場合であっても、当該外力を実装領域に関して辺で受けて緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。

図面の簡単な説明

0018

第1実施形態に係る電子装置の構成概要を示す説明図であり、図1(A)は平面図を示し、図1(B)は側面図を示す。
図2(A)は、図1の電子装置の電気的構成を例示するブロック図であり、図2(B)は、図2(A)の無線タグ処理部を概略的に例示するブロック図であり、図2(C)は、図2(A)の情報コード読取部を概略的に例示するブロック図である。
図1の回路基板を概略的に示す平面図である。
図1の回路基板の一部を概略的に示す側面図である。
第1実施形態に係る回路基板に生じる歪みの解析結果を概略的に示す説明図である。
比較例に係る回路基板に生じる歪みの解析結果を概略的に示す説明図である。
第1実施形態の第1変形例に係る回路基板を概略的に示す平面図である。
第1実施形態の第2変形例に係る回路基板を概略的に示す平面図である。
第2実施形態に係る回路基板を概略的に示す平面図である。
第3実施形態に係る回路基板を概略的に示す平面図である。

実施例

0019

[第1実施形態]
以下、本発明に係る回路基板を備える電子装置を具現化した第1実施形態について、図面を参照して説明する。
本実施形態に係る電子装置10は、ユーザによって携帯されて様々な場所で用いられる携帯型の情報端末として構成されており、アンテナを介して送受信される電波を媒介として無線タグ(RFIDタグ)50に記憶されている情報を読み書きする機能に加えて、バーコード二次元コードなどの情報コードを読み取る情報コードリーダとしての機能を兼ね備え、読み取り二方式で行いうる構成となっている。

0020

図1(A),(B)に示すように、電子装置10は、ABS樹脂等の合成樹脂材料により形成される上側ケース11aおよび下側ケース11bが組み付けられて構成される長手状の筐体11によって外郭が形成されている。また、上側ケース11aには、所定の情報を入力する際に操作されるファンクションキーおよびテンキー等のキー操作部25や、所定の情報を表示するための表示部24等が配置されている。また、下側ケース11bには、下方に向けて開口する読取口12が形成されている。

0021

図2(A)に示すように、電子装置10の筐体11内には、電子装置10全体を制御する制御部21が設けられている。この制御部21は、マイコン主体として構成されるものであり、CPU、システムバス入出力インタフェース等を有し、メモリ22とともに情報処理装置を構成している。メモリ22には、無線通信処理等を実行するための所定のプログラム等が制御部21により実行可能に予め格納されている。

0022

また、制御部21には、LED23、表示部24、キー操作部25、バイブレータ26、ブザー27、外部インタフェース28などが接続されている。キー操作部25は、制御部21に対して操作信号を与える構成をなしており、制御部21は、この操作信号を受けて操作信号の内容に応じた動作を行う。また、LED23、表示部24、バイブレータ26およびブザー27は、制御部21によって制御される構成をなしており、それぞれ、制御部21からの指令を受けて動作する。外部インタフェース28は、サーバ等の外部機器との間でネットワーク等を介してデータ通信を行うためのインタフェースとして構成されており、制御部21と協働して通信処理を行う構成をなしている。また、筐体11内には、電源部29が設けられており、この電源部29やバッテリ29aによって制御部21や各種電気部品電力が供給されるようになっている。

0023

また、制御部21には、無線タグ処理部30および情報コード読取部40が接続されている。
まず、無線タグ処理部30について、図2(B)を用いて説明する。
無線タグ処理部30は、アンテナ34および制御部21と協働して無線タグ50との間で電磁波による通信を行ない、無線タグ50に記憶されるデータの読取り、或いは無線タグ50に対するデータの書込みを行なうように機能するものである。この無線タグ処理部30は、公知の電波方式伝送を行う回路として構成されており、図2(B)にて概略的に示すように、送信回路31、受信回路32、整合回路33などを有している。

0024

送信回路31は、キャリア発振器、符号化部、増幅器、送信部フィルタ変調部などによって構成されており、キャリア発振器から所定の周波数キャリア(搬送波)が出力される構成をなしている。また、符号化部は、制御部21に接続されており、当該制御部21より出力される送信データを符号化して変調部に出力している。変調部は、キャリア発振器からのキャリア(搬送波)、及び符号化部からの送信データが入力される部分であり、キャリア発振器より出力されるキャリア(搬送波)に対し、通信対象へのコマンド送信時に符号化部より出力される符号化された送信符号変調信号)によってASK(Amplitude Shift Keying)変調された被変調信号を生成し、増幅器に出力している。増幅器は、入力信号(変調部によって変調された被変調信号)を所定のゲインで増幅し、その増幅信号を送信部フィルタに出力しており、送信部フィルタは、増幅器からの増幅信号をフィルタリングした送信信号を、整合回路33を介してアンテナ34に出力している。このようにしてアンテナ34に送信信号が出力されると、その送信信号が送信電波として当該アンテナ34より外部に放射される。

0025

一方、アンテナ34によって受信された応答信号は、整合回路33を介して受信回路32に入力される。この受信回路32は、受信部フィルタ、増幅器、復調部、二値化処理部、複号化部などによって構成されており、アンテナ34を介して受信された応答信号を受信部フィルタによってフィルタリングした後、増幅器によって増幅し、その増幅信号を復調部によって復調する。そして、その復調された信号波形を二値化処理部によって二値化し、復号化部にて復号化した後、その復号化された信号を受信データとして制御部21に出力している。

0026

次に、情報コード読取部40について、図2(C)を用いて説明する。
情報コード読取部40は、情報コードを光学的に読み取るように機能するもので、図2(C)に示すように、CCDエリアセンサからなる受光センサ43、結像レンズ42、複数個のLEDやレンズ等から構成される照明部41などを備えた構成をなしており、制御部21と協働して読取対象Rに付された情報コードC(バーコードや二次元コード)を読み取るように機能する。

0027

この情報コード読取部40によって読み取りを行う場合、まず、制御部21によって指令を受けた照明部41から照明光Lfが出射され、この照明光Lfが読取口12を通って読取対象Rに照射される。そして、照明光Lfが情報コードCにて反射した反射光Lrは読取口12を通って装置内に取り込まれ、結像レンズ42を通って受光センサ43に受光される。読取口12と受光センサ43との間に配される結像レンズ42は、情報コードCの像を受光センサ43上に結像させる構成をなしており、受光センサ43はこの情報コードCの像に応じた受光信号を出力する。受光センサ43から出力された受光信号は、画像データとしてメモリ22(図2(A))に記憶され、情報コードCに含まれる情報を取得するためのデコード処理に用いられるようになっている。なお、情報コード読取部40には、受光センサ43からの信号を増幅する増幅回路や、その増幅された信号をデジタル信号に変換するAD変換回路等が設けられているがこれらの回路については図示を省略している。

0028

次に、電子装置10に収容される回路基板60について説明する。
回路基板60は、図3に示すように、セラミック材等によって矩形状、より詳しくは正方形状の基板面61を有するように構成されており、四隅に筐体固定用の取付部として設けられる取付穴62a〜62dを利用して、図1(B)に例示するように、筐体11の内側に固定されている。基板面61には、上記制御部21、メモリ22等を実現するため素子65を含めた複数の素子や、抵抗コンデンサ等の電子部品が実装されている。なお、図3では、便宜上、素子65を二点鎖線にて示し、素子65を除く他の素子等の図示を省略している。また、基板面61は、「一面」の一例に相当し得る。

0029

素子65は、例えばICチップとして構成され、BGA(Ball Grid Array)型のパッケージ形態となっており、図4に示すように、基板面61に形成された各パッド(図示略)に対してアレイ状に配置されるはんだボール63を介して電気的に接続される。素子65は、外縁が矩形状、より詳しくは正方形状となる実装領域66の四辺のそれぞれが各取付穴62a〜62dに向かうように基板面61の中央に実装されている。すなわち、実装領域66は、対角に位置する取付穴62aと取付穴62cとを結ぶ直線を直線L1、対角に位置する取付穴62bと取付穴62dとを結ぶ直線を直線L2とするとき、実装領域66の一辺66a及び一辺66cが直線L1とそれぞれ直交し、実装領域66の一辺66b及び一辺66dが直線L2とそれぞれ直交するように、配置されている。

0030

特に、本実施形態では、一辺66aはその中点にて直線L1に直交し、一辺66bはその中点にて直線L2に直交し、一辺66cはその中点にて直線L1に直交し、一辺66dはその中点にて直線L2に直交している。すなわち、素子65は、各一辺66a〜66dと直線L1,L2との交点がその一辺66a〜66dの中点に相当する位置となるように表面実装される。

0031

次に、素子65が実装される回路基板60に衝撃が加わった場合に生じる歪みについて、図5及び図6を参照して説明する。ここで、図5は、素子65のみが基板面61に実装された回路基板60に対して各取付穴62a〜62dを介して所定の外力が作用する場合に、当該回路基板60に生じる歪みの解析結果を示している。なお、所定の外力とは、例えば、回路基板60を収容する筐体11に落下衝撃等が作用したために生じた応力等が想定される。

0032

また、図6は、比較例に係る回路基板100に対して各取付穴62a〜62dを介して上記所定の外力(図5の回路基板60に対して各取付穴62a〜62dを介して作用する外力と同じ外力)が作用する場合に、当該回路基板100に生じる歪みの解析結果を示している。ここで、図6に示す回路基板100は、図5に示す回路基板60に対して、素子65の実装領域66の四隅が各取付穴62a〜62dに向かうように基板面61の中央に実装されて構成されている。すなわち、回路基板100は、従来の回路基板のように、実装領域66の各辺が基板面の外縁に平行となるように構成されている。

0033

図5からわかるように、図5に示す状態の回路基板60に対して各取付穴62a〜62dを介して所定の外力が作用する場合、各取付穴62a〜62dから最短距離となる実装領域66の各一辺66a〜66dの中点付近にて発生する歪みが大きくなりやすい。図5に示す状態の回路基板60では、実装領域66の各一辺66a〜66dの中点付近にて1500με程度の歪が生じ、やや歪みが大きくなっているが、実装領域66の四隅では歪みが小さくなっている。

0034

これは、各取付穴62a〜62dを介して作用する外力が素子65の実装領域66の一辺66a〜66dに対してそれぞれ垂直に作用するため、例えば、上記外力が素子65の実装領域66の角部に作用する場合と比較して、上記外力を実装領域66に関して点でなく辺で受けることができ、その結果、外力が分散されて局所的に作用しにくくなるために当該外力を緩和しやすくなるからである。

0035

一方、図6からわかるように、図6に示す状態の回路基板100に対して各取付穴62a〜62dを介して同じ所定の外力が作用する場合、各取付穴62a〜62dから最短距離となる実装領域66の四隅付近では、3000με程度の歪が生じ、歪みが大きくなっている。このように歪みが大きくなると、はんだ接続部分が回路基板100の変形に追従できなくなる場合があり、このような場合には、その接続部分にクラック等が生じる可能性が有る。

0036

特に、回路基板100では、上記所定の外力を、実装領域66に関して辺でなく角部、すなわち点として受けているため、当該所定の外力が角部にて局所的に作用するので、四隅での歪みが回路基板60にて生じた歪みよりも大きくなっている。すなわち、図5に示す状態の回路基板60では、最大歪みが半分以下に抑制されて、実装領域66周辺での歪みを小さくできるだけでなく、歪みに対して比較的弱い実装領域66の角部における接続部分を好適に保護することができる。

0037

以上説明したように、本実施形態に係る回路基板60では、正方形状(矩形状)の基板面61に表面実装される素子65は、外縁が正方形状(矩形状)となる実装領域66の四辺66a〜66dが、基板面61の四隅において対角に位置する取付穴62a,62c同士を結ぶ直線L1と取付穴62b,62d同士を結ぶ直線L2とのいずれか一方に対して直交するように表面実装される。

0038

そして、電子装置10は、上述のように構成される回路基板60が筐体11に収容されて構成されており、回路基板60は、各取付穴62a〜62dを利用して筐体11に固定される。

0039

これにより、回路基板60を収容する筐体11に落下衝撃等が作用したために外力が各取付穴62a〜62dを介して回路基板60に作用する場合であっても、当該外力を実装領域66に関して辺で受けて緩和できる。従って、回路基板60に表面実装される素子65の接続部分に関して取付穴62a〜62dを介して作用する外力の影響を抑制することができる。

0040

特に、素子65は、実装領域66の四辺66a〜66dのそれぞれが、2つの直線L1,L2のいずれか一方に対して直交するように表面実装される。これにより、どの取付穴62a〜62dを介して外力が回路基板60に作用する場合であっても、その外力を実装領域66に関して点でなく辺で受けて緩和できるので、回路基板60に表面実装される素子65の接続部分に関して取付穴62a〜62dを介して作用する外力の影響を確実に抑制することができる。

0041

さらに、素子65は、一辺66a〜66dと直線L1,L2との交点が当該一辺の中点に相当する位置となるように表面実装されるため、上記外力を実装領域66に関して辺で受ける際にその辺の全てを利用して緩和しやすくなるので、回路基板60に表面実装される素子65の接続部分に関して取付穴62a〜62dを介して作用する外力の影響を確実に抑制することができる。

0042

そして、素子65のパッケージ形態としてBGAを採用することで、素子65の高密度実装を実現しつつ、上記接続部分に関して取付穴62a〜62dを介して作用する外力の影響を抑制することができる。

0043

なお、実装領域66は、一辺66a〜66dのそれぞれが、2つの直線L1,L2のいずれか一方に対して直交するように配置されることに限らず、少なくとも一辺が2つの直線L1,L2のいずれか一方に対して直交するように配置されてもよい。

0044

具体的には、例えば、本実施形態の第1変形例として、図7に示す回路基板60aのように、実装領域66のうちの一辺66a,66cが直線L1に対して直交するように素子65が表面実装されてもよい。この場合、実装領域66のうちの一辺66b,66dは、直線L2に対して直交しない。なお、図7では、便宜上、素子65を二点鎖線にて示し、素子65を除く他の素子等の図示を省略している。

0045

このようにしても、取付穴62aや取付穴62cを介して回路基板60に作用する外力を実装領域66に関して辺で受けて緩和でき、素子65の接続部分に関して取付穴62aや取付穴62cを介して作用する外力の影響を抑制することができる。

0046

特に、本第1変形例では、素子65は、実装領域66の四辺のうちの一辺66aが、4つの取付穴のうち最も近くに位置する取付穴62aと直線L1に対して直交するように表面実装される。素子65に作用する上記外力は、最も近くに位置する取付穴を介して作用する外力が他の取付穴を介して作用する外力よりも大きくなりやすいことから、このように大きくなりやすい外力を確実に緩和できるので、回路基板60に表面実装される素子65の接続部分に関して取付穴を介して作用する外力の影響を確実に抑制することができる。

0047

また、基板面61および素子65の実装領域66の外縁は、ともに正方形状に形成されることに限らず、少なくとも一方が正方形状と異なる矩形状(方形状)、例えば、長方形状に形成されてもよい。この場合、長方形状の基板面に実装される素子は、長方形状の実装領域の四辺のうちの少なくとも一辺が、基板面の四隅において対角に位置する取付部同士を結ぶ2つの直線のいずれか一方に対して直交するように表面実装される。

0048

具体的には、例えば、本実施形態の第2変形例として、図8に示す回路基板70のように、基板面71が長方形状に形成されて、長方形状の実装領域76のうちの一辺76a,76cが取付穴72aと取付穴72cとを結ぶ直線L1に対して直交するように素子75が表面実装されてもよい。この場合、長方形状の実装領域76のうちの一辺76b,76dは、取付穴72bと取付穴72dとを結ぶ直線L2に対して交わるものの直交しない。なお、取付穴72a〜72dは、取付穴62a〜62dと同様に筐体11に固定するための取付部として機能するものである。また、図8では、便宜上、素子75を二点鎖線にて示し、素子75を除く他の素子等の図示を省略している。

0049

このようにしても、取付穴72aや取付穴72cを介して回路基板70に作用する外力を実装領域76に関して辺で受けて緩和でき、素子75の接続部分に関して取付穴72aや取付穴72cを介して作用する外力の影響を抑制することができる。

0050

[第2実施形態]
次に、本発明の第2実施形態に係る回路基板及び電子装置について、図9を用いて説明する。
本第2実施形態では、上記直線L1,L2に対して直交する実装領域66の一辺と取付穴との間に他の素子が実装される点が主に上記第1実施形態と異なる。このため、第1実施形態と実質的に同様の構成部分には同一符号を付して説明を省略する。

0051

本実施形態に係る回路基板80では、図9に示すように、上述した回路基板60に対して、実装領域66の各一辺66a〜66dと取付穴62a〜62dとの間であって各一辺66a〜66dの近傍に、他の素子81a〜81dがそれぞれ実装されている。すなわち、他の素子81a〜81dは、実装領域66の近傍にて直線L1,L2上となるように実装されている。ここで、他の素子81a〜81dは、例えば、SOPであって、基板面61に対して強固なはんだ接合にて実装されている。

0052

このように他の素子81a〜81dが直線L1,L2上に実装されることで、取付穴62a〜62dを介して作用する外力が上記他の素子81a〜81dにより緩和されて各一辺66a〜66dに伝わることとなる。これにより、各一辺66a〜66dに伝わる前の外力を緩和できるので、回路基板60に表面実装される素子65の接続部分に関して取付穴62a〜62dを介して作用する外力の影響を確実に抑制することができる。

0053

なお、各一辺66a〜66dの全てに対して上記他の素子が直線L1,L2上にて実装されて配置されることに限らず、外力の影響を確実に制限したい一辺だけ等、各一辺66a〜66dの一部に対して上記他の素子が直線L1,L2上にて実装されて配置されてもよい。

0054

なお、実装領域の近傍にて直線L1,L2上となるように他の素子が実装される本実施形態の特徴的構成は、他の実施形態や変形例にも適用することができる。

0055

[第3実施形態]
次に、本発明の第3実施形態に係る回路基板及び電子装置について、図10を用いて説明する。
本第3実施形態では、2以上の素子が、一辺にて2つの直線L1,L2のいずれか一方に対して直交するように表面実装される点が主に上記第1実施形態と異なる。このため、第1実施形態と実質的に同様の構成部分には同一符号を付して説明を省略する。

0056

図10に示すように、本実施形態に係る回路基板90では、第1の素子91、第2の素子93、第3の素子95の3つの素子がBGA型のパッケージ形態として、正方形状の基板面61に実装されている。特に、第1の素子91は、外縁が矩形状、より詳しくは正方形状となる第1の実装領域92の一辺92aが取付穴62aに向かうように基板面61に実装されている。このため、第1の実装領域92は、一辺92a及び一辺92cが直線L1と中点にてそれぞれ直交し、一辺92b及び一辺92dは直線L2に直交しないように配置される。また、第2の素子93は、外縁が矩形状、より詳しくは正方形状となる第2の実装領域94の一辺94bが取付穴62bに向かうように基板面61に実装されている。このため、第2の実装領域94は、一辺94b及び一辺94dが直線L2とそれぞれ直交し、一辺94a及び一辺94cは直線L1に直交しないように配置される。また、第3の素子95は、外縁が矩形状、より詳しくは正方形状となる第3の実装領域96の一辺96dが取付穴62dに向かうように基板面61に実装されている。このため、第3の実装領域96は、一辺96b及び一辺96dが直線L2と中点にてそれぞれ直交し、一辺96a及び一辺96cは直線L1に直交しないように配置される。

0057

特に、本実施形態では、図10に示すように、第1の実装領域92と第2の実装領域94とは、一辺92cの一部と一辺94aの一部とが対向して平行となるように配置されており、一辺92cの一部と一辺94aの一部との間に、素子が実装されない第1の非実装領域S1が設けられている。そして、第3の実装領域96は、一辺92cと一辺94aとの双方に平行であって第1の非実装領域S1の中央を通る直線L3上となるように配置されている。

0058

また、第2の実装領域94と第3の実装領域96とは、一辺94dの一部と一辺96bの一部とが直線L1に対して等距離にて対向して平行となるように配置されており、一辺94dの一部と一辺96bの一部との間に、素子が実装されない第2の非実装領域S2が設けられている。そして、第1の実装領域92は、一辺94dと一辺96bとの双方に平行であって第2の非実装領域S2の中央を通る直線L1上となるように配置されている。

0059

このように、各素子91,93,95が、少なくとも一辺にて2つの直線L1,L2のいずれか一方に対して直交するように表面実装される構成であっても、回路基板90に表面実装される各素子91,93,95の接続部分に関して取付穴を介して作用する外力の影響を抑制することができる。

0060

特に、第1の実装領域92及び第2の実装領域94よりも応力の影響を受けやすい第1の非実装領域S1に対して上記直線L3に沿う方向の応力が作用しても、この応力が第3の実装領域96によって抑制される。すなわち、第3の素子95が第1の素子91と第2の素子93との間の第1の非実装領域S1に生じる応力を抑制する補強部材として機能する。また、第2の実装領域94及び第3の実装領域96よりも応力の影響を受けやすい第2の非実装領域S2に対して上記直線L1に沿う方向の応力が作用しても、この応力が第1の実装領域92によって抑制される。すなわち、第1の素子91が第2の素子93と第3の素子95との間の第2の非実装領域S2に生じる応力を抑制する補強部材として機能する。このように、各第1〜第3の素子91,93,95が互いに補強しあう配置となるので、補強部材を別途設けることなく回路基板90の剛性を向上させることができる。

0061

なお、2以上の素子が、一辺にて2つの直線L1,L2のいずれか一方に対して直交するように表面実装される本実施形態の特徴的構成や、各第1〜第3の素子91,93,95が互いに補強しあう配置となる本実施形態の特徴的構成は、他の実施形態や変形例にも適用することができる。

0062

なお、本発明は上記各実施形態に限定されるものではなく、例えば、以下のように具体化してもよい。
(1)本発明は、BGA型のパッケージ形態として構成される素子が表面実装される回路基板に適用されることに限らず、例えば、QFP(Quad Flat Package)型のパッケージ形態として構成される素子等が表面実装される回路基板に適用することができる。このような構成でも、矩形状の基板面に表面実装される素子が、外縁が矩形状となる実装領域の四辺のうちの少なくとも一辺にて、基板面の四隅において対角に位置する取付部同士を結ぶ2つの直線のいずれか一方に対して直交するように表面実装されることで、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。

0063

(2)回路基板60は、取付穴62a〜62dを利用して筐体11に固定されることに限らず、例えば、嵌合やかしめ等、他の取付方式からなり基板面の四隅に形成される取付部を利用して筐体11に固定されてもよい。

0064

(3)本発明に係る回路基板が筐体に収容されて構成される電子装置は、上述したように情報コード等を読み取るための携帯型の情報端末として構成されることに限らず、例えば、携帯電話機スマートフォン等の携帯型情報処理端末として構成されてもよいし、据置型の情報端末等として構成されてもよい。

0065

10…電子装置
60,60a,70,80,90…回路基板
61,71…基板面
62a〜62d,72a〜72d…取付穴(取付部)
65,75,91,93,95…素子
66,76,92,94,96…実装領域
66a〜66d,76a〜76d…一辺
81a〜81d…他の素子
92a〜92d,94a〜94d,96a〜96d…一辺
L1,L2…直線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ