図面 (/)

この項目の情報は公開日時点(2017年11月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題・解決手段

装置は、ICダイ(130)に配置された複数のプログラマブルハードウェア資源(136、250)、およびアナログデジタル変換器ADC)(132)を含む。ADC(132)は、ICダイ(130)の1つまたは複数のアナログパラメータの値を量子化するように構成される。また、本装置は、一組のコンフィギュレーションデータ応答して、プログラマブルハードウェア資源(136、250)をプログラムするように構成されたコンフィギュレーション制御回路(138)を含む。プログラマブルハードウェア資源(136、250)は、コンフィギュレーションデータによって指定された一組の回路実装するように、およびアナログパラメータをサンプリングするためにICダイ(130)のそれぞれのノードにADC(132)を接続するようにプログラムされる。また、本装置は、ADC(132)に結合された、ADC(132)からの1つまたは複数のアナログパラメータの量子化値に基づいて制御信号(124)を生成するように構成されたインタフェース回路(134)を含む。インタフェース回路(134)は、ICダイ(130)の電力端子(122)に結合された電源(110)に制御信号(124)を出力する。

概要

背景

プログラマブル集積回路(IC)は、指定された論理機能を行うようにプログラムすることができるデバイスである。プログラマブルICの一種であるフィールドプログラマブルゲートアレイFPGA)は、典型的には、プログラマブルタイルアレイを含む。これらのプログラマブルタイルは、例えば、入力/出力ブロック(IOB)、設定可能な論理ブロック(CLB)、専用のランダムアクセスメモリブロック(BRAM)、マルチプライヤデジタル信号処理ブロック(DSP)、プロセッサクロックマネージャ遅延ロックループ(DLL)、PCIエクスプレスPCIe)、およびイーサネットなどのバスまたはネットワークインタフェースなどを含むことができる、様々なタイプの論理ブロックを備える。

それぞれのプログラマブルタイルは、典型的には、プログラマブル相互接続部およびプログラマブルロジックの両方を含む。プログラマブル相互接続部は、典型的には、プログラマブル相互接続点(PIP)によって相互に接続された可変長の多数の相互接続線を含む。プログラマブルロジックは、例えば、関数発生装置レジスタ、算術論理などを含むことができるプログラマブル素子を使用して、ユーザ設計ロジック実装する。

プログラマブル相互接続部およびプログラマブルロジックは、典型的には、プログラマブル素子がどのように構成されるかを規定するコンフィギュレーションデータストリームを内部コンフィギュレーションメモリセルにロードすることによってプログラムされる。コンフィギュレーションデータは、メモリ(例えば、外部PROM)から読み込まれ、または外部装置によってFPGAに書き込まれてもよい。その場合、個別のメモリセル集合状態が、FPGAの機能を決定する。

一部のプログラマブルICは、プログラムコードを実行することができる組込み型プロセッサを含む。プロセッサは、総称してICの「プログラマブル回路」とも呼ばれるプログラマブル論理回路およびプログラマブル相互接続回路を含む同じダイの一部として作製されることがある。プロセッサ内部でのプログラムコードの実行は、IC上で利用可能であってもよいプログラマブル回路を「プログラムする」または「構成する」こととは区別可能であることを認識されたい。ICのプログラマブル回路をプログラムする、または構成する行為によって、結果として、プログラマブル回路内部のコンフィギュレーションデータによって指定されるような異なる物理的な回路が実装される。

概要

装置は、ICダイ(130)に配置された複数のプログラマブルハードウェア資源(136、250)、およびアナログデジタル変換器ADC)(132)を含む。ADC(132)は、ICダイ(130)の1つまたは複数のアナログパラメータの値を量子化するように構成される。また、本装置は、一組のコンフィギュレーションデータに応答して、プログラマブルハードウェア資源(136、250)をプログラムするように構成されたコンフィギュレーション制御回路(138)を含む。プログラマブルハードウェア資源(136、250)は、コンフィギュレーションデータによって指定された一組の回路を実装するように、およびアナログパラメータをサンプリングするためにICダイ(130)のそれぞれのノードにADC(132)を接続するようにプログラムされる。また、本装置は、ADC(132)に結合された、ADC(132)からの1つまたは複数のアナログパラメータの量子化値に基づいて制御信号(124)を生成するように構成されたインタフェース回路(134)を含む。インタフェース回路(134)は、ICダイ(130)の電力端子(122)に結合された電源(110)に制御信号(124)を出力する。

目的

アナログ動作パラメータは、オンダイのアナログデジタル変換器(ADC)を使用してサンプリングされ、ICに供給電圧を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

集積回路(IC)ダイに配置された複数のプログラマブルハードウェア資源と、前記ICダイに配置された、前記ICダイの1つまたは複数のアナログパラメータの値を量子化するように構成されたアナログデジタル変換器ADC)と、前記ICダイに配置された、一組のコンフィギュレーションデータ応答して、前記一組のコンフィギュレーションデータによって指定される一組の回路実装するように、および前記1つまたは複数のアナログパラメータをサンプリングするために前記ICダイのそれぞれのノードに前記ADCを接続するように、前記プログラマブルハードウェア資源をプログラムするように構成されたコンフィギュレーション制御回路と、前記ADCに結合された、前記ADCからの前記1つまたは複数のアナログパラメータの量子化値に基づいて制御信号を生成し、前記ICダイの電力端子に結合された電源に前記制御信号を出力するように構成されたインタフェース回路と、を備える、装置。

請求項2

前記ADCが前記ICダイの電力分配ノードの少なくとも1つの電圧を量子化するように構成されている、請求項1に記載の装置。

請求項3

前記インタフェース回路が前記ADCによって量子化された前記電圧とターゲット電圧の差に基づいて前記制御信号を調整するように構成され、配置されている、請求項2に記載の装置。

請求項4

前記インタフェース回路が、異なるターゲット電圧が前記量子化された1つまたは複数のアナログパラメータの異なる値に対して示されているルックアップテーブルから前記ターゲット電圧を決定するように構成されている、請求項3に記載の装置。

請求項5

前記インタフェース回路が、前記ICダイに電源が投入されるのに応答して、かつ前記プログラマブルハードウェア資源をプログラムする前に、前記電力分配ノードの前記電圧の第1の量子化値を記憶し、前記プログラマブルハードウェア資源をプログラムした後に、前記電力分配ノードの前記電圧の第2の量子化値を記憶し、前記第1の量子化値と前記第2の量子化値の差に基づいて前記ターゲット電圧を決定する、ようにさらに構成されている、請求項3に記載の装置。

請求項6

前記インタフェース回路が前記ADCによって量子化された前記電圧を前記ICダイに配置された不揮発性メモリにおいて指定された範囲内に維持するために前記制御信号を調整するように構成され、配置されている、請求項2に記載の装置。

請求項7

前記インタフェース回路が、前記量子化値が前記範囲外であるのに応答して警報信号を生成するように構成されている、請求項6に記載の装置。

請求項8

前記電力端子に結合された前記電源をさらに備える、請求項1に記載の装置。

請求項9

前記電源が前記制御信号に基づいて、前記ICダイの前記電力端子への前記電源によって提供される電圧を調整するように構成されている、請求項8に記載の装置。

請求項10

前記インタフェース回路が前記量子化値の少なくとも1つを前記電源に提供するように構成され、前記電源が前記量子化値の前記少なくとも1つに基づいて、前記ICダイの前記電力端子への前記電源によって提供される電圧を調整するように構成されている、請求項8に記載の装置。

請求項11

前記ICダイの前記1つまたは複数のアナログパラメータが前記ICダイの電力分配ノードの電圧を含む、請求項1に記載の装置。

請求項12

前記ICダイの前記1つまたは複数のアナログパラメータが前記ICダイの入力または出力端子の電圧を含む、請求項1に記載の装置。

請求項13

前記ICダイが温度センサをさらに含み、前記1つまたは複数のアナログパラメータが前記温度センサによって出力されるアナログ温度信号を含む、請求項1に記載の装置。

請求項14

前記インタフェース回路が、前記電源の第1のマスター通信インタフェースに前記制御信号を提供するように構成された第1のスレーブ通信インタフェース、および第2のマスター通信インタフェースを含み、前記装置が、前記ADCに結合された第2のスレーブ通信インタフェース、および前記ADCからの前記1つまたは複数のアナログパラメータの前記量子化値を前記第2のマスター通信インタフェースに提供するように構成された前記第2のマスター通信インタフェースをさらに備える、請求項1に記載の装置。

請求項15

前記第1のスレーブ通信インタフェースが、前記第1のマスター通信インタフェースからのプロンプトを受信するのに応答して前記制御信号を前記電源の前記第1のマスター通信インタフェースに提供するように構成されている、請求項14に記載の装置。

技術分野

0001

本開示は、一般に集積回路、より詳細には集積回路の電力管理に関する。

背景技術

0002

プログラマブル集積回路(IC)は、指定された論理機能を行うようにプログラムすることができるデバイスである。プログラマブルICの一種であるフィールドプログラマブルゲートアレイFPGA)は、典型的には、プログラマブルタイルアレイを含む。これらのプログラマブルタイルは、例えば、入力/出力ブロック(IOB)、設定可能な論理ブロック(CLB)、専用のランダムアクセスメモリブロック(BRAM)、マルチプライヤデジタル信号処理ブロック(DSP)、プロセッサクロックマネージャ遅延ロックループ(DLL)、PCIエクスプレスPCIe)、およびイーサネットなどのバスまたはネットワークインタフェースなどを含むことができる、様々なタイプの論理ブロックを備える。

0003

それぞれのプログラマブルタイルは、典型的には、プログラマブル相互接続部およびプログラマブルロジックの両方を含む。プログラマブル相互接続部は、典型的には、プログラマブル相互接続点(PIP)によって相互に接続された可変長の多数の相互接続線を含む。プログラマブルロジックは、例えば、関数発生装置レジスタ、算術論理などを含むことができるプログラマブル素子を使用して、ユーザ設計ロジック実装する。

0004

プログラマブル相互接続部およびプログラマブルロジックは、典型的には、プログラマブル素子がどのように構成されるかを規定するコンフィギュレーションデータストリームを内部コンフィギュレーションメモリセルにロードすることによってプログラムされる。コンフィギュレーションデータは、メモリ(例えば、外部PROM)から読み込まれ、または外部装置によってFPGAに書き込まれてもよい。その場合、個別のメモリセル集合状態が、FPGAの機能を決定する。

0005

一部のプログラマブルICは、プログラムコードを実行することができる組込み型プロセッサを含む。プロセッサは、総称してICの「プログラマブル回路」とも呼ばれるプログラマブル論理回路およびプログラマブル相互接続回路を含む同じダイの一部として作製されることがある。プロセッサ内部でのプログラムコードの実行は、IC上で利用可能であってもよいプログラマブル回路を「プログラムする」または「構成する」こととは区別可能であることを認識されたい。ICのプログラマブル回路をプログラムする、または構成する行為によって、結果として、プログラマブル回路内部のコンフィギュレーションデータによって指定されるような異なる物理的な回路が実装される。

0006

ICダイに配置された複数のプログラマブルハードウェア資源およびアナログデジタル変換器ADC)を含む装置が開示される。ADCは、ICダイの1つまたは複数のアナログパラメータの値を量子化するように構成される。コンフィギュレーション制御回路も、ICダイに配置されている。一組のコンフィギュレーションデータに応答して、コンフィギュレーション制御回路は、この一組のコンフィギュレーションデータよって指定された一組の回路を実装するようにプログラマブルハードウェア資源をプログラムする。また、コンフィギュレーション制御回路によるプログラミングによって、プログラマブルハードウェア資源は、1つまたは複数のアナログパラメータをサンプリングするために、ICダイのそれぞれのノードにADCを接続する。また、装置は、ADCに結合された、ADCからの1つまたは複数のアナログパラメータの量子化値に基づいて制御信号を生成するように構成されたインタフェース回路を含む。インタフェース回路は、ICダイの電力端子に結合された電源に制御信号を出力する。

0007

マスタースレーブ通信インタフェースの階層的配置を含む装置も開示される。本装置は、第1のダイに配置された、第1のマスター通信インタフェースを含むトップレベル電力管理回路を含む。また、本装置は、1つまたは複数のさらなるダイに配置されたシステムを含む。本システムは、第1のマスター通信インタフェースに通信可能に結合された第1のスレーブ通信インタフェース、および第2のマスター通信インタフェースを有するシステムレベルの電力管理回路を含む。また、本システムは、1つまたは複数のサブシステム回路を含む。本サブシステム回路は、第2のマスター通信インタフェースに通信可能に結合されたそれぞれのスレーブ通信インタフェースを有する。

0008

他の特徴は、以下の発明を実施するための態様および特許請求の範囲を考察することにより認識されるであろう。

0009

開示された回路および装置の様々な態様および特徴は、以下の詳細な説明を精査し、図面を参照することによって明らかになるであろう。

図面の簡単な説明

0010

ICダイの電力を制御するための第1の装置である。
ICダイの電力を制御するための第2の装置である。
ICダイに配置されたADCを使用して、電圧を制御するための第1のプロセスである。
ICダイに配置されたADCを使用して、電圧を制御するための第2のプロセスである。
ICダイに配置されたADCを使用して、電圧を制御するための第3のプロセスである。
1つまたは複数の実装態様両立する、マスタースレーブ通信インタフェースの階層的配置を有する装置である。
1つまたは複数の実装態様による、電力を制御するように構成されてもよいプログラマブルICである。

実施例

0011

以下の説明では、本明細書に提示された具体例を説明するために数多くの具体的な詳細が記載されている。しかしながら、1つまたは複数の他の例および/またはこれらの例の変形形態が以下で与えられるすべての具体的な詳細なしに実践されてもよいことが当業者には明らかなはずである。他の事例では、よく知られている特徴は、本明細書の例の説明を不明瞭にしないために詳細には説明されていない。

0012

集積回路メーカーリソグラフィプロセスにおけるばらつきにより、同一設計の異なるICが、違ったやり方で動作し、様々なプロセス、電圧、および温度(PVT)コーナーで異なる性能を呈することがある。例えば、第1のPVTコーナーで許容できる性能レベルを呈するICが、それにもかかわらず動的に誘発されることがある性能劣化を他のPVTコーナーで呈することがある。電圧スケーリングと呼ばれるプロセスを使用して、所望の性能を実現するために電圧を増加または減少させることがある。例えば、より高速のデバイスは、より低い電圧で指定されたタイミング要求を満たすことができ、より低速のデバイスは、指定されたタイミング要求を実現するためにより高い電圧を必要とすることがある。別の例として、電圧は、ICの動作温度が変わるとともに、所望の性能を維持するために調整されることがある。

0013

動作中に供給電圧ICが呈するアナログ動作パラメータに基づいてこのICを調整する、電力調整のための方法および回路が開示される。アナログ動作パラメータは、オンダイのアナログデジタル変換器(ADC)を使用してサンプリングされ、ICに供給電圧を提供するために使用される電源を調整するようにフィードバック/制御信号を生成するために使用される。電源を介して供給電圧を調整することによって、オンダイのチャージポンプおよび/または電圧レギュレータのために必要とされる回路を低減させる、またはなくすことができる。

0014

一部の実装態様では、装置は、ICダイに配置されたプログラマブルハードウェア資源およびアナログデジタル変換器(ADC)を含む。ADCは、ICダイの1つまたは複数のアナログパラメータの値を量子化するように構成される。また、装置は、一組のコンフィギュレーションデータに応答して、プログラマブルハードウェア資源をプログラムするように構成されたコンフィギュレーション制御回路を含む。プログラマブルハードウェア資源は、コンフィギュレーションデータによって指定された一組の回路を実装するように、およびアナログパラメータをサンプリングするためにICダイのそれぞれのノードにADCを接続するようにプログラムされる。また、装置は、ADCに結合された、ADCからの1つまたは複数のアナログパラメータの量子化値に基づいて制御信号を生成するように構成されたインタフェース回路を含む。インタフェース回路は、ICダイの電力端子に結合された電源に制御信号を出力する。様々な実装態様において、量子化値は、ICダイ上の複数のADCからインタフェースに提供されてもよい。説明を容易にするために、各例は、主にインタフェース回路に量子化値を提供する単一のADCを参照して論じられることがある。

0015

ADCは、例えば、ICの内部ノードもしくはI/O端子の電圧、温度、スイッチング速度、および/またはレイテンシーを含むICの様々なアナログパラメータを量子化するように構成されてもよい。一実装態様において、インタフェース回路は、ADCによって量子化されたアナログパラメータに基づいて1つまたは複数の電力管理機能を行うように構成された論理回路を含む。例えば、インタフェース回路は、エラーを示す、ADCによって量子化されたアナログパラメータに応答してICをリセットする、またはシャットダウンするように構成されてもよい。

0016

別の例として、インタフェース回路は、ADCによって量子化された電圧とターゲット電圧の差に基づいて、電源に出力される制御信号を調整するように構成される。ターゲット電圧は、例えば、不揮発性メモリに、またはコンフィギュレーション制御回路によって受け取られた一組のコンフィギュレーションデータに記憶された値によって示されてもよい。別の例として、インタフェース回路は、量子化されたアナログパラメータの異なる値に対して異なるターゲット電圧が示されているルックアップテーブル(LUT)を使用して、ターゲット電圧を決定してもよい。例えば、LUTは、IC上で測定された様々な温度または電圧に対するターゲット電圧を示すことができる。

0017

一部の実装態様では、インタフェース回路は、ICに提供される電圧を調整し、ADCによって量子化された電圧を所定の電圧範囲内に維持するために、電圧源に提供される制御信号を調整するように構成されてもよい。所定の電圧範囲は、例えば、ICダイに配置された不揮発性メモリにおいて、ICダイに接続された外部メモリにおいて、またはコンフィギュレーション制御回路によって受け取られるコンフィギュレーションデータにおいて指定されてもよい。

0018

一部の実装態様では、インタフェース回路は、所定の電圧範囲外にある量子化された電圧値に応答して様々な動作を行うように構成されてもよい。一例として、範囲外にある量子化値に応答して警報信号が生成されてもよい。別の例として、範囲外にある量子化値に応答してICダイは、ICダイの電力を落とす、またはICをセーフモードに置くことができる。

0019

一部の実装態様では、インタフェース回路は、ICダイ上のIRドロップ補償するために、制御信号を介して、ICに提供される電圧を調整するように構成される。IRドロップは、供給電圧がICの電力分配ネットワーク全域にわたって分配されるときの、供給電圧の電圧ドロップを指す。電力分配ネットワーク全域にわたるIRドロップは、電力分配ネットワークによって電力が供給される回路負荷が増加するとともに、増加することがある。例えば、プログラマブルIC上で、プログラマブルリソースが、コンフィギュレーションデータによって指定された一組の回路を実装するようにプログラムされた後に、IRドロップが増加することがある。

0020

一例示的な実装態様において、インタフェース回路は、ICダイに電源が投入されるのに応答して、かつプログラマブルハードウェア資源をプログラムする前に、電力分配ノードの電圧の第1の量子化値を検索する。プログラマブルハードウェア資源をプログラムした後に、インタフェース回路は、電力分配ノードの電圧の第2の量子化値を検索する。インタフェース回路は、第1の量子化値と第2の量子化値の差に基づいて電源に対するターゲット電圧を決定する。

0021

一部の実装態様では、インタフェース回路は、ADCによって量子化された値などの1つまたは複数の状態パラメータを制御信号に加えて、または制御信号の代わりに電源に通信することができる。電源は、状態パラメータに基づいて、電源によって生成された電圧を調整する論理回路を含んでもよい。例えば、電源は、しきい値を超える状態パラメータによって示されるICの温度に応答してICの電源を切るように構成されてもよい。

0022

異なる実装態様は、ADCとインタフェース回路との間で、およびインタフェース回路と電源との間でデータを通信するために、様々な通信回路および/またはプロトコルを使用することができる。一部の実装態様では、回路は、マスタースレーブ通信インタフェースの階層的配置を使用して通信するように構成される。一例示的な実装態様において、ICダイ上のインタフェース回路は、電源内の第1のマスター通信インタフェースに制御信号を提供するように構成された第1のスレーブ通信インタフェースを含む。また、ICダイ上のインタフェース回路は、第2のマスター通信インタフェースを含む。ICダイ上の第2のスレーブ通信インタフェースは、ADCから第2のマスター通信インタフェースに1つまたは複数のアナログパラメータの量子化値を提供するように構成される。

0023

ここで各図を参照すると、図1は、ICダイの電力を制御するための第1の回路構成を示す。回路構成100は、IC130およびプログラマブル電源110を含む。プログラマブル電源110は、供給電圧120をIC130の電力端子122に供給するように構成されている。IC130は、IC130上の電圧、温度、または1つもしくは複数のサブ回路の状態などの、様々なアナログパラメータを量子化するように構成されたADC132を含む。IC130は、ADC132に通信可能に結合された、ADC132によって量子化されたパラメータ値に基づいて制御信号124を生成するように構成されたインタフェース回路134を含む。インタフェース回路134は、プログラマブル電源110に制御信号124を出力する。制御信号124は、IC130の電源端子に提供される供給電圧120を調整するようにプログラマブル電源110に指示する。

0024

本例では、IC130は、一組のプログラマブルハードウェア資源136およびコンフィギュレーション制御回路138を含む。コンフィギュレーション制御回路138は、一組のコンフィギュレーションデータ140において指定された回路を実装するために、プログラマブルハードウェア資源136をプログラムするように構成されている。一部の実装態様では、プログラマブルハードウェア資源136のプログラミングは、ADC132に1つまたは複数のアナログパラメータ値を送るためにプログラマブルルーティングリソースを構成することもできる。例えば、コンフィギュレーションデータによって、プログラマブルハードウェア資源136は、IC130の特定のノードからADC132に電圧を送ることができる。一部の実装態様では、コンフィギュレーション制御回路138は、制御信号124を生成するために、インタフェース回路134によって使用される機能を指定する、または調整することもできる。

0025

本例では、ADC132およびインタフェース回路134は、プログラマブルハードウェア資源136の組とは別であるとして示されている。しかしながら、一部の実装態様では、ADC132および/またはインタフェース回路134は、プログラマブルハードウェア資源136の組の一部あっても、またはプログラマブルハードウェア資源136のサブセットから実装されてもよい。

0026

図2は、ICダイの電力を制御するための第2の回路構成を示す。回路構成200は、IC230およびプログラマブル電源210を含む。プログラマブル電源210は、入力制御信号224に応答して供給電圧220を生成するように、およびIC230の電力端子222に供給電圧220を供給するように構成されている。IC230は、IC230上の1つまたは複数のサブ回路の電圧、温度、または状態などの、様々なアナログパラメータを量子化するように構成されたADC232を含む。IC230は、ADC232に通信可能に結合された、ADC232によって量子化されたパラメータ値に基づいて制御信号224を生成するように構成されたインタフェース回路234を含む。インタフェース回路234は、プログラマブル電源210に制御信号224を出力する。

0027

本例では、インタフェース回路234は、LUT240を使用して、IC230に対するターゲット電圧を決定するように構成された論理回路236を含む。LUT240は、例えば、ADC232によって量子化されたアナログパラメータの値の様々な組合せに対してそれぞれのターゲット電圧を指定することができる。

0028

代替的にまたは追加として、インタフェース回路234の論理回路236は、ADCによって量子化されたアナログパラメータに基づいて1つまたは複数の電力管理機能を行うように構成されてもよい。例えば、論理回路236は、エラーを示す、ADC232によって量子化されたアナログパラメータに応答してIC230をリセットする、またはシャットダウンするように構成されてもよい。別の例として、論理回路236は、しきい値を超える量子化された温度パラメータに応答して、供給電圧220を低減させるために制御信号224を設定するように構成されてもよい。

0029

本例では、IC230は、一組のコンフィギュレーションデータ254において指定された回路を実装するために、プログラマブルハードウェア資源250をプログラムするように構成された一組のプログラマブルハードウェア資源250およびコンフィギュレーション制御回路252を含む。一部の実装態様では、プログラマブルハードウェア資源250のプログラミングは、ADC232に1つまたは複数のアナログパラメータ値を送るようにプログラマブルルーティングリソースを構成することもできる。それに加えてまたは代替として、コンフィギュレーション制御回路252は、インタフェース回路234の論理回路236によって行われる機能を指定する、または調整することができる。例えば、コンフィギュレーション制御回路252は、コンフィギュレーションデータによって指定された機能に従ってターゲット電圧を決定する、または制御信号224を調整するように論理回路236を構成することができる。同様に、一部の実装態様では、コンフィギュレーション制御回路252は、コンフィギュレーションデータ254に従ってLUT240を生成する、または調整することができる。

0030

本例では、ADC232、インタフェース回路234、およびLUT240は、プログラマブルハードウェア資源136の組とは別であるとして示されている。しかしながら、一部の実装態様では、ADC232、インタフェース回路234、および/またはLUT240は、プログラマブルハードウェア資源250を使用して実装されてもよい。

0031

異なる実装態様では、インタフェース回路は、IC上のADCによって量子化されたアナログパラメータ値に基づいて供給電圧を調整するために様々なプロセスを利用することができる。図3図4、および図5は、ICに提供される供給電圧を制御するためにIC上のインタフェース回路によって行うことができる一部の例示的なプロセスを示す。

0032

図3は、ICに提供される供給電圧を制御するための第1の例示的なプロセスを示す。ブロック302で、ICに電源が投入されるとき、電源は、ICにデフォルトの電圧を提供するように設定される。ブロック304で、IC上の電圧がICに配置されたオンチップADCによって測定される。電圧が最小電圧および最大電圧によって規定された所望の電圧範囲内にある間は、判定ブロック306は、ブロック304で電圧測定を繰り返すようにプロセスに指示する。

0033

ブロック304で測定された電圧が電圧範囲外にある場合は、判定ブロック306は、プロセスをブロック308に向ける。ブロック308で、電源は、電圧を所望の電圧範囲に戻すように調整される。任意選択で、プロセスは、所望の電圧範囲外の電圧に応答して警報信号を生成してもよい。電圧が所望の電圧範囲内になるまで、ブロック304、306、および308で測定ならびに調整が繰り返される。

0034

図4は、ICに提供される供給電圧を制御するための第2の例示的なプロセスを示す。ブロック402で、ICに電源を投入するとき、電源は、ICにデフォルトの電圧を提供するように設定される。ブロック404で、IC上のノードの第1の電圧(V1)がICに配置されたオンチップADCで測定される。ブロック406で、プログラマブルハードウェアリソースが一組のコンフィギュレーションデータに従ってプログラムされる。プログラマブルハードウェア資源のプログラミングは、IC上の電力分配線に対する負荷を増加させ、電力分配線上に現れるIRドロップを増加させることがある。ブロック408で、ノードの第2の電圧(V2)がADCによって測定される。ブロック410で、第1の電圧と第2の電圧の差によって示されるIRドロップの増加を補償するために、電源によって提供される電圧が調整される。一部の実装態様では、プロセスは、ブロック408でノードの電圧V2の測定を繰り返し、ブロック410でV2とV1の差に基づいて電圧の調整を繰り返すことができる。

0035

図5は、ICに提供される供給電圧を制御するための第3の例示的なプロセスを示す。ブロック502で、ICに電源を投入するとき、電源は、ICにデフォルトの電圧を提供するように設定される。ブロック504で、ICの1つまたは複数の動作パラメータがICに配置されたADCを使用して測定される。ブロック506で、ターゲット電圧が、測定されたパラメータ値を使用してLUTから決定される。図2を参照して論じたように、LUTは、ブロック504で測定された動作パラメータの異なる値に対してそれぞれのターゲット電圧を指定することができる。ブロック508で、ICにターゲット電圧を提供するために、制御またはフィードバック信号を介して電源が設定される。

0036

前述したように、異なる実装態様は、IC上のADCとインタフェース回路との間で、およびインタフェース回路とICに接続された電源との間でデータを通信するために、様々な通信回路および/またはプロトコルを使用することができる。図6は、1つまたは複数の実施態様と両立する、マスターおよびスレーブ通信インタフェースの階層的配置を有する装置を示す。装置600は、第1のダイ上の、第1のマスター通信インタフェース612を含む、トップレベルの電力管理(TLPM)回路610を含む。TLPM610は、第1のマスター通信インタフェース612を介して装置600の1つまたは複数のシステムを制御および/または監視するように構成されている。システムのそれぞれは、1つまたは複数のさらなるダイに配置され、これらのダイが、トップレベルのTLPM610と同一のICパッケージに、またはTLPM610を含むICパッケージとは別のICパッケージに含まれていてもよい。本例では、装置600は、1つのシステム630を含み、このシステム630がTLPM610によって制御および/または監視される。しかしながら、一部の実装態様では、TLPM610は、さらなるシステムを制御および/または監視するように構成されてもよい。本例では、システムは、第1のマスター通信インタフェース612に通信可能に結合された第1のスレーブ通信インタフェース642を有するシステムレベルの電力管理回路(SLPM)640を含む。TLPM610およびSLPM640は、マスター通信インタフェース612およびスレーブ通信インタフェース642を介してデータ614を通信する。

0037

また、SLPM640は、第2のマスター通信インタフェース644を含む。SLPM640は、第2のマスター通信インタフェース644を介して、システム630の1つまたは複数のサブシステム650および660を制御ならびに/あるいは監視するように構成されている。サブシステム650および660は、同一のICダイSLPM640に、または別個のICダイに配置されてもよい。サブシステム650および660のそれぞれは、それぞれの電力サブシステムベルの電力管理回路652または662を含む。サブシステムレベルの電力管理回路652および662のそれぞれは、第2のマスター通信インタフェース644に通信可能に結合された、それぞれのスレーブ通信インタフェース654および664を含む。サブシステムレベルの電力管理回路652および662は、スレーブ通信インタフェース654および664を介してデータをSLPM640と通信する。例えば、サブシステムレベルの電力管理回路652および654を介して、SLPM640は、サブシステム650および660に含まれる電圧レギュレータを調整する、またはサブシステム650および660に含まれるセンサから集めた状態パラメータデータを検索することができる。一部の実装態様では、サブシステムレベルの電力管理回路(例えば、652)は、サブシステム(例えば、650)に含まれる1つまたは複数の第3のスレーブ回路と通信するために、別のマスターインタフェース(図示せず)を含むこともできる。

0038

異なる実装態様において、マスターおよびスレーブ通信インタフェース612、642、644、654、および664は、例えば、システム管理バスSMBus)および高度マイクロコントローラバスアーキテクチャ(AXI)を含む様々な通信プロトコルを使用してデータを通信することができる。一部の実装態様では、マスターおよびスレーブ通信インタフェースは、電力管理バス(PMBus)プロトコルを使用して通信するように構成されている。PMBusは、システムにおける電力のデジタル管理に有用なコマンドを有するSMBusの変形である。PMBusによって、マスター通信インタフェースは、スレーブ通信インタフェースに制御コマンドを発行する、またはスレーブ通信インタフェースから状態パラメータを要求することができる。PMBusは、複数のシステムを制御するための中心的な回路を有するデバイスに特に有用である。しかしながら、デバイスおよびアプリケーションの複雑さが増加するとともに、制御または監視を必要とするすべてのサブシステムとインタフェースする中心的な回路を設計することは必ずしも実現可能とは限らない。図6に示される階層的配置は、制御または回路の監視を実施するのに必要とされる複雑さを低減させることができる。

0039

例示的な例として、TLPM610は、回路がすべて正しく動作していることを保証するために、装置600のすべてのシステムの動作状態を監視するように構成されてもよい。システム630に対して、これには、いくつかの独立したサブシステムの監視が要求される場合がある。しかしながら、サブシステム650および660とTLPM610との間の状態クエリーおよび応答を中継することは過度厄介な場合がある。一部の実装態様では、SLPM640は、サブシステム650および660の電力管理回路652および654から動作状態を検索し、システム630の全体の動作状態を決定するように構成されてもよい。その場合、SLPM640は、TLPM610に全体の動作状態を提供することができる。

0040

一部の実装態様では、図1および図2に示される回路は、図6に示されるマスターおよびスレーブ通信インタフェースの階層的配置を使用して通信することができる。例えば、プログラマブル電源110は、TLPM610を含むことができ、インタフェース回路134は、SLPM640を含むことができる。IC130のサブシステムは、SLPM640を介してADC132とインタフェース回路との間でデータを通信するように構成されたADC132およびスレーブ回路654を含むことができる。

0041

SLPM640は、スレーブ通信インタフェース642を介して電力関連のパラメータデータをプログラマブル電源110のトップレベルの制御回路610と通信することができる。SLPM640は、第2のマスター通信インタフェース644を介して電力関連のパラメータデータをADC132と通信することができる。

0042

図7は、1つまたは複数の実装態様により構成することができるプログラマブルIC702を示す。プログラマブルICは、処理サブシステム710およびプログラマブルロジックサブシステム730を含むシステムオンチップ(SOC)と呼ばれることもある。処理サブシステム710は、ユーザプログラムの実行を介して、ユーザ設計のソフトウェア部分を実装するようにプログラムされてもよい。プログラムは、一組のコンフィギュレーションデータの一部として指定されてもよく、またはオンチップもしくはオフチップデータ記憶デバイスから検索されてもよい。処理サブシステム710は、ユーザ設計714のソフトウェアの実装を行うために様々な処理回路712を含むことができる。処理回路712は、例えば、1つまたは複数のプロセッサコア浮動小数点ユニット(FPU)、割込処理ユニットオンチップメモリメモリキャッシュ、および/またはキャッシュコヒーレント相互接続を含んでもよい。様々な実装態様において、処理サブシステム710は、例えば、サブシステムの回路の温度または動作電圧を含む1つまたは複数のアナログ動作パラメータを測定するように構成されたセンサ716を含むこともできる。

0043

プログラマブルIC702のプログラマブルロジックサブシステム730は、ユーザ設計のハードウェア部分を実装するようにプログラムされてもよい。例えば、プログラマブルロジックサブシステムは、一組のコンフィギュレーションデータにおいて指定された一組の回路を実施するようにプログラムすることができるいくつかのプログラマブル論理回路732を含むことができる。プログラマブル論理回路732は、プログラマブル相互接続回路、プログラマブル論理回路およびコンフィギュレーションメモリセルを含む。プログラマブルロジックは、例えば、関数発生装置、レジスタ、算術論理などを含むことができるプログラマブル素子を使用して、ユーザ設計のロジックを実装する。プログラマブル相互接続回路は、プログラマブル相互接続点(PIP)によって相互に接続された可変長の多数の相互接続線を含むことができる。様々な実装態様において、プログラマブルロジックサブシステム730は、例えば、サブシステムの回路の温度または動作電圧を含む1つまたは複数のアナログ動作パラメータを測定するように構成されたセンサ736を含むこともできる。

0044

プログラマブル論理回路732は、一組のコンフィギュレーションデータをコンフィギュレーションメモリセルにロードすることによってプログラムされてもよく、このコンフィギュレーションメモリセルがプログラマブル相互接続回路およびプログラマブル論理回路がどのように構成されるかを規定する。その場合、個別のメモリセルの集合状態がプログラマブル論理回路732の機能を決定する。コンフィギュレーションデータは、外部装置によってメモリから(例えば、外部PROMから)読み込まれても、またはプログラマブルIC702に書き込まれてもよい。一部の実装態様では、コンフィギュレーションデータは、プログラマブルロジックサブシステム730に含まれるコンフィギュレーションコントローラ734によってコンフィギュレーションメモリセルにロードされてもよい。他の一部の実装態様では、コンフィギュレーションデータは、処理サブシステム710によって実行されたスタートアッププロセスによってコンフィギュレーションメモリセルにロードされてもよい。

0045

プログラマブルIC702は、処理サブシステム710をプログラマブルロジックサブシステム730内部で実装される回路と相互に接続するために様々な回路を含むことができる。回路とサブシステムとの間の接続は、図7で線として示されている。様々な接続は、単一の信号線またはマルチビットの信号線であってもよく、一方向であっても、または双方向であってもよい。本例では、プログラマブルIC702は、処理サブシステム710およびプログラマブルロジックサブシステム730の様々なデータポート間でデータ信号を送ることができるコアスイッチ726を含む。また、コアスイッチ726は、プログラマブルロジックまたは処理サブシステム710および730のいずれかと、プログラマブルICの様々な他の回路、例えば内部データバスとの間でデータ信号を送ることができる。代替としてまたは追加として、処理サブシステム710は、コアスイッチ726をバイパスして、プログラマブルロジックサブシステムと直接接続するためのインタフェースを含んでもよい。そのようなインタフェースは、例えば、ARMによって公開されているようなAMBA AXIプロトコル規定(AXI)を使用して実装されてもよい。

0046

一部の実装態様では、処理サブシステム710およびプログラマブルロジックサブシステム730は、メモリコントローラ721を介してオンチップメモリ722またはオフチップメモリ(図示せず)のメモリ位置に読み書きすることもできる。メモリコントローラ721は、限定されないが、16ビット、32ビット、ECC付きの16ビットなどであろうとなかろうと、デュアルデータレート(DDR)2、DDR3、低電力(LP)DDR2タイプのメモリを含む1つまたは複数の異なるタイプのメモリ回路と通信するように実装されてもよい。メモリコントローラ721が通信することができる異なるメモリタイプリストは、例示のみを目的として提供されており、限定すること、または網羅的であることは意図されていない。図7に示すように、プログラマブルIC702は、特定のメモリ位置にアクセスするために、サブシステム710および730によって使用される仮想メモリアドレスを、メモリコントローラ721によって使用される物理的なメモリアドレスに変換するためのメモリ管理ユニット720および変換索引バッファ724を含むことができる。

0047

プログラマブルICは、外部回路とデータを通信するための入力/出力(I/O)サブシステム750を含むことができる。I/Oサブシステム750は、例えば、フラッシュメモリタイプのI/Oデバイス、より高い性能のI/Oデバイス、より低い性能のインタフェース、デバッギングI/Oデバイス、および/またはRAM I/Oを含む、様々なタイプのI/Oデバイスまたはインタフェースを含むことができる。

0048

I/Oサブシステム750は、760Aおよび760Bとして示される1つまたは複数のフラッシュメモリインタフェース760を含むことができる。例えば、フラッシュメモリインタフェース760の1つまたは複数は、4ビット通信用に構成されたクワッドシリアルペリフェラルインタフェース(QSPI)として実装されてもよい。フラッシュメモリインタフェース760のうちの1つまたは複数は、並列の8ビットのNOR/SRAMタイプのインタフェースとして実装されてもよい。フラッシュメモリインタフェース760のうちの1つまたは複数は、8ビットおよび/または16ビット通信用に構成されたNANDインタフェースとして実装されてもよい。記載された特定のインタフェースは、限定ではなく例示を目的として提供されていることを認識されたい。異なるビット幅を有する他のインタフェースが使用されてもよい。

0049

I/Oサブシステム750は、フラッシュメモリインタフェース760よりも高レベルの性能を提供する1つまたは複数のインタフェース762を含むことができる。インタフェース762A〜762Cのそれぞれは、DMAコントローラ764A〜764Cにそれぞれ結合されてもよい。例えば、インタフェース762のうちの1つまたは複数は、ユニバーサルシリアルバス(USB)タイプのインタフェースとして実装されてもよい。インタフェース762のうちの1つまたは複数は、ギガビットイーサネットタイプのインタフェースとして実装されてもよい。インタフェース762のうちの1つまたは複数は、セキュアデジタル(SD)タイプのインタフェースとして実装されてもよい。

0050

I/Oサブシステム750は、インタフェース762よりも低レベルの性能を提供するインタフェース766A〜766Dなどの1つまたは複数のインタフェース766を含むこともできる。例えば、インタフェース766のうちの1つまたは複数は、多目的I/O(GPIO)タイプのインタフェースとして実装されてもよい。インタフェース766のうちの1つまたは複数は、ユニバーサル非同期受信機/送信機UART)タイプのインタフェースとして実装されてもよい。インタフェース766のうちの1つまたは複数は、シリアルペリフェラルインタフェース(SPI)バスタイプのインタフェースの形態で実施されてもよい。インタフェース766のうちの1つまたは複数は、コントローラエリアネットワーク(CAN)タイプのインタフェースおよび/またはl2Cタイプのインタフェースの形態で実装されてもよい。

0051

I/Oサブシステム750は、プロセッサJTAG(PJTAG)インタフェース768Aおよびトレースインタフェース768Bなどの、1つまたは複数のデバッグインタフェース768を含むことができる。PJTAGインタフェース768Aは、プログラマブルIC702に外部デバッグインタフェースを提供することができる。トレースインタフェース768Bは、処理サブシステム710またはプログラマブルロジックサブシステム730からデバッグ、例えば、トレース、情報を受け取るためのポートを提供することができる。

0052

図示するように、インタフェース760、762、766、および768のそれぞれは、マルチプレクサー770に結合されてもよい。マルチプレクサー770は、プログラマブルIC702の外部ピン、例えば、プログラマブルIC702が配置されたパッケージボールに直接送ることができる、または結合することができる複数の出力を提供する。例えば、プログラマブルIC702のI/Oピンは、インタフェース760と、762と、766と、768との間で共有されてもよい。ユーザは、マルチプレクサー770によってインタフェース760〜768のどれが使用されるべきか、したがって、プログラマブルIC702のI/Oピンに結合されるべきかを選択するために、一組のコンフィギュレーションデータによってマルチプレクサー770を構成することができる。I/Oサブシステム750は、プログラマブルロジックサブシステムのプログラマブル論理回路にインタフェース762〜768を接続するために、ファブリックマルチプレクサーI/O(FMIO)インタフェース(図示せず)を含むこともできる。追加としてまたは代替として、プログラマブルロジックサブシステム730は、プログラマブルロジック内部で1つまたは複数のI/O回路を実装するように構成されてもよい。一部の実装態様では、プログラマブルIC702は、電力および/または安全管理のための様々な回路を有するサブシステム740を含むこともできる。例えば、サブシステム740は、プログラマブルIC702の様々なサブシステムに電力を供給するために使用される1つまたは複数の電圧ドメインを監視し、維持するように構成された電力管理ユニット746を含むことができる。一部の実装態様では、電力管理ユニットは、制御信号を生成し、例えば、インタフェース760、762、766、および768を介してプログラマブルIC702に結合された電源に出力するように構成されている。図1および図2を参照して記載されたように、制御信号は、プログラマブルICの1つまたは複数のパラメータに基づいて電源の電圧を調整するように設定されてもよい。一部の実装態様では、電力管理ユニット746は、アイドル時に、電力消費を低減させるために、使用においてサブシステムに対する電源をオフにすることなく個々のサブシステムの電源をオフにすることができる。

0053

サブシステム740は、正しい動作を保証するためにサブシステムの状態を監視するための安全回路を含むこともできる。例えば、サブシステム740は、プログラマブルICの様々なサブシステムまたは回路に対して安全機能を行うように構成された1つまたは複数のハードワイヤードの安全回路741を含むことができる。サブシステム740は、プログラマブルICの様々なサブシステムまたは回路に対して様々なソフトウェアベースの安全機能を実行するように構成された1つまたは複数の実時間プロセッサ742を含むこともできる。

0054

サブシステム740は、プログラマブルICの様々な動作パラメータ(例えば、電圧、温度、クロックおよび/またはデータ/制御信号)を監視するように構成された1つもしくは複数のセンサあるいは検出器(図示せず)を含むことができる。本例では、サブシステム740は、プログラマブルIC上の様々なセンサまたは検出器、例えば、センサ716および736によって生成された1つまたは複数のアナログ信号を量子化するために使用することができるADC749を含む。アナログ信号は、様々なハードワイヤードのまたはプログラマブルなルーティングリソース、例えば、コアスイッチ726または相互接続スイッチ748を介してセンサ716および736からADC749に送られてもよい。

0055

ADC749との間のデータフローは、相互接続スイッチ748によって制御される。相互接続スイッチ748は、量子化値を状態レジスタ744に保存することによって、ADCから電力管理ユニット746に量子化値を直接または間接的に提供するように設定されてもよい。状態レジスタは、例えば、ハードワイヤードの安全回路741、実時間プロセッサ742、または電力管理ユニット746によってアクセスされてもよい。

0056

安全機能は、様々なサブシステムの状態を監視し、1つもしくは複数のサブシステムまたは回路におけるエラーの検出、防止、および/あるいは軽減を容易にするために様々な動作を行うことができる。一部の実装態様では、安全機能は、エラーを示す値を有する状態レジスタに応答して行動を起こすことができる。例えば、安全機能は、エラーの検出に応答して警報を生成することができる。別の例として、安全機能は、個々のサブシステムをリセットして、図1および図2を参照して論じたように、サブシステムを正しい動作に戻そうと試みることができる。

0057

監視されるべきサブシステムまたは回路、およびサブシステムがリセットされるべき条件は、メモリ743に記憶された安全ポリシーによって指定されてもよい。安全サブシステムによって行われる安全ポリシーは、不揮発性メモリにハードコードされてもよく、またはスタートアップ時にメモリに記憶されてもよい。一部の実装態様では、安全ポリシーは、ユーザ設定可能であってもよく、例えば、一組のコンフィギュレーションデータのサブセットにおいて提供されてもよい。

0058

サブシステム740は、様々なサブシステムを相互に接続するために使用することができる相互接続スイッチネットワーク748を含む。例えば、相互接続スイッチネットワーク748は、様々なサブシステム710、730、および740をI/Oサブシステム750の様々なインタフェースに接続するように構成されてもよい。一部のアプリケーションでは、相互接続スイッチネットワーク748も、監視されるべきサブシステムから実時間プロセッサ742を切り離すために、ハードワイヤードの安全回路741または実時間の安全プロセッサ742の1つまたは複数の安全機能によって制御されてもよい。そのような切離しは、実時間プロセッサ742が他のサブシステムで起きるエラーによって影響を受けないことを保証するために、ある特定のアプリケーション規格(例えば、IEC−61508 SIL3またはISO−26262規格)によって要求されることがある。一部のアプリケーションでは、相互接続スイッチネットワーク748も、ランダム障害に対する保護を行うために(例えば、ECCまたはパリティによって)保護されてもよい。一部のアプリケーションでは、相互接続スイッチネットワーク748は、相互接続スイッチネットワーク748をテストするために定期的に行われるソフトウェアベースのテストによって保護されてもよい。

0059

一部の実装態様では、一部の安全機能は、ハードワイヤードの安全回路741の冗長なハードワイヤードの回路によって行われてもよい。例えば、電力管理ユニット746は、ハードワイヤードの安全回路741の3重のモジュール式冗長回路によって行われる安全機能によって保護されてもよい。例えば、安全サブシステムのハードワイヤードの回路は、プログラマブルICの電力管理ユニットを監視するように構成された3重のモジュール式冗長回路を含んでもよい。別の例として、プログラマブルICは、プログラマブル論理回路の(例えば、処理サブシステム710のリセット中の)意図しない再構成を防ぐように構成されたコンフィギュレーションセキュリティユニットを含んでもよい。コンフィギュレーションセキュリティユニットは、同様に3重のモジュール式冗長回路によって保護されてもよい。

0060

一例において、ICダイに配置された複数のプログラマブルハードウェア資源およびアナログデジタル変換器(ADC)を含むことができる装置を開示する。一部のそのような装置は、集積回路(IC)ダイに配置された複数のプログラマブルハードウェア資源と、ICダイに配置された、ICダイの1つまたは複数のアナログパラメータの値を量子化するように構成されたアナログデジタル変換器(ADC)と、ICダイに配置された、一組のコンフィギュレーションデータに応答して、この一組のコンフィギュレーションデータによって指定された一組の回路を実装するように、および1つまたは複数のアナログパラメータをサンプリングするためにICダイのそれぞれのノードにADCを接続するように、プログラマブルハードウェア資源をプログラムするように構成されたコンフィギュレーション制御回路と、ADCに結合された、ADCからの1つまたは複数のアナログパラメータの量子化値に基づいて制御信号を生成し、ICダイの電力端子に結合された電源に制御信号を出力するように構成されたインタフェース回路と、を含むことができる。

0061

一部のそのような装置では、ADCは、ICダイの電力分配ノードの少なくとも1つの電圧を量子化するように構成されてもよい。

0062

一部のそのような装置では、インタフェース回路は、ADCによって量子化された電圧とターゲット電圧の差に基づいて制御信号を調整するように構成され、配置されてもよい。

0063

一部のそのような装置では、インタフェース回路は、異なるターゲット電圧が量子化された1つまたは複数のアナログパラメータの異なる値に対して示されているルックアップテーブルからターゲット電圧を決定するように構成されてもよい。

0064

一部のそのような装置では、インタフェース回路は、ICダイに電源が投入されるのに応答して、かつプログラマブルハードウェア資源をプログラムする前に、電力分配ノードの電圧の第1の量子化値を記憶し、プログラマブルハードウェア資源をプログラムした後に、電力分配ノードの電圧の第2の量子化値を記憶し、第1の量子化値と第2の量子化値の差に基づいてターゲット電圧を決定するようにさらに構成されてもよい。

0065

一部のそのような装置では、インタフェース回路は、ADCによって量子化された電圧をICダイに配置された不揮発性メモリにおいて指定された範囲内に維持するために、制御信号を調整するように構成され、配置されてもよい。

0066

一部のそのような装置では、インタフェース回路は、量子化値が範囲外であるのに応答して警報信号を生成するように構成されてもよい。

0067

一部のそのような装置では、電源は、電力端子に結合されてもよい。

0068

一部のそのような装置では、電源は、制御信号に基づいて、電源によってICダイの電力端子に提供される電圧を調整するように構成されてもよい。

0069

一部のそのような装置では、インタフェース回路は、電源に量子化値の少なくとも1つを提供するように構成されてもよく、電源は、量子化値の少なくとも1つに基づいて、電源によってICダイの電力端子に提供される電圧を調整するように構成される。

0070

一部のそのような装置では、ICダイの1つまたは複数のアナログパラメータは、ICダイの電力分配ノードの電圧を含んでもよい。

0071

一部のそのような装置では、ICダイの1つまたは複数のアナログパラメータは、ICダイの入力または出力端子の電圧を含んでもよい。

0072

一部のそのような装置では、ICダイは、温度センサをさらに含んでもよく、1つまたは複数のアナログパラメータは、温度センサによって出力されるアナログ温度信号を含む。

0073

一部のそのような装置では、インタフェース回路は、電源の第1のマスター通信インタフェースに制御信号を提供するように構成された第1のスレーブ通信インタフェース、および第2のマスター通信インタフェースを含んでもよく、本装置は、ADCに結合された第2のスレーブ通信インタフェース、およびADCからの1つまたは複数のアナログパラメータの量子化値を第2のマスター通信インタフェースに提供するように構成された第2のマスター通信インタフェースをさらに備える。

0074

一部のそのような装置では、第1のスレーブ通信インタフェースは、第1のマスター通信インタフェースからプロンプトを受信するのに応答して電源の第1のマスター通信インタフェースに制御信号を提供するように構成されてもよい。

0075

一部のそのような装置は、ICダイに配置された、ICダイの少なくとも1つのさらなるパラメータの値を量子化するように構成された第2のADCと、第2のマスター通信インタフェースに結合された、第2のADCから第2のマスター通信インタフェースに少なくとも1つのさらなるパラメータの量子化値を提供するように構成された第3のスレーブ通信インタフェースと、をさらに含むことができる。

0076

別の例において、別の装置が開示される。そのような装置は、第1のダイに配置された、第1のマスター通信インタフェースを含むトップレベルの電力管理回路と、1つまたは複数のさらなるダイに配置された、第1のマスター通信インタフェースに通信可能に結合された第1のスレーブ通信インタフェース、および第2のマスター通信インタフェースを有するシステムレベルの電力管理回路を含むシステムと、第2のマスター通信インタフェースに通信可能に結合されたそれぞれのスレーブ通信インタフェースを有する1つまたは複数のサブシステムの電力管理回路と、を含むことができる。

0077

そのような装置では、システムレベルの電力管理回路は、第1のスレーブ通信インタフェースを介して電力関連のパラメータデータをトップレベルの電力管理回路と通信し、第2のマスター通信インタフェースを介して電力関連のパラメータデータをサブシステムの電力管理回路と通信するように構成されてもよい。

0078

そのような装置では、システムレベルの電力管理回路は、第2のマスター通信インタフェースを介してサブシステムの電力管理回路から動作状態を検索し、サブシステム回路から検索された動作状態パラメータに基づいてシステムの全体の動作状態を決定し、第1のスレーブ通信インタフェースを介してトップレベルの電力管理回路にシステムの全体の動作状態を通信するようにさらに構成されてもよい。

0079

そのような装置では、マスターおよびスレーブ通信インタフェースは、一組の電力管理制御コマンドを有する通信プロトコルを使用して通信するように構成されてもよい。

0080

本方法および回路は、様々なシステムおよびアプリケーションに適用可能であると考えられる。他の態様および特徴は、本明細書を考察することによって当業者には明らかになるであろう。例えば、態様および特徴は、ある場合には個々の図に記載されているが、たとえ組合せが明示的に示されていない、または明示的に組合せとして記載されていなくても、ある図の特徴を別の図の特徴と組み合わせることができることを認識されるであろう。本明細書および図面は、例としてのみ考慮されることが意図されており、本発明の真の範囲は、以下の特許請求の範囲によって示される。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ