図面 (/)

技術 超音波ビームフォーミングのためのシステムおよび方法

出願人 アナログディヴァイスィズインク
発明者 モルテンセン,ミカエルネスラー,エリックジー.ハリントン,ブライアンバーンスタイン,ジェフリージー.
出願日 2015年10月6日 (4年2ヶ月経過) 出願番号 2017-517792
公開日 2017年10月19日 (2年1ヶ月経過) 公開番号 2017-530784
状態 特許登録済
技術分野 超音波診断装置
主要キーワード ピエゾトランス パルス成形器 フィルタ経路 設計選択肢 発生源位置 サポートチップ スイッチキャップ 工業プロセス制御
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年10月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題・解決手段

サンプリングされたアナログビームフォーマと、超音波トランスデューサアレイと、サンプリングされたアナログビームフォーマおよび超音波トランスデューサのアレイに結合された高電圧増幅器とを含む、超音波ビームフォーミングのためのシステムが提供される。サンプリングされたアナログビームフォーマは、入来アナログ信号フィルタリングし、分数遅延加算するサンプリングされたアナログフィルタを含み、そしてフィルタリングされたアナログ超音波信号を送信する。超音波トランスデューサのアレイは、フィルタリングされたアナログ超音波信号をさらに送信する。高電圧増幅器は、超音波トランスデューサのアレイ内のトランスデューサを駆動する。

概要

背景

音波は、検出および撮像のためにエコーロケーションを使用する。超音波装置は、マイクロフォンおよびスピーカアレイを利用して、調査されるアイテムからのエコーの励起および記録を実行する。超音波エネルギーを含む信号は、短いバースト超音波トランスデューサを介して送信される。各バーストの後、超音波エネルギーがターゲットに到達してトランスデューサ反射する時間の量に相関する短時間の間、超音波装置は反射信号を受信する。短期間に受信された信号は、信号が反射されたターゲットのソース位置を決定するために追加の信号処理を受ける。

概要

サンプリングされたアナログビームフォーマと、超音波トランスデューサのアレイと、サンプリングされたアナログビームフォーマおよび超音波トランスデューサのアレイに結合された高電圧増幅器とを含む、超音波ビームフォーミングのためのシステムが提供される。サンプリングされたアナログビームフォーマは、入来アナログ信号フィルタリングし、分数遅延加算するサンプリングされたアナログフィルタを含み、そしてフィルタリングされたアナログ超音波信号を送信する。超音波トランスデューサのアレイは、フィルタリングされたアナログ超音波信号をさらに送信する。高電圧増幅器は、超音波トランスデューサのアレイ内のトランスデューサを駆動する。

目的

本開示ならびにその特徴および利点のより完全な理解を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

超音波ビームフォーミングのためのシステムであって、入来アナログ信号フィルタリングし、分数遅延加算するためのサンプリングされたアナログフィルタを含み、フィルタリングされたアナログ音波信号を送信するサンプリングされたアナログビームフォーマと、前記フィルタリングされたアナログ超音波信号をさらに送信するための超音波トランスデューサアレイと、前記超音波トランスデューサのアレイ内のトランスデューサを駆動するように構成された、前記サンプリングされたアナログビームフォーマと前記超音波トランスデューサのアレイとに結合された高電圧増幅器と、を備える、上記超音波ビームフォーミングのためのシステム。

請求項2

前記サンプリングされたアナログフィルタは、ファローフィルタである、請求項1に記載のシステム。

請求項3

前記サンプリングされたアナログフィルタは、分数遅延フィルタバンク有限インパルス応答フィルタとを含む、請求項1に記載のシステム。

請求項4

前記超音波トランスデューサは、反射信号を受信し、さらに、前記受信された反射信号を増幅するための増幅器と、前記受信された反射信号をフィルタリングするためのサンプリングされたアナログフィルタを含む受信されサンプリングされたアナログビームフォーマと、を備える、請求項1に記載のシステム。

請求項5

前記受信されサンプリングされたアナログビームフォーマは、エイリアスをフィルタリング除去するためのアンチエイリアシングフィルタをさらに含む、請求項4に記載のシステム。

請求項6

前記受信されサンプリングされたアナログビームフォーマは、前記受信された反射信号に遅延を導入するためにスキューされた遅延を使用する、請求項4に記載のシステム。

請求項7

前記分数遅延を更新するための係数生成器をさらに備える、請求項1に記載のシステム。

請求項8

前記係数生成器は、超音波集束ビームターゲットに基づいて前記部分遅延を更新する、請求項7に記載のシステム。

請求項9

前記係数生成器は、超音波画像の各画素について前記分数遅延を更新する、請求項7に記載のシステム。

請求項10

入力信号を生成するためのバンバトランスミッタと、前記入力信号を受信し、それを前記入来アナログ入力に変換するためのチャープデジタルアナログ変換器とをさらに備える、請求項1に記載のシステム。

請求項11

前記超音波トランスデューサは、反射信号を受信し、スイッチをさらに備え、前記スイッチが第1の位置にあるとき、前記サンプリングされたアナログビームフォーマは前記入来アナログ信号をフィルタリングして、前記フィルタリングされたアナログ超音波信号を送信し、前記スイッチが第2の位置にあるとき、前記サンプリングされたアナログビームフォーマは、前記受信された反射信号をフィルタリングする、請求項1に記載のシステム。

請求項12

超音波ビームフォーミングのためのシステムであって、反射アナログ超音波信号を受信するための超音波トランスデューサのアレイと、前記超音波トランスデューサのアレイに結合された、サンプリングされたアナログビームフォーマであって、サンプリングされたアナログ信号を形成するよう前記反射アナログ超音波信号をフィルタリングし、前記サンプリングされたアナログ信号をビームフォーミングするための、サンプリングされたアナログビームフォーマと、を備え、前記サンプリングされたアナログビームフォーマは、前記サンプリングされたアナログ信号を並列なサンプリングされたアナログビームフォーマからの並列なサンプリングされたアナログ信号に加算するための加算ノードを含む、システム。

請求項13

前記サンプリングされたアナログビームフォーマは、前記反射されたアナログ超音波信号に分数遅延を導入するためのファローフィルタをさらに含む、請求項12に記載のシステム。

請求項14

前記分数遅延を更新するための係数生成器をさらに備える、請求項12に記載のシステム。

請求項15

前記係数生成器は、超音波集束ビームのターゲットに基づいて前記部分遅延を更新する、請求項14に記載のシステム。

請求項16

前記サンプリングされたアナログビームフォーマは、前記反射されたアナログ超音波信号に分数遅延を導入するためのサンプリングされたアナログフィルタをさらに備える、請求項12に記載のシステム。

請求項17

前記サンプリングされたアナログビームフォーマは、前記反射されたアナログ超音波信号に遅延を導入するためにスキューされた遅延を使用する、請求項12に記載のシステム。

請求項18

前記サンプリングされたアナログビームフォーマは、分数遅延フィルタバンクと有限インパルス応答フィルタとを含む、請求項12に記載のシステム。

請求項19

前記サンプリングされたアナログビームフォーマは、エイリアスをフィルタリング除去するためのアンチエイリアシングフィルタをさらに含む、請求項12に記載のシステム。

請求項20

超音波ビームフォーミングのためのシステムであって、フィルタリングされたアナログ超音波信号を送信し、反射されたアナログ超音波信号を受信するための超音波トランスデューサのアレイと、前記超音波トランスデューサのアレイに結合され、入来アナログ信号をフィルタリングし、分数遅延を加算し、前記フィルタリングされたアナログ超音波信号を前記トランスデューサのアレイに送信するため、またサンプリングされたアナログ信号を形成するよう前記反射されたアナログ超音波信号をフィルタリングし、前記サンプリングされたアナログ信号をビームフォーミングするための手段を含む、アナログビームフォーマと、を備える、システム。

技術分野

0001

関連出願の相互参照
本出願は、2014年10月6日に出願された「Systems and Methodsfor Ultrasound Beamforming」と題する米国仮特許出願第62/060,517号、および2015年10月5日に出願された「Systems and Methods for Ultrasound Beamforming」と題する米国非仮特許出願第14/875,022号の利点を主張するものであり、参照によりその全体が本明細書に組み込まれる。

0002

本発明は、集積回路の分野、特に超音波装置に関する。

背景技術

0003

音波は、検出および撮像のためにエコーロケーションを使用する。超音波装置は、マイクロフォンおよびスピーカアレイを利用して、調査されるアイテムからのエコーの励起および記録を実行する。超音波エネルギーを含む信号は、短いバースト超音波トランスデューサを介して送信される。各バーストの後、超音波エネルギーがターゲットに到達してトランスデューサ反射する時間の量に相関する短時間の間、超音波装置は反射信号を受信する。短期間に受信された信号は、信号が反射されたターゲットのソース位置を決定するために追加の信号処理を受ける。

0004

超音波装置は、超音波信号を反射して、ターゲット、例えば組織のような撮像ターゲット発生源位置を決定する。超音波装置は、マイクロフォンおよびスピーカのアレイを利用して、調査されるアイテムからのエコーの励起および記録を実行する。超音波解析は2MHz〜18MHzの周波数範囲で実行されるため、データ速度が扱い難くなるとトランスデューサでAD変換を実行することは実際的ではない。したがって、超音波の集束は、スピーカおよび/またはマイクロフォンを動かすことによる機械的集束に限定されていた。本開示の一実施例によれば、アナログビームフォーマは、アナログシステムの特性を保持しながら受信機ベースの集束を可能にする。

0005

一例では、超音波装置は128個のマイクロフォンのアレイを使用する。低電力サンプリングされたアナログビームフォーミングを各マイクロフォンの前に追加して、関心のある領域にマイクロフォンのペアまたはグループ集光させることができる。一例によれば、焦点の領域は円錐形である。マイクロフォンのアレイからの情報を、サンプリングされたアナログビームフォーミング技術を使用して圧縮することができ、アナログドメイン内の仮想マイクロフォンのように見えるようになる。種々のアプリケーションにおいて、ヌルステアリングもしくはビームステアリングを使用して、超音波画像内のものを追跡または集光させることができる。

0006

超音波システムのためのサンプリングされたアナログビームフォーミングへの1つのアプローチは、Farrowフィルタのようなフィルタ構造を使用する。フィルタを使用して、フィルタリングされるアナログ信号に部分遅延を追加することができる。超音波システムのためのサンプリングされたアナログビームフォーミングの別のアプローチは、スキューされた遅延を使用する。

0007

一実施例によれば、超音波ビームフォーミングのためのシステムは、サンプリングされたアナログビームフォーマと、超音波トランスデューサのアレイおよびサンプリングされたアナログビームフォーマに結合された高電圧増幅器とを含み、超音波トランスデューサのアレイは超音波トランスデューサのアレイ内のトランスデューサを駆動するように構成される。サンプリングされたアナログビームフォーマは、入来アナログ信号をフィルタリングし、分数遅延加算するサンプリングされたアナログフィルタを含み、フィルタリングされたアナログ超音波信号を送信する。超音波トランスデューサのアレイは、フィルタリングされたアナログ超音波信号をさらに送信する。

0008

いくつかの実施例では、サンプリングされたアナログフィルタは、ファローフィルタである。他の実施例では、サンプリングされたアナログフィルタは、分数遅延フィルタバンク有限インパルス応答フィルタとを含む。

0009

種々の実施例では、超音波トランスデューサは、反射信号を受信し、そしてシステムは、受信された反射信号を増幅する増幅器と、受信された反射信号をフィルタリングするためのサンプリングされたアナログフィルタを含む受信されサンプリングされたアナログビームフォーマとをさらに含む。いくつかの例では、受信されサンプリングされたアナログビームフォーマは、エイリアスをフィルタリング除去するためのアンチエイリアシングフィルタをさらに含む。他の例では、受信されサンプリングされたアナログビームフォーマは、受信された反射信号に遅延を導入するためにスキューされた遅延を使用する。

0010

一実施例では、超音波ビームフォーミングのためのシステムは、部分遅延を更新するための係数生成器を含む。いくつかの例では、係数生成器は、超音波集束ビームのターゲットに基づいて部分遅延を更新する。いくつかの例では、係数生成器は、超音波画像の各画素の分数遅延を更新する。

0011

いくつかの実施例では、超音波ビームフォーミングのためのシステムは、入力信号を生成するバンバトランスミッタと、入力信号を受信し、それを入来アナログ入力に変換するチャープデジタルアナログ変換器とを含む。

0012

種々の実施例では、超音波トランスデューサは、反射信号を受信し、そして超音波ビームフォーミングのためのシステムは、スイッチをさらに含み、スイッチが第1の位置にあるとき、サンプリングされたアナログビームフォーマは、入来アナログ信号をフィルタリングし、フィルタリングされたアナログ超音波信号を送信し、そしてスイッチが第2の位置にあるとき、サンプリングされたアナログビームフォーマは受信された反射信号をフィルタリングする。

0013

一実施例では、超音波ビームフォーミングのためのシステムは、反射アナログ超音波信号を受信するための超音波トランスデューサのアレイと、超音波トランスデューサのアレイに結合されたサンプリングされたアナログビームフォーマとを含む。サンプリングされたアナログビームフォーマは、サンプリングされたアナログ信号を形成する反射アナログ超音波信号をフィルタリングし、サンプリングされたアナログ信号をビームフォーミングする。サンプリングされたアナログビームフォーマは、並列なサンプリングされたアナログビームフォーマからの並列なサンプリングされたアナログ信号をサンプリングされたアナログ信号に加算する加算ノードを含む。

0014

いくつかの実施例では、サンプリングされたアナログビームフォーマは、反射アナログ超音波信号に分数遅延を導入するファローフィルタをさらに備える。さらなる実施例では、サンプリングされたアナログビームフォーマはまた、分数遅延を更新するための係数生成器を含む。一例では、係数生成器は、超音波集束ビームのターゲットに基づいて部分遅延を更新する。

0015

一実施例では、サンプリングされたアナログビームフォーマは、反射アナログ超音波信号に部分遅延を導入するためのサンプリングされたアナログフィルタをさらに備える。別の実施例では、サンプリングされたアナログビームフォーマは、反射アナログ超音波信号に遅延を導入するためにスキューされた遅延を使用する。いくつかの実施例では、サンプリングされたアナログビームフォーマは、分数遅延フィルタバンクおよび有限インパルス応答フィルタを含む。他の実施例では、サンプリングされたアナログビームフォーマは、エイリアスをフィルタリング除去するためのアンチエイリアシングフィルタをさらに含む。

0016

一実施例では、超音波プローブは、入来アナログ信号をフィルタリングし、分数遅延を加算するサンプリングされたアナログフィルタを含み、フィルタリングされたアナログ超音波信号を送信するサンプリングされたアナログビームフォーマと、フィルタリングされたアナログ超音波信号をさらに送信する超音波トランスデューサのアレイと、サンプリングされたアナログビームフォーマに結合された高電圧増幅器とを含む超音波ビームフォーミングのためのシステムを含み、超音波トランスデューサのアレイは、超音波トランスデューサのアレイ内のトランスデューサを駆動するように構成される。

0017

いくつかの実施例では、超音波ビームフォーミングのためのシステムは、フィルタリングされたアナログ超音波信号を送信し、反射アナログ超音波信号を受信する超音波トランスデューサのアレイと、トランスデューサのアレイに結合されたサンプリングされたアナログビームフォーマとを含む。サンプリングされたアナログビームフォーマは、入来アナログ信号をフィルタリングし、分数遅延を加算し、フィルタリングされたアナログ超音波信号をトランスデューサのアレイに送信するため、また反射アナログ超音波信号をフィルタリングしてサンプリングされたアナログ信号を形成し、サンプリングされたアナログ信号をビームフォーミングするための手段を含む。

図面の簡単な説明

0018

本開示ならびにその特徴および利点のより完全な理解を提供するために、同様の参照番号が同様の部分を表す添付の図面と併せて以下の説明を参照する。

0019

図1は、従来の超音波ビームフォーミングアーキテクチャを示す図である。

0020

図2は、本開示のいくつかの実施形態による、アナログビームフォーマを含む超音波ビームフォーミングアーキテクチャを示す図である。

0021

図3は、本開示のいくつかの実施形態による、画素ごとに遅延要素が更新される超音波ビームフォーミングアーキテクチャを示す図である。

0022

図4は、本開示のいくつかの実施形態による、再構成フィルタおよびアンチエイリアシングフィルタを含む超音波ビームフォーミングアーキテクチャを示す図である。

0023

図5は、本開示のいくつかの実施形態による、バンバン動作用に設計されたアナログビームフォーマを含む別の超音波ビームフォーミングアーキテクチャを示す図である。

0024

図6は、本開示のいくつかの実施形態による、サンプリングされたアナログ領域に吸収されるいくつかの要素を有する別の超音波ビームフォーミングアーキテクチャを示す図である。

0025

図7は、本開示のいくつかの実施形態による、利得および遅延要素が受信経路送信経路との間で再使用される別の超音波ビームフォーミングアーキテクチャを示す図である。

0026

図8は、本開示のいくつかの実施形態による、別の超音波ビームフォーミングアーキテクチャを示す図である。

0027

図9は、本開示のいくつかの実施形態による、別の超音波ビームフォーミングアーキテクチャを示す図である。

0028

図10は、本開示のいくつかの実施形態による、送信DACを有する別の超音波ビームフォーミングアーキテクチャを示す図である。

0029

図11は、本発明のいくつかの実施形態による、組み込み型パルスシェーパーを有する別の超音波ビームフォーミングアーキテクチャを示す図である。

0030

図12は、本開示のいくつかの実施形態による、リジェクトフィルタを有する超音波ビームフォーミングアーキテクチャを示す図である。

0031

図13は、本開示のいくつかの実施形態による、SATFIRフィルタ構成を示す図である。

0032

図14は、本開示のいくつかの実施形態による、別のSATFIRフィルタ構成を示す図である。

0033

図15Aは、開示のいくつかの実施形態の1つによる、スキューされたサンプリングを示す図である。
図15Bは、開示のいくつかの実施形態の1つによる、スキューされたサンプリングを示す図である。

実施例

0034

図1は、従来の超音波ビームフォーミングアーキテクチャ100を示す図である。従来の超音波装置では、デジタル送信ビームフォーマ102がデジタル−アナログ変換器(DAC)104に結合される。デジタル送信ビームフォーマ102は、DAC104でアナログに変換されるデジタル信号を送信する。DAC104は、アンチエイリアシングフィルタ(AAF)106に結合され、アナログ信号をフィルタリングしてエイリアシングを除去する。AAF106は、送信/受信スイッチ110に結合された高電圧HV)増幅器108に結合される。送信/受信(T/R)スイッチ110は、超音波装置が、選択されたバースト時間の間、信号を送信し、次いで、反射送信信号を受信できるように短時間受信モードに切り替えることを可能にする。T/Rスイッチ110は、トランスデューサアレイ112に結合されている。トランスデューサアレイ112は、送信された超音波信号の反射を受信するためのマイクロフォンアレイを含む。マイクロフォンアレイは、任意の選択された数のマイクロフォンを含むことができ、いくつかの例によれば、アレイは、128個のマイクロフォン、192個のマイクロフォン、256個のマイクロフォン、または256個を超えるマイクロフォンを含むことができる。マイクロフォンアレイは、1D(線形)として、NXN 2Dアレイとして、もしくはNxM 2Dアレイとして配置することができる。

0035

超音波アーキテクチャの受信側では、トランスデューサアレイ112は、受信信号低ノイズ増幅器(LNA)114に結合されたT/Rスイッチ110に送信する。LNA114から、信号は、デジタルビームフォーマ122、および連続波ドップラー(CWD)プロセッサ130の両方に送信される。特に、デジタルビームフォーマ122に到達させるため、LNA114は、AAFフィルタ118に結合された可変利得増幅器VGA)116に結合される。AAFフィルタ118は、デジタル受信(RX)ビームフォーマ122に結合されたアナログ−デジタル変換器ADC)120に結合される。デジタルRXビームフォーマ122は、信号を強調しノイズを低減するために、デジタル信号にビームフォーミングを実行する。図1に示すように、ビームフォーミング回路アーキテクチャは8回繰り返され、128チャネルを処理することができる。他の実施例によれば、ビームフォーミング回路アーキテクチャは、何回でも繰り返すことができる。

0036

反射信号のCWD処理のために、LNA114は、信号をI成分とQ成分に分離するCWD I/Q復調器124に結合される。CWD I/Q復調器は、2つの増幅器126a、126b(1つはI信号成分用、もう1つはQ信号成分用)に結合され、各増幅器AD変換器128a、128bに結合される。AD変換器128a、128bは、受信信号を処理するCWDプロセッサ130に結合される。ドップラー処理は、典型的には、例えば流体流速を示すために使用され得るカラー撮像に使用される。

0037

図2は、本開示のいくつかの実施形態による、アナログビームフォーマを含む超音波ビームフォーミングアーキテクチャを示す図である。図2に示すように、超音波システムの送信側のサンプリングされたアナログビームフォーミングアーキテクチャ204は、DAC202とHV増幅器206との間に載置される。超音波システムの受信側のサンプリングされたアナログビームフォーミングアーキテクチャ234は、VGA232とADC236との間に載置される。

0038

送信(TX)ビームフォーミングの場合、ターゲット出力波形は、特定の関心のある領域をターゲットとすることができるトランスデューサアレイでの集束されたサウンドビームを生成するために遅延される。TXビームフォーマの場合、ビームフォーマ中央制御プロセッサがDAC202に結合される。一例では、DAC202は14ビットDACである。ビームフォーマ中央制御プロセッサは、DAC202に送信される多数の信号を生成する。DAC202は、デジタル波形をアナログ信号に変換する。DAC202は、高電圧(HV)増幅器206に結合されたサンプリングされたアナログTXビームフォーマ204に結合される。DAC202は、サンプリングされたアナログビームフォーミングを実行するTXビームフォーマ204にアナログ信号を送信し、またHV増幅器206に信号を送信する。サンプリングされたアナログTXビームフォーマ204は、1つ以上のチャネルを、より多数の分数遅延チャネルに拡張する。

0039

図2に示されるサンプリングされたアナログTXビームフォーマ204は、有限インパルス応答(FIR)フィルタ210に結合され、第2遅延フィルタ(ΔΤ)212に結合され、再構成(REC)信号214に結合された第1遅延フィルタ(ΔΤ)208を含む。第1の208および第2の212遅延フィルタは、分数遅延フィルタバンクである。様々な実施形態によれば、第1遅延フィルタ208および第2遅延フィルタ212のうちの1つだけが含まれる。いくつかの実施例では、例えば、ファロー型フィルタを用いたサンプリングされたアナログビームフォーミングにおいて、第1遅延フィルタ208が使用され、FIRフィルタ210の前に遅延が生じる。第1遅延フィルタ208は、粗い整数型の遅延でよい。他の実施形態では、第2遅延フィルタ210が使用され、遅延はFIRフィルタ210の後に生じる。一実施形態によれば、サンプリングされたアナログ技術を使用すると、FIRフィルタをスイッチキャップ構成要素のネットワークとして実現することができる。

0040

サンプリングされたアナログTXビームフォーマ204からの出力は、HV増幅器206に結合される。一例では、HV増幅器206は、+/−90〜100Vが供給される。高電圧は、超音波トランスデューサアレイ222のピエゾトランスデューサを駆動するために使用される。HV増幅器206からの出力は、送信/受信(T/R)スイッチ220に結合され、送信モードに切り替えられた場合、信号をトランスデューサアレイ222に送信する。

0041

様々な実施例によれば、デジタルTXビームフォーマは、単一のFPGAもしくはFPGAのアレイに実装される。入来データレートは非常に高くなる可能性がある。例えば、入来データレートは、14ビットワードの場合、約40〜160MSPS、またはそれ以上であり得る。適切なビームフォーミングのために高いオーバーサンプリングレートが利用され、ナイキスト上でx4からx10のオーバーサンプリングが行われる。アナログビームフォーマは、基本的に無限遅延分解能を有しており、遅延ラインは分数遅延フィルタを使用して実現できるので、オーバーサンプリングの必要はない。これは、従来のデジタル信号プロセッサによって適時に完全に処理することができない、小さな128チャンネルシステムのための大量のデータをもたらす。

0042

図2に示す超音波ビームフォーミングアーキテクチャは、受信(RX)サンプリングされたアナログビームフォーミングも含む。トランスデューサアレイ222で受信された信号は、「受信」モードで信号を受信するT/Rスイッチ220に送り返される。T/Rスイッチ220は、低ノイズ増幅器230(LNA)に結合される。LNA230は、受信(RX)サンプリングされたアナログビームフォーマ234に結合された可変利得増幅器(VGA)232に結合される。LNA230は、CWDプロセッサ256にも結合されている。

0043

受信サンプリングされたアナログビームフォーマ234は、VGA232から信号を受信する。サンプリングされたアナログビームフォーマ234は、アンチエイリアシングフィルタ(AAF)240、第3の遅延フィルタ(ΔT)242、FIRフィルタ244、第4の遅延フィルタ(ΔT)246、および加算ノード248を含む。様々な実施形態によれば、第3の242および第4の246遅延フィルタのうちの1つだけが含まれる。いくつかの実施例では、例えば、ファロー型FIRフィルタによるサンプリングされたアナログビームフォーミングでは、第3の遅延フィルタ242が使用され、FIRフィルタ244の前に遅延が生じる。第3の遅延フィルタ242は、コース型整数型遅延であってもよい。他の実施例では、第4の遅延フィルタ246が使用され、FIRフィルタ244の後に遅延が生じる。いくつかの実施例では、遅延フィルタはアナログ/デジタルフィルタ236の後に位置する。

0044

加算ノード248は、サンプリングされたアナログビームフォーマ234からのサンプリングされたアナログ信号を、並列なサンプリングされたアナログビームフォーマからのサンプリングされたアナログ信号と加算し、複数のチャネルからの信号を一緒に合計することを可能にする。加算ノード248の出力は、増幅器258で増幅され、アナログデジタル変換器(ADC)236に送信される。

0045

いくつかの実施例によれば、トランスデューサから20〜200mm離れたターゲット(例えば、ほとんど医療用撮像)に対する超音波信号の通過時間は約100〜200マイクロ秒である。サンプリング時間は、サンプル間で約25ns(40MHz)であってもよい。

0046

超音波装置は、一般に、撮像ターゲットの上に置かれるテーブルトップベースステーションおよびプローブを含む。いくつかの実施例によれば、超音波ビームフォーミングアーキテクチャ200は、超音波プローブの内部に載置され、プローブとベースステーションとの間を行き来するデータの量を低減し、それによってプローブをベースステーションに接続する配線およびまたはコードの数を低減する。

0047

CWDプロセッサ256へのCW経路は、トランスミッタおよびトランスデューサの第2の用途である。1つの例によれば、それが使用されるとき、非常に長い送信信号(多くのパルス)が放出され、トランスデューサ信号はここでは別々に処理されて示される。送信される信号は、10パルス、20パルス、または20パルスを超えてもよい。送信信号の後、受信信号は、SA経路からADC236へおよびCW経路からCWDプロセッサ256への両方を通過し、進むことができる。一実施例では、SA経路は、異なる方法で受信信号を通過させるように再構成される。

0048

図3は、本開示のいくつかの実施形態による、遅延要素が画素ごとに更新される超音波ビームフォーミングアーキテクチャ300を示す図である。図3に示す超音波ビームフォーミングアーキテクチャ300は、図2に示す超音波ビームフォーミングアーキテクチャ200と同様である。しかし、サンプリングされたアナログRXビームフォーマ304およびサンプリングされたアナログTXビームフォーマ310は、係数生成器302からの入力を使用して、画素ごとに遅延要素を更新する。係数生成器302は、超音波の集光ビームのターゲットに応じて、分数遅延フィルタおよび整数遅延を更新する係数を生成する。例えば、各画素は、チップ信号処理コアにロードされる1組のフィルタ係数および他の値を使用することができる。1組のフィルタ係数および他の値を、オンチップメモリページに格納してもよい。係数生成器は、画素ステップ信号に基づいて、それぞれの新しいページをチップのコアに順次ロードすることができる。1つの特徴によれば、係数生成器302は、ターゲットに関するデータ外データを受け取り、係数を事前ロードすることができる。これにより、超音波スキャン中に超音波が関心のあるターゲットに動的に集中することが可能になる。係数生成器302をサンプリングされたアナログビームフォーマに含めることにより、超音波プローブから超音波ベースステーションに往復するデータ量がさらに減少し、プローブとベースステーションとの間に必要な配線の数および/またはサイズが減少する。

0049

図4は、本開示のいくつかの実施形態による、図3の超音波ビームフォーミングアーキテクチャ300と同様の超音波ビームフォーミングアーキテクチャ400を示す図であるが、送信DAC202に結合された再構成フィルタ402と、受信ADC236に結合されたアンチエイリアシングフィルタ406とを含む。

0050

図5は、本開示のいくつかの実施形態による、バンバン操作用に設計されたアナログビームフォーマ506を含む別の超音波ビームフォーミングアーキテクチャ500を示す図である。図5では、バンバントランスミッタを使用して信号が生成される場合、DACは使用されない。他の実施例では、信号はバンバントランスミッタを使用して生成されるときにDACが使用される。一例では、バンバントランスミッタを使用して信号が生成されるときに使用されるDACは、単純なパルス形状を出力する。パルスは、チャープパルスまたはバーカーパルスとして生成することもできる。パルスは、変調正弦波であってもよい。これらのタイプの送信信号は、例えば、胎児モニタリングおよび心臓スキャンのために一般的に使用される。

0051

超音波ビームフォーミングアーキテクチャ500は、電圧制御発振器VCO)506に結合されたチャープDAC502と、電圧制御増幅器(VCA)508に結合されたパルスDAC504とを含む。チャープDAC502からの信号は、VCO506からサンプリングされたアナログビームフォーマ510に送信される。同様に、パルスDAC504からの信号は、VCA508からサンプリングされたアナログビームフォーマ510に送信される。一実施例によれば、1つの外部チャープDACのみが使用され、信号はチップ上の他のチャネルにファンアウトされる。一例では、外部チャープDACからの信号がチップ上のすべてのチャネルにファンアウトされる。超音波ビームフォーミングアーキテクチャ500の他の要素は、図4に示すものと同様に機能する。

0052

バンバン増幅器のバリエーションには、自己共振して超音波パルスを生成するピエゾ素子を使用する増幅器がある。一例では、バンバン増幅器のビーム送信は、従来のビームフォーミングが使用されないように、増幅器作動時間によって決定することができる。場合によっては、バンバンパルスはアナログ駆動信号と見なされる。いくつかの実施例では、同調されたデジタル遅延ロックループ(DLL)がバンバンパルスを生成するために使用される。

0053

図6は、本開示のいくつかの実施形態による、いくつかの要素がサンプリングされたアナログ領域602に吸収された別の超音波ビームフォーミングアーキテクチャ600を示す図である。超音波ビームフォーミングアーキテクチャ600は、超音波TXビームフォーマ用の第1プログラマブル利得増幅器PG/A)602を含む。VCO506からの信号は、最初にPG/A602に、そしてPG/A602から時間遅延フィルタ606に送信される。同様に、超音波ビームフォーマの受信側では、PG/A604が、アンチエイリアシングフィルタ614に結合され、アンチエイリアシングフィルタ614からの信号がPGA604に、そしてPGA604から時間遅延フィルタ616に送信される。

0054

図7は、本開示のいくつかの実施形態による、利得および遅延素子が受信および送信経路の間で再使用される別の超音波ビームフォーミングアーキテクチャ700を示す図である。図7に示す超音波ビームフォーミングアーキテクチャ700は、送信サンプルアナログビームフォーマと受信サンプルアナログビームフォーマの両方として機能するサンプリングされたアナログビームフォーミングアーキテクチャ702を含む。サンプリングされたアナログビームフォーミングアーキテクチャ702は、両方が同じフィルタを使用するように、送信経路と受信経路を結合する。特に、サンプリングされたアナログビームフォーミングアーキテクチャ702は、送信モードから受信モードに切り替えることができる第1スイッチ704aおよび第2スイッチ704bを含む。図7では、スイッチ704a、bが受信モードに載置されて示されている。

0055

サンプリングされたアナログビームフォーミングアーキテクチャ702はまた、チャープDAC720、PGA706、遅延フィルタ708、FIR710、係数生成器712、AAF714、加算ノード716、および増幅器718を含む。送信モードでは、チャープDACからの信号は、VCO506に送信され、VCOからPGA706、遅延フィルタ708、およびFIRフィルタ710に送信される。PGA706、遅延フィルタ708、およびFIRフィルタ710はまた、図3に関して上述したように、係数生成器712からの入力を受信する。サンプリングされた信号は、その後、HV増幅器206およびT/Rスイッチ220を介してトランスデューサアレイ222に送信するために、再構成フィルタ214に送信される。

0056

受信モードでは、トランスデューサアレイ222からの信号は、T/Rスイッチ220を介してLNA230およびAAF714に、またスイッチ704aを介してPGA706、遅延フィルタ708、およびFIRフィルタ710に送信される。PGA706、遅延フィルタ708、およびFIRフィルタ710も、図3に関して上述したように、係数生成器712からの入力を受信する。サンプリングされたアナログビームフォーミングに続いて、信号は加算ノードに送信され、そこで他のチャネルからのビームフォーミング信号と結合されて、次いで増幅器718へ送られる。増幅器718から、信号はAAF406およびADC236に送信される。

0057

したがって、サンプリングされたアナログビームフォーミングアーキテクチャ702内のフィルタバンクは、超音波送信および反射信号の両方に使用される。

0058

図8〜12は、図7に示されたアーキテクチャの変形例を示す。図8は、本開示のいくつかの実施形態による、受信側でのLNAなしの超音波ビームフォーミングアーキテクチャを示す図である。図9は、本開示のいくつかの実施形態による、AAFが受信側のADCの直前に載置されていない超音波ビームフォーミングアーキテクチャを示す図である。

0059

図10は、本開示のいくつかの実施形態による、送信DAC1010および画素ステップ312を有する別の超音波ビームフォーミングアーキテクチャ1000を示す図である。図10に示されるサンプリングされたアナログビームフォーミングアーキテクチャ1002は、スイッチ704aの前に載置された第1のPGA1004と、AAF714の前に載置された第2のPGA1006とを含む。いくつかの例によれば、PGA1006は、同時に全体の信号を増幅しながら、基本周波数を低減するフィルタリングを備える増幅器として実施することができる。これは、図12に関してさらに詳述される。図11は、図10に示されたものと同様の超音波ビームフォーミングアーキテクチャ1100を示す図であるが、本開示のいくつかの実施形態による合体パルス成形器1104を有する。パルス成形器1102への入力は、画素ステップ312信号から導出される。

0060

図12は、本開示のいくつかの実施形態による、リジェクト(REJ)フィルタ1206を有する超音波ビームフォーミングアーキテクチャを示す図である。サンプリングされたアナログビームフォーミングアーキテクチャ1202は、基本振幅を同時に低減して信号全体を増幅するREJフィルタ1206を含む。REJフィルタ1206は、SAFIRフィルタであってもよい。様々な実施例において、REJフィルタ1206は、図13に示されるフィルタ1300もしくは図14に示されるフィルタ1400であってもよく、以下に説明される。REJフィルタ1206を、高調波撮像に使用することができる。一例では、送信信号の第2高調波で受信されたエコーが画像を構成するために使用され、送信信号の基本周波数が除去される。この動作では、基本振幅は使用されず、REJフィルタ1206に結合されたPGA1208の利得を制限するほど大きい。

0061

図13は、本開示のいくつかの実施形態による、第1のSATFIRフィルタアーキテクチャ1300を示す図である。SAT FIRフィルタアーキテクチャ1300を、図12に示すREJフィルタ1206を実行するよう使用することができる。一例によれば、入力信号が第2高調波周波数に等しいレートでサンプリングされれば、第2高調波信号はdcにダウンコンバートされる。一実施例によれば、ノッチフィルタローパスフィルタで置き換えることができ、その後の信号処理のすべてをベースバンドで行うことができる。

0062

図14は、本開示のいくつかの実施形態による、第2のSATFIRフィルタアーキテクチャ1400を示す図である。SAT FIRフィルタアーキテクチャ1400を、図12に示すREJフィルタ1206を実行するよう使用することができる。図12を再度参照すると、一実施例によれば、REJフィルタ1206はSAT FIRフィルタであり、クロックはバンバンパルス(通常は基本周波数で2もしくは3パルス)を生成するために使用され、またクロックを、SAT FIRフィルタを制御するために使用することもできる。クロックは、バンバンパルスとSAT FIRフィルタの両方を同期して制御することができる。したがって、フィルタは基本波を完全に拒絶することができる。この拒否は減算による。他の実施例では、単一のフィルタ経路があり、フィルタが基本周波数でノッチフィルタのように動作する、ダイレクト基本フィルタを使用することができる。

0063

別の実施例では、REJフィルタ1206の代わりに、復調器およびフィルタが、超音波ビームフォーミングアーキテクチャで使用される。このアーキテクチャは、クロック生成器ブロックから来る混合器クロックを含むことができる。混合機能をまた、サンプリングプロセスの一部として実行することもできる。一例では、サンプリングクロックを所望の高調波信号の周波数に同期させることによって、所望の高調波がdcまたは低い中間周波数復調され、フィルタによって選択される。

0064

上の図に示すように、サンプリングされたアナログビームフォーミングを含む超音波ビームフォーミングアーキテクチャに対する多くの変形が可能である。これらの変形のいくつかを以下にさらに詳細に説明する。送信経路上では、線形増幅器チップ外部の増幅器であってもよいし、チップに内蔵された増幅器であってもよい。いくつかの例では、増幅器線形化のために増幅器チェーンデジタルプリディストーションDPD)を追加することができる。DPDは、送信信号の線形性を改善するために使用される。一例によれば、DPDは、送信経路チェーン非線形性を知ることにより、送信信号の線形性を改善する。DPDは、アナログ領域の非線形性を補償する方法で、デジタル領域の信号をプリディストートする。

0065

上述のように、図5図9は、VCO増幅器を含む。いくつかの実施例によれば、VCOを、パルスを生成するよう使用することができ、ランプDACをVCOに結合することができる。VCOがパルスを生成するために使用されるときの信号送信の遅延は、ランプDACにリンクされる。

0066

上述したように、複数の異なるビームフォーミングフィルタ構造を、サンプリングされたアナログビームフォーマの実行に使用することができる。いくつかの実施例では、代替FIRベースの位相シフタによって、ファロー型構造を使用することができる。他の実施例では、低出力低分解能、および低コストのビームフォーミングソリューションのために、スキューされたサンプル構造を使用することができる。サンプリングレートは変更可能であり、いくつかの例では、サンプリングレートは、サンプル間の補間が使用されないレートに増加される。いくつかの例では、サンプリングレートがトランスデューサの中心周波数の16倍、またはトランスデューサの中心周波数の16倍を超える場合、補間は使用されない。補間が使用されないようにサンプリングレートが増加すると、分数遅延フィルタは使用されず、補間器の出力は正確な最も近いサンプルを選択する。一例では、補間器は、出力サンプルのどのサブサンプル遅延プロファイルの分数遅延成分に使用するかを選択する。

0067

図15Aは、1つの実施態様による、スキューされたサンプリングを示す図1500を示す。図15Aでは、入力サンプルレート出力レートの4倍であり、補間器1504は整数遅延ライン1506nへの入力として4つのサブサンプル1506a〜1506dのいずれを使用するかを選択する。チャネル1502a〜1502nは同じように見え、サブサンプリングキャップはチャネル1502a〜1502nに対して同時にサンプリングされる。これは、補間ブロック誤差を低減する。

0068

図15Bは、サブサンプリングおよび最も近いサンプル選択のためのデジタルブロック1552を含むスキューされたサンプリングを示す図1550を示す。遅延プロファイルを構成するチャネル間の遅延の時間スキューは、高周波クロック入力を使用してデジタルブロック1552内で生成される。一例では、サンプルレートは1560であり、アップサンプリングレートは1562であり、そしてデジタルブロック1552は、チャネルn1554とチャネルm1556との間の時間スキュー1564を生成する。1つの実施例によれば、デジタルブロックを使用するスキューされたサンプリングでは、各チャネルの入力サンプルは同時にサンプリングされない。各チャンネルは、出力サンプルレート(サンプリングレート/トランスデューサ中心周波数比)内で移動する独自のサンプリングストローブを有し、ストローブは、デジタルブロック内の異なるデジタル遅延によって生成される。デジタル遅延はプロセス、電圧、温度によって大きく異なる。

0069

さらなる実施例では、マイクロビームフォーミングをファイン遅延のために使用することができる。さらに、従来のビームフォーミングおよび遅延和形成を使用することができる。従来のビームフォーミングでは、コース遅延は、ファロー構造を使用することによるファイン遅延の前のキャップ遅延として、またはファロー構造またはスキューされたサンプル構造を用いたファイン遅延の後のキャップ遅延として実施することができる。他の実施例には、デジタルコース遅延に続くADCと、より微細な調整のために補間フィルタで拡張されたデジタルコース遅延が含まれる

0070

いくつかの実施形態では、ビームフォーミング後にいくつかの要素を追加することができる。例えば、インプローブ受信ビームフォーミングに有用であり得るバッファが追加されてもよい。デジタル出力LVDSなど)を備えたADCを追加すると、プローブとベースステーション間で使用されるケーブルの量を削減することができる。別の実施例は、さらに高いチャネル圧縮のために、コースアナログおよび/またはデジタル遅延チェーンの複数の段階を有する段階的ビームフォーミングを含む。

0071

種々の実施例は、掃引バリアントを含むことができる。例えば、SATを利用して、Bモードサポートするためのインサーキット掃引器を有するアドオン構築することができる。これにより、より簡単なクロスデバイス同期が可能になり、シングルステップ信号とプログラミングバスを使用してフロントエンドを掃引する簡単な方法が可能になる。いくつかの例では、特にTXと組み合わせる場合、従来の方法よりも速い掃引を可能にする。いくつかの例では、掃引器は、既知センサ位置に基づいて所定の係数組みを掃引する固定されたハードウェア機能である。他の例では、プログラマブル格納オプションは、所定の掃引パターンに対して予めプログラムされ得る。格納は、オンチップRAM、オフチップRAM、NVM、オンチップOTP、または予めプログラムされたROMであり得る。

0072

いくつかの実施例では、本明細書に開示されるアーキテクチャは、超音波信号の代わりにレーダ信号に使用され得る。

0073

変形と実施例
上記の実施形態の議論では、コンデンサ、クロック、DFF、分圧器インダクタ抵抗器、増幅器、スイッチ、デジタルコア、トランジスタ、および/または他の構成要素が、特別な回路の必要性に適応させるため容易に置き換えられ、交換され、もしくはさもなければ修正され得る。さらに、相補的電子デバイスハードウェアソフトウェアなどの使用は、本開示の教示を実施するために同様に実行可能な選択肢を提供することに留意すべきである。

0074

例示的な一実施形態では、図の任意の数の電気回路を、関連する電子デバイスの基板上に実装することができる。基板は、電子デバイスの内部電子システムの様々な構成要素を保持することができ、さらに、他の周辺装置のためのコネクタを提供することができる一般的な回路基板とすることができる。より具体的には、基板は、システムの他の構成要素が電気的に通信することができる電気的接続を提供することができる。特定の構成ニーズ処理要求コンピュータ設計などに基づいて、任意の適切なプロセッサ(デジタル信号プロセッサ、マイクロプロセッササポートチップセットなどを含む)、コンピュータ読み込み可能非一時的メモリ素子などを基板に適切に結合することができる。外部ストレージ追加センサオーディオビデオディスプレイ用のコントローラ周辺機器などのその他の構成要素は、ケーブルを介してプラグインカードとして基板に取り付けられるか、基板自体に統合することができる。様々な実施形態において、本明細書で説明される機能は、これらの機能をサポートする構造内に配置された1つ以上の構成可能な(例えば、プログラム可能な)要素内で動作するソフトウェアまたはファームウェアとしてエミュレーション形態で実施され得る。エミュレーションを提供するソフトウェアまたはファームウェアは、プロセッサがそれらの機能を実行することを可能にする命令を含む非一時的コンピュータ読み込み可能記媒体上に提供されてもよい。

0075

別の例示的な実施形態では、図の電気回路は、スタンドアロンモジュール(例えば、特定のアプリケーションまたは機能を実行するように構成された関連するコンポーネントおよび回路を有するデバイス)として実装されてもよく、もしくはプラグインモジュールとして、電子デバイスの特定のアプリケーションハードウエアに実装されてもよい。本開示の特定の実施形態は、システムオンチップ(SOC)パッケージに部分的にもしくは全体的に容易に含まれ得ることに留意すべきである。SOCは、コンピュータまたは他の電子システムのコンポーネントを単一のチップに統合するICを表す。それは、デジタル、アナログ、混合信号、およびしばしば無線周波数機能を含むことができ、これらの機能はすべて単一のチップ基板上に提供され得る。他の実施形態は、単一の電子パッケージ内に配置され、電子パッケージを介して互いに密接に相互に作用するように構成された複数の別個のICを有するマルチチップモジュールMCM)を含むことができる。様々な他の実施形態では、増幅機能は、特定用途向け集積回路ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、および他の半導体チップの1つまたは複数のシリコンコアに実装することができる。

0076

本明細書に概説されている仕様、寸法、および関係のすべて(例えば、プロセッサ数論理演算数など)は、例示および教示のみのために提供されたものであることに留意することも必須である。そのような情報は、本開示の趣旨または添付の特許請求の範囲から逸脱することなく、かなり変化し得る。本明細書は、1つの非限定的な例にのみ適用されるものであり、したがって、それらはそのように解釈されるべきである。前述の説明では、例示的な実施形態を、特定のプロセッサおよび/または構成要素の構成を参照して説明した。添付の特許請求の範囲から逸脱することなく、そのような実施形態に対して様々な修正および変更を行うことができる。したがって、説明および図面は、限定的ではなく例示的なものと見なされるべきである。

0077

図を参照して上述した作業は、信号処理を含む集積回路、特に専用のソフトウェアプログラムまたは一部がデジタル化されたリアルタイムデータを処理することに関連し得る、アルゴリズムを実行することができる集積回路に適用可能である。特定の実施形態は、マルチSP信号処理、浮動小数点処理、信号/制御処理固定機能処理、マイクロコントローラアプリケーションなどに関連することができる。

0078

特定の文脈において、本明細書で説明する機能は、医療システム、科学機器無線および有線通信レーダ工業プロセス制御、オーディオおよびビデオ機器電流検出計測(高精度であり得る)、およびその他のデジタル処理ベースのシステムに適用することができる。

0079

さらに、上述の特定の実施形態を、医療用撮像、患者モニタリング、医療機器、および在宅医療のためのデジタル信号処理技術に供給することができる。これには、肺モニタ加速度計心拍モニタペースメーカなどを含むことができる。他の用途には、安全システム(例えば、安定性制御システム、運転支援システムブレーキシステムインフォテイメントおよびあらゆる種類の室内用途)を含むことができる。さらに、パワートレインシステム(例えば、ハイブリッドおよび電気自動車の)は、バッテリ監視、制御システム、報告制御、保守作業などで高精度のデータ変換製品を使用できる。

0080

さらに他の例のシナリオでは、本開示の教示は、生産性向上、エネルギー効率、および信頼性を支援するプロセス制御システムを含む産業市場に適用可能である。民生用アプリケーションでは、上述した信号処理回路の教示を、画像処理オートフォーカス、および画像安定化(例えば、デジタルスチルカメラビデオカメラなど)に使用することができる。その他の民生用アプリケーションには、ホームシアターシステムDVDレコーダーハイビジョンテレビ用のオーディオおよびビデオプロセッサが含まれ得る。さらに、他の民生用アプリケーションは、(例えば、任意のタイプのポータブルメディアデバイスのための)高度なタッチスクリーンコントローラを含むことができる。したがって、そのような技術は、スマートフォンタブレットセキュリティシステム、PC、ゲーム技術、バーチャルリアリティシミュレーショントレーニングなどの一部に容易に含めることができる。

0081

本明細書で提供される多くの例では、相互作用は、2つ、3つ、4つ、またはそれ以上の電気的構成要素に関して記述され得ることに留意すべきである。しかしながら、これは、明瞭化および単なる例示の目的でなされたものである。システムは、任意の適切な方法で統合することができることを理解されるべきである。類似の設計選択肢に沿って、図の図示された構成要素、モジュール、および要素のいずれも、様々な可能な構成で組み合わせることができ、そのすべてが明らかに本明細書の広い範囲内にある。場合によっては、限定された数の電気素子を参照するだけで、所定のフローのセットの1つ以上の機能を記述することがより容易になることがある。図面およびその教示の電気回路は容易に拡張可能であり、多数の構成要素ならびにより複雑で/洗練された配置および構成に対応することができることを理解されるべきである。したがって、提供された例は、その範囲を限定しもしくは無数の他のアーキテクチャに潜在的に適用される電気回路の広範な教示を阻害するものではない。

0082

なお、本明細書において、「一実施形態」、「実施形態例」、「ある実施形態」、「別の実施形態」、「いくつかの実施形態」、「様々な実施形態」、「その他の実施形態」、「代替実施形態」などに含まれる様々な特徴(例えば、要素、構造、モジュール、構成要素、ステップ、動作、特性など)は、そのような特徴のいずれかが本開示の1つ以上の実施形態に含まれることを意味することを意図しているが、同じ実施形態で組み合わされてもよいしもしくは必ずしも組み合わされなくてもよい。

0083

回路アーキテクチャに関連する機能は、図に示されるシステムによって、またはその内部で実行され得る可能な回路アーキテクチャ機能のうちのいくつかのみを示していることに留意することも重要である。これらの操作の一部は、必要に応じて削除または除去することができ、またはこれらの操作は、本開示の範囲から逸脱することなく、かなり修正または変更することができる。さらに、これらの操作のタイミングをかなり変更することができる。前述の動作フローは、例および議論のために提供されている。本開示の教示から逸脱することなく、任意の適切な構成、年表、構成、およびタイミング機構が提供され得るという点で、本明細書に記載される実施形態によって実質的な柔軟性が提供される。

0084

多くの他の変更、置換、変形、交替、および修正が当業者に確認されてもよく、本開示は、添付の特許請求の範囲内にあるそのような変更、置換、変形、交替、および修正を含有するよう意図される。米国特許商標(USPTO)および商標局および、また、本明細書に添付された特許請求の範囲を解釈する際に本出願で発行された特許の任意の読者を支援するために、出願人は、出願人が、a)特定の特許請求の範囲において「の手段」または「のステップ」の語が具体的に使用されていない限り、それが出願日に存在するので添付の請求項のいずれかが米国特許法35 U.S.C.112条の第6節を訴求する意図はなく、b)明細書のいかなる記述によっても、添付の特許請求の範囲に他の形で反映されない方法で本開示を限定するつもりはない、ことを留意するよう望む

0085

その他の注釈、使用例、および実施例
上述の装置のすべての任意の特徴はまた、本明細書に記載の方法またはプロセスに関して実現されてもよいし、例の詳細は、1つ以上の実施形態でどこでも使用されてもよいことに留意すべきである。

0086

第1の例では、複数の電子構成要素に結合された回路基板をさらに含むことができる、任意のタイプのコンピュータの一部となり得るシステム(任意の適切な回路、分割器、コンデンサ、抵抗器、インダクタ、ADC、DFF、ロジックゲート、ソフトウェア、ハードウェア、リンクなどを含むことができる)が提供される。このシステムは、デジタルコアからのデータを、マクロクロックである第1クロックを使用してマクロの第1データ出力クロッキングする手段と、マクロの第1データ出力からのデータを物理インタフェースクロックである第2クロックを使用し物理インタフェースにデータをクロッキングする手段と、デジタルコアからの、その出力が第2リセット信号として使用される第1リセット信号を、マクロクロックを使用してマクロのリセット出力にクロッキングする手段と、サンプリングされたリセット信号を生成するために、第2クロックの速度よりも速いクロック速度を提供する第3クロックを用いて第2リセット信号をサンプリングする手段と、サンプリングされたリセット信号の遷移応答して、第2クロックを物理インタフェース内の所定の状態にリセットする手段とを含むことができる。

0087

これらの場合(上記)の「の手段」には、任意の適切なソフトウェア、回路、ハブ、コンピュータコードロジック、アルゴリズム、ハードウェア、コントローラ、インタフェース、リンク、バス、通信経路などとともに、本明細書で論じられた任意の適切な構成要素を使用することができる(ただしこれに限定されない)。第2の例では、システムは、実行されたときにシステムが上述の作業のいずれかを実行する機械読み取り可能命令をさらに備えるメモリを含む。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 国立大学法人東京農工大学の「 超音波画像解析装置、カテーテルシステム、及びプログラム」が 公開されました。( 2019/09/12)

    【課題】超音波画像に基づいて、生体内に挿入されたカテーテル先端の位置を精度よく検出することができる、超音波画像解析装置、カテーテルシステム、及びプログラムを提供する。【解決手段】超音波画像を撮像する撮... 詳細

  • 余學致の「 肩峰下滑液包に対する超音波ガイド方法」が 公開されました。( 2019/09/12)

    【課題】肩峰下滑液包に対する超音波ガイド方法を提供する。【解決手段】独特の姿勢をとってから、もう一方の手でひじ関節を適度な力でつかむことにより、肩峰下滑液包の超音波画像を撮影しやすくし、棘上筋腱に沿っ... 詳細

  • 日本ゼオン株式会社の「 超音波治療装置」が 公開されました。( 2019/09/12)

    【課題】患者に対する負担や医師の手間の少ない非侵襲的治療を行うことができる超音波治療装置を提供する。【解決手段】集束超音波20を生体の表面から前記生体の内部の治療対象部位30に向けて断続的に照射する超... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ