図面 (/)

技術 電子ビームの非ユニバーサルカッタ

出願人 インテル・コーポレーション
発明者 ボロドフスキー、ヤンエイ.ネルソン、ドナルドダブリュー.フィリップス、マークシー.
出願日 2014年12月19日 (4年11ヶ月経過) 出願番号 2016-566745
公開日 2017年8月10日 (2年4ヶ月経過) 公開番号 2017-522716
状態 特許登録済
技術分野 電子ビーム露光 電子顕微鏡1 電子顕微鏡(3) 荷電粒子線装置
主要キーワード サブストラクチャ 炭素ベース材料 小ワイヤ 変位エラー パーソナル電子機器 極太線 製造ステージ 介在基板
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年8月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

相補型電子ビームリソグラフィ(CEBL)に適した複数のリソグラフィ装置及びこれを含む方法論が説明される。例において、電子ビームツールブランカアパーチャアレイ(BAA)が説明される。BAAは、非ユニバーサルカッタである。

概要

背景

過去数十年にわたり、集積回路における形状のスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細な形状へとスケーリングすることは、半導体チップの限定された面積上において機能ユニット密度増加を実現する。

集積回路は、一般に、導電性超小型電子構造を含み、これらは、ビアとして当技術分野において公知である。ビアは、ビアの上の金属ラインをビアの下の金属ラインと電気的に接続するために用いられてよい。ビアは、典型的には、リソグラフィ処理によって形成される。代表的には、フォトレジスト層は、誘電層の上でスピンコーティングされてよく、フォトレジスト層は、パターニングされたマスクを通してパターニングされた化学線により露光されてよく、次に、フォトレジスト層に開口を形成すべく、露光された層が成長させられてよい。次に、フォトレジスト層の開口をエッチングマスクとして用いることによって、ビア用の開口が誘電層にエッチングされてよい。この開口は、ビア開口と称される。最後に、ビア開口は、1つ又は複数の金属又は他の導電性材料充填され、ビアを形成してよい。

過去、ビアのサイズ及び間隔は徐々に小さくなっており、今後は、少なくともいくつかのタイプの集積回路(例えば、高度マイクロプロセッサチップセットコンポーネントグラフィックチップ等)用のビアのサイズ及び間隔は、徐々に小さくなり続けると予測される。ビアのサイズの1つの測定値は、ビア開口の限界寸法である。ビアの間隔の1つの測定値は、ビアピッチである。ビアピッチは、最も近い隣接ビア間の中心間距離を表す。このようなリソグラフィ処理によって、極めて小さいビアを極めて小さいピッチでパターニングする場合、いくつかの課題が出現する。

1つのこのような課題は、ビアと上層金属ラインとの間のオーバレイ、及びビアと基本金属ラインとの間のオーバレイが、概して、ビアピッチの4分の1のオーダにある高い許容範囲で制御される必要があることである。ビアピッチは、徐々に、絶えずより小さくスケーリングするので、オーバレイの許容範囲は、リソグラフィ機器がスケーリング可能な割合よりさらに大きい割合において、ビアピッチと共にスケーリングする傾向がある。

他のこのような課題は、ビア開口の限界寸法が、概して、リソグラフィスキャナ解像性能より高速でスケーリングする傾向があることである。ビア開口の限界寸法を縮小させる縮小技術が存在する。しかしながら、縮小量は、最小ビアピッチによって、かつ光学近接補正(OPC)が十分にニュートラルになる縮小処理能力によって制限される傾向があり、線幅粗さ(LWR)及び/又は限界寸法均一性(CDU)を大幅には妥協しない傾向がある。

さらに他のこのような課題は、ビア開口の限界寸法が減少すると、限界寸法量の全体的な割合を同じに維持すべく、概して、フォトレジストのLWR及び/又はCDU特性を改善する必要が生じることである。しかしながら、現在、大半のフォトレジストのLWR及び/又はCDU特性は、ビア開口の限界寸法の減少と比べると、迅速に改善してはいない。さらなるこのような課題は、極めて小さいビアピッチが、概して、極端紫外線(EUV)リソグラフィスキャナの解像性能さえ下回る傾向があることである。結果として、一般に2つ、3つ、又はそれより多くの異なるリソグラフィマスクが用いられざるを得ないことがあり、これは、製造コストを増加させる傾向がある。ピッチが減少し続ける場合、どこかで、従来のスキャナを用いて、これらの極めて小さいピッチでビア開口をプリントすることは、複数のマスクを用いてでさえ不可能となり得る。

同じように、金属ビアに関連付けられた金属ライン構造におけるカット(すなわち、不連続部分)の製造は、同様のスケーリングの問題に直面する。

従って、リソグラフィ処理技術及び性能のエリアにおいて、改善が必要とされている。

概要

相補型電子ビームリソグラフィ(CEBL)に適した複数のリソグラフィ装置及びこれを含む方法論が説明される。例において、電子ビームツールブランカアパーチャアレイ(BAA)が説明される。BAAは、非ユニバーサルカッタである。

目的

本発明の一実施形態に係る、5%密度ビアパターン対照的に、300mmウェハ上において50%密度で一般的/従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電子ビームツールブランカアパーチャアレイ(BAA)であって、第1の方向に沿う複数の開口の第1のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第1のカラムとスタッガードする複数の開口の第2のカラムと、を含む複数の開口の第1のアレイであって、第1のピッチを有する前記複数の開口の第1のアレイと、前記第1の方向に沿う複数の開口の第3のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第3のカラムとスタッガードする複数の開口の第4のカラムと、を含む複数の開口の第2のアレイであって、第2のピッチを有する複数の開口の第2のアレイと、前記第1の方向に沿う複数の開口の第5のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第5のカラムとスタッガードする複数の開口の第6のカラムと、を含む複数の開口の第3のアレイであって、第3のピッチを有する複数の開口の第3のアレイと、を備え、前記BAAのスキャン方向は、前記第1の方向と直交する第2の方向に沿い、前記BAAの前記複数の開口の全ては、前記第1、第2及び第3のピッチのうち最小のものの半分のピッチを有する単方向グリッドにより、前記第2の方向にアラインメントされ、前記第1、第2、及び第3のピッチは、前記グリッドの前記ピッチの整数倍である、BAA。

請求項2

前記複数の開口の第1のカラムは、前記第1の方向にアラインメントされた複数の開口の第1の単一カラムであり、前記複数の開口の第2のカラムは、前記第1の方向にアラインメントされた複数の開口の第2の単一カラムであり、前記複数の開口の第3のカラムは、前記第1の方向にアラインメントされた複数の開口の第3の単一カラムであり、前記複数の開口の第4のカラムは、前記第1の方向にアラインメントされた複数の開口の第4の単一カラムであり、前記複数の開口の第5のカラムは、前記第1の方向にアラインメントされた複数の開口の第5の単一カラムであり、前記複数の開口の第6のカラムは、前記第1の方向にアラインメントされた複数の開口の第6の単一カラムである、請求項1に記載のBAA。

請求項3

前記グリッドの前記ピッチは10nmであり、前記第1のピッチは20nmであり、前記第2のピッチは30nmであり、前記第3のピッチは40nmである、請求項1又は2に記載のBAA。

請求項4

前記第2の方向に沿ってスキャンされる場合、前記複数の開口の第1のカラムの前記複数の開口は、前記複数の開口の第2のカラムの前記複数の開口と重複せず、前記複数の開口の第3のカラムの前記複数の開口は、前記複数の開口の第4のカラムの前記複数の開口と重複せず、前記複数の開口の第5のカラムの前記複数の開口は、前記複数の開口の第6のカラムの前記複数の開口と重複しない、請求項1から3のいずれか1項に記載のBAA。

請求項5

前記第2の方向に沿ってスキャンされる場合、前記複数の開口の第1のカラムの前記複数の開口は、前記複数の開口の第2のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第3のカラムの前記複数の開口は、前記複数の開口の第4のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第5のカラムの前記複数の開口は、前記複数の開口の第6のカラムの前記複数の開口とわずかに重複する、請求項1から3のいずれか1項に記載のBAA。

請求項6

前記複数の開口の第1、第2、及び第3のアレイは、シリコン薄型スライスに形成された複数のアパーチャの第1、第2、及び第3のアレイである、請求項1から5のいずれか1項に記載のBAA。

請求項7

前記複数のアパーチャの第1、第2、及び第3のアレイの1つ又は複数は、周囲に金属を有する、請求項6に記載のBAA。

請求項8

前記複数のアパーチャの第1のアレイは、4096個のアパーチャのアレイであり、前記複数のアパーチャの第2のアレイは、2730個のアパーチャのアレイであり、前記複数のアパーチャの第3のアレイは、2048個のアパーチャのアレイである、請求項6又は7に記載のBAA。

請求項9

半導体構造パターン形成方法であって、基板の上に複数の平行なラインパターンを形成する段階であって、前記複数の平行なラインのパターンはピッチを有する単方向グリッドによりアラインメントされる、段階と、前記基板を電子ビームツールにおいてアラインメントし、前記電子ビームツールのスキャン方向と平行な前記複数の平行なラインのパターンを提供する段階であって、前記電子ビームツールは、ブランカアパーチャアレイ(BAA)を有するカラムを含み、前記BAAは、前記スキャン方向と直交するアレイ方向に沿う複数の開口の第1のカラムを含む複数の開口の第1のアレイであって、前記アレイ方向に沿い、かつ、前記複数の開口の第1のカラムとスタッガードする複数の開口の第2のカラムをさらに含み、第1のピッチを有する複数の開口の第1のアレイと、前記アレイ方向に沿う複数の開口の第3のカラムと、前記アレイ方向に沿い、かつ、前記複数の開口の第3のカラムとスタッガードする複数の開口の第4のカラムと、を含む複数の開口の第2のアレイであって、第2のピッチを有する複数の開口の第2のアレイと、前記アレイ方向に沿う複数の開口の第5のカラムと、前記アレイ方向に沿い、かつ、前記複数の開口の第5のカラムとスタッガードする複数の開口の第6のカラムと、を含む複数の開口の第3のアレイであって、第3のピッチを有する複数の開口の第3のアレイと、を含み、前記BAAの前記複数の開口の全ては、単方向グリッドにより前記スキャン方向に沿い、前記単方向グリッドの前記ピッチは、前記第1、第2及び第3のピッチのうち最小のものの半分であり、前記第1、第2、及び第3のピッチは、前記単方向グリッドの前記ピッチの整数倍である、段階と、前記BAAの前記第1のアレイ、前記第2のアレイ又は前記第3のアレイから1つのアレイを選択する段階と、前記基板を前記スキャン方向に沿ってスキャンすることによって、前記複数の平行なラインのパターン中又はその上に、複数のカットのパターンを形成し、前記複数の平行なラインのパターンにラインの不連続部分を提供する段階と、を備える、方法。

請求項10

前記BAAの前記第1のアレイ、前記第2のアレイ又は前記第3のアレイから1つのアレイを選択する段階は、前記電子ビームツールの前記カラムの偏向部を用いる段階を含む、請求項9に記載の方法。

請求項11

前記複数の平行なラインのパターンを形成する段階は、ピッチ二分割又はピッチ四分割技術を用いる段階を含む、請求項9又は10に記載の方法。

請求項12

前記複数のカットのパターンを形成する段階は、フォトレジスト材料の層の複数の領域を露光させる段階を含む、請求項9から11のいずれか1項に記載の方法。

請求項13

電子ビームツールのカラムであって、複数の電子ビームを提供する電子ソースと、前記複数の電子のビームの前記ビームの経路に沿って、前記電子ソースと連結される制限アパーチャと、前記複数の電子のビームの前記ビームの前記経路に沿って、前記制限アパーチャと連結される高アスペクト比照明光学系と、前記複数の電子のビームの前記ビームの前記経路に沿って、前記高アスペクト比照明光学系と連結される成形アパーチャと、前記複数の電子のビームの前記ビームの前記経路に沿って、前記成形アパーチャと連結されるブランカアパーチャアレイ(BAA)であって、第1の方向に沿う複数の開口の第1のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第1のカラムとスタッガードする複数の開口の第2のカラムと、を含む複数の開口の第1のアレイであって、第1のピッチを有する複数の開口の第1のアレイと、前記第1の方向に沿う複数の開口の第3のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第3のカラムとスタッガードする複数の開口の第4のカラムと、を含む複数の開口の第2のアレイであって、第2のピッチを有する複数の開口の第2のアレイと、前記第1の方向に沿う複数の開口の第5のカラムと、前記第1の方向に沿い、かつ、前記複数の開口の第5のカラムとスタッガードする複数の開口の第6のカラムと、を含む複数の開口の第3のアレイであって、第3のピッチを有する複数の開口の第3のアレイと、を含むBAAと、前記複数の電子のビームの前記ビームの前記経路に沿って、前記BAAと連結される最終アパーチャと、前記複数の電子のビームを受けるサンプリングステージと、を備え前記サンプリングステージのスキャン方向は、前記BAAの前記第1の方向と直交する第2の方向に沿い、前記BAAの前記複数の開口の全ては、前記第1、第2及び第3のピッチのうち最小のものの半分のピッチを有する単方向グリッドにより、前記第2の方向にアラインメントされ、前記第1、第2、及び第3のピッチは、前記グリッドの前記ピッチの整数倍である、カラム。

請求項14

前記複数の開口の第1のアレイ、前記複数の開口の第2のアレイ及び前記複数の開口の第3のアレイの1つから選択する偏向部をさらに備える、請求項13に記載のカラム。

請求項15

前記グリッドの前記ピッチは10nmであり、前記第1のピッチは20nmであり、前記第2のピッチは30nmであり、前記第3のピッチは40nmである、請求項13又は14に記載のカラム。

請求項16

前記サンプリングステージが前記第2の方向に沿ってスキャンされる場合、前記複数の開口の第1のカラムの前記複数の開口は、前記複数の開口の第2のカラムの前記複数の開口と重複せず、前記複数の開口の第3のカラムの前記複数の開口は、前記複数の開口の第4のカラムの前記複数の開口と重複せず、前記複数の開口の第5のカラムの前記複数の開口は、前記複数の開口の第6のカラムの前記複数の開口と重複しない、請求項13から15のいずれか1項に記載のカラム。

請求項17

前記サンプリングステージが前記第2の方向に沿ってスキャンされる場合、前記複数の開口の第1のカラムの前記複数の開口は、前記複数の開口の第2のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第3のカラムの前記複数の開口は、前記複数の開口の第4のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第5のカラムの前記複数の開口は、前記複数の開口の第6のカラムの前記複数の開口とわずかに重複する、請求項13から15のいずれか1項に記載のカラム。

請求項18

前記BAAの前記複数の開口の第1、第2、及び第3のアレイは、シリコンの薄型スライスに配置される複数のアパーチャの第1、第2、及び第3のアレイである、請求項13から17のいずれか1項に記載のカラム。

請求項19

前記複数のアパーチャの第1、第2、及び第3のアレイの前記複数のアパーチャの1つ又は複数は、周囲に金属を有する、請求項18に記載のカラム。

請求項20

前記金属は、前記複数の電子のビームの一部を、前記カラムに収容されたファラデーカップ又はブランキングアパーチャへと通過させ又は誘導する1つ又は複数の電極を含む、請求項19に記載のカラム。

請求項21

前記複数のアパーチャの第1のアレイは、4096個のアパーチャのアレイであり、前記複数のアパーチャの第2のアレイは、2730個のアパーチャのアレイであり、前記複数のアパーチャの第3のアレイは、2048個のアパーチャのアレイである、請求項18又は19に記載のカラム。

請求項22

前記成形アパーチャは、1次元の成形アパーチャである、請求項13から21のいずれか1項に記載のカラム。

請求項23

前記サンプリングステージは、交互に直交する層のパターニング適応すべく、90度回転可能である、請求項13から22のいずれか1項に記載のカラム。

技術分野

0001

[関連出願への相互参照
本願は、2014年6月13日に出願された米国仮出願第62/012,215号の利益を主張し、その内容全体は、ここに参照によって本明細書に組み込まれる。

0002

本発明の複数の実施形態は、リソグラフィの分野、詳細には、相補型電子ビームリソグラフィ(CEBL)を含むリソグラフィの分野に属する。

背景技術

0003

過去数十年にわたり、集積回路における形状のスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細な形状へとスケーリングすることは、半導体チップの限定された面積上において機能ユニット密度増加を実現する。

0004

集積回路は、一般に、導電性超小型電子構造を含み、これらは、ビアとして当技術分野において公知である。ビアは、ビアの上の金属ラインをビアの下の金属ラインと電気的に接続するために用いられてよい。ビアは、典型的には、リソグラフィ処理によって形成される。代表的には、フォトレジスト層は、誘電層の上でスピンコーティングされてよく、フォトレジスト層は、パターニングされたマスクを通してパターニングされた化学線により露光されてよく、次に、フォトレジスト層に開口を形成すべく、露光された層が成長させられてよい。次に、フォトレジスト層の開口をエッチングマスクとして用いることによって、ビア用の開口が誘電層にエッチングされてよい。この開口は、ビア開口と称される。最後に、ビア開口は、1つ又は複数の金属又は他の導電性材料充填され、ビアを形成してよい。

0005

過去、ビアのサイズ及び間隔は徐々に小さくなっており、今後は、少なくともいくつかのタイプの集積回路(例えば、高度マイクロプロセッサチップセットコンポーネントグラフィックチップ等)用のビアのサイズ及び間隔は、徐々に小さくなり続けると予測される。ビアのサイズの1つの測定値は、ビア開口の限界寸法である。ビアの間隔の1つの測定値は、ビアピッチである。ビアピッチは、最も近い隣接ビア間の中心間距離を表す。このようなリソグラフィ処理によって、極めて小さいビアを極めて小さいピッチでパターニングする場合、いくつかの課題が出現する。

0006

1つのこのような課題は、ビアと上層金属ラインとの間のオーバレイ、及びビアと基本金属ラインとの間のオーバレイが、概して、ビアピッチの4分の1のオーダにある高い許容範囲で制御される必要があることである。ビアピッチは、徐々に、絶えずより小さくスケーリングするので、オーバレイの許容範囲は、リソグラフィ機器がスケーリング可能な割合よりさらに大きい割合において、ビアピッチと共にスケーリングする傾向がある。

0007

他のこのような課題は、ビア開口の限界寸法が、概して、リソグラフィスキャナ解像性能より高速でスケーリングする傾向があることである。ビア開口の限界寸法を縮小させる縮小技術が存在する。しかしながら、縮小量は、最小ビアピッチによって、かつ光学近接補正(OPC)が十分にニュートラルになる縮小処理能力によって制限される傾向があり、線幅粗さ(LWR)及び/又は限界寸法均一性(CDU)を大幅には妥協しない傾向がある。

0008

さらに他のこのような課題は、ビア開口の限界寸法が減少すると、限界寸法量の全体的な割合を同じに維持すべく、概して、フォトレジストのLWR及び/又はCDU特性を改善する必要が生じることである。しかしながら、現在、大半のフォトレジストのLWR及び/又はCDU特性は、ビア開口の限界寸法の減少と比べると、迅速に改善してはいない。さらなるこのような課題は、極めて小さいビアピッチが、概して、極端紫外線(EUV)リソグラフィスキャナの解像性能さえ下回る傾向があることである。結果として、一般に2つ、3つ、又はそれより多くの異なるリソグラフィマスクが用いられざるを得ないことがあり、これは、製造コストを増加させる傾向がある。ピッチが減少し続ける場合、どこかで、従来のスキャナを用いて、これらの極めて小さいピッチでビア開口をプリントすることは、複数のマスクを用いてでさえ不可能となり得る。

0009

同じように、金属ビアに関連付けられた金属ライン構造におけるカット(すなわち、不連続部分)の製造は、同様のスケーリングの問題に直面する。

0010

従って、リソグラフィ処理技術及び性能のエリアにおいて、改善が必要とされている。

図面の簡単な説明

0011

層間絶縁ILD)層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。

0012

ピッチ二分割によるハードマスク層パターニング後図1Aの構造の断面図を示す。

0013

ピッチ六分割を含むスペーサベースの六重パターニング(SBSP)処理スキームにおける断面図を示す。

0014

ピッチ九分割を含むスペーサベースの9重パターニング(SBNP)処理スキームにおける断面図を示す。

0015

電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図である。

0016

光学スキャナオーバレイが、面内グリッド歪み(IPGD)においてモデル化するその能力によって限定されることを模式的に示す。

0017

本発明の一実施形態に係るオンザフライアプローチアラインメントを用いた歪みグリッド情報を模式的に示す。

0018

本発明の一実施形態に係る、5%密度ビアパターン対照的に、300mmウェハ上において50%密度で一般的/従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。

0019

本発明の一実施形態に係る、ビア、及びカット開始/停止の位置の簡略化された設計ルール位置のためのグリッドレイアウトアプローチを示す。

0020

本発明の一実施形態に係るカットの可能な配置を示す。

0021

本発明の一実施形態に係るラインA及びBの中におけるビアのレイアウトを示す。

0022

本発明の一実施形態に係るラインA−Eの中におけるカットのレイアウトを示す。

0023

本発明の一実施形態に係る、その上に設けられた複数のダイ位置と、単一カラムウェハフィールドを表す上層破線ボックスとを有するウェハを示す。

0024

本発明の一実施形態に係る、その上に設けられた複数のダイ位置と、単一カラムの上層にある実際のターゲットウェハフィールドと、オンザフライ補正のために増加した周辺エリアとを有するウェハを示す。

0025

本発明の一実施形態に係る、元のターゲットエリア(内部が明るい色の太い破線))に対して、プリントされるエリア(内部が濃色の細い破線)上でのわずかなウェハ回転の効果を示す。

0026

本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される水平金属ラインの平面図を示す。

0027

本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の水平金属ラインの平面図を示し、複数の金属ラインは、鉛直方向において異なる幅/ピッチで重複する。

0028

前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の従来の金属ラインの平面図を示す。

0029

カットされる又は複数のターゲット位置に配置されるビアを有するライン(右)に対して、BAAのアパーチャ(左)を示し、これらのラインは、アパーチャの下でスキャンされる。

0030

カットされる又は複数のターゲット位置に配置されるビアを有する2つのライン(右)に対して、BAAの2つの非スタッガドアパーチャ(左)を示し、これらのラインは、複数のアパーチャの下でスキャンされる。

0031

本発明の一実施形態に係る、カットされる又は複数のターゲット位置に配置されるビアを有する複数のライン(右)に対して、BAAの複数のスタッガードアパーチャの2つのカラム(左)を示し、これらのラインは、複数のアパーチャの下でスキャンされ、スキャン方向は、矢印によって示される。

0032

本発明の一実施形態に係る、スタッガードBAAを用いてパターニングされた複数のカット(複数の水平線における不連続部分)又は複数のビア(塗りつぶされたボックス)を有する複数のライン(右)に対して、BAAの複数のスタッガードアパーチャの2つのカラム(左)を示し、スキャン方向は、矢印によって示される。

0033

本発明の一実施形態に係る、図21Aに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタックの断面図を示す。

0034

本発明の一実施形態に係る、3つの異なるスタッガードアレイのレイアウトを有するBAAの複数のアパーチャを示す。

0035

本発明の一実施形態に係る、3つの異なるスタッガードアレイのレイアウトを有するBAAの複数のアパーチャを示し、電子ビームは、複数のアレイの1つのみをカバーする。

0036

本発明の一実施形態に係る、ビームシフトさせる偏向部を有する電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図を含む。

0037

本発明の一実施形態に係る、ピッチ#1、カット#1、ピッチ#2、カット#2及びピッチ#N、カット#Nを有するBAA2450の3つ(又は最大でn個)のピッチのアレイを示す。

0038

本発明の一実施形態に係る、電子ビームカラムに含まれるスリットズームインを示す。

0039

本発明の一実施形態に係る、3つの異なるピッチのスタッガードアレイのレイアウトを有するBAAの複数のアパーチャを示し、電子ビームは、全てのアレイをカバーする。

0040

本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(水平線の不連続部分)又はビア(塗りつぶされたボックス)を有する複数の太線(右)に対して、BAAの3ビームスタッガードアパーチャアレイ(左)を示し、スキャン方向は、矢印によって示される。

0041

本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(水平線の不連続部分)又はビア(塗りつぶされたボックス)を有する複数の中太線(右)に対して、BAAの3ビームスタッガードアパーチャアレイ(左)を示し、スキャン方向は、矢印によって示される。

0042

本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(水平線の不連続部分)又はビア(塗りつぶされたボックス)を有する複数の細線(右)に対して、BAAの3ビームスタッガードアパーチャアレイ(左)を示し、スキャン方向は、矢印によって示される。

0043

本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(水平線の不連続部分)又はビア(塗りつぶされたボックス)を有する異なるサイズの複数のライン(右)に対して、BAAの3ビームスタッガードアパーチャアレイ(左)を示し、スキャン方向は、矢印によって示される。

0044

本発明の一実施形態に係る、図29Aに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタックの断面図を示す。

0045

本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(水平線の不連続部分)又はビア(塗りつぶされたボックス)を有する異なるサイズの複数のライン(右)に対して、BAAの3ビームスタッガードアパーチャアレイ(左)を示し、スキャン方向は、矢印によって示される。

0046

本発明の一実施形態に係る、各ライン上において上層対応アパーチャを有する異なるピッチの3セットのラインを示す。

0047

本発明の一実施形態に係る、1つの極太線を含む複数の異なるサイズのライン(右)、及び共通グリッド上におけるビームアパーチャアレイの鉛直ピッチレイアウト(3つのアレイ)を示す。

0048

本発明の一実施形態に係る、複数の異なるサイズのライン(右)、及びユニバーサルカッタのピッチのアレイ(左)を示す。

0049

本発明の一実施形態に係る、2つのライン(右)に対して参照されるように、ユニバーサルカッタ(左)の2*EPEルールを示す。

0050

本発明の一実施形態に係る、前の層金属被膜構造の平面図及び対応する断面図を示す。

0051

本発明の一実施形態に係る、複数のフィンを有する非プレーナ型半導体デバイスの断面図を示す。

0052

本発明の一実施形態に係る、図36Aの半導体デバイスのa−a'軸に沿う平面図を示す。

0053

本発明の一実装に係るコンピューティングデバイスを示す。

0054

本発明の一実施形態に係る、例示的なコンピュータシステムブロック図を示す。

0055

本発明の1つ又は複数の実施形態を実装するインターポーザである。

0056

本発明の一実施形態に従って構築されたコンピューティングデバイスである。

実施例

0057

相補型電子ビームリソグラフィ(CEBL)に適した複数のリソグラフィ装置及びこれを含む方法論が説明される。以下の説明において、本発明の複数の実施形態を十分に理解せしめるべく、具体的なツール技術、インテグレーション及び材料の形態のような、多数の具体的な詳細が示される。本発明の複数の実施形態は、これらの具体的な詳細がなくとも、当業者であれば実施可能であることは明らかである。他の複数の例において、シングル又はデュアルダマシン処理のような周知の機能は、本発明の複数の実施形態を不必要に不明瞭にすることを避けるべく、詳細には説明されない。さらに、図示される様々な実施形態は、例示的な表現であり、必ずしも縮尺通りに示されているものではないことを理解されたい。いくつかの場合において、様々なオペレーションが、順に、本発明の理解にあたって最も有用な態様で、複数の離散オペレーションとして説明される。しかしながら、説明の順序は、これらのオペレーションが順序に依存することを必ずや示唆するものと解釈されるべきではない。詳細には、これらのオペレーションは、示される順序で実行される必要はない。

0058

本明細書で説明される1つ又は複数の実施形態は、リソグラフィアプローチ及びツール技術を実装する場合、半導体処理の考慮を含む相補型電子ビームリソグラフィ(CEBL)を含む又はこれに適したこのようなアプローチ及びツール技術に関する。

0059

相補型リソグラフィは、2つのリソグラフィ技術を連携させ、これらの強みを基にしたものであり、大量製造(HVM)において、ロジックデバイスの重要な層を20nm半ピッチ及びそれ未満でパターニングするコストを引き下げる。相補型リソグラフィを実装する最も費用対効果の高い方法は、光学リソグラフィを電子ビームリソグラフィ(EBL)と組み合わせることである。集積回路(IC)設計のウェハへの転写処理は、以下の技術を伴う。すなわち、複数の単方向(厳密に単方向又は主に単方向のいずれか)のラインを予め定められたピッチでプリントする光学リソグラフィ、線密度を増加させるピッチ分割技術、及び当該ラインを「カット」するEBLである。EBLは、他の重要な層、特にコンタクト及びビアホールのパターニングにも用いられる。光学リソグラフィは、他の層のパターニングに単独で用いられてよい。光学リソグラフィを補完するために用いられる場合、EBLは、CEBL、すなわち相補型EBLと称される。CEBLは、ライン及びホールのカットに関する。全ての層をパターニングすることを試みないことによって、CEBLは、高度な(より小さい)技術ノード(例えば、7nmまたは5nmのような、10nm又はそれより小さい技術ノード)で、産業におけるパターニングの必要性を満たすにあたり、相補的だが不可欠な役割を果たす。CEBLは、現在の光学リソグラフィ技術、ツール及びインフラストラクチャの用途をも拡大する。

0060

上述されたように、ピッチ分割技術は、このようなラインをカットするEBLを用いる前に、線密度を増加させるために用いられてよい。第1の例において、ピッチ二分割は、製造された格子構造の線密度を倍にするように実装されてよい。図1Aは、層間絶縁(ILD)層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。図1Bは、ピッチ二分割によるハードマスク層のパターニング後の図1Aの構造の断面図を示す。

0061

図1Aを参照すると、初期構造100は、層間絶縁(ILD)層102上に形成されたハードマスク材料層104を有する。パターニングされたマスク106は、ハードマスク材料層104より上に配置される。パターニングされたマスク106は、ハードマスク材料層104上に、これらの形状(ライン)の側壁に沿って形成された複数のスペーサ108を有する。

0062

図1Bを参照すると、ハードマスク材料層104は、ピッチ二分割アプローチでパターニングされる。具体的には、パターニングされたマスク106は、最初に除去される。複数のスペーサ108の結果的なパターンは、密度を倍にし、マスク106のピッチ又は形状を半分にしている。複数のスペーサ108のパターンは、図1Bに示されるように、例えばエッチング処理によってハードマスク材料層104に転写され、パターニングされたハードマスク110を形成する。このような一実施形態において、パターニングされたハードマスク110は、複数の単方向のラインを有する格子パターンを有するように形成される。パターニングされたハードマスク110の格子パターンは、密なピッチの格子構造であってよい。例えば、密なピッチは、従来のリソグラフィ技術では直接的に実現可能でないことがある。またさらに、示されていないが、元のピッチは、スペーサによる2回目マスクパタニングによって4分の1にされてよい。従って、図1Bのパターニングされたハードマスク110の格子状パターンは、一定ピッチで離間し、互いに対して一定幅を有する複数のハードマスクラインを有してよい。実現される寸法は、用いられたリソグラフィ技術の限界寸法よりはるかに小さくてよい。

0063

従って、CEBLインテグレーションスキームの第1の部分として、ブランケット膜は、例えば、スペーサベースの二重パターニング(SBDP)もしくはピッチ二分割、又はスペーサベースの四重パターニング(SBQP)もしくはピッチ四分割を含み得るリソグラフィ及びエッチング処理を用いてパターニングされてよい。他のピッチ分割アプローチも実装され得ることを理解されたい。

0064

例えば、図2は、ピッチ六分割を含むスペーサベースの六重パターニング(SBSP)処理スキームにおける断面図を示す。図2を参照すると、オペレーション(a)において、リソスリミング及びエッチング処理後犠牲パターンXが示される。オペレーション(b)において、堆積及びエッチング後のスペーサA及びBが示される。オペレーション(c)において、スペーサA除去後のオペレーション(b)のパターンが示される。オペレーション(d)において、スペーサC堆積後のオペレーション(c)のパターンが示される。オペレーション(e)において、スペーサCエッチング後のオペレーション(d)のパターンが示される。オペレーション(f)において、犠牲パターンX除去及びスペーサB除去後に、ピッチ/6パターンが実現される。

0065

他の例において、図3は、ピッチ九分割を含むスペーサベースの9重パターニング(SBNP)処理スキームにおける断面図を示す。図3を参照すると、オペレーション(a)において、リソ、スリミング及びエッチング処理後の犠牲パターンXが示される。オペレーション(b)において、堆積及びエッチング後のスペーサA及びBが示される。オペレーション(c)において、スペーサA除去後のオペレーション(b)のパターンが示される。オペレーション(d)において、スペーサC及びDの堆積及びエッチング後のオペレーション(c)のパターンが示される。オペレーション(e)において、スペーサC除去後に、ピッチ/9のパターンが実現される。

0066

いずれの場合も、一実施形態において、本明細書で説明される相補型リソグラフィは、最初に、193nm浸漬リソグラフィ(193i)のような従来技術又は最新技術のリソグラフィによって、グリッドレイアウトを製造することを含む。ピッチ分割は、グリッドレイアウトの線密度をn倍増加させるように実装されてよい。193iリソグラフィにn分割のピッチ分割を加えたグリッドレイアウト形成は、193i+P/nピッチ分割として指定されてよい。ピッチ分割されたグリッドレイアウトのパターニングは、次に、より詳細に後述されるように、電子ビーム直接書き込み(EBDW)「カット」を用いてパターニングされてよい。このような一実施形態において、193nm浸漬スケーリングは、費用対効果の高いピッチ分割により、多数の生成に拡張されてよい。相補型EBLは、格子連続性を断ち、複数のビアをパターニングするために用いられる。

0067

より詳細には、本明細書で説明される複数の実施形態は、集積回路の製造中における形状のパターニングに関する。一実施形態において、CEBLは、ビア形成用の開口をパターニングするために用いられる。ビアは、ビアの上の金属ラインをビアの下の金属ラインと電気的に接続するために用いられる金属構造である。他の実施形態において、CEBLは、金属ラインに沿って非導電性空間又は中断部分を形成するために用いられる。従来、このような中断部分は、その処理が金属ラインの部分の除去又は切り離しを含んでいたことから「カット」と称されていた。しかしながら、ダマシンアプローチにおいて、中断部分は、金属ライン軌道に沿った領域である「プラグ」と称されることがあり、これらは、製造スキームのいずれのステージにおいても実際に非金属であるが、むしろ、金属が形成され得ないように保持された領域である。しかしながら、いずれかの場合において、カット又はプラグという用語は、交換可能に用いられてよい。ビア開口及び金属ラインのカット又はプラグ形成は、一般に、集積回路のラインのバックエンド(BEOL)処理と称される。他の実施形態において、CEBLは、ラインのフロントエンド(FEOL)処理に用いられる。例えば、(フィン寸法のような)アクティブ領域寸法及び/又は関連付けられたゲート構造のスケーリングは、本明細書で説明されるように、CEBL技術を用いて実行されてよい。

0068

上述されたように、電子ビーム(ebeam)リソグラフィは、集積回路製造のための形状の望ましいスケーリングを実現すべく、標準的なリソグラフィ技術を補完するように実装されてよい。電子ビームリソグラフィツールは、電子ビームリソグラフィを実行するために用いられてよい。例示的な実施形態において、図4は、電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図である。

0069

図4を参照すると、電子ビームカラム400は、電子のビーム404を提供する電子ソース402を含む。電子のビーム404は、制限アパーチャ406を通過し、その後、高アスペクト比照明光学系408を通過する。出射したビーム410は、次にスリット412を通過し、例えば、磁気レンズたり得るスリムレンズ414によって制御されてよい。最終的に、ビーム404は、成形アパーチャ416(1次元(1−D)成形アパーチャであってよい)を通過し、次にブランカアパーチャアレイ(BAA)418を通過する。BAA418は、シリコン薄型スライスに形成される開口のような物理的な複数のアパーチャを内含する。BAA418の一部のみが、所与の時間、電子ビームに露光される場合があってよい。あるいは、又はこれと共に、BAA418を通過する電子ビーム404の部分420のみが、最終アパーチャ422を通過し(例えば、ビーム部分421がブロックされるものとして示される)、場合によっては、ステージフィードバック偏向部424を通過することが可能とされる。

0070

再び図4を参照すると、結果的な電子ビーム426は、最終的に、IC製造に用いられるシリコンウェハのようなウェハ430の面上のスポット428として作用する。具体的には、結果的な電子ビームは、ウェハ上のフォトレジスト層に作用するが、実施形態はこれに限定されない。ステージスキャン432は、図4に示される矢印434の方向に沿って、ビーム426に対してウェハ430を移動させる。電子ビームツールは、その全体において、図4に示されるタイプの多数のカラム400を含んでよいことを理解されたい。また、以下のいくつかの実施形態において説明されるように、電子ビームツールは、関連付けられたベースコンピュータを有してよく、各カラムは、対応するカラムコンピュータをさらに有してよい。

0071

最新技術の電子ビームリソグラフィの1つの欠点は、高度集積回路製造のための大量製造(HVM)環境に容易に採用可能ではないことである。今日の電子ビームツール技術及び関連する方法論は、HVMウェハ処理スループット要件に対して、遅過ぎることを証明した。本明細書で説明される複数の実施形態は、HVM環境において、EBLの利用を実現することに関する。詳細には、本明細書で説明される多数の実施形態は、EBLツールにおけるスループットの向上を実現し、HVM環境におけるEBLの利用を可能とする。

0072

EBLをその現在の性能より向上させ得る複数の実施形態の7つの異なる態様が後述される。複数の実施形態の7つの別個の態様として取り上げられているが、後述される複数の実施形態は、HVM環境のEBLスループット向上を実現すべく、独立して、又は任意の適した組み合わせで用いられてよいことを理解されたい。より詳細に後述されるように、第1の態様において、電子ビームツール上で電子ビームパターニングを受けるウェハのアラインメントについての検討事項対処される。第2の態様において、電子ビームツールの簡略化のためのデータ圧縮又はデータ低減が説明される。第3の態様において、集積回路レイアウトのための、均一の金属又は他の格子パターン密度の複数の領域の実装が説明される。第4の態様において、電子ビームツールのためのスタッガードブランカアパーチャアレイ(BAA)が説明される。第5の態様において、電子ビームツールのための3ビームアパーチャアレイが説明される。第6の態様において、電子ビームツールのための非ユニバーサルカッタが説明される。第7の態様において、電子ビームツールのためのユニバーサルカッタが説明される。

0073

全ての態様に対して、一実施形態において、ブランカアパーチャアレイ(BAA)の開口又はアパーチャを以下参照する場合、BAAの開口又はアパーチャの全て又はいくつかは、ウェハ/ダイがウェハ移動又はスキャン方向に沿って下方に移動すると、(例えば、ビーム偏向によって)開又は「閉」にスイッチされてよい。一実施形態において、BAAは、各開口が電子ビームをサンプルに向けて通過させるか、又はビームを例えばファラデーカップ又はブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。電子ビームカラム又はこのようなBAAを含む装置は、ビームカバレッジ全体をBAAの一部のみへと偏向させるように構築されてよく、次に、BAAの個別の開口は、電子ビームを通過させる(「オン」)又は通過させない(「オフ」)ように電気的に構成される。例えば、非偏向電子は、ウェハを通過してレジスト層を露光させ、偏向電子は、ファラデーカップ又はブランキングアパーチャに捕捉される。「開口」又は「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、BAAの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口(例えば、ミクロンスケール)は、最終的にBAAから生成されるスポットサイズ(例えば、ナノメートルスケール)より実質的に大きいからである。従って、BAAのピッチ又はBAAの開口のカラムが金属ラインのピッチに「対応」するものとして本明細書で説明される場合、このような説明は、実際に、BAAから生成される複数の作用スポットのピッチとカットされる複数のラインのピッチとの間の関係を指す。後述される例として、BAA2110から生成される複数のスポットは、(複数のBAA開口の両方のカラムが共に考慮される場合)複数のライン2100のピッチと同じピッチを有する。一方、BAA2110のスタッガードアレイの1つのカラムのみから生成される複数のスポットは、複数のライン2100のピッチの2倍のピッチを有する。

0074

全ての態様に対して、いくつかの実施形態において、電子ビームカラムは、上述されたように、図4に関して説明されたものに加えて、複数の他の機能をさらに含んでよいことも理解されたい。例えば、一実施形態において、サンプリングステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、90度回転(例えば、スキャン方向X及びYの間で回転)してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを90度回転させることが可能である。他の追加的な複数の実施形態が、図24A−24Cに関して後述される。

0075

本発明の複数の実施形態の第1の態様において、電子ビームツール上で電子ビームパターニングを受けるウェハのアラインメントについての検討事項が対処される。

0076

後述のアプローチは、層が画像化ツール(例えば、光学スキャナ)によってパターニングされる場合に、層から層への物理的オーバレイによるエッジ配置エラー(EPE)への過剰な寄与を克服するように実装されてよい。一実施形態において、後述のアプローチは、複数のウェハ座標系マーカ(すなわち、アラインメントマーク)の予め選択されたサンプリングを別途用いて、処理されたウェハに対し、ウェハ処理に起因する面内グリッド歪みパラメータ推定する画像化ツールに適用可能である。収集されたアラインメント情報(例えば、サンプリングされたウェハの面内グリッド歪み)は、典型的には、予め定義された次数多項式フィッティングする。次にフィッティングは、典型的には、歪んだグリッドの表現として用いられ、様々なスキャナプリントパラメータを調整し、基本層プリント層との間において可能な最良のオーバレイを実現する。

0077

代わりに、一実施形態において、電子ビームをパターニングに用いることにより、各ダイのみならず基本層形状を含む、パターン上の任意の点における書き込みの間に、アラインメント情報の収集(「オンザフライアラインメント」)が可能となる。例えば、電子検出器は、複数のアラインメントマーク又は他の基本パターン形状から後方散乱電子を収集すべく、電子ビームカラムの底部に配置される。ダイが露光される間にステージがカラムの下方でスキャンしつつ、電子ビームカラムが書き込みを(かつ、検出器が検出を)行うので、単純な線形モデルにより、各ダイ内において、このような情報を数百回収集することが可能となる。このような一実施形態において、多項式をフィッティングさせ、高次複合補正パラメータを推定する必要はない。むしろ、単純な線形補正のみが用いられてよい。

0078

一実施形態において、実際に、電子ビームの複数の(数百の)時間位置は、前の層上で複数のスクライブラインにおいて、及び複数のダイのアクティブエリア内において、パターニングされたアラインメントマークに対して登録されてよい。登録は、COO(コストオブオーナーシップ)のツールスループットの損失なく、露光される層パターンのパターニング特性特徴づける目的で、通常存在する複数のセルドロップを用いて実行されてよい。

0079

オンザフライアラインメントが実装されない場合、代替的な形態は、上述されたように、高次多項式を用いる。しかしながら、高次多項式に基づくアラインメントは、比較的疎なアラインメント情報をフィッティングさせるために用いられ(例えば、パターニングされるダイ位置の10−15%のみがウェハ上の面内グリッド歪み収集のために用いられる)、非成形(残りの)フィッティングエラーは、オーバレイの予測されるエラーの最大合計の約50%を構成する。フィッティング及びパターニング補正のために、はるかにより高密度なアラインメント情報を収集し、さらに高次多項式を用いることは、オーバレイを幾分向上させ得るが、これは、著しいスループット及びコストオブオーナーシップの損失の上に実現される。

0080

説明すると、ウェハ処理に起因する面内グリッド歪みは、限定されるものではないが、プリントされるパターンの下方にある金属層/他の層に起因する後方散乱/フィールドの変位エラー、パターン書き込みの熱効果に起因するウェハのボウイング局所的に漸増するウェハの膨張、及びEPEに大きく寄与する他の追加的な効果を含む複数のソースから生じる。補正がなされない場合、ウェハのパターニングにおいて、局所的にパターニング全体のミスアラインメントが生じる可能性が非常に高い。

0081

図5は、光学スキャナオーバレイが、面内グリッド歪み(IPGD)においてモデル化するその能力によって限定されることを模式的に示す。図5左手部分502を参照すると、ウェハ506上のダイグリッド504は、ウェハ処理によって歪んでいる。複数のベクトルは、初期ポジショニング(例えば、第1の層のプリント)に対する各ダイのコーナ変位を示す。図5右手部分510を参照すると、従来技術によるステッパが、複数のドット512で表される、この層における比較的疎な歪みグリッド情報を収集する。従って、高次多項式を用いることにより、比較的疎なアラインメント情報のフィッティングが可能となる。位置の数は、モデルがサンプリングされた位置におけるグリッド座標情報から取得されたグリッド表現にフィッティングした後の「受容可能な」残りに対して最適化される。オーバヘッドタイムは、この情報を収集するために必要とされる。

0082

図5において表されたように、収集された比較的疎な歪みグリッド情報と対照的に、図6は、本発明の一実施形態に係るオンザフライアプローチアラインメントを用いた歪みグリッド情報を模式的に示す。図6を参照すると、電子ビームが各ダイに書き込みを行うと、カラムの底部の検出器は、基本層の位置調整についての情報を収集する。位置書き込みに必要な調整は、ステージ位置制御により、オーバヘッドタイム増加もしくはスループット損失なく、又はこれを最小化した上で、ウェハ上のどこでもリアルタイムに実行されてよい。詳細には、図6は、図5において示されたものと同じプロット602を示す。ズームインされた例示的なダイ領域604は、ダイ領域604内における複数のスキャン方向606を示す。

0083

本発明の複数の実施形態の第2の態様において、電子ビームツールの簡略化のためのデータ圧縮又はデータ低減が説明される。

0084

本明細書で説明されるアプローチは、データを制限し、データの大量圧縮を可能とすることを含み、データパスを低減し、最終的にはるかにより単純な電子ビーム書き込みツールを提供する。より詳細には、説明される複数の実施形態は、電子ビームツールの電子ビームカラムに渡されるべきデータ量の大幅な低減を実現する。物理的ハードウェアの電気的な帯域幅制限内で維持しつつ、カラムフィールドの書き込みと、フィールドエッジ配置エラーのためのカラムフィールド調整とを行うために十分なデータ量を可能とする実用的なアプローチが提供される。このような実施形態を実装しなければ、必要とされる帯域幅は、今日の電子機器によって可能なものの約100倍となる。一実施形態において、本明細書で説明されるデータ低減又は圧縮アプローチは、EBLツールのスループット性能を実質的に増加させるように実装されてよい。スループット性能を増加させることによって、EBLは、集積回路製造環境のようなHVM環境に、より容易に採用され得る。

0085

図7は、本発明の一実施形態に係る、5%密度のビアパターンと対照的に、300mmウェハ上において50%密度で一般的/従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。図7を参照すると、転送される情報は、式(A)に従う。情報転送は式(B)に従い、ここで、エッジ配置エラー(EPE)不確実性(Ap)に起因する情報損失は最小限の決定特徴であり、ΔPVは2EPEに等しい。APのEBDWツール分解能が10nmに等しく、EPEが2.5nmに等しいと想定すると、このような汎用的な画像化システムによる1m2あたり(パターン密度の50%と想定)の転送される情報量は、式(C)に従う。300mmウェハの面積は706cm2、すなわち0.0706m2である。これに応じて、300mmウェハ上に50%密度で一般的なレイアウトをパターニングするために転送される必要があるバイトの数は、式(D)に従う。結果は、転送速度194.4GB/sに対して10wphTPTと想定すると、70TBが6分で転送される。本発明の一実施形態によれば、複数のビア(及び/又はカット)をパターン密度約10%でプリントするように設計されるEBDWツールは、これに応じて、例えば、現実の転送速度40GB/sで転送されるより小さい情報を必要とする。特定の実施形態において、EBDWツールは、複数のビア(及び/又はカット)をパターン密度約5%でプリントするように設計され、これに応じて、転送されるより小さい情報、例えば、現実の転送速度20GB/sで7TBを必要とする。

0086

再び図7を参照すると、情報転送は、絶対的な64ビット座標を転送する代わりに、相対的な(整数化された)距離に低減される。密度50%の一般的なレイアウトパターンに対して、電子ビームツールを用いて、約10%未満の密度、さらには密度5%の低さでビアのみをパターニングすることによって、例えば、6分で70TB超から6分で7TB未満へのデータ転送量の低減が実現可能であり、電子ビーム装置が、大量製造に必要な製造スループットを実現することが可能となる。

0087

一実施形態において、以下の4つのアプローチ、すなわち、(1)ビア及びカットの設計ルールの全ては、ビアが占有可能な位置の数を低減すべく簡略化され、ラインのカットの開始点及び停止点が、場合によっては配置されること、(2)カットの開始点及び停止点の配置、ならびにビア間距離の暗号化は、n*min距離として暗号化されること(これにより、カットの開始点及び停止点の各位置、ならびにビア位置の64ビットアドレスを送信する必要がなくなる)、(3)ツールの各カラムに対して、ウェハのこの区域に属するカット及びビアの形成に必要とされるデータのみがカラムコンピュータに転送されること(各カラムは、必要なデータのみを、アプローチ2のように暗号化された形で受信する)、及び/又は(4)ツールの各カラムに対して、送信されるエリアは、上部、底部においてラインn本だけ増加し、xにおける幅の追加も可能となること(従って、関連付けられたカラムコンピュータは、ウェハのデータ全体を送信させることなく、ウェハ温度の変化及びアラインメントをオンザフライで調整してよい)のうち1つ又は複数が、データ低減のために実装される。一実施形態において、1つ又は複数のこのようなデータ低減アプローチの実装により、電子ビームツールの簡略化が少なくともある程度実現する。例えば、標準的にマルチカラム電子ビームツールの単一の専用カラムに関連付けられた専用コンピュータ又はプロセッサは、簡略化されてよく、又は、共に省略さえされてよい。すなわち、オンボードの専用ロジック機能を備える単一カラムは、ロジック機能をオフボードに移す、又は電子ビームツールの個別のカラムの各々に必要とされるオンボードのロジック機能の量を低減させるように、簡略化されてよい。

0088

上述されたアプローチ(1)に関して、図8は、本発明の一実施形態に係る、ビア、及びカット開始/停止の簡略化された設計ルール位置のためのグリッドレイアウトアプローチを示す。水平グリッド800は、複数のライン位置規則的構成を含み、複数の実線802は実際のラインを表し、複数の破線804は占有されていないライン位置を表す。この技術の要点は、複数のビア(塗りつぶされたボックス806)が正方格子図8において鉛直グリッド808として示される)上にあり、ビアの下にある複数の金属ライン(実線の輪郭を有する水平方向の矩形)と平行なスキャン方向810にプリントされることである。この設計システム要件は、複数のビア位置806が、鉛直グリッド808とアラインメントするように形成されることのみである。

0089

複数のカットに関して、カットは、ビアのグリッドより微細なグリッドで形成される。図9は、本発明の一実施形態に係る複数のカットの可能な配置を示す。図9を参照すると、複数のライン902のアレイは、グリッド906に従ってその中に位置する複数のビア904を有する。複数のカット(例えば、ラベリングされたカット908、910および912)の可能な配置は、複数の鉛直方向の破線914によって示され、ビア位置は、複数の鉛直方向の実線906として連続する。複数のカットは、常に、正確にグリッド914上で開始及び停止し、これが、ベースコンピュータからカラムコンピュータまで転送されるデータ量を低減させる要点となる。しかしながら、複数の鉛直方向の破線914の位置は正方格子に見えるが、これが要件ではないことを理解されたい。代わりに、ビア及びカットラインを中心とするラインのペアは、ビア位置に対して、既知の距離−xn及び+xnである。複数のビア位置は、カット方向に沿ってm個単位毎に離間する正方格子である。

0090

上述されたアプローチ(2)に関して、カット及びビアの距離ベースの暗号化が、64ビットフルアドレスを送信する必要をなくすために用いられてよい。例えば、x及びy位置に対して絶対64ビット(又は128ビット)アドレスを送信するのではなく、(右への移動方向でプリントするウェハラインの)左端から、又は(左への移動方向でプリントするウェハラインの)右端からの移動方向に沿った距離が暗号化される。ビアラインを中心とするラインのペアは、ビア位置に対して既知の距離−xn及び+xnであり、複数のビア位置は、カット方向に沿ってm個単位毎に離間する正方格子である。あらゆるビアのプリント位置は、従って、ゼロから(m個単位で離間する)付番されたビア位置への距離として暗号化されてよい。これにより、送信されるべきポジショニングデータ量が大幅に低減する。

0091

情報量は、前のビアからビアの相対的個数機械に提供することによって、さらに低減されてよい。図10は、本発明の一実施形態に係るラインA及びBの中におけるビアのレイアウトを示す。図10を参照すると、図示される2つのライン、すなわち、ビア1002が+1、+4、+1、+2で離間するラインA、及びビア1004が+9で離間するラインBは、以下のとおり低減されてよい。ビア1002/1004は、グリッド1006に従って離間する。最も可能性が高い条件を割り当てる追加の通信理論がさらに実行され、データ空間を低減させることを理解されたい。たとえそうであっても、このようなさらなる低減を無視したとしても、単純な圧縮を用いて優れた向上が実現し、64ビット位置の4つのビアをごく少数のビットに低減させる。

0092

同様に、複数のカットの開始点及び停止点は、低減され、各カットの位置情報の64ビット(又は128ビット)を送信する必要をなくしてよい。光のスイッチと同様に、カットを開始することは、次のデータ点がカットの終点であることを意味し、同様に、次の位置は、次のカットの開始点である。カットは、ビア位置からの移動方向+xnで終了する(同様に、−xnで開始する)ことが知られているので、カット開始/停止に応じて、ビア位置はエンコードされてよく、ローカルカラムコンピュータは、ビア位置からのオフセットを再適用するよう命令されてよい。図11は、本発明の一実施形態に係るラインA−Eの中におけるカットのレイアウトを示す。図11を参照すると、絶対64(又は128)ビット位置の送信の大幅な減少は、次のような結果となる。前のカットからの離間が、Aでは+5(空間1102として示される)、+1、Bではx<カットなし>(どのようなxでも距離についてカットなしとして暗号化される)、Cでは+1(左側にあるカットの停止点)、+4(カット1102の開始点と鉛直方向にアラインメントされる大きいカットの開始点)、+3(大きいカットの終点)、Dでは+3、+4、Eでは+3、+2、+1、+4である。

0093

上述されたアプローチ(3)に関して、各カラムに対して、複数のカット及びビアについて送信されるデータは、所与のカラムに該当するウェハフィールドに必要なもののみに制限される。例において、図12は、本発明の一実施形態に係る、その上に設けられた複数のダイ位置1202と、単一カラムのウェハフィールドを表す上層の破線のボックス1204とを有するウェハ1200を示す。図12を参照すると、ローカルカラムコンピュータに送信されるデータは、点線のボックス1204で示されるプリント領域に形成される複数のラインのみに限定される。

0094

上述されたアプローチ(4)に関して、ウェハのボウイング、加熱、及びチャックミスアラインメントに対する角度シータの補正は、オンザフライでなされなければならず、カラムコンピュータに送信される実際の領域は、少数のラインだけより大きい上部及び底部、及び左右への追加データである。図13は、その上に設けられた複数のダイ位置1302と、単一カラムの上層にある実際のターゲットウェハフィールド1304とを有するウェハ1300を示す。図13に示されるように、本発明の一実施形態に係る増加した周辺エリア1306が提供され、オンザフライ補正に対処する。図13を参照すると、増加した周辺エリア1306がカラムコンピュータに送信されるデータ量をわずかに増加させる間に、カラムのプリントは、カラムにその標準領域外でプリントさせることを可能とすることによって、無数の問題から生じたウェハミスアラインメントの修正をさらに可能とする。このような問題は、ウェハアラインメント問題又は局所的な加熱の問題等を含んでよい。

0095

図14は、本発明の一実施形態に係る、図13からの元のターゲットエリア(内部が明るい色の太い破線のボックス1304)に対してプリントされるエリア(内部が濃色の細い破線のボックス1402)上におけるわずかなウェハ回転の効果を示す。図14を参照すると、カラムコンピュータは、追加の送信されたデータを用いて、機械に対し複雑な回転チャックプリント速度を別途制限し得る)を必要とすることなく、必要とされるようにプリントを変化させることが可能である。

0096

本発明の複数の実施形態の第3の態様において、集積回路レイアウトのための、均一の金属又は他の格子パターン密度の複数の領域の実装が説明される。

0097

一実施形態において、電子ビーム装置のスループットを向上させるべく、複数の相互接続層の設計ルールは簡略化され、ダイ上のロジック、SRAM、及びアナログIO領域利用可能なピッチのセットの固定を実現する。このような一実施形態において、金属レイアウトは、ワイヤが、従来の非電子ビームリソグラフィ処理においてビアランディングを実現するために現在用いられているように湾曲、直交方向ワイヤ、端部のフックを有さず、単方向であることをさらに必要とする。

0098

特定の実施形態において、単方向ワイヤの3つの異なるワイヤ幅が、各金属被膜層内で実現可能である。ワイヤの複数のギャップは、正確にカットされ、複数のビアに対して、全てが最大可能サイズに自己アラインメントされる。後者は、極めて細かいピッチのラインに対してビア抵抗を最小化する際に利点となる。本明細書で説明されるアプローチは、既存の電子ビームによる解決手段に対して数段大きい向上を実現する電子ビームにより、効率的な電子ビームラインのカット及びビアのプリントを可能とする。

0099

図15は、本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ライン1504をオーバレイするものとして表される複数の水平金属ライン1502の平面図を示す。図15を参照すると、3つの異なるピッチ/幅1506、1508および1510のワイヤが可能である。複数の異なるラインのタイプは、図示されるように、チップ領域1512、1514および1516にそれぞれ分離されてよい。複数の領域は、概して、示されるものより大きいが、縮尺通りに図示すると、ワイヤの詳細が比較的小さくなり得ることを理解されたい。同じ層上のこのような領域は、従来のリソグラフィ技術を用いて最初に製造されてよい。

0100

本明細書の複数の実施形態において説明される進歩により、正確なワイヤのトリミングと、複数の層の間における完全に自己アラインメントされた複数のビアとが可能となる。トリミングは、必要に応じて、現在のリソベースの処理で必要とされるようなトリミング−トリミング(プラグ)ルールなしで行われることを理解されたい。さらに、一実施形態において、ビア−ビアルールは、大幅に排除される。図示される密度及び関係のビアは、現在の光学近接補正(OPC)によって実現されるリソグラフィ性能を用いてプリントすることは困難又は不可能なことがある。同様に、図示される複数のカットのいくつかを別途妨げ得るプラグ/カットルールは、この技術の利用により排除される。これにより、相互接続ビア層は、より回路設計への制限とならない。

0101

再び図15を参照すると、鉛直方向において、異なるピッチ及び幅の複数のラインは重複しない、すなわち、各領域が鉛直方向において分離されている。対照的に、図16は、本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ライン1604をオーバレイするものとして表される複数の水平金属ライン1602の平面図を示し、複数の金属ラインは、鉛直方向において異なる幅/ピッチで重複する。例えば、ラインのペア1606は、鉛直方向において重複し、ラインのペア1608は、鉛直方向において重複する。再び図16を参照すると、複数の領域は、完全に重複してよい。3つのサイズ全てのワイヤは、ライン製造方法によって実現された場合に、互いにかみ合わされてよいが、複数のカット及びビアは、本発明の複数の実施形態の他の態様に関して後述されるように、ユニバーサルカッタによって完全に実現されるように継続する。

0102

説明すると、図17は、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の従来の金属ライン1702の平面図を示す。図17を参照すると、図15および16のレイアウトと対照的に、複数の双方向ワイヤが、従来用いられる。このようなラインは、長い直交ワイヤ、レーンを変化させる複数のトラック間の短い湾曲、及びビアを配置するワイヤ端部の「フック」の形で直交ラインを増加させ、これにより、ラインを引き戻しても、ビアを阻害することがない。このような構造の例が、図17の複数のXの位置に示される。このような直交構造を可能とすることにより、密度が小さいことの何らかの利点(特に、上のXにおけるトラック湾曲)が提供されるが、これらは、設計ルールの複雑性/設計ルールのチェックを大幅に増加させ、電子ビーム方法論のようなツールが必要とされるスループットを実現することを妨げるといえよう。再び図17を参照すると、従来のOPC/リソグラフィは、左手側に示されるビアのいくつかが実際に製造されることを妨げることを理解されたい。

0103

本発明の複数の実施形態の第4の態様において、電子ビームツールのためのスタッガードブランカアパーチャアレイ(BAA)が説明される。

0104

一実施形態において、スタッガードビームアパーチャアレイは、最小ワイヤピッチをも実現しつつ、電子ビーム機械のスループットを解決するように実装される。スタッガードなしの場合、エッジ配置エラー(EPE)を考慮することは、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の2倍である最小ピッチのカットが不可能であることを意味する。例えば、図18は、カットされる又は複数のターゲット位置に配置されるビアを有するライン1802に対して、BAAのアパーチャ1800を示し、これらのラインは、アパーチャ1800の下で、矢印1804の方向に沿ってスキャンされる。図18を参照すると、カットされるべき所与のライン1802又は配置されるべき複数のビアに対して、カッタ開口(アパーチャ)のEPE1806は、ラインのピッチであるBAAグリッドに矩形の開口を生じさせる。

0105

図19は、カットされる又は複数のターゲット位置に配置されるビアを有する2つのライン1904および1906のそれぞれに対して、BAAの2つの非スタッガードアパーチャ1900および1902を示し、これらのラインは、アパーチャ1900および1902の下で矢印1908の方向に沿ってスキャンされる。図19を参照すると、図18の矩形の開口1800が、複数の他のこのような矩形の開口(例えば、ここでは1900及び1902)を有する鉛直の単一カラムに配置される場合、カットされる複数のラインの可能なピッチは、2xEPE1910にBAA開口1900と1902との間の距離要件1912を加え、さらにワイヤ1904または1906の1つの幅を加えたものよって限定される。結果の間隔1914は、図19のはるか右手において、矢印によって示される。このような線形アレイは、ワイヤ幅の3−4xより実質的に大きくなるように、ラインのピッチを著しく制限することがあり、これは許容不可能となり得る。他の許容不可能な代替例として、より密なピッチのワイヤを、ワイヤ位置をわずかにオフセットさせて、2つ(又はそれより多く)のパスにカットすることがあり得る。このアプローチは、電子ビーム機械のスループットを著しく制限することがある。

0106

図19と対照的に、図20は、本発明の一実施形態に係る、カットされる又は複数のターゲット位置に配置されるビアを有する複数のライン2008に対して、BAA2000のスタッガードアパーチャ2006の2つのカラム2002および2004を示し、これらのライン2008は、複数のアパーチャ2006の下で方向2010に沿ってスキャンされ、スキャン方向は、矢印によって示される。図20を参照すると、スタッガードBAA2000は、図示されるように空間的にスタッガードな2つの線形アレイ2002および2004を含む。2つのスタッガードアレイ2002および2004は、複数の交互のライン2008をカットする(又はこれらに複数のビアを配置する)。複数のライン2008は、一実施形態において、密なグリッド上にワイヤ幅の2倍で配置される。本開示全体で用いられるように、スタッガードアレイという用語は、1つの方向(例えば鉛直方向)にスタッガードし、直交方向(例えば水平方向)にスキャンすると見られる場合に、重複しない又はいくらか重複する、複数の開口2006のスタッガードを指してよい。後者の場合、効果的な重複は、ミスアラインメントにおける許容範囲を提供する。

0107

スタッガードアレイは、本明細書において、簡略化のために2つの鉛直カラムとして示されるが、単一「カラム」の複数の開口又はアパーチャは、鉛直方向に柱状である必要はないことを理解されたい。例えば、一実施形態において、第1のアレイが鉛直方向においてピッチを集合的に有し、第1のアレイからのスキャン方向にスタッガードされる第2のアレイが鉛直方向においてピッチを集合的に有する限り、スタッガードアレイは実現される。従って、本明細書における鉛直カラムの記載又はその図示は、複数の開口又はアパーチャを有する単一カラムとして指定されない限り、実際に、1つ又は複数のカラムによって構成されてよい。一実施形態において、複数の開口を有する「カラム」が複数の開口を有する単一カラムではない場合、当該「カラム」内のあらゆるオフセットは、ストローブタイミングで補完されてよい。一実施形態において、重要な点は、BAAのスタッガードアレイの複数の開口又はアパーチャが、第1の方向において特定のピッチで位置するが、第2の方向においてオフセットし、第1の方向において複数のカット又はビアの間になんらギャップを生じさせることなく、これらが複数のカット又はビアを配置可能とすることである。

0108

従って、1つ又は複数の実施形態は、スタッガードビームアパーチャアレイに関し、ここで、複数の開口は、EPE技術の要求を受容し得ないインライン構成とは対照的に、スタッガードされ、EPEカット及び/又はビア要件を満たすことを可能とする。対照的に、スタッガードなしの場合、エッジ配置エラー(EPE)の問題は、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の2倍である最小ピッチのカットが不可能であることを意味する。代わりに、一実施形態において、スタッガードBAAを用いることにより、各ワイヤ位置に個別に電子ビーム書き込みを行う速さの4000倍よりはるかに大きい速さが実現される。さらに、スタッガードアレイは、ワイヤ幅の2倍のワイヤピッチを可能とする。特定の実施形態において、アレイは、2つのカラムに対して4096個のスタッガード開口を有し、これにより、カット及びビア位置の各々に対してEPEが形成されてよい。スタッガードアレイは、本明細書で企図されるように、複数のスタッガード開口を有する2つ又はそれより多くのカラムを含んでよいことを理解されたい。

0109

一実施形態において、スタッガードアレイを用いることは、BAAの複数のアパーチャの周囲に、1つ又は2つの電極を含む金属を含む空間を残し、これは、電子ビームをウェハに向かって通過させもしくは誘導し、又はファラデーカップもしくはブランキングアパーチャに誘導する。すなわち、各開口は、複数の電極によって別個に制御され、電子ビームを通過又は偏向させてよい。一実施形態において、BAAは、4096個の開口を有し、電子ビーム装置は、4096個の開口を有するアレイ全体を覆い、各開口は、電気的に制御される。スループットの向上は、太い黒線の矢印によって示されるように、開口の下でウェハを通過することによって実現される。

0110

特定の実施形態において、スタッガードBAAは、複数のスタッガードBAA開口を有する2つのロウを有する。このようなアレイは、密なピッチのワイヤを可能とし、ここで、ワイヤピッチは、ワイヤ幅の2xであってよい。さらに、全てのワイヤは、単一パスにおいてカットされてよく(又は、複数のビアは、単一パスにおいて形成されてよく)、これによって、電子ビーム機械に対するスループットが実現する。図21Aは、本発明の一実施形態に係る、スタッガードBAAを用いてパターニングされた複数のカット(複数の水平線における不連続部分)又は複数のビア(塗りつぶされたボックス)を有する複数のライン(右)に対して、BAAの複数のスタッガードアパーチャの2つのカラム(左)を示し、スキャン方向は、矢印によって示される。

0111

図21Aを参照すると、単一スタッガードアレイによってもたらされたラインは、図示されたとおりであってよく、ここで、複数のラインは、パターニングされた複数のカット及びビアを有する単一ピッチである。詳細には、図21Aは、複数のライン2100又はラインが存在しないオープンなライン位置2102を示す。複数のビア2104及びカット2106は、複数のライン2100に沿って形成されてよい。複数のライン2100は、スキャン方向2112を有するBAA2110に対して示される。従って、図21Aは、単一スタッガードアレイによって生成される典型的パターンと見られてよい。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す(ライン全体又はラインの一部を除去するカットの合計を含む)。複数のビア位置2104は、複数のワイヤ2100上に設けられるビアをパターニングする。

0112

一実施形態において、BAA2110の開口又はアパーチャの全て又はいくつかは、ウェハ/ダイがウェハ移動方向2112に沿って下方に移動すると、開又は「閉」にスイッチ(例えば、ビーム偏向)されてよい。一実施形態において、BAAは、各開口が電子ビームをサンプルに向けて通過させるか、又はビームを例えばファラデーカップ又はブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。装置は、ビームカバレッジ全体をBAAの一部のみへと偏向させるように構築されてよく、次に、BAAの個別の開口は、電子ビームを通過させる(「オン」)又は通過させない(「オフ」)ように電気的に構成される。「開口」又は「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、BAAの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口(例えば、ミクロンスケール)は、最終的にBAAから生成されるスポットサイズ(例えば、ナノメートルスケール)より実質的に大きいからである。従って、BAAのピッチ又はBAAの開口のカラムが金属ラインのピッチに「対応」するものとして本明細書で説明される場合、このような説明は、実際に、BAAから生成される作用スポットのピッチとカットされるラインのピッチとの間の関係を指す。例として、BAA2110から生成される複数のスポットは、(複数のBAA開口の両方のカラムが共に考慮される場合)複数のライン2100のピッチと同じピッチを有する。一方、BAA2110のスタッガードアレイの1つのカラムのみから生成される複数のスポットは、複数のライン2100のピッチの2倍のピッチを有する。

0113

上述されたようなスタッガードビームアパーチャアレイ(スタッガードBAA)を含む電子ビームカラムは、図4に関して説明されたものに加えて、複数の他の機能をさらに含んでよく、そのいくつかの例は、図24A−24Cに関してさらにより詳細に後述されることも理解されたい。例えば、一実施形態において、サンプリングステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、90度回転(例えば、スキャン方向X及びYの間で回転)してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを90度回転させることが可能である。

0114

図21Bは、本発明の一実施形態に係る、図21Aに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層2152のスタック2150の断面図を示す。図21Bを参照すると、例示的な実施形態において、相互接続スタック2150の金属断面は、下層の8つの適合した金属層2154、2156、2158、2160、2162、2164、2166および2168の単一BAAアレイから導出される。上層のより厚い/広い金属ライン2170および2172は、単一BAAで形成されないことがあることを理解されたい。複数のビア位置2174は、下層の8つの適合した金属層2154、2156、2158、2160、2162、2164、2166および2168を接続するものとして示される。

0115

本発明の複数の実施形態の第5の態様において、電子ビームツールのための3ビームアパーチャアレイが説明される。

0116

一実施形態において、ビームアパーチャアレイは、最小ワイヤピッチをも実現しつつ、電子ビーム機械のスループットを解決するように実装される。上述されたように、スタッガードなしの場合、エッジ配置エラー(EPE)の問題は、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の2倍である最小ピッチのカットが不可能であることを意味する。後述される複数の実施形態は、スタッガードBAAの概念を拡大し、3つのパスを通して、又は3ビームアパーチャアレイの全てを単一パスにおいて同時に照射/制御することによって、3つの別個のピッチがウェハ上で露光されることを可能とする。後者のアプローチは、最良のスループットを実現するために好ましいことがある。

0117

いくつかの実装において、3スタッガードビームアパーチャアレイは、単一ビームアパーチャアレイの代わりに用いられる。3つの異なるアレイのピッチは、関連する(例えば、10−20−30)又は関連しないピッチであってよい。3つのピッチは、ターゲットダイ上の3つの別個の領域において用いられてよく、又は、3つのピッチは、同じ局所的な領域において同時に形成されてよい。

0118

説明すると、2つ又はそれより多くの単一アレイを用いることは、別個の電子ビーム装置、又は異なるホールサイズ/ワイヤピッチの各々に対するビームアパーチャアレイの変更を必要とすることがある。結果は、別途、スループットへの制限及び/又はコストオブオーナーシップの問題となり得る。代わりに、本明細書で説明される複数の実施形態は、1つより多く(例えば3つ)のスタッガードアレイを有するBAAに関する。このような一実施形態において(1つのBAAに3つのアレイを含む場合において)、複数のピッチの3つの異なるアレイは、スループットの損失なく、ウェハ上でパターニングされてよい。さらに、ビームパターニングは、3つのアレイの1つをカバーするように誘導されてよい。この技術の拡張は、必要に応じて3つのアレイ全てのブランカホールをオン/オフにすることによって、異なるピッチの任意の組み合わせをパターニングするために用いられてよい。

0119

例として、図22は、本発明の一実施形態に係る、3つの異なるスタッガードアレイのレイアウトを有するBAA2200の複数のアパーチャを示す。図22を参照すると、3つのカラム2202、2204および2206のブランカアパーチャアレイ2200は、3つの異なるラインのピッチに対して、ウェハ/ダイがウェハ移動方向2210に沿って下方に移動すると、開又は「閉」にスイッチ(ビーム偏向)されるアパーチャ2208の全て又はいくつかによって、カットする又は複数のビアを形成するために用いられてよい。このような一実施形態において、複数のピッチは、デバイスのBAAプレートを変化させることなく、パターニングされてよい。さらに、特定の実施形態において、複数のピッチは、同時にプリントされてよい。両方の技術は、BAAの下でウェハが連続的にパスされる間に、多くのスポットがプリントされることを可能とする。異なるピッチの3つの別個のカラムを中心に説明するが、複数の実施形態は、装置内でフィッティング可能な任意の数のピッチ、例えば1、2、3、4、5つ等のピッチを含むように拡張されてよいことを理解されたい。

0120

一実施形態において、BAAは、各開口が電子ビームをパスするか又はビームをファラデーカップもしくはブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。装置は、ビームカバレッジ全体を単一ピッチのカラムのみへと偏向させるように構築されてよく、次に、当該ピッチのカラムの個別の開口は、電子ビームを通過させる(「オン」)又は通過させない(「オフ」)ように電気的に構成される。例として、図23は、本発明の一実施形態に係る、3つの異なるスタッガードアレイ2302、2304および2306のレイアウトを有するBAA2300の複数のアパーチャ2308を示し、電子ビームは、複数のアレイの1つのみ(例えばアレイ2304)をカバーする。このような装置構成において、スループットは、単一ピッチのみを含むダイ上の特定の複数のエリアに対して得られてよい。基本ウェハの移動方向は、矢印2310によって示される。

0121

一実施形態において、複数のピッチのアレイの間でスイッチすべく、偏向部が電子ビームカラムに追加され、電子ビームがBAAピッチのアレイ上へと誘導可能となることを可能としてよい。例として、図24Aは、本発明の一実施形態に係る、ビームをシフトさせる偏向部を有する電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図を含む。図24Aを参照すると、図4に関して説明されたもののような電子ビームカラム2400は、偏向部2402を含む。偏向部は、複数のピッチのアレイを有するBAA2404の適切なアレイに対応する成形アパーチャにおいて、適切なピッチ/カットのロウ上へとビームをシフトさせるために用いられてよい。例として、図24Bは、ピッチ#1、カット#1(2452)、ピッチ#2、カット#2(2454)及びピッチ#N、カット#N(2456)を有するBAA2450の3つ(又は最大でn個)のピッチのアレイを示す。カット#nの高さは、カット#n+mの高さに等しくないことを理解されたい。

0122

複数の他の機能が、電子ビームカラム2400にさらに含まれてよい。例えば、さらに図24Aを参照すると、一実施形態において、ステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、90度回転(例えば、スキャン方向X及びYの間で回転)してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを90度回転させることが可能である。さらに他の例において、図24Cは、電子ビームカラム上に含まれるためのズームインスリット2460を示す。このようなズームインスリット2460のカラム2400上におけるポジショニングが、図24Aに示される。ズームインスリット2460は、異なるカット高さに対する効率性を維持するために含まれてよい。上述された形状の1つ又は複数が、単一の電子ビームカラムに含まれてよいことを理解されたい。

0123

他の実施形態において、電子ビームは、BAA上の複数のピッチの複数の又は全てのカラムを完全に照射する。このような構成において、照射されたBAA開口の全ては、「開」にされて電子ビームをダイにパスする、又は「オフ」にされて電子ビームがダイに到達することを防止するように電気的に制御されることがある。このような構成の利点は、複数のホールの任意の組み合わせが、スループットを低減させることなく、ラインのカット又はビア位置をプリントするために用いられ得ることである。図23および24A−24Cに関して説明される構成は、同様の結果を生み出すためにも利用可能であり、複数のピッチのアレイの各々に対して、ウェハ/ダイにわたる別個のパスが必要とされることがある(これは、スループットを1/n倍に低減することがあり、ここでnは、プリントを必要とするBAA上のピッチのアレイの数である)。

0124

図25は、本発明の一実施形態に係る、3つの異なるピッチのスタッガードアレイのレイアウトを有するBAAの複数のアパーチャを示し、電子ビームは、全てのアレイをカバーする。図25を参照すると、本発明の一実施形態に係る、3つの異なるスタッガードアレイ2502、2504および2506のレイアウトを有するBAA2500の複数のアパーチャ2508が示され、電子ビームは、全てのアレイをカバー(例えば、アレイ2502、2504および2506をカバー)してよい。基本ウェハの移動方向は、矢印2510によって示される。

0125

図23又は図25のいずれかの場合、3つのピッチの開口を有することにより、3つの異なるライン又はワイヤ幅に対して、カット又はビア形成が可能となる。しかしながら、複数のラインは、対応するピッチのアレイのアパーチャとアラインメントしなければならない(対照として、ユニバーサルカッタが、以下開示される)。図26は、本発明の一実施形態に係る、BAAを用いてパターニングされた複数のカット(例えば、水平線の不連続部分2604)又はビア(塗りつぶされたボックス2606)を有する複数の太線2602に対して、BAAの3ビームスタッガードアパーチャアレイ2600を示し、スキャン方向は、矢印2608によって示される。図26を参照すると、ローカル領域における全てのラインは、同じサイズである(この場合、BAAの右側における複数の最大のアパーチャ2610に対応する)。従って、図26は、3スタッガードビームアパーチャアレイの1つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン/ワイヤ2602の上に設けられるパターニングビアである。この場合、最大のブランカアレイのみが実現される。

0126

図27は、本発明の一実施形態に係る、BAAを用いてパターニングされる複数のカット(例えば、水平線における不連続部分2704)又はビア(塗りつぶされたボックス2706)を有する複数の中太線2702に対して、BAAの3ビームスタッガードアパーチャアレイ2700を示し、スキャン方向は、矢印2708によって示される。図27を参照すると、ローカル領域における全てのラインは、同じサイズである(この場合、BAAの中央にある中型サイズの複数のアパーチャ2710に対応する)。従って、図27は、3スタッガードビームアパーチャアレイの1つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン/ワイヤ2702の上に設けられるパターニングビアである。この場合、中型ブランカアレイのみが実現される。

0127

図28は、本発明の一実施形態に係る、BAAを用いてパターニングされる複数のカット(例えば、水平線における不連続部分2804)又はビア(塗りつぶされたボックス2806)を有する複数の細線2802に対して、BAAの3ビームスタッガードアパーチャアレイ2800を示し、スキャン方向は、矢印2808によって示される。図28を参照すると、ローカル領域における全てのラインは、同じサイズである(この場合、BAAの左側における複数の最小のアパーチャ2810に対応する)。従って、図28は、3スタッガードビームアパーチャアレイの1つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン/ワイヤ2802の上に設けられるパターニングビアである。この場合、小型ブランカアレイのみが実現される。

0128

他の実施形態において、3つのピッチの組み合わせがパターニングされてよく、アパーチャのアラインメントは、既にこれらの位置にあるラインに対して可能である。図29Aは、本発明の一実施形態に係る、BAAを用いてパターニングされる複数のカット(例えば、水平線における不連続部分2904)又はビア(塗りつぶされたボックス2906)を有する異なるサイズの複数のライン2902に対して、BAAの3ビームスタッガードアパーチャアレイ2900を示し、スキャン方向は、矢印2908によって示される。図29Aを参照すると、3つと同数の異なる金属幅は、3スタッガードBAA上に形成される固定された複数のグリッド2950上でパターニングされてよい。BAAの複数の濃色のアパーチャ2910は、これらがスキャンする間、オン/オフにされる。複数の明るい色のBAAアパーチャ2912は、オフのままである。従って、図29Aは、3スタッガードビームアパーチャアレイの全てを同時に用いることによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン/ワイヤ2902の上に設けられるパターニングビアである。この場合、小型ブランカアレイ、中型ブランカアレイ及び大型ブランカアレイが、全て実現される。

0129

図29Bは、本発明の一実施形態に係る、図29Aに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタック2960の断面図を示す。図29Bを参照すると、例示的な実施形態において、相互接続スタックの金属断面は、より低い8つの適合したレベル2962、2964、2966、2968、2970、2972、2974および2976に対して、1x、1.5x及び3xピッチ/幅の3つのBAAピッチのアレイから導出される。例えば、レベル2962において、1xの複数の例示的なライン2980、1.5xの複数の例示的なライン2982、及び3xの複数の例示的なライン2984が、引き出し線で示される。金属の異なる幅は、ページから延びる複数のラインを有するこれらの層についてのみ見られることが可能であることを理解されたい。同じ層における全ての金属は、金属幅に関わらず同じ厚みである。上層のより厚い/広い金属は、同じ3つのピッチのBAAで形成されないことがあることを理解されたい。

0130

他の実施形態において、アレイ内の複数の異なるラインは、幅を変更してよい。図30は、本発明の一実施形態に係る、BAAを用いてパターニングされる複数のカット(例えば、水平線における不連続部分3004)又はビア(塗りつぶされたボックス3006)を有する異なるサイズの複数のライン3002に対して、BAAの3ビームスタッガードアパーチャアレイ3000を示し、スキャン方向は、矢印3008によって示される。図30を参照すると、複数のライン3002のアレイの底部から延びる第3の水平線3050は、狭いライン3054と同じグリッドライン3056上で幅広いライン3052を有する。サイズが異なるが水平方向にアラインメントされ、複数の異なるサイズのラインをカットする又はこれらに複数のビアを形成するために用いられる、対応するアパーチャ3060および3062は、強調され、2つのライン3052および3054を中心として水平方向に方向づけられる。従って、図30は、パターニングの間に、異なる領域内において、線幅を変化させるさらなる可能性を有するシナリオを示す。

0131

本発明の複数の実施形態の第6の態様において、電子ビームツールのための非ユニバーサルカッタが説明される。

0132

一実施形態において、複数のワイヤの同じ領域に複数のピッチをカットすることが可能となる。特定の実装例において、高スループット電子ビーム処理は、各々が予め定められた値に等しい開口高さを有する2つのBAAアレイで、複数のカットを画定するために用いられる。説明例として、N(20nm−最小レイアウトピッチ)及びM(30nm)は、複数のピッチレイアウト(N[20]、M[30]、N*2[40]、N*3又はM*2[60]、N*4[80]、M*3[90]nm)等を、カット/プラグトラックがグリッド上に配置されることを前提として、最小ピッチ/4(N/4)の必要なEPE許容範囲でカットしてよい。

0133

図31は、本発明の一実施形態に係る、各ライン上において上層対応アパーチャ3100を有する異なるピッチの3セットのライン3102、3104および3106を示す。図31を参照すると、40nm、30nm及び20nmアレイの鉛直ピッチが示される。複数の40nmピッチのライン3102に対して、スタッガードBAA(例えば、2048個の開口を有する)が、これらのラインをカットするために利用可能である。複数の30nmピッチのライン3104に対して、スタッガードBAA(例えば、2730個の開口を有する)が、これらのラインをカットするために利用可能である。複数の20nmピッチのライン3106に対して、スタッガードBAA(例えば、4096個の開口を有する)が、これらのラインをカットするために利用可能である。この例示的な場合において、20nm、30nmおよび40nmピッチを有する10nmステップの単方向グリッド3150上に示される平行な複数のラインは、カットされる必要がある。BAAは、3つのピッチ(すなわち、3つのサブアレイ)を有し、図31に示されるように、図示される複数のトラック3160と同軸でアラインメントされる。

0134

図31の3つのサブアレイの各々における各アパーチャがそれ独自のドライバを有することを前提として、図示される単方向グリッドによる複雑なレイアウトをレイアウト上のトラックでカットすることは、レイアウトに存在するピッチの数及び組み合わせに依存しないツールスループットで実行されてよい。その結果、複数のカット、異なる幅の複数の同時カット、及びあらゆる単一ピッチより大きい幅のカットが可能となる。設計は、ピッチに依存しないスループットと称されてよい。説明すると、このような結果は、ウェハの複数のパスが各ピッチに対して必要とされる場合には不可能である。このような実装は、3つのBAA開口のサイズに制限されないことを理解されたい。様々なBAAピッチの間に共通グリッドの関係がある限り、さらなる組み合わせが生成されてよい。

0135

さらに、一実施形態において、同時に形成される複数のカットは、複数のピッチによって可能であり、より幅広いラインは、カットの距離を完全にカバーする複数の異なる開口の組み合わせによって適応される。例えば、図32は、本発明の一実施形態に係る、1つの極太線3204を含む複数の異なるサイズのライン3202、及び共通グリッド3214上におけるビームアパーチャアレイの鉛直ピッチレイアウト3206(3つのアレイ3208、3210および3212)を示す。非常に幅広いライン3204は、鉛直方向に追加される3つの大型アパーチャ3216の組み合わせによってカットされる。図32を見ると、複数のワイヤ3202は、複数の破線のボックス(例えば、複数のアパーチャ3216に対応する複数の破線のボックス3218)として示される様々な開口によってカットされるものとして示されることを理解されたい。

0136

本発明の複数の実施形態の第7の態様において、電子ビームツールのためのユニバーサルカッタが説明される。

0137

一実施形態において、高スループット電子ビーム処理は、複数のカットを画定することによって実現され、これにより、予め定められた値に等しい開口高さを有する単一(ユニバーサル)BAAは、様々なラインピッチ/幅に用いられてよい。このような一実施形態において、開口高さは、最小ピッチレイアウトの半分がターゲットとされる。「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、BAAの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口(例えば、ミクロンスケール)は、最終的にBAAから生成されるスポットサイズ(例えば、ナノメートルスケール)より実質的に大きいからである。特定の例において、複数の開口の高さは、最小レイアウトピッチN=20nmに対して10nmである。このような場合、複数のピッチのレイアウト(例えば、N[20]、M[30]、N*2[40]、N*3又はM*2[60]、N*4[80]、M*3[90]nm)等が、カットされてよい。2つのBAA開口の間の中央に一致し、複数のトラックの軸が予め定められた1次元(1D)グリッド上にアラインメントされる予め定められたグリッド上に、カット/プラグトラックが配置されることを前提として、複数のカットは、最小ピッチ/4(N/4)の必要なEPE許容範囲で実行されてよい。各金属トラックの隣接は、EPE要件=ピッチ/4を満たすべく、2つの開口を最小限露光させることによって中断される。

0138

例において、図33は、本発明の一実施形態に係る、複数の異なるサイズのライン3302、及びユニバーサルカッタのピッチのアレイ3304を示す。図33を参照すると、特定の実施形態において、例えば8192個の開口(そのうちの少数のみが示される)を有する10nmピッチのアレイ3304を有するBAAは、ユニバーサルカッタとして用いられる。共通グリッド3306上に示されるが、一実施形態において、複数のラインは、実際にグリッドにアラインメントされる必要は全くないことを理解されたい。当該実施形態において、間隔は、複数のカッタ開口によって区別される。

0139

より一般的には、再び図33を参照すると、ビームアパーチャアレイ3304は、複数のスタッガード方形ビーム開口3308(例えば、8192個のスタッガード方形ビーム開口)のアレイを含み、これは、スキャンが水平方向3310に沿って実行される間に、鉛直方向においてこれらの開口の1つ又は複数を共に用いることによって、任意の幅広いライン/ワイヤ3302をカットするように実装されてよい。唯一の制限は、隣接する複数のワイヤが、あらゆる個別のワイヤをカットすべく、2*EPEであることである。一実施形態において、複数のワイヤは、BAA3304からオンザフライで選択される複数のユニバーサルカッタ開口3308の複数の組み合わせによってカットされる。例として、ライン3312は、BAA3304からの3つの開口3314によってカットされる。他の例において、ライン3316は、BAA3304からの11個の開口3318によってカットされる。

0140

非ユニバーサルカッタとの比較のために、アレイ3320のグルーピング図33に示される。アレイ3320のグルーピングは、ユニバーサルカッタには存在しないが、アレイ3320のグルーピングに基づいて、ユニバーサルカッタを非ユニバーサルカッタと比較するために示されていることを理解されたい。

0141

説明すると、複数の他のビームアパーチャアレイ構成は、カットされる複数のラインの中心線上で具体的にアラインメントされる複数の開口を必要とする。代わりに、本明細書の一実施形態によれば、ユニバーサルアパーチャアレイ技術により、アラインメントされないラインの中心線における、任意の幅広いライン/ワイヤのユニバーサルなカットが可能となる。さらに、複数の他の技術のBAAによって別途固定され得る線幅(及び間隔)の変化は、ユニバーサルカッタによって適応される。従って、製造工程、又は個別の回路のRCの要求に応じて具体的に調整されるライン/ワイヤへの後発的な変更が、可能であってよい。

0142

ピッチ/4のEPEカバレッジ要件が満たされる限り、様々なライン/ワイヤは、ユニバーサルカッタのシナリオに正確にアラインメントされなくてよいことを理解されたい。唯一の制限は、以下のとおりEPE/4で並ぶカッタにより、複数のラインの間に十分な空間が提供され、複数のラインの間にEPE/2の距離を有することである。図34は、本発明の一実施形態に係る、2つのライン3402および3404に対して参照されるように、ユニバーサルカッタ3400の2*EPEルールを示す。図34を参照すると、上部のラインのEPE3406及び底部のラインのEPE3408は、複数のユニバーサルカッタホール3410のピッチに対応する2*EPE幅を提供する。従って、開口ピッチのルールは、2つのラインの間の最小空間に対応する。距離がこれより大きい場合、カッタは、あらゆる任意の幅のラインをカットする。なお、最小のホールサイズ及びピッチは、正確には、ラインの2*EPEに等しい。

0143

一実施形態において、ユニバーサルカッタを用いることによって、結果の複数の構造は、電子ビームによって生成された半導体サンプルにおいて、ランダムなワイヤ幅及び配置を有してよい。しかしながら、直交するラインまたはフックがこのアプローチでは製造されないので、ランダムな配置は、依然として単方向として説明される。ユニバーサルカッタは、多くの異なるピッチ及び幅、例えば、カット及びビアのために用いられる電子ビームパターニング前にパターニングすることによって製造可能なものであれば何でもカットするために実装されてよい。比較として、上述されたスタッガードアレイ及び3スタッガードアレイのBAAは、そのピッチに対して固定された位置に関連付けられる。

0144

より一般的には、本発明の複数の実施形態の上述された態様の全てを参照すると、複数のラインのカット(又はプラグ)を有するラインを有し、かつ、関連付けられた複数のビアを有する金属被膜層は、基板の上に製造されてよく、一実施形態においては、前の金属被膜層の上に製造されてよいことを理解されたい。例として、図35は、本発明の一実施形態に係る、前の層金属被膜構造の平面図及び対応する断面図を示す。図35を参照すると、初期構造3500は、複数の金属ライン3502及び複数の層間絶縁(ILD)ライン3504のパターンを含む。初期構造3500は、図35に示されるように、一定ピッチで離間し、かつ、一定幅を有する金属ラインを有する格子状パターンでパターニングされてよい。図示されていないが、複数のライン3502は、これらのラインに沿った様々な位置に、複数の中断部分(すなわち、カット又はプラグ)を有してよい。パターンは、上述されたように、例えば、ピッチ二分割又はピッチ四分割アプローチによって製造されてよい。複数のラインのいくつかは、断面図に例として示されるライン3502'のように、複数の基本ビアに関連付けられてよい。

0145

一実施形態において、図35に示される前の金属被膜構造上に金属被膜層を製造することは、構造3500の上に層間絶縁(ILD)材料を形成することから始まる。ハードマスク材料層は、次にILD層上に形成されてよい。ハードマスク材料層は、3500の複数のライン3502に直交する複数の単方向のラインの格子を形成するようにパターニングされてよい。一実施形態において、複数の単方向ハードマスクラインの格子は、従来のリソグラフィ(例えば、フォトレジスト及び他の関連付けられた層)を用いて製造され、上述されたようなピッチ二分割、ピッチ四分割等のアプローチによって定義される線密度を有してよい。複数のハードマスクラインの格子は、基本ILD層の格子領域を露光されたままにする。ILD層のこれらの露光された部分が、金属ライン形成、ビア形成、及びプラグ形成のために、最終的にパターニングされる。例えば、一実施形態において、複数のビア位置は、上述されたようなEBLを用いて、露光されたILDの複数の領域においてパターニングされる。パターニングは、EBLによるレジスト層の形成及びレジスト層のパターニングを含み、複数のILD領域にエッチングされ得る複数のビア開口位置を提供してよい。上層にあるハードマスクの複数のラインは、複数のビアを、ハードマスクラインに適応される重複を有しつつ、露光されたILDの複数の領域のみに限定するために用いられてよく、重複は、エッチング停止点として効果的に用いられてよい。複数のプラグ(又はカット)位置も、別個のEBL処理オペレーションにおいて、複数の上層にあるハードマスクラインによって限定されるように、ILDの露光された複数の領域においてパターニングされてよい。複数のカット又はプラグの製造は、その中に製造された複数の金属ラインを最終的に中断するILDの複数の領域を、効果的に保持する。複数の金属ラインは、次に、ダマシンアプローチを用いて製造されてよく、ここで、ILDの複数の露光された部分(これらの部分は、複数のハードマスクラインの間にあり、「カット」の間にパターニングされるレジスト層のようなプラグ保持層によって保護されない)は、部分的にリセス形成される。リセス形成は、複数のビア位置をさらに拡大し、基本金属被膜構造から複数の金属ラインを開いてよい。部分的にリセス形成された複数のILD領域は、次に、例えば、めっき及びCMP処理によって金属で充填され(複数のビア位置充填も含み得る処理)、複数の上層にあるハードマスクラインの間に複数の金属ラインを提供する。複数のハードマスクラインは、金属被膜構造完成のために、最終的に除去されてよい。ラインのカット、ビア形成、及び最終的なライン形成の上述された順序は、例として提供されたに過ぎないことを理解されたい。本明細書で説明されるようなEBLカット及びビアを用いる様々な処理スキームが、受容されてよい。

0146

一実施形態において、本説明全体で用いられるように、層間絶縁(ILD)材料は、誘電もしくは絶縁材料の層から構成され、又はこれを含む。適した誘電材料の例は、限定されるものではないが、シリコン酸化物(例えば二酸化シリコン(SiO2))、ドープシリコン酸化物、フッ化シリコン酸化物、炭素ドープシリコン酸化物、当技術分野において公知の様々な低誘電率の誘電材料、及びこれらの組み合わせを含む。層間絶縁材料は、例えば、化学蒸着CVD)、物理蒸着(PVD)のような従来技術、又は他の堆積方法によって形成されてよい。

0147

一実施形態において、本説明全体でさらに用いられるように、相互接続材料は、1つ又は複数の金属又は他の導電性構造から構成される。一般的な例は、銅ライン及び構造の利用であり、これは、銅とその周りのILD材料との間にバリア層を含んでよく、又は含まなくてよい。本明細書で用いられる金属という用語は、合金、スタック、及び複数の金属の他の組み合わせを含む。例えば、金属相互接続ラインは、バリア層、異なる金属又は合金のスタック等を含んでよい。相互接続ラインは、場合によっては、当技術分野において、トレース、ワイヤ、ライン、金属、又は単に相互接続とも称される。

0148

一実施形態において、本説明全体でさらに用いられるように、ハードマスク材料は、層間絶縁材料と異なる誘電材料から構成される。いくつかの実施形態において、ハードマスク層は、シリコン窒化物層(例えば、窒化シリコン)もしくはシリコン酸化物層、又はその両方、又はこれらの組み合わせを含む。他の適した材料は、炭素ベース材料を含んでよい。他の実施形態において、ハードマスク材料は、金属種を含む。例えば、ハードマスク又は他の上層の材料は、チタン窒化物又は他の金属(例えば窒化チタン)の層を含んでよい。潜在的には、より少ない量の酸素のような他の材料が、これらの層の1つ又は複数に含まれてよい。あるいは、当技術分野において公知の他のハードマスク層が、特定の実装例に応じて用いられてよい。ハードマスク層は、CVD、PVD、又は他の堆積方法によって形成されてよい。

0149

図35に関して説明される複数の層及び材料は、典型的には、集積回路の基本デバイス層のような基本半導体基板又は構造上又はこれより上に形成されることを理解されたい。一実施形態において、基本半導体基板は、集積回路を製造するために用いられる一般的な加工対象物を表す。半導体基板は、多くの場合、シリコンもしくは他の半導体材料のウェハ又は他の部品を含む。適した半導体基板は、限定されるものではないが、単結晶シリコン多結晶シリコン及びシリコンオンインシュレータSOI)、ならびに他の半導体材料で形成された同様の基板を含む。半導体基板は、製造ステージに応じて、多くの場合、トランジスタ、集積回路等を含む。基板は、半導体材料、金属、誘電材料、ドーパント、又は一般に半導体基板に用いられる他の材料をさらに含んでよい。さらに、図35に示される構造は、より低いレベルの基本相互接続層上に製造されてよい。

0150

他の実施形態において、複数のEBLカットは、集積回路のPMOS又はNMOSデバイスのような半導体デバイスを製造するために用いられてよい。このような一実施形態において、複数のEBLカットは、フィンベース又はトライゲート構造を形成するために最終的に用いられる複数のアクティブ領域の格子をパターニングするために用いられる。他のこのような実施形態において、複数のEBLカットは、ゲート電極の製造に最終的に用いられるポリ層のようなゲート層をパターニングするために用いられる。完成したデバイスの例として、図36Aおよび36Bは、本発明の一実施形態に係る複数のフィンを有する非プレーナ型半導体デバイスの(断面図のa−a'軸に沿って見た)断面図及び平面図をそれぞれ示す。

0151

図36Aを参照すると、半導体構造又はデバイス3600は、基板3602から形成され、かつ、分離領域3606内に形成された非プレーナ型アクティブ領域(例えば、突出するフィン部分3604及びサブフィン領域3605を含むフィン構造)を含む。ゲートライン3608は、非プレーナ型アクティブ領域の複数の突出部分3604の上、及び分離領域3606の一部の上に配置される。図示されるように、ゲートライン3608は、ゲート電極3650及びゲート誘電層3652を含む。一実施形態において、ゲートライン3608は、誘電キャップ層3654をさらに含んでよい。ゲートコンタクト3614及び上層にあるゲートコンタクトビア3616が、上層にある金属相互接続3660と共に、この透視図からさらにわかり、これらの全ては、複数の層間絶縁スタック又は層3670に配置される。図36Aの透視図からさらにわかるように、ゲートコンタクト3614は、一実施形態において、分離領域3606の上に配置されるが、複数の非プレーナ型アクティブ領域の上には配置されない。

0152

図36Bを参照すると、ゲートライン3608は、複数の突出するフィン部分3604より上に配置されるものとして示される。複数の突出するフィン部分3604のソース及びドレイン領域3604Aおよび3604Bが、この透視図からわかる。一実施形態において、ソース及びドレイン領域3604A及び3604Bは、複数の突出するフィン部分3604の元の材料のドープされた部分である。他の実施形態において、複数の突出するフィン部分3604の材料は除去され、例えばエピタキシャル成長によって、他の半導体材料に置換される。いずれの場合においても、ソース及びドレイン領域3604A及び3604Bは、誘電層3606の高さより下に、すなわちサブフィン領域3605内に延在してよい。

0153

一実施形態において、半導体構造又はデバイス3600は、限定されるものではないが、finFET又はトライゲートデバイスのような非プレーナ型デバイスである。このような実施形態において、対応する半導体のチャネル領域は、3次元物体から構成されるか、又は3次元物体に形成される。このような一実施形態において、複数のゲートライン3608のゲート電極スタックは、3次元物体の少なくとも最上面及び側壁のペアを囲む。

0154

本明細書に開示される複数の実施形態は、多種多様な異なるタイプの集積回路及び/又は小型電子デバイスを製造するために用いられてよい。このような集積回路の例は、限定されるものではないが、プロセッサ、チップセットコンポーネント、グラフィックプロセッサデジタル信号プロセッサマイクロコントローラ等を含む。複数の他の実施形態において、半導体メモリが製造されてよい。さらに、集積回路又は他の小型電子デバイスは、当技術分野において公知の多種多様な電子デバイスにおいて用いられてよい。例えば、コンピュータシステム(例えば、デスクトップラップトップサーバ)、携帯電話パーソナル電子機器等である。集積回路は、バス又はシステムの他のコンポーネントと連結されてよい。例えば、プロセッサは、1つ又は複数のバスによって、メモリ、チップセット等と連結されてよい。プロセッサ、メモリ、及びチップセットの各々は、潜在的に、本明細書で開示されるアプローチを用いて製造されてよい。

0155

図37は、本発明の一実装に係るコンピューティングデバイス3700を示す。コンピューティングデバイス3700は、ボード3702を収容する。ボード3702は、限定されるものではないが、プロセッサ3704及び少なくとも1つの通信チップ3706を含む多数のコンポーネントを含んでよい。プロセッサ3704は、ボード3702と物理的かつ電気的と連結される。いくつかの実装において、少なくとも1つの通信チップ3706も、ボード3702と物理的かつ電気的と連結される。さらなる実装において、通信チップ3706は、プロセッサ3704の一部である。

0156

その用途に応じて、コンピューティングデバイス3700は、物理的かつ電気的にボード3702と連結されてもされなくてもよい複数の他のコンポーネントを含んでよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ(例えば、DRAM)、不揮発性メモリ(例えば、ROM)、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナディスプレイタッチスクリーンディスプレイタッチスクリーンコントローラバッテリオーディオコーデックビデオコーデック電力増幅器全地球測位システム(GPS)デバイス、コンパス加速度計ジャイロスコープスピーカカメラ、及び(ハードディスクドライブコンパクトディスク(CD)、デジタル多用途ディスク(DVD)等のような)大容量記憶装置を含む。

0157

通信チップ3706は、コンピューティングデバイス3700との間でデータを転送するための無線通信を実現する。「無線」という用語及びその複数の派生語は、非固体媒体を介して変調電磁放射線を用いたデータ通信を行うことが可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。当該用語は、関連デバイスが全くワイヤを含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ3706は、限定されるものではないが、Wi−Fi(IEEE802.11ファミリ)、WiMAX(IEEE802.16ファミリ)、IEEE802.20、ロングタームエボリューションLTE)、Ev−DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM(登録商標)、GPRS、CDMATDMA、DECT、Bluetooth(登録商標)、これらの派生物、ならびに3G、4G、5G及びそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格又はプロトコルのいずれかを実装してよい。コンピューティングデバイス3700は、複数の通信チップ3706を含んでよい。例えば、第1の通信チップ3706は、Wi−Fi(登録商標)及びBluetooth(登録商標)のような近距離無線通信専用であってよく、第2の通信チップ3706は、GPS、EDGE、GPRS、CDMA、WiMAX(登録商標)、LTE、Ev−DO等のような長距離無線通信専用であってよい。

0158

コンピューティングデバイス3700のプロセッサ3704は、プロセッサ3704内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実装において、プロセッサの集積回路ダイは、本発明の複数の実施形態の実装に係る、CEBLを用いて製造される1つ又は複数の構造を含む。「プロセッサ」という用語は、複数のレジスタ及び/又はメモリからの電子データを処理し、当該電子データをレジスタ及び/又はメモリに格納可能な他の電子データに変換する任意のデバイスまたはデバイスの一部を指してよい。

0159

通信チップ3706は、通信チップ3706内でパッケージ化された集積回路ダイをさらに含む。本発明の複数の実施形態の他の実装によれば、通信チップの集積回路ダイは、本発明の複数の実施形態の実装に係る、CEBLを用いて製造された1つ又は複数の構造を含む。

0160

複数のさらなる実装において、コンピューティングデバイス3700内に収容された他のコンポーネントは、本発明の複数の実施形態の実装に係る、CEBLを用いて製造された1つ又は複数の構造を含む集積回路ダイを含んでよい。

0161

様々な実装において、コンピューティングデバイス3700は、ラップトップ、ネットブックノートブックウルトラブック、スマートフォンタブレット携帯情報端末(PDA)、ウルトラモバイルPC、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタセットトップボックスエンターテイメント制御ユニットデジタルカメラ携帯音楽プレイヤ、又はデジタルビデオレコーダであってよい。複数のさらなる実装において、コンピューティングデバイス3700は、データを処理する任意の他の電子デバイスであってよい。

0162

本発明の複数の実施形態は、複数の命令が格納された機械可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供されてよく、複数の命令は、本発明の複数の実施形態に係る処理を実行するようにコンピュータシステム(又は他の電子デバイス)をプログラムするために用いられてよい。一実施形態において、コンピュータシステムは、図4及び/又は図24A−24Cに関して説明されたもののような電子ビームツールと連結される。機械可読媒体は、機械(例えばコンピュータ)によって可読な形で情報を格納又は送信する任意のメカニズムを含む。例えば、機械可読(例えばコンピュータ可読)媒体は、機械(例えばコンピュータ)可読記憶媒体(例えば、リードオンリメモリ(「ROM」)、ランダムアクセスメモリ(「RAM」)、磁気ディスク記憶媒体、光記憶媒体フラッシュメモリデバイス等)、機械(例えばコンピュータ)可読送信媒体(電気的、光、音波又は他の形式伝搬信号(例えば、赤外線信号デジタル信号等))等を含む。

0163

図38は、コンピュータシステム3800の例示的な形式で機械の概略図を示し、その内部において、本明細書で説明される(終点検出のような)方法論の任意の1つ又は複数を機械に実行させる命令セットが、実行されてよい。複数の代替的な実施形態において、機械は、ローカルエリアネットワーク(LAN)、イントラネットエクストラネット、又はインターネットにおける他の機械に接続(例えばネットワーク接続)されてよい。機械は、クライアントサーバネットワーク環境において、サーバもしくはクライアントマシンとして動作してよく、又は、ピアツーピア(もしくは分散)ネットワーク環境において、ピアマシンとして動作してよい。機械は、パーソナルコンピュータ(PC)、タブレットPC、セットトップボックス(STB)、携帯情報端末(PDA)、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、又は当該機械によってとられるべきアクションを指定する命令セットを(順次もしくは別途)実行可能な任意の機械であってよい。さらに、単一の機械のみが示されるが、「機械」という用語は、本明細書で説明される方法論の任意の1つ又は複数を実行する命令セット(もしくは複数の命令セット)を個別にもしくは共に実行する複数の機械(例えばコンピュータ)の任意の集合体を含むものとしても解されるべきである。

0164

例示的なコンピュータシステム3800は、プロセッサ3802と、メインメモリ3804(例えば、リードオンリメモリ(ROM)、フラッシュメモリ、同期DRAM(SDRAM)又はRambus DRAM(RDRAM)のような動的ランダムアクセスメモリ(DRAM)等)と、静的メモリ3806(例えば、フラッシュメモリ、静的ランダムアクセスメモリ(SRAM)等)と、二次メモリ3818(例えば、データストレージデバイス)とを含み、これらは、バス3830を介して互いに通信を行う。

0165

プロセッサ3802は、マイクロプロセッサ、中央処理装置等のような1つ又は複数の汎用処理デバイスを表す。より詳細には、プロセッサ3802は、複合命令セットコンピューティングCISC)マイクロプロセッサ、縮小命令セットコンピューティングRISC)マイクロプロセッサ、超長命令語(VLIW)マイクロプロセッサ、他の複数の命令セットを実装するプロセッサ、又は複数の命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ3802は、特定用途向け集積回路ASIC)、フィールドプログラマブルゲートアレイFPGA)、デジタル信号プロセッサ(DSP)、ネットワークプロセッサ等のような1つ又は複数の特定用途向け処理デバイスであってもよい。プロセッサ3802は、本明細書で説明される複数のオペレーションを実行する処理ロジック3826を実行するように構成される。

0166

コンピュータシステム3800は、ネットワークインターフェースデバイス3808をさらに含んでよい。コンピュータシステム3800は、ビデオディスプレイユニット3810(例えば、液晶ディスプレイ(LCD)、発光ダイオードディスプレイLED)、陰極線チューブ(CRT)、英数字入力デバイス3812(例えばキーボード)、カーソル制御デバイス3814(例えばマウス)、及び信号生成デバイス3816(例えばスピーカ)をさらに含んでよい。

0167

二次メモリ3818は、機械アクセス可能記憶媒体(又はより詳細には、コンピュータ可読記憶媒体)3832を含んでよく、ここには、本明細書で説明される任意の1つ又は複数の方法論を具現化する1つ又は複数の命令セット(例えばソフトウェア3822)が格納される。ソフトウェア3822は、これが機械可読記憶媒体をさらに構成するコンピュータシステム3800、メインメモリ3804及びプロセッサ3802によって実行される間、メインメモリ3804内に及び/又はプロセッサ3802内に、完全に又は少なくとも部分的に存在してもよい。ソフトウェア3822は、ネットワークインターフェースデバイス3808を介して、ネットワーク3820においてさらに送信又は受信されてよい。

0168

機械アクセス可能記憶媒体3832は、例示的な実施形態において、単一の媒体として示されるが、「機械可読記憶媒体」という用語は、1つ又は複数の命令セットを格納する単一の媒体又は複数の媒体(例えば、集中もしくは分散データベース及び/又は関連キャッシュ及びサーバ)を含むものとして解されるべきである。「機械可読記憶媒体」という用語は、機械によって実行される命令セットを格納又はエンコード可能であり、かつ、本発明の任意の1つ又は複数の方法論を機械に実行させる任意の媒体を含むものとしてさらに解されるべきである。「機械可読記憶媒体」という用語は、従って、限定されるものではないが、ソリッドステートメモリ、及び光又は磁気媒体を含むものとして解されるべきである。

0169

本発明の複数の実施形態の実装は、半導体基板のような基板上で形成されてよく、又はここで実行されてよい。1つの実装において、半導体基板は、バルクシリコン又はシリコンオンインシュレータサブストラクチャを用いて形成される結晶性基板であってよい。複数の他の実装において、半導体基板は、シリコンと組み合わせられてよく、又は組み合わせられなくてもよい複数の代替的な材料を用いて形成されてよく、これらは、限定されるものではないが、ゲルマニウムインジウムアンチモンテルル化鉛、ヒ化インジウム、リン化インジウムガリウムヒ素、インジウムガリウムヒ素、アンチモン化ガリウム、又はIII−V族もしくはIV族材料の複数の他の組み合わせを含む。基板を形成可能な材料の少数の例がここで説明されるが、半導体デバイスを構築可能な基礎として機能し得るあらゆる材料は、本発明の趣旨及び範囲に属する。

0170

金属酸化膜半導体電界効果トランジスタMOSFET、又は単にMOSトランジスタ)のような複数のトランジスタは、基板上に製造されてよい。本発明の様々な実装において、MOSトランジスタは、プレーナ型トランジスタ、非プレーナ型トランジスタ、又はその両方の組み合わせであってよい。非プレーナ型トランジスタは、ダブルゲートトランジスタ及びトライゲートトランジスタ、ならびにナノリボン及びナノワイヤトランジスタのようなラップアラウンド又はオールアラウンドゲートトランジスタのようなFinFETトランジスタを含む。本明細書で説明される複数の実装は、プレーナ型トランジスタのみを示し得るが、本発明が、非プレーナ型トランジスタを用いて実行されてもよいことに留意されたい。

0171

各MOSトランジスタは、少なくとも2つの層、すなわちゲート誘電層及びゲート電極層で形成されるゲートスタックを含む。ゲート誘電層は、1つの層又は複数の層のスタックを含んでよい。1つ又は複数の層は、酸化シリコン、二酸化シリコン(SiO2)及び/又は高誘電率の誘電材料を含んでよい。高誘電率の誘電材料は、ハフニウム、シリコン、酸素、チタンタンタルランタンアルミニウムジルコニウムバリウムストロンチウムイットリウム、鉛、スカンジウムニオビウム、及び亜鉛のような元素を含んでよい。ゲート誘電層において利用可能な高誘電率材料の例は、限定されるものではないが、酸化ハフニウムハフニウムシリコン酸化物酸化ランタンランタンアルミニウム酸化物酸化ジルコニウム、ジルコニウムシリコン酸化物、酸化タンタル酸化チタン、バリウムストロンチウムチタン酸化物バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム酸化アルミニウム、鉛スカンジウムタンタル酸化物、及びニオブ酸鉛亜鉛を含む。いくつかの実施形態において、高誘電率材料が用いられる場合に、アニール処理がゲート誘電層において実行され、その品質を向上させてよい。

0172

ゲート電極層は、ゲート誘電層上に形成され、トランジスタがPMOSトランジスタであるべきかNMOSトランジスタであるべきかに応じて、少なくとも1つのP型仕事関数の金属又はN型仕事関数の金属で構成されてよい。いくつかの実装において、ゲート電極層は、2つ又はそれより多くの金属層のスタックで構成されてよく、1つ又は複数の金属層は、仕事関数の金属層であり、少なくとも1つの金属層は、充填金属層である。

0173

PMOSトランジスタでは、ゲート電極に利用可能な金属は、限定されるものではないが、ルテニウムパラジウムプラチナコバルトニッケル、及び導電性の金属酸化物、例えばルテニウム酸化物を含む。P型金属層は、仕事関数が約4.9eVから約5.2eVまでの間であるPMOSゲート電極の形成を実現する。NMOSトランジスタでは、ゲート電極に利用可能な金属は、限定されるものではないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、ならびにハフニウム炭化物、ジルコニウム炭化物、チタン炭化物タンタル炭化物、及びアルミニウム炭化物のようなこれらの金属の炭化物を含む。N型金属層は、仕事関数が約3.9eVから約4.2eVまでの間であるNMOSゲート電極の形成を実現する。

0174

いくつかの実装において、ゲート電極は、「U」形構造で構成されてよく、これは、基板の面と実質的に平行な底部と、基板の最上面に対して実質的に鉛直な2つの側壁部を含む。他の実装において、ゲート電極を形成する金属層の少なくとも1つは、単に基板の最上面と実質的に平行なプレーナ型層であってよく、基板の最上面に対して実質的に鉛直な側壁部を含まない。本発明の複数のさらなる実装において、ゲート電極は、U形構造と、プレーナ型かつU形構造との組み合わせで構成されてよい。例えば、ゲート電極は、1つ又は複数のプレーナ型かつ非U形層の上に形成される1つ又は複数のU形金属層で構成されてよい。

0175

本発明のいくつかの実装において、ゲートスタックを囲む複数の側壁スペーサのペアは、ゲートスタックに対向する側に形成されてよい。複数の側壁スペーサは、窒化シリコン、酸化シリコン、炭化シリコン炭素でドープされた窒化シリコン、シリコン酸窒化物のような材料から形成されてよい。複数の側壁スペーサを形成する処理は、当技術分野において周知であり、概して、堆積及びエッチング処理のステップを含む。代替的な実装において、複数のスペーサのペアが用いられてよく、例えば、複数の側壁スペーサの2つのペア、3つのペア、又は4つのペアが、ゲートスタックに対向する側に形成されてよい。

0176

当技術分野において周知なように、ソース及びドレイン領域は、各MOSトランジスタのゲートスタックに隣接する基板内に形成される。ソース及びドレイン領域は、概して、注入拡散処理又はエッチング/堆積処理のいずれかを用いて形成される。前者の処理において、ホウ素、アルミニウム、アンチモン、リン、又はヒ素のようなドーパントは、基板にイオン注入され、ソース及びドレイン領域を形成してよい。ドーパントを活性化させ、これらを基板へとさらに拡散させるアニール処理は、典型的には、イオン注入処理に続く。後者の処理において、基板は、最初にエッチングされ、ソース及びドレイン領域の位置にリセスを形成してよい。ソース及びドレイン領域を製造するために用いられる材料をリセスに充填するエピタキシャル成長処理が、次に実行されてよい。いくつかの実装において、ソース及びドレイン領域は、シリコンゲルマニウム又は炭化シリコンのようなシリコン合金を用いて製造されてよい。いくつかの実装において、エピタキシャルに堆積されたシリコン合金は、ホウ素、ヒ素、又はリンのようなドーパントにより、インサイチューでドープされてよい。複数のさらなる実施形態において、ソース及びドレイン領域は、ゲルマニウムもしくはIII−V族材料又は合金のような1つ又は複数の代替的な半導体材料を用いて形成されてよい。複数のさらなる実施形態において、金属及び/又は金属合金の1つ又は複数の層は、ソース及びドレイン領域を形成するために用いられてよい。

0177

1つ又は複数の層間絶縁体(ILD)が、MOSトランジスタに堆積される。ILD層は、低誘電率誘電材料のような、集積回路構造におけるその適用性で知られる誘電材料を用いて形成されてよい。利用可能な誘電材料の例は、限定されるものではないが、二酸化シリコン(SiO2)、炭素ドープ酸化物(CDO)、窒化シリコン、パーフルオロシクロブタン又はポリテトラフルオロエチレンのような有機ポリマフルオロケイ酸ガラスFSG)、及びシルセスキオキサンシロキサン、もしくは有機シリケートガラスのような有機シリケートを含む。ILD層は、これらの誘電定数をさらに低減すべく、複数のポア又はエアギャップを含んでよい。

0178

図39は、本発明の1つ又は複数の実施形態を含むインターポーザ3900を示す。インターポーザ3900は、第1の基板3902と第2の基板3904とのブリッジになるために用いられる介在基板である。第1の基板3902は、例えば、集積回路ダイであってよい。第2の基板3904は、例えば、メモリモジュールコンピュータマザーボード、又は他の集積回路ダイであってよい。概して、インターポーザ3900の目的は、接続をより幅広いピッチに広げること、又は接続を異なる接続にリルートすることである。例えば、インターポーザ3900は、後で第2の基板3904と連結可能なボールグリッドアレイ(BGA)3906に、集積回路ダイを連結してよい。いくつかの実施形態において、第1及び第2の基板3902/3904は、インターポーザ3900に対向する側に取り付けられる。複数の他の実施形態において、第1及び第2の基板3902/3904は、インターポーザ3900と同じ側に取り付けられる。複数のさらなる実施形態において、3つ又はそれより多くの基板は、インターポーザ3900によって相互接続される。

0179

インターポーザ3900は、エポキシ樹脂グラスファイバ強化エポキシ樹脂セラミック材料、又はポリイミドのようなポリマ材料で形成されてよい。複数のさらなる実装において、インターポーザは、シリコン、ゲルマニウム、ならびに他のIII族及びIV族材料のような、半導体基板に用いられる上述された材料と同じ材料を含み得る代替的な強固又は柔軟な材料で形成されてよい。

0180

インターポーザは、複数の金属相互接続3908と、限定されるものではないが、スルーシリコンビア(TSV)3912を含む複数のビア3910とを含んでよい。インターポーザ3900は、パッシブ及びアクティブデバイスの両方を含む複数の埋め込みデバイス3914をさらに含んでよい。このようなデバイスは、限定されるものではないが、コンデンサデカップリングコンデンサ抵抗器インダクタヒューズダイオード変圧器センサ、及び静電放電ESD)デバイスを含む。無線周波数(RF)デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、及びMEMSデバイスのようなより複雑なデバイスが、インターポーザ3900上にさらに形成されてよい。

0181

本発明の複数の実施形態によれば、本明細書に開示される複数の装置又は処理は、インターポーザ3900の製造において用いられてよい。

0182

図40は、本発明の一実施形態に係るコンピューティングデバイス4000を示す。コンピューティングデバイス4000は、多数のコンポーネントを含んでよい。一実施形態において、これらのコンポーネントは、1つ又は複数のマザーボードに取り付けられる。代替的な実施形態において、これらのコンポーネントは、マザーボードではなく、単一のシステムオンチップ(SoC)ダイ上に製造される。コンピューティングデバイス4000における複数のコンポーネントは、限定されるものではないが、集積回路ダイ4002と少なくとも1つの通信チップ4008とを含む。いくつかの実装において、通信チップ4008は、集積回路ダイ4002の一部として製造される。集積回路ダイ4002は、CPU4004とオンダイメモリ4006とを含んでよく、オンダイメモリ4006は、多くの場合、キャッシュメモリとして用いられ、埋め込みDRAM(eDRAM)又はスピン注入トルクメモリ(STTMもしくはSTTM−RAM)のような技術によって提供可能である。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ