図面 (/)

技術 ミキサおよび入力信号から出力信号を生成する方法

出願人 ホアウェイ・テクノロジーズ・カンパニー・リミテッド
発明者 パトリク・ヴァンデナメーレコーエン・コーネリッセンズペーター・ヌイツ
出願日 2015年2月24日 (4年5ヶ月経過) 出願番号 2016-575470
公開日 2017年7月27日 (2年0ヶ月経過) 公開番号 2017-521002
状態 特許登録済
技術分野 搬送波の周波数変換、電磁波の復調又は変換
主要キーワード 入力制御スイッチ z変換 ダミーユニット フィルタリングステージ コモンモード除去 ミキシング周波数 位相はずれ サンプリングフェーズ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年7月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

本発明は、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ(100)であって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するため、および、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有するアナログ出力信号XOUTを生成するために、サンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングするように構成されたスケーラ(110)であって、スケーリング係数A[k]は、ミキシング信号の時間離散表現である、スケーラ(110)を含むミキサ(100)に関する。

概要

背景

セルラ電話機スマートフォン携帯情報端末(PDA)、その他などのモバイルワイヤレス通信デバイスは、複数の異なる周波数を介して他のデバイス通信するように構成され得る。したがって、モバイルワイヤレス通信デバイスは、複数の異なる周波数において通信信号を受信できる受信器を含むことを要求される。いくつかの状況において、マルチキャリアアグリゲーション(multi-carrier aggregation)と称する技法を使用して異なる周波数帯内で2つ以上の通信信号を受信し、復調することが望ましい。この形では、より広い帯域幅使用可能であり、その結果、より満足ユーザ経験を提供するために、毎秒により多くの情報を送信できるようになる。このために、受信器は、しばしば、所望の周波数を有する正弦関数混合信号を使用して、受信された通信信号の周波数アップコンバージョンまたは周波数ダウンコンバージョンを実行するためのミキサを含む。従来、そのようなミキサは、すべての周波数帯のためのPLLを含むが、これは、面積および電力消費を劇的に増やす。同様の問題が、モバイルワイヤレス通信デバイスが、同時に異なる周波数において受信し、送信し、その結果、少なくとも2つのPLLが必要になる、周波数分割複信(FDD)において生じる。

したがって、改善されたミキサの必要がある。

概要

本発明は、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ(100)であって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するため、および、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有するアナログ出力信号XOUTを生成するために、サンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングするように構成されたスケーラ(110)であって、スケーリング係数A[k]は、ミキシング信号の時間離散表現である、スケーラ(110)を含むミキサ(100)に関する。

目的

この形では、より広い帯域幅が使用可能であり、その結果、より満足なユーザ経験を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ(100)であって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するため、および、複数のスケーリング係数A[k]に基づいて前記サンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有する前記アナログ出力信号XOUTを生成するために、サンプリング周波数fSを用いて複数の離散時点kに前記アナログ入力信号XINをサンプリングするように構成されたスケーラ(110)であって、前記スケーリング係数A[k]は、前記ミキシング信号の時間離散表現である、スケーラ(110)を含むミキサ(100)。

請求項2

前記サンプリング周波数fSは、前記ミキシング信号の前記ミキシング周波数fMIXの2倍以上である、請求項1に記載のミキサ(100)。

請求項3

前記ミキシング信号は、正弦関数ミキシング信号である、請求項1または2に記載のミキサ(100)。

請求項4

前記サンプリング周波数fSに対する前記ミキシング周波数fMIXの比は、A/Bによって与えられ、AおよびBは整数である、請求項1から3のいずれか一項に記載のミキサ(100)。

請求項5

前記スケーラ(110)は、局部発振器によって提供される局部発振器信号局部発振器周波数fLOから前記サンプリング周波数fSを導出するように構成され、前記サンプリング周波数fSは、前記局部発振器周波数fLOの整数倍、具体的には前記局部発振器周波数fLOの4倍と等しい、請求項1から4のいずれか一項に記載のミキサ(100)。

請求項6

前記アナログ入力信号XINは、アナログ電圧信号VINまたはアナログ電流信号IINであり、前記アナログ出力信号XOUTは、アナログ電圧信号VOUTまたはアナログ電流信号IOUTである、請求項1から5のいずれか一項に記載のミキサ(100)。

請求項7

前記ミキサ(100)は、前記スケーラ(110)に接続された入力端子(120)および出力端子(130)を含み、前記スケーラ(110)は、前記入端子(120)に並列に接続された複数のユニットセル(140)を含み、各ユニットセル(140)は、ユニットセルキャパシタを含み、第iのユニットセルの前記ユニットセルキャパシタは、キャパシタンスCuiを有し、前記ユニットセル(140)の前記キャパシタンスの和は、総キャパシタンスCsを定義し、各ユニットセル(140)は、各ユニットセル(140)の前記ユニットセルキャパシタを前記出力端子(130)に接続する電荷転送スイッチを含み、前記スケーラ(110)は、前記複数のスケーリング係数A[k]に基づいて前記サンプリングされたアナログ入力信号XIN[k]をスケーリングするために各ユニットセル(140)の前記電荷転送スイッチを制御するように構成される、請求項1から6のいずれか一項に記載のミキサ(100)。

請求項8

前記複数のユニットセル(140)は、N個のユニットセルを含み、前記ユニットセルキャパシタは、同一のキャパシタンスCui=Cuを有し、Cuは、一定のキャパシタンスであり、前記総キャパシタンスCsは、Cs=NCuによって与えられる、請求項7に記載のミキサ(100)。

請求項9

前記複数のユニットセル(140)は、b個のユニットセルを含み、前記第iのユニットセルの前記ユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、Cuは、一定のキャパシタンスであり、前記総キャパシタンスCsは、Cs=(2b-1)Cuによって与えられる、請求項7に記載のミキサ(100)。

請求項10

前記複数のユニットセル(140)は、(b+k)個のユニットセルを含み、前記複数のユニットセル(140)のうちの前記b個のユニットセルの前記第iのユニットセルの前記ユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、Cuは、一定のキャパシタンスであり、前記複数のユニットセル(140)のうちの前記K個の残りのユニットセルの前記ユニットセルキャパシタは、同一のキャパシタンスCui=2bCuを有し、前記総キャパシタンスCsは、Cs=(2bK+2b-1)Cuによって与えられる、請求項7に記載のミキサ(100)。

請求項11

前記入力端子(120)は、正の入力端子および負の入力端子を含み、前記出力端子(130)は、正の出力端子および負の出力端子を含み、前記複数のユニットセル(140)の各ユニットセルは、複数の反転スイッチを含み、前記スケーラ(110)は、前記ミキサ(100)を差動式に動作させるために、前記複数のユニットセル(140)の1つのユニットセルの前記ユニットセルキャパシタの各側が、前記正の出力端子および/または前記負の出力端子に接続され得るように、前記複数の反転スイッチを制御するように構成される、請求項7から10のいずれか一項に記載のミキサ(100)。

請求項12

前記スケーラ(110)は、メモリを含み、前記メモリは、複数の制御コードを記憶するように構成され、各制御コードは、前記ミキサ(100)の前記出力端子(130)に接続される前記総キャパシタンスCsの分数α[k]を決定する、請求項7から11のいずれか一項に記載のミキサ(100)。

請求項13

前記スケーラ(110)は、ユニットセル(140)の2M個のブロックを含み、Mは、整数であり、ユニットセル(140)の各ブロックは、異なるフェーズを用いて前記サンプリングされたアナログ入力信号XIN[k]をサンプリングするように構成され、各ブロックは、おそらくはスケーリング係数A[k]の異なるセットを使用する、請求項7から12のいずれか一項に記載のミキサ(100)。

請求項14

ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成する方法(200)であって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するために、サンプリング周波数fSを用いて複数の離散時点kに前記アナログ入力信号XINをサンプリングするステップと、複数のスケーリング係数A[k]に基づいて前記サンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有する前記アナログ出力信号XOUTを生成するステップであって、前記スケーリング係数A[k]は、前記周期的ミキシング信号の時間離散表現である、生成するステップとを含む方法(200)。

請求項15

コンピュータ上で実行される時に請求項14に記載の方法を実行するプログラムコードを含むコンピュータプログラム

技術分野

0001

本発明は、ミキシング信号を使用して入力信号から出力信号を生成するミキサならびに入力信号から出力信号を生成する方法に関する。

背景技術

0002

セルラ電話機スマートフォン携帯情報端末(PDA)、その他などのモバイルワイヤレス通信デバイスは、複数の異なる周波数を介して他のデバイス通信するように構成され得る。したがって、モバイルワイヤレス通信デバイスは、複数の異なる周波数において通信信号を受信できる受信器を含むことを要求される。いくつかの状況において、マルチキャリアアグリゲーション(multi-carrier aggregation)と称する技法を使用して異なる周波数帯内で2つ以上の通信信号を受信し、復調することが望ましい。この形では、より広い帯域幅使用可能であり、その結果、より満足ユーザ経験を提供するために、毎秒により多くの情報を送信できるようになる。このために、受信器は、しばしば、所望の周波数を有する正弦関数混合信号を使用して、受信された通信信号の周波数アップコンバージョンまたは周波数ダウンコンバージョンを実行するためのミキサを含む。従来、そのようなミキサは、すべての周波数帯のためのPLLを含むが、これは、面積および電力消費を劇的に増やす。同様の問題が、モバイルワイヤレス通信デバイスが、同時に異なる周波数において受信し、送信し、その結果、少なくとも2つのPLLが必要になる、周波数分割複信(FDD)において生じる。

0003

したがって、改善されたミキサの必要がある。

課題を解決するための手段

0004

本発明の目的は、改善されたミキサを提供することである。

0005

この目的は、独立請求項の主題によって達成される。さらなる実施態様は、従属請求項、この説明、および図面内で提供される。

0006

第1の態様によれば、本発明は、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサであって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するため、および、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有するアナログ出力信号XOUTを生成するために、サンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングするように構成されたスケーラであって、スケーリング係数A[k]は、ミキシング信号の時間離散表現である、スケーラを含むミキサに関する。

0007

このミキサは、スケーリングすなわち、時間サンプリングされたアナログ入力信号に複数のスケーリング係数A[k]を乗算することによって、アナログ入力信号からアナログ出力信号を生成する。スケーリング係数A[k]は、スケーラ内に記憶された制御コードnに基づいてスケーラによって提供され得る。したがって、改善されたミキサが提供される。

0008

本発明の第1の態様の第1の実施の形によれば、サンプリング周波数fSは、ミキシング信号のミキシング周波数fMIXの2倍以上である。

0009

サンプリング理論によれば、サンプリング周波数fSは、ミキシング信号がエイリアスの影響なしで表現され得るように、ミキシング周波数fMIXの少なくとも2倍であることが好ましい。これは、ミキサの使用を容易にする。

0010

したがって、本発明の第1の態様の第2の実施の形またはその第1の実施の形によれば、ミキシング信号は、正弦関数ミキシング信号である。

0011

スケーリング係数A[k]は、たとえば、
A[k]=cos(2πfMIXkTS+θ)
によって表され得、TS=1/fSは、サンプリング周期であり、θは、任意の位相角である。

0012

したがって、本発明の第1の態様の第3の実施の形またはその第1もしくは第2の実施の形によれば、サンプリング周波数fSに対するミキシング周波数fMIXの比は、A/Bによって与えられ、AおよびBは整数である。

0013

そのようなミキサに関して、ミキシング信号は、スケーラのメモリ内有限のサイズのルックアップテーブル(LUT)または周期的シフトレジスタ内に記憶され得るようにするために、fSにおいてサンプリングされる時に周期的になる。

0014

本発明の第1の態様の第3の実施の形の有利な実施の形によれば、整数AおよびBは、量

0015

0016

が4の整数倍になるように選択され、gcd(A, B)は、AおよびBの最大公約数を表す。

0017

したがって、本発明の第1の態様の第4の実施の形またはその第1から第3の実施の形のうちの1つによれば、スケーラは、局部発振器によって提供される局部発振器信号局部発振器周波数fLOからサンプリング周波数fSを導出するように構成され、サンプリング周波数fSは、局部発振器周波数fLOの整数倍、具体的には局部発振器周波数fLOの4倍と等しい。

0018

そのようなミキサ内で、ミキサを含むシステム内、たとえば送信器および受信器を有し、ミキサが受信器の一部であり、送信器が局部発振器信号を提供する局部発振器を含むシステム内ですでに使用可能な局部発振器(LO)信号は、fLOとは異なるミキシング周波数fMIXを用いるミキシングに使用され得る。

0019

したがって、本発明の第1の態様の第5の実施の形またはその第1から第4の実施の形のうちの1つによれば、アナログ入力信号XINは、アナログ電圧信号VINまたはアナログ電流信号IINであり、アナログ出力信号XOUTは、アナログ電圧信号VOUTまたはアナログ電流信号IOUTである。

0020

電流入力信号の有利なケースにおいて、アンチエイリアシングフィルタリングが提供される。

0021

したがって、本発明の第1の態様の第6の実施の形またはその第1から第5の実施の形のうちの1つによれば、ミキサは、入力端子および出力端子を含み、スケーラは、入力端子に並列に接続された複数のユニットセルを含み、各ユニットセルは、ユニットセルキャパシタを含み、第iのユニットセルのユニットセルキャパシタは、キャパシタンスCuiを有し、ユニットセルのキャパシタンスの和は、総キャパシタンスCsを定義し、各ユニットセルは、各ユニットセルのユニットセルキャパシタを出力端子に接続する電荷転送スイッチを含み、スケーラは、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングするために各ユニットセルの電荷転送スイッチを制御するように構成される。

0022

この実施の形は、所与のkに関してスケーリング係数A[k]に別々に寄与することができるユニットキャパシタを有するユニットセルを使用する効率的なミキサを提供する。

0023

本発明の第1の態様の第6の実施の形の第7の実施の形によれば、複数のユニットセルは、N個のユニットセルを含み、ユニットセルキャパシタは、同一のキャパシタンスCui=Cuを有し、Cuは、一定のキャパシタンスであり、その結果、総キャパシタンスCsは、Cs=NCuによって与えられるようになる。

0024

同一のキャパシタンスを有する同一のユニットセルを有するミキサのこの有利な実施の形は、最適の整合特性を提供する。

0025

本発明の第1の態様の第6の実施の形の第8の実施の形によれば、複数のユニットセルは、b個のユニットセルを含み、第iのユニットセルのユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、Cuは、一定のキャパシタンスであり、その結果、総キャパシタンスCsは、Cs=(2b-1)Cuによって与えられるようになり、iは、1からbまでの範囲にわたることができる。

0026

2の倍率によって増加するユニットセルを有するミキサのこの有利な実施の形は、レイアウトに関してよりコンパクトであり、したがって、よりよい寄生キャパシタンスをもたらす。

0027

本発明の第1の態様の第6の実施の形の第9の実施の形によれば、複数のユニットセルは、(b+k)個のユニットセルを含み、複数のユニットセルのうちのb個のユニットセルの第iのユニットセルのユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、iは、1からbまでの範囲にわたることができ、Cuは、一定のキャパシタンスであり、複数のユニットセルのうちのK個の残りのユニットセルのユニットセルキャパシタは、同一のキャパシタンスCui=2bCuを有し、その結果、総キャパシタンスCsは、Cs=(2bK+2b-1)Cuによって与えられるようになる。

0028

二項セルおよび単項セルの組合せを有するミキサのこの有利な実施の形は、寄生キャパシタンス特性と整合特性との間の最適のトレードオフを提供する。

0029

本発明の第1の態様の第6から第9の実施の形のうちの1つの第10の実施の形によれば、ミキサを差動式に動作させるために、入力端子は、正の入力端子および負の入力端子を含み、出力端子は、正の出力端子および負の出力端子を含み、複数のユニットセルの各ユニットセルは、複数の反転スイッチを含み、スケーラは、複数のユニットセルのうちの1つのユニットセルのユニットセルキャパシタの各側が、正の出力端子および/または負の出力端子に接続され得るように、複数の反転スイッチを制御するように構成される。

0030

ミキサのこの有利な差動実施態様は、負のスケーリング係数A[k]の実現を可能にする。

0031

本発明の第1の態様の第6から第10の実施の形のうちの1つの第11の実施の形によれば、スケーラは、メモリを含み、メモリは、複数の制御コードnを記憶するように構成され、各制御コードnは、ミキサの出力端子に接続される総キャパシタンスCsの分数α[k]を決定する。

0032

そのようなミキサにおいて、制御コードnは、スケーリング係数A[k]に寄与する総キャパシタンスCsの分数を決定することができる。

0033

本発明の第1の態様の第6から第11の実施の形のうちの1つの第12の実施の形によれば、スケーラは、ユニットセルの2M個のブロックを含み、Mは、整数であり、ユニットセルの各ブロックは、異なるフェーズを用いてサンプリングされたアナログ入力信号XIN[k]をサンプリングするように構成され、各ブロックは、おそらくはスケーリング係数A[k]の異なるセットを使用する。

0034

この実施の形は、たとえばユニットセルの4つのブロックを有する4相ミキサを使用することによって、現在のトランジスタ技術に関して有利である。この形で、ブロックのそれぞれにおいて要求されるサンプリングレートは、fS/2Mにすぎず、これは、より高い組み合わされたサンプリングレートfSを可能にする。

0035

本発明の第1の態様の第6から第12の実施の形のうちの1つの第13の実施の形によれば、スケーラの各ユニットセルは、ユニットセルキャパシタを放電するためのリセットスイッチをさらに含み、スケーラは、各ユニットセルのリセットスイッチを開閉するように構成される。

0036

本発明の第1の態様の第6から第13の実施の形のうちの1つの第14の実施の形によれば、スケーラは、第1のクロック信号φ0によってアナログ入力信号XINをサンプリングするために各ユニットセルの入力制御スイッチを制御するように構成される。

0037

本発明の第1の態様の第6から第14の実施の形のうちの1つの第15の実施の形によれば、スケーラは、キャパシタンスCtを有する転送キャパシタをさらに含み、転送キャパシタは、各ユニットセルの電荷転送スイッチとミキサの出力端子との間の接続に接続される。

0038

本発明の第1の態様の第6から第15の実施の形のうちの1つの第16の実施の形によれば、スケーラの各ユニットセルは、キャパシタンスCuiを有するダミーキャパシタをさらに含み、各ユニットセルのダミーキャパシタは、各ユニットセルの電荷転送スイッチとミキサの出力端子との間の接続にダミー制御スイッチを介して接続され、スケーラは、スケーラのメモリ内に記憶された制御コードnに基づいて、電荷転送スイッチを閉じ、複数のユニットセルの分数のダミー制御スイッチを開き、電荷転送スイッチを開き、複数のユニットセルの残りのユニットセルのダミー制御スイッチを閉じるように構成される。

0039

第2の態様によれば、本発明は、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成する方法であって、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するために、サンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングするステップと、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有するアナログ出力信号XOUTを生成するステップであって、スケーリング係数A[k]は、周期的ミキシング信号の時間離散表現である、生成するステップとを含む方法に関する。

0040

本発明の第2の態様による方法は、本発明の第1の態様によるミキサによって実行され得る。本発明の第2の態様による方法のさらなる特徴は、本発明の第1の態様によるミキサの機能性から直接に生じる。

0041

第3の態様によれば、本発明は、コンピュータ上で実行される時に本発明の第2の態様による方法を実行するプログラムコードを含むコンピュータプログラムに関する。

0042

本発明は、ハードウェア内および/またはソフトウェア内で実施され得る。

0043

本発明の実施形態を、以下の図面に関して説明する。

図面の簡単な説明

0044

一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成する方法を示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを駆動する複数のクロック信号を示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成する直交ミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成する直交ミキサを示す概略図である。
異なるクロック位相中のその選択されたコンポーネントを示すことによって図6、図7、および図8に示されたミキサ実施形態内で実施される動作原理を概略的に示す図である。
異なるクロック位相中のその選択されたコンポーネントを示すことによって図6、図7、および図8に示されたミキサ実施形態内で実施される動作原理を概略的に示す図である。
異なるクロック位相中のその選択されたコンポーネントを示すことによって図6、図7、および図8に示されたミキサ実施形態内で実施される動作原理を概略的に示す図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態によるミキサの動作原理を示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成する直交ミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成する直交ミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。
一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサを示す概略図である。

実施例

0045

以下の詳細な説明内では、添付図面が参照され、添付図面は、本開示の一部を形成し、添付図面内には、例として、本開示が実践され得る特定の態様が示されている。本開示の範囲から逸脱することなく、他の態様が利用され得、構造的変更または論理的変更が行われ得ることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されてはならず、本開示の範囲は、添付の特許請求の範囲によって定義される。

0046

説明される方法に関連する開示が、その方法を実行するように構成された対応するデバイスまたはシステムにもあてはまる可能性があり、逆も同様であることを理解されたい。たとえば、特定の方法ステップが説明される場合に、対応するデバイスは、開示される方法ステップを実行するユニットを、そのようなユニットが明示的に説明されず、図面に示されない場合であっても含むことができる。さらに、本明細書で説明される様々な例示的な態様の特徴は、そうではないと特に注記されない限り、お互いと組み合わされ得ることを理解されたい。

0047

図1に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。ミキサ100は、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するためにミキサ100の入力端子120においてサンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングし、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって、連続信号値を有するミキサ100の出力端子130におけるアナログ出力信号XOUTを生成するすなわち、XOUT=A[k]・XIN[k]を行うように構成されたスケーラ110を含む。スケーリング係数A[k]は、ミキシング信号の時間離散表現である。

0048

一実施形態において、ミキサ100によって使用されるミキシング信号は、たとえば
A[k]=cos(2πfMIXkTS+θ)
によって与えられるスケーリング係数A[k]を有する正弦関数ミキシング信号であり、TS=1/fSは、サンプリング周期であり、θは、任意の位相角である。

0049

一実施形態において、スケーラ110は、入力端子120に並列に接続された複数のユニットセル140を含む。各ユニットセル140は、ユニットセルキャパシタCuiを含み、第iユニットセルのユニットセルキャパシタは、キャパシタンスCuiを有し、ユニットセルのキャパシタンスの合計は、総キャパシタンスCsを定義する。各ユニットセル140は、各ユニットセル140のユニットセルキャパシタCuiを出力端子130に接続する電荷転送スイッチを含む。スケーラ110は、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングするために、各ユニットセル140の電荷転送スイッチを制御するように構成される。

0050

一実施形態において、複数のユニットセル140は、N個のユニットセルを含み、ユニットセルキャパシタCuiは、同一のキャパシタンスCui=Cuを有し、Cuは、一定のキャパシタンスであり、総キャパシタンスCsは、Cs=NCuによって与えられる。

0051

一実施形態において、複数のユニットセル140は、b個のユニットセルを含み、第iユニットセルのユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、Cuは、一定のキャパシタンスであり、総キャパシタンスCsは、Cs=(2b-1)Cuによって与えられ、iは、1からbまでの範囲にわたることができる。

0052

一実施形態において、複数のユニットセル140は、(b+K)個のユニットセルを含み、複数のユニットセル140のb個のユニットセルの第iユニットセルのユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、iは、1からbまでの範囲にわたることができ、Cuは、一定のキャパシタンスであり、複数のユニットセル140のK個の残りのユニットセルのユニットセルキャパシタは、同一のキャパシタンスCui=2bCuを有し、総キャパシタンスCSは、Cs=(2bK+2b-1)Cuによって与えられる。

0053

図2に、一実施形態による、ミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成する方法200の概略図を示す。方法200は、連続信号値を有するサンプリングされたアナログ入力信号XIN[k]を入手するために、サンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号XINをサンプリングするステップ201と、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号XIN[k]をスケーリングすることによって連続信号値を有するアナログ出力信号XOUTを生成するステップ203とを含み、スケーリング係数A[k]は、周期的ミキシング信号の時間離散表現である。

0054

以下では、ミキサ100および方法200のさらなる実施の形および実施形態を説明する。

0055

図3に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。図3の実施形態において、ミキサ100は、差動式に実施され、単純さのために、差動ミキサ100の半分だけが、図3内で、アナログ入力信号XINの正の入力信号XIN,pに作用し、アナログ出力信号XOUTの正の出力信号XOUT,pを生成して図示されている。ミキサ100は、連続信号値を有するサンプリングされたアナログ入力信号を入手するためにミキサ100の入力端子120においてサンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号をサンプリングし、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号をスケーリングすることによって、連続信号値を有するミキサ100の出力端子130におけるアナログ出力信号を生成するすなわち、XOUT=A[k]・XIN[k]を行うように構成されたスケーラ110を含む。スケーリング係数A[k]は、ミキシング信号の時間離散表現である。

0056

一実施形態において、図3に示されたミキサ100は、4つのクロック信号φ0からφ3を使用することによって動作するように構成される。これらのクロック信号によって、ミキサ100の異なるスイッチが、制御され得、これは、下でさらにより詳細に説明される。一実施形態において、クロック信号φ0からφ3は、局部発振器(LO)の周波数fLOに対応する周波数を有し、90°位相はずれで25%のデューティサイクルを有する。一実施形態において、クロック信号φ0からφ3は、図4に示された形を有する。

0057

図3に示されたミキサ実施態様を戻って参照すると、スケーラ110は、N個のユニットセル140の4つのブロック350を含む。各ユニットセル140は、キャパシタンスCuを有するユニットセルキャパシタCuを含む。N個のユニットセル140のユニットセルキャパシタCuのキャパシタンスCuの合計は、総キャパシタンスまたは合計キャパシタンスCsを定義し、Cs=N・Cuである。

0058

各ユニットセル140は、各ユニットセル140の入力制御スイッチがクロック信号φ0によって制御されることを示すために図3内で「φ0」によって参照される入力制御スイッチをさらに含む。クロック信号φ0がハイである時に、各ユニットセル140の入力制御スイッチは、ユニットセルキャパシタCuとすべてのユニットセル140のノード「nsample_p」とを接続し、入力端子120は、アナログ入力信号XIN,pを供給され、その結果、すべてのユニットセル140が、アナログ入力信号XIN,pをサンプリングするようになり、その結果、すべてのユニットセルキャパシタCuが、φ0のハイフェーズの終りに同一の電圧VINまで充電され、VINは、入力端子120における電圧である(グラウンドに対する)。この点で、すべてのユニットセルキャパシタCu上の総電荷は、一緒に、Qs=Cs・VINによって与えられる。

0059

クロック信号φ1がハイである時に、ノード「nshare_p」に接続され、各ユニットセル140の電荷転送スイッチが、クロック信号φ1、デジタル制御コードn、および符号ビット反転によって制御されることを示すために図3内で「φ1 & control & sign'」によって参照される電荷転送スイッチを介して、N個のユニットキャパシタCuの総数の分数が、転送キャパシタCtに接続され、「&」は、論理積演算を表す。図3に示されたミキサ実施形態内では、符号ビットは、正に関して0、負の数に関して1になると仮定される。

0060

一実施形態において、デジタル制御コードnは、N個のユニットセル140のうちの何個が、クロック信号φ1がハイである間に転送キャパシタCtに接続されるのかを決定する。このフェーズ中に、総電荷Qsの分数α=n/Nが、総キャパシタンスに対して再分配されるCt+n・Cu=Ct+α・Cs。これは、転送キャパシタCt上(ならびに、転送キャパシタCtに接続されたすべてのユニットセル140上)の電圧

0061

0062

をもたらす。

0063

図3に示されたミキサ100は、すべての時間ステップにすなわち、VINのすべてのサンプリングされた値に関して制御コードnを変更するように構成される。言い換えると、制御コードnは、離散時間変数kの関数すなわちn[k]である。異なる時間ステップに異なるデジタル制御コードnを使用することによって、図3に示されたミキサ100は、スケーリング係数(または電圧利得)

0064

0065

を提供するように構成される。

0066

図3に示されたミキサ100が、差動式に実施され得るので、ミキサ100の正側のユニットセルキャパシタCuをミキサ100の負側の転送キャパシタCtに接続することによって、負の電圧利得を簡単に達成することができ、逆も同様である。このために、ミキサ100の各ユニットセル140は、ノード「nshare_n」に接続され、各ユニットセル140の追加のスイッチがクロック信号φ1、デジタル制御コードn、および符号ビットによって制御されることを示すために図3内で「φ1 & control & sign」によって参照される、追加のスイッチを含むことができる。

0067

一実施形態において、本質的に3つの異なる信号フェーズだけが、図3に示されたミキサ100に関して必要なので、図3に示されたミキサ100が、クロック信号φ2のハイフェーズ中にアイドルのままになることが可能である。この実施形態は、クロック信号φ1が、クロック信号に対する必要なゲーティングによって多少遅延され得る時に有利になる可能性があり、これは、クロック信号φ2とのクロック信号φ1のオーバーラップを引き起こすことができる。

0068

クロック信号φ3のハイフェーズ中に、すべてのユニットセル140内の電圧は、リセットスイッチを介して入力信号および出力信号のコモンモードDC電圧VCMにリセットされ、このリセットスイッチは、図3に示された実施形態内で、各ユニットセル140の一部であり、各ユニットセル140のリセットスイッチがクロック信号φ3によって制御されることを示すために図3内で「φ3」によって参照される。リセットスイッチを有することは、理想的な電圧入力信号の場合には必要ではないが、下でさらにより詳細に説明するように、電流入力信号に関して有利である。さらに、図3に示されたミキサ100が、非ゼロ出力インピーダンスを有する電圧入力信号によって駆動される場合には、いくつかのユニットセル140が、他のユニットセルがその電荷の一部を転送キャパシタCtにすでに転送済みであるのに、まだ前のサンプルからのフル電荷を保持するという事実によって、メモリ効果が引き起こされる可能性がある。

0069

業者了解するように、ここまでに説明されたミキサ100の部分は、1つのLOサイクルあたりに入力信号の1サンプルを処理することができる。一実施形態において、LO周波数fLOの4倍の有効サンプリング周波数fSすなわちfS=4fLOを達成するために、図3に示されたミキサ100(ミキサ100のスケーラ110ではなく)は、ユニットセル140の4つのブロック350を含み、各ブロック350は、転送キャパシタCtを含み、クロック信号φ0からφ3の異なるフェーズ中に入力信号XIN,pをサンプリングするように構成される。言い換えると、ユニットセル140の各ブロック350は、LO周波数fLOにおいて90°位相はずれで動作し、4fLOの有効サンプリングレートfSを提供する。

0070

図3に示されたミキサ100の4つのブロック350によってとられた入力信号XIN,pのサンプルを単一のアナログ信号再結合するために、単一のホールドキャパシタChが、出力端子130に設けられる。ホールドキャパシタChは、4つのホールドキャパシタスイッチを介してミキサ100の4つすべてのブロック350に接続され、したがって、各クロック信号フェーズ中にフェーズのうちの1つと共に電荷を再分配する。ブロック350のホールドキャパシタスイッチは、図3内で、各ブロック350のホールドキャパシタスイッチがクロック信号φ3によって制御されることを示すために、「φ3」によって参照される。当業者は、これのゆえに、その間にホールドキャパシタChがリセットされ得るクロック信号フェーズがないことを認めるであろう。

0071

4つのブロック350の4つの転送キャパシタCtが、ホールドキャパシタChと一緒に、その伝達関数

0072

0073

によって与えられる無限インパルス応答(IIR)低域フィルタを実施し、z変換が、サンプリングレートfS=4fLOで行われなければならないことを示すことができる。このフィルタの極は、

0074

0075

に位置する。

0076

一実施形態において、ミキサ100が、受信器のコンポーネントとして実施される場合に、IIR低域フィルタは、受信器ラインアップ内の最初のフィルタリングステージとして使用され得る。一実施形態において、ホールドキャパシタChは、図3に示されているように、受信が望まれる通信帯域に依存してフィルタ極同調するためにチューナブルキャパシタによって提供され得る。

0077

図3に示された実施形態において、ミキサ100の4つのブロック350のそれぞれは、有効サンプリングレートfS=4fLOにおいてサンプリングされた入力信号XIN,pをスケーリングするのに制御コードnを使用する。各ブロック350が入力信号の4つおきのサンプルだけをスケーリングするので、制御コードnは、周波数fLOを有するブロック内に存在しなければならない。fS=4fLOにおいてサンプリングされる1つの信号として一緒に考慮される時に、4つのブロック350の制御コードnは、周波数fMIXを有するミキシング信号を提供する。比fMIX/fSが、ある有理数A/Bである場合には、下でさらにより詳細に説明するように、制御コードサンプルの有限のセットだけが、必要であり、このセットは、永遠に繰り返され得る。セルラ帯に関して、必要な制御コードサンプルの個数は、通常は30未満であり、したがって、サンプルは、ミキサ100のローカルルックアップテーブル(LUT)またはシフトレジスタ内に簡単に記憶され得る。

0078

図5に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサ500の概略図を示す。図5の実施形態において、ミキサ500は、2つの上で説明したミキサ100を並列に接続することによって、直交ミキサの形で実施される。直交ミキサ500の各ミキサ100は、90°位相はずれであるそれぞれのミキシング信号を定義する、制御コードnの異なるセットによって制御される。

0079

図5およびそれ以降の図面は、図1および図4の文脈ですでに詳細に説明された複数の要素を含むので、これらの要素は、全般的に、不必要な繰返しを避けるために、その意味が図1および図4の実施形態の上の詳細な説明から簡単には導出できない場合に限って、下で説明される。

0080

図3および図5に示されたミキサ100の実施形態は、単項ミキサ実施態様すなわち、同一のキャパシタンスCuを有する同一のユニットセル140の少なくとも1つのブロック350を有するミキサ100を提供する。この解決策は、相対的にわずかなレイアウト作業を伴い、ユニットセル140の間の整合に最適である。

0081

すでに上で言及したように、ミキサ100は、二項ミキサ実施態様の形で提供され得、二項実施態様は、第iのユニットセル140のユニットセルキャパシタのキャパシタンスCuiが、キャパシタンスCui=2i-1Cuを有し、Cuが一定のキャパシタンスであることを意味する。ミキサ100の二項実施態様の場合に、総キャパシタンスCsは、Cs=(2b-1)Cuによって与えられ、bは、二項ユニットセル140の総数である。

0082

ミキサの二項実施態様を使用することによって、最上位ビット(MSB)は、はるかに少ない面積および寄生キャパシタンスを用いて実施され得、これは、劣化した整合特性を犠牲にして電力消費および入力キャパシタンスを改善することができる。

0083

上ですでに言及したように、ミキサ100は、(b+K)個のユニットセル140を有する単項実施態様および二項実施態様の組合せとして実施され得、(b+K)個のユニットセルのb個のユニットセルの第iのユニットセルのユニットセルキャパシタは、キャパシタンスCui=2i-1Cuを有し、Cuは、一定のキャパシタンスであり、(b+K)個のユニットセルのK個の残りのユニットセルのユニットセルキャパシタは、同一のキャパシタンスCui=2bCuを有し、総キャパシタンスCsは、Cs=(2bK+2b-1)Cuによって与えられる。二項ユニットセルおよび単項ユニットセルのこの組合せは、寄生キャパシタンスと整合特性との間の最適トレードオフを提供する。

0084

一実施形態において、ミキサ100は、アナログ電圧信号VINもしくはアナログ電流信号IINをアナログ入力信号XINとして、または、アナログ電圧信号VOUTもしくはアナログ電流信号IOUTをアナログ出力信号XOUTとして処理するように構成される。

0085

アナログ入力信号XINがアナログ電圧信号VINである実施形態において、図3および図5に示されたミキサ実施形態100の総キャパシタンスCsは、それにまたがる電圧がアナログ電圧信号VINと等しくなるまで充電され、したがって、図3および図5に示されたミキサ実施形態100は、入力信号をサンプリングする。この場合に、図3および図5に示されたミキサ実施形態100は、クロック信号φ0によって制御される入力制御スイッチが開かれる時間の変動に敏感である。というのは、この時間が、入力信号がサンプリングされる時間を決定するからである。さらに、図3に示されたミキサ実施形態のユニットセル140の入力制御スイッチの抵抗(導通時の)は、よいセトリングを可能にするすなわち、入力制御スイッチが閉じられる時間中にCsが正しい電圧まで充電されることを可能にするのに十分に低いものでなければならない。

0086

アナログ入力信号XINが、アナログ電流信号IINである実施形態において、電流は、入力制御スイッチが閉じられる時間中にCs上で積分される。クロック信号φ0が「ハイ」から「ロウ」になることによって入力制御スイッチが開かれる時に、Cs上の電圧は、この期間にわたるアナログ電流信号IINの積分を表す。そのような実施形態によって、積分およびダンプ(integrate-and-dump)低域フィルタが実現され、これは、ある有利なアンチエイリアシングフィルタリングを提供する。この場合に、図3および図5に示されたミキサ実施形態100は、入力制御スイッチが閉じられる時間とこれが開かれる時間の変動の両方に敏感である。というのは、これらの時間の間の差が、入力信号が積分される期間を決定し、これらの時間が、入力信号が正確にいつサンプリングされるのかをも決定するからである。

0087

キャパシタCs、Ct、および/またはChのそれぞれは、シングルエンドキャパシタまたはシングルエンドキャパシタの半分のキャパシタンスを有する差動キャパシタのいずれかとして実施され得る。差動キャパシタの使用は、以下の利点を有する。差動キャパシタは、2つのシングルエンドキャパシタを置換することができ、その結果、4倍少ないチップ面積が使用されることになる。差動キャパシタとしてのキャパシタCsまたはCtの実施は、強いコモンモード除去をもたらす。コモンモード信号は、基板または他のネットに対する寄生キャパシタンスに対してサンプリングされることによってのみ渡され得る。シングルエンドキャパシタの使用は、以下の利点を有する。シングルエンドキャパシタに関して、4倍多い物理キャパシタンスが使用されるので、有効差動キャパシタンスに関する標準偏差は、2倍少なくなる。シングルエンドキャパシタとしてのホールドキャパシタChの実施は、IIRフィルタが、高周波コモンモード信号をもフィルタリングによって除去するという効果を有する。

0088

図5に示された実施形態において、ホールドキャパシタChは、面積を節約するために差動式に実施される。総キャパシタンスCsまたはむしろユニットセル140のユニットキャパシタCuは、ユニットセルの間のよりよい整合を有するために、シングルエンドキャパシタとして実施される。この面積の影響は、ユニットセル140の面積がユニットセルキャパシタCuによって決定されるだけではなく、ユニットセル140のスイッチおよびルーティングオーバーヘッドによっても決定されるので、通常はより小さい。

0089

上の式(2)からわかるように、図3および図5に示されたミキサ実施形態に関して、スケーリング係数または電圧利得A[k]の最大値は、α=1の時に達成され、

0090

0091

によって与えられる。総キャパシタンスCsに対する相対的な転送キャパシタCtのキャパシタンスのサイズの選択は、量子化雑音電圧損失との間のトレードオフである。以下のことがわかる。

0092

Ctが無限大に向かう傾向がある場合に、式(2)の分母内の項α・Csは、無視できるようになり、スケーリング係数A[k]は、

0093

0094

収束する。これは、スケーリング係数A[k]が、αに正比例するようになることを意味する。これは、αの量子化レベルが等距離に間隔を置かれるので有益であり、したがって、これは、スケーリング係数A[k]についてもあてはまる。しかし、Ctが無限大に向かって増加する時に、スケーリング係数の最大値Amaxは、0に向かう。

0095

Ctがより小さくなる時に、分母内の項α・Csは、より支配的になり、Amaxは増加する。それと同時に、αに対するスケーリング係数A[k]の依存は、徐々により非線形になり、その結果、1に近いより多くの量子化レベルと0に近いより少数の量子化レベルとがあるようになる。最もありそうなことに、これは、量子化雑音の増加につながる。

0096

Ctが0に向かって減少する場合に、Ctは分母内で無視できるようになり、その結果、
A[k]→1 (Ct→0) (7)
になる。これは、受動構造を用いて達成できる最大のスケーリング係数であるが、現在はαと独立である。これは、A[k]のすべての量子化レベルが一致し、さらなるミキシングを達成することができないことを意味する。

0097

CsおよびCtの最適値は、雑音、量子化雑音、電圧利得、ならびに面積および電力消費など、ミキサ100が使用される応用例の所与の状況に依存する。一実施形態において、キャパシタンスCsおよびCtは、サイズにおいて匹敵する。Cs=Ctの場合には、αに対するA[k]の依存は、直線からそれほどは離れず、Amaxは、0.5と等しい。

0098

図6に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。図6の実施形態において、ミキサ100は、差動式に実施され、単純さのために、差動ミキサ100の半分だけが、図6内で、アナログ入力信号XINの正の入力信号XIN,pに作用し、アナログ出力信号XOUTの正の出力信号XOUT,pを生成して図示されている。ミキサ100は、連続信号値を有するサンプリングされたアナログ入力信号を入手するためにミキサ100の入力端子120においてサンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号をサンプリングし、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号をスケーリングすることによって、連続信号値を有するミキサ100の出力端子130におけるアナログ出力信号を生成するすなわち、XOUT=A[k]・XIN[k]を行うように構成されたスケーラ110を含む。スケーリング係数A[k]は、ミキシング信号の時間離散表現である。

0099

一般に、図6に示されたミキサ実施形態と図3に示されたミキサ実施形態との間の主な相違は、下でさらにより詳細に説明するように、転送キャパシタCtが、図6に示されたミキサ実施形態において除去されていることと、図6に示されたミキサ100のスケーラ110のユニットセル140が、ユニットキャパシタCuに加えてダミーユニットキャパシタCdを含むこととである。一実施形態において、ダミーユニットキャパシタCdのキャパシタンスは、本質的にユニットセルキャパシタCuのキャパシタンスと等しいすなわち、Cd=Cuである。

0100

図6に示されたミキサ実施態様100の動作を説明するために、図7に示されたミキサ100のわずかに変更された実施形態をまず説明することが役立つ。図7に示されたミキサ実施形態は、図7に示されたミキサ実施形態が、スケーラ110の各ブロック750の出力に追加の出力スイッチを含むという点で、図6に示されたミキサ実施形態とは異なる。スケーラ110の各ブロック750の出力における追加の出力スイッチは、スケーラ110の各ブロック750の追加の出力スイッチがさらなるクロック信号φ1bによって制御されることを示すために、図7内では「φ1b」によって参照される。一実施形態において、クロック信号φ1bは、クロック信号φ1より遅い時点に「ロウ」から「ハイ」への遷移を行うが、クロック信号φ1と同一の時点に「ロウ」に戻る。たとえば、クロック信号φ1bの「ハイ」フェーズは、クロック信号φ1の「ハイ」フェーズの半分の長さとすることができる。

0101

クロック信号φ0の「ハイ」フェーズ中に、図7に示されたミキサ実施形態100のすべてのユニットセル140は、そのユニットキャパシタCu上でアナログ入力信号XIN,pをサンプリングし、各Cu上の電圧VINおよびCs上の総電荷Qs=Cs・VINにつながる。ダミーキャパシタCdは、電荷を有しない。というのは、これらが、図7内で「φ3」によって参照される、それぞれのダミーキャパシタCdに接続されたリセットスイッチを介してクロック信号φ3の以前の「ハイ」フェーズ中にリセットされたからである。

0102

クロック信号φ1の「ハイ」フェーズ中に、N個のユニットセル140のうちのn個だけ(nは、デジタル制御コードによって定義される)が、そのユニットキャパシタCuを、クロック信号φ1、デジタル制御コードn、および符号ビットの反転によって制御されるそれぞれのスイッチを介して、図7内で「nshare_p」として参照されるノード(または、符号が負である場合には、図7内で「nshare_n」として参照されるノード)に接続する。残りの(N-n)個のユニットセル140は、その「ndummy_p」ノードを「nshare_p」ノードに接続する。したがって、電荷α・Qs (前と同様にα=n/N)は、今や、総キャパシタンスn・Cu+(N-n)・Cd=Csにわたって再分配される。これは、電圧

0103

0104

をもたらし、したがって、αに正比例するスケーリング係数A[k] (または電圧利得)
A[k]=α (9)
をもたらす。図6および図7に示された実施形態に関して、スケーリング係数の最大値Amaxが、今や1と等しく、αに対するA[k]の依存が、必ず線形であることは明らかである。

0105

電荷が再分配された時に、クロック信号φ1bが立ち上がり、図7内で「φ1b」によって参照されるスケーラ110の各ブロック750の出力にある追加の出力スイッチは、「nshare_p」ノードを出力端子130に接続し、クロック信号φ1によって制御されるスイッチは、まだ閉じられている。この形で、電荷α・Qsを担持する総キャパシタンスCsは、ホールドキャパシタChに接続され、ホールドキャパシタChは、他のブロック750からの以前のサンプルに依存して、電荷を担持する。クロック信号φ3の「ハイ」フェーズ中に、ユニットキャパシタCuおよびダミーユニットキャパシタCdは、リセットされる。

0106

図3に示されたミキサ実施形態100の場合と同様に、上で説明した構成は、1のDC利得を有するIIR低域フィルタを提供し、Ctは、今や伝達関数内でCsによって置換されている

0107

0108

極は、

0109

0110

に配置される。ホールドキャパシタChに接続されたすべてのユニットキャパシタCuおよびダミーユニットキャパシタCdの合計が、必ずCsと等しいので、極周波数は、αに依存しない。ミキサ100の入力キャパシタンスも、必ずCsと等しく、したがって、αとは独立である。これは、駆動信号源が非0の出力インピーダンスを有する場合に、非線形性を回避するのに有益である。

0111

図6に示されたミキサ実施形態100を戻って参照すると、クロックφ1およびφ1bが同時に立ち上がる場合に、図7に示されたミキサ実施形態100の動作が変化しないことが簡単にわかる。これは、n個のユニットキャパシタCuおよびホールドキャパシタCh上に存在する電荷が、キャパシタンスn・Cu+(N-n)・Cd+Ch=Cs+Chにわたって再分配されるからである。同一のクロック信号φ1およびφ1bに関して、図7内で「φ1b」によって参照されるスケーラ110の各ブロック750の出力にある追加の出力スイッチは、除去され得る。これは、理想的なスイッチが使用される場合に図7のミキサ実施形態と機能的に同一である、図6に示されたミキサ実施形態100につながる。しかし、現実のスイッチを使用すると、図6に示されたミキサ実施形態100が好ましい。というのは、これが、直列の2つのスイッチを有しておらず、クロック信号φ1bのより短い「ハイ」フェーズではなくクロック信号φ1の完全な「ハイ」フェーズ中に電荷を再分配することを可能にするからである。

0112

図8に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号からアナログ出力信号を生成するミキサ800の概略図を示す。図8の実施形態において、ミキサ800は、図6に示されたミキサ実施形態100のうちの2つを並列に接続することによって、直交ミキサの形で実施される。単純さのために、負の符号のスケーリング係数を実施するための追加のスイッチは、図8に示されていない。直交ミキサ800の各ミキサ100は、90°位相はずれであるそれぞれのミキシング信号を定義する、制御コードnの異なるセットによって制御される。

0113

図9aから図9cは、その選択されたコンポーネントを示すことによって図6、図7、および図8に示されたミキサ実施形態内で実施される動作原理を概略的に示す。例示のために、ダミーキャパシタCdは、別々のダミーユニットセルに分離されている。図9aから図9c内の各箱は、αに依存する可変個数のユニットセルまたはダミーユニットセルを表す。

0114

図9aは、入力が総キャパシタンスCs上でサンプリングされる、クロック信号φ0の「ハイ」フェーズを示す。図9bは、電荷が、(1-α)・Csのキャパシタンスを有するダミーユニットセルおよびホールドキャパシタChに転送される、クロック信号φ1の「ハイ」フェーズを示す。ダミーユニットセルは、IIRフィルタの極が同一周波数に留まることを確実にする。

0115

図9cは、すべてのキャパシタのリセットが行われる、クロック信号φ3の「ハイ」フェーズを示す。

0116

以下では、図6に示されたミキサ実施形態100のさらなる変形形態を説明する。特定の実施態様は異なるが、これらは、同一のスケーリング係数A[k]=αを有し、図6に示されたミキサ実施形態100と同一のIIRフィルタを提供する。単純さのために図面には示されていないが、すべての実施態様が、2つのミキサチャネルと、1チャネルあたり4つのミキサブロックとを有することができる。

0117

図10aから図10dは、さらなるミキサ実施形態100内で実施される動作原理を概略的に示す。図9aから図9cの場合と同様に、例示のために、さらなるミキサ実施形態100の選択されたコンポーネントだけが、図10aから図10dに示されている。図10aから図10d内の各箱は、αに依存する可変個数のユニットセルまたはダミーユニットセルを表す。

0118

図10aから図10dに示されたミキサ100は、ダミーキャパシタを全く必要とせず、4つすべてのクロック信号φ0、φ1、φ2、およびφ3を使用する。

0119

クロック信号φ0の「ハイ」フェーズ中に、入力は、N個すべてのユニットセル140のユニットキャパシタCu上ですなわち総キャパシタンスCs上でサンプリングされ、ユニットキャパシタCuのそれぞれ上の電圧VINおよび総キャパシタンスQs=Cs・VINにつながる。

0120

クロック信号φ1の「ハイ」フェーズ中に、これらのユニットセル140のうちの(N-n)個は、リセットされ、他のユニットセル140のユニットキャパシタCuは、電圧VINのままになる。総電荷は、今はα・Qsのみである。

0121

クロック信号φ2の「ハイ」フェーズ中に、N個すべてのユニットセル140が、ホールドキャパシタChに接続される。したがって、電荷α・QsとホールドキャパシタCh上にすでに存在する電荷との和が、総キャパシタンスCs+Chにわたって再分配される。この形で、スケーリング係数A[K]=αが実現され、図6および図7に示されたミキサ実施形態と同一のIIRフィルタが実施される。

0122

クロック信号φ3の「ハイ」フェーズ中に、すべてのユニットキャパシタCuがリセットされる。

0123

図10a〜図10dに示されたミキサ実施形態の主な利点は、転送キャパシタCtとダミーユニットセル(すなわち、ダミーユニットキャパシタ)との両方が存在しないことである。しかし、図10a〜図10dに示されたミキサ実施形態に関して、以下を考慮に入れなければならない。4つすべてのクロック信号が、各ブロック内のユニットセル140のマトリックスを介してルーティングされなければならない。これは、増やされた電力消費につながり、おそらくは、ユニットセル140のマトリックスに必要な増やされた面積にさえつながる。さらに、デジタル制御コードnおよび符号ビットを用いるクロック信号φ1のゲーティングを必要とすることに加えて、図10a〜図10dに示されたミキサ実施形態100においては、クロック信号φ1は、ORゲート内でクロック信号φ3と組み合わされることも必要である。ある種の状況の下で、そのようなゲーティングによって引き起こされる遅延が問題になる可能性がある。というのは、4つすべてのクロック信号が使用され、その結果、クロック信号の一部を遅延させるためのバッファがなくなるからである。

0124

図11aから図11cは、さらなるミキサ実施形態100内で実施される動作原理を概略的に示す。図9aから図9cおよび図10aから図10dの場合と同様に、例示のために、さらなるミキサ実施形態100の選択されたコンポーネントだけが、図11aから図11cに示されている。図9aから図9cの場合と同様に、ダミーキャパシタCdは、別々のダミーユニットセルに分離されている。図11aから図11c内の各箱は、αに依存する可変個数のユニットセルまたはダミーユニットセルを表す。

0125

図6、図7、図8、および図9aから図9cに示されたミキサ実施形態100と同様に、図11aから図11cに示されたミキサ100は、ダミーユニットキャパシタCdをも含む。しかし、図11aから図11cに示されたミキサ100において、これらのダミーユニットキャパシタCdは、出力端子130に接続されるのではなく、ダミーユニットセル入力スイッチを介して入力端子120に接続される。その結果、この実施形態において、クロックゲーティングは、ダミーユニットセル入力スイッチ上で行われる。

0126

クロック信号φ0の「ハイ」フェーズ中に、入力信号は、n個のユニットキャパシタCuおよび(N-n)個のダミーキャパシタCd(Cd=Cuである)上でサンプリングされ、その結果、総(サンプリング)キャパシタンスは、必ずCsと等しくなる。これは、電圧VINおよび総電荷Qs=Cs・VINをもたらす。ダミーユニットセルは、入力負荷が必ずCsと等しいことを確実にする。

0127

クロック信号φ1の「ハイ」フェーズ中に、N個すべてのユニットキャパシタCu(入力信号をサンプリングしたn個のユニットキャパシタCuおよび入力信号をサンプリングしなかった(N-n)個のユニットキャパシタCu)は、ホールドキャパシタChに接続し、その結果、この実施形態においても、総電荷α・QsとホールドキャパシタCh上に存在する電荷との和が、キャパシタンスCs+Chにわたって再分配されるようになる。前の実施形態と同様に、これは、スケーリング係数A[k]=αおよび同一のIIRフィルタ実施態様につながる。

0128

このミキサ実施形態100において、クロック信号φ2は使用されない。クロック信号φ3のハイフェーズ中に、すべてのキャパシタCuおよびCdがリセットされる。

0129

図11aから図11cに示されたミキサ実施形態100に関して、クロックゲーティングが、今や入力スイッチ上で行われ、この入力スイッチが唯一のタイミングにクリティカルなスイッチであることを了解されたい。というのは、この入力スイッチが、どの時点に入力信号がサンプリングされるのかを決定し、電流入力信号の場合には、入力信号がどれほど長く積分されるのかをも決定するからである。

0130

上ですでに言及したように、上で説明したミキサ実施形態100は、同相出力信号および直交出力信号を提供する直交ミキサの形で実施され得る。

0131

たとえば、図5に示された直交ミキサ実施形態500および図8に示された直交ミキサ実施形態800は、I経路およびQ経路用の2つの同一で独立のミキサ100を有する。各クロックサイクル中に、各ミキサ100は、キャパシタンスCs上で入力をサンプリングし、これは、総電荷Qs=Cs・VINをもたらす。この電荷のすべてが使用される(すなわち、ホールドキャパシタChに接続される)唯一のケースは、α=1の時(たとえば、正弦関数ミキシング信号の場合にミキシング信号のピーク時)である。α<1のより一般的な場合に、電荷の一部は、電荷再分配プロセスに一切かかわることなく、リセットフェーズにおいて放電されるまで、サンプリングキャパシタ上に留まる。それでも、総(サンプリング)キャパシタンスCsは、信号源が必ず同一インピーダンスを駆動しているようにするために、すべてのクロックサイクル中に同一になる必要がある。

0132

各クロックサイクル中に、I相およびQ相は、一緒に、入力信号の源から電荷2・Qsをとり、これを2・Csの総キャパシタンス上にたくわえる。しかし、この電荷のすべてが使用されるケースはない。Iミキシング信号およびQミキシング信号は、90°位相はずれなので、そのピークは一致しないすなわち、Iチャネルのα(本明細書ではαiと称する)およびQチャネルのα(本明細書ではαqと称する)が同一の時点に1と等しくなることは、不可能である。

0133

0134

であることを簡単に示すことができる。これは、すべてのクロックサイクル中にIチャネルおよびQチャネルのミキサ100の入力インピーダンスを一緒に保持するために、

0135

0136

の総キャパシタンス上で入力信号をサンプリングすることが十分であることを意味する。さらに、
min(αi+αq)=minx(|cos x|+|sin x|)=1 (14)
であることを示すことができる。この発見は、上で説明したミキサ実施形態100に基づく、図12に示された直交ミキサ実施形態1200につながる。図10aから図10dに示されたミキサ実施形態に似て、直交ミキサ実施形態1200も、Iチャネルミキサ内とQチャネルミキサ内との両方にN個のユニットキャパシタCuを含む。しかし、直交ミキサ実施形態1200は、約

0137

0138

個のダミーキャパシタCdのみを含む。したがって、総キャパシタンスは、

0139

0140

によって与えられる。直交実施態様に関して総キャパシタンスが2NCu+2NCd=4Csになるはずの図10aから図10dに示されたミキサ実施形態と比較して、2.4・Csのみの総キャパシタンスは、実質的に減らされた面積になる。

0141

さらに、図12に示された直交ミキサ実施形態1200において、サンプリングフェーズ中の入力キャパシタンスは、

0142

0143

の倍率で減らされており、これは、ミキサを駆動する信号源の設計を容易にする。

0144

図13に、上で説明したミキサ実施形態100に基づくさらなる直交ミキサ実施形態1300を示す。図12の直交ミキサ実施形態1200に似て、図13の直交ミキサ実施形態1300は、直交ミキサのIチャネルとQチャネルとの間でユニットセル140を共有するために実施される。しかし、図12の直交ミキサ実施形態1200とは異なって、図13の直交ミキサ実施形態1300において、クロックゲーティングは、図6および図7に示されたミキサ実施形態100に基づく出力スイッチ上で実行される。

0145

図13に示された直交ミキサ実施形態1300において、入力信号は、約

0146

0147

個のユニットキャパシタCu上でサンプリングされ、約

0148

0149

の総キャパシタンスをもたらす。次のクロック信号の「ハイ」フェーズ中に、ユニットセル140のうちのni個は、Iチャネル内のホールドキャパシタChに接続され、ユニットセル140のうちのnq個は、直交ミキサ実施形態1300のQチャネル内のホールドキャパシタChに接続され、ここで、0≦ni≦Nであり、0≦nq≦Nであり、

0150

0151

である。それと同時に、ダミーユニットセルが、各チャネル内の総キャパシタンスCsを達成するために、両方のチャネル内に含まれる。

0152

図13に示された直交ミキサ実施形態1300に関して、約

0153

0154

個のユニットキャパシタCuおよび約

0155

0156

個のダミーキャパシタCdのみが必要であり、これは、総キャパシタンスが2Csにすぎないことを意味する。実際に、これは最低の達成可能な総キャパシタンスを表す。というのは、電荷共有フェーズ中に、チャネルIおよびチャネルQのそれぞれが、Csの総キャパシタンスがホールドキャパシタChに接続されることを必要とするからである。さらに、図13に示された直交ミキサ実施形態1300において、クロックゲーティングは、タイミングに敏感な入力スイッチから出力スイッチにシフトされている。

0157

しかし、図12に示された直交ミキサ実施形態1200と比較して、図13に示された直交ミキサ実施形態1300は、ユニットセルおよびダミーセルがIチャネルまたはQチャネルのいずれかの出力に接続され得るようにするために、追加のスイッチを必要とする。これらの追加のスイッチは、より多くの寄生キャパシタンスを追加する可能性がある。さらに、信号ルーティングが、より複雑になる可能性がある。

0158

以下では、図3および図6に示されたミキサ実施形態と比較して、異なって構成されたユニットセル140および/またはユニットセル140のブロックを含む、ミキサ100の追加の実施形態を説明する。下で議論するユニットセルは、サンプリングおよび電荷転送に用いられる総キャパシタンスをCsと等しいChに保つために、転送キャパシタCtまたはダミーユニットセルのいずれかを含むアーキテクチャを使用して実施され得る。

0159

上ですでに説明したように、図3に示されたミキサ100のユニットセル140は、3つのクロック信号および制御コードに基づく1つのデータビットによって制御される。これは、符号ビットおよび3つのクロック信号が、図3に示されたミキサ100のユニットセル140の所与のブロック350内のすべての単一のユニットセル140にルーティングされる必要があることを意味する。さらに、各ユニットセル140は、制御コードデータビットのうちの1つをも必要とする。代替実施形態において、クロック信号φ1は、符号ビットおよびユニットセル140のマトリックスの外部ではその反転を用いてゲーティングされ、その後にその上に分配され得る。この場合に、2つのクロック信号すなわちφ0およびφ3と、2つのゲーティングされたクロック信号すなわち「φ1 & sign」および「φ1 & sign'」とは、ユニットセル140の所与のブロック350内のすべてのユニットセル140にルーティングされる必要があり、さらに、各ユニットセル140は、それでも、制御コードデータビットのうちの1つを供給されなければならない。両方の場合において、このルーティングは、かなりの寄生キャパシタンスを引き起こし、したがって、クロック信号ドライバおよびデータドライバの電力消費と図3に示されたミキサ100の入力インピーダンスとの両方に影響し、あるいはこれを支配する可能性すらある。この状況は、ワイヤの間の間隔を増加することによって改善され得るが、これは、ユニットセル140のマトリックスのサイズを増加させ、これが、ミキサ140がその上で実施される基板に対するキャパシタンスを増加させる可能性がある。

0160

図3に示されたミキサのユニットセル140のマトリックスを介してルーティングされる信号の個数を減らす複数のオプションが存在する。これらのオプションのすべてが、追加のスイッチを必要とし、クロック信号の「ハイ」フェーズの少なくともいくつかの間に直列の少なくとも2つのスイッチを有する。オン抵抗を同一に保つために、直列のスイッチは、より幅広くする必要があり、これは、そのゲートキャパシタンスを増加させる。

0161

図14に、一実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。ミキサ100は、連続信号値を有するサンプリングされたアナログ入力信号を入手するためにミキサ100の入力端子120においてサンプリング周波数fSを用いて複数の離散時点kにアナログ入力信号をサンプリングし、複数のスケーリング係数A[k]に基づいてサンプリングされたアナログ入力信号をスケーリングすることによって、連続信号値を有するミキサ100の出力端子130におけるアナログ出力信号を生成するすなわち、XOUT=A[k]XIN[k]を行うように構成されたスケーラ110を含む。スケーリング係数A[k]は、ミキシング信号の時間離散表現である。

0162

図14に示されたミキサ100の実施形態は、各ユニットセル140内に、ユニットキャパシタCuと直列のさらなるスイッチを含む。この構成は、すべての他のスイッチが、ブロック1450内のN個すべてのユニットセル140によって共有され、ユニットセルから、したがってマトリックスから追い出され得ることを可能にする。ミキサ100のこの実施形態において、ユニットセル140は、1つのスイッチおよびユニットキャパシタCuのみからなり、1つのゲーティングされたクロック信号および制御コードに基づく1つのデータビットのみによって制御される。図14内のユニットセル140のスイッチへの参照として図示された、ゲーティングされたクロック信号「φ0|φ3」(「|」は論理和演算を表す)は、マトリックスの外部で生成され、その後にすべてのユニットセル140にルーティングされ得、したがって、これは、1つのみのクロック信号としてカウントされなければならない。

0163

この実施形態に関して、他のクロック信号ならびに符号ビットは、マトリックスの外部すなわちN個のユニットセル140外部でのみ必要である。クロック信号が、同一個数のスイッチ(すべての「ハイ」クロックフェーズ中に2つのスイッチが直列になるので、すべてが2倍の大きさでなければならない)を駆動する間に、その総負荷キャパシタンスは、それでも、負荷が大きいマトリックスにわたって広げられるのではなく一箇所に集中され、その結果、ルーティングキャパシタンスを大幅に低減することができるという事実に起因して、より小さくされ得る。

0164

図14に示されたミキサ100の実施形態に関して、すべてのスイッチが接続するノード上に多少の寄生キャパシタンスがあることを考慮に入れなければならない。この寄生キャパシタンスは、ノードがユニットセル140のマトリックスにわたって広げられ、したがって大きいルーティングキャパシタンスを有する可能性があるので、おそらくは非常に大きくなる可能性がある。この寄生キャパシタンスは、制御コードnに0がセットされる場合であっても必ず存在し、入力端子120から出力端子130へ多少の電荷を必ず転送するすなわち、図14に示されたミキサ100の実施形態を通る寄生電荷経路がある。これは、スケーリング係数または電圧利得A[k]に対する下限を課す。この下限が、すべての必要なミキシング信号サンプルをそれでも実現できるようにするのに十分に低い場合には、問題はないが、最小のミキシング信号サンプルを表現できない場合には、これは、出力信号のひずみにつながる。

0165

この潜在的な問題は、たとえば、図3に示されたミキサ100のユニットセル140内では発生しない。制御コードnが、図3に示されたミキサ100の実施形態において0である場合には、転送スイッチのいずれもが、閉じておらず、電荷は、転送キャパシタCtおよびホールドキャパシタChに転送されない。

0166

上で説明した潜在的な問題は、図15に示されたミキサ100の実施形態においては、別々の入力スイッチおよび出力スイッチを有することによって、やはり発生しない。図15に示されたミキサ100の実施形態において、制御コードnが0である場合に、出力スイッチは、すべてが開かれたままであり、電荷は、ホールドキャパシタChに転送されない。追加の入力スイッチは、それでも、マトリックスの外部すなわちN個のユニットセル140の外部にサンプリングスイッチおよびリセットスイッチを置くことを可能にする。各ユニットセル140は、3つのスイッチ(図15に示されていない符号反転スイッチを含む)を含み、1つのクロック信号φ1、1つの制御コードデータビット、および符号ビットを必要とする。代替実施形態において、クロック信号φ1は、トップレベルにおいて符号ビット(およびその反転)を用いてゲーティングされ、その後にユニットセル140のマトリックスにわたって分配され得る。この場合に、1つのクロック信号、2つのゲーティングされたクロック信号、および1つの制御コードビットが必要であるが、これは、クロック信号の組み合わされたアクティビティが符号ビットのアクティビティより高いので、より多くの電力消費する可能性が高い。

0167

図16に、さらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。

0168

図16に示されたミキサ100の実施形態のブロック1650のN個のユニットセル140の構成は、ユニットセル140のマトリックスからの符号ビットの除去を可能にする。この実施形態において、2つの出力スイッチ(正の信号と負の信号とのための。正の信号用のスイッチだけが図16に示されている)は、ユニットセル140の外部に移動され、これは、ユニットセル140の内部に制御コードによって制御される余分のスイッチを追加することによって可能にされる。したがって、ユニットセル140は、今や、2つのスイッチを含み、1つのクロック信号φ1'(クロック信号φ1'は、クロック信号φ1の反転である)と1つの制御コードデータビットとを必要とする。

0169

図17に、図15に示されたミキサ100の実施形態の変更に基づくさらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。この実施形態において、ユニットセル140は、反転型であるが、ミキサ100が差動ミキサとして実施されるので、これは一般に問題ではない。図17に示されたミキサ100の実施形態に関して、まだ寄生電荷経路があることを示すことができる。図15に示された実施形態の場合と同様に、図17に示されたミキサ100のユニットセル140は、2つのスイッチを含み、1つのクロック信号φ1、1つの制御コードデータビット、および符号ビットを必要とする。しかし、今は各クロック信号フェーズ中に直列の2つのスイッチがある(ユニットキャパシタCuの各側に1つ)ので、すべてのスイッチの幅を2倍にする必要がある。また、追加のクロック信号「φ1|φ3」を作る必要がある。

0170

図18に、さらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。図18に示されたミキサ100のユニットセル140は、クロック信号を全く必要としないという利点をもたらす。図18に示されたミキサ100の実施形態において、クロック信号のうちの1つによって制御されるすべてのスイッチは、ユニットセル140のマトリックスの外部に移動されている。ユニットセル140に向けられる唯一の信号は、制御コードビットである。これの効果は、サンプリングキャパシタが、サンプリングフェーズ中にすでに切断されていることである。この理由から、ダミーキャパシタが追加され(図1内のユニットセル140の左に)、このダミーキャパシタは、出力スイッチが閉じられる(クロック信号φ1によって)時にクロック信号φ1'すなわち反転されたクロック信号φ1によって切断される。

0171

図18に示されたミキサ100の実施形態のユニットセル140は、制御データビットが未使用のクロックフェーズφ2中に変化することを必要とする。その形で、サンプリングに使用されるキャパシタは、クロック信号φ3の「ハイ」フェーズ中にすでに接続され、その結果、正しくリセットされるようになる。

0172

図19に、図18に示されたミキサ100の実施形態の変更に基づくさらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。図19に示されたミキサ100の実施形態のユニットセル140は、単一のユニットキャパシタCuのみを含む。しかし、この実施形態において、寄生電荷経路は、今はユニットキャパシタCuの寄生キャパシタンスをも含み、これが通常はスイッチの寄生キャパシタンスより大きいので、さらにより多くの電荷を転送すると期待され得る。

0173

図20に、図19に示されたミキサ100の実施形態の変更に基づくさらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。図20に示されたミキサ100の実施形態のユニットセル140の構成は、1つのユニットキャパシタCuのみを必要とすると同時に、寄生電荷経路を除去する。しかし、この実施形態において、今はすべてのクロックフェーズ中に直列の3つのスイッチがある。

0174

図21に、図3に示されたミキサ100の実施形態の変更に基づくさらなる実施形態による、調整可能なミキシング周波数fMIXを有するミキシング信号を使用してアナログ入力信号XINからアナログ出力信号XOUTを生成するミキサ100の概略図を示す。相違は、制御コードが、もはや出力スイッチを制御しておらず、入力スイッチの複製された版を制御していることである。これは、入力端子120に接続されたダミーユニットセルを有する図11aから図11cおよび図12に示されたミキサ実施形態100に関して特に興味深い。図21に示されたユニットセル140は、入力スイッチを制御するクロック信号をゲーティングする必要なしに、図11aから図11cおよび図12に示されたミキサ実施形態100の利益を活用することを可能にする。第1の入力スイッチは、今や、クロック信号によって直接に制御され、これは、エッジの正確なタイミングを可能にする。第2の入力スイッチは、制御コードデータビットのみによって制御され、これは、サンプリングクロック信号クロックエッジより十分前にセットされ得、その結果、タイミング問題を全く引き起こさなくなる。

0175

下では、本質的に上で説明したミキサ実施形態のすべてにあてはまる、ミキシング周波数fMIXの選択の異なる効果を説明する。ミキシング周波数fMIXは、サンプリング周波数fSに対する比が有理数になるように最も良く選択されるすなわち

0176

0177

であり、AおよびBは整数である。この場合に、ミキシング信号は、fSでサンプリングされる時に周期的になり、その結果、ミキサ100の制限されたサイズのルックアップテーブル(LUT)または周期的シフトレジスタに記憶され得るようになる。

0178

この比が有理数ではない場合には、ミキシング信号のサンプリングされた表現は、アナログミキシング信号が周期的である場合であっても周期的ではなくなる。この場合に、ミキシング信号サンプルは、ランタイムに計算される必要があり、これは、はるかにより多くの計算リソースを必要とし、したがってより多くの面積および電力を必要とする。

0179

fSでサンプリングされたミキシング信号の周期がLサンプルであり、Lが

0180

0181

によって与えられることを示すことができ、ここで、gcd(x,y)は、xおよびyの最大公約数である。したがって、一般の場合に、fSでサンプリングする、LサンプルのLUTが必要である。しかし、ミキサ100が、各フェーズがfLO=fS/4でサンプリングし、4つおきのサンプルだけを処理する多相ミキサとして実施される場合には、1つのミキサブロックごとに1つのLUTを含めることは簡単であり、その結果、LUTも、fLOでサンプリングすることだけが必要になる。Lが4の倍数である場合には、サンプルは、4つのサブLUTに分配され得、その結果、各サブLUTはL/4サンプルだけを含むようになる。Lが4ではなく2の倍数である場合には、各サブLUTはL/2サンプルを含み、2の倍数ではない場合には、各サブLUTは、同一のL個のサンプルを異なる順序で含む。要約すると、各サブLUTは、M個のサンプルを含み、

0182

0183

である。

0184

一般に、fMIXが入力信号周波数と一致することを要求することは、最小の数AおよびBが大きいので、非常に大きい値のMをもたらす可能性がある。しかし、通常は非0の中間周波数(IF)が好まれ、IFの選択には多少の柔軟性があり、したがってfMIXの選択にも多少の柔軟性がある。この場合に、fMIXは、AおよびBがかなり小さい数になり、Mを小さく保つことができるように選択され得る。

0185

ユニットセル140の有限の個数に起因して、ミキシング信号サンプルは、丸められる必要があり、これが量子化雑音を引き起こす。この量子化雑音も、LUT長Mに伴って周期的であり、その結果、量子化雑音は、期待されるような雑音フロアではなく、ミキシング信号スペクトル内離散周波数にあるスパーとして現れるようになる。スパーの間の間隔は、

0186

0187

によって与えられ、ここで、スパーは、すべての周波数において発生する可能性がある。

0188

0189

したがって、比A/Bの選択は、LUT長M (通常は最も重要でない効果)とスパー間隔Δfspurと中間周波数(IF)との間のトレードオフである。通常、最良戦略は、IFを境界内に保ちながらΔfspurを最大にすることである。スパーと所望の信号との間の間隔が大きければ大きいほど、ミキシングの後(スパーはfIF+k・Δfspurにある)にスパーをフィルタリングによって除去することが簡単になる。LOスパーの高さは、ミキサ100により多くのビットすなわちより多くのユニットセル140を追加することによってのみ改善され得る。

0190

一実施形態において、ミキサ100は、たとえばデュプレックス距離が大きすぎない帯域について、入力信号を周波数fLOを有するミキシング信号とミキシングするように構成される。上の式(16)の文脈において、これは、A=1およびB=4を意味し、その結果、

0191

0192

になる。当然、L=4およびM=1になり、LUT内に記憶されるLOサンプルは、シーケンス{1, 0, -1, 0}に縮小される。これの大きな利点は、これらのサンプルが、量子化雑音を全く伴わずに振幅1の正弦曲線を完全に表現することである。したがって、量子化雑音スパーはない。

0193

この特定の場合には、LUTサンプルをシーケンス{1, 1, -1, -1}によって置換することによって、量子化雑音を全く伴わずに√2の振幅を有するミキシング信号を実施することも可能である。これは、量子化雑音を全く導入せずに、ミキサ損失を3dBだけ減少させる。この最適化は、一般には不可能である。というのは、一般に、LUTが、異なる時点にサンプリングされたミキシング信号の複数の周期を記憶し、その結果、サンプルのうちの1つが、ミキシング信号のピークまたはその付近において発生し、したがって1より大きくなる必要があるからである。これは、スケーリング係数A[k]の最大の可能な値がα=1なので、不可能である。

0194

fMIX=fLOの時には、ミキサ100の1つのブロック350内のすべてのユニットセル140が、永久オン(サンプル1および-1に関して)または永久にオフ(サンプル0に関して)であり、そのようなミキサ100は、伝統的な受動ミキサの複雑な実施態様として動作する。

0195

上で説明されたミキサ実施態様100のうちの複数が、ユニットセル140の4つのミキサブロック(またはミキサフェーズ)350を含む。しかし、すでに上で言及したように、4つのミキサブロックを有することは、ミキサ100が働くために必須ではなく、fLOの25%デューティサイクルクロック信号のみを使用して4fLOの有効サンプリングレートを達成する1つの形にすぎない。

0196

低い周波数fLOまたは高速トランジスタ技術に関して、1チャネルあたり単一のミキサブロック(すなわち、Iチャネル用の1つのブロックおよびQチャネル用の1つのブロック)を有するミキサ100を実施することが可能である可能性がある。この場合に、クロック周波数fS=4fLOを有する4つの25%クロック信号が必要である。この形で、ミキサ100の異なる処理ステップのすべてが、1つのTS期間中に完了され得、その結果、ミキサ100の同一のブロックが、次のサンプルを処理するのに使用され得るようになる。そのような単一ブロックミキサ100は、以下の点で4ブロックミキサ100とは異なる。

0197

4ブロックミキサ100は、TS期間全体の間に各ブロックまたはフェーズを入力に接続する。したがって、クロック信号が切り替わりつつある瞬間を除いて、信号源は、必ず同一の負荷を駆動しなければならない。単一ブロックミキサ100は、サンプリング周期TSの25%の間にのみ、そのサンプリングキャパシタを入力に接続する。したがって、信号源は、強く可変の負荷を処理できなければならない。

0198

サンプリング、電荷共有、およびリセットに関する使用可能なセトリングタイムは、今は、4ブロックミキサ100のTSではなくTS/4である。これは、同等に良いセトリングを達成するために、単一ブロックミキサ100のすべてのスイッチが、4ブロックミキサ100内より4倍幅広くなる必要があることを意味する。

0199

増加したスイッチのゆえに、1ミキサブロックあたりの入力キャパシタンスは、4倍大きい。しかし、これは、4つではなく1つのミキサブロックだけがあるという事実によって補償される。したがって、総クロック負荷は同一であり、クロック周波数が4倍高いので、4倍多い電力消費が期待され得る。

0200

同様に、1チャネルあたり2つのミキサブロックを有するミキサ100を実施することができ、このミキサは、2fLOの4つの25%クロック信号を使用する。言外の意味は、単一ブロックミキサ100に関するものに類似する。2ブロックミキサ100は、時間の50%の間にそのサンプリングキャパシタのうちの1つを入力に接続するのみであり、したがって、信号源は、可変負荷を処理できなければならない。2ブロックミキサ100のスイッチは、4ブロックミキサ100内より2倍大きくなる必要がある。電力消費は、4ブロックミキサ100の2倍多くなる。

0201

より少数のブロックを有するミキサ100のより大きい電力は、たとえば1チャネルあたり8個のミキサブロックを有するミキサ100を実施することによって、他の方向でも活用され得る興味深い傾向を示す。この場合に、fLO/2の8つの25%クロック信号が必要であり、クロック信号フェーズのクロック信号パルスは、隣接するクロック信号フェーズのパルスとオーバーラップする。サンプリングクロック信号がオーバーラップするので、8ブロックミキサ100は、どの瞬間にもそのブロックのうちの2つを入力に同時に接続する。したがって、信号源は、可変負荷を処理する必要はないが、負荷は、4ブロックミキサ100の負荷より大きくなる。さらに、8ブロックミキサ100の寄生入力キャパシタンスは、今や1チャネルあたり8ブロックの寄生キャパシタンスが入力に接続されるので、より大きくなる。スイッチは、4ブロックミキサ100の半分のみの大きさになる必要がある。電力消費は、4ブロックミキサ100の半分にすぎない。これは、2倍にされた面積および入力キャパシタンスを犠牲にして電力消費を減らす、興味深い形である。

0202

代替案では、オーバーラップしない12.5%クロック信号フェーズを使用して、8ブロックミキサ100のサンプリングスイッチを制御することができ、その結果、セトリングタイムは、4ブロックミキサ100と同一になり、スイッチは、同一のサイズを有する必要がある。この形で、入力を駆動する源は、4ブロックミキサ100と同一の負荷を駆動しなければならない。一方、他のスイッチは、半分にされ、オーバーラップする25%クロック信号によって制御され得る。これは、それでも電力を節約するが、その節約は上のアーキテクチャより少ない。

0203

当業者は、上のマルチブロックミキサ実施形態100が、16ブロックミキサ、32ブロックミキサなどにさらに拡張され得ることを了解する。

0204

本開示の特定の特徴または態様を、複数の実施態様または実施形態のうちの1つのみに関して開示した場合があるが、そのような特徴または態様は、任意の所与のまたは特定の応用例に関して望まれ、有利である可能性がある他の実施態様または実施形態の1つまたは複数の他の特徴または態様と組み合わされ得る。さらに、用語「include(含む)」、「have(有する)」、「with(〜を伴う)」、またはその他の変形が詳細な説明または特許請求の範囲のいずれかにおいて使用される範囲で、そのような用語は、用語「comprise(含む)」と同様の形で包含的であることが意図されている。また、用語「exemplary(例示的な)」、「for example(たとえば)」、および「e.g.(たとえば)」は、最良または最適ではなく、単に例として意図されている。用語「coupled(結合された)」、および「connected(接続された)」が、派生語と一緒に、使用された場合がある。これらの用語が、2つの要素が直接物理的にまたは電気的に接触しているのか、それらがお互いに直接には接触していないのかにかかわりなく、それらがお互いと協力しまたは相互作用することを示すのに使用された場合があることを理解されたい。

0205

特定の態様が図示され、本明細書で説明されたが、当業者は、様々な代替のおよび/または同等の実施態様が、本開示の範囲から逸脱することなく、図示され説明された特定の態様と置換され得ることを了解する。本願は、本明細書で議論される特定の態様のすべての適合または変形を包含することが意図されている。

0206

以下の特許請求の範囲内の要素が、対応するラベル付けを伴う特定のシーケンスで列挙されるが、請求項列挙がこれらの要素の一部またはすべてを実施するための特定のシーケンスを他の形で暗示しない限り、これらの要素は、必ずしもその特定のシーケンスで実施されることに限定されないことが意図されている。

0207

多数の代替形態修正形態、および変形形態が、上の教示に鑑みて当業者に明白になる。もちろん、当業者は、本明細書で説明されるものを超える本発明の多数の応用例があることをたやすく認める。本発明が、1つまたは複数の特定の実施形態を参照して説明されたが、当業者は、本発明の範囲から逸脱することなく、多数の変更をこれに対して行うことができることを認める。したがって、添付の特許請求の範囲およびその同等物の範囲内で、本発明が、本明細書で具体的に説明されたもの以外の形で実践され得ることを理解されたい。

0208

100ミキサ
110スケーラ
120入力端子
130出力端子
140ユニットセル
200 方法
350ブロック
500 ミキサ
750 ブロック
800 ミキサ
1200直交ミキサ実施形態
1300 直交ミキサ実施形態
1450 ブロック
1650 ブロック
A[k]スケーリング係数
Amax スケーリング係数の最大値
b 二項ユニットセルの総数
Cdダミーユニットキャパシタ
Chホールドキャパシタ
Cs総キャパシタンス
Ct転送キャパシタ
Cu 一定のキャパシタンス
Cui ユニットセルキャパシタ
fLO局部発振器の周波数
fMIXミキシング周波数
fSサンプリング周波数
IINアナログ電流信号
IOUTアナログ電流信号
k 時点
Qs 総電荷
VCMコモンモードDC電圧
VINアナログ電圧信号
VOUT アナログ電圧信号
XINアナログ入力信号
XIN[k]サンプリングされたアナログ入力信号
XIN,p 正の入力信号
XOUTアナログ出力信号
XOUT,p 正の出力信号
φ0クロック信号
φ1 クロック信号
φ2 クロック信号
φ3 クロック信号
φ1b クロック信号

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ