図面 (/)

技術 電圧制御発振器(VCO)のための電力効率が良く、低雑音であり、プロセス/電圧/温度(PVT)の影響を受けないレギュレータ

出願人 クアルコム,インコーポレイテッド
発明者 モハマド・バガー・ヴァヒド・ファーアバス・コミジャニチャン・ホン・パク
出願日 2015年3月11日 (4年6ヶ月経過) 出願番号 2016-559555
公開日 2017年5月25日 (2年3ヶ月経過) 公開番号 2017-513133
状態 特許登録済
技術分野 電気的変量の制御(交流、直流、電力等) 半導体素子を用いたパルス発生器 LC分布定数、CR発振器
主要キーワード 電気的グランド メインブランチ 電圧調節回路 周波数変換プロセス 相互コンダクタンス回路 低インピーダンス経路 交差結合トランジスタ 発振範囲
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年5月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題・解決手段

本開示のいくつかの態様は、電力効率が良く、低雑音であり、プロセス技術、電源電圧および温度の変化に実質的に影響を受けない電圧調節回路を提供する。そのような回路を用いて、たとえば、無線周波数フロントエンド(RFFE)において見られるような、電圧制御発振器(VCO)のための調節された電圧を与えることができる。1つの例示的な電圧調節回路は包括的には、基準電流を供給するか、または引き込むように構成される電流源と、バイアスブランチおよびメインブランチを有する電流ミラーとを含み、バイアスブランチは電流源と接続され、メインブランチは調節された電圧を与えるソースフォロワを含み、基準電流は調節された電圧用ノードにおいて利用可能である。

概要

背景

ワイヤレス通信ネットワークは、テレフォニービデオ、データ、メッセージングブロードキャストなどの種々の通信サービスを提供するために広く展開されている。通常、多元接続ネットワークであるそのようなネットワークは、利用可能なネットワークリソース共有することによって、複数のユーザのための通信サポートする。たとえば、1つのネットワークは、EVDO(エボリューションデータ最適化(Evolution-Data Optimized))、1xRTT(1倍無線伝送技術(1 times Radio Transmission Technology)、もしくは単に1x)、W-CDMA(広帯域符号分割多元接続(Wideband Code Division Multiple Access))、UMTS-TDD(ユニバーサルモバイル電気通信システム(Universal Mobile Telecommunications System)-時分割複信(Time Division Duplexing))、HSPA(高速パケットアクセス(High Speed Packet Access))、GPRS(汎用パケット無線サービス(General Packet Radio Service))、またはEDGE(グローバルエボリューションのための拡張データレート(Enhanced Data rates for Global Evolution))を含む種々の3G無線アクセス技術(RAT)のうちの任意のものを介してネットワークサービスを提供することができる3G(第3世代携帯電話規格および技術)システムとすることができる。3Gネットワークは、音声通話に加えて、高速インターネットアクセスおよびビデオ電話技術を組み込むように進化したワイドエリアセルラー電話ネットワークである。さらに、3Gネットワークは、他のネットワークシステムよりも定着している場合があり、他のネットワークシステムよりも広いカバレッジエリアを提供することができる。そのような多元接続ネットワークは、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、直交周波数分割多元接続(OFDMA)システム、シングルキャリアFDMA(SC-FDMA)ネットワーク、第3世代パートナーシッププロジェクト(3GPP)ロングタームエボリューション(LTE)ネットワーク、およびロングタームエボリューションアドバンスト(LTE-A)ネットワークも含むことができる。

ワイヤレス通信ネットワークは、いくつかの移動局のための通信をサポートすることができるいくつかの基地局を含むことができる。移動局(MS)は、ダウンリンクおよびアップリンクを介して基地局(BS)と通信することができる。ダウンリンク(または順方向リンク)は、基地局から移動局への通信リンクを指し、アップリンク(または逆方向リンク)は、移動局から基地局への通信リンクを指す。基地局は、ダウンリンク上で移動局にデータおよび制御情報を送信することができ、ならびに/または、アップリンク上で移動局からデータおよび制御情報を受信することができる。

概要

本開示のいくつかの態様は、電力効率が良く、低雑音であり、プロセス技術、電源電圧および温度の変化に実質的に影響を受けない電圧調節回路を提供する。そのような回路を用いて、たとえば、無線周波数フロントエンド(RFFE)において見られるような、電圧制御発振器(VCO)のための調節された電圧を与えることができる。1つの例示的な電圧調節回路は包括的には、基準電流を供給するか、または引き込むように構成される電流源と、バイアスブランチおよびメインブランチを有する電流ミラーとを含み、バイアスブランチは電流源と接続され、メインブランチは調節された電圧を与えるソースフォロワを含み、基準電流は調節された電圧用ノードにおいて利用可能である。

目的

本開示のいくつかの態様は包括的には電子回路に関し、より詳細には、たとえば、VCOのための調節された電圧を生成するために用いることができる、電力効率が良く、低雑音であり、PVTの影響を受けない電圧レギュレータを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

調節された電圧を出力するための回路であって、基準電流を供給するか、または引き込むように構成される電流源と、バイアスブランチおよびメインブランチを有する電流ミラーとを備え、前記バイアスブランチは前記電流源と接続され、前記メインブランチは前記調節された電圧を与えるソースフォロワを含み、前記基準電流は前記調節された電圧用ノードにおいて利用可能である、調節された電圧を出力するための回路。

請求項2

前記バイアスブランチは第1のトランジスタを備え、前記メインブランチは第2のトランジスタを備え、前記第1のトランジスタのゲートは前記第2のトランジスタのゲートと接続される、請求項1に記載の回路。

請求項3

前記バイアスブランチは、前記第1のトランジスタとカスコードで接続される第3のトランジスタを備え、前記メインブランチは前記第2のトランジスタとカスコードで接続される第4のトランジスタを備え、前記第3のトランジスタのゲートは前記第4のトランジスタのゲートと接続される、請求項2に記載の回路。

請求項4

前記電流源と接続される第1の電源レベルと、前記電流ミラーの前記メインブランチと接続される第2の電源レベルとをさらに備え、前記第1の電源レベルは前記第2の電源レベルより高い電圧を有する、請求項3に記載の回路。

請求項5

前記第3のトランジスタの前記ゲートは、前記第2の電源レベルと接続される分圧器を用いてバイアスをかけられる、請求項4に記載の回路。

請求項6

前記第3のトランジスタの前記ゲートは、第1のローパスフィルタを介して前記第4のトランジスタの前記ゲートと接続され、前記第1のトランジスタの前記ゲートは、第2のローパスフィルタを介して前記第2のトランジスタの前記ゲートと接続される、請求項4に記載の回路。

請求項7

前記第3のトランジスタのドレインは前記電流源および前記第1のトランジスタの前記ゲートと接続され、前記第3のトランジスタのソースは前記第1のトランジスタのドレインと接続され、前記第1のトランジスタのソースは前記調節された電圧用の前記ノードと接続される、請求項4に記載の回路。

請求項8

前記第4のトランジスタのドレインは前記第2の電源レベルと接続され、前記第4のトランジスタのソースは前記第2のトランジスタのドレインと接続され、前記第2のトランジスタのソースは前記調節された電圧用の前記ノードと接続される、請求項4に記載の回路。

請求項9

前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、および前記第4のトランジスタはnチャネル金属酸化膜半導体(NMOS)電界効果トランジスタを含む、請求項3に記載の回路。

請求項10

前記第1のトランジスタのドレインは前記第1のトランジスタの前記ゲートと接続される、請求項2に記載の回路。

請求項11

前記基準電流、および前記メインブランチを通るブランチ電流は、前記調節された電圧用の前記ノードにおいて利用可能なレギュレータ電流を構成し、前記レギュレータ電流は、プロセス技術、電源電圧、および温度の変動に実質的に影響を受けない、請求項1に記載の回路。

請求項12

前記電流源は可変電流源を含む、請求項1に記載の回路。

請求項13

前記電流ミラーは低インピーダンス電流ミラーを含む、請求項1に記載の回路。

請求項14

前記ソースフォロワは、pチャネル金属酸化膜半導体(PMOS)電界効果トランジスタを含む、請求項1に記載の回路。

請求項15

調節された電圧を出力するための回路であって、前記調節された電圧を与えるように構成されるソースフォロワと、前記調節された電圧用のノードにおいて利用可能な調節された電流に対応する検知電流を測定するように構成される電流検知回路と、基準電流を供給するように構成される電流源と、前記検知電流を前記基準電流と比較し、前記比較に基づいて前記ソースフォロワのバイアスを制御するように構成される電流モード比較器とを備える、調節された電圧を出力するための回路。

請求項16

前記ソースフォロワ、前記電流検知回路、前記電流源、および前記電流モード比較器と接続される電源レベルをさらに備える、請求項15に記載の回路。

請求項17

前記レギュレータ電流は、プロセス技術、前記電源レベルの電圧、および温度の変動に実質的に影響を受けない、請求項16に記載の回路。

請求項18

前記ソースフォロワは、直列に接続される第1のトランジスタおよび第2のトランジスタを備える、請求項16に記載の回路。

請求項19

前記第1のトランジスタのゲートは、前記電源レベルと接続される分圧器を用いてバイアスをかけられる、請求項18に記載の回路。

請求項20

前記第1のトランジスタのソースは前記第2のトランジスタのドレインと接続され、前記第2のトランジスタのソースは前記調節された電圧用の前記ノードと接続される、請求項18に記載の回路。

請求項21

前記電流モード比較器の出力は、ローパスフィルタを介して前記第2のトランジスタのゲートと接続される、請求項20に記載の回路。

請求項22

前記ローパスフィルタの抵抗器並列にスイッチをさらに備え、前記スイッチは前記回路の起動中に閉じられ、前記スイッチは前記回路の通常動作中に開いている、請求項21に記載の回路。

請求項23

前記電流検知回路は、直列に接続される第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタを備える、請求項18に記載の回路。

請求項24

前記第3のトランジスタのドレインは前記電源レベルと接続され、前記第3のトランジスタのゲートは前記第1のトランジスタのゲートと接続され、前記第3のトランジスタのソースは前記第4のトランジスタのドレインと接続され、前記第4のトランジスタのゲートは前記第2のトランジスタのゲートと接続され、前記第4のトランジスタのソースは前記第5のトランジスタのドレインと接続され、前記第5のトランジスタのソースは前記第6のトランジスタのドレインと接続される、請求項23に記載の回路。

請求項25

前記電流検知回路は、負入力、正入力、および出力を有する増幅器を備え、前記負入力は、前記調節された電圧用の前記ノードと接続され、前記正入力は、前記第4のトランジスタの前記ソースまたは前記第5のトランジスタの前記ドレインのうちの少なくとも1つと接続され、前記出力は、前記第6のトランジスタのゲートと接続され、それにより、前記検知電流が前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、および前記第6のトランジスタを通って流れる、請求項24に記載の回路。

請求項26

前記第5のトランジスタのゲートが、バイアス電圧によってバイアスをかけられる、請求項25に記載の回路。

請求項27

前記第5のトランジスタの前記ゲートは、前記回路の起動中に電源レベルのための電気的グランドと接続されるように構成される、請求項26に記載の回路。

請求項28

前記電流モード比較器は直列に接続される第7のトランジスタおよび第8のトランジスタを備え、前記第7のトランジスタのドレインは、前記ソースフォロワの前記バイアスを制御するためのフィードバックループを形成するために、前記電流源および前記第2のトランジスタの前記ゲートと接続され、前記第7のトランジスタのゲートは前記第5のトランジスタのゲートと接続され、前記第7のトランジスタのソースは、前記第8のトランジスタのドレインと接続され、前記第8のトランジスタのゲートは前記第6のトランジスタのゲートと接続される、請求項25に記載の回路。

請求項29

前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、および前記第6のトランジスタはnチャネル金属酸化膜半導体(NMOS)電界効果トランジスタを含む、請求項23に記載の回路。

請求項30

前記電流源と並列にスイッチをさらに備え、前記スイッチは前記回路の起動中に閉じられ、前記スイッチは前記回路の通常動作中に開いている、請求項15に記載の回路。

技術分野

0001

米国特許法第119条の下での優先権の主張
本出願は、本発明の譲受人に譲渡され、参照により本明細書に組み込まれる、2014年4月3日に出願された米国特許出願第14/244,321号の優先権を主張する。

0002

本開示のいくつかの態様は包括的には電子回路に関し、より詳細には、たとえば、VCOのための調節された電圧を生成するために用いることができる、電力効率が良く、低雑音であり、PVTの影響を受けない電圧レギュレータを提供することに関する。

背景技術

0003

ワイヤレス通信ネットワークは、テレフォニービデオ、データ、メッセージングブロードキャストなどの種々の通信サービスを提供するために広く展開されている。通常、多元接続ネットワークであるそのようなネットワークは、利用可能なネットワークリソース共有することによって、複数のユーザのための通信サポートする。たとえば、1つのネットワークは、EVDO(エボリューションデータ最適化(Evolution-Data Optimized))、1xRTT(1倍無線伝送技術(1 times Radio Transmission Technology)、もしくは単に1x)、W-CDMA(広帯域符号分割多元接続(Wideband Code Division Multiple Access))、UMTS-TDD(ユニバーサルモバイル電気通信システム(Universal Mobile Telecommunications System)-時分割複信(Time Division Duplexing))、HSPA(高速パケットアクセス(High Speed Packet Access))、GPRS(汎用パケット無線サービス(General Packet Radio Service))、またはEDGE(グローバルエボリューションのための拡張データレート(Enhanced Data rates for Global Evolution))を含む種々の3G無線アクセス技術(RAT)のうちの任意のものを介してネットワークサービスを提供することができる3G(第3世代携帯電話規格および技術)システムとすることができる。3Gネットワークは、音声通話に加えて、高速インターネットアクセスおよびビデオ電話技術を組み込むように進化したワイドエリアセルラー電話ネットワークである。さらに、3Gネットワークは、他のネットワークシステムよりも定着している場合があり、他のネットワークシステムよりも広いカバレッジエリアを提供することができる。そのような多元接続ネットワークは、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、直交周波数分割多元接続(OFDMA)システム、シングルキャリアFDMA(SC-FDMA)ネットワーク、第3世代パートナーシッププロジェクト(3GPP)ロングタームエボリューション(LTE)ネットワーク、およびロングタームエボリューションアドバンスト(LTE-A)ネットワークも含むことができる。

0004

ワイヤレス通信ネットワークは、いくつかの移動局のための通信をサポートすることができるいくつかの基地局を含むことができる。移動局(MS)は、ダウンリンクおよびアップリンクを介して基地局(BS)と通信することができる。ダウンリンク(または順方向リンク)は、基地局から移動局への通信リンクを指し、アップリンク(または逆方向リンク)は、移動局から基地局への通信リンクを指す。基地局は、ダウンリンク上で移動局にデータおよび制御情報を送信することができ、ならびに/または、アップリンク上で移動局からデータおよび制御情報を受信することができる。

課題を解決するための手段

0005

本開示のいくつかの態様は包括的には、電力効率が良く、低雑音であり、プロセス技術、電源電圧、および温度の変化に実質的に影響を受けない電圧調節回路に関する。そのような回路を用いて、たとえば、無線周波数フロントエンド(RFFE)において見られるような、電圧制御発振器(VCO)のための調節された電圧を与えることができる。

0006

本開示のいくつかの態様は、調節された電圧を出力するための回路を提供する。その回路は包括的には、基準電流を供給するか、または引き込むように構成される電流源と、バイアスブランチおよびメインブランチを有する電流ミラーとを含み、バイアスブランチは電流源と接続され、メインブランチは調節された電圧を与えるソースフォロワを含み、基準電流は、調節された電圧用ノードにおいて利用可能である。

0007

いくつかの態様によれば、バイアスブランチは第1のトランジスタを含み、メインブランチは第2のトランジスタを含み、第1のトランジスタのゲートは第2のトランジスタのゲートと接続される。第1のトランジスタのドレインは第1のトランジスタのゲートと接続することができる。いくつかの態様の場合、バイアスブランチは、第1のトランジスタとカスコード(cascode)で接続される第3のトランジスタを含み、メインブランチは第2のトランジスタとカスコードで接続される第4のトランジスタを含み、第3のトランジスタのゲートは第4のトランジスタのゲートと接続される。この場合、回路はさらに、電流源と接続される第1の電源レベルと、電流ミラーのメインブランチと接続される第2の電源レベルとを含む。第1の電源レベルは第2の電源レベルより高い電圧を有することができる。第3のトランジスタのゲートは、第2の電源レベルと接続される分圧器を用いてバイアスをかけることができる。第3のトランジスタのゲートは、第1のローパスフィルタを介して第4のトランジスタのゲートと接続することができ、第1のトランジスタのゲートは、第2のローパスフィルタを介して第2のトランジスタのゲートと接続することができる。いくつかの態様の場合、第3のトランジスタのドレインは電流源および第1のトランジスタのゲートと接続することができ、第3のトランジスタのソースは第1のトランジスタのドレインと接続することができ、第1のトランジスタのソースは調節された電圧用のノードと接続することができる。いくつかの態様の場合、第4のトランジスタのドレインは第2の電源レベルと接続することができ、第4のトランジスタのソースは第2のトランジスタのドレインと接続することができ、第2のトランジスタのソースは調節された電圧用のノードと接続することができる。いくつかの態様の場合、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタはnチャネル金属酸化膜半導体(NMOS)電界効果トランジスタである。

0008

いくつかの態様によれば、基準電流、およびメインブランチを通るブランチ電流は、調節された電圧用のノードにおいて利用可能なレギュレータ電流を構成し、レギュレータ電流は、プロセス技術、電源電圧、および温度の変動に実質的に影響を受けない。

0009

いくつかの態様によれば、電流源は可変電流源である。

0010

いくつかの態様によれば、調節された電圧は、電圧制御発振器(VCO)に電力を供給するように構成される。

0011

いくつかの態様によれば、電流ミラーは低インピーダンス電流ミラーである。

0012

いくつかの態様によれば、ソースフォロワは、pチャネル金属酸化膜半導体(PMOS)電界効果トランジスタを含む。

0013

本開示のいくつかの態様は、調節された電圧を出力するための回路を提供する。その回路は包括的には、調節された電圧を与えるように構成されるソースフォロワと、調節された電圧用のノードにおいて利用可能な調節された電流に対応する検知電流を測定するように構成される電流検知回路と、基準電流を供給するように構成される電流源と、検知電流を基準電流と比較し、比較に基づいて、ソースフォロワのバイアスを制御するように構成される電流モード比較器とを含む。

0014

いくつかの態様によれば、その回路はさらに、ソースフォロワ、電流検知回路、電流源、および電流モード比較器に接続される電源レベルを含む。レギュレータ電流は、プロセス技術、電源レベルの電圧、および/または温度の変動に実質的に影響を受けないことができる。いくつかの態様の場合、ソースフォロワは、直列に接続される第1のトランジスタおよび第2のトランジスタを含む。この場合、第1のトランジスタのゲートは、電源レベルと接続される分圧器を用いてバイアスをかけることができる。第1のトランジスタのソースは第2のトランジスタのドレインと接続することができ、第2のトランジスタのソースは調節された電圧用のノードと接続することができる。電流モード比較器の出力は、ローパスフィルタを介して第2のトランジスタのゲートと接続することができる。いくつかの態様の場合、その回路はさらに、ローパスフィルタの抵抗器並列にスイッチを含む。スイッチは、回路の起動中に閉じることができ、回路の通常動作中に開くことができる。

0015

いくつかの態様によれば、電流検知回路は、直列に接続される第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタを含む。この場合、第3のトランジスタのドレインは電源レベルと接続することができ、第3のトランジスタのゲートは第1のトランジスタのゲートと接続することができ、第3のトランジスタのソースは第4のトランジスタのドレインと接続することができ、第4のトランジスタのゲートは第2のトランジスタのゲートと接続することができ、第4のトランジスタのソースは第5のトランジスタのドレインと接続することができ、第5のトランジスタのソースは第6のトランジスタのドレインと接続することができる。いくつかの態様の場合、電流検知回路は、負入力と、正入力と、出力とを有する増幅器を含む。負入力は調節された電圧用のノードと接続することができ、正入力は、第4のトランジスタのソースまたは第5のトランジスタのドレインのうちの少なくとも1つと接続することができ、出力は、第6のトランジスタのゲートと接続することができ、それにより、検知電流が第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタを通って流れるようになる。第5のトランジスタのゲートはバイアス電圧によってバイアスをかけることができる。いくつかの態様の場合、第5のトランジスタのゲートは、回路の起動中に電源レベルのための電気的グランドと接続されるように構成される。

0016

いくつかの態様の場合、電流モード比較器は、直列に接続される第7のトランジスタおよび第8のトランジスタを含む。この場合、第7のトランジスタのドレインは、ソースフォロワのバイアスを制御するためのフィードバックループを形成するために、電流源および第2のトランジスタのゲートと接続することができ、第7のトランジスタのゲートは第5のトランジスタのゲートと接続することができ、第7のトランジスタのソースは、第8のトランジスタのドレインと接続することができ、第8のトランジスタのゲートは第6のトランジスタのゲートと接続することができる。

0017

いくつかの態様によれば、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタはnチャネル金属酸化膜半導体(NMOS)電界効果トランジスタである。

0018

いくつかの態様によれば、電流源は可変電流源を含む。

0019

いくつかの態様によれば、その回路はさらに、電流源と並列にスイッチを含む。スイッチは、回路の起動中に閉じることができ、回路の通常動作中に開くことができる。

0020

いくつかの態様によれば、調節された電圧は、VCOに電力を供給するように構成される。

0021

いくつかの態様によれば、ソースフォロワは、pチャネル金属酸化膜半導体(PMOS)電界効果トランジスタを含む。

0022

本開示の上述の特徴を詳細に理解することができるように、そのいくつかが添付の図面に示される複数の態様を参照することによって、上記で簡単に要約された説明を、より詳細に説明することができる。しかしながら、その説明は他の同等に有効な態様を認める場合があるので、添付の図面は、本開示のいくつかの典型的な態様のみを示し、それゆえ、本開示の範囲を限定すると見なされるべきでないことに留意されたい。

図面の簡単な説明

0023

本開示のいくつかの態様による例示的なワイヤレス通信ネットワークの図である。
本開示のいくつかの態様による、例示的なアクセスポイント(AP)および例示的なユーザ端末ブロック図である。
PMOS電流ミラーおよび電流シンクを用いる例示的な電圧調節回路の回路図である。
フィードバックとともにNMOSソースフォロワを用いる例示的な電圧調節回路の回路図である。
ソースフォロワにおいてフィードバックを用いることなく、NMOSソースフォロワを用いる例示的な電圧調節回路の回路図である。
ピーク検出器を備えるフィードバックループによって制御される電圧レギュレータを備える例示的な電圧制御発振器(VCO)のブロック図である。
本開示のいくつかの態様による、基準電流がVCO電流の一部として供給される、NMOSカスコードソースフォロワを用いる例示的な電圧調節回路の回路図である。
本開示のいくつかの態様による、基準電流がVCO電流の一部として供給される、NMOSソースフォロワを用いる例示的な電圧調節回路の回路図である。
本開示のいくつかの態様による、基準電流がVCO電流の一部から引き込まれる、PMOSソースフォロワを用いる例示的な電圧調節回路の回路図である。
本開示のいくつかの態様による、NMOSカスコードソースフォロワと、電流検知回路と、ソースフォロワへのフィードバックを与える電流モード比較器とを用いる例示的な電圧調節回路の回路図である。

実施例

0024

本開示の様々な態様が以下で説明される。本明細書の教示が多種多様な形態で具体化できること、および、本明細書において開示されている任意の特定の構造、機能、または両方が単なる典型であることは、明らかなはずである。本明細書の教示に基づいて、当業者は、本明細書に開示された態様が任意の他の態様から独立して実施できること、および、これらの態様のうちの2つ以上が種々のやり方で組み合わせられる場合があることは理解されたい。たとえば、本明細書において記載された任意の数の態様を用いて、装置を実現するか、または方法を実施することができる。さらに、本明細書において記載された1つまたは複数の態様に加えて、またはそれ以外の、他の構造、機能、または構造および機能を用いて、そのような装置を実現するか、または、そのような方法を実施することができる。さらに、態様は、請求項の少なくとも1つの要素を含むことができる。

0025

「例示的」という用語は、本明細書では「一例、事例、または例示として役立つ」ことを意味するように使用される。「例示的」として本明細書において説明されるいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるべきではない。

0026

本明細書で説明される技術は、符号分割多元接続(CDMA)、直交周波数分割多重(OFDM)、時分割多元接続(TDMA)、空間分割多元接続(SDMA)、シングルキャリア周波数分割多元接続(SC-FDMA)、時分割同期符号分割多元接続(TD-SCDMA)、などの種々のワイヤレス技術と組み合わせて使用することができる。複数のユーザ端末は、異なる(1)CDMAのための直交符号チャネル、(2)TDMAのためのタイムスロット、または(3)OFDMのためのサブバンドを介して、データを同時に送信/受信することができる。CDMAシステムは、IS-2000、IS-95、IS-856、広帯域CDMA(W-CDMA)、またはいくつかの他の規格を実現することができる。OFDMシステムは、電気電子技術者協会(IEEE)802.11、IEEE802.16、ロングタームエボリューション(LTE)(たとえば、TDDおよび/またはFDDモードにおける)、またはいくつかの他の規格を実現することができる。TDMAシステムは、モバイル通信用グローバルシステム(GSM)、またはいくつかの他の規格を実現することができる。これらの種々の規格は、当該技術分野において知られている。

0027

例示的なワイヤレスシステム
図1は、アクセスポイントおよびユーザ端末を有するワイヤレス通信システム100を示す。簡単にするために、図1には1つのアクセスポイント110のみが示される。アクセスポイント(AP)は、一般的に、ユーザ端末と通信する固定局であり、基地局(BS)、発展型ノードB(eNB)、または何らかの他の用語で呼ばれる場合もある。ユーザ端末(UT)は、固定またはモバイルとすることができ、移動局(MS)、アクセス端末ユーザ機器(UE)、局(STA)、クライアントワイヤレスデバイス、または何らかの他の用語で呼ばれる場合もある。ユーザ端末は、セルラー電話携帯情報端末(PDA)、ハンドヘルドデバイスワイヤレスモデムラップトップコンピュータタブレットパーソナルコンピュータ、などのワイヤレスデバイスとすることができる。

0028

アクセスポイント110は、ダウンリンクおよびアップリンク上で任意の所与の時点において1つまたは複数のユーザ端末120と通信することができる。ダウンリンク(すなわち、順方向リンク)はアクセスポイントからユーザ端末への通信リンクであり、アップリンク(すなわち、逆方向リンク)はユーザ端末からアクセスポイントへの通信リンクである。また、ユーザ端末は、別のユーザ端末とピアツーピアで通信することができる。システムコントローラ130は、アクセスポイントに結合し、アクセスポイントに関する協調および制御を行う。

0029

システム100は、ダウンリンクおよびアップリンク上でのデータ送信のために複数の送信アンテナおよび複数の受信アンテナを利用する。アクセスポイント110は、ダウンリンク送信のための送信ダイバーシティおよび/またはアップリンク送信のための受信ダイバーシティを達成するために、数Napのアンテナを備えることができる。選択されたユーザ端末120のセットNuは、ダウンリンク送信を受信し、アップリンク送信を送信することができる。各々の選択されたユーザ端末は、ユーザ固有のデータをアクセスポイントに送信し、および/または、ユーザ固有のデータをアクセスポイントから受信する。一般に、各々の選択されたユーザ端末は、1つまたは複数のアンテナ(すなわち、Nut≧1)を備えることができる。Nuの選択されたユーザ端末は、同じまたは異なる数のアンテナを有することができる。

0030

ワイヤレスシステム100は、時分割複信(TDD)システムまたは周波数分割複信(FDD)システムとすることができる。TDDシステムに関して、ダウンリンクおよびアップリンクは、同じ周波数帯を共有する。FDDシステムに関して、ダウンリンクおよびアップリンクは、異なる周波数帯を使用する。また、システム100は、送信のために単一のキャリアまたは複数のキャリアを利用することができる。各ユーザ端末は、単一のアンテナ(たとえば、コストを低く抑えるために)または複数のアンテナ(たとえば、追加のコストが援助され得る場合)を備えることができる。

0031

図2は、ワイヤレスシステム100におけるアクセスポイント110ならびに2つのユーザ端末120mおよび120xのブロック図を示す。アクセスポイント110は、Napのアンテナ224a〜224apを備える。ユーザ端末120mは、Nut,mのアンテナ252ma〜252muを備え、ユーザ端末120xは、Nut,xのアンテナ252xa〜252xuを備える。アクセスポイント110は、ダウンリンクでは送信エンティティであり、アップリンクでは受信エンティティである。各ユーザ端末120は、アップリンクでは送信エンティティであり、ダウンリンクでは受信エンティティである。本明細書において使用されるとき、「送信エンティティ」は、周波数チャネルを介してデータを送信することが可能な独立して動作する装置またはデバイスであり、「受信エンティティ」は、周波数チャネルを介してデータを受信することが可能な独立して動作する装置またはデバイスである。以下の説明では、下付き文字「dn」は、ダウンリンクを表し、下付き文字「up」は、アップリンクを表し、Nupのユーザ端末は、アップリンク上の同時送信のために選択され、Ndnのユーザ端末は、ダウンリンク上の同時送信のために選択され、Nupは、Ndnと等しい場合があるか、等しくない場合があり、NupおよびNdnは、静的な値とすることができるか、または、スケジューリング間隔ごとに変更することができる。アクセスポイントおよびユーザ端末において、ビームステアリングまたは何らかの他の空間処理技法が使用される場合がある。

0032

アップリンク上では、アップリンク送信のために選択された各ユーザ端末120において、TXデータプロセッサ288が、データソース286からトラフィックデータを受信し、コントローラ280から制御データを受信する。TXデータプロセッサ288は、ユーザ端末のために選択されたレートに関連付けられる符号化および変調方式に基づいて、ユーザ端末のためのトラフィックデータ{dup}を処理(たとえば、符号化、インターリーブ、および変調)し、Nut,mのアンテナのうちの1つのためのデータシンボルストリーム{sup}を与える。トランシーバフロントエンド(TX/RX)254(無線周波数フロントエンド(RFFE)としても知られる)が、アップリンク信号を生成するために、それぞれのシンボルストリームを受信し、処理(たとえば、アナログに変換、増幅フィルタ処理、および周波数アップコンバート)する。また、トランシーバフロントエンド254は、たとえば、RFスイッチを介して、送信ダイバーシティのためのNut,mのアンテナのうちの1つにアップリンク信号をルーティングすることができる。コントローラ280は、トランシーバフロントエンド254内のルーティングを制御することができる。メモリ282は、ユーザ端末120のためのデータおよびプログラムコードを記憶することができ、コントローラ280とインターフェースを介して接続することができる。

0033

アップリンク上の同時伝送のために、数Nupのユーザ端末をスケジューリングすることができる。これらのユーザ端末の各々は、アップリンク上で処理されたシンボルストリームのそのセットをアクセスポイントに送信する。

0034

アクセスポイント110において、Napのアンテナ224a〜224apは、アップリンク上で送信するすべてのNupのユーザ端末からのアップリンク信号を受信する。受信ダイバーシティの場合、トランシーバフロントエンド222は、処理のためにアンテナ224のうちの1つから受信された信号を選択することができる。本開示のいくつかの態様では、複数のアンテナ224から受信された信号の組合せを、受信ダイバーシティを向上させるために合成することができる。アクセスポイントのトランシーバフロントエンド222はまた、ユーザ端末のトランシーバフロントエンド254によって実行されるものを補足する処理を実行し、復元されたアップリンクデータシンボルストリームを提供する。受信されたアップリンクデータシンボルストリームは、ユーザ端末によって送信されたデータシンボルストリーム{sup}の推定値である。RXデータプロセッサ242が、そのストリームのために使用されたレートに従って再生されたアップリンクデータシンボルストリームを処理(たとえば、復調デインターリーブ、および復号)して、復号データを得る。ユーザ端末ごとの復号データは、記憶のためにデータシンク244に、および/または、さらなる処理のためにコントローラ230に与えることができる。

0035

ダウンリンク上で、アクセスポイント110において、TXデータプロセッサ210が、ダウンリンク送信のためにスケジュールされたNdnのユーザ端末のためのデータソース208からのトラフィックデータと、コントローラ230からの制御データと、場合によってはスケジューラ234からの他のデータとを受信する。異なるトランスポートチャネル上で種々のタイプのデータを送信することができる。TXデータプロセッサ210が、ユーザ端末のために選択されたレートに基づいて、ユーザ端末ごとのトラフィックデータを処理(たとえば、符号化、インターリーブ、変調)する。TXデータプロセッサ210は、Napのアンテナのうちの1つから送信されるNdnのユーザ端末のうちの1つまたは複数のためのダウンリンクデータシンボルストリームを与えることができる。トランシーバフロントエンド222は、シンボルストリームを受信し、ダウンリンク信号を生成するために処理(たとえば、アナログ変換、増幅、フィルタリング、および周波数アップコンバート)する。また、トランシーバフロントエンド222は、たとえば、RFスイッチを介して、送信ダイバーシティのためにNapのアンテナ224のうちの1つまたは複数にダウンリンク信号をルーティングすることができる。コントローラ230は、トランシーバフロントエンド222内のルーティングを制御することができる。メモリ232は、アクセスポイント110のためのデータおよびプログラムコードを記憶することができ、コントローラ230とインターフェースを介して接続することができる。

0036

各ユーザ端末120において、Nut,mのアンテナ252が、アクセスポイント110からダウンリンク信号を受信する。ユーザ端末120における受信ダイバーシティの場合、トランシーバフロントエンド254は、処理のためにアンテナ252のうちの1つから受信される信号を選択することができる。本開示のいくつかの態様の場合、受信ダイバーシティを向上させるために、複数のアンテナ252から受信された信号の組合せを合成することができる。また、ユーザ端末のトランシーバフロントエンド254は、アクセスポイントのトランシーバフロントエンド222によって実行される処理を補う処理を実行し、再生されたダウンリンクデータシンボルストリームを与える。RXデータプロセッサ270が、ユーザ端末のための復号データを得るために、再生されたダウンリンクデータシンボルストリームを処理(たとえば、復調、デインターリーブ、および復号)する。

0037

当業者は、本明細書で説明される技法が、一般的に、TDMA、SDMA、直交周波数分割多元接続(OFDMA)、CDMA、SC-FDMA、TD-SCDMA、およびそれらの組合せなどの、任意のタイプの多元接続方式を利用するシステムにおいて適用できることを認識されよう。

0038

例示的な電圧レギュレータ
混合器を用いて対象信号を異なる周波数に変換するために利用される信号を生成するために、局部発振器(LO)が通常、トランシーバフロントエンド222または254などの無線周波数フロントエンド(RFFE)に含まれる。ヘテロダイン方式として知られるこの周波数変換プロセスは、LO周波数および対象信号の周波数の和周波数および差周波数を生成する。和周波数および差周波数は、ビート周波数と呼ばれる。LOの出力が周波数に関して安定したままであることが望ましいが、異なる周波数に同調させることは、可変周波数発振器を使用することを示し、これは、安定性同調性との間の妥協を伴う。現代のシステムは、特定の同調範囲を有する安定した同調可能LOを生成するために、電圧制御発振器(VCO)を備える周波数シンセサイザを利用する。

0039

VCOバイアス電圧/電流を与えるために、通常、VCOレギュレータが利用される。いくつかのVCOレギュレータは電流ミラーを利用することができる。いくつかのレギュレータの場合、フィードバックループを用いて、VCO電圧(調節された電圧)を検知し、VCO電流を調整する。レギュレータはVCO位相雑音の大きな一因となる場合があり、通常、VCOに相当する電力を消費する。一般的に、レギュレータ電流はプロセス、電圧および温度(PVT)に依存しないことが望ましい。依存する場合には、プロセス、電圧および/または温度の変化に伴って生じることになったVCO電流/電圧の変動が、VCO発振範囲に影響を及ぼし、位相雑音性能を劣化させる場合がある。また、VCOレギュレータは、正確であり(所望の電流/電圧を与え)、低雑音であり、電力効率が良く、低い供給電圧で機能することができ(たとえば、advanced CMOS技術による)、レイアウトに関してコンパクトになるように規定される場合がある。

0040

図3は、VCO302に調節された電圧(Vreg)を供給するための例示的な電圧調節回路300の回路図である。VDDを付された電源レベル(すなわち、レール)から電力を受け取るとき、回路300は、PMOS電流ミラーおよび基準電流源304を電流シンクとして使用する。電流ミラーでは、PMOSトランジスタM1のドレインおよびゲートが直結され、PMOSトランジスタM2のドレインがVCO302に接続される。抵抗器R1およびキャパシタC1がトランジスタM1およびM2のゲート間にローパスフィルタを形成することができる。このようにして、トランジスタM1は、電流ミラーのバイアスブランチを形成し、トランジスタM2はメインブランチを形成し、メインブランチにおいて、トランジスタM2は、メインブランチ内の電流(すなわち、VCO302に供給される電流)が、トランジスタM1を通ってバイアスブランチ内に流れる基準電流を複製する(すなわち、「ミラーリングする」)ようにバイアスをかけられる。基準電流源304は、図3に示されるように、可変源とすることができる。他の態様の場合、NMOS電流ミラーを、バイアスブランチ内の電流を供給する(電流を引き込むのではない)基準電流源304と組み合わせることができる。

0041

このようにして、PMOSまたはNMOS電流ミラーを用いることによって、電流源雑音の位相雑音への寄与は高い。VCO302の能動的な負の相互コンダクタンス回路内の交差結合トランジスタ(図7Aに示される)は、トランジスタM2のドレインにおいて雑音に関する低インピーダンス経路を与えるので、電流源雑音(in)のすべてがVCO302に注入され、VCO発振周波数アップコンバートされる。さらに、メインブランチ内の調節された電流は、電流ミラーの制約に起因してPVTとともに変化し、このトポロジは、微細CMOSに適していない。さらに、VCO電流に相当するバイアスブランチ内の電流は、電気的グランド(GND)に引き込まれることによって無駄にされる。

0042

図4は、フィードバックを伴うNMOSソースフォロワを用いて、VCO302に調節された電圧(Vreg)を供給するための別の例示的な電圧調節回路400の回路図である。回路400において、NMOSトランジスタM3およびM4はカスコードで接続される。トランジスタM4へのバイアスは図示されないが、当業者は理解されよう。トランジスタM3のゲートは演算増幅器(オペアンプ)402によってドライブされ、オペアンプの出力は抵抗器R1およびキャパシタC1でローパスフィルタにかけられ、オペアンプの負端子は、トランジスタM3のソースからのフィードバック(すなわち、Vreg)を受信する。増幅器402の正端子基準電圧に接続され、基準電圧は、たとえば、基準電流源304および可変抵抗(Rvar)によって生成することができる。回路400に適切にバイアスをかけて動作させるとき、増幅器402は、トランジスタM3のソースにおける電圧が増幅器によって検知される基準電圧に等しいように、トランジスタM3のゲートをドライブする。

0043

電流ミラーの代わりに、このソースフォロワトポロジを用いることによって、図4の電圧調節回路400は、図3の回路300より良好な位相雑音を有する。この方式に伴う問題は、調節された電圧(Vreg)がフィードバックループによって一定に保持されることである。しかしながら、大部分のVCOトポロジの場合、電流はPVTとともに変化する。その際、実際に望ましいのは、VCO電流を(したがって、その発振範囲)を定め、PVTとともに、VCOに印加される電圧を自動的に変更する機構である。

0044

図4と同様に、図5は、NMOSソースフォロワを用いるが、ソースフォロワにおいてフィードバックを用いない、例示的な電圧調節回路500の回路図である。回路500において、NMOSトランジスタM4のゲートは、抵抗器R2およびキャパシタC2によってローパスフィルタにかけられ、抵抗器R3およびR4から形成される分圧器でバイアスをかけられる。回路400の場合のようにトランジスタM3のソースを検知する代わりに、増幅器402はバッファとして構成され、それにより、基準電流源304および可変抵抗によって生成される基準電圧に概ね等価である増幅器の出力電圧が、トランジスタM3のゲートをドライブする。言い換えると、基準電圧(Vreg)を調節された電圧(Vreg)に設定するのではなく、Vregは、VCO電流が与えられたとすると、所望のVregを達成するようにトランジスタM3のゲートにバイアスをかける電圧に設定される。

0045

回路500において、ソースフォロワにおける雑音源はフィルタリングされ、トランジスタM3の雑音の一部が、このトランジスタの内部を還流する。しかしながら、基準電圧はPVTとともに変化する場合があり、任意のさらなるフィードバックを用いない場合、回路500内のVCO電流変動は、回路400内より悪化する。

0046

それゆえ、図6のブロック図600によって示されるように、電圧調節回路500にフィードバックループを追加することができる。上記のように、電圧調節回路500のような、電圧レギュレータ606が、VCO302に電力を供給するために調節された電圧(Vreg)を与える。ピーク検出器602を用いて、VCO302内のインダクタ-キャパシタ(LC)タンク回路からVCO発振範囲を検知することができ、VCO発振範囲の検出されたピークに基づいて、デジタル制御604は、電圧レギュレータ606を制御する1つまたは複数の制御信号を出力することができる。たとえば、制御信号は、Vrefを調整することを目指して、可変基準電流源304および/または可変抵抗(Rvar)を調整することができ、それにより、トランジスタM3のゲートにおけるバイアス電圧およびVCO電流を調整する。

0047

これらの追加にかかわらず、図6の制御ループは複雑であり、低速であり、通常、通常動作前に較正を伴う。さらに、ピーク検出器602は、分解能が限られているだけでなく、VCO302に余分な負荷をかけ、それにより、VCO性能(たとえば、同調範囲)を劣化させる。

0048

したがって、低電力、高性能のVCOのための調節された電圧/電流を与えるために、電力効率が良く、低雑音であり、PVTの影響を受けないレギュレータが必要とされている。

0049

本開示のいくつかの態様は、VCOのための電力効率が良く、低雑音であり、PVTの影響を受けないレギュレータを提供する。そのレギュレータは、ソースフォロワトポロジに基づいて、VCOに注入される雑音を少なくし、基準電流をVCO電流の一部として再利用し、電力を無駄にするのを回避することができる。レギュレータ電圧を検知するのとは対照的に、本開示の特定の他の態様は、VCO電流を検知し、別のフィードバックループを用いて、基準電流へのVCO電流を調整する。

0050

基準電流を再利用する例示的な電圧調節回路
図7Aは、本開示のいくつかの態様による、例示的な電圧調節回路700の回路図である。回路700は、低インピーダンス電流ミラーをNMOSカスコードソースフォロワと組み合わせ、基準電流がVCO電流の一部として供給される。

0051

NMOSトランジスタM3およびM4がNMOSソースフォロワ、およびNMOS電流ミラーのメインブランチを構成し、VCO302に電流I2を供給する。NMOSトランジスタM5およびM6は、NMOS電流ミラーのバイアスブランチを構成し、基準電流源304が基準電流(Iref=I1)を与え、基準電圧ノードにおいてI1はI2に加えられ、VCO電流(=I1 + I2)を与える。この電力効率が良いやり方では、基準電流が、図3の回路300の場合のように無駄にされるのではなく、VCO電流の一部として再利用される。電流ミラーのメインブランチは、第1の電源レベル702(VDD)から電力を受け取るのに対して、バイアスブランチは、第1のレベル702より高い電圧を有する第2の電源レベル704(VDD_H)から電力を受け取る。

0052

電圧調節回路700において、基準電流(バイアス電流としても知られる)は、プロセス、電圧および温度の変動の影響を受けない。VCO電流は、N*Irefに等しい。回路700は、図3の回路300より低い位相雑音を有し、電力効率が良く、図5の回路500よりPVTの影響を受けにくく、複雑でなく、電力効率が良い。回路700のコンパクトな解決策は、電源分離も提供する。

0053

図7Bは、本開示のいくつかの態様による、例示的な電圧調節回路750の回路図である。図7Aの回路700と同様に、図7Bの回路750は、NMOS電流ミラー710およびNMOSソースフォロワを使用し、基準電流は、VCO電流の一部として供給される。しかしながら、カスコードのトランジスタではなく、回路750は、電流ミラー710のソースフォロワおよびメインブランチにおいて1つのNMOSトランジスタM3のみを、そしてバイアスブランチにおいて1つのNMOSトランジスタM5のみを使用する。

0054

大部分のNMOSがPMOS等価回路を有し、逆も同様であるので、図7Cは、本開示のいくつかの態様による、PMOSソースフォロワおよびPMOS電流ミラーを用いる例示的な電圧調節回路760の回路図である。基準電流源304が、調節された電圧ノード(PMOSトランジスタM1およびM2のソース)においてVCO電流の一部から基準電流を、供給するのではなく、引き込むことを除いて、回路760は図7Bの回路750に類似である。

0055

電流検知回路、電流モード比較器およびフィードバックを備える例示的な電圧調節回路
図8は、本開示のいくつかの態様による、NMOSカスコードソースフォロワ、電流検知回路810、およびソースフォロワにフィードバックを与える電流モード比較器820を用いる例示的な電圧調節回路800の回路図である。VCO302をドライブする電流を与えるために、ソースフォロワはNMOSトランジスタM3およびM4を備え、図4および図5のそれぞれの回路400、500内のNMOSカスコードソースフォロワに類似である。しかしながら、回路800内のフィードバックは、電流モード比較器820からトランジスタM3のゲートに与えられる。

0056

電流検知回路810は、カスコードで接続される4つのNMOSトランジスタM7、M8、M9、およびM10を備える。トランジスタM4のゲートは、トランジスタM4およびM7に同じようにバイアスをかけるために、トランジスタM7に接続される。トランジスタM3のゲートはトランジスタM8に接続される。ソースフォロワの出力(すなわち、トランジスタM3のソース)における調節された電圧(Vreg)は、演算増幅器(オペアンプ)812の正端子によって検知される。トランジスタM9のゲートはバイアス電圧(VB)によってバイアスをかけられる。増幅器812の負端子は、トランジスタM8のソースとトランジスタM9のドレインとの間のノード(Vreg*)に接続され、増幅器812はトランジスタM10のゲートをドライブし、それにより、負端子におけるVreg*は正端子におけるVregに概ね等しい。

0057

電流モード比較器820は、基準電流(Iref)を供給するための基準電流源304と、2つのNMOSトランジスタM11およびM12とを含む。トランジスタM11のゲートは、電流検知回路810内のトランジスタM9のゲートにバイアスをかけるVBのような、バイアス電圧によってバイアスをかけられる。トランジスタM12のゲートは、電流検知回路810内の増幅器812の出力に接続される。このようにして、トランジスタM11およびM12は、トランジスタM9およびM10と同じようにドライブされるが、異なる電流を有することができる。IrefがトランジスタM11およびM12の両方を通って流れ、それにより、トランジスタM11のドレインにおいてフィードバック電圧(Vfb)を生成する。抵抗器R1を介してトランジスタM3およびM8のゲートに接続されるとき、フィードバック電圧は、増幅器812の出力が変化するにつれて上下に調整される。トランジスタM9およびM10を通る電流(I_sense)は、Vreg*をVregに等しく保つために、増幅器812の出力が変化するのに応じて調整される。電流モード比較器820は図8に示される回路には限定されず、検知された電流(I_sense)を基準電流(Iref)と比較するために用いられる任意の構成要素を含むことができる。

0058

いくつかの態様の場合、回路800は、起動時に抵抗R1を短絡するスイッチS1を含むことができ、一方、スイッチS1は、回路の通常動作中に開くことができる。また、回路800は、起動中にトランジスタM3のゲートをプルアップするスイッチS2を含むことができる。スイッチS2は、通常動作中に開いていることができる。

0059

図8の回路800によって与えられるVCO電流は、PVTの影響を受けず、N*Irefに等しく、ただし、NはI_senseとVCO電流との比である。また、回路800は、微細CMOSおよび低電圧の適用例にも適している。

0060

上記で説明された種々の動作または方法は、対応する機能を実行することができる任意の適切な手段によって実行することができる。手段は、限定はしないが、回路、特定用途向け集積回路(ASIC)、またはプロセッサを含む、種々のハードウェアおよび/またはソフトウェア構成要素および/またはモジュールを含むことができる。一般に、図に示される動作がある場合、それらの動作は、同様の番号を付された対応する同等のミーンズプラスファンクション構成要素を有することができる。

0061

たとえば、送信するための手段は、送信機(たとえば、図2に示されるユーザ端末120のトランシーバフロントエンド254、もしくは、図2に示されるアクセスポイント110のトランシーバフロントエンド222)、および/または、アンテナ(たとえば、図2に描かれたユーザ端末120mのアンテナ252ma〜252mu、もしくは、図2に示されるアクセスポイント110のアンテナ224a〜224ap)を備えることができる。受信するための手段は、受信機(たとえば、図2に示されるユーザ端末120のトランシーバフロントエンド254、もしくは、図2に示されるアクセスポイント110のトランシーバフロントエンド222)、および/または、アンテナ(たとえば、図2に描かれたユーザ端末120mのアンテナ252ma〜252mu、もしくは、図2に示されるアクセスポイント110のアンテナ224a〜224ap)を備えることができる。処理するための手段または決定するための手段は、処理システムを備えることができ、処理システムは、図2に示されるユーザ端末120のRXデータプロセッサ270、TXデータプロセッサ288、および/またはコントローラ280などの、1つまたは複数のプロセッサを含むことができる。

0062

本明細書において使用されるとき、「判断する、決定する(determining)」という用語は、多種多様の動作を包含する。たとえば、「判断する、決定する」は、計算すること、コンピュータ処理すること、処理すること、導出すること、調査すること、探索すること(たとえば、テーブル、データベース、または別のデータ構造内を探索すること)、確認することなどを含むことができる。さらに、「判断する、決定する」は、受信すること(たとえば、情報を受信すること)、アクセスすること(たとえば、メモリ内のデータにアクセスすること)などを含むことができる。さらに、「判断する、決定する」は、解決すること、選択すること、選ぶこと、確立することなど含むことができる。

0063

本明細書において使用されるとき、項目リストのうちの「少なくとも1つ」を指す語句は、単一の部材を含む、それらの項目の任意の組合せを指す。一例として、「a、bまたはcのうちの少なくとも1つ」は、a、b、c、a-b、a-c、b-c、およびa-b-cを包含することを意図している。

0064

本開示に関連して説明された種々の例示的な論理ブロック、モジュール、および回路は、汎用プロセッサデジタルシグナルロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブル論理デバイス(PLD)、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書において説明された機能を実行するように設計されたそれらの任意の組合せを用いて実現または実行することができる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることもできる。また、プロセッサは、コンピューティングデバイスの組合せ、たとえばDSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、1つまたは複数のマイクロプロセッサとDSPコア、または任意の他のそのような構成として実現することができる。

0065

本明細書において開示される方法は、説明された方法を達成するための1つまたは複数のステップまたは動作を含む。方法ステップおよび/または動作は、特許請求の範囲を逸脱することなく互いに交換することができる。言い換えると、ステップまたは動作の特定の順序明記されていない限り、特定のステップおよび/または動作の順序および/または使用は、特許請求の範囲を逸脱することなく変更される場合がある。

0066

説明された機能は、ハードウェア、ソフトウェアファームウェア、またはそれらの任意の組合せにおいて実現することができる。ハードウェアにおいて実現される場合、例示的なハードウェア構成は、ワイヤレスノード内の処理システムを含むことができる。処理システムは、バスアーキテクチャを用いて実現することができる。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含むことができる。バスは、プロセッサ、機械可読媒体、およびバスインターフェースを含む種々の回路を互いにリンクすることができる。バスインターフェースは、数ある中でも、ネットワークアダプタを、バスを介して処理システムに接続するのに使用することができる。ネットワークアダプタは、PHY層信号処理機能を実施するために使用することができる。ユーザ端末120(図1参照)の場合、ユーザインターフェース(たとえば、キーパッドディスプレイマウスジョイスティック、など)も、バスに接続することができる。バスは、当該技術分野において周知であり、したがって、これ以上説明されることはない、タイミング源、周辺装置、電圧レギュレータ、電力管理回路などの、種々の他の回路もリンクすることができる。

0067

処理システムは、すべてが外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する1つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとを有する汎用処理システムとして構成することができる。代替的には、処理システムは、単一のチップ内集積されたプロセッサと、バスインターフェースと、ユーザインターフェース(アクセス端末の場合における)と、サポート回路と、機械可読記憶媒体の少なくとも一部とを有するASIC(特定用途向け集積回路)を用いて、または、1つまたは複数のFPGA(フィールドプログラマブルゲートアレイ)、PLD(プログラマブル論理デバイス)、コントローラ、状態機械、ゲーテッドロジック、ディスクリートハードウェア構成要素、もしくは任意の他の適切な回路、もしくは、本開示を通して説明された種々の機能を実行することができる回路の任意の組合せを用いて、実現することができる。当業者は、特定の用途とシステム全体に課せられた全体的な設計制約とに応じて処理システムに関する説明された機能を最良に実現する方法を認識するであろう。

0068

特許請求の範囲は、先に例示されたのとまったく同じ構成および構成要素に限定されないことを理解されたい。先に説明された方法および装置の配置、動作および詳細に関して、特許請求の範囲を逸脱することなく、種々の修正、変更および変形を加えることができる。

0069

100ワイヤレス通信システム
110アンテナポイント
120ユーザ端末
120m ユーザ端末
120x ユーザ端末
130システムコントローラ
208データ源
210 TXデータプロセッサ
222トランシーバフロントエンド
224 アンテナ
224a アンテナ
224ap アンテナ
230コントローラ
232メモリ
234スケジューラ
242 RXデータプロセッサ
244データシンク
252 アンテナ
252ma アンテナ
252mu アンテナ
252xa アンテナ
252xu アンテナ
254 トランシーバフロントエンド
270 RXデータプロセッサ
280 コントローラ
286データソース
288 TXデータプロセッサ
300回路
302VCO
304基準電流源
400 回路
402増幅器
500電圧調節回路
606電圧レギュレータ
602ピーク検出器
604デジタル制御
606 電圧レギュレータ
700 回路
702 第1の電源レベル
704 第2の電源レベル
710電流ミラー
750 電圧調節回路
760 電圧調節回路
800 電圧調節回路
810電流検知回路
812演算増幅器(オペアンプ)
820電流モード比較器
C1〜C2キャパシタ
M1〜M12トランジスタ
R1〜R4抵抗器
S1〜S2 スイッチ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ