図面 (/)

技術 低IFモードを用いたフィードバック受信経路

出願人 クゥアルコム・インコーポレイテッド
発明者 サボウリ、ファラマルジバッサム、セイエド・アイディンジャオ、デソンハーディン、カール・トーマスノザリ、サハーユ、シンミン
出願日 2015年3月23日 (4年3ヶ月経過) 出願番号 2016-558585
公開日 2017年3月30日 (2年3ヶ月経過) 公開番号 2017-509263
状態 特許登録済
技術分野 スーパーヘテロダイン受信機 送信機
主要キーワード フィードバック波形 較正フェーズ インターフェースピン 工場較正 生成器回路 スイッチポイント PチャネルMOS コントローラプロセッサ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年3月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題・解決手段

装置が、フィードバック受信経路において無線周波数(RF)信号を受信するように構成された入力を含み、入力に結合された回路をも含む。回路は、RF信号に基づいて低中間周波数(低IF)信号を生成するように構成される。

概要

背景

[0003]概して、送信機および受信機のために使用されるダイ面積(die area)を低減することが望ましい。ダイ面積は、利用可能なインターフェースピンの数によって制限されることがあるので、ピンの数を低減することは、ダイ面積が低減されることを可能にし得る。

[0004]開ループ電力制御を使用して、送信電力制御が達成され得る。開ループ電力制御は、工場較正時間を増加させることがあり、電源変動および温度変動により、精度劣化を受け易く、複雑なルックアップテーブルを使用し得る。代替的に、送信電力を制御するためのフィードバックループ中で使用され得る信号情報を生成するために送信信号(a transmitted signal)を検出し、ダウンコンバートするために、フィードバック受信機が使用され得る。

[0005]図において、別段に規定されていない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「102a」または「102b」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する2つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含するものとする場合、参照番号に対する英文字名称は省略され得る。

概要

装置が、フィードバック受信経路において無線周波数(RF)信号を受信するように構成された入力を含み、入力に結合された回路をも含む。回路は、RF信号に基づいて低中間周波数(低IF)信号を生成するように構成される。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

フィードバック受信経路において無線周波数(RF)信号を受信するように構成された入力と、前記入力に結合され、前記RF信号に基づいて低中間周波数(低IF)信号を生成するように構成された回路とを備える装置。

請求項2

前記回路が、低IFモードベースバンドモードとの間でスイッチするように構成された、請求項1に記載の装置。

請求項3

前記回路が、前記入力に結合された第1のミキサ入力を有し、第2のミキサ入力を有するミキサを備え、前記第2のミキサ入力が、前記低IFモードでシングルトーン生成器回路に結合され、前記ベースバンドモードで局部発振器回路に結合された、請求項2に記載の装置。

請求項4

前記フィードバック受信経路が、前記回路に結合された消去回路を含み、前記消去回路が、前記フィードバック受信経路においてフィードバック受信信号を受信するために結合された第1の加算器入力を有し、直流(DC)オフセットを受信するために結合された第2の加算器入力を有する加算器を含む、請求項2に記載の装置。

請求項5

前記消去回路が、フィルタおよびサンプリング回路を介して前記回路に結合された、請求項4に記載の装置。

請求項6

前記消去回路が、第2のフィードバック受信信号と第2の直流(DC)オフセットとを受信するために結合された第2の加算器をさらに含む、請求項4に記載の装置。

請求項7

前記フィードバック受信経路が、前記フィードバック受信経路の出力に結合された電力推定回路を含む、請求項1に記載の装置。

請求項8

前記電力推定回路が、前記フィードバック受信経路中で第1のフィードバック信号サンプルを受信するために結合された第1の2乗回路を含む、請求項7に記載の装置。

請求項9

前記電力推定回路が、前記フィードバック受信経路中で第2のフィードバック信号のサンプルを受信するために結合された第2の2乗回路と、前記第1の2乗回路と前記第2の2乗回路とに結合された加算器とをさらに含む、請求項8に記載の装置。

請求項10

前記回路に結合されたフィルタおよびサンプリング回路と、前記フィルタおよびサンプリング回路に結合された消去回路とをさらに備える、請求項1に記載の装置。

請求項11

前記消去回路に結合された電力推定回路をさらに備え、ここにおいて、前記電力推定回路の出力がシリアル出力ピンに結合された、請求項10に記載の装置。

請求項12

前記電力推定回路の前記出力と前記シリアル出力ピンとに結合されたRFフロントエンド(RFFE)シリアルインターフェースをさらに備える、請求項11に記載の装置。

請求項13

前記入力が送信経路RF出力に結合され、ここにおいて、前記送信経路および前記フィードバック受信経路が、複数のピンを含むトランシーバチップ上にあり、ここにおいて、前記トランシーバチップが、アナログ出力ピンを介してベースバンドチップに結合された受信経路をさらに備える、請求項1に記載の装置。

請求項14

前記トランシーバチップが、前記回路の出力に結合されたスイッチング回路入力を有し、前記受信経路に結合されたスイッチング回路出力を有するスイッチング回路をさらに含む、請求項13に記載の装置。

請求項15

フィードバック受信経路において無線周波数(RF)信号を受信するための手段と、前記RF信号に基づいて低中間周波数(低IF)信号を生成するための手段とを備える装置。

請求項16

前記フィードバック受信経路が、前記低IF信号に基づいて電力推定を生成するための手段を含み、前記電力推定を生成するための前記手段が、前記低IF信号を生成するための前記手段に結合された、請求項15に記載の装置。

請求項17

前記低中間周波数(低IF)信号を生成するための前記手段が、低IFモードとベースバンドモードとの間でスイッチするように構成された、請求項15に記載の装置。

請求項18

前記RF信号の電力推定をデジタルベースバンドチップにシリアルに出力するための手段をさらに備える、請求項15に記載の装置。

請求項19

フィードバック受信経路において無線周波数(RF)信号を受信することと、前記RF信号に基づいて低中間周波数(低IF)信号を生成することとを備える方法。

請求項20

前記フィードバック受信経路において前記低IF信号の電力推定を生成することと、シリアル出力ピンを介して前記電力推定をデジタルベースバンドチップに送ることとをさらに備える、請求項19に記載の方法。

技術分野

0001

関連出願の相互参照
[0001]本出願は、その内容全体が参照により本明細書に明確に組み込まれる、同一出願人が所有する、2014年3月27日に出願された米国仮特許出願第61/971,211号、および2015年3月20日に出願された米国非仮特許出願第14/664,550号の優先権を主張する。

0002

[0002]本開示は、一般に電子機器に関し、より詳細には、フィードバック受信経路に関する。

背景技術

0003

[0003]概して、送信機および受信機のために使用されるダイ面積(die area)を低減することが望ましい。ダイ面積は、利用可能なインターフェースピンの数によって制限されることがあるので、ピンの数を低減することは、ダイ面積が低減されることを可能にし得る。

0004

[0004]開ループ電力制御を使用して、送信電力制御が達成され得る。開ループ電力制御は、工場較正時間を増加させることがあり、電源変動および温度変動により、精度劣化を受け易く、複雑なルックアップテーブルを使用し得る。代替的に、送信電力を制御するためのフィードバックループ中で使用され得る信号情報を生成するために送信信号(a transmitted signal)を検出し、ダウンコンバートするために、フィードバック受信機が使用され得る。

0005

[0005]図において、別段に規定されていない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「102a」または「102b」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する2つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含するものとする場合、参照番号に対する英文字名称は省略され得る。

図面の簡単な説明

0006

[0006]ワイヤレス通信システム通信するワイヤレスデバイスを示す図。
[0007]低中間周波数(low-intermediate frequency)(低IF)モードで動作可能な、およびベースバンドまたはゼロIFモードで動作可能なフィードバック受信経路を含む構成要素を示す図1のワイヤレスデバイスの図。
[0008]ヘテロダイン構成を有し、低IFモードで動作する図2のフィードバック受信経路を含む構成要素を示す図1のワイヤレスデバイスの別の図。
[0009]低IFモードで動作可能な図2のフィードバック受信経路を含み、フィードバック受信信号デジタルベースバンドデバイスに送信するために使用され得る受信経路をも含む構成要素を示す図1のワイヤレスデバイスの別の図。
[0010]図1のワイヤレスデバイスによって実行され得る送信電力制御動作において使用され得る電力レベルグラフ図。
[0011]図5Aの送信電力制御動作中に図1のワイヤレスデバイスによって実行される、フィードバック受信経路における信号の、オンチップ電力推定(an on-chip power estimation)のタイミングを示すグラフ図。
[0012]図1のワイヤレスデバイスにおいて実行され得る方法の例示的な実施形態を示す図。

詳細な説明

0007

[0013]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。

0008

[0014]また、本明細書では、「アプリケーション」という用語は、オブジェクトコードスクリプトバイトコードマークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「アプリケーション」は、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。

0009

[0015]本明細書で使用する「オンライン」という用語は、データまたは音声通信セッション関与するときなど、通信デバイスが使用中である間、本明細書で説明するような送信電力制御を実行することを指す。

0010

[0016]図1は、ワイヤレス通信システム120と通信するワイヤレスデバイス110を示す図である。ワイヤレス通信システム120は、ロングタームエボリューションLTE登録商標):Long Term Evolution)システム符号分割多元接続(CDMA)システム、モバイル通信グローバルシステム(GSM(登録商標):Global System for Mobile Communications)システム、ワイヤレスローカルエリアネットワーク(WLAN:wireless local area network)システム、または何らかの他のワイヤレスシステムであり得る。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO:Evolution-Data Optimized)、時分割同期CDMA(TD−SCDMA:Time Division Synchronous CDMA)、またはCDMAの何らかの他のバージョン実装し得る。簡単のために、図1は、2つの基地局130および132と1つのシステムコントローラ140とを含むワイヤレス通信システム120を示している。概して、ワイヤレス通信システムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。

0011

[0017]ワイヤレスデバイス110は、ユーザ機器(UE)、移動局端末アクセス端末加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス110は、セルラーフォンスマートフォンタブレットワイヤレスモデム携帯情報端末(PDA)、ハンドヘルドデバイスラップトップコンピュータスマートブックネットブック、タブレット、コードレスフォンワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイスなどであり得る。ワイヤレスデバイス110はワイヤレス通信システム120と通信し得る。ワイヤレスデバイス110はまた、放送局(broadcast station)(たとえば、放送局134)からの信号、1つまたは複数のグローバルナビゲーション衛星システム(GNSS:global navigation satellite systems)中の衛星(たとえば、衛星150)からの信号などを受信し得る。ワイヤレスデバイス110は、LTE、WCDMA、CDMA 1X、EVDO、TD−SCDMA、GSM、802.11など、ワイヤレス通信のための1つまたは複数の無線技術をサポートし得る。

0012

[0018]ワイヤレスデバイス110は、複数のキャリア上での動作を含む、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。ワイヤレスデバイス110は、ローバンド(LB:low-band)周波数バンドグループ(たとえば、1つまたは複数の周波数バンド中に含まれる最高周波数が1000メガヘルツMHz)を超えない1つまたは複数の周波数バンドの「バンドグループ(band group)」)、ミッドバンド(MB:mid-band)周波数バンドグループ(たとえば、1つまたは複数の周波数バンド中に含まれる最低周波数が1000MHzを超え、1つまたは複数の周波数バンド中に含まれる最高周波数が2300MHzを超えない1つまたは複数の周波数バンドのバンドグループ)、および/またはハイバンド(HB:high-band)周波数バンドグループ(たとえば、1つまたは複数の周波数バンド中に含まれる最低周波数が2300MHzを超える1つまたは複数の周波数バンドのバンドグループ)中で動作するように構成され得る。たとえば、ローバンドは698〜960MHzをカバーし得、ミッドバンドは1475〜2170MHzをカバーし得、ハイバンドは2300〜2690MHzと3400〜3800MHzとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、バンドの3つのグループ(またはバンドグループ)を指し、各バンドグループは、いくつかの周波数バンド(または単に、「バンド(bands)」)を含む。いくつかの実装形態では、各バンドは、200MHzよりも小さいかまたはそれに等しいバンド幅(a bandwidth)を有し得、1つまたは複数のキャリアを含み得る。各キャリアは、LTEでは最高20MHzまでをカバーし得る。LTEリリース11は35個のバンドをサポートし、それらのバンドは、LTE/UMTSバンドと呼ばれ、3GPP(登録商標) TS36.101に記載されている。

0013

[0019]ワイヤレスデバイス110は、送信のためにワイヤレス信号を生成するための送信経路を有するトランシーバを含み得る。ワイヤレスデバイス110のフィードバック受信(FBRx:feedback receive)経路は、送信信号の一部分を処理し得、ワイヤレスデバイス110が送信信号の電力制御を実行することを可能にするためのエネルギー測定回路を含み得る。受信フィードバック経路は、低中間周波数(低IF)モードで動作するように構成される。たとえば、フィードバック受信経路は、フィードバック受信経路のベースバンド部分における不正確直流(DC)電圧レベル補償するために、DCオフセットなど、1つまたは複数のパラメータを決定するように低IFモードで動作させられ得る。決定されたパラメータは、フィードバック受信経路の理想的でない信号処理構成要素の効果(an effect)を低減するためにフィードバック信号を変更するために、フィードバック受信経路によって使用され得る。フィードバック信号を変更することは、ベースバンド(すなわち、ゼロ中間周波数(ZIF:zero-intermediate frequency))動作モードでの動作中にエネルギー測定回路の精度(accuracy)を改善し得る。ワイヤレスデバイス110の受信フィードバック経路の例について、図2図4に関してさらに詳細に説明する。

0014

[0020]図2に、図1中のワイヤレスデバイス110の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス110は、デジタルベースバンドチップ204に結合されたトランシーバチップ202上にトランシーバを含む。トランシーバチップ202は、送信経路220と、送信経路220に結合されたフィードバック受信経路250とを含む。フィードバック受信経路250は、低IFモードでおよびベースバンドモードで動作可能である。

0015

[0021]送信経路220はベースバンド入力214と無線周波数(RF)出力207とを含む。ベースバンド入力214は、同相(in-phase)(I)信号(たとえば、送信信号のI成分)を受信するように構成された第1のアナログ入力ピン216、および直交(quadrature)(Q)信号(たとえば、送信信号のQ成分)を受信するように構成された第2のアナログ入力ピン218など、インターフェースを含む。ベースバンドフィルタ222、224が、受信されたIおよびQ信号フィルタ処理するように構成される。ミキサ226、228が、IおよびQ信号のアップコンバートされた(周波数シフトされた)RFバージョンを生成するために、それぞれ、ベースバンドフィルタ222、224の出力に送信局発振器(TX LO)信号237を乗算するように構成される。コンバイナ230が、RFI信号とRF Q信号とを組み合わせる(combine)ように構成され、増幅器234が、得られたRF送信信号221をRF出力207において与えるように構成される。

0016

[0022]電力増幅器208が、RF出力207に結合され、カプラ(coupler)210を介してRF送信信号221の増幅されたバージョンをアンテナ212に与えるように構成され得る。カプラ210は、電力推定および閉ループ送信電力制御において使用するために、RF送信信号221の増幅されたバージョンの一部分またはサンプルなど、RF信号223(たとえば、フィードバック受信信号)をフィードバック受信経路250の入力249に与えるように構成され得る。

0017

[0023]フィードバック受信経路250の入力249は、(たとえば、カプラ210および電力増幅器208を介して)RF出力207に結合される。入力249は、フィードバック受信経路250においてRF信号223を受信するように構成される。フィードバック受信経路250は、低IF/ゼロIF信号生成回路253と、低IF/ゼロIF信号生成回路253に結合されたフィルタおよびサンプリング回路223と、フィルタおよびサンプリング回路223を介して低IF/ゼロIF信号生成回路253に結合された消去回路(a cancellation circuit)248と、電力推定回路(a power estimation circuit)266とを含む。

0018

[0024]低IF/ゼロIF信号生成回路253は、入力249に結合され、RF信号223に基づいて低IF信号225を生成するように構成される。たとえば、低IF/ゼロIF信号生成回路253は、以下でさらに詳細に説明するように、低IFモードとベースバンド(たとえば、ゼロIF)モードとの間でスイッチするように構成され得る。低IF/ゼロIF信号生成回路253は、入力249に結合された第1のミキサ入力255を有するミキサ240を含む。ミキサ240は第2のミキサ入力257を有する。第2のミキサ入力257は、低IFモードでシングルトーン生成器回路(a single tone generator circuit)238に結合され、ベースバンドモードで局部発振器回路236に結合される。低IF/ゼロIF信号生成回路253は、RFフィードバック信号251(たとえば、RF信号223の増幅されたバージョン)をベースバンド信号にまたは低IF信号にダウンコンバートするように構成される。例示のために、低雑音増幅器(LNA)などの増幅器252が、入力249に結合されており、そして、I処理経路254中のミキサ240に結合され、Q処理経路256中のミキサ241に結合された出力を有する。ミキサ240、241は、それぞれ、ベースバンドフィルタ242、243に与えられる、ダウンコンバート信号を生成するために、受信されたRFフィードバック信号251をダウンコンバートするように構成される。

0019

[0025]フィルタおよびサンプリング回路223は、ベースバンドフィルタ242、243と、アナログデジタル変換器ADC)244、245と、フィルタ246、247とを含む。アナログデジタル変換器(ADC)244は、I処理経路254中にあり、フィルタ処理されたダウンコンバートI信号を、フィルタ246に与えられるデジタルI信号にサンプリングし、変換するように構成される。アナログデジタル変換器(ADC)245は、Q処理経路256中にあり、フィルタ処理されたダウンコンバートQ信号を、フィルタ247に与えられるデジタルQ信号にサンプリングし、変換するように構成される。

0020

[0026]消去回路248は、フィードバック受信経路250においてフィードバック受信信号に直流(DC)オフセットを適用するように構成され得る。たとえば、消去回路248は、フィードバック受信信号(たとえば、フィルタ246から受信されたI信号)を受信するために結合された第1の加算器入力265を有し、同相DCオフセット(Idc:in-phase DC offset)260などのDCオフセットを受信するために結合された第2の加算器入力265を有する加算器259を含み得る。加算器259は、フィルタ246の出力から受信されたI信号にIdc260を適用するように構成され得る。消去回路248は、第2のフィードバック受信信号(たとえば、フィルタ247から受信されたQ信号)と、直交DCオフセット(Qdc:quadrature DC offset)261などの第2のDCオフセットとを受信するために結合された第2の加算器277をも含み得る。第2の加算器277は、フィルタ247の出力から受信されたQ信号にQdc261を適用するように構成され得る。

0021

[0027]消去回路248はまた、局部発振器(LO:local oscillator)キャリア漏れ(carrier leakage)および/または他の残差側波帯(RSB:residual side band)成分を少なくとも部分的に補償するために1つまたは複数の利得を適用するように構成され得る。第1の増幅器262がI信号に利得「gi」を適用し得、第2の増幅器263が、I信号に利得「giq」を適用し、Q処理経路256中の加算器回路279の入力に出力信号を与え得、第3の増幅器264が、Q信号に利得「gq」を適用し、Q処理経路256中の加算器回路279の別の入力に出力を与え得る。

0022

[0028]フィードバック受信経路250は、消去回路248とフィードバック受信経路の出力275とに結合され、電力推定273を生成するように構成された電力推定器回路266を含む。電力推定器回路266は、消去回路248の第1の増幅器262の出力からI入力信号を受信し、消去回路248のQ処理経路256中の加算器回路の出力からQ入力信号を受信する。電力推定273は、送信経路220のRF送信信号221に対応する低IF信号またはベースバンド信号に基づいて生成され(たとえば、ミキサ240、241によって生成され)得る。

0023

[0029]電力推定器回路266は、フィードバック受信経路250中で第1のフィードバック信号のサンプルを受信するために結合された第1の2乗回路(a first squaring circuit)268を含む。たとえば、第1の2乗回路268は、フィードバック受信経路250中で第1のフィードバック信号(たとえば、I入力信号)のサンプルの2乗(a square of a second sample)に対応する値を生成するように構成され得る。電力推定器回路266は、フィードバック受信経路250中で第2のフィードバック信号のサンプルを受信するために結合された第2の2乗回路269をさらに含む。たとえば、第2の2乗回路269は、フィードバック受信経路250中で第2のフィードバック信号(たとえば、Q入力信号)の第2のサンプルの2乗に対応する第2の値を生成するように構成され得る。2乗回路268、269の出力は、(たとえば、信号サンプルの2乗を積分する(integrate)ために)フィルタ270、271によってフィルタ処理され得、フィルタ処理された出力は、(たとえば、フィルタ270を介して)第1の2乗回路268に結合され、(たとえば、フィルタ271を介して)第2の2乗回路269に結合された、加算器回路272などの加算器の入力に与えられ得る。加算器回路272の出力が電力推定273を与える。電力推定273はRFフィードバック信号251の電力推定である。

0024

[0030]フィードバック受信経路250は、(たとえば、RFフロントエンド(RFFE:RF front-end)シリアルインターフェース274を介して電力推定器回路266に結合された)シリアル出力ピン(a serial output pin)276を含み得る。シリアル出力ピン276は、RFフィードバック信号251の電力推定273をデジタルベースバンドチップ204に送るように構成される。

0025

[0031]デジタルベースバンドチップ204は、送信利得制御回路284に結合された制御プロセッサ/回路280を含む。送信利得コントローラ回路284は、送信されるべき信号のI送信成分(It:I transmit component)286とQ送信成分(Qt:Q transmit component)287とを受信するための入力を含み、制御プロセッサ/回路280から利得制御信号285を受信するための入力をも含む。送信利得コントローラ回路284は、利得調整されたIおよびQ出力信号を、それぞれ、デジタルアナログ変換器(DAC)288および289に与えるように構成され、利得調整されたIおよびQ出力信号は、送信経路220のベースバンド入力214のピン216、218に送られるべきである。

0026

[0032]制御プロセッサ/回路280は、フィードバック受信経路250から受信された情報に基づいて、推定された送信電力を生成するように構成された電力推定器281を含み得る。たとえば、電力推定器281は、シリアル出力ピン276を介して受信された1つまたは複数のデジタル電力推定273を使用して1つまたは複数の計算を実行するように構成され得る。別の例として、電力推定器281は、図4に関してさらに詳細に説明するように、1つまたは複数のアナログピンを介して受信されるフィードバック受信信号251に対応するIおよびQ成分に基づいて電力推定を決定するように構成され得る。電力推定器281は、受信された送信信号に少なくとも部分的に基づいて(たとえば、デジタルベースバンドチップ404において受信された送信信号成分It286およびQt287に基づいて)電力推定を生成するように構成され得る。たとえば、電力推定器281は、送信波形と、RFフィードバック信号251に対応するフィードバック波形との間の相関を決定するように構成され得る。

0027

[0033]制御プロセッサ/回路280はパラメータ推定器282を含み得る。パラメータ推定器282は、消去回路248によって使用され得る1つまたは複数のパラメータ値を決定するように構成され得る。たとえば、パラメータ推定器282は、フィードバック受信経路250が低IFモードで動作する間、フィードバック受信経路250からデータを受信するように構成され得る。制御プロセッサ/回路280およびパラメータ推定器282中のデジタル化された低IF信号は、複素IおよびQベースバンド信号にダウンコンバートし得る。

0028

[0034]制御プロセッサ/回路280は、利得制御信号285を生成するように構成された利得推定器283を含み得る。たとえば、利得推定器283は、(たとえば、電力推定器281からの)電力推定を、指定された電力レベルと比較し、比較の結果に基づいて利得制御信号285を生成し得る。例示のために、利得推定器283は、図5A図5Bに関してさらに詳細に説明するように、予想される送信電力レベルと推定される電力との間の偏差(deviation)の量を決定し、偏差に基づいて、利得調整量を決定するか、または電力レベル制御ループ中に次の利得ステップを決定し得る。

0029

[0035]動作中に、フィードバック受信経路250は、低IFモードとベースバンドモードとの間でスイッチするように構成される。例示のために、各ミキサ240、241は、ベースバンドモードでベースバンド信号を生成するためにRFフィードバック信号251をダウンコンバートするために送信局部発振器回路236から局部発振器信号237を受信することと、低IFモードで低IF信号を生成するためにRFフィードバック信号251をダウンコンバートするためにシングルトーン生成器回路238からシングルトーン生成器信号239を受信することとの間で(たとえば、スイッチング回路290の制御入力を介して)スイッチするように構成される。

0030

[0036]消去回路248によって適用されるDCオフセット(たとえば、Idc260および/またはQdc261)は、ベースバンドモードで決定することが困難であり得るので、フィードバック受信経路250は、DCオフセットを決定するために低IFモードで動作するように構成され得る。フィードバック受信経路250は、DCオフセットが決定された後、低IFモードからベースバンドモードにスイッチするように構成され得る。消去回路248は、ベースバンドモードでフィードバック受信信号にDCオフセット(たとえば、Idc260および/またはQdc261)を適用する。

0031

[0037]例示のために、較正動作中に、制御プロセッサ/回路280は、ミキサ240、241のうちの1つまたは複数に、フィードバック受信経路250中で低IF動作のためにスイッチング回路290からシングルトーン生成器信号239を受信させるために、第1の制御信号(図示せず)を生成し得る。フィードバック受信経路250からの電力推定273に基づいて、パラメータ推定器282は、1つまたは複数の追加の制御信号を介して消去回路248に与えられる1つまたは複数のパラメータ値を生成し得る。

0032

[0038]パラメータ値を更新した後、制御プロセッサ/回路280は、較正動作を終了し、ミキサ240、241に、フィードバック受信経路250中でベースバンド動作のためにスイッチング回路290からTXLO信号237を受信させるために、第2の制御信号(図示せず)を生成し得る。ベースバンド動作では、電力制御動作は、フィードバック受信経路250中でオンチップ電力推定を使用して実行され得る。

0033

[0039]図2に示されている例示的な実施形態では、フィードバック受信(feedback receive)(FBRx)機能が、同相/直交信号(それぞれ、I/Q経路254、256)を使用したオンチップ電力推定とともに、オンラインFBRx経路250を使用して実装される。オンチップ電力推定の使用は送信電力制御の課題を克服し得る。フィードバック受信経路250は、シリアルインターフェース(RFFEインターフェース)274を通してデジタルベースバンド(BB)チップ204へのゼロ中間周波数(ZIF:zero intermediate frequency)または非ZIF(たとえば、低IF)インターフェースを使用し得る。このFBRx機能は、既存のシリアル出力ピン276を使用して、およびトランシーバチップ202に追加されるべき追加のピンを必要とすることなしに(たとえば、専用アナログIおよびQフィードバックピンなしに)実装され得る。フィードバック受信経路250は、送信(Tx)信号電力をダウンコンバートし、電力推定のためにI^2+Q^2を積分する(integrate)。FBRx経路250のための組込みDCオフセット(embedded DC offset)および残差側波帯(RSB)較正が、DCオフセットによる誤差を回避するためにFBRx経路250を低IFモードに入れること(placing)によって実行され、組込み利得較正(an embedded gain calibration)を実行する。

0034

[0040]フィードバック受信経路250の出力がデジタルベースバンドチップ204に送信される間、他の信号からの干渉を回避または低減することによって、電力推定精度が改善され得る。他の送信動作(たとえば、GPS、Wi−Fi(登録商標)など)からの干渉を回避または制限するように、測定時間期間を選択することによってクロストーク(crosstalk)を低減または除去するために、送信電力の測定がスケジュールされ得る。

0035

[0041]デジタルベースバンドチップ204は、送信利得制御回路284を調整するために、電力推定の結果に基づいて送信利得調整を決定し得る。トランシーバチップ202において「オンチップで」電力を推定し(estimating the power “on-chip”)、シリアルインターフェース274を介してデジタルベースバンドチップ204にデジタル数値結果(たとえば、電力推定273)を送ることによって、デジタルベースバンドチップ204における電力推定のためにデジタルベースバンドチップ204にIおよびQ信号を与えるシステムと比較して、より少数のピンが使用され得る。さらに、アナログピンドライバ回路(analog pin driver circuitry)を省略し、代わりに、フィードバック受信経路250のために単一のシリアルピン276を使用することによって、電力使用量およびチップ面積が低減され得る。フィードバック受信経路250の消去ブロック248は、受信されたIおよびQ信号の推定されたDC成分(Idc260、Qdc261)を消去すること(cancelling)によって、電力推定を改善し得る。DC成分は、図3に示されているように、低IFモードで動作するようにフィードバック受信経路250を再構成することによって推定され得る。

0036

[0042]図3に、図1中のワイヤレスデバイス110の第2の例示的な設計を示す。この第2の例示的な設計では、ワイヤレスデバイス110は、図2のデジタルベースバンドチップ204とトランシーバチップ202とを含む。トランシーバチップ202は、送信経路220と、送信経路220に結合されたフィードバック受信経路250とを含む。フィードバック受信経路250は低IFモードで動作させられる。たとえば、ミキサ240は、スイッチング回路290から出力されたSTG信号239を受信するように構成される。

0037

[0043]図示のように、フィードバック受信経路250は、フィードバック受信経路250の図2のQ処理経路256(図示せず)が無効にされ、I処理経路254中のミキサ240が、低IFダウンコンバートI信号を生成するためにSTG信号239を受信する、ヘテロダイン構成で動作し得る。低IFダウンコンバートI信号の信号電力が、推定され、シリアルインターフェース274を介してデジタルベースバンドチップ204に与えられ得る。デジタルベースバンドチップ204のパラメータ推定器282は、図2の消去回路248において使用するためのDC電力、残差側波帯(RSB)、およびLOパラメータを推定するために、1つまたは複数の動作を実行し得る。低IF動作とベースバンド動作との間でスイッチするフィードバック受信経路250の能力は、DCオフセット(Idc260、Qdc261)および/または低IFモードでの他のパラメータの計算が、ZIFモードでの改善された電力推定のために消去回路248によって使用されることを可能にする。

0038

[0044]図4に、図2のフィードバック受信経路250のダウンコンバートされたIおよびQ信号が、GPS受信経路などの受信経路424にルーティングされるが、場合によっては受信経路424が使用中でない、デジタルベースバンドチップ404に結合されたトランシーバチップ402の随意の動作モードを示す。トランシーバチップ402は、図2の送信経路220とフィードバック受信経路250とを含み、受信経路424をも含む。トランシーバチップ402は、ベースバンドチップ404に結合されるように構成された複数のピンを含む。たとえば、受信経路424は、それぞれ、IおよびQ出力信号に対応するアナログ出力ピン416、418など、1つまたは複数のアナログ出力ピンを介してデジタルベースバンドチップ404に結合されるように構成される。

0039

[0045]受信経路424は、アンテナ426に結合されるように構成され得る受信経路フロントエンド408を含む。受信経路フロントエンド408は、I処理経路410とQ処理経路411とに沿った1つまたは複数のLNA、ミキサ、およびフィルタを含み得る。受信経路フロントエンド408によって出力されたダウンコンバートされたI信号が、アナログ出力ピン416に結合されたアナログドライバ412に与えられ得る。受信経路フロントエンド408によって出力されたダウンコンバートされたQ信号が、アナログ出力ピン418に結合されたアナログドライバ413に与えられ得る。

0040

[0046]受信経路424がGPS受信経路であるとき、およびGPS動作が無効にされたときなど、受信経路フロントエンド408が使用中でないとき、スイッチング回路414が、アナログ出力ピンを介して(たとえば、IおよびQ出力ピン416、418を介して)ベースバンドチップ404にフィードバック受信信号をルーティングするためにフィードバック受信経路250を受信経路424に選択的に結合するように構成され得る。スイッチング回路414は、回路253の出力に結合された、代表的なスイッチング回路入力415など、1つまたは複数の入力を含み得、受信経路424に結合された、代表的なスイッチング回路出力417など、1つまたは複数の出力をも含み得る。たとえば、スイッチング回路414は、バンドパスフィルタ242、243の出力を、それぞれ、アナログドライバ412、413の入力に結合し得る。ADC244、245、フィルタ246、247、消去回路248、および電力推定器回路266など、フィードバック受信経路250の構成要素は、(たとえば、スイッチング回路414がフィードバック受信経路250を受信経路424に結合したとき、ヘッドスイッチまたはフットスイッチ(図示せず)を非アクティブにすることによって)電源切断される(powered off)か、または場合によっては低電力消費状態に入れられ得る。

0041

[0047]アナログフィードバック受信IおよびQ信号が、それぞれ、アナログ出力ピン416、418から、ベースバンドチップ404におけるADC420、422において受信され得る。コントローラプロセッサ/回路280は、電力推定器281において、受信されたIおよびQ信号を送信信号(It、Qt)に相関させることなどによって、電力制御動作中に、受信されたIおよびQ信号を使用するように構成され得る。

0042

[0048]受信経路424(たとえば、GPS経路)のアナログピンおよびドライバを再利用することは、ダウンコンバートされたIおよびQ信号が、トランシーバチップ402に追加のピンおよびドライバを追加することなしにデジタルベースバンドチップ404に与えられることを可能にする。デジタルベースバンドチップ404は、(たとえば、送信IおよびQ波形(It、Qt)を、受信経路424から受信されたIおよびQ信号と相関させることによって)受信されたアナログ信号を使用して、フィードバック受信経路250の電力推定回路266において可能であり得るよりも正確な電力推定を計算し得る。相関技法を適用することが、信号統計特性への電力推定依存性緩和し、電力推定不確実性を低減する。

0043

[0049]図5Aおよび図5Bは、図2図4のフィードバック受信経路250を使用した送信電力制御を適用することの例示的な実施形態を示す図である。例示的な実施形態では、フィードバック受信経路250は、内部ループ電力制御(ILPC:inner loop power control)のためにオンライン電力推定を与え、図2図3のデジタルベースバンドチップ202または図4のデジタルベースバンドチップ404は、図2の利得制御信号285などを介して、送信フロントエンド(FE)利得を更新するために、推定された電力情報を使用する。

0044

[0050]図5Aは、水平軸上の入力電力dBm)と、左垂直軸上の出力電力(dBm)と、右垂直軸上の電力増幅器(PA)利得(dB)(たとえば、図2図4のPA208の利得)とを示している。第1のトレース502が、入力電力の階段タイプ関数(a staircase-type function)としてPA利得を示している。第2のトレース504が、第1のトレース502よりも小さいステップサイズを有する入力電力の階段タイプ関数として出力電力を示している。例示的な実施形態では、トレースは、受信機フィードバック電力推定および電力制御を可能にすることが、PA利得増分の潜在的誤差の存在下でさえ、PA利得スイッチングポイント(たとえば、PA利得増加506)において出力電力の変化を1dB増分(たとえば、ステップ高508)に制限することを示している。

0045

[0051]図5Bは、図2図3に関して説明した送信電力制御がPAスイッチポイントにおいて使用され得、ここで、PA利得が工場較正とは異なり得ることと、PAスイッチングポイントにおいて受信機フィードバック電力推定および電力制御を可能にすることが、PAの利得が第1の利得レベルから第2の利得レベルにスイッチするときに生じ得る利得増分の誤差を補正することができることと、を示している。例示的な実施形態では、図2図3のフィードバック受信経路250における電力推定に基づいて利得ステップが測定され、利得ステップにおける誤差が補正されるので、PA利得較正は、ILPC動作中に実行され(たとえば、ILPC動作に組み込まれ)得る。

0046

[0052]図5Bの図では、ILPC動作中の時間(水平軸)の関数として、第1のトレース502(第1の垂直軸上のPA利得)と第2のトレース504(第2の垂直軸上の出力電力)との一部分が示されている。より低いレベルからより高いレベルへの出力電力における遷移の後の第1の時間期間522が、出力電力遷移と、より高いレベルに対応する電力推定273の生成との間のレイテンシに対応し得る。第2の時間期間524が、シリアルインターフェース274を介したデジタルベースバンドチップ202への電力推定273の送信と、制御プロセッサ/回路280中の利得推定器283による利得推定の完了とに対応し得る。例示的な実施形態では、第1の時間期間522は約50マイクロ秒であり得、第2の時間期間524は約20マイクロ秒であり得る。

0047

[0053]第3の時間期間526が、更新された電力推定を生成するための時間量に対応し、第4の時間期間528が、PA利得ステップの後の更新された利得推定を生成するための時間量に対応する。第4の時間期間528の後に、フィードバック受信経路250に基づいて、(たとえば、TD−SCDMA仕様によって指定されているように)指定された電力出力と推定された電力との間の差分を補正するために、および/または、電力推定273に基づいて、指定されたPA利得と推定されたPA利得との間の差分を補正するために、電力補正が、時間530において送信経路220のフロントエンドに適用され得る。時間530における電力補正は、内部ループ電力制御動作内に含まれる利得較正の形態を与える。

0048

[0054]フィードバック受信経路中で電力推定を生成するのではなく、ベースバンドプロセッサにおいて電力推定を生成する、閉ループシステムと比較して、フィードバック受信経路250中でオンチップで電力を推定することによって、電力出力を調整することと電力補正を生成することとの間の時間期間が低減され得る。その結果、内部ループ電力制御(ILPC)動作中の出力電力ステップの精度が増加され得、ILPC動作のステップ持続時間よりも短い時間期間において、電力増幅器利得偏差が検出され、補償され得る。

0049

[0055]図1〜図5の例示的な実施形態では、フィードバック受信経路250を使用した送信電力制御は、RFデバイス(たとえば、トランシーバチップ202)とモデムデバイス(たとえば、デジタルベースバンドチップ204)との間の1つまたは複数のインターフェースピンの数を低減し得る。デバイスサイズがピン制限される(pin-limited)とき、トランシーバチップ202およびベースバンドチップ204のダイ面積も低減され得る。フィードバック受信機経路250およびシリアルインターフェース274を使用した送信電力制御は、モデムにフィードバック信号を与えるために複数のアナログピンを使用することと比較して、モデムとトランシーバとの間のルーティングを簡略化し得る。さらに、プリント回路板(PCB)上でのトランシーバとモデムとの間のアナログ信号のルーティングを低減することによって、電力消費が低減され得る。PCB上でルーティングされるアナログ信号の数の低減により、干渉信号によるクロストークも低減され得る。

0050

[0056]図6を参照すると、方法の例示的な実施形態が示されており、全体的に600と称される。方法600は、図1のワイヤレスデバイス110など、低IFモードで動作可能な受信フィードバック経路を含むワイヤレスデバイスにおいて実行され得る。たとえば、方法600は、例示的な、非限定的な例として、図1図4のいずれかに示されているワイヤレスデバイス110によって実行され得る。

0051

[0057]602において、フィードバック受信経路において無線周波数(RF)信号が受信される。たとえば、RF信号は図2図4のRF信号223に対応し得る。

0052

[0058]604において、RF信号に基づいて低中間周波数(低IF)信号が生成される。たとえば、低IF信号225など、低IF信号は、図2図4信号生成回路253において生成され得る。たとえば、フィードバック受信経路は、図2図3のDCオフセットIdc260およびQdc261など、フィードバック受信経路の消去回路において使用するための1つまたは複数のパラメータの推定を生成するために、較正フェーズ中に低IFモードで動作させられ得る。パラメータを生成した後、フィードバック受信経路は、電力制御動作についてベースバンドモードに遷移し得る。

0053

[0059]フィードバック受信経路において低IF信号の電力推定が生成され得る。たとえば、図2図4の電力推定器250は、直交モード図2)でまたはヘテロダインモード図3)で、推定された電力を生成し得る。電力推定は、図2図3のシリアルピン276を介してなど、シリアルインターフェースを介してデジタルベースバンドチップに送信され得る。

0054

[0060]方法600はまた、フィードバック受信経路が低IFモードにある間、DCオフセットを決定することを含み得る。たとえば、パラメータ推定器282は、フィードバック受信経路250が低IFモードで動作する間、フィードバック受信経路250からデータ(たとえば、電力推定273)を受信し得、Idc260およびQdc261など、DCオフセットを決定し得る。フィードバック受信経路は、DCオフセットが決定された後、低IFモードからベースバンドモードにスイッチし得る。たとえば、ミキサ240、241は、(低IFモードに対応する)シングルトーン生成器回路238からシングルトーン生成器信号239を受信することと、(ベースバンドモードに対応する)送信局部発振器回路236から局部発振器信号237を受信することとの間で(たとえば、スイッチング回路290の制御入力に応答して)スイッチし得る。図2中の消去回路248によって適用されるIdc260およびQdc261など、DCオフセットは、ベースバンドモードでフィードバック受信経路においてフィードバック受信信号に適用され得る。

0055

[0061]低IFモードでフィードバック受信経路を作動させることは、ベースバンドモードで使用するための、DCオフセットなど、生成消去パラメータの改善された精度を可能にする。その結果、ベースバンドモードでのオンチップ電力推定の向上した精度が達成され得る。オンチップ電力推定を使用した送信電力制御動作は、低減された遅延と改善された性能とを有し得る。

0056

[0062]図6は方法600の要素の特定の順序を示しているが、他の実施形態では、方法600の要素は別の順序で実行され得ることを理解されたい。さらに、方法600の要素のうちの2つまたはそれ以上(あるいはすべて)が、同時にまたは実質的に同時に実行され得る。たとえば、RF信号は、フィードバック受信経路250が低IFモードで動作することと同時に、送信経路において送信され得る。

0057

[0063]開示する実施形態とともに、フィードバック受信経路において無線周波数(RF)信号を受信するための手段を含む装置について説明する。たとえば、RF信号を受信するための手段は、図2図4の入力249、1つまたは複数の他のコネクタ、ピン、または導体、あるいはそれらの任意の組合せを含み得る。

0058

[0064]本装置は、RF信号に基づいて低中間周波数(低IF)信号を生成するための手段をも含む。たとえば、低IF信号を生成するための手段は、図2図4の低IF/ゼロIF信号生成回路253、1つまたは複数の他の混合またはダウンコンバージョン回路、あるいはそれらの任意の組合せを含み得る。

0059

[0065]フィードバック受信経路は、低IF信号に基づいて電力推定を生成するための手段を含み得、電力推定を生成するための手段は、低IF信号を生成するための手段に結合される。たとえば、電力推定を生成するための手段は、図2図4の電力推定器回路266の1つまたは複数の構成要素、1つまたは複数の他の電力推定回路、あるいはそれらの任意の組合せを含み得る。

0060

[0066]本装置は、RF信号の電力推定をデジタルベースバンドチップにシリアルに出力するための手段を含み得る。たとえば、電力推定をシリアルに出力するための手段は、図2図4のRFFEインターフェース274、図2図4のシリアル出力ピン276、電力推定をデジタルベースバンドチップにシリアルに出力するための1つまたは複数の他の回路または構造、あるいはそれらの任意の組合せを含み得る。

0061

[0067]低IFモードで動作可能であるフィードバック受信経路は、1つまたは複数のIC、アナログICRFIC、混合信号IC、ASIC、プリント回路板(PCB)、電子デバイスなどの上に実装され得る。また、多段フィルタ(multi-stage filter)は、相補型金属酸化物半導体(CMOS)、NチャネルMOSNMOS)、PチャネルMOS(PMOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOSBiCMOS)、シリコンゲルマニウム(SiGe)、ガリウムヒ素GaAs)、ヘテロ接合バイポーラトランジスタHBT)、高電子移動度トランジスタHEMT)、シリコンオンインシュレータSOI)など、様々なICプロセス技術を使用して作製され得る。

0062

[0068]本明細書で説明するように受信フィードバック経路の低IFモードを実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、(i)スタンドアロンIC、(ii)データおよび/または命令を記憶するためのメモリICを含み得る1つまたは複数のICのセット、(iii)RF受信機(RFR)またはRF送信機/受信機(RTR)などのRFIC、(iv)移動局モデム(MSM)などのASIC、(v)他のデバイス内に埋め込まれ得るモジュール、(vi)受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、(vii)その他であり得る。

0063

[0069]1つまたは複数の例示的な設計では、説明した機能は、ハードウェアソフトウェアファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラム転送を可能にする任意の媒体を含むコンピュータ通信媒体と、コンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。例示的な実施形態では、記憶媒体は、データを記憶するストレージデバイスである。ストレージデバイスは信号ではない。ストレージデバイスは、物理ストレージ材料の光反射率(optical reflectivity)または磁気配向(magnetic orientation)、トランジスタフローティングゲートにまたはキャパシタプレートに記憶された電荷量などに基づいてデータを記憶し得る。限定ではなく例として、コンピュータ可読媒体は、RAM、ROM、EEPROM(登録商標)、CD−ROMまたは他の光ディスクストレージ磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル光ファイバーケーブルツイストペアデジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイトサーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびBlu−ray(登録商標)ディスク(disc)を含み、ここで、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザー光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

0064

[0070]本明細書で使用する「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連のエンティティを指すものとする。例示のために、図2データプロセッサ280は、本明細書で説明したように、フィードバック受信信号の多段フィルタ処理に基づいて、閉ループ電力制御動作中に1つまたは複数の利得制御信号の値を選択するためのプログラム命令、図5に関して説明したように、1つまたは複数のバイパスイネーブル信号の値を選択するためのプログラム命令、図6に関して説明したように、調整可能な受動構成要素(adjustable passive components)の1つまたは複数の値を選択するためのプログラム命令、あるいはそれらの任意の組合せを実行し得る。例示的な、非限定的な例として、構成要素は、プロセッサ上で走行しているプロセス、プロセッサ、オブジェクト実行ファイル実行スレッドプログラムおよび/またはコンピュータであり得る。例として、コンピューティングデバイス上で走行しているアプリケーションと、そのコンピューティングデバイスの両方が構成要素であり得る。1つまたは複数の構成要素がプロセスおよび/または実行スレッド内に常駐し得、1つの構成要素が1つのコンピュータ上に配置され得、および/または2つまたはそれ以上のコンピュータ間に分散され得る。さらに、構成要素は、データ構造を記憶している様々なコンピュータ可読媒体から実行し得る。

0065

[0071]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ