図面 (/)

技術 スイッチング型の出力段のためのスイッチングエッジを制御するための方法、制御装置及び出力段

出願人 ローベルトボツシユゲゼルシヤフトミツトベシユレンクテルハフツング
発明者 シュテフェンリッツマントラルフロザール
出願日 2014年11月21日 (6年11ヶ月経過) 出願番号 2016-546988
公開日 2017年3月30日 (4年6ヶ月経過) 公開番号 2017-509206
状態 特許登録済
技術分野 電子的スイッチ1
主要キーワード 放射エミッション クロック制御式 双安定マルチバイブレータ 給電ノード スイッチングエッジ スイッチング入力 補償調整 スイッチング過程
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年3月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題・解決手段

スイッチング型出力段(1)のためのスイッチングエッジを制御するための方法が提供され、この方法では、出力段(1)のスイッチングノード(12)における電圧が検出され、電圧が事前に規定されている第1の基準値に達すると、基準期間が開始され、基準期間の終了時に電圧が事前に規定されている第2の基準値に達している場合には、スイッチングエッジの勾配が減少され、基準期間の終了時に電圧が事前に規定されている第2の基準値に達していない場合には、スイッチングエッジの勾配が増加される。更に、スイッチング型の出力段(1)のためのスイッチングエッジを追従制御するための制御装置が提供される。

概要

背景

出力段又は遮断器は、接続されている負荷オン若しくはオフするため、又は、エネルギをそれらの負荷に伝達するために、クロック制御式に動作することが多い。クロック制御の際にはスイッチングエッジが発生する。つまり、スイッチのオフ状態からオン状態への移行が行われる。スイッチングエッジを設定する際には、スイッチング中又はエッジが発生している間のスイッチにおける損失電力と、スイッチング過程が繰り返されることによる放射エミッションと、の間で妥協点見出すことが重要である。つまり、比較的大きい勾配du/dt(電圧の時間微分)、従って比較的短い持続時間を有するエッジというのは、損失が少ないエッジを意味し、その一方で、比較的小さい勾配du/dt、従って比較的長い持続時間を有するエッジというのは、高周波(HF)放射が少ないエッジを意味している。

従って、多くの用途にとって、例えば技術的な公差、温度又は給電電圧に起因するスイッチングエッジの分散を小さく維持することは有利である。

発明の開示
本発明に係る、スイッチング型の出力段のためのスイッチングエッジを制御するための方法は、基本的に、以下のステップを備えている:
−出力段のスイッチングノードにおける電圧を検出するステップ;
−電圧が事前に規定されている第1の基準値に達すると、基準期間を開始するステップ;
−基準期間の終了時に電圧が事前に規定されている第2の基準値に達している場合には、スイッチングエッジの勾配を減少させるステップ;
−基準期間の終了時に電圧が事前に規定されている第2の基準値に達していない場合には、スイッチングエッジの勾配を増加させるステップ。

本発明に係る方法は非常に有利には、スイッチングエッジの分散又は偏差ロバストやり方で非常に小さく維持されることを実現する。これによって、一方では損失電力に関する条件、他方では高周波放出に関する条件を一定にすることができる。更に、本方法では、スイッチングエッジが基準期間を介して規定されるので、温度変化時又は耐用年数にわたるスイッチングエッジの変化は回避される。

有利には、双安定マルチバイブレータが基準期間の終了時に、電圧と事前に規定されている第2の基準値との比較値引き継ぎカウント信号としてカウンタに引き渡すので、後段ディジタルアナログ変換器は、カウンタ出力に依存して、出力段のための制御電流を減少又は増加させる。このようなエッジのディジタル形式の制御は簡単に実現することができ、また広範な使用範囲を実現する。

基準期間を、例えばディジタルインタフェースを介してプログラミングすることができ、このことは、本方法の広範な適合を可能にする。

また、基準期間を出力段又はスイッチングレギュレータパラメータに依存して可変にしてもよい。例えば、スイッチングレギュレータが300kHzから2MHzの間の可変の周波数を有している場合には、相応にエッジが変化するので、それに応じて、基準期間はこの入力量に依存して、即ち周波数に依存して追従制御される。つまり、エッジは各動作状態について最適に制御されることが保証されている。

立上りスイッチングエッジ及び立下りスイッチングエッジを相互に独立して制御することができる。これによって多様な用途への使用が実現される。

本発明によれば、スイッチング型の出力段のためのスイッチングエッジを追従制御するための制御装置が提供され、この制御装置においては、出力段のスイッチングノードにおける電圧を事前に規定されている第1の基準値と比較するための第1の比較器と、電圧が事前に規定されている第1の基準値に達すると、基準期間を出力する、第1の比較器によって制御されるタイマと、電圧を事前に規定されている第2の基準値と比較するための第2の比較器と、第2の比較器に接続されているデータ入力端及びタイマに接続されているクロック入力端を有している双安定マルチバイブレータと、が設けられており、クロック入力端とタイマとの接続は、マルチバイブレータ出力端に、出力段のための制御電流を減少又は増加させるためのカウント信号が発生するように行われている。この制御装置についても、上記と同じ利点及び変更が該当する。

本発明は、出力段の、また特にスイッチング型の出力段トランジスタのエッジを(ディジタル形式で)制御するための、簡単且つロバストな装置又は回路を含んでいる。本発明は、所定の電圧差を克服するためにスイッチングエッジが必要とする時間を、基準期間と比較すること、更にその基準期間に基づいた、出力段を制御するための駆動能力の変化と比較することを基礎としている。これによって、高いdu/dtに関する、即ち短い持続時間又は大きい勾配を有するスイッチングエッジに関する非常に迅速な制御が実現される。更に広範な電圧範囲を制御することができる。

一つの特別な実施の形態においては、カウント信号がカウンタに供給されており、カウンタに接続されているディジタル・アナログ変換器は、カウンタのカウンタ出力に依存して、出力段のための制御電流を減少又は増加させるように構成されている。これは簡単且つロバストな実現形態である。

タイマが電流源及びコンデンサを有していてもよく、その場合、電流源及び/又はコンデンサはトリミング可能である。このようにして、例えば、例えば15乃至30ナノ秒(ns)の時間に相当すると考えられるプロセス許容差補償調整することができるので、タイマを基準量にトリミングすることができる。

本発明によれば、更に、出力段には、上述の制御装置と、制御電流によって動作させることができるスイッチと、が設けられる。スイッチは、有利には出力段トランジスタであってよい。この出力段についても、上記と同じ利点及び変更が該当する。

有利には、上記において述べた二つの制御装置が設けられており、一方は立上りエッジ用の制御装置であり、他方は立下りエッジ用の制御装置である。これによって、スイッチングエッジの適合時又は調節時における更に大きい余地が許容される。

本発明の有利な構成は従属請求項に記載されており、またそれらの構成を下記において説明する。

本発明の複数の実施例を、添付の図面に基づき下記において詳細に説明する。

概要

スイッチング型の出力段(1)のためのスイッチングエッジを制御するための方法が提供され、この方法では、出力段(1)のスイッチングノード(12)における電圧が検出され、電圧が事前に規定されている第1の基準値に達すると、基準期間が開始され、基準期間の終了時に電圧が事前に規定されている第2の基準値に達している場合には、スイッチングエッジの勾配が減少され、基準期間の終了時に電圧が事前に規定されている第2の基準値に達していない場合には、スイッチングエッジの勾配が増加される。更に、スイッチング型の出力段(1)のためのスイッチングエッジを追従制御するための制御装置が提供される。

目的

カウンタ24は有利には、少なくとも3ビットカウンタとして形成されているので、エッジ勾配を制御するために8ステップを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

スイッチング型出力段(1)のためのスイッチングエッジを制御するための方法において、−前記出力段(1)のスイッチングノード(12)における電圧を検出するステップと、−前記電圧が事前に規定されている第1の基準値に達すると、基準期間を開始するステップと、−前記基準期間の終了時に前記電圧が事前に規定されている第2の基準値に達している場合には、スイッチングエッジ(28)の勾配を減少させるステップと、−前記基準期間の終了時に前記電圧が前記事前に規定されている第2の基準値に達していない場合には、スイッチングエッジ(15)の勾配を増加させるステップと、を備えていることを特徴とする、方法。

請求項2

双安定マルチバイブレータ(21)が、前記基準期間の終了時に、前記電圧と前記事前に規定されている第2の基準値との比較値引き継ぎカウント信号としてカウンタに引き渡し、後段ディジタルアナログ変換器(26)が、前記カウンタの出力に依存して、前記出力段(1)のための制御電流を減少又は増加させる、請求項1に記載の方法。

請求項3

前記基準期間は、プログラミング可能である、請求項1又は2に記載の方法。

請求項4

前記基準期間は、前記出力段(1)のパラメータに依存して可変である、請求項1乃至3のいずれか一項に記載の方法。

請求項5

立上りスイッチングエッジ及び立下りスイッチングエッジを相互に独立して制御する、請求項1乃至4のいずれか一項に記載の方法。

請求項6

スイッチング型の出力段(1)のためのスイッチングエッジを追従制御するための制御装置において、前記出力段(1)のスイッチングノード(12)における電圧を、事前に規定されている第1の基準値と比較するための第1の比較器(13)と、前記電圧が前記事前に規定されている第1の基準値に達すると、基準期間を出力する、前記第1の比較器(13)によって制御されるタイマ(16)と、前記電圧を、事前に規定されている第2の基準値と比較するための第2の比較器(22)と、前記第2の比較器(22)に接続されているデータ入力端、及び、前記タイマ(16)に接続されているクロック入力端を有している双安定マルチバイブレータ(21)と、が設けられており、前記クロック入力端と前記タイマ(16)との接続は、前記マルチバイブレータ(21)の出力端に、前記出力段(1)のための制御電流を減少又は増加させるためのカウント信号が発生するように行われている、ことを特徴とする、制御装置。

請求項7

前記カウント信号はカウンタ(24)に供給されており、前記カウンタ(24)に接続されているディジタル・アナログ変換器(26)は、前記カウンタ(24)のカウンタ出力に依存して、前記出力段(1)のための前記制御電流を減少又は増加させるように構成されている、請求項6に記載の制御装置。

請求項8

前記タイマ(16)は、電流源(18)及びコンデンサ(19)を有しており、前記電流源(18)及び/又は前記コンデンサ(19)はトリミング可能である、請求項6又は7に記載の制御装置。

請求項9

請求項6乃至8のいずれか一項に記載の制御装置を備えている出力段であって、前記制御電流によって動作させられるスイッチ(8)が設けられている、出力段。

請求項10

請求項6乃至8のいずれか一項に記載の制御装置(2a,2b)が二つ設けられており、一方は立上りエッジのためのものであり、他方は立下りエッジのためのものである、請求項9に記載の出力段。

技術分野

0001

本発明は、スイッチング型出力段のためのスイッチングエッジを制御するための方法、スイッチング型の出力段のためのスイッチングエッジを追従制御するための制御装置、並びに、制御装置を備えている出力段に関する。

背景技術

0002

出力段又は遮断器は、接続されている負荷オン若しくはオフするため、又は、エネルギをそれらの負荷に伝達するために、クロック制御式に動作することが多い。クロック制御の際にはスイッチングエッジが発生する。つまり、スイッチのオフ状態からオン状態への移行が行われる。スイッチングエッジを設定する際には、スイッチング中又はエッジが発生している間のスイッチにおける損失電力と、スイッチング過程が繰り返されることによる放射エミッションと、の間で妥協点見出すことが重要である。つまり、比較的大きい勾配du/dt(電圧の時間微分)、従って比較的短い持続時間を有するエッジというのは、損失が少ないエッジを意味し、その一方で、比較的小さい勾配du/dt、従って比較的長い持続時間を有するエッジというのは、高周波(HF)放射が少ないエッジを意味している。

0003

従って、多くの用途にとって、例えば技術的な公差、温度又は給電電圧に起因するスイッチングエッジの分散を小さく維持することは有利である。

0004

発明の開示
本発明に係る、スイッチング型の出力段のためのスイッチングエッジを制御するための方法は、基本的に、以下のステップを備えている:
−出力段のスイッチングノードにおける電圧を検出するステップ;
−電圧が事前に規定されている第1の基準値に達すると、基準期間を開始するステップ;
−基準期間の終了時に電圧が事前に規定されている第2の基準値に達している場合には、スイッチングエッジの勾配を減少させるステップ;
−基準期間の終了時に電圧が事前に規定されている第2の基準値に達していない場合には、スイッチングエッジの勾配を増加させるステップ。

0005

本発明に係る方法は非常に有利には、スイッチングエッジの分散又は偏差ロバストやり方で非常に小さく維持されることを実現する。これによって、一方では損失電力に関する条件、他方では高周波放出に関する条件を一定にすることができる。更に、本方法では、スイッチングエッジが基準期間を介して規定されるので、温度変化時又は耐用年数にわたるスイッチングエッジの変化は回避される。

0006

有利には、双安定マルチバイブレータが基準期間の終了時に、電圧と事前に規定されている第2の基準値との比較値引き継ぎカウント信号としてカウンタに引き渡すので、後段ディジタルアナログ変換器は、カウンタ出力に依存して、出力段のための制御電流を減少又は増加させる。このようなエッジのディジタル形式の制御は簡単に実現することができ、また広範な使用範囲を実現する。

0007

基準期間を、例えばディジタルインタフェースを介してプログラミングすることができ、このことは、本方法の広範な適合を可能にする。

0008

また、基準期間を出力段又はスイッチングレギュレータパラメータに依存して可変にしてもよい。例えば、スイッチングレギュレータが300kHzから2MHzの間の可変の周波数を有している場合には、相応にエッジが変化するので、それに応じて、基準期間はこの入力量に依存して、即ち周波数に依存して追従制御される。つまり、エッジは各動作状態について最適に制御されることが保証されている。

0009

立上りスイッチングエッジ及び立下りスイッチングエッジを相互に独立して制御することができる。これによって多様な用途への使用が実現される。

0010

本発明によれば、スイッチング型の出力段のためのスイッチングエッジを追従制御するための制御装置が提供され、この制御装置においては、出力段のスイッチングノードにおける電圧を事前に規定されている第1の基準値と比較するための第1の比較器と、電圧が事前に規定されている第1の基準値に達すると、基準期間を出力する、第1の比較器によって制御されるタイマと、電圧を事前に規定されている第2の基準値と比較するための第2の比較器と、第2の比較器に接続されているデータ入力端及びタイマに接続されているクロック入力端を有している双安定マルチバイブレータと、が設けられており、クロック入力端とタイマとの接続は、マルチバイブレータ出力端に、出力段のための制御電流を減少又は増加させるためのカウント信号が発生するように行われている。この制御装置についても、上記と同じ利点及び変更が該当する。

0011

本発明は、出力段の、また特にスイッチング型の出力段トランジスタのエッジを(ディジタル形式で)制御するための、簡単且つロバストな装置又は回路を含んでいる。本発明は、所定の電圧差を克服するためにスイッチングエッジが必要とする時間を、基準期間と比較すること、更にその基準期間に基づいた、出力段を制御するための駆動能力の変化と比較することを基礎としている。これによって、高いdu/dtに関する、即ち短い持続時間又は大きい勾配を有するスイッチングエッジに関する非常に迅速な制御が実現される。更に広範な電圧範囲を制御することができる。

0012

一つの特別な実施の形態においては、カウント信号がカウンタに供給されており、カウンタに接続されているディジタル・アナログ変換器は、カウンタのカウンタ出力に依存して、出力段のための制御電流を減少又は増加させるように構成されている。これは簡単且つロバストな実現形態である。

0013

タイマが電流源及びコンデンサを有していてもよく、その場合、電流源及び/又はコンデンサはトリミング可能である。このようにして、例えば、例えば15乃至30ナノ秒(ns)の時間に相当すると考えられるプロセス許容差補償調整することができるので、タイマを基準量にトリミングすることができる。

0014

本発明によれば、更に、出力段には、上述の制御装置と、制御電流によって動作させることができるスイッチと、が設けられる。スイッチは、有利には出力段トランジスタであってよい。この出力段についても、上記と同じ利点及び変更が該当する。

0015

有利には、上記において述べた二つの制御装置が設けられており、一方は立上りエッジ用の制御装置であり、他方は立下りエッジ用の制御装置である。これによって、スイッチングエッジの適合時又は調節時における更に大きい余地が許容される。

0016

本発明の有利な構成は従属請求項に記載されており、またそれらの構成を下記において説明する。

0017

本発明の複数の実施例を、添付の図面に基づき下記において詳細に説明する。

図面の簡単な説明

0018

エッジを追従制御するための本発明に係る回路のスイッチングチャートを示す。
図1に示した回路の信号経過も表されているタイミングチャートを示す。
立上りエッジと立下りエッジとを独立して追従制御するための本発明に係る回路の回路図を示す。

実施例

0019

図1には、スイッチング型の出力段1が示されており、この出力段1は、そのスイッチングエッジを追従制御するための制御装置2を備えている。スイッチング型の出力段1は、スイッチング入力端3を備えており、このスイッチング入力端3に、入力信号出力信号印加される。この信号は下側のミラー4に供給される。この下側のミラー4は、上側のミラー5を介して、基準電圧用端子6と接続されている。下側のミラー4の他方の側は電流源7と接続されており、この電流源7はスイッチング機能のための基本電流を供給する。ミラー又はこのドライバ回路の出力端は、スイッチングトランジスタ又は出力段トランジスタ8と接続されている。トランジスタ8は、入力電圧Vin用の給電ノード9と負荷10との間に配置されている。即ち、トランジスタ8は、いわゆるハイサイドスイッチである。トランジスタ8を負荷10とアースノード11との間に相応に配置することによって、出力段1又は制御装置2をローサイドスイッチとして形成することもできる。トランジスタ8と負荷10との間にはスイッチングノード12が設けられている。

0020

以下では、制御装置2又は制御回路について説明する。制御装置2を、独立したユニットとして、若しくは、出力段又はスイッチングレギュレータ1の構成要素として規定することができる。比較器13の二つの入力端は、下側基準電圧Vlowを提供する電圧源14及びスイッチングノード12と接続されている。図2に示したタイミングチャートに記載されているように、スイッチングノード12における立上りエッジ15が下側基準電圧14を超えると、比較器13の出力信号は論理値1から論理値0に切り替わる。

0021

比較器13の出力信号の降下によって、ここではアナログ形式で形成されているタイマ16の基準期間が開始される。タイマ16は、スイッチングトランジスタ17、電流源18並びにコンデンサ19から構成されている。電流源18及び/又はコンデンサ19を介して、基準期間の持続時間が調節される。図2には、コンデンサ19に印加される電圧が示されている。この電圧はシュミットトリガ20の入力端に印加される。シュミットトリガ20の出力は、所定の閾値電圧において0から1に切り替わる。

0022

シュミットトリガ20もまたタイマ16の構成要素であってよい。基準期間の長さ又は持続時間を、シュミットトリガ20を介して、正確に言えばシュミットトリガ20の閾値電圧を介して調節することもできる。択一的に、タイマ16をディジタル形式で実現することもできる。シュミットトリガ20の出力端は、フリップフロップ又は双安定マルチバイブレータ21のクロック入力端と接続されている。

0023

第2の比較器22はスイッチングノード12と接続されており、且つ、上側基準電圧Vhighを供給する電圧源23を介して、入力ノード9と接続されている。比較器22の出力信号は、図2に示されているように、スイッチングノード12における立上りエッジ15が上側電圧限界値23を超えると、論理値0から論理値1に切り替えられる。比較器22のこの出力信号は、双安定マルチバイブレータ21のデータ入力端に印加される。

0024

基準期間が終了すると、フリップフロップ21のクロック入力端では、図2の信号経過20において示されているように、正のクロックエッジが形成され、また図2において信号経過22として示されている比較器22の値は引き継がれる。スイッチングノード12におけるスイッチングエッジが上側限界電圧23を超えると、比較器22はハイ信号を供給し、それ以外の場合には、比較器22はロー信号を供給する。図2における立上りエッジ15の場合、この立上りは過度緩慢なので、比較器22の出力信号は依然として低いか又は論理値0を有している。換言すれば、スイッチングノード12における電圧は、基準期間の終了時に、事前に規定されている上側基準値23には未だなお達していない。これによって、フリップフロップ21の出力は、図2において信号経過21として示されているように、論理値1から論理値0に切り替えられる。

0025

フリップフロップ21は後段のアップダウンカウンタ24を制御する。フリップフロップ21がハイ信号を供給すると、即ち、スイッチングノード12における電圧が基準期間の終了前に閾値Vhighを超えた場合には、カウンタ24がカウントダウンされる。入力信号3はインバータ25を介してカウントパルスをカウンタ24に供給するので、カウンタ24においては、出力段1の1回のスイッチング過程につき一つのカウンタイベントしか行われない。ここでは、つまり立上りエッジ15では、フリップフロップ21がロー信号を供給するので、入力信号3の後続のスイッチング過程ではカウンタ24がカウントアップされる。これは図2においてnからn+1へと変化する信号経過24として表されている。

0026

カウンタ24のこの信号が、後段のディジタル・アナログ変換器26又は制御型の電流源に供給される。相応に、ディジタル・アナログ変換器26は、スイッチングトランジスタ8のためのゲート充電電流又はゲート放電電流を、後続のエッジに関して1ビット分だけ高めるので、その結果、後続のエッジはより高速立ち上がる。

0027

このために、制御型の電圧源26はスイッチングトランジスタ8のための総電流を有利には約20%から30%変化させる。メイン電流又は基本電流が電流源7から供給されるので、二つの電流が重畳されることによってスイッチングトランジスタ8のためのゲート電流が形成される。

0028

相応に、後続の立下りエッジ27、また後続の立上りエッジ28は、n+1のビット値によってより急峻なエッジになっている。立上りエッジ28においても、制御装置2は最初の立上りエッジ15と同様に動作するので、ここでは繰り返しの説明は省略する。しかしながら、エッジ15とは異なり、この立上りエッジ28は極めて高速に立ち上がるので、換言すれば、エッジ28の持続時間は極めて短いので、スイッチングノード12における電圧は、基準期間の終了前に既に上側の限界値Vhighを超えるので、その結果、比較器22の出力もフリップフロップ21の出力も論理値1となるか、又は上側の値に切り替えられる。その結果、カウンタ24はカウントダウンされ、これによって続いて、後続のエッジ、ここでは立下りエッジ29が再びビット値nを有するように形成される。

0029

従ってカウンタ24は振動状態において、1ビット分のカウントアップとカウントダウンを交互に繰り返す。更にエッジは最下位ビット(LSB)分変化する。カウンタ24は有利には、少なくとも3ビットカウンタとして形成されているので、エッジ勾配を制御するために8ステップを提供する。図1に示されている実施例においては、立上りエッジ15又は28が測定及び制御され、その結果が後続の立下りエッジ及び立上りエッジに引き継がれる。

0030

図3には、立上りエッジと立下りエッジとを相互に独立して制御することができる制御装置を備えている出力段1が示されている。このために、二つの制御装置2a及び2bが設けられている。制御装置2a及び2bは、図1に示した制御装置2に実質的に相当する。図1に示した制御装置2とは異なり、図3に示した制御装置2a及び2bには電流源7が統合されている。制御装置2aが制御装置2と同様に立上りエッジを制御する一方で、制御装置2bは制御装置2と同様に立下りエッジを制御する。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 京セラドキュメントソリューションズ株式会社の「 AD変換器」が 公開されました。( 2021/08/19)

    【課題】複数のアナログ入力信号を順次切替えて出力するアナログマルチプレクサーを備えたAD変換器において、信号切替え時のグリッジノイズの影響を極力排除したAD変換データを取得できるようにする。【解決手段... 詳細

  • 日本電産株式会社の「 駆動回路及び電源回路」が 公開されました。( 2021/08/12)

    【課題】ノイズ等によるゲート電圧の変動を抑制する。【解決手段】駆動回路1は、第1端子T1と、第2端子T2と、第3端子T3と、電圧出力装置9と、電圧保持回路5と、キャパシタ素子Cと、第3ダイオードD3と... 詳細

  • 三菱電機株式会社の「 半導体モジュール」が 公開されました。( 2021/08/10)

    【課題】トランジスタのアクティブゲートコントロールを回路規模を増大させることなく実現する半導体モジュールを提供する。【解決手段】第1の制御信号を第1のゲートに受けてスイッチング動作する第1の領域および... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ