図面 (/)

技術 半導体チップを相互接続するためのインタポーザを提供するための方法及び装置

出願人 コーニングインコーポレイテッド
発明者 チャパラヤ,サティシュチャンドラポラード,スコットクリストファー
出願日 2015年1月29日 (4年5ヶ月経過) 出願番号 2016-549259
公開日 2017年2月23日 (2年5ヶ月経過) 公開番号 2017-505998
状態 特許登録済
技術分野 半導体または固体装置の組立体 半導体または固体装置のマウント
主要キーワード 屈従性 めくら穴 縦積み構造 レーザダメージ 早期破壊 チップ密度 ガラス材料層 誘電破壊
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年2月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題・解決手段

半導体パッケージ内で1つ以上の半導体チップ有機基板相互接続するためのインタポーザのための方法及び装置が提供される。インタポーザは、表裏をなす第1及び第2の主表面を有し、第1の熱膨張係数(CTE1)を有する第1のガラス基板、表裏をなす第1及び第2の主表面を有し、第2の熱膨張係数(CTE2)を有する第2のガラス基板、並びに、第1のガラス基板と第2のガラス基板の間に配され、第1のガラス基板の第2の主表面を第2のガラス基板の第1の主表面に接合するためのインタフェースを有し、CTE1はCTE2より小さく、第1のガラス基板の第1の主表面は1つ以上の半導体チップを係合するためにはたらき、第2のガラス基板の第2の主表面は有機基板を係合するためにはたらく。

概要

背景

半導体実装技術は長年にわたり大きく進化してきた。非常に複雑な(したがって、与えられたパッケージにおいて一層高い機能及び性能を達成する)半導体回路を実装するための手法は、初期段階においては、パッケージ内の半導体チップの寸法を二次元で大きくすることであった。実際問題として、最終的には、電源及び信号の引き回しの複雑さ、消費電力問題、性能問題製造歩留問題、等に関して、設計が困難になるであろうから、際限なく二次元で横方向にチップを拡大することは誰にもできない。さらに、今のところ、共通の半導体ウエハ上での2つの異なる半導体製作プロセスの製造を妨げ、また当業者が利用できる回路設計選択肢も制限する、実用上の限界がある。

半導体チップの二次元拡大にともなう上記の問題が、三次元における、すなわち垂直方向に拡大することによる、拡大の方法の探求に当業者を向かわせた。半導体チップの垂直方向拡大への初期の手法に、単パッケージ内で1つのメモリチップを別のメモリチップの上に置くような、チップ縦積みがあった。これは確かに(横方向面積が固定されていれば)単チップパッケージに優る高いチップ密度を与えたが、電源及び性能問題、製造歩留問題、等を含む、チップ縦積みにともなう欠点及び実用上の限界がある。半導体実装における縦方向拡大への別の従来手法には、多くの個別のボールグリッドアレイ(BGA)パッケージが、それらの間で信号を引き回すための標準インタフェースを用いて、1つのパッケージが別のパッケージの上に(積重ね配置で)集成される、いわゆるパッケージオンパッケージ(PoP)技術があった。PoP技術でも高いチップ密度が得られるが、それぞれの半導体チップに個別のパッケージを用いることにより効率が悪い。

半導体実装における縦方向拡大へのまた別の手法に、単パッケージ内の2つ以上の半導体チップの相互接続シリコンインタポーザが用いられる、いわゆる2.5−D及び3−D集積化がある。インタポーザの主要な機能は、2つ以上の半導体チップが高い端子ピッチを用いることができ、半導体チップ自体を貫通するバイアの必要を回避できるような態様で、相互接続を提供することである。この手法は、半導体チップを通常の構成から裏返し、チップ基板を上に向け、チップ側を下に向ける工程を含む。チップには、シリコンインタポーザの上面の対応する端子に接続される、マイクロバンプ端子が(高いピッチで)設けられる。シリコンインタポーザの、反対側の、裏面は適する端子、通常は圧潰制御方式チップ接続(C4)接点によって(一般には有機の)パッケージ基板に接続される。インタポーザには、シリコンインタポーザの上側の半導体チップの端子からシリコンインタポーザの下側のパッケージ基板の端子への電気的接続がなされ得るように、スルーシリコンバイア(TSV)が設けられる。明らかに、そのような構成によって半導体チップの能動領域にTSVを必要とせずに別々の半導体チップの2.5−D集積化が可能になり、かなりの厄介な問題が避けられる。3−D集積化は、2つの半導体チップを縦方向に直接に接合し、次いでこの接合体を他の半導体チップとの接続のためにシリコンインタポーザに接続するために、TSVを有する少なくとも1つの半導体チップを含むことができる。

シリコンインタポーザは半導体チップの縦集積化の達成に有望で有用な技術であるが、従来のインタポーザ技術は、シリコンインタポーザと有機パッケージ基板の間の熱膨張係数(CTE)整合化を含む、縦積み構造にわたるCTEの不整合に関して特に、問題が無いわけではない。望ましくないCTE不整合は、半導体チップとシリコンインタポーザの間の相互接続における故障及び/またはシリコンインタポーザとパッケージ基板の間の相互接続における故障を生じさせ得る。

したがって、半導体チップを相互接続するためのインタポーザを提供するための新規な方法及び装置が技術において必要とされている。

概要

半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するためのインタポーザのための方法及び装置が提供される。インタポーザは、表裏をなす第1及び第2の主表面を有し、第1の熱膨張係数(CTE1)を有する第1のガラス基板、表裏をなす第1及び第2の主表面を有し、第2の熱膨張係数(CTE2)を有する第2のガラス基板、並びに、第1のガラス基板と第2のガラス基板の間に配され、第1のガラス基板の第2の主表面を第2のガラス基板の第1の主表面に接合するためのインタフェースを有し、CTE1はCTE2より小さく、第1のガラス基板の第1の主表面は1つ以上の半導体チップを係合するためにはたらき、第2のガラス基板の第2の主表面は有機基板を係合するためにはたらく。

目的

本開示は半導体チップを相互接続するためのインタポーザを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体パッケージ内で1つ以上の半導体チップ有機基板相互接続するためのインタポーザにおいて、前記インタポーザが、表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び前記第1のガラス基板と前記第2のガラス基板の間に配され、前記第1のガラス基板の前記第2の主表面を前記第2のガラス基板の前記第1の主表面に接合する、インタフェース、を有し、前記CTE1が前記CTE2より小さく、前記第1のガラス基板の前記第1の主表面が前記1つ以上の半導体チップを係合するためにはたらき、前記第2のガラス基板の前記第2の主表面が前記有機基板を係合するためにはたらく、ことを特徴とするインタポーザ。

請求項2

1≦CTE1(ppm/℃)≦10及び5≦CTE2(ppm/℃)≦15であり、さらに詳しくは、3≦CTE1(ppm/℃)≦5及び8≦CTE2(ppm/℃)≦10であることを特徴とする請求項1に記載のインタポーザ。

請求項3

前記インタフェースが、接着剤シリコン酸化物接合及び/または、前記第1のガラス基板及び前記第2のガラス基板の融解温度よりかなり低い融解温度を有する、ガラス材料の内の1つ以上で形成されることを特徴とする請求項1または2に記載のインタポーザ。

請求項4

表裏をなす第1及び第2の主表面を有する第3のガラス基板であって、第3の熱膨張係数(CTE3)を有する第3のガラス基板、をさらに有し、前記第1のガラス基板と前記第2のガラス基板は、前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に接合されるように、融着され、前記第2のガラス基板と前記第3のガラス基板は、前記第2のガラス基板の前記第2の主表面が前記第3のガラス基板の前記第1の主表面に接合されるように、融着され、前記第1のガラス基板の前記第1の主表面は前記1つ以上の半導体チップを係合するために適合され、前記第3のガラス基板の前記第2の主表面は前記有機基板を係合するために適合される、ことを特徴とする請求項1から3のいずれか1項に記載のインタポーザ。

請求項5

前記CTE1が前記CTE2より小さく、前記CTE3が前記CTE2より小さい、及び1≦CTE1(ppm/℃)≦10、5≦CTE2(ppm/℃)≦15及び1≦CTE3(ppm/℃)≦10、及び/または3≦CTE1(ppm/℃)≦5、8≦CTE2(ppm/℃)≦10及び3≦CTE3(ppm/℃)≦5、であることを特徴とする請求項4に記載のインタポーザ。

請求項6

前記CTE1が前記CTE2より小さく、前記CTE2が前記CTE3より小さい、及び1≦CTE1(ppm/℃)≦10、3≦CTE2(ppm/℃)≦12及び5≦CTE3(ppm/℃)≦15、及び/または3≦CTE1(ppm/℃)≦5、5≦CTE2(ppm/℃)≦8及び8≦CTE3(ppm/℃)≦10、であることを特徴とする請求項4に記載のインタポーザ。

請求項7

半導体パッケージを作製する方法において、少なくとも1つの半導体チップを提供する工程、有機基板を提供する工程、及び前記半導体チップと前記有機基板の間にインタポーザを配する工程、を含み、前記インタポーザが、(i)表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、(ii)表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び(iii)前記第1のガラス基板と前記第2のガラス基板の、前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に直接または間接に結合されるような、相互結合手段、を有し、前記CTE1が前記CTE2より小さく、前記第1のガラス基板の前記第1の主表面が前記少なくとも1つの半導体チップを直接または間接に係合し、前記第2のガラス基板の前記第2の主表面が前記有機基板を直接または間接に係合する、ことを特徴とする方法。

請求項8

1≦CTE1(ppm/℃)≦10及び5≦CTE2(ppm/℃)≦15、及び3≦CTE1(ppm/℃)≦5及び8≦CTE2(ppm/℃)≦10、の少なくとも一方であることを特徴とする請求項7に記載の方法。

請求項9

前記インタポーザが、表裏をなす第1及び第2の主表面を有する第3のガラス基板であって、第3の熱膨張係数(CTE3)を有する第3のガラス基板、をさらに有し、前記第1のガラス基板と前記第2のガラス基板は、前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に接合されるように、融着され、前記第2のガラス基板と前記第3のガラス基板は、前記第2のガラス基板の前記第2の主表面が前記第3のガラス基板の前記第1の主表面に接合されるように、融着され、前記第1のガラス基板の前記第1の主表面は前記少なくとも1つの半導体チップを直接または間接に係合し、前記第3のガラス基板の前記第2の主表面は前記有機基板を直接または間接に係合する、ことを特徴とする請求項7に記載の方法。

請求項10

前記CTE1が前記CTE2より小さく、前記CTE3が前記CTE2より小さい、及び1≦CTE1(ppm/℃)≦10、5≦CTE2(ppm/℃)≦15及び1≦CTE3(ppm/℃)≦10、及び/または3≦CTE1(ppm/℃)≦5、8≦CTE2(ppm/℃)≦10及び3≦CTE3(ppm/℃)≦5、であることを特徴とする請求項9に記載の方法。

関連出願の説明

0001

本出願は2014年1月31日に出願された米国仮特許出願第61/934366号の米国特許法第119条の下の優先権の恩典を主張する。本出願は上記仮特許出願の明細書の内容に依存し、上記仮特許出願の明細書の内容はその全体が参照として本明細書に含められる。

技術分野

0002

本開示は半導体チップ相互接続するためのインタポーザを提供するための方法及び装置に関する。

背景技術

0003

半導体実装技術は長年にわたり大きく進化してきた。非常に複雑な(したがって、与えられたパッケージにおいて一層高い機能及び性能を達成する)半導体回路を実装するための手法は、初期段階においては、パッケージ内の半導体チップの寸法を二次元で大きくすることであった。実際問題として、最終的には、電源及び信号の引き回しの複雑さ、消費電力問題、性能問題製造歩留問題、等に関して、設計が困難になるであろうから、際限なく二次元で横方向にチップを拡大することは誰にもできない。さらに、今のところ、共通の半導体ウエハ上での2つの異なる半導体製作プロセスの製造を妨げ、また当業者が利用できる回路設計選択肢も制限する、実用上の限界がある。

0004

半導体チップの二次元拡大にともなう上記の問題が、三次元における、すなわち垂直方向に拡大することによる、拡大の方法の探求に当業者を向かわせた。半導体チップの垂直方向拡大への初期の手法に、単パッケージ内で1つのメモリチップを別のメモリチップの上に置くような、チップ縦積みがあった。これは確かに(横方向面積が固定されていれば)単チップパッケージに優る高いチップ密度を与えたが、電源及び性能問題、製造歩留問題、等を含む、チップ縦積みにともなう欠点及び実用上の限界がある。半導体実装における縦方向拡大への別の従来手法には、多くの個別のボールグリッドアレイ(BGA)パッケージが、それらの間で信号を引き回すための標準インタフェースを用いて、1つのパッケージが別のパッケージの上に(積重ね配置で)集成される、いわゆるパッケージオンパッケージ(PoP)技術があった。PoP技術でも高いチップ密度が得られるが、それぞれの半導体チップに個別のパッケージを用いることにより効率が悪い。

0005

半導体実装における縦方向拡大へのまた別の手法に、単パッケージ内の2つ以上の半導体チップの相互接続にシリコンインタポーザが用いられる、いわゆる2.5−D及び3−D集積化がある。インタポーザの主要な機能は、2つ以上の半導体チップが高い端子ピッチを用いることができ、半導体チップ自体を貫通するバイアの必要を回避できるような態様で、相互接続を提供することである。この手法は、半導体チップを通常の構成から裏返し、チップ基板を上に向け、チップ側を下に向ける工程を含む。チップには、シリコンインタポーザの上面の対応する端子に接続される、マイクロバンプ端子が(高いピッチで)設けられる。シリコンインタポーザの、反対側の、裏面は適する端子、通常は圧潰制御方式チップ接続(C4)接点によって(一般には有機の)パッケージ基板に接続される。インタポーザには、シリコンインタポーザの上側の半導体チップの端子からシリコンインタポーザの下側のパッケージ基板の端子への電気的接続がなされ得るように、スルーシリコンバイア(TSV)が設けられる。明らかに、そのような構成によって半導体チップの能動領域にTSVを必要とせずに別々の半導体チップの2.5−D集積化が可能になり、かなりの厄介な問題が避けられる。3−D集積化は、2つの半導体チップを縦方向に直接に接合し、次いでこの接合体を他の半導体チップとの接続のためにシリコンインタポーザに接続するために、TSVを有する少なくとも1つの半導体チップを含むことができる。

0006

シリコンインタポーザは半導体チップの縦集積化の達成に有望で有用な技術であるが、従来のインタポーザ技術は、シリコンインタポーザと有機パッケージ基板の間の熱膨張係数(CTE)整合化を含む、縦積み構造にわたるCTEの不整合に関して特に、問題が無いわけではない。望ましくないCTE不整合は、半導体チップとシリコンインタポーザの間の相互接続における故障及び/またはシリコンインタポーザとパッケージ基板の間の相互接続における故障を生じさせ得る。

0007

したがって、半導体チップを相互接続するためのインタポーザを提供するための新規な方法及び装置が技術において必要とされている。

課題を解決するための手段

0008

ガラスで形成されたインタポーザを用いることにより、インタポーザの弾性率及びCTEにおける相当な程度の設計自由度を達成するための機構設計者に与えられる、半導体チップの縦集積化における相当な利点が達成され得ることが見いだされた。設計におけるこれらの自由度は、CTE不整合を減じ、パッケージ全体の信頼性及び耐久性を高める態様でインタポーザを設計するために用いられ得る。

0009

本開示の実施形態の1つ以上の態様にしたがえば、方法及び装置は、半導体パッケージにおいて1つ以上の半導体チップを有機基板と相互接続するためのインタポーザを提供する。インタポーザは、
表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、
表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び
第1のガラス基板と第2のガラス基板の間に配されて、第1のガラス基板の第2の主表面を第2のガラス基板の第1の主表面に接合している、インタフェース
を有することができる。例として、CTE1をCTE2より小さくすることができ、第1のガラス基板の第1の主表面は1つ以上の半導体チップを係合するためにはたらき、第2のガラス基板の第2の主表面は有機基板を係合するためにはたらく。

0010

インタフェースは、(UV硬化性エポキシのような)接着剤、(シリコン酸化物接合のような)酸化物接合及び、第1及び第2のガラス基板の融解温度よりかなり低い融解温度を有する、中間ガラス材料の内の1つ以上で形成することができる。

0011

1つ以上の別の実施形態において、インタポーザは、
表裏をなす第1及び第2の主表面を有する第3のガラス基板であって、第3の熱膨張係数(CTE3)を有する第3のガラス基板、
をさらに有し、
第2のガラス基板と第3のガラス基板は第2のガラス基板の第2の主表面が第3のガラス基板の第1の主表面に接合されるように融着される。

0012

第1のガラス基板の第1の主表面が1つ以上の半導体チップを係合するために適合され、第3のガラス基板の第2の主表面が有機基板を係合するために適合されるとすれば、それぞれのCTEは以下の関係:
CTE1がCTE2より小さく、CTE3がCTE2より小さい、
したがうことができる。あるいは、それぞれのCTEは以下の関係:
CTE1がCTE2より小さく、CTE2がCTE3より小さい、
にしたがうことができる。

0013

その他の態様、特徴及び利点は、当業者には、添付図面とともになされる本発明の説明から明らかであろう。

0014

例証の目的のため、1つ以上の実施形態が図面に示されるが、本明細書に開示され、説明される実施形態が、図示される正確な構成及び手段に限定されないことは理解される。

図面の簡単な説明

0015

図1は、2.5−D集積化のいくつかの特徴を簡略に示し、新規な特徴を有するインタポーザを含む、縦集積化構造を示す。
図2は、3−D集積化のいくつかの特徴を簡略に示し、新規な特徴を有するインタポーザを含む、縦集積化構造を示す。
図3は本開示の実施形態の実施に用いることができる多層インタポーザの一例を示す。
図4は本開示の実施形態の実施に用いることができる多層インタポーザの別の例を示す。
図5は本開示の実施形態の実施に用いることができる多層インタポーザのまた別の例を示す。
図6は本開示の実施形態の実施に用いることができる多層インタポーザのまた別の例を示す。
図7は本開示の実施形態の実施に用いることができる多層インタポーザのまた別の例を示す。

実施例

0016

本明細書に開示される様々な実施形態は、半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するための、ガラスで形成されたインタポーザを提供するための方法及び装置に向けられる。

0017

2.5−D集積化の、従来技術ではこれまで見られなかった新規な特徴を含む、いくつかの特徴を簡略に示す、図1を参照すれば、縦集積化構造100が示される。詳しくは、構造100は、インタポーザ102を介して有機パッケージ基板20に接続機構30-1、30-2、30-3で接合された、複数の半導体チップ10-1、10-2を有する。構造100は、その内部への素子の適するレベル封入を提供するハウジング40をさらに有することができる。技術上既知であるように、構造100はプリント回路基板(PCB、図示せず)に、パッケージ基板20を接続機構30-4によってPCBに接続することで、接続することができる。接続機構30-1、30-2、30-3、30-4の考えられる実施形態の中ではとりわけ、ハンダ接合技術を用いるボールグリッドアレイが用いられるが、スルーホール技術、別の表面実装技術チップキャリア技術、ピングリッドアレイ、等のような、他の既知の電気的相互接続技術も用いることができる。

0018

半導体チップ10-1、10-2は、技術上既知であるように、メモリ回路ロジック回路マイクロプロセッサ回路デジタル回路アナログ回路、等を有することができる。図示される例において、半導体チップ10-1、10-2はインタポーザ102の第1の主表面104上に互いに対して横方向に配されている。それぞれの接続機構30-1、30-2はそれぞれの半導体チップ10-1、10-2からインタポーザ102への相互接続を提供する。簡潔さ及び簡明さのためにいくつかの要素は示されていないが、インタポーザ102は、それぞれの半導体チップ10-1、10-2の接続機構30-1、30-2とパッケージ基板20の間の電気的相互接続を容易にするための、複数の金属配線層、バイア50-1、デカップリングコンデンサ及びその他の要素を有することができる。インタポーザ102の、第1の主表面104と表裏をなす、第2の主表面106は接続機構30-3でパッケージ基板20に接続される。要素の中でもとりわけ、インタポーザ102を貫通するバイア50-1は接続機構30-1、30-2から接続機構30-3への相互接続を容易にする。本説明において後にさらに詳細に論じられるであろうように、インタポーザ102の特定の材料及び実施形態が重要である。

0019

パッケージ基板20も、インタポーザ102の接続機構30-3のプリント回路基板への相互接続を完成するため、1つ以上の金属層、バイア50-2、等を有することができる。パッケージ基板20は、普通に入手できるエポキシベース材料、樹脂ベース材料、等のような、有機材料で形成することができる。

0020

図2は、3−D集積化の、同じくインタポーザ102の新規な特徴を含む、いくつかの特徴を有する別の縦集積化構造100-1を示す。この例において、それぞれの半導体チップ10-1、10-2は上下に重ねて配され、2つのチップの内の一方はインタポーザ102の第1の主表面に接続されている。必要に応じる別の第3の半導体チップ10-3をインタポーザ102の下側に配することができ、インタポーザ102の第2の主表面106上の適する端子に電気的に接続することができる。

0021

広範な態様において、インタポーザ102は−従来のシリコン材料ではなく−どちらかといえばこれまで活用されていなかった材料、すなわちガラスで形成される。例えば、インタポーザは、石英、ガラス、ガラス−セラミック酸化物ガラスイオン交換ガラス、その他のタイプのガラス及びこれらの組合せを含むことができる。適するガラス材料またはガラス−セラミック材料は、ソーダ石灰ガラス(SiO2、Na2O、CaO、等)、金属合金ガラス、イオン性溶融ガラス、等のような、適するガラス組成を有することができる。いくつかの用途において、インタポーザ102は、コーニング社(Corning Incorporated)から入手できるコーニングGorilla(登録商標)ガラスのような、化学強化(イオン交換)によって強度が高められた、通常のガラスで形成される、非常に高強度のガラスを含むことができる。そのようなガラスはアルカリアルミノケイ酸ガラスまたはアルカリアルミノホウケイ酸ガラスで形成することができる。

0022

インタポーザ102を実施するための材料の選択において考慮されたガラスの顕著な特性がある。これらの特性には、(1)(例えば、5GHzにおいて約0.0058の)低誘電正接、(2)(例えば、1〜10GHzにおいて約5.1の)優れた誘電定数、(3)(例えば、1×1017Ω/□の)高い面積抵抗率、(4)優れた化学的耐性、(5)優れた誘電破壊強度、(6)広い範囲の利用できる厚さ、(7)優れた均質性及び等方性、(8)工業用途における確立された実績、(9)正確なめくら穴及び正確な貫通孔を導入可能、(10)高い寸法安定性、(11)高い表面清浄性、(12)極めて費用効果の高い材料及び高い入手可能性及び(13)導電性陽極フィラメント(CAF)故障に寄与しない、がある。

0023

上記の特性に加えて、インタポーザ102がガラスで形成されると、半導体チップ10の縦集積化において重要な利点が達成され得ることが見いだされた。詳しくは、CTE不整合を減じ、パッケージ100の全体の信頼性及び耐久性を高める態様で素子を設計するために用いることができる、少なくともインタポーザ102のCTEにおける相当な程度の設計自由度を達成するための機構が設計者に与えられる。このフレキシビリティは、縦集積化パッケージにおけるCTE不整合の問題は些細ではないから、本明細書に開示される実施形態の文脈において極めて有利である。実際、半導体チップ(例えば、シリコンチップ)10-1、10-2、10-3のCTEは2〜3ppm/℃程度であるが、有機パッケージ基板20のCTEは約15〜20ppm/℃である。一方で、インタポーザのCTEが半導体チップ10-1、10-2、10-3のCTEに近ければ、インタポーザ102とパッケージ基板20の間の接続機構30-3には過度ストレス及び早期破壊の危険があり得る。他方で、インタポーザ102のCTEが有機パッケージ20のCTEに近ければ、半導体チップ10-1、10-2とインタポーザ102の間の接続機構30-1、30-2の完璧性に破壊の危険があり得る。

0024

しかし、本開示の実施形態にしたがえば、ガラスインタポーザ102は、積重ねスタックのいずれのレベルにおけるCTE整合化問題にも対処し、よって構造100の全体の信頼性を高める。図3〜7を参照すれば、インタポーザ102の実施形態は、積層構造に、それぞれの層が異なるCTE及び/または厚さを有することができる、少なくとも2つのガラス材料層を用い、性能特性が改善されている複合インタポーザ102をもたらす。特に、複合インタポーザ102はインタポーザ102の厚さ方向でCTEの段階的変化を提供することができ、この結果、CTE不整合問題を抑え、構造100の信頼性及び組立歩留を高める、半導体チップ10-1、10-2と有機パッケージ基板の間のひずみの緩衝が得られる。

0025

図3を参照すれば、一実施形態のインタポーザ102-1は、第1のガラス基板110-1、第2のガラス基板110-2及び、第1のガラス基板110-1と第2のガラス基板110-2の間に配された、インタフェース112-1を有する。第1のガラス基板110-1は表裏をなす第1の主表面114-1及び第2の主表面114-2を有し、第2のガラス基板110-2も表裏をなす第1の主表面116-1及び第2の主表面116-2を有する。インタフェース112-1は第1のガラス基板110-1と第2のガラス基板110-2の間に、第1のガラス基板110-1の第2の主表面114-2が第2のガラス基板110-2の第1の主表面116-1に接合されるような態様で、配される。この実施形態には2つの層110-1、110-2しか示されていないが、追加のインタフェース112を介して別の層110を追加することで別の実施形態が得られ得ることは当然である。

0026

図3の実施形態の場合、インタフェース112-1は、UV硬化性接着剤、UV硬化性エポキシ、硬化性樹脂ベース接着剤、等のような、屈従性接着剤で形成することができる。製造要件に関して、接着インタフェース112-1の厚さは、10〜20μm程度のように、可能な限り薄くすべきである。層110-1、110-2がインタフェース112-1によって相互に結合されると、レーザまたはCNCコンピュータ数値制御穿孔レーザダメージアンドエッチ(LDE)のような、既知の方法のいずれかを用いて貫通孔を導入することができる。

0027

図3のインタポーザ102-1の別の特徴には、第1のガラス基板110-1が第1の熱膨張係数(CTE1)を有し、第2のガラス基板110-2が第2の熱膨張係数(CTE2)を有し、CTE1がCTE2と異なるということがある。例えば、第1のガラス基板110-1の第1の主表面114-1が1つ以上の半導体チップ10-1、10-2を係合するためにはたらき、第2のガラス基板110-2の第2の主表面116-2が有機パッケージ基板102を係合するためにはたらく場合に、CTE1はCTE2より小さい。例えば、1つ以上の実施形態は以下の関係:
1≦CTE1(ppm/℃)≦10及び5≦CTE2(ppm/℃)≦15
にしたがうことができる。さらに、またはあるいは、1つ以上の実施形態は以下の関係:
3≦CTE1(ppm/℃)≦5及び8≦CTE2(ppm/℃)≦10
にしたがうことができる。

0028

図4を参照すれば、別の実施形態のインタポーザ102-2は、第1のガラス基板110-1及び第2のガラス基板110-2のような、図3のインタポーザ102-1の同じ要素のいくつかを用いることができる。しかし、図4の実施形態は異なるインタフェース112-2、すなわち、シリコン−酸化物接合のような、酸化物接合を用いる。インタフェース112-2は、インタフェース112-1とタイプが異なるにもかかわらず、それでも、第1のガラス基板110-1と第2のガラス基板110-2の間に、第1のガラス基板110-1の第2の主表面114-2が第2のガラス基板110-2の第1の主表面116-1に接合されるような態様で、配される(図4では表面の参照識別子のいくつかが簡明さのために省略されている)。

0029

図4のインタポーザ102-2は、第1のガラス基板110-1のCTE1特性及び第2のガラス基板110-2のCTE2特性に関して、インタポーザ102-1と同様の特徴も有することができる。

0030

インタポーザ102-2の製造に関して、第1のガラス基板110-1及び第2のガラス基板110-2はそれぞれ洗浄され、温度(例えば室温)及び圧力(例えば、比較的高い圧力)の印加のような、適する酸化物増進プロセスを用いて接合させることができる。これによりシリコンと酸素の間の化学結合が開始される。その後、この構造は、ヒドロキシル結合を除去するため、約400℃以上のような高温に加熱される。得られる、ほとんどのガラス構造骨格鎖である、シリコン−酸素接合は別途接着コンポーネントの必要を排除する。層110-1、110-2がインタフェース112-2によって相互に結合されると、穿孔、レーザダメージアンドエッチ(LDE)のような、既知の方法のいずれかを用いて貫通孔を導入することができる。

0031

図5を参照すれば、また別の実施形態のインタポーザ102-3は他のインタポーザ102-1及び102-2の同じ要素のいくつかを用いることができる。例えば、インタポーザ102-3は同じく第1のガラス基板110-1及び第2のガラス基板110-2を用いることができる。しかし、図5の実施形態はまた異なるインタフェース112-3、すなわち、第1のガラス基板110-1及び第2のガラス基板110-2の融解温度よりかなり低い融解温度を有するガラス材料のような、中間ガラス材料を用いる。他の実施形態と同様に、インタフェース112-3は第1のガラス基板110-1と第2のガラス基板110-2の間に、第1のガラス基板110-1の第2の主表面114-2が第2のガラス基板110-2の第1の主表面116-1に接合されるような態様で、配される(図5でも表面の参照識別子のいくつかは簡明さのために省略されている)。

0032

図5のインタポーザ102-3は、第1のガラス基板110-1のCTE1特性及び第2のガラス基板110-2のCTE2特性に関して、他のインタポーザ102-1、102-2と同様の特徴も有することができる。

0033

インタポーザ102-3の製造に関して、第1のガラス基板110-1及び第2のガラス基板110-2はそれぞれ洗浄され、インタフェース112-3の中間ガラス材料を間にして配置される。次に、中間層ガラス材料はその少なくともいくつかの領域が融解するに十分な程度に加熱される。例として、中間ガラス材料を融解させ、よって第1のガラス基板110-1と第2のガラス基板110-2を結合させるためにレーザを用いることができる。この場合も、層110-1、110-2がインタフェース112-3によって相互に結合されると、レーザまたはCNC穿孔のような、既知の方法のいずれかを用いて貫通孔を導入することができる。

0034

図6及び7を参照すれば、上述したように、追加のインタフェース112-4を介して少なくとも1つの別の層110-3を追加することによって別の実施形態を得ることができる。図6及び7の実施形態において、インタポーザ102-4及び102-5はそれぞれ3つのガラス層:表裏をなす第1及び第2の主表面を有する第1のガラス基板110-1、表裏をなす第1及び第2の主表面を有する第2のガラス基板110-2並びに表裏をなす第1及び第2の主表面を有する第3のガラス基板110-3を用いる。第1のガラス基板110-1と第2のガラス基板110-2は、第1のガラス基板110-1の第2の主表面が第2のガラス基板110-2の第1の主表面に接合されるように、融着される。融着は、インタフェース112の1つ以上のような、本明細書に開示または提案される手法のいずれかを用いて達成することができる。第2のガラス基板110-2と第3のガラス基板110-3も、第2のガラス基板110-2の第2の主表面が第3のガラス基板110-3の第1の主表面に接合されるように、融着される。同じく、第2のガラス基板110-2と第3のガラス基板110-3の間の融着は、インタフェース112の1つ以上のような、本明細書に開示または提案される手法のいずれかを用いて達成することができる。

0035

第1のガラス基板110-1は第1の熱膨張係数(CTE1)を有し、第2のガラス基板110-2は第2の熱膨張係数(CTE2)を有し、第3のガラス基板110-3は第3の熱膨張係数(CTE3)を有する。CTE1、CTE2及びCTE3の内の少なくとも2つは異なり、あるいはCTEの全てが異なり得る。具体的な例を提供するため、インタポーザ102-4及び102-5のそれぞれは以下の構成:
第1のガラス基板110-1の第1の主表面(図示されるように上面)は1つ以上の半導体チップ10-1、10-2を係合するために適合される、及び
第3のガラス基板110-3の第2の主表面(図示されるように下面)は有機パッケージ基板20を係合するために適合される、
で用いられると想定される。

0036

図6に示される特定の実施形態については、一態様において、CTE1をCTE2より小さくすることができ、CTE3をCTE2より小さくすることができる。言い換えれば、中間の、第2のガラス基板110-2のCTE2は他のCTEに比較して最も高くすることができる。例えば、1つ以上の実施形態において、CTEは以下の関係:
1≦CTE1(ppm/℃)≦10、5≦CTE2(ppm/℃)≦15、及び
1≦CTE3(ppm/℃)≦10、
にしたがうことができる。あるいは、1つ以上の実施形態において、CTEは以下の関係:
3≦CTE1(ppm/℃)≦5、8≦CTE2(ppm/℃)≦10、及び
3≦CTE3(ppm/℃)≦5、
にしたがうことができる。

0037

図7に示される特定の実施形態については、一態様において、CTE1をCTE2より小さくすることができ、CTE2をCTE3より小さくすることができる。言い換えれば、第1のガラス基板110-1から、第2のガラス基板110-2に、次いで第3のガラス基板110-3への、CTEの段階的な、増分変化があり得る。例えば、1つ以上の実施形態において、CTEは以下の関係:
1≦CTE1(ppm/℃)≦10、3≦CTE2(ppm/℃)≦12、及び
5≦CTE3(ppm/℃)≦15、
にしたがうことができる。あるいは、1つ以上の実施形態において、CTEは以下の関係:
3≦CTE1(ppm/℃)≦5、5≦CTE2(ppm/℃)≦8、及び
8≦CTE3(ppm/℃)≦10、
にしたがうことができる。

0038

図3〜7の説明で示唆されるように(ただし必要ではないが)、第1、第2及び第3のガラス基板110のそれぞれの厚さは同じとすることができ、あるいは程度の差はあれ異ならせることができる。ほとんどの場合、ガラス基板110の厚さはある範囲内に入るであろう。例えば、考えられる厚さ範囲には約50μmと700μmの間がある。しかし、本明細書に開示される2層構造または3層構造における層110のそれぞれの厚さは、総厚要件が満たされ、同時に、インタポーザの反りが最小限に抑えられるように、調節され得ることに注意されたい。設計目標が主として多層構造の反りを減じることであれば、最小限の反りを達成するために厚さ及びCTEのいずれをも調節することができる。重要な目的は半導体チップと第1のガラス層の間の密なCTE整合及び有機基板と第2のガラス層の間の密なCTE整合を得ることである。

0039

特定の実施形態を参照して本発明の開示を説明したが、これらの実施形態が本発明の実施形態の原理及び応用の例証に過ぎないことは当然である。したがって、例証実施形態に数多くの改変がなされ得ること及び本出願の精神及び範囲を逸脱することなく他の構成が案出され得ることは当然である。

0040

以下、本発明の好ましい実施形態を項分け記載する。

0041

実施形態1
半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するためのインタポーザにおいて、前記インタポーザが、
表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、
表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び
前記第1のガラス基板と前記第2のガラス基板の間に配され、前記第1のガラス基板の前記第2の主表面を前記第2のガラス基板の前記第1の主表面に接合する、インタフェース、
を有し、
前記CTE1が前記CTE2より小さく、前記第1のガラス基板の前記第1の主表面が前記1つ以上の半導体チップを係合するためにはたらき、前記第2のガラス基板の前記第2の主表面が前記有機基板を係合するためにはたらく、
インタポーザ。

0042

実施形態2
1≦CTE1(ppm/℃)≦10及び5≦CTE2(ppm/℃)≦15である、実施形態1に記載のインタポーザ。

0043

実施形態3
3≦CTE1(ppm/℃)≦5及び8≦CTE2(ppm/℃)≦10である、実施形態1に記載のインタポーザ。

0044

実施形態4
前記インタフェースが接着剤で形成される、実施形態1から3のいずれかに記載のインタポーザ。

0045

実施形態5
前記インタフェースがシリコン−酸化物接合で形成される、実施形態1から3のいずれかに記載のインタポーザ。

0046

実施形態6
前記インタフェースが前記第1のガラス基板及び前記第2のガラス基板の融解温度よりかなり低い融解温度を有するガラス材料で形成される、実施形態1から5のいずれかに記載のインタポーザ。

0047

実施形態7
半導体パッケージ内で1つ以上の半導体チップを有機基板と相互接続するためのインタポーザにおいて、前記インタポーザが、
表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、
表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び
表裏をなす第1及び第2の主表面を有する第3のガラス基板、前記第3のガラス基板は第3の熱膨張係数(CTE3)を有する、
を有し、
前記第1のガラス基板と前記第2のガラス基板は、前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に接合されるように、融着され、
前記第2のガラス基板と前記第3のガラス基板は、前記第2のガラス基板の前記第2の主表面が前記第3のガラス基板の前記第1の主表面に接合されるように、融着され、
前記第1のガラス基板の前記第1の主表面は前記1つ以上の半導体チップを係合するためにはたらき、前記第3のガラス基板の前記第2の主表面は前記有機基板を係合するためにはたらく、
インタポーザ。

0048

実施形態8
前記CTE1が前記CTE2より小さく、前記CTE3が前記CTE2より小さい、実施形態7に記載のインタポーザ。

0049

実施形態9
1≦CTE1(ppm/℃)≦10、5≦CTE2(ppm/℃)≦15、及び1≦CTE3(ppm/℃)≦10である、実施形態8に記載のインタポーザ。

0050

実施形態10
3≦CTE1(ppm/℃)≦5、8≦CTE2(ppm/℃)≦10、及び3≦CTE3(ppm/℃)≦5である、実施形態8に記載のインタポーザ。

0051

実施形態11
前記CTE1が前記CTE2より小さく、前記CTE2が前記CTE3より小さい、実施形態7に記載のインタポーザ。

0052

実施形態12
1≦CTE1(ppm/℃)≦10、3≦CTE2(ppm/℃)≦12、及び5≦CTE3(ppm/℃)≦15である、実施形態11に記載のインタポーザ。

0053

実施形態13
3≦CTE1(ppm/℃)≦5、5≦CTE2(ppm/℃)≦8、及び8≦CTE3(ppm/℃)≦10である、実施形態11に記載のインタポーザ。

0054

実施形態14
半導体パッケージを作製する方法において、
少なくとも1つの半導体チップを提供する工程、
有機基板を提供する工程、及び
前記半導体チップと前記有機基板の間にインタポーザを配する工程、
を含み、
前記インタポーザが、
(i)表裏をなす第1及び第2の主表面を有する第1のガラス基板であって、第1の熱膨張係数(CTE1)を有する第1のガラス基板、
(ii)表裏をなす第1及び第2の主表面を有する第2のガラス基板であって、第2の熱膨張係数(CTE2)を有する第2のガラス基板、及び
(iii)前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に直接または間接に結合されるような、前記第1のガラス基板と前記第2のガラス基板の相互結合手段、
を有し、
前記CTE1が前記CTE2より小さく、
前記第1のガラス基板の前記第1の主表面が前記少なくとも1つの半導体チップを直接または間接に係合し、
前記第2のガラス基板の前記第2の主表面が前記有機基板を直接または間接に係合する、
方法。

0055

実施形態15
1≦CTE1(ppm/℃)≦10及び5≦CTE2(ppm/℃)≦15、及び
3≦CTE1(ppm/℃)≦5及び8≦CTE2(ppm/℃)≦10、
の少なくとも一方である、実施形態14に記載の方法。

0056

実施形態16
前記インタポーザが、
表裏をなす第1及び第2の主表面を有する第3のガラス基板であって、第3の熱膨張係数(CTE3)を有する第3のガラス基板、
をさらに有し、
前記第1のガラス基板と前記第2のガラス基板は、前記第1のガラス基板の前記第2の主表面が前記第2のガラス基板の前記第1の主表面に接合されるように、融着され、
前記第2のガラス基板と前記第3のガラス基板は、前記第2のガラス基板の前記第2の主表面が前記第3のガラス基板の前記第1の主表面に接合されるように、融着され、
前記第1のガラス基板の前記第1の主表面は前記少なくとも1つの半導体チップを直接または間接に係合し、
前記第3のガラス基板の前記第2の主表面は前記有機基板を直接または間接に係合する、
実施形態14または15に記載の方法。

0057

実施形態17
前記CTE1が前記CTE2より小さく、前記CTE3が前記CTE2より小さい、実施形態16に記載の方法。

0058

実施形態18
1≦CTE1(ppm/℃)≦10、5≦CTE2(ppm/℃)≦15及び1≦CTE3(ppm/℃)≦10、及び
3≦CTE1(ppm/℃)≦5、8≦CTE2(ppm/℃)≦10及び3≦CTE3(ppm/℃)≦5
の少なくとも一方である、実施形態17に記載の方法。

0059

実施形態19
前記CTE1が前記CTE2より小さく、前記CTE2が前記CTE3より小さい、実施形態16に記載の方法。

0060

実施形態20
1≦CTE1(ppm/℃)≦10、3≦CTE2(ppm/℃)≦12
及び5≦CTE3(ppm/℃)≦15、及び
3≦CTE1(ppm/℃)≦5、5≦CTE2(ppm/℃)≦8及び8≦CTE3(ppm/℃)≦10
の少なくとも一方である、実施形態19に記載の方法。

0061

10-1,10-2,10-3半導体チップ
20有機パッケージ基板
30-1,30-2,30-3,30-4接続機構
40ハウジング
50-1,50-2バイア
100,100-1 縦集積化構造
102,102-1,102-2,102-3,102-4,102-5インタポーザ
104,106 インタポーザの主表面
110,110-1,110-2,110-3ガラス基板
112,112-1,112-2,112-3インタフェース
114-1,114-2,116-1,116-2 ガラス基板の主表面

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 有限会社ナプラの「 柱状導体構造」が 公開されました。( 2019/05/23)

    【課題】シールド性、導電性、耐熱性に優れた柱状導体構造を提供する。【解決手段】基板100の厚み方向に設けられた貫通孔102内に導体を充填した柱状導体構造Aであって、柱状導体構造Aは、貫通孔102の壁面... 詳細

  • 三菱電機株式会社の「 半導体パワーモジュール」が 公開されました。( 2019/05/23)

    【課題】1つの温度検出素子で、複数の半導体素子の破壊に係る過昇温防止を実現した半導体パワーモジュールを得ること。【解決手段】絶縁基板と、絶縁基板の一の面にそれぞれダイボンド材を介して配設された複数の半... 詳細

  • 三菱電機株式会社の「 電力用半導体装置」が 公開されました。( 2019/05/23)

    【課題】インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。【解決手段】電力用半導体装置1は、リードフレーム2のインナーリード6が接合さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ