図面 (/)

技術 フィルタおよびマルチプレクサ

出願人 太陽誘電株式会社
発明者 西原時弘入枝泰成
出願日 2016年6月22日 (3年8ヶ月経過) 出願番号 2016-123980
公開日 2017年12月28日 (2年2ヶ月経過) 公開番号 2017-228946
状態 特許登録済
技術分野 圧電・機械振動子,遅延・フィルタ回路
主要キーワード 各静電容量値 受信パッド 単峰特性 共通パッド シミュレーション値 高周波信号用 反共振点 共振領域
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

小型化でかつ2次高調波を抑制すること。

解決手段

入力端子Tinと出力端子Toutとの間に直列に接続され、共振周波数frxが通過帯域中心周波数の99.6%以下または102.2%以上である前記出力端子に最も近い直列共振器S5を含む1または複数の直列共振器S1−S5と、前記入端子と前記出力端子との間に並列に接続された1または複数の並列共振器P1−P3と、前記出力端子に最も近い直列共振器に並列に接続されたインダクタLと、を具備するフィルタ

概要

背景

移動体通信に代表される無線機器の急速な普及により、小型化で軽量な弾性波共振器およびこれを組み合わせたフィルタ需要が増大している。弾性波共振器としてはSAW(Surface Acoustic Wave)共振器、FBAR(Film Bulk Acoustic Resonator)およびSMR(Solidly Mounted Resonator)等の圧電薄膜共振器が広く使用されている。弾性波共振器により発生した2次高調波を抑制するため、弾性波共振器を分割することが知られている(例えば特許文献1および2)。

概要

小型化でかつ2次高調波を抑制すること。入力端子Tinと出力端子Toutとの間に直列に接続され、共振周波数frxが通過帯域中心周波数の99.6%以下または102.2%以上である前記出力端子に最も近い直列共振器S5を含む1または複数の直列共振器S1−S5と、前記入端子と前記出力端子との間に並列に接続された1または複数の並列共振器P1−P3と、前記出力端子に最も近い直列共振器に並列に接続されたインダクタLと、を具備するフィルタ。

目的

本発明は上記課題に鑑みなされたものであり、小型でかつ2次高調波を抑制することを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力端子出力端子との間に直列に接続され、共振周波数通過帯域中心周波数の99.6%以下または102.2%以上である前記出力端子に最も近い直列共振器を含む1または複数の直列共振器と、前記入端子と前記出力端子との間に並列に接続された1または複数の並列共振器と、前記出力端子に最も近い直列共振器に並列に接続されたインダクタと、を具備するフィルタ

請求項2

前記出力端子に最も近い直列共振器と前記インダクタは、前記通過帯域の2倍の周波数帯域内の位置に減衰極を形成する請求項1記載のフィルタ。

請求項3

前記出力端子に最も近い直列共振器の共振周波数は前記通過帯域の99%以下または103%以上である請求項1または2記載のフィルタ。

請求項4

前記1または複数の直列共振器は複数の直列共振器であり、前記出力端子に最も近い直列共振器の共振周波数は、前記複数の直列共振器の共振周波数のうち最も高いまたは最も低い請求項1から3のいずれか一項記載のフィルタ。

請求項5

前記1または複数の直列共振器は複数の直列共振器であり、前記複数の直列共振器のうち少なくとも1つの直列共振器には並列にインダクタが接続されていない請求項1から4のいずれか一項記載のフィルタ。

請求項6

前記最も出力端子側の直列共振器の共振周波数は前記1または複数の並列共振器の少なくとも1つの共振周波数と略一致する請求項1から5のいずれか一項記載のフィルタ。

請求項7

前記1または複数の直列共振器および前記1または複数の並列共振器の少なくとも1つは、逆直列または逆並列に分割されている請求項1から6のいずれか一項記載のフィルタ。

請求項8

前記1または複数の直列共振器および前記1または複数の並列共振器は圧電薄膜共振器である請求項1から7のいずれか一項記載のフィルタ。

請求項9

前記インダクタは前記1または複数の直列共振器および前記1または複数の並列共振器が設けられたチップ実装する基板に設けられている請求項1から8のいずれか一項記載のフィルタ。

請求項10

入力端子と出力端子との間に直列に接続され、複数の直列共振器のうち最も高いまたは最も低い共振周波数を有する前記出力端子に最も近い直列共振器を含む複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続された1または複数の並列共振器と、前記出力端子に最も近い直列共振器に並列に接続され、前記最も出力端子側の直列共振器とで通過帯域の2倍の周波数帯域内に位置する減衰極を形成するインダクタと、を具備するフィルタ。

請求項11

請求項1から10のいずれか一項記載のフィルタを含むマルチプレクサ

技術分野

0001

本発明は、フィルタおよびマルチプレクサに関し、例えばラダー型フィルタおよびマルチプレクサに関する。

背景技術

0002

移動体通信に代表される無線機器の急速な普及により、小型化で軽量な弾性波共振器およびこれを組み合わせたフィルタの需要が増大している。弾性波共振器としてはSAW(Surface Acoustic Wave)共振器、FBAR(Film Bulk Acoustic Resonator)およびSMR(Solidly Mounted Resonator)等の圧電薄膜共振器が広く使用されている。弾性波共振器により発生した2次高調波を抑制するため、弾性波共振器を分割することが知られている(例えば特許文献1および2)。

先行技術

0003

特開2008−85989号公報
特開2009−10932号公報

発明が解決しようとする課題

0004

特許文献1、2のように2次高調波を抑制するように共振器を分割する場合、共振器の数が増えチップサイズが大きくなる。また、分割した共振器を接続する配線寄生容量成分により、2次高調波の抑制が不十分となることがある。

0005

本発明は上記課題に鑑みなされたものであり、小型でかつ2次高調波を抑制することを目的とする。

課題を解決するための手段

0006

本発明は、入力端子出力端子との間に直列に接続され、共振周波数通過帯域中心周波数の99.6%以下または102.2%以上である前記出力端子に最も近い直列共振器を含む1または複数の直列共振器と、前記入端子と前記出力端子との間に並列に接続された1または複数の並列共振器と、前記出力端子に最も近い直列共振器に並列に接続されたインダクタと、を具備するフィルタである。

0007

上記構成において、前記出力端子に最も近い直列共振器と前記インダクタは前記通過帯域の2倍の周波数帯域内の位置に減衰極を形成する構成とすることができる。

0008

上記構成において、前記出力端子に最も近い直列共振器の共振周波数は前記通過帯域の99%以下または103%以上である構成とすることができる。

0009

上記構成において、前記1または複数の直列共振器は複数の直列共振器であり、前記出力端子に最も近い直列共振器の共振周波数は、前記複数の直列共振器の共振周波数のうち最も高いまたは最も低い構成とすることができる。

0010

上記構成において、前記1または複数の直列共振器は複数の直列共振器であり、前記複数の直列共振器のうち少なくとも1つの直列共振器には並列にインダクタが接続されていない構成とすることができる。

0011

上記構成において、前記最も出力端子側の直列共振器の共振周波数は前記1または複数の並列共振器の少なくとも1つの共振周波数と略一致する構成とすることができる。

0012

上記構成において、前記1または複数の直列共振器および前記1または複数の並列共振器の少なくとも1つは、逆直列または逆並列に分割されている構成とすることができる。

0013

上記構成において、前記1または複数の直列共振器および前記1または複数の並列共振器は圧電薄膜共振器である構成とすることができる。

0014

上記構成において、前記インダクタは前記1または複数の直列共振器および前記1または複数の並列共振器が設けられたチップを実装する基板に設けられている構成とすることができる。

0015

本発明は、入力端子と出力端子との間に直列に接続され、複数の直列共振器のうち最も高いまたは最も低い共振周波数を有する前記出力端子に最も近い直列共振器を含む複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続された1または複数の並列共振器と、前記出力端子に最も近い直列共振器に並列に接続され、前記最も出力端子側の直列共振器とで通過帯域の2倍の周波数帯域内に位置する減衰極を形成するインダクタと、を具備するフィルタである。

0016

本発明は、上記フィルタを含むマルチプレクサである。

発明の効果

0017

本発明によれば、小型でかつ2次高調波を抑制することができる。

図面の簡単な説明

0018

図1(a)および図1(b)は、圧電薄膜共振器の断面図を示す図である。
図2(a)は圧電薄膜共振器の回路図、図2(b)および図2(c)は、図2(a)を分割した回路図である。
図3(a)から図3(d)は、比較例に係るラダー型フィルタを示す回路図である。
図4(a)は、圧電薄膜共振器の回路図、図4(b)は、図4(a)の圧電薄膜共振器の通過特性S21を示す図、図4(c)は、図4(a)の圧電薄膜共振器が生成する2次高調波を示す図である。
図5(a)は、共振回路の回路図、図5(b)および図5(c)は、図5(a)の共振回路の通過特性S21を示す図である。
図6は、図5(a)の共振回路が生成する2次高調波を示す図である。
図7(a)から図7(c)は、共振周波数frに対する2次高調波の頂点周波数f2pを示す図である。
図8は、図7(a)から図7(c)において、f2pが2×Passの下限および上限となる共振周波数frを示す図である。
図9(a)は、実施例1に係るフィルタの回路図、図9(b)は、各共振器静電容量値および共振周波数を示す図である。
図10(a)は、実施例1に係るフィルタの通過特性S21を示す図、図10(b)は、周波数に対する2次高調波を示す図である。
図11(a)および図11(b)は、共振周波数frxに対する挿入損失および2次高調波を示す図である。
図12(a)から図12(c)は、実施例1の変形例に係るフィルタの回路図(その1)である。
図13(a)および図13(b)は、実施例1の変形例に係るフィルタの回路図(その2)である。
図14は、実施例2に係るデュプレクサの回路図である。
図15は、実施例2におけるチップの平面図である。
図16(a)は、実施例2におけるパッケージ基板の平面図、図16(b)はパッケージ基板の平面図、図16(c)は、パッケージの断面図である。

0019

まず、圧電薄膜共振器を例に2次歪について説明する。図1(a)および図1(b)は、圧電薄膜共振器の断面図を示す図である。図1(a)に示すように、圧電膜14は下部電極12と上部電極16との間に挟まれている。圧電薄膜共振器10では、共振周波数の波長λの1/2がほぼ圧電膜14の厚さに相当する。つまり、圧電薄膜共振器10は、1/2λ厚み共振を用いている。このため、例えば下部電極12が−のとき、上部電極16は+となる。圧電膜14内の上下の面はそれぞれ+および−のいずれかとなる。

0020

図1(b)に示すように、2次高調波の周波数の波長はほぼ圧電膜14の厚さに相当する。このため、圧電膜14の上下の面が+(または−)および圧電膜14の中心が−(または+)となるように弾性波励振する。圧電膜14が上下に対称であれば、2次高調波は上部電極16と下部電極12とで同電位となる。このため、2次高調波成分は生じない。しかしながら、圧電膜14として例えば窒化アルミニウム(AlN)または酸化亜鉛(ZnO)等を用いる場合、良好な特性を得るために、c軸配向させる。矢印はc軸配向方向40を示している。このとき、圧電膜14内でc軸方向の対称性崩れ電界分布偏りが生じる。このため、上部電極16と下部電極12とに電位差が生じる。このように2次歪により発生する電圧を2次歪電圧42という。下部電極12から上部電極16の方向がc軸配向方向40のとき、c軸配向方向40の同じ方向に2次歪電圧42が発生する。c軸配向方向40はより一般的に分極方向でもよい。

0021

図2(a)は圧電薄膜共振器の回路図、図2(b)および図2(c)は、図2(a)を分割した回路図である。図2(a)に示すように、端子T1とT2との間に圧電薄膜共振器10が直列に接続されている。端子T1またはT2に大きい電力の信号が入力されると、図1(b)で説明したように、端子T1およびT2に2次高調波が出力される。

0022

2次高調波を抑制する比較例を説明する。図2(b)に示すように、圧電薄膜共振器10を共振器10aおよび10bに直列に分割する。圧電薄膜共振器10の静電容量値Cに対し、共振器10aおよび10bの静電容量値を各々2Cとする。図2(c)に示すように、圧電薄膜共振器10を共振器10aおよび10bに並列に分割する。共振器10aおよび10bの静電容量値を各々C/2とする。

0023

図2(b)および図2(c)において、c軸配向方向40(分極方向)は端子T1(または端子T2)からみて逆方向である。よって、図2(b)および図2(c)の分割をそれぞれ逆直列分割および逆並列分割と呼ぶ。端子T1(または端子T2)には、共振器10aおよび10bから逆位相の2次高調波が出力される。共振器10aおよび10bの構造および大きさが同じであれば、端子T1(または端子T2)から出力される共振器10aおよび10bからの2次高調波はキャンセルする。これにより、端子T1(または端子T2)から出力される2次高調波を抑制できる。

0024

図3(a)から図3(d)は、比較例に係るラダー型フィルタを示す回路図である。図3(a)に示すように、入力端子Tinと出力端子Toutとの間に直列共振器S1からS4が直列に接続され、並列共振器P1からP3が並列に接続されている。ラダー型フィルタは、梯子段数、および直列共振器と並列共振器との容量比、等を変えることにより、挿入損失および帯域外抑圧度等を容易に変化させることができる。このため、設計手順が簡便で、高周波信号用のフィルタとして用いられる。

0025

しかし、入力端子Tinから大きな電力の高周波信号が入力すると、各共振器において2次高調波が生成する。これにより出力端子Toutから2次高調波が出力される。入力端子Tinに近い共振器から出力される2次高調波は、出力端子Tout側の共振器により減衰する。しかし、直列共振器S1からS4のうち最も出力端子Tout側の直列共振器S4から出力される2次高調波はそのまま出力端子Toutに出力する。また、並列共振器P1からP3のうち最も出力端子Tout側の並列共振器P3から出力される2次高調波はそのまま出力端子Toutに出力する。

0026

図3(b)に示すように、直列共振器S4が共振器S4aおよびS4bに逆直列分割されている。並列共振器P3が共振器P3aおよびP3bに逆直列分割されている。図3(c)に示すように、直列共振器S4が共振器S4aおよびS4bに逆並列分割されている。並列共振器P3が共振器P3aおよびP3bに逆並列分割されている。図3(d)に示すように、直列共振器S4が共振器S4aおよびS4bに逆直列分割されている。並列共振器P3が共振器P3aおよびP3bに逆並列分割されている。図3(b)から図3(d)では、出力端子Toutに、直列共振器S4および並列共振器P3から出力される2次高調波を抑制できる。

0027

しかしながら、図3(b)から図3(d)の比較例では、共振器S4aおよびS4bと、共振器P3aおよびP3bと、を設けるため、チップサイズが大きくなる。また、2次高調波を抑制するためには、分割した共振器S4aおよびS4b(またはP3aおよびP3b)から出力される2次高調波が逆位相で、振幅が等しいことが好ましい。しかし、共振器S4aおよびS4b(またはP3aおよびP3b)の間の配線の寄生容量成分に起因し、2次高調波が逆位相からずれる、および/または、振幅が異なる。これにより、2次高調波が十分には抑制されない。

0028

弾性波共振器に並列にインダクタを接続することで、2次高調波を抑制することを検討した。以下、シミュレーションについて説明する。

0029

図4(a)は、圧電薄膜共振器の回路図、図4(b)は、図4(a)の圧電薄膜共振器の通過特性S21を示す図、図4(c)は、図4(a)の圧電薄膜共振器が生成する2次高調波を示す図である。

0030

図4(a)に示すように、ノードN1とN2との間に圧電薄膜共振器10が直列に接続されている。圧電薄膜共振器10は、バンド7(送信帯域:2500MHzから2570MHz)の送信フィルタの直列共振器の一例である。圧電薄膜共振器10の通過特性および2次高調波をシミュレーションした。2次高調波のシミュレーションでは、ノードN2に高周波信号を入力したときに、圧電薄膜共振器10から出力される2次高調波の大きさを算出した。2次高調波は、圧電膜14に加わる「電界強度の2乗」、「電界強度とひずみの積」、および「ひずみの2乗」に比例した非線形電流に基づきに算出できる。

0031

シミュレーション条件は以下である。
圧電膜14:c軸に配向した窒化アルミニウム(AlN)
共振周波数fr :2535MHz
電気機械結合係数k2:7.07%
静電容量値C0 :2.1pF
ノードN2に入力する信号のパワー:28dBm
ノードN2に入力する信号の周波数範囲:2400MHz−2650MHz
算出した2次高調波の周波数範囲:4800MHz−5300MHz

0032

図4(b)に示すように、バンド7の送信帯域は2500MHzから2570MHzである。バンド7用の送信フィルタにおいては、通過帯域Passはほぼ2500MHzから2570MHzである。圧電薄膜共振器10の共振周波数frは2535MHzであり、反共振周波数faは2612MHzである。

0033

図4(c)に示すように、通過帯域2倍の周波数帯域2×Passは5000MHzから5140MHzである。圧電薄膜共振器10の共振周波数frの2倍2×frは5070MHzであり、反共振周波数faの2倍2×faは5224MHzである。2次高調波は、ゆるやかな単峰特性となる。2次高調波の頂点(最悪値)となる周波数f2pは5208MHzである。周波数f2pは、2×frと2×faの間に位置するが、周波数帯域2×Pass内には位置しない。送信フィルタでは、周波数帯域2×Pass(すなわち送信帯域の2倍の周波数帯域)において2次高調波を抑圧することが求められる。圧電薄膜共振器10から発生する2次高調波の頂点となる周波数f2pは周波数帯域2×Passの外に位置する。これは、圧電薄膜共振器10から発生する2次高調波の観点からは好ましい。

0034

次に圧電薄膜共振器10に並列にインダクタを接続した共振回路について検討する。この構造では、例えば周波数帯域2×Pass内に減衰極を形成する。これにより、入力側の共振器から出力される2次高調波が出力端子Toutに出力されることを抑制できる。

0035

インダクタと圧電薄膜共振器とを並列に接続した共振回路についてシミュレーションした。図5(a)は、共振回路の回路図、図5(b)および図5(c)は、図5(a)の共振回路の通過特性S21を示す図である。図6は、図5(a)の共振回路が生成する2次高調波を示す図である。

0036

図5(a)に示すように、共振回路20は、圧電薄膜共振器10とインダクタLを有する。ノードN1とN2との間に圧電薄膜共振器10に並列にインダクタLが接続されている。圧電薄膜共振器10は、図4(a)と同じ共振器である。インダクタLのインダクタンスLは、2×Pass内に減衰極が形成される値に設定した。インダクタンスLは、減衰極を形成する周波数foおよび圧電薄膜共振器10の静電容量値C0から以下の式により算出できる。
L=(1/fo2)×(1/((2π)2×C0)) 式1
シミュレーション条件を以下に示す。
インダクタンスL:0.479nH
減衰極の周波数fo:5020MHz
圧電薄膜共振器10の条件は図4(a)から図4(c)と同じである。

0037

図5(b)、図5(c)および図6において、破線は圧電薄膜共振器10、実線は共振回路20を示す。圧電薄膜共振器10にインダクタLを並列に接続すると、反共振点が2つ生じる。図5(b)に示すように、反共振周波数fa´が2508MHzとなり、共振周波数fr´が2544MHzとなる。図5(c)に示すように、通過帯域の2倍の周波数帯域2×Pass内に反共振点に由来する減衰極が形成される。減衰極の周波数foは5020MHzである。このように、周波数帯域2×Pass内に減衰極を形成することで、入力端子Tin側の共振器が生成する2次高調波を抑圧する。

0038

図6に示すように、2次高調波の頂点の周波数f2pは共振器10では5208MHzであるのに対し、共振回路20では5024MHzである。このように、インダクタLを設けることで、通過帯域の2倍の周波数帯域2×Pass内に共振回路20の減衰極を形成しようとすると、周波数帯域2×Pass内に2次高調波の頂点が位置してしまう。

0039

そこで、2次高調波の頂点の周波数f2pが2倍の周波数帯域2×Pass内に位置しないように圧電薄膜共振器10の共振周波数fr(インダクタLを含まない単体での共振周波数)を設定することとした。

0040

図7(a)から図7(c)は、共振周波数frに対する2次高調波の頂点の周波数f2pを示す図である。図7(a)から図7(c)は、圧電薄膜共振器10の静電容量値C0をそれぞれ0.63pF、1.26pFおよび3.14pFとしている。これらは、それぞれインピーダンスが100Ω、50Ωおよび25Ωに相当する。各静電容量値C0において、減衰極の周波数foが変化しないようにインダクタLのインダクタンスを設定した。式1に示すように、減衰極の周波数foは静電容量値C0とインダクタンスLにより定める。よって、圧電薄膜共振器10の共振周波数frを変化させてもfoは変化しない。黒丸シミュレーション値、実線は近似直線を示す。

0041

図7(a)から図7(c)の近似直線を用い、2次高調波の頂点の周波数f2pが、通過帯域の2倍の周波数帯域2×Passの下限(5000MHz)および上限(5140MHz)となる圧電薄膜共振器10の共振周波数frを算出した。図8は、図7(a)から図7(c)において、f2pが2×Passの下限および上限となる共振周波数frを示す図である。規格化frは、共振周波数frを通過帯域Passの中心周波数fcで規格化した値(fr/fc×100%)である。

0042

図8に示すように、C0=0.63pFのときは、規格化frを99.2%以下または102.2%以上とすることで、f2pが2×Passの外側に位置するようになる。同様に、C0=1.26pFでは、規格化frを99.4%以下または102.3%以上とする。C0=3.14pFでは、規格化frを99.6%以下または102.5%以上とする。f2p=5000MHzで最も大きい規格化frおよびf2p=5140MHzで最も小さい規格化frを太線で示す。0規格化frを99.6%以下または102.2%以上とすると、全てのC0においてf2pが2×Pass内に位置しなくなる。

0043

バンド3(送信帯域:1710MHz〜1785MHz)およびバンド42(送受信帯域:3400MHz〜3600MHz)の送信用フィルタについても同様の計算を行なった。バンド3では、規格化frを99.5%以下または103.0%以上、バンドB42では規格化frを98.0%以下または103.6%以上とすることにより、f2pが2×Pass内に位置しなくなる。

0044

次に、ラダー型フィルタについてシミュレーションした。図9(a)は、実施例1に係るフィルタの回路図、図9(b)は、各共振器の静電容量値および共振周波数を示す図である。図9(a)に示すように、フィルタ30において、入力端子Tinと出力端子Toutとの間に直列共振器S1からS5が直列に接続され、並列共振器P1からP3が並列に接続されている。直列共振器S5に並列にインダクタLが接続されている。直列共振器S5およびインダクタLにより共振回路20が形成される。

0045

図9(b)に示すように、各共振器の静電容量値C0および共振周波数frを設定した。直列共振器S5の共振周波数frxを変化させた。インダクタLのインダクタンスは、直列共振器S5の静電容量値1.51pFから減衰極が2×Pass(5000MHz〜5140MHz)に位置するように設定した。シミュレーション条件を以下に示す。
インダクタンスL:0.659nH
減衰極の周波数fo:5050MHz
入力端子inに入力する信号のパワー:28dBm
入力端子Tinに入力する信号の周波数範囲:2500MHz−2570MHz
算出した2次高調波の周波数範囲:5000MHz−5140MHz

0046

図10(a)は、実施例1に係るフィルタの通過特性S21を示す図、図10(b)は、周波数に対する2次高調波を示す図である。破線および実線は、直列共振器S5の共振周波数frx(インダクタLを含まない直列共振器S5単体での共振周波数)をそれぞれ2460MHzおよび2570MHzとしたときを示す。図10(a)に示すように、共振周波数frxが2570MHzでは、共振回路20の反共振点が通過帯域Pass内に位置する。このため、通過帯域Pass内の挿入損失が悪化する。共振周波数frxが2460MHzでは、共振回路20の反共振点が通過帯域Passの外側に位置する。このため、通過帯域Pass内の挿入損失の劣化はない。このように、共振周波数frxにより通過帯域内の挿入損失ILが変化する。通過帯域Passの下限2500MHzおよび上限2570MHzの挿入損失をそれぞれIL1、IL2とする。通過帯域Pass内の最悪の挿入損失をILpとする。

0047

図10(b)に示すように、共振周波数frxが2460MHzのフィルタは共振周波数frxが2570MHzのフィルタより2次高調波が小さい。通過帯域の2倍の周波数帯域2×Passの下限5000MHzおよび上限5140MHzの2次高調波をそれぞれSHD1およびSHD2とする。周波数帯域2×Pass内の最悪の2次高調波をSHDpとする。

0048

直列共振器S5の共振周波数frxを変化させ、挿入損失IL1、IL2およびILp並びに2次高調波SHD1、SHD2およびSHDpを算出した。図11(a)および図11(b)は、共振周波数frxに対する挿入損失および2次高調波を示す図である。図11(a)および図11(b)において、IL1およびSHD1を白三角、IL2およびSHD2を白四角、並びにILpおよびSHDpを白丸で示す。

0049

図11(a)に示すように、共振周波数frxが通過帯域付近では、挿入損失IL1、IL2およびILpが劣化する。これは、図10(a)のように、共振回路20の反共振点が通過帯域付近に位置するためである。共振周波数frxを2510MHz以下または2610MHz以上とすると、挿入損失IL1、IL2およびILpの全てが−3dB以上となる。通過帯域の中心周波数fc=2535MHzで規格化する。規格化frを99.0%以下または103.0%以上とすると、挿入損失IL1、IL2およびILpの全てが−3dB以上となる。

0050

図11(b)に示すように、共振周波数frxが通過帯域付近では、2次高調波SHD1、SHD2およびSHDpが劣化する。これは、図6のように、共振回路20により生成される2次高調波が周波数帯域2×Pass付近に位置するためである。共振周波数frxを2510MHz以下または2610MHz以上とすると、2次高調波SHD1、SHD2およびSHDの全てが−25dB以下となる。

0051

図9(b)に示すように、ラダー型フィルタでは直列共振器S1からS4の共振周波数はほぼ通過帯域Passの中心周波数fcとする。よって、直列共振器S5の共振周波数frxを上記の範囲とすると、直列共振器S5の共振周波数frxは直列共振器S1からS5の中で最も低いまたは最も高くなる。

0052

このように、最も出力端子Tout側の直列共振器S5に並列にインダクタLを接続する。共振回路20の減衰極を周波数帯域2×Pass内に形成する。これにより、入力端子Tinから入力した信号により直列共振器S1からS4および並列共振器P1からP3で生成された2次高調波は、後段の共振器で減衰するのに加え、共振回路20の減衰極で減衰する。これにより、出力端子Toutから出力される2次高調波が抑制される。さらに、直列共振器S5の共振周波数frxを通過帯域Passから遠ざける。これにより、共振回路20により生成される2次高調波の頂点の周波数f2pが周波数帯域2×Passから遠ざかる。よって、出力端子Toutに出力される2次高調波を抑制できる。

0053

このように、実施例1によれば、1または複数の直列共振器S1からS5および1または複数の並列共振器P1からP3を備えるラダー型フィルタにおいて、最も出力端子Tout側の直列共振器S5に並列にインダクタLを接続する。直列共振器S5の共振周波数frxを通過帯域Passの中心周波数fcの99.6%以下または102.2%以上とする。これにより、出力端子Toutから出力される2次高調波を抑制できる。

0054

直列共振器S5の共振周波数frxを通過帯域Passの中心周波数fcの99.6%以下または102.2%以上が好ましく、99.0%以下または103.0%以上がより好ましい。

0055

また、直列共振器S5の共振周波数frxは、複数の直列共振器S1からS5の共振周波数frのうち最も高いまたは最も低くする。これにより、2次高調波を抑制できる。

0056

複数の直列共振器S1からS4のうち少なくとも1つの直列共振器には並列にインダクタLが接続されていない。これにより、インダクタLを接続することにより挿入損失の劣化および/または2次高調波の劣化を抑制できる。複数の直列共振器S1からS4の全てにインダクタLが接続されていないことが好ましい。複数の直列共振器S1からS4の少なくとも1つにインダクタLが接続されていてもよい。

0057

圧電薄膜共振器において共振周波数を変更するためには、圧電膜14を挟み下部電極12と上部電極16とが対向する共振領域内の積層膜膜厚を変更する。積層膜として、下部電極12、圧電膜14および上部電極16に加え調整膜を設ける。共振領域内の調整膜のパターンの変更で、10MHz程度の共振周波数の変更は可能である。しかし、共振周波数を10MHz以上異ならせるためには、下部電極12、圧電膜14および上部電極16の膜厚、または調整膜の膜厚を変更することになる。このため、製造工程が複雑化する。そこで、直列共振器S5の共振周波数frxを並列共振器P1からP3の少なくとも1つの共振周波数frと略一致させる。これにより、直列共振器S5と並列共振器P1からP3の少なくとも1つの積層膜を同じ膜厚とすることができる。よって、製造工程を簡略化することができる。

0058

図12(a)から図13(b)は、実施例1の変形例に係るフィルタの回路図である。図12(a)に示すように、直列共振器S5が共振器S5aおよびS5bに逆並列分割されている。図12(b)に示すように、直列共振器S5が共振器S5aおよびS5bに逆直列分割されている。その他の構成は実施例1と同じであり説明を省略する。直列共振器S5を逆並列または逆直列に分割する。これにより、直列共振器S5により生成される2次高調波が抑制される。よって、出力端子Toutに出力される2次高調波をより抑制できる。共振器を分割するとチップサイズが大きくなる。よって、直列共振器S5以外の共振器は分割しないことが好ましい。

0059

図12(c)に示すように、直列共振器S4が設けられていない。その他の構成は実施例1と同じであり説明を省略する。このように、直列共振器S5と並列共振器P3との間に直列共振器は接続されていなくてもよい。

0060

図13(a)に示すように、並列共振器P3が逆直列に分割されている。その他の構成は実施例1と同じであり説明を省略する。このように、直列共振器S5以外の直列共振器S1からS4および並列共振器P1からP3の少なくとも1つを逆直列または逆並列に分割してもよい。これにより、分割した共振器により生成される2次高調波をより抑制できる。

0061

出力端子Tout側の共振器が生成する2次高調波は、後段の共振器により減衰されないため、出力端子Toutに出力する2次高調波への影響が大きい。そこで、並列共振器P1からP3のうち最も出力端子Tout側の並列共振器P3を逆直列または逆並列に分割する。これにより、並列共振器P3により生成される2次高調波が抑制される。よって、出力端子Toutに出力される2次高調波をより抑制できる。共振器を分割するとチップサイズが大きくなる。よって、並列共振器P3以外の共振器は分割しないことが好ましい。

0062

図13(b)に示すように、並列共振器P3に並列にインダクタL´が接続されている。その他の構成は実施例1と同じであり説明を省略する。これにより、並列共振器P3の2次高調波の頂点の周波数を周波数帯域2×Pass外に位置させることができる。このように、直列共振器S5以外の直列共振器S1からS4および並列共振器P1からP3の少なくとも1つに並列にインダクタを接続する。これにより、2次高調波をより抑制できる。2次高調波への影響が大きい並列共振器P3に並列にインダクタを接続することが好ましい。

0063

直列共振器S1からS5および並列共振器P1からP3は、弾性表面波共振器でもよい。弾性表面波共振器では櫛型電極バスバーにおいて、2次高調波がキャンセルされる。よって、直列共振器S1からS5および並列共振器P1からP3がFBARまたはSMR等の圧電薄膜共振器のとき、直列共振器S5に並列にインダクタLを接続することが好ましい。

0064

実施例1およびその変形例において、1または複数の直列共振器の個数および1または複数の並列共振器の個数、各々の周波数および各々の静電容量値は任意に設定することができる。また、1または複数の直列共振器および1または複数の並列共振器の少なくとも1つにインダクタおよび/またはキャパシタ等が接続されていてもよい。

0065

実施例2は、実施例1およびその変形例のフィルタを用いたデュプレクサの例である。図14は、実施例2に係るデュプレクサの回路図である。図14に示すように、アンテナ48が接続される共通端子Antと送信端子Txとの間に、送信フィルタ50が接続されている。共通端子Antと受信端子Rxとの間の受信フィルタ52が接続されている。送信フィルタ50は実施例1のフィルタ30である。共通端子Antとグランドとの間にインダクタL1が接続されている。インダクタL1は整合回路として機能する。送信フィルタ50は送信端子Txに入力した信号のうち送信帯域の信号を共通端子Antに出力すし、他の周波数の信号を抑圧する。受信フィルタ52は共通端子Antに入力した信号のうち受信帯域の信号を受信端子Rxに出力し、他の周波数の信号を抑圧する。

0066

図15は、実施例2におけるチップの平面図である。図15に示すように、チップ51は基板54を備えている。基板54上に配線55、パッド56、および圧電薄膜共振器53が形成されている。圧電薄膜共振器53および配線55により送信フィルタ50および受信フィルタ52が形成されている。

0067

パッド56は、共通パッドPant1、送信パッドPtx1、受信パッドPrx1、インダクタ用パッドPl1およびグランドパッドPgnd1を含む。送信フィルタ50において、共通パッドPant1と送信パッドPtx1との間に直列共振器S1からS5が配線55を介し直列に接続され、並列共振器P1からP3が配線55を介し並列に接続されている。パッドPl1は直列共振器S4とS5との間のノードに接続されている、グランドパッドPgnd1は、並列共振器P1からP3に接続されている。受信フィルタ52において、共通パッドPant1と受信パッドPrx1との間に直列共振器S6からS8が配線55を介し直列に接続され、並列共振器P6からP7が配線55を介し並列に接続されている。グランドパッドPgnd1は、並列共振器P6からP7に接続されている。

0068

基板54は、例えばサファイア基板スピネル基板、サファイア基板またはシリコン基板である。配線55およびパッド56は、例えば金層銅層またはアルミニウム層等の金属層である。バンプ58は例えば半田バンプ金バンプまたは銅バンプである。

0069

図16(a)は、実施例2におけるパッケージ基板の平面図、図16(b)はパッケージ基板の平面図、図16(c)は、パッケージの断面図である。図15はチップを下から見た平面図であり、図16(b)は基板を上から透過して見た図である。図15と、図16(a)および図16(b)と、は、図面での上下が逆になっている。

0070

図16(a)および図16(c)に示すように、パッケージ基板60上にチップ51がフリップチップ実装されている。パッケージ基板60の上面に配線64、パッド63およびインダクタLが形成されている。パッケージ基板60内にパッケージ基板60を貫通するビア配線62が形成されている。配線64は、パッド63とビア配線62とを電気的に接続する。インダクタLは配線64により形成されている。パッド63は、共通パッドPant2、送信パッドPtx2、受信パッドPrx2、インダクタ用パッドPl2およびグランドパッドPgnd2を含む。共通パッドPant2、送信パッドPtx2、受信パッドPrx2、インダクタ用パッドPl2およびグランドパッドPgnd2はそれぞれチップ51の共通パッドPant1、送信パッドPtx1、受信パッドPrx1、インダクタ用パッドPl1およびグランドパッドPgnd11とバンプ58を介し接続されている。

0071

図16(b)および図16(c)に示すように、パッケージ基板60の下面に端子61が形成されている。端子61は例えばフットパッドであり、共通端子Ant、送信端子Tx、受信端子Rxおよびグランド端子Gndを含む。共通端子Ant、送信端子Tx、受信端子Rxおよびグランド端子Gndは、ビア配線62を介し、共通パッドPant2、送信パッドPtx2、受信パッドPrx2およびグランドパッドPgnd2に電気的に接続されている。パッケージ基板60は、例えばセラミックスまたは樹脂等の絶縁基板である。配線64、パッド63、ビア配線62および端子61は例えば銅層または金層等の金属層である。

0072

図16(c)に示すように、パッケージ基板60上に枠体66が形成されている。枠体66上にリッド67が設けられている。チップ51は、空隙68に封止されている。

0073

送信フィルタ50には大きな電力の信号が入力するため、2次高調波が発生しやすい。よって、実施例2のように、実施例1のフィルタ30をデュプレクサの送信フィルタ50に用いる。これにより、デュプレクサの2次高調波を抑制できる。フィルタ30は受信フィルタ52に用いてもよい。

0074

インダクタLは、直列共振器S1からS5および並列共振器P1からP3が設けられたチップ51が実装されたパッケージ基板60に設けられている。これにより、チップサイズを小さくできる。インダクタLは、チップ部品等の外付け部品でもよい。

0075

マルチプレクサの例としてデュプレクサを説明したが、マルチプレクサはトライプレクサまたはクワッドプレクサでもよい。

実施例

0076

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

0077

10圧電薄膜共振器
12 下部電極
14圧電膜
16 上部電極
20共振回路
30フィルタ
51チップ
60 基板

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ