図面 (/)

技術 ダイヤモンド半導体システムと方法

出願人 エーケーエイチエーエヌテクノロジーズインク
発明者 ケーエイチエーエヌ、アダム
出願日 2017年8月16日 (3年2ヶ月経過) 出願番号 2017-156973
公開日 2017年12月21日 (2年10ヶ月経過) 公開番号 2017-224845
状態 特許登録済
技術分野 アニール ダイオード 本体に特徴のある半導体装置 結晶、結晶のための後処理
主要キーワード 電気的ダイ ダイヤモンドベース ダイス切断 抵抗圧 技術モデル 電気的終端 高電力素子 ナノ結晶ダイヤモンド
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

ダイヤモンド半導体を作製するための新規でかつ改善されたシステムと方法を提供する。

解決手段

本システムは、n型ドナー原子306を有するダイヤモンド材料ダイヤモンド格子304とを含む。ドナー原子306の0.16%は、100kPa、300Kでダイヤモンド格子304に対して770cm2/Vsより高い移動度を有する伝導電子に寄与する。ダイヤモンド半導体を作製する方法は、ダイヤモンド格子304を有するダイヤモンド材料を選択する工程と、イオン飛跡を生成するために最少量のアクセプタドーパント原子を前記ダイヤモンド格子304へ導入する工程と、前記イオン飛跡を介し置換ドーパント原子を前記ダイヤモンド格子304へ導入する工程と、ダイヤモンド格子304をアニールする工程とを含み得る。

概要

背景

ダイヤモンドは好適な理論的半導体性能特性を有する。しかし、実用的なダイヤモンドベース半導体装置アプリケーションは限定されたままである。実用的なダイヤモンドベース半導体発展を制限してきた課題の一つはダイヤモンド中に高品質型層を作製することの困難性である。空孔生成欠陥の濃度を制限することに基づいてn型ダイヤモンド製作を改善する試みがなされてきたが、ダイヤモンド中に高品質n型層を作製することに伴う困難性は未だ十分に解決されていない。したがって、ダイヤモンド半導体中にn型層を含むダイヤモンド半導体を作製するための新規でかつ改善されたシステムと方法の必要性がある。

概要

ダイヤモンド半導体を作製するための新規でかつ改善されたシステムと方法を提供する。本システムは、n型ドナー原子306を有するダイヤモンド材料ダイヤモンド格子304とを含む。ドナー原子306の0.16%は、100kPa、300Kでダイヤモンド格子304に対して770cm2/Vsより高い移動度を有する伝導電子に寄与する。ダイヤモンド半導体を作製する方法は、ダイヤモンド格子304を有するダイヤモンド材料を選択する工程と、イオン飛跡を生成するために最少量のアクセプタドーパント原子を前記ダイヤモンド格子304へ導入する工程と、前記イオン飛跡を介し置換ドーパント原子を前記ダイヤモンド格子304へ導入する工程と、ダイヤモンド格子304をアニールする工程とを含み得る。B

目的

方法500は、P+−i−Nダイオード用のダイヤモンド半導体中にn型層を作製するための処理を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

n型ドナー原子ダイヤモンド格子とを有するダイヤモンド材料を含む半導体システムであって、前記ドナー原子の0.16%は、100kPa、300Kで前記ダイヤモンド格子に対して770cm2/Vsより高い移動度を有する伝導電子に寄与する、半導体システム。

請求項2

前記ドナー原子の0.16%は浅いイオン化エネルギーを有する伝導電子に寄与する、請求項1に記載の半導体システム。

請求項3

前記浅いイオン化エネルギーは約0.25eVである、請求項2に記載の半導体システム。

請求項4

前記ダイヤモンド材料はダイオードに組み込まれる、請求項1に記載の半導体システム。

請求項5

ダイヤモンド格子を有するダイヤモンド材料を選択する工程と、イオン飛跡を生成するために最少量のアクセプタドーパント原子を前記ダイヤモンド格子へ導入する工程と、前記イオン飛跡を介し置換ドーパント原子を前記ダイヤモンド格子へ導入する工程と、前記ダイヤモンド格子をアニールする工程とを含むダイヤモンド半導体を作製する方法であって、前記最少量のアクセプタドーパント原子の導入は臨界密度空孔を生成せず、前記最少量のアクセプタドーパント原子の導入は前記ダイヤモンド格子の抵抗圧能力を低下させる、方法。

請求項6

前記ダイヤモンド材料は真性ダイヤモンドである、請求項5に記載の方法。

請求項7

前記アクセプタドーパント原子は293〜298ケルビン温度で導入される、請求項5に記載の方法。

請求項8

前記アクセプタドーパント原子はホウ素である、請求項5に記載の方法。

請求項9

アクセプタドーパント原子の前記最少量は5×108/cm2〜5×1010/cm2である、請求項5に記載の方法。

請求項10

前記置換ドーパント原子は78ケルビン温度以下で導入される、請求項5に記載の方法。

請求項11

前記置換ドーパント原子は500keV未満で導入される、請求項5に記載の方法。

請求項12

前記置換ドーパント原子は140keV未満、6度オフセットで導入される、請求項5に記載の方法。

請求項13

前記置換ドーパント原子はリンである、請求項5に記載の方法。

請求項14

前記置換ドーパント原子は9×1017/cm3より高い濃度で導入される、請求項5に記載の方法。

請求項15

前記アニールは摂氏1000度以上で行われる、請求項5に記載の方法。

請求項16

請求項5に記載の方法に従って作製される半導体

技術分野

0001

関連出願の相互参照
本出願は、2011年7月30日出願の米国仮特許出願第61/513569号明細書からの優先権を主張する。

0002

本発明は一般的には、半導体システムおよび製作方法に関し、より具体的にはダイヤモンド半導体を作製するためのシステムと方法に関する。

背景技術

0003

ダイヤモンドは好適な理論的半導体性能特性を有する。しかし、実用的なダイヤモンドベース半導体装置アプリケーションは限定されたままである。実用的なダイヤモンドベース半導体発展を制限してきた課題の一つはダイヤモンド中に高品質型層を作製することの困難性である。空孔生成欠陥の濃度を制限することに基づいてn型ダイヤモンド製作を改善する試みがなされてきたが、ダイヤモンド中に高品質n型層を作製することに伴う困難性は未だ十分に解決されていない。したがって、ダイヤモンド半導体中にn型層を含むダイヤモンド半導体を作製するための新規でかつ改善されたシステムと方法の必要性がある。

課題を解決するための手段

0004

本明細書に開示されるのは、ダイヤモンド半導体を作製するための新規でかつ改善されたシステムと方法である。本手法の一態様によると、本システムはn型ドナー原子ダイヤモンド格子とを有するダイヤモンド材料を含み得、ドナー原子の0.16%は、100kPa、300Kにおいてダイヤモンド格子に対し770cm2/Vsより高い移動度を有する伝導電子に寄与する。

0005

本手法の別の態様によると、ダイヤモンド半導体を作製する方法は、ダイヤモンド格子を有するダイヤモンド材料を選択する工程と、イオン飛跡(ion tracks)を生成するために最少量のアクセプタドーパント原子をダイヤモンド格子へ導入する工程と、イオン飛跡を介し置換ドーパント原子をダイヤモンド格子へ導入する工程と、ダイヤモンド格子をアニールする工程とを含んでもよく、最少量のアクセプタドーパント原子の導入は、臨界密度の空孔を生成せず、ダイヤモンド格子の抵抗圧能力(resistive pressure capability)を低下させる。

0006

本明細書に開示されるダイヤモンド半導体を作製するための方法の他のシステム、方法、態様、特徴、実施形態、および利点は、以下の添付図面と詳細説明を検討すると当業者には明らかであるかまたは明らかとなる。このようなすべての追加的システム、方法、態様、特徴、実施形態、および利点は本明細書に含まれ、添付の特許請求範囲に入るように意図されている。

0007

添付図面は単に例示目的のためであるということを理解すべきである。さらに、添付図面内の構成要素は必ずしも寸法が基準化されていなく、重点はむしろ本明細書に開示されるシステムの原理を説明することに置かれる。添付図面において、同様な参照符号は様々な図面を通し対応する部分を示す。

図面の簡単な説明

0008

ダイヤモンド半導体を作製するための方法の第1の実施形態のブロック図である。
図1の方法が実施され得る真性ダイヤモンド薄膜ウェハの従来技術モデルの斜視図である。
図2Aのダイヤモンドの真性ダイヤモンド格子構造の従来技術モデルである。
図2の真性ダイヤモンド薄膜ウェハに図1の方法を実施することにより作製され得るようなドープダイヤモンド薄膜ウェハの例示的モデルの斜視図である。
図3Aのドープダイヤモンド薄膜ウェハのドープダイヤモンド格子構造のモデルである。
ダイヤモンド半導体を作製するための方法の第2の実施形態のブロック図である。
ダイヤモンド半導体を作製するための方法の第3の実施形態のブロック図である。
図5A図5Bの方法に従って作製され得る例示的P+−i−Nダイオードモデルの上面図である。
図5A図5Bの方法に従って作製され得る例示的6ピン表面実装装置パッケージのモデルの斜視図である。
図6のダイオードモデルと共に採用され得るものなどのダイオード試験条件セットアップの概略図を示す。
図5A図5Bの方法に従って作製され得るダイオードの閾値電圧性能特性グラフである。
順バイアス時の、図5A図5Bの方法に従って作製され得るダイオードの電流−電圧特性のグラフである。
順バイアス時の、図5A図5Bの方法に従って作製され得るダイオードの電流密度特性のグラフである。
逆バイアス時の、図5A図5Bの方法に従って作製され得るダイオードの電流−電圧特性のグラフである。
逆バイアス時の、図5A図5Bの方法に従って作製され得るダイオードの電流密度特性のグラフである。
図5A図5Bの方法に従って作製され得るダイオードと共に使用するRF減衰器駆動器の概略図を示す。

実施例

0009

添付図面を参照しそれらを援用する以下の詳細説明は、1つまたは複数の特定の実施形態について説明し例示する。限定するのではなく例証および教示するためだけ提示されるこれらの実施形態は、当業者に請求の範囲を実施できるようにさせるのに十分に詳細に示され、説明される。したがって、簡潔さのために、本明細書は当業者に公知の特定の情報を省略することがある。

0010

図1に、ダイヤモンド材料中に層を作製するための方法100の第1の実施形態のブロック図を示す。方法100は、ダイヤモンド格子構造を有するダイヤモンド材料を選択する第1番目の工程102を含み得る。ダイヤモンド材料は真性ダイヤモンドである。真性ダイヤモンドは、意図的にはドープされていないダイヤモンドである。不純物添加は、ダイヤモンド材料電気的特性を与える目的のための、これらに限定しないがn型特性とp型特性などの不純物を導入し得る。ダイヤモンド材料は単結晶または多結晶ダイヤモンドであり得る。

0011

図2Aは、真性ダイヤモンド薄膜ウェハ200のモデルの斜視図である。いかなる特定のダイヤモンド材料にも限定されないが、一実施形態では、方法100のダイヤモンド材料は真性ダイヤモンド薄膜ウェハ100である。真性ダイヤモンド薄膜ウェハ200は、ダイヤモンド層202、二酸化珪素層(SiO2)204、シリコンウェハ層206、およびシリコンウェハ層208を含み得る。ダイヤモンド層202は、これに限定しないが超ナノ結晶ダイヤモンドであり得る。真性ダイヤモンド薄膜ウェハ200は直径100mmであり得る。ダイヤモンド層202は、約200〜300nmの粒径を有する1μm多結晶ダイヤモンドであり得る。二酸化珪素層(SiO2)204は約1μmであり得る。シリコンウェハ層206は、Advanced Diamond Technologies,Inc.から入手可能なAqua100などの約500μmSiであり得る。方法100の第1番目の工程100は、これに限定しないが真性ダイヤモンド薄膜ウェハ200の例示的ダイヤモンド層200などの様々なダイヤモンドベース材料を選択する工程を含み得る。

0012

図2Bは、これらに限定しないがダイヤモンド層202の真性ダイヤモンド格子構造などの真性ダイヤモンド格子構造210のモデルである。真性ダイヤモンド格子構造210は複数の炭素原子212を含み得る。真性ダイヤモンド格子構造210は当業者には公知である。モデルでは、真性ダイヤモンド格子構造210は無欠陥で示され、示された原子のすべては炭素原子212である。

0013

方法100の第2番目の工程104は、イオン飛跡を生成するために最少量のアクセプタドーパント原子をダイヤモンド格子へ導入する工程を含み得る。イオン飛跡の生成は、例えば単結晶バルク容積当たり1022/cm3未満の非臨界濃度の空孔の生成、およびダイヤモンド層202の抵抗圧能力の低減を含み得る。例えば、第2番目の工程104は、低濃度において約293〜298ケルビン温度(K)のイオン注入を利用してアクセプタドーパント原子を導入する工程を含み得る。アクセプタドーパント原子はp型アクセプタドーパント原子であり得る。p型ドーパントは、これらに限定しないがホウ素、水素、およびリチウムであり得る。最少量のアクセプタドーパント原子は、炭素ダングリングボンドがアクセプタドーパント原子と相互作用するようにされ得るが、アクセプタ準位はダイヤモンド格子内に形成されない。

0014

第2番目の工程104の最少量のアクセプタドーパント原子は、例えばこれに限定しないが約1×1010/cm2のホウ素であり得る。他の実施形態では、第2番目の工程104の最少量のアクセプタドーパント原子は、例えばこれに限定しないが約5×1010/cm2のホウ素であり1×108/cm2〜5×1010/cm2の範囲にあり得る。第2番目の工程104は、生成された空孔が可動性となるがホウ素は格子間位置を占めるという点で、室温でのホウ素共添加により達成され得る。第2番目の工程104は、ある置換位置に加えて、その後のドーパントの可動性空孔を生成し得る。

0015

第2番目の工程104のイオン飛跡は、より大きな置換ドーパント原子の導入のためのバリスティック経路(ballistic pathway)と見なされ得る(以下の第3番目の工程106を参照)。第2番目の工程104はまた、アクセプタドーパント原子の格子間位置をエネルギー的に有利にすることにより、およびダイヤモンド格子の局所形成エネルギー動力学を変更することにより、ダイヤモンド格子内の炭素ダングリングボンドの斥力(置換ドーパント原子(以下番目の工程106を参照)に対する)を無くし得る。

0016

方法100の第3番目の工程106は、イオン飛跡を介し置換ドーパント原子をダイヤモンド格子へ導入する工程を含み得る。例えば、第3番目の工程106は、500keV未満エネルギーインプラントのための好ましくは約78度K以下のイオン注入を利用して、より大きな置換ドーパント原子を導入する工程を含み得る。78度K未満のインプラントは、置換ドーパント原子の置換インプラントを最大化する一方で、ダイヤモンド格子内の空孔と格子間凍結を可能にし得る。より大きな置換ドーパントは、これらに限定しないが例えばリン窒素硫黄、および酸素であり得る。

0017

所望のイオンエネルギーが高い場合のインプラントについては、局所自己アニールが発生し得るので、MeVエネルギーインプラントと併せて周囲温度を利用することが有益となり得る。所望のイオンエネルギーがより高い場合は、入力イオンが置換位置を占める確率が高くなり得る。

0018

より大きな置換ドーパント原子はアクセプタドーパント原子よりはるかに高い濃度で導入され得る。より大きな置換ドーパント原子のより高い濃度は、これらに限定しないが約9.9×1017/cm3のリンであり、8×1017〜2×1018/cm3の範囲であり得る。

0019

第3番目の工程106では、バリスティック経路の存在と置換ドーパント原子に働く負の斥力の最小化は、最小限の追加の格子歪みでもって置換ドーパント原子のダイヤモンド格子内への入力を容易にする。約78度K以下の置換ドーパント原子のイオン注入は、より良い不純物位置を提供し、格子間位置より置換位置を有利にし、より少ない空孔が衝突イオン当たり生成されるのでダイヤモンド格子歪みを最小限にする働きをする。

0020

一実施形態では、工程106のイオン注入は、チャネリングを最小限にするために6度のオフセット、140keVで行われ得る。インプラントビームエネルギーは、黒鉛格子緩和がエネルギー的に不利となるように、表面下約25nmの活性インプラント領域において線量が重なるようにされ得る。不純物添加は、Varian Ion Implantation System上で、リン質量31単独イオン化ドーパント(すなわち31P+)、0.8μAのビーム電流、140keVのビームエネルギー、ビームドーズ量9.4×1011/cm2、6度の入射角、および約78度K以下の温度で行われ得る。

0021

方法100の第4番目の工程108はダイヤモンド格子を高速熱アニールに付す工程を含み得る。高速熱アニールは摂氏1000度で行われ得る。高速熱アニールは、第2番目の工程104と第3番目の工程106中に損傷され得たダイヤモンド格子の部分を修復し得、既に置換的に配置され得なかった残りのドーパント原子を電気的に活性化し得る。短時間の高温は、損傷修復機構が600Cを越える温度での長いアニール時間中に変わり得るので、長時間の低温アニールより有利である。

0022

図3Aは、真性ダイヤモンド薄膜ウェハ200を方法100に付すことにより作製され得るものなどのドープダイヤモンド薄膜ウェハ300のモデルの斜視図である。ドープダイヤモンド薄膜ウェハ300は、ドープダイヤモンド層302、二酸化珪素層(SiO2)204、およびシリコンウェハ層208を含み得る。

0023

図3Bは、ダイヤモンド層202を方法100に付した結果であり得るものなどのドープダイヤモンド格子構造304のモデルである。ドープダイヤモンド格子構造304は、複数の炭素原子314、複数のリン原子306、複数の空孔308、およびホウ素原子310を含み得る。

0024

方法100は、これらに限定しないが、n型ドナー原子(これらに限定しないが複数のリン原子306など)を有するドープダイヤモンド薄膜ウェハ300などのダイヤモンド材料と、これらに限定しないがドープダイヤモンド格子構造304などのダイヤモンド格子とを含む半導体システムの作製を可能にし、例えば約0.25eVの浅いイオン化エネルギーを手段として、ドナー原子の0.16%は、100kPa、300Kにおいてダイヤモンド格子に対する770cm2/Vsより高い移動度を有する伝導電子に寄与する。

0025

図4に、ダイヤモンド材料中に層を作製するための方法400の第2の実施形態のブロック図を示す。方法400の第1番目の工程は、ダイヤモンド格子構造を有するダイヤモンド材料を選択する工程を含む方法100の第1番目の工程102と同じでよい。

0026

方法400の第2番目の工程402は、表面汚染物質を除去するためにダイヤモンド材料を洗浄する工程を含み得る。例えば、第1番目の工程402は真性ダイヤモンド薄膜ウェハ200を洗浄する工程を含み得る(図2を参照)。洗浄は、強力洗浄、例えばこれらに限定しないが当業者には公知の標準拡散洗浄であり得る。このような拡散洗浄の一例は、10分間H2SO4/H2O2の4:1溶液を適用する工程と、2.5分間H2O2の溶液を適用する工程と、10分間H2O/H2O2/HCLの5:1:1溶液を適用する工程と、2.5分間H2O2の溶液を適用する工程と、5分間の熱スピン乾燥工程とを含む。

0027

方法400の第3番目の工程404は、ダイヤモンド材料をダイヤモンド格子の第1の部分上に前イオン飛跡マスク蒸着に付すことを含み得る。前イオン飛跡マスクは、イオン注入中にダイヤモンド材料の第1の部分を保護し得る。前イオン飛跡マスク蒸着はアルミニウム前インプラントマスク蒸着であり得る。前イオン飛跡マスク蒸着は、7.5kWの電力、2.5×10−3Torr圧力で、21〜24秒の蒸着時間、99.99999%(6N)純度のアルミニウムを使用しGryphon Metal Sputter Systemを利用して、30nm厚まで行われ得る。

0028

方法400の第4番目の工程は、イオン飛跡を生成するために最少量のアクセプタドーパント原子をダイヤモンド格子へ導入する工程を含む方法100の第2番目の工程104と同じでよい。

0029

方法400の第5番目の工程は、イオン飛跡を介し置換ドーパント原子をダイヤモンド格子へ導入する工程を含む方法100の第3番目の工程106と同じでよい。

0030

方法400の第6番目の工程406は、ダイヤモンド格子をマスクエッチング、洗浄、アニールする工程を含み得る。マスクエッチングはアルミニウムマスクエッチングであり得る。マスクエッチングは、アルミニウムエッチング液(例えば、Cyantek AL−11アルミニウムエッチング液混合物、または72%のリン酸、3%の酢酸、3%の硝酸、12%の水、および10%の界面活性剤組成を有するエッチング液)を使用する毎分1μm速度の湿式エッチングであり得る。アルミニウムが視覚的に除去された後(約30秒かかり得る)、ウェハは60秒間脱イオン水下で移動され、加圧空気を介し乾燥させられ得る。

0031

他の実施形態では、第6番目の工程406のマスクエッチングは、反応性イオンエッチング(Ar(35SCCM)/O2(10SCCM)、VBIAS576V、250W電力、総エッチング厚25nm、50mTorr加圧下)を使用したブランケットエッチングであり得る。Ar/O2エッチングは、ダイヤモンド材料表面のエッチングと研磨終端の2つの機能を有し得る。初期エッチングに加えて、同じ処理レシピは、最終アプリケーション利用(すなわちMOSFET、ダイオード、LEDなど)による必要に応じて、装置アーキテクチャを形成し、ダイヤモンドの様々な活性及び非活性領域画定するために後で実施される。エッチマスキング層(例えば200nm厚アルミニウム蒸着)は、標準的電子ビーム蒸着を介し形成され得る。エッチングは、Oxford System 100 Plasmalab Equipment(Oxford Deep Reactive Ion Etcher)上で行われ得る。エッチング条件は、RIE電力:200W、ICP電力:2,000W、圧力:9mTorr、O2フロー:50sccm、Arフロー:1sccmであり得る。エッチング速度は、ダイヤモンド層については155nm/分、アルミニウムマスキング層については34nm/分であり得る。

0032

第6番目の工程406の洗浄は、第2番目の工程402において説明された拡散洗浄と同様でよい。第6番目の工程406のアニールは、約5分間の流動N2下で摂氏約1000〜1150度の高速熱アニールであり得、かつ/または、高速熱アニールは、表1に示される設定下で動作するAgilentRTAモデルAG4108により行われ得る。

0033

方法400の第6番目の工程406は、ダイヤモンド材料を、ダイヤモンド格子の一部の上で前置換マスク蒸着に付す工程を含み得る。前置換マスク蒸着はアルミニウム前インプラントマスク蒸着であり得る。前置換マスク蒸着は、7.5kWの電力、2.5×10−3Torr圧力で、21〜24秒の蒸着時間、99.99999%(6N)純度のアルミニウムを使用しGryphon Metal Sputter Systemを利用して、30nm厚まで行われ得る。

0034

いくつかのアプリケーションでは、例えば、p型およびn型領域を生成するために同じダイヤモンドウェハの異なる部分を別個にドープすることが有益となり得る。いくつかの実施形態では、P−N接合とP−i−N接合を含む様々な半導体装置が生成される。

0035

図5A図5Bに、ダイヤモンド材料中に層を作製するための方法500の第3の実施形態のブロック図を示す。方法500は、P+−i−Nダイオード用のダイヤモンド半導体中にn型層を作製するための処理を提供する。方法500の第1番目の工程は、ダイヤモンド格子構造を有するダイヤモンド材料を選択する工程を含む方法100の第1番目の工程102と同じでよい。

0036

図6は、方法500に従って作製され得るP+−i−Nダイオード600の例示的モデルの上面図を示す。P+−i−Nダイオード600は、p+型半導体領域608とn型半導体領域606間に、低ドープ半導体領域(i)(例えば、図8、804を参照)を含み得る。SRIM(StoppingRange In Motion)モデリングによる500の方法は理論的予測に近づくP+−i−Nダイオードを作製するための経路を提供する。一実施形態では、P+−i−Nダイオード600は、約150nm深さのp型半導体(例えば、図8、806を参照)と、約100nm深さのp+型半導体領域604と、約100nm深さのn型半導体領域606との間に、約10nm深さの低ドープ半導体領域(i)804を含み得る。図6はまた、p+型半導体領域608へ接続するための金属接触ボンディングパッド604を示す。

0037

方法500の第2番目の工程は、表面汚染物質を除去するためにダイヤモンド材料を洗浄する工程を含む方法400の第2番目の工程402と同じでよい。

0038

方法500の第3番目の工程502は、ダイヤモンド材料をダイヤモンド格子の非P+部分上で前P+マスク蒸着に付す工程を含み得る。前P+マスク蒸着マスクは、P+イオン注入中にダイヤモンド材料の非P+部分を保護し得る。前P+マスク蒸着はアルミニウム前インプラントマスク蒸着であり得る。前イオン飛跡マスク蒸着は、7.5kWの電力、2.5×10−3Torr圧力で、21〜24秒の蒸着時間、99.99999%(6N)純度のアルミニウムを使用しGryphon Metal Sputter Systemを利用して、30nm厚まで行われ得る。

0039

方法500の第4番目の工程504は、ダイヤモンド材料のP+層インプラントを含み得る。P+層インプラントは、100nmのP+層を生成するために、0.04μAのビーム電流、55keVのビームエネルギー、1×1020原子/cm2のビームドーズ量、6度の入射角、約78度K以下で11B+のドーパントにより行われ得る。

0040

方法500の第5番目の工程は、ダイヤモンド材料をマスクエッチングし、洗浄し、アニールする工程を含む方法400の第6番目の工程406と同じでよい。

0041

方法500の第6番目の工程506は、ダイヤモンド材料をダイヤモンド格子の非P部分上で前Pマスク蒸着に付す工程を含み得る。前Pマスク蒸着マスクは、Pイオン注入中にダイヤモンド材料の非P部分を保護し得る。前Pマスク蒸着はアルミニウム前インプラントマスク蒸着であり得る。前Pマスク蒸着は、7.5kWの電力、2.5×10−3Torr圧力で、21〜24秒の蒸着時間、99.99999%(6N)純度のアルミニウムを使用しGryphon Metal Sputter Systemを利用して、30nm厚まで行われ得る。

0042

方法500の第7番目の工程508は、ダイヤモンド材料のP層インプラントを含み得る。P層インプラントは、150nmのP+層を生成するために、0.04μAのビーム電流、55keVのビームエネルギー、3×1017原子/cm2のビームドーズ量、6度の入射角、約78度K以下で11B+のドーパントにより行われ得る。

0043

方法500の第8番目の工程は、ダイヤモンド材料をマスクエッチングし、洗浄し、アニールする工程を含む方法400の第6番目の工程406と同じでよい。

0044

方法500の第9番目の工程は、ダイヤモンド材料をダイヤモンド格子の第1の部分上で前イオン飛跡マスク蒸着に付す工程を含む方法400の第2番目の工程404と同じでよい。

0045

方法500の第10番目の工程は、イオン飛跡を生成するために最少量のアクセプタドーパント原子をダイヤモンド格子へ導入する工程を含む方法100の第2番目の工程104と同じでよい。

0046

方法500の第11番目の工程は、イオン飛跡を介し置換ドーパント原子をダイヤモンド格子へ導入する工程を含む方法100の第3番目の工程106と同じでよい。

0047

方法500の第12番目の工程は、ダイヤモンド材料をマスクエッチングし、洗浄し、アニールする工程を含む方法400の第6番目の工程406と同じでよい。

0048

方法500の第13番目の工程510はブランケットエッチングを含み得る。第13番目の工程510は、いかなる表面黒鉛化も除去するためにダイヤモンド層202の表面層(約25nm)がエッチング除去されるブランケットエッチングを含み得る。

0049

方法500の第14番目の工程512は、図6に示される構造などのダイヤモンド積層構造を得るためにフォトリソグラフィメサエッチングを含み得る。第14番目の工程512はメサエッチング前に拡散洗浄とフォトリソグラフィを含み得る。

0050

方法500の第15番目の工程514は、積層の上面のコンタクトを生成する工程を含み得る。積層の上面へのコンタクトは、シャドウマスクを介し積層上に200nm厚まで、5N純度を有するITOを蒸着させて、次に、リフトオフを行うことにより実現され得る。

0051

方法500の第16番目の工程516はアニールを含み得る。工程516のアニールは、ITOの透明度が達成されるまで(約2.5時間かかり得る)、Ar雰囲気下420℃でのオーブンでアニールされ得る。

0052

方法500の第17番目の工程518はオーム接触を生成する工程を含み得る。オーム接触は、P+層に対する接触(例えば金属接触/ボンディングパッド604)とn層に対する接触とを含み得る。ワイヤボンディングは小さな接触領域では困難となり得るため、TiおよびAu層が、フォトリソグラフィを使用してシャドウマスクを介し蒸着され得る。Tiはまた、ITOおよびAu層間の拡散障壁として機能し得る。30nmのコンタクト層厚がP+層に対して生成され得る。200nmのコンタクト層厚がN層に対して生成され得る。一実施形態では、ダイヤモンドキャップ層は、装置使用のための電気コンタクトを形成するために新たに形成されたn型層を晒すために除去され得る。本工程は、表面粗さをエッチングし、したがって最小化する一方でダイヤモンド層を研磨し、ダイヤモンドの表面を電気的終端(酸素)する工程(半導体装置製作の1工程)を含み得る。いくつかの実施形態では、ダイヤモンドが電子装置構成部品として機能するようにダイヤモンド上に金属コンタクトを形成する工程がさらに存在する。方法500の第17番目の工程518は金属加熱炉アニールを含み得る。金属加熱炉アニールは摂氏420度で2時間行われ得る。

0053

方法500の第18番目の工程520はウェハ表面終端を含み得る。

0054

方法500の第19番目の工程522はウェハ表面終端を含み得る。

0055

方法500の第20番目の工程524はパッケジングを含み得る。第20番目の工程520において、ダイヤモンド材料の部分は、6ピン表面実装装置を生成するために、ダイス切断され、取り付けられ、ワイヤボンドされ、透明なシリコーン密封材中にカプセル化される。

0056

図7に、図5A図5Bの方法に従って作製され得る例示的6ピン表面実装装置パッケージ700のモデルの斜視図を示す。

0057

本明細書において開示された方法は、多くの電気的ダイヤモンド接合の生成が、シリコン半導体により伝統的に果たされてきた機能を果たせるようにし得る。本出願はバイポーラダイオード関連における例について論述するが、本技術は、FETと他のスイッチ、ディジタルアナログ、および発光体を含む電気装置の多くの変形形態モノリシック的に形成された変形形態の組み合わせとにおいて使用され得る新規な真性n型ダイヤモンド材料と新規なp型ダイヤモンド材料とについて記載するが、本明細書に示された特定の実装態様に限定されないということを当業者は理解する。様々な好ましい実施形態は、必ずしも互いに分離されている必要はなく、組み合わせられることができる。

0058

図8に、P+−i−Nダイオード試験条件セットアップ802の概略図を示す。方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードは、P+−i−Nダイオード試験条件セットアップ802に従って試験され得る。

0059

図9は、方法500に従って作製され得るP+−i−Nダイオードの閾値電圧性能特性902のグラフ900である。閾値電圧性能特性902は、低電界および高電界条件の両方の下、IR測定により、室温(華氏76度)で、好適な抵抗器バイアスを使用するDC条件と、好適なTTL駆動器を使用するRF条件、または混成配線構成に基づき得られ得る。閾値電圧性能特性902は、ダイヤモンドに対して理論的に予測されたものと同様な閾値電圧と電流レベルを示す。

0060

図10は、室温、陰極負、順バイアス時の、方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードの電流−電圧特性のグラフ1000である。電流−電圧曲線1002は、方法500に従って作製され得るようなP+−i−Nダイオードの電流−電圧特性を示す。電流−電圧曲線1002は、室温での伝導利用可能な大きな電子濃度を示す。電流−電圧曲線1002の低電圧空乏領域1004は、電荷キャリアがn層とP層から真性領域中に拡散される、例えば電荷キャリアがn型半導体領域606とp+型半導体領域604から低ドープ半導体領域(i)804中に拡散されるということを示す。低ドープ半導体領域(i)804において、電荷キャリアは再結合し得る。再結合は瞬時に発生しないので、電荷は低ドープ半導体領域(i)804中に蓄積され得、したがって抵抗率を低下させる。

0061

電流−電圧曲線1002の高注入領域1006は、印加電位が増加するにつれ、電荷キャリアが真性領域(例えば低ドープ半導体領域(i)804)中に大量に流れ得、平衡濃度を越えたキャリアの濃度を生じるということを示す。電流−電圧曲線1002の直列抵抗領域1008も示される。

0062

図11は、室温、陰極負、順バイアス時の、方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードの電流密度特性のグラフ1100である。電流密度曲線1102は、方法500に従って作製され得るようなP+−i−Nダイオードの電流密度特性を示す。電流密度曲線1102は、5Vにおいて1600アンペア/cm2を越える電流密度の電荷キャリアタイプの濃度を示す。

0063

図12は、室温、陰極正、逆バイアス時の、方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードの電流−電圧特性のグラフ1200である。電流−電圧曲線1202は、方法500に従って作製され得るようなP+−i−Nダイオードの電流−電圧特性を示す。電流−電圧曲線1202は、電流レベルの小さな上昇と急減少により示されるように、空乏領域幅の電荷キャリアが十分に空乏化されてキャリア拡散が停止する前に少しの逆電圧が必要とされ得るということを示す。

0064

図13は、室温、陰極正、逆バイアス時の、方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードの電流密度特性のグラフ1300である。電流密度曲線1302は、方法500に従って作製され得るようなP+−i−Nダイオードの電流密度特性を示す。電流密度曲線1302は、変調が制御可能であるのでP+−i−Nダイオード600などのP+−i−Nダイオードが信号減衰に(限定されないが例えばRF信号減衰に)適しているということを示す。

0065

図14に、方法500に従って作製されたP+−i−Nダイオード600などのP+−i−Nダイオードと共に使用するRF減衰器駆動器チップ構成1400の概略図を示す。RF減衰器1400は、77KHzで約10KΩから1mΩまで変化するRloadにより減衰特性電流制御特性)を提供し得る。

0066

本明細書に記載のシステムと製作方法は、新規なn型および新規なp型のダイヤモンド半導体材料と装置を含む多くの新規で有用な技術と、新規なn型および新規なp型ダイヤモンド半導体材料と装置を作製するための方法とを提供する。

0067

新規な製作方法は、限定するものではないが、真性高品質n型ダイヤモンド材料を生成し、エッチングし、金属化する(ショットキーおよびオーミック)方法と、ダイヤモンドベース電力素子から集積回路(IC)と装置駆動器を生成する方法とを含む。

0068

新規な装置は、限定するものではないが、室温で少なくとも部分的に活性化されたn型ダイヤモンド半導体を含む。すなわち、装置材料は、活性化し伝導に関与するのに十分なキャリア濃度、高電子移動度を有するn型ダイヤモンド、高温(室温を越えた)または高電界の存在を必要しない高キャリア移動度高キャリア濃度の両方を有するn型ダイヤモンド、室温/周囲温度において1,000cm2/Vsを越える推定電子移動度と約1×1016電子/cm3のキャリア濃度を有するn型ダイヤモンド半導体、バイポーラダイヤモンド半導体装置、単一ダイヤモンドウェハ上にp型およびn型領域を有する装置、ダイヤモンドダイオード装置、高温または強電界の存在のいずれも必要とすることなく高電流を搬送するバイポーラダイヤモンド半導体装置、室温および0.28V電界の存在下で1ミリアンペア電流を運ぶことができるバイポーラダイヤモンド半導体装置、多結晶ダイヤモンド上のn型ダイヤモンド材料、低コスト薄膜多結晶「ダイヤモンド−オンシリコン」キャリア、他のキャリアタイプ(例えば融解石英石英サファイア酸化珪素または他の酸化物など)上のダイヤモンド半導体、ダイヤモンド電力RF減衰器、多結晶ダイヤモンド電力RF減衰器チップ、多結晶ダイヤモンド電力RF減衰器装置、ダイヤモンド発光ダイオードまたは/レーザダイオード(LED)、同一チップ上に高電力素子(例えばLED)を有するモノリシック集積化ダイヤモンドベース論理駆動器、酸素の存在下で安定したn型ダイヤモンド材料(すなわち、無視できない量の酸素が表面上に存在する場合(ウェハが外気に接する場合など)、n型半導体の導電率と性能は連続する)を有する。

0069

いくつかの実施形態では、このn型および新規なp型ダイヤモンド半導体材料は、1マイクロメートル未満の粒径を有する多結晶ダイヤモンドと900nm未満程度の大きさを有するドープ薄膜層とを使用して構築される。前記ダイヤモンド材料を形成するための技術は、電気的性能一様性が前記材料から薄膜特徴を形成する能力を可能にする一方で維持されるように、ほぼ原子レベル急変であるダイヤモンド粒境界を有するダイヤモンド膜上で使用され得る。

0070

本発明の別の態様は、n型材料を含むダイヤモンド半導体材料に取り付けられる金属コンタクトを生成する能力である。前記金属コンタクトはダイヤモンド材料に取り付けられ、良好/オーム導電率(例えば、高い線形性を示す)を有し続ける。金属コンタクトは、所望アプリケーション使用による保証に応じて、金属(例えばAu、Ag、Al、Ti、Pd、Ptなど)または透明金属(例えばインジウムスズ酸化物フッ化物酸化錫など)のいずれかまたはその両方を指し得る。

0071

用語「例示的」は、本明細書では「例、事例、または例示として機能する」ことを意味するように使用される。「例示的」として本明細書に記載のいずれの実施形態または変形形態も、必ずしも他の実施形態または変形形態を越えて好ましいまたは有利であるとみなすべきではない。本明細書中に記載された実施形態と変形形態はすべて、当業者らが本発明を実行し使用できるように提供された例示的実施形態と変形形態であり、添付の特許請求の範囲の与えられる法的保護の範囲を必ずしも限定しない。

0072

開示された実施形態の上記説明は、いずれの当業者も添付の特許請求の範囲により規定されるものを実施または使用できるようにするために提供される。以下の請求項は、開示された実施形態に限定されるように意図されてない。他の実施形態形態および修正形態は、これらの教示に照らして当業者により容易に想起される。したがって、以下の特許請求の範囲は、上記明細書と添付図面と併せて見るとこのような実施形態および修正形態をすべてカバーするように意図されている。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ