図面 (/)

技術 増幅回路、及びマルチパスネステッドミラー増幅回路

出願人 エイブリック株式会社
発明者 杉浦正一津崎敏之椎根雄寿藤村学
出願日 2016年6月2日 (5年8ヶ月経過) 出願番号 2016-111232
公開日 2017年12月14日 (4年2ヶ月経過) 公開番号 2017-220691
状態 特許登録済
技術分野 増幅器一般
主要キーワード 逆相状態 VI変換回路 チョッパスイッチ 直流動作点 クランプ素子 サンプル動作 PN接合素子 広帯域増幅
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

チップ面積を増大することなく、かつ周波数特性犠牲にすることなく、DC的なオフセット電圧を低減することが可能な増幅回路、及びマルチパスネステッドミラー増幅回路を提供する。

解決手段

チョッパスイッチ回路と、チョッパスイッチ回路の出力信号サンプルするサンプル回路と、サンプル回路の出力する信号をホールドするホールド回路を備えて構成した。

概要

背景

従来、センサ出力信号等の微小信号を扱う増幅回路として、DCオフセット電圧を低減した増幅回路が知られている(例えば、特許文献1参照)。
図6は、従来の増幅回路を示すブロック図である。
従来の増幅回路801は、入力端子IN1及びIN2、出力端子UT1及びOUT2、チョッパスイッチ回路831及び841、VI変換回路832、同相帰還回路833、LPF回路851を、備えている。

入力端子IN1の電位をVIN1、入力端子IN2の電位をVIN2、出力端子OUT1の電位をVOUT1、出力端子OUT2の電位をVOUT2とすると、入力信号Vsiの電圧はVIN1−VIN2、出力電圧VoはVOUT1−VOUT2である。

チョッパスイッチ回路831は、入力端子INA及びINBに入力された入力信号Vsiをクロックに基づき変調して出力端子OUTA及びOUTBから出力する。VI変換回路832は、入力端子INP及びINNに入力された変調信号Vsiを増幅し出力端子OUTP及びOUTNから出力する。同相帰還回路833は、VI変換回路832の出力信号を入力端子NA及びNBから入力して、VI変換回路832の出力端子OUTP及びOUTNの直流動作点を決定する信号を端子CONTからVI変換回路832に出力する。チョッパスイッチ回路841は、VI変換回路832から入力端子INA及びINBに入力された増幅信号Vsiをクロックに基づき復調して出力端子OUTA及びOUTBから出力する。LPF回路851は、チョッパスイッチ回路841から入力端子IN1及びIN2に入力された復調信号Vsiの高周波ノイズを除去して出力端子OUTA及びOUTBから出力する。

ここで、VI変換回路832のDC的なオフセット電圧Vniとすると、オフセット電圧VniはVI変換回路832により増幅されチョッパスイッチ回路841により変調される。すなわち、LPF回路851は、信号Vsiと高周波ノイズに変調されたオフセット電圧Vniが入力される。LPF回路851は高周波成分を減衰するので、出力電圧Voは高周波ノイズであるオフセット電圧Vni除去されて出力される。

以上の様にして、従来の増幅回路801は、オフセット電圧Vniの影響を抑えた出力電圧Vo出力することが出来る。

概要

チップ面積を増大することなく、かつ周波数特性犠牲にすることなく、DC的なオフセット電圧を低減することが可能な増幅回路、及びマルチパスネステッドミラー増幅回路を提供する。チョッパスイッチ回路と、チョッパスイッチ回路の出力信号をサンプルするサンプル回路と、サンプル回路の出力する信号をホールドするホールド回路を備えて構成した。

目的

本発明は、以上のような問題を解消するために成されたものであり、チップ面積を増大することなく、かつ周波数特性を犠牲にすることなく、DC的なオフセット電圧を低減することが可能な増幅回路、及びマルチパスネステッドミラー増幅回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力信号増幅する増幅回路であって、前記入力信号極性正相または逆相の関係で出力するチョッパスイッチ回路と、前記チョッパスイッチ回路に接続され、前記チョッパスイッチ回路の出力電圧に基づく出力電流を生成するVI変換回路と、前記VI変換回路に接続され、前記VI変換回路の出力電流に基づいてサンプルし、サンプルした電荷加算または減算した電荷に基づく電圧を出力するサンプル回路と、前記サンプル回路に接続され、サンプル回路の出力する電圧をホールドするホールド回路と、を備えたことを特徴とする増幅回路。

請求項2

前記サンプル回路は、容量ペアを備え、前記容量ペアが並列接続されることに基づき前記サンプルした電荷を加算または減算する動作をし、この動作に同期して、前記容量ペアが前記ホールド回路に接続されることにより、前記加算または減算した電荷に基づく電圧を出力する、ことを特徴とする請求項1に記載の増幅回路。

請求項3

前記容量ペアは、前記チョッパスイッチ回路が前記入力信号を正相の関係で出力するときに、前記VI変換回路の出力電流に基づく電荷をサンプルする第一の容量と、前記チョッパスイッチ回路が前記入力信号を逆相の関係で出力するときに、前記VI変換回路の出力電流に基づく電荷をサンプルする第二の容量と、で構成されることを特徴とする請求項2に記載の増幅回路。

請求項4

前記サンプル回路は、入力端子と前記容量ペアの間と、前記容量ペアと出力端子の間に夫々スイッチを備え、前記スイッチの端子間にクランプ素子を備えた、ことを特徴とする請求項1から3のいずれかに記載の増幅回路。

請求項5

前記クランプ素子は、PN接合で構成されたことを特徴とする請求項4に記載の増幅回路。

請求項6

入力端子に接続された請求項1から5のいずれかに記載の増幅回路と、前記増幅回路の出力端子に接続された第一の増幅器と、前記入力端子に接続された第二の増幅器と、前記第一の増幅器の出力端子と前記第二の増幅器の出力端子に接続された第三の増幅器と、を備えたことを特徴とするマルチパスネステッドミラー増幅回路。

技術分野

0001

本発明は、DCオフセット電圧を低減する増幅回路に関し、クロックに基づく動作に伴う高周波ノイズを低減した増幅回路、及びマルチパスネステッドミラー増幅回路に関する。

背景技術

0002

従来、センサ出力信号等の微小信号を扱う増幅回路として、DCオフセット電圧を低減した増幅回路が知られている(例えば、特許文献1参照)。
図6は、従来の増幅回路を示すブロック図である。
従来の増幅回路801は、入力端子IN1及びIN2、出力端子UT1及びOUT2、チョッパスイッチ回路831及び841、VI変換回路832、同相帰還回路833、LPF回路851を、備えている。

0003

入力端子IN1の電位をVIN1、入力端子IN2の電位をVIN2、出力端子OUT1の電位をVOUT1、出力端子OUT2の電位をVOUT2とすると、入力信号Vsiの電圧はVIN1−VIN2、出力電圧VoはVOUT1−VOUT2である。

0004

チョッパスイッチ回路831は、入力端子INA及びINBに入力された入力信号Vsiをクロックに基づき変調して出力端子OUTA及びOUTBから出力する。VI変換回路832は、入力端子INP及びINNに入力された変調信号Vsiを増幅し出力端子OUTP及びOUTNから出力する。同相帰還回路833は、VI変換回路832の出力信号を入力端子NA及びNBから入力して、VI変換回路832の出力端子OUTP及びOUTNの直流動作点を決定する信号を端子CONTからVI変換回路832に出力する。チョッパスイッチ回路841は、VI変換回路832から入力端子INA及びINBに入力された増幅信号Vsiをクロックに基づき復調して出力端子OUTA及びOUTBから出力する。LPF回路851は、チョッパスイッチ回路841から入力端子IN1及びIN2に入力された復調信号Vsiの高周波ノイズを除去して出力端子OUTA及びOUTBから出力する。

0005

ここで、VI変換回路832のDC的なオフセット電圧Vniとすると、オフセット電圧VniはVI変換回路832により増幅されチョッパスイッチ回路841により変調される。すなわち、LPF回路851は、信号Vsiと高周波ノイズに変調されたオフセット電圧Vniが入力される。LPF回路851は高周波成分を減衰するので、出力電圧Voは高周波ノイズであるオフセット電圧Vni除去されて出力される。

0006

以上の様にして、従来の増幅回路801は、オフセット電圧Vniの影響を抑えた出力電圧Vo出力することが出来る。

先行技術

0007

特開2014−216705号公報 図5

発明が解決しようとする課題

0008

しかしながら、LPF回路851は、抵抗と容量で構成されるが、減衰効果を高めるには抵抗と容量を大きくする必要があるので、チップ面積が増大するという課題があった。
また、LPF回路851は、減衰効果を高めると入力信号Vsiに基づく電圧をも減衰させてしまうため、増幅回路としての周波数領域が制約される等の課題があった。

0009

本発明は、以上のような問題を解消するために成されたものであり、チップ面積を増大することなく、かつ周波数特性犠牲にすることなく、DC的なオフセット電圧を低減することが可能な増幅回路、及びマルチパスネステッドミラー増幅回路を提供するものである。

課題を解決するための手段

0010

入力信号の極性正相または逆相の関係で出力するチョッパスイッチ回路と、チョッパスイッチ回路に接続され、チョッパスイッチ回路の出力電圧に基づく出力電流を生成するVI変換回路と、VI変換回路に接続され、前記VI変換回路の出力電流に基づいてサンプルし、サンプルした電荷加算または減算した電荷に基づく電圧を出力するサンプル回路と、サンプル回路に接続され、サンプル回路の出力する電圧をホールドするホールド回路と、を備えて構成した増幅回路。

0011

また、入力端子に接続された上述の増幅回路と、増幅回路の出力端子に接続された第一の増幅器と、入力端子に接続された第二の増幅器と、第一の増幅器の出力端子と第二の増幅器の出力端子に接続された第三の増幅器と、を備えて構成したマルチパスネステッドミラー増幅回路。

発明の効果

0012

本発明の増幅回路によれば、抵抗と容量が大きいLPF回路を必要としないのでチップ面積が増大することなく、かつ周波数特性を犠牲にすることなく、DCオフセット電圧を低減する増幅回路、及びマルチパスネステッドミラー増幅回路を提供することが可能となる。

図面の簡単な説明

0013

本実施形態の一例を示す増幅回路のブロック図である。
本実施形態の増幅回路におけるサンプル回路の一例を示すブロック図である。
本実施形態の増幅回路におけるクロックの一例を示すタイムチャートである。
本実施形態の増幅回路におけるサンプル回路の他の例を示すブロック図である。
本実施形態の増幅回路を備えたマルチパスネステッドミラー増幅回路の一例を示すブロック図である。
従来の増幅回路を示すブロック図である。

実施例

0014

図1は、本発明の実施形態の一例を示す増幅回路のブロック図である。
本実施形態の増幅回路101は、入力端子IN1及びIN2、出力端子OUT1及びOUT2、チョッパスイッチ回路131、VI変換回路132、同相帰還回路133、サンプル回路134、ホールド回路135、を、備えている。Vniは、VI変換回路132の入力端子のオフセット電圧を示す。

0015

チョッパスイッチ回路131は、入力端子INA及びINBが夫々増幅回路101の入力端子IN1及びIN2に接続され、出力端子OUTA及びOUTBは夫々VI変換回路132の入力端子INP及びINNに接続される。VI変換回路132は、出力端子OUTPは同相帰還回路133の入力端子NAとサンプル回路134の入力端子INXに接続され、出力端子OUTNは同相帰還回路133の入力端子NBとサンプル回路134の入力端子INYに接続される。同相帰還回路133の出力端子CONTは、VI変換回路132の内部端子に接続される。サンプル回路134は、出力端子OUTXはホールド回路135の第1の端子と増幅回路101の出力端子OUT1に接続され、出力端子OUTYはホールド回路135の第2の端子と出力端子OUT2に接続される。

0016

チョッパスイッチ回路131は、クロックに基づき入力端子INAと出力端子OUTAが導通され、入力端子INBと出力端子OUTBが導通される正相状態と、入力端子INAと出力端子OUTBが導通され、入力端子INBと出力端子OUTAが導通される逆相状態が選択される。

0017

VI変換回路132は、電圧を電流に変換して出力する。入力端子INPの電位をVINP、入力端子INNの電位をVINN、出力端子OUTPの電位をVOUTP、出力端子OUTNの電位をVOUTNとする。入力電圧の差(VINP−VINN)が正であれば、その大きさが大きいほどより大きな電流が、出力端子OUTPからはソースされ、出力端子OUTNからはシンクされる。入力電圧の差(VINP−VINN)が負であれば、その大きさが大きいほどより大きな電流が、出力端子OUTPからはシンクされ、出力端子OUTNからはソースされる。VI変換回路132は、出力端子OUTP及びOUTNに係わるインピーダンスに基づき出力電圧VOUTP及びVOUTNが現れるため、増幅回路と見なすことが出来る。

0018

同相帰還回路133は、VI変換回路132の出力信号を入力端子NA及びNBから入力して、VI変換回路132の出力端子OUTP及びOUTNの直流動作点を決定する信号を端子CONTからVI変換回路132に出力する。

0019

サンプル回路134は、入力端子INXの電位をVINX、入力端子INYの電位をVINY、出力端子OUTXの電位をVOUTX、出力端子OUTYの電位をVOUTYとすると、入力端子INX、INYに対して外部からシンクまたはソースされる電流に基づき、サンプルされた電荷が加算または減算され、さらにこの動作に同期して加算または減算された電荷に基づく電圧(VOUTX−VOUTY)が出力端子に出力される。

0020

ホールド回路135は、電荷を保持する機能を有しており、ホールド回路135の第1端子と第2の端子間に保持された電荷とホールド回路135の容量値に基づく電圧が現れる。

0021

本実施形態の増幅回路101の動作について説明する。入力端子IN1の電位をVIN1、入力端子IN2の電位をVIN2、出力端子OUT1の電位をVOUT1、出力端子OUT2の電位をVOUT2とすると、入力信号Vsiの電圧はVIN1−VIN2、出力電圧VoはVOUT1−VOUT2である。

0022

チョッパスイッチ回路131は、増幅回路101に入力される入力信号Vsiが入力端子INA及びINBに入力され、入力信号Vsiをクロックに基づき変調して出力端子OUTA及びOUTBから変調信号Vsiとして出力する。VI変換回路132は、入力端子INP及びINNに入力された変調信号Vsiを増幅し、出力端子OUTP及びOUTNから出力する。同相帰還回路133は、VI変換回路132の出力信号を入力端子NA及びNBから入力して、VI変換回路132の出力端子OUTP及びOUTNの直流動作点を決定する信号を端子CONTからVI変換回路132に出力する。

0023

VI変換回路132は、増幅した変調信号Vsiに基づく電流をサンプル回路134に対してシンクまたはソースする。また、VI変換回路132は、増幅したオフセット電圧Vniに基づく電流もサンプル回路134に対してシンクまたはソースする。サンプル回路134は、クロックに基づき上記電流のサンプル動作をする。ここで、説明簡単化のため、クロックのハイレベルロウレベルの期間が等しいとする。

0024

ここで、入力信号Vsiに基づく電流に応じてサンプル回路134がサンプルする電荷の大きさをQso、オフセット電圧Vniに基づく電流に応じてサンプル回路134がサンプルする電荷の大きさをQnoとする。

0025

サンプル回路134は、チョッパスイッチ回路131を介した入力信号Vsiに基づく電流と、チョッパスイッチ回路131を介さないオフセット電圧Vniに基づく電流が入力される。従って、サンプル回路134は、クロックに基づき電荷(+Qso−Qno)と電荷(−Qso−Qno)が交互にサンプルされる。

0026

サンプル回路134は、サンプルした電荷(+Qso−Qno)及び(−Qso−Qno)を、例えば、減算することによって電荷(2×Qso)が得られ、オフセット電圧Vniに基づく電荷Qnoを除去することが出来る。そして、電荷(2×Qso)は、クロックに応じて出力端子OUTX及びOUTYに出力される。
ホールド回路135は、サンプル回路134が出力した電荷(2×Qso)をホールドして、増幅回路101の出力端子OUT1及びOUT2に出力する。

0027

図2は、サンプル回路134の一例を示すブロック図である。
サンプル回路134は、入力端子INX及びINY、出力端子OUTX及びOUTY、スイッチ441〜444、451〜454、461〜464、471〜474、容量431〜434、を備えている。容量431と432、容量433と434は、サンプルするための容量ペアを構成する。各スイッチは、表示した数字に対応したクロックでオンオフが制御される。

0028

図3は、本実施形態の増幅回路101のクロックの一例を示すタイムチャートである。各スイッチは、例えば、対応するクロックがハイレベルのときにオン、ロウレベルのときにオフに制御される。

0029

チョッパスイッチ回路131は、クロック1及び2に基づいて入力信号Vsiをチョッピングし、VI変換回路132に出力する。ここでは、チョッパスイッチ回路131は、クロック1がハイレベルでクロック2がロウレベルのときに正相状態、クロック1がロウレベルでクロック2がハイレベルのときに逆相状態とする。

0030

図2のサンプル回路134は、以下のように、クロック1a、1b、2a及び2bでVI変換回路132の出力をサンプルする。
期間[0−1T]において、クロック1aがハイレベルなのでスイッチ443とスイッチ444がオンして、容量432に電荷(+Qso−Qno)がサンプルされる。

0031

期間[1T−2T]において、クロック1bがハイレベルなのでスイッチ453とスイッチ454がオンして、容量433に電荷(+Qso−Qno)がサンプルされる。
期間[2T−3T]において、クロック2aがハイレベルなのでスイッチ451とスイッチ452がオンして、容量434に電荷(−Qso−Qno)がサンプルされる。

0032

期間[3T−4T]において、クロック2bがハイレベルなのでスイッチ441とスイッチ442がオンして、容量431に電荷(−Qso−Qno)がサンプルされる。
また、図2のサンプル回路134は、以下のように、クロック3及び4でサンプルした電荷を減算してホールド回路135に出力する。

0033

期間[1T−3T]において、クロック3がハイレベルなのでスイッチ461〜464がオンして、容量432の電荷(+Qso−Qno)と容量431の電荷(−Qso−Qno)が減算され、電荷(2×Qso)が出力端子OUTX及びOUTYに出力される。

0034

期間[3T−5T]において、クロック4がハイレベルなのでスイッチ471〜474がオンして、容量433の電荷(+Qso−Qno)と容量434の電荷(−Qso−Qno)が減算され、電荷(2×Qso)が出力端子OUTX及びOUTYに出力される。

0035

このとき、容量ペアを成す2つの容量(例えば、容量432と容量431)は、容量値が等しいことがより望ましい。これは、容量ペアを成す2つの容量において、スイッチがオン制御されているときのスイッチのインピーダンスと容量値とに基づく時定数を等しくすることができるためである。

0036

更に、スイッチ461〜464、471〜474の夫々の端子間に、PN接合素子等のクランプ素子を備えれば、ホールド回路135の直流動作点は、同相帰還回路133により決定されるVI変換回路132の出力端子OUTP、OUTNの直流動作点に近い状態で安定させることが出来る。ホールド回路135の直流動作点が安定することにより、図示しない後段回路、例えば増幅回路にとっての入力動作点を安定させることが出来るので、より増幅回路の安定動作が図られる等の効果がある。

0037

図4は、サンプル回路134の他の例を示すブロック図である。
図3のサンプル回路134から、サンプルするための容量ペアを1つにして、入力端子INXとINYの間にクロック3で制御されるスイッチ581を設けた。
図4のサンプル回路134は、基本的には図3のサンプル回路134と同様の機能を満たすことが出来る。

0038

スイッチ581は、容量431及び432がサンプル動作をしていない時にオンすることにより、VI変換回路132の出力端子OUTP、OUTNの動作点をより安定化することが出来る。このため、スイッチ581は、その存在はより望ましいが、無くても良い。

0039

以上説明したように、本実施形態の増幅回路101は、チョッパスイッチ回路131の出力信号をサンプルするサンプル回路134と、サンプル回路134の出力する信号をホールドするホールド回路135を備えたので、LPF回路を必要とすることなくオフセット電圧Vniの影響を除去することが可能になる。従って、チップ面積が増大するこなく、また、周波数特性を犠牲にすることなく、DC的なオフセット電圧を低減することが可能な増幅回路を実現するものである。

0040

なお、以上の説明では、本発明の増幅回路101は、チョッパスイッチ回路131、VI変換回路132、同相帰還回路133、サンプル回路134、ホールド回路135、備えているものとして説明したが、これらの機能を発揮する条件に関する限り、本実施形態に何ら限定されるものではない。
例えば、同相帰還回路133は、特に必要がなければ設けなくても良い。

0041

図5は、本発明の増幅回路101を備えたマルチパスネステッドミラー増幅回路の一例を示すブロック図である。
マルチパスネステッドミラー増幅回路は、本発明の増幅回路101、入力端子IN1及びIN2、出力端子OUT、容量741及び742、増幅器731〜733を備えている。マルチパスネステッドミラー増幅回路は、増幅回路101と増幅器731及び733で構成された高利得増幅パスと、増幅器732及び733で構成された広帯域増幅パスとを併せて有している。

0042

増幅回路101は、DCオフセット電圧を低減した増幅回路であるため、高利得増幅パスへの適用は効果的である。増幅回路101を高利得パスに適用することにより、DCオフセットを抑えた高利得増幅パスが達成される。このように構成することにより、チップ面積を増大することなく、かつ周波数特性を犠牲にすることなく、DCオフセットを抑えたマルチパスネステッドミラー増幅回路の提供を可能とすることが出来る。

0043

101増幅回路
131チョッパスイッチ回路
132VI変換回路
133同相帰還回路
134サンプル回路
135ホールド回路
321、322電流源
731、732、733 増幅器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 ドハティ増幅器」が 公開されました。( 2021/09/30)

    【課題・解決手段】ドハティ増幅器(100)は、主増幅器(8)と、補助増幅器(9)と、を含む増幅器(8,9)と、主増幅器(8)と増幅器(8,9)による出力合成部(18)との間に設けられており、かつ、第1... 詳細

  • 株式会社村田製作所の「 パワーアンプ評価方法及び測定システム」が 公開されました。( 2021/09/30)

    【課題】測定時間の短縮を図ることが可能なパワーアンプ評価方法を提供する。【解決手段】振幅一定の高周波信号をデジタル変調信号で変調して、振幅がステップ状に変化する高周波入力信号を発生させる。この高周波入... 詳細

  • 東芝メモリ株式会社の「 半導体集積回路及び受信装置」が 公開されました。( 2021/09/30)

    【課題】等化処理に関する利得が変動することを抑制する。【解決手段】実施形態に係る半導体集積回路10は、第1電源線PWと、第2電源線GWと、第1ノードN1と、第2ノードN2と、第1回路24−1と、第2回... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ