図面 (/)

技術 半導体装置及び半導体装置の製造方法

出願人 株式会社ジャパンディスプレイ
発明者 花田明紘淵正芳
出願日 2016年6月10日 (4年6ヶ月経過) 出願番号 2016-116131
公開日 2017年12月14日 (3年0ヶ月経過) 公開番号 2017-220632
状態 特許登録済
技術分野 MOSIC,バイポーラ・MOSIC 半導体の電極 薄膜トランジスタ
主要キーワード シリコン窒化物膜 シリコン酸化物膜 多結晶シリコン半導体層 パターン面積 低抵抗領域 シリコン系半導体 ポリシリコン半導体層 フォトリソグラフィプロセス
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

信頼性の低下を抑制可能、且つ効率的に生産可能な半導体装置、及び半導体装置の製造方法を提供する。

解決手段

絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆い、前記第1半導体層まで貫通する第1コンタクトホールと前記第2半導体層まで貫通する第2コンタクトホールとが形成された絶縁層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記第1半導体層、及び前記第2半導体層の内のいずれか一方を覆い、導電性を有するバリア層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記バリア層に接触する第1導電層と、備えている半導体装置。

概要

背景

薄膜トランジスタは、半導体層に用いる材料によって様々な特性を示す。例えば、低温ポリシリコン半導体を半導体層に用いた場合、信頼性が良好な薄膜トランジスタを得ることができる。また、酸化物半導体を半導体層に用いた場合、オフ電流が小さい薄膜トランジスタを得ることができる。ポリシリコン半導体層を備えた薄膜トランジスタと、酸化物半導体層を備えた薄膜トランジスタとが同一基板に作製された表示装置において、多結晶シリコン半導体層が酸化物半導体層よりも上層に位置する技術が知られている。このような表示装置においては、ポリシリコン半導体層まで貫通したコンタクトホールを形成した後に、ポリシリコン半導体層の表面に形成された自然酸化膜を除去するために、洗浄が施される。このとき、洗浄に用いられるフッ化水素酸(HF)などの洗浄液により、酸化物半導体層が、エッチングされるおそれがある。

概要

信頼性の低下を抑制可能、且つ効率的に生産可能な半導体装置、及び半導体装置の製造方法を提供する。絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆い、前記第1半導体層まで貫通する第1コンタクトホールと前記第2半導体層まで貫通する第2コンタクトホールとが形成された絶縁層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記第1半導体層、及び前記第2半導体層の内のいずれか一方を覆い、導電性を有するバリア層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記バリア層に接触する第1導電層と、備えている半導体装置。

目的

特開2010−003910号公報






本実施形態の目的は、信頼性の低下を抑制可能、且つ効率的に生産可能な半導体装置、及び半導体装置の製造方法を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆い、前記第1半導体層まで貫通する第1コンタクトホールと前記第2半導体層まで貫通する第2コンタクトホールとが形成された絶縁層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記第1半導体層、及び前記第2半導体層の内のいずれか一方を覆い、導電性を有するバリア層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記バリア層に接触する第1導電層と、備える半導体装置

請求項2

前記第1半導体層に対向する第1ゲート電極と、前記第2半導体層に対向する第2ゲート電極と、を備える請求項1に記載の半導体装置。

請求項3

前記第1半導体層及び前記第2半導体層の内の少なくとも一方の下方で対向する金属層を備える請求項1又は2に記載の半導体装置。

請求項4

前記第1半導体層及び前記第2半導体層の内のいずれか一方は、多結晶シリコンで形成され、他方は、酸化物半導体で形成されている請求項1乃至3のいずれか1項に記載の半導体装置。

請求項5

前記絶縁層は、前記第1半導体層と前記第2半導体層との間に層間絶縁層を備える請求項1乃至4のいずれか1項に記載の半導体装置。

請求項6

前記バリア層と前記第1導電層との端面は、重なっている請求項1乃至5のいずれか1項に記載の半導体装置。

請求項7

前記絶縁層の上面に位置するとともに、前記第1コンタクトホール、又は前記第2コンタクトホールの内で前記第1半導体層及び前記第2半導体層の内の前記バリア層で覆われていない一方を覆う第2導電層と、前記バリア層と同一材料によって形成され、前記絶縁層の上面において前記第2導電層との間に位置する第3導電層と、を備える請求項1乃至6のいずれか1項に記載の半導体装置。

請求項8

前記第2導電層と前記第3導電層との端面は、重なっている請求項7に記載の半導体装置。

請求項9

前記第1コンタクトホール及び前記第2コンタクトホールのいずれか一方は、他方のエッジの内側に形成されている、請求項1乃至8のいずれか1に記載の半導体装置。

請求項10

絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆う絶縁層と、を備える半導体装置の製造方法であって、前記絶縁層を前記第1半導体層まで貫通する第1コンタクトホールを形成し、前記絶縁層と前記第1半導体層との上に導電性のバリア層を成膜し、前記バリア層及び前記絶縁層を前記第2半導体層まで貫通する第2コンタクトホールを形成し、前記第1コンタクトホール内で前記バリア層に接触する第1導電層を形成する、半導体装置の製造方法。

請求項11

前記第1コンタクトホール、又は前記第2コンタクトホールを形成した後に、フッ化水素酸洗浄する、請求項10に記載の半導体装置の製造方法。

請求項12

前記第2コンタクトホールは、前記第1コンタクトホールのエッジの内側に形成する、請求項10、又は11に記載の半導体装置の製造方法。

技術分野

0001

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。

背景技術

0002

薄膜トランジスタは、半導体層に用いる材料によって様々な特性を示す。例えば、低温ポリシリコン半導体を半導体層に用いた場合、信頼性が良好な薄膜トランジスタを得ることができる。また、酸化物半導体を半導体層に用いた場合、オフ電流が小さい薄膜トランジスタを得ることができる。ポリシリコン半導体層を備えた薄膜トランジスタと、酸化物半導体層を備えた薄膜トランジスタとが同一基板に作製された表示装置において、多結晶シリコン半導体層が酸化物半導体層よりも上層に位置する技術が知られている。このような表示装置においては、ポリシリコン半導体層まで貫通したコンタクトホールを形成した後に、ポリシリコン半導体層の表面に形成された自然酸化膜を除去するために、洗浄が施される。このとき、洗浄に用いられるフッ化水素酸(HF)などの洗浄液により、酸化物半導体層が、エッチングされるおそれがある。

先行技術

0003

特開2010−003910号公報

発明が解決しようとする課題

0004

本実施形態の目的は、信頼性の低下を抑制可能、且つ効率的に生産可能な半導体装置、及び半導体装置の製造方法を提供することにある。

課題を解決するための手段

0005

本実施形態によれば、絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆い、前記第1半導体層まで貫通する第1コンタクトホールと前記第2半導体層まで貫通する第2コンタクトホールとが形成された絶縁層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記第1半導体層、及び前記第2半導体層の内のいずれか一方を覆い、導電性を有するバリア層と、前記第1コンタクトホール、又は前記第2コンタクトホール内で前記バリア層に接触する第1導電層と、備えている半導体装置が提供される。

0006

本実施形態によれば、絶縁基板と、前記絶縁基板の上方に位置する第1半導体層と、前記絶縁基板の上方に位置し、前記第1半導体層と異なる物質で形成された第2半導体層と、前記第1半導体層と前記第2半導体層とを覆う絶縁層と、を備える半導体装置の製造方法であって、前記絶縁層を前記第1半導体層まで貫通する第1コンタクトホールを形成し、前記絶縁層と前記第1半導体層との上に導電性のバリア層を成膜し、前記バリア層及び前記絶縁層を前記第2半導体層まで貫通する第2コンタクトホールを形成し、前記第1コンタクトホール内で前記バリア層に接触する第1導電層を形成する、半導体装置の製造方法が提供される。

図面の簡単な説明

0007

図1は、第1実施形態に係る半導体装置の構成の一例を示す断面図である。
図2Aは、第1実施形態に係るコンタクトホールの形成工程を示す断面図である。
図2Bは、第1実施形態に係るバリア層の成膜工程を示す断面図である。
図2Cは、第1実施形態に係るコンタクトホールの形成工程を示す断面図である。
図2Dは、第1実施形態に係る導電層の成膜工程を示す断面図である。
図3は、第2実施形態に係る半導体装置の構成の一例を示す断面図である。
図4Aは、第2実施形態に係るコンタクトホールの形成工程を示す断面図である。
図4Bは、第2実施形態に係るバリア層の成膜工程を示す断面図である。
図4Cは、第2実施形態に係るコンタクトホールの形成工程を示す断面図である。
図4Dは、第2実施形態に係る導電層の成膜工程を示す断面図である。
図5は、第3実施形態に係る半導体装置の構成の一例を示す断面図である。
図6は、図5のA−A線から端子を平面視した場合の平面図である。
図7Aは、第3実施形態に係るコンタクトホールの形成工程を示す断面図である。
図7Bは、第3実施形態に係るバリア層の成膜工程を示す断面図である。
図7Cは、第3実施形態に係るコンタクトホールの形成工程を示す断面図である。
図7Dは、第3実施形態に係る導電層の成膜工程を示す断面図である。

実施例

0008

以下、実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、実施形態の説明において、上(または上方)とは、方向Zの矢印の向きに相当し、下(または下方)とは、方向Zの矢印とは逆の向きに相当するものとする。

0009

図1は、第1実施形態に係る半導体装置1の構成の一例を示す断面図である。図1に示した半導体装置1は、複数の薄膜トランジスタ(TFT;Thin Film Transistor)TR1及びTR2を備えたTFT基板である。
半導体装置1は、絶縁基板10と、アンダーコート層UCと、半導体層SC1と、絶縁膜11と、ゲート電極ML1と、金属層SLと、絶縁膜12と、絶縁膜13と、半導体層SC2と、絶縁膜14と、ゲート電極ML2と、絶縁膜15と、を備えている。以下で、絶縁基板10上に、積層されたアンダーコート層UC、絶縁膜11、絶縁膜12、絶縁膜13、絶縁膜14、及び絶縁膜15をまとめて絶縁層ILと称する場合もある。また、絶縁層ILにおいて、半導体層SC1と、半導体層SC2との間に位置する絶縁膜11、12、及び13を層間絶縁層と称する場合もある。

0010

絶縁基板10は、例えば、光透過性を有するガラス基板樹脂基板で形成されている。アンダーコート層UCは、絶縁層であり、絶縁基板10の上に位置している。アンダーコート層UCは、単層構造であっても良いし、多層構造であっても良い。例えば、アンダーコート層UCは、シリコン窒化物膜シリコン酸化物膜とを備えている。

0011

半導体層SC1は、絶縁基板10の上方に位置し、図示した例ではアンダーコート層UCの上に形成されている。半導体層SC1は、シリコン系半導体で形成されており、一例では、多結晶シリコンポリシリコン)で形成されている。半導体層SC1は、高抵抗領域SCc1と、高抵抗領域SCc1よりも電気抵抗の低い低抵抗領域SCa1、SCb1と、を有している。なお、図示しないが、絶縁基板10と半導体層SC1との間に遮光膜が配置されても良い。

0012

絶縁膜11は、半導体層SC1を覆っている。図示した例では、絶縁膜11は、アンダーコート層UCの上にも位置している。一例では、絶縁膜11は、シリコン酸化物で形成されている。
ゲート電極ML1は、絶縁膜11の上に位置しており、絶縁膜11を介して半導体層SC1に対向している。ゲート電極ML1は、半導体層SC1の高抵抗領域SCc1に対向している。金属層SLは、絶縁膜11の上に位置しており、ゲート電極ML1から離間している。ゲート電極ML1及び金属層SLは、それぞれ、導電性の金属材料で形成されている。図示した例では、ゲート電極ML1及び金属層SLは、同一層に位置しているため、同じ材料で一括に形成することもできる。ゲート電極ML1は、図示しない第1走査線電気的に接続されている。金属層SLは、半導体層SC2の直下に位置している。金属層SLは、絶縁基板10及びアンダーコート層UCを介して入射した光の半導体層SC2への照射を阻止する遮光膜として機能してもよい。金属層SLは、ゲート電極として機能してもよい。金属層SLは、蓄積容量の電極として機能してもよい。金属層SLは、用途によりパターン面積を変更してもよい。また、金属層SLは、遮光膜として機能する場合には、金属材料以外の物質で形成された層と置換されてもよい。なお、半導体装置1が有機エレクトロルミネッセンス(EL)表示装置に適用される場合には、金属層SLは、省略しても良い。

0013

絶縁膜12は、絶縁膜11の上に位置し、ゲート電極ML1及び金属層SLを覆っている。一例では、絶縁膜12は、シリコン窒化物で形成されている。
絶縁膜13は、絶縁膜12の上に位置している。図示した例では、絶縁膜13は、絶縁膜12と絶縁膜14との間に位置している。絶縁膜13は、一例ではシリコン酸化物で形成されている。

0014

半導体層SC2は、絶縁基板10に対して、半導体層SC1よりも上方に位置している。図示した例では、半導体層SC2は、絶縁膜13の上に位置しており、絶縁膜12及び13を介して金属層SLに対向している。半導体層SC2は、金属酸化物系の半導体で形成されている。半導体特性の観点から、半導体層SC2を形成する金属酸化物は、インジウムガリウム亜鉛、錫のうち少なくとも1種類の金属を含んでいることが望ましい。半導体層SC2は、高抵抗領域SCc2と、高抵抗領域SCc2よりも電気抵抗の低い低抵抗領域SCa2及びSCb2と、を有している。

0015

絶縁膜14は、絶縁膜13の上に位置し、半導体層SC2を覆っている。絶縁膜14は、一例では、シリコン酸化物で形成されている。
ゲート電極ML2は、絶縁膜14の上に位置しており、絶縁膜14を介して半導体層SC2に対向している。ゲート電極ML2は、半導体層SC2の高抵抗領域SCc2に対向している。ゲート電極ML2は、導電性の金属材料で形成されている。ゲート電極ML2は、図示しない第2走査線と電気的に接続されている。絶縁膜15は、ゲート電極ML2を覆っている。図示した例では、絶縁膜15は、絶縁膜14の上にも位置する。絶縁膜15は、単層構造であっても良いし、多層構造であっても良い。一例では、絶縁膜15は、シリコン窒化物やシリコン酸化膜で形成されている。

0016

さらに、半導体装置1は、端子T1a、T1b、T2a、T2b、及びT3を備えている。端子T1a、T1b、T2a、T2b、及びT3は、それぞれ、絶縁膜15の上に位置している。端子T1a、T1b、T2a、T2b、及びT3は、図示を省略した配線等と電気的に接続される。図示した例では、端子T1a、T1b、T2a、T2b、及びT3は、それぞれ、バリア層BC1a、BC1b、BC2a、BC2b、及びBC3と、導電層MC1a、MC1b、MC2a、MC2b、及びMC3とを備えている。

0017

バリア層BC1a、BC1b、BC2a、BC2b、及びBC3は、同一の導電性の金属材料、合金、又は低抵抗酸化物で形成されている。さらに、本実施形態において、バリア層BCは、後述する製造方法において、洗浄するための物質、例えば、フッ化水素酸に対する耐性を有することが望ましい。バリア層BC1a、BC1b、BC2a、BC2b、及びBC3は、単層構造であっても良いし、多層構造であっても良く、例えば、チタン(Ti)等で形成されている。

0018

導電層MC1a、MC1b、MC2a、MC2b、及びMC3は、例えば、導電性の金属材料で形成され、単層構造であっても良いし、多層構造であっても良い。例えば、導電層MC1a、MC1b、MC2a、MC2b、及びMC3は、チタン/アルミニウム/チタンの多層構造である。

0019

端子T1a、T1b、T2a、T2b、及びT3の各々の端部は、平面視した場合、導電層MC1a、MC1b、MC2a、MC2b、及びMC3と、バリア層BC1a、BC1b、BC2a、BC2b、及びBC3とが重なるように形成されている。
端子T1a及びT1bは、それぞれ、絶縁膜11、12、13、14、及び15を貫通したコンタクトホールCH1a及びCH1b内を覆い、半導体層SC1に電気的に接続されている。図示した例では、端子T1a及びT1bにおいて、バリア層BC1a及びBC1bは、それぞれ、絶縁膜15(又は、絶縁層IL)の上面に位置し、コンタクトホールCH1a及びCH1b内において半導体層SC1上にはない。導電層MC1a及びMC1bは、それぞれ、絶縁膜15の上面において、バリア層BC1a及びBC1bの上に位置し、且つコンタクトホールCH1a及びCH1b内で、半導体層SC1を覆っている。導電層MC1aは、コンタクトホールCH1aにおいて低抵抗領域SCa1に接触し、導電層MC1bは、コンタクトホールCH1bにおいて低抵抗領域SCb1に接触している。なお、端子T1a及びT1bは、それぞれ、絶縁膜15の上面と、コンタクトホールCH1a及びCH1b内とで層の厚みが異なっていてもよい。

0020

端子T2a及びT2bは、それぞれ、絶縁膜14及び15を貫通したコンタクトホールCH2a及びコンタクトホールCH2b内を覆い、半導体層SC2に電気的に接続されている。図示した例では、端子T2a及びT2bにおいて、バリア層BC2a及びBC2bは、それぞれ、絶縁膜15の上面に位置し、且つコンタクトホールCH2a及びCH2b内で、半導体層SC2を覆っている。導電層MC2a及びMC2bは、それぞれ、絶縁膜15の上面とコンタクトホールCH2a及びCH2b内とにおいて、バリア層BC2a及びBC2bの上に位置している。バリア層BC2aは、コンタクトホールCH2aにおいて低抵抗領域SCa2に接触し、導電層MC2aは、コンタクトホールCH2aにおいてバリア層BC2aに接触している。バリア層BC2bは、コンタクトホールCH2bにおいて低抵抗領域SCb2に接触し、導電層MC2bは、コンタクトホールCH2bにおいてバリア層BC2bに接触している。

0021

端子T3は、絶縁膜12、13、14、及び15を貫通したコンタクトホールCH3内を覆い、金属層SLに電気的に接続されている。図示した例では、端子T3において、バリア層BC3は、絶縁膜15の上面に位置し、コンタクトホールCH3内には存在しない。導電層MC3は、絶縁膜15の上面においては、バリア層BC3の上に位置し、且つコンタクトホールCH3内で、金属層SLを覆っている。なお、端子T3は、絶縁膜15の上と、コンタクトホールCH3内とで層の厚みが異なっていてもよい。端子T3は、例えば、固定電位電源線や、図示しない走査線と電気的に接続されていても良い。端子T3が電源線と接続されている場合には、金属層SLを遮光膜や容量電極等として機能させることができる。また、端子T3が走査線と電気的に接続されている場合には、金属層SLを薄膜トランジスタTR2のゲート電極として機能させることができる。なお、金属層SLは、電気的にフローティングであっても良く、この場合には端子T3及びコンタクトホールCH3は省略しても良い。

0022

図示した例では、薄膜トランジスタTR1及びTR2は、ゲート電極ML1及びゲート電極ML2がそれぞれ半導体層SC1及びSC2の上方に位置する、いわゆるトップゲート構造のTFTである。ただし、薄膜トランジスタTR1及びTR2の構造は、特に限定されるものではなく、薄膜トランジスタTR1又はTR2は、ボトムゲート構造であってもよい。

0023

次に、図2A、2B、2C、及び2Dを参照して、本実施形態の半導体装置1の製造方法を説明する。
図2Aは、本実施形態に係るコンタクトホールCH2a及びCH2bの形成工程を示す断面図であり、図2Bは、本実施形態に係るバリア層BCの成膜工程を示す断面図であり、図2Cは、本実施形態に係るコンタクトホールCH1a及びCH1bの形成工程を示す断面図であり、図2Dは、本実施形態に係る導電層MCの成膜工程を示す断面図である。

0024

はじめに、図2Aに図示するように、絶縁基板10の上に絶縁層IL、半導体層SC1及びSC2、金属層SL、ゲート電極ML1及びML2などが形成された後に、コンタクトホールCH2a及びCH2bが形成される。より具体的には、絶縁膜15の上に、フォトリソグラフィプロセスを経てパターニングされたフォトレジストを形成した後に、フォトレジストから露出した領域をエッチングするフォトエッチングプロセス(以下、単にフォトエッチングと称する)により、絶縁層ILを半導体層SC2まで貫通したコンタクトホールCH2a及びCH2bが形成される。
次に、図2Bに図示するように、バリア層BCが、図2Aに図示した状態の絶縁層ILの上と、コンタクトホールCH2a及びCH2bを介して半導体層SC2の上とに成膜される。バリア層BCは、前述したバリア層BC1a、BC1b、BC2a、BC2b、及びBC3に加工する以前の状態の層である。

0025

次に、図2Cに図示するように、コンタクトホールCH1a及びCH1bが、例えば、フォトエッチングにより、バリア層BC及び絶縁層ILを一括で半導体層SC1までエッチングすることで形成される。この後、半導体層SC1の自然酸化膜、例えば、シリコン(Si)酸化膜を除去するために、洗浄、例えば、フッ化水素酸(HF)洗浄が実行される。このとき、半導体層SC2は、バリア層BCにより、洗浄するための物質であるフッ化水素酸から保護されている。

0026

さらに、図2Dに図示するように、導電層MCが、図2Cに図示したバリア層BCの上と、コンタクトホールCH1a及びCH1bを介して半導体層SC1の上とに成膜される。導電層MCは、前述した導電層MC1a、MC1b、MC2a、MC2b、及びMC3に加工する以前の状態の層である。最後に、図2Dに図示したバリア層BC及び導電層MCが、例えば、フォトエッチングにより一括にパターニングされ、一例として、図1に図示した半導体装置1の端子T1a、T1b、T2a、T2b、及びT3が形成される。

0027

以上のように、本実施形態によれば、コンタクトホールCH2a及びCH2b内にバリア層BCを成膜した後に、バリア層BCと絶縁層ILとを一括でエッチングすることで、コンタクトホールCH1a及びCH1bが形成される。そのため、半導体装置1は、酸化物半導体製の半導体層SC2を保護した状態で、多結晶シリコン製の半導体層SC1に形成された自然酸化膜を洗浄により、除去することができる。バリア層BCは、導電性を有しているため、コンタクトホールCH2a及びCH2bから除去する必要はなく、半導体層SC2に電気的に接続された端子T2a及びT2bを形成することができる。さらに、バリア層BCと絶縁層ILとを一括でエッチングすることで、製造工程を削減できる。また、半導体装置1は、薄膜トランジスタTR2がトップゲート構造である場合、半導体層SCa2やSCb2の上にコンタクトホール形成時の半導体層突き抜け防止用の導電層、例えば、メタル層等を形成するための工程を必要としない。したがって、半導体装置1は、信頼性の低下を抑制し、且つ効率的な生産を実現可能である。

0028

次に、他の実施形態に係る半導体装置について説明する。以下に説明する他の実施形態において、前述した第1実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、第1実施形態と異なる部分を中心に詳細に説明する。なお、他の実施形態においても、上記した第1実施形態と同様の効果を得ることができる。

0029

図3は、第2実施形態に係る半導体装置の構成の一例を示す断面図である。第2実施形態の半導体装置1は、第1実施形態の半導体装置1と比較して、バリア層BC1a、BC1b、BC2a、及びBC2bと、導電層MC1a、MC1b、MC2a、及びMC2bとの位置が異なる点で相違している。なお、図示した例では、半導体装置1は、コンタクトホールCH3と、端子T3とを有していない、図1に示した第2実施形態と同様に、これらを有していてもよい。

0030

図示した例では、端子T1a及びT1bにおいて、バリア層BC1a及びBC1bは、それぞれ、絶縁膜15の上面に位置し、且つコンタクトホールCH1a及びCH1b内で、半導体層SC1を覆っている。導電層MC1a及びMC1bは、それぞれ、バリア層BC1a及びBC1bの上に位置している。さらに、図示した例では、端子T2a及びT2bにおいて、バリア層BC2a及びBC2bは、それぞれ、絶縁膜15の上面に位置し、コンタクトホールCH2a及びCH2b内には存在しない。導電層MC2a及びMC2bは、それぞれ、バリア層BC2a及びBC2bの上に位置し、且つコンタクトホールCH2a及びCH2b内で、半導体層SC2を覆っている。

0031

次に、図4A、4B、4C、及び4Dを参照して、本実施形態に係る半導体装置1の製造方法を説明する。
図4Aは、本実施形態に係るコンタクトホールCH1a及びCH1bの形成工程を示す断面図であり、図4Bは、本実施形態に係るバリア層BCの成膜工程を示す断面図であり、図4Cは、本実施形態に係るコンタクトホールCH2a及びCH2bの形成工程を示す断面図であり、図4Dは、本実施形態に係る導電層MCの成膜工程を示す断面図である。

0032

はじめに、図4Aに図示するように、フォトエッチング(プロセス)により、絶縁層ILを半導体層SC1まで貫通したコンタクトホールCH1a及びCH1bが形成される。この後、半導体層SC1の自然酸化膜を除去するために、洗浄が実行される。
次に、図4Bに図示するように、バリア層BCが、半導体層SC1の酸化を防止するために、図4Aに図示した状態の絶縁層ILの上とコンタクトホールCH1a及びCH1bを介して半導体層SC1の上とに成膜される。

0033

次に、図4Cに図示するように、コンタクトホールCH2a及びCH2bが、例えば、フォトエッチングにより、バリア層BC及び絶縁層ILを半導体層SC2まで一括でエッチングすることで形成される。
さらに、図4Dに図示するように、導電層MCが、図4Cに図示した状態のバリア層BCの上とコンタクトホールCH1a及びCH2bを介して半導体層SC2の上とに成膜される。最後に、図4Dに図示したバリア層BC及び導電層MCが、例えば、フォトエッチングにより一括にパターニングされ、一例として、図3に図示した半導体装置1の端子T1a、T1b、T2a、及びT2bが形成される。
このような第2実施形態においても、第1実施形態と同様の効果が得られる。

0034

図5は、第3実施形態に係る半導体装置の構成の一例を示す断面図である。
第3実施形態に係る半導体装置1は、前述の実施形態に係る半導体装置1と比較して、薄膜トランジスタTR1及びTR2の離間距離が前述の実施形態よりも近い点で相違している。

0035

本実施形態に係る半導体装置1は、コンタクトホールCH2aのエッジの内側にコンタクトホールCH1bが形成され、前述の実施形態の端子T1b及びT2aに換えて、端子T12を備える。端子T12は、バリア層BC12と、導電層MC12とを備えている。端子T12は、コンタクトホールCH1b及びCH2a内を覆い、半導体層SC1及びSC2に電気的に接続されている。図示した例では、端子T12において、バリア層BC12は、絶縁膜15の上に位置し、且つコンタクトホールCH2a内で、半導体層SC2を覆っている。導電層MC12は、絶縁膜15の上面において、バリア層BC12の上に位置し、且つコンタクトホールCH2aのエッジの内側に形成されたコンタクトホールCH1b内で、半導体層SC1を覆っている。つまり、導電層MC12は、半導体層SC1及びSC2を電気的に接続している。

0036

図6は、図5のA−A線から端子T12を平面視した場合の平面図である。
図6に図示すように、コンタクトホールCH1b及びCH2aは、平面視した場合に重なるように形成されている。なお、コンタクトホールCH1b及びCH2aは、平面視した場合に全領域で重なるように形成する必要はなく、少なくとも一部の領域が重なるように形成されていればよい。また、図6に図示すように、端子T12において、バリア層BC12と導電層MC12との端面は、平面視した場合に重なるように形成されている。

0037

次に、図7A、7B、7C、及び7Dを参照して、本実施形態に係る半導体装置1の製造方法を説明する。なお、端子T1a及びT2bの製造方法に関しては、第1実施形態と同等の製造方法が適用できるので、詳細な説明を省略する。
図7Aは、本実施形態に係るコンタクトホールCH2aの形成工程を示す断面図であり、図7Bは、本実施形態に係るバリア層BCの成膜工程を示す断面図であり、図7Cは、本実施形態に係るコンタクトホールCH1bの形成工程を示す断面図であり、図7Dは、本実施形態に係る導電層MCの成膜工程を示す断面図である。

0038

はじめに、図7Aに図示するように、フォトエッチング(プロセス)により、絶縁層ILを半導体層SC2まで貫通したコンタクトホールCH2aが形成される。図示した例では、コンタクトホールCH2aは、半導体層SC2の低抵抗領域SCa2の上方から半導体層SC1の上方までの絶縁膜14及び15をエッチングして形成され、前述の実施形態のコンタクトホールCH2aと比較にして幅広に形成されている。

0039

次に、図7Bに図示するように、バリア層BCが、図7Aに図示した状態の絶縁層ILの上と、コンタクトホールCH2aを介して半導体層SC2の上とに成膜される。
次に、図7Cに図示するように、コンタクトホールCH1bが、例えば、フォトエッチングにより、コンタクトホールCH2aのエッジの内側の底部で、バリア層BC及び絶縁層ILを半導体層SC1まで一括でエッチングすることで形成される。この後、半導体層SC1の自然酸化膜を除去するために、洗浄が実行される。

0040

さらに、図7Dに図示するように、導電層MCが、図7Cに図示したバリア層BCの上と、コンタクトホールCH1b及びCH2aを介して半導体層SC1の上とに成膜される。最後に、図7Dに図示したバリア層BC及び導電層MCが、例えば、フォトエッチングにより一括にパターニングされ、一例として、図5に図示した半導体装置1の端子T1a、T2b、及びT12が形成される。

0041

第3実施形態によれば、上記の第1実施形態と同様の効果が得られる。さらに、第3実施形態の半導体装置1では、コンタクトホールCH2aのエッジの内側にコンタクトホールCH1bが形成され、コンタクトホールCH2a及びCH1bに位置する単一の端子T12が半導体層SC1及びSC2を電気的に接続している。したがって、第3実施形態によれば、コンタクトホールCH1b及びCH2aを別々の位置に形成する場合よりも、小さなスペースにこれらのコンタクトホールを形成し、薄膜トランジスタTR1及びTR2を電気的に接続することができる。これにより、高精細化に有利な構成を提供できる。
以上説明したように、本実施形態によれば、信頼性の低下を抑制可能、且つ効率的に生産可能な半導体装置を提供することができる。

0042

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0043

1…半導体装置、10…絶縁基板、IL…絶縁層、ML1、ML2…ゲート電極、SC1、SC2…半導体層、SL…金属層、BC、BC1a、BC1b、BC2a、BC2b、BC3…バリア層、MC、MC1a、MC1b、MC2a、MC2b、MC3…導電層。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ハイソル株式会社の「 ワイヤボンディング方法、及び半導体チップ配線構造」が 公開されました。( 2020/10/29)

    【課題】半導体チップに形成された電極と金属線とを強固に接合する。【解決手段】カドミウムテルル又は有機半導体の軟質素材を有した半導体チップ10に形成された電極15に導電性ペースト30を塗布する塗布ステッ... 詳細

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ