図面 (/)

技術 フィルタ

出願人 キヤノン株式会社
発明者 志村元
出願日 2016年5月31日 (5年0ヶ月経過) 出願番号 2016-109236
公開日 2017年12月7日 (3年6ヶ月経過) 公開番号 2017-216589
状態 特許登録済
技術分野 導波管型周波数選択装置および共振器
主要キーワード 通過域特性 インピーダンス反転 入出力端間 コプレーナストリップ線路 小型基板 共振導体 位相定数 導体ビア
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

複数の阻止域を持つフィルタ構造を小型化すること。

解決手段

信号線または電源線において所定の周波数帯電磁波の伝搬を阻止するフィルタが提供される。このフィルタは、信号線または電源線に接続される導体であって、本導体は線状の部分を含み、線状の部分のうち信号線または電源線に接続される端部を含む第1の部分は第1の幅を有し、線状の部分のうち第1の部分と異なる第2の部分は第1の幅と異なる第2の幅を有するように構成される。

概要

背景

一般に、電子機器に搭載される回路基板には複数の伝送線路配線されており、その伝送線路に、回路内で発生して伝搬してきたノイズ混入する場合があり、そのノイズは、さらに伝送線路を伝搬してしまいうる。そのようなノイズの伝搬は電子機器の動作に影響を及ぼすことが考えられ、また、そのようなノイズに起因して電子回路基板からノイズが放射されることにより、その他の電子機器等に影響を及ぼしてしまう場合がありうる。また、そのようなノイズは、複数の周波数帯で発生しうる。これに対し、上述のノイズなどの、不要な電磁波の伝搬を阻止するために、電子回路基板上の伝送線路にフィルタ実装することが考えられる。上述のフィルタには、所望の周波数帯の信号は通過させ、ノイズが伝搬する複数の周波数帯では阻止域を持つ特性が要求される。特定の周波数帯域の電磁波の伝搬を阻止する帯域阻止フィルタについて、様々な構造が提案されている(特許文献1〜特許文献3参照)。

概要

複数の阻止域を持つフィルタ構造を小型化すること。信号線または電源線において所定の周波数帯の電磁波の伝搬を阻止するフィルタが提供される。このフィルタは、信号線または電源線に接続される導体であって、本導体は線状の部分を含み、線状の部分のうち信号線または電源線に接続される端部を含む第1の部分は第1の幅を有し、線状の部分のうち第1の部分と異なる第2の部分は第1の幅と異なる第2の幅を有するように構成される。

目的

本発明は上記課題に鑑みなされたものであり、複数の阻止域を持つフィルタ構造を小型化することを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

信号線または電源線において所定の周波数帯電磁波の伝搬を阻止するフィルタであって、前記信号線または電源線に接続される導体であって、前記導体は線状の部分を含み、前記線状の部分のうち前記信号線または電源線に接続される端部を含む第1の部分は第1の幅を有し、前記線状の部分のうち当該第1の部分と異なる第2の部分は前記第1の幅と異なる第2の幅を有するように構成された前記導体を有する、ことを特徴とするフィルタ。

請求項2

前記第1の幅は前記第2の幅より狭い、ことを特徴とする請求項1に記載のフィルタ。

請求項3

前記第1の幅は前記第2の幅より広い、ことを特徴とする請求項1に記載のフィルタ。

請求項4

前記第1の部分の長さと前記第2の部分の長さは等しい、ことを特徴とする請求項1から3のいずれか1項に記載のフィルタ。

請求項5

前記第1の部分は前記第2の部分より長い、ことを特徴とする請求項2に記載のフィルタ。

請求項6

前記第1の部分は前記第2の部分より短い、ことを特徴とする請求項3に記載のフィルタ。

請求項7

前記線状の部分は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される、ことを特徴とする請求項1から6のいずれか1項に記載のフィルタ。

請求項8

前記線状の部分が形成される層において、当該線状の部分を取り囲むように配置される第2の導体をさらに有する、ことを特徴とする請求項7に記載のフィルタ。

請求項9

前記第2の導体は、さらに、前記線状の部分が形成される層から見て、前記信号線または電源線が形成される層と反対側の層に面状に配置される、ことを特徴とする請求項8に記載のフィルタ。

請求項10

前記第2の導体は、さらに、前記線状の部分と前記信号線または電源線との間の層に面状に配置される、ことを特徴とする請求項8又は9に記載のフィルタ。

請求項11

前記第2の導体はグランド導体である、ことを特徴とする請求項8から10のいずれか1項に記載のフィルタ。

請求項12

信号線または電源線において所定の周波数帯の電磁波の伝搬を阻止するフィルタであって、前記信号線または電源線の第1の位置に接続または結合される複数の周波数帯で共振する第1の共振導体と、前記複数の周波数帯のうちの第1の周波数帯と共振し、前記第1の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長に応じた長さだけ、前記第1の位置と離れた第2の位置に接続または結合される第2の共振導体と、を含むことを特徴とするフィルタ。

請求項13

前記複数の周波数帯のうちの前記第1の周波数帯と異なる第2の周波数帯と共振し、前記第2の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長に応じた長さだけ、前記第1の位置と離れた第3の位置に接続または結合される第3の共振導体をさらに含む、ことを特徴とする請求項12に記載のフィルタ。

請求項14

前記第2の位置は、前記第1の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長の1/4だけ前記第1の位置から離れた位置である、前記第3の位置は、前記第2の周波数帯の電磁波が前記信号線または電源線を伝搬する際の電気長の1/4だけ前記第1の位置から離れた位置である、ことを特徴とする請求項13に記載のフィルタ。

請求項15

前記第3の共振導体は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される線状の部分を有する、ことを特徴とする請求項13又は14に記載のフィルタ。

請求項16

前記第1の共振導体および前記第2の共振導体は、前記フィルタが形成される基板に含まれる層のうち、前記信号線または電源線と異なる層に形成される線状の部分を有する、ことを特徴とする請求項12から15のいずれか1項に記載のフィルタ。

請求項17

前記線状の部分の少なくとも一部が、前記線状の部分が形成される層の上および下の層に配置されたグランド導体に挟まれるように形成される、ことを特徴とする請求項16に記載のフィルタ。

技術分野

0001

本発明は、フィルタの構造に関する。

背景技術

0002

一般に、電子機器に搭載される回路基板には複数の伝送線路配線されており、その伝送線路に、回路内で発生して伝搬してきたノイズ混入する場合があり、そのノイズは、さらに伝送線路を伝搬してしまいうる。そのようなノイズの伝搬は電子機器の動作に影響を及ぼすことが考えられ、また、そのようなノイズに起因して電子回路基板からノイズが放射されることにより、その他の電子機器等に影響を及ぼしてしまう場合がありうる。また、そのようなノイズは、複数の周波数帯で発生しうる。これに対し、上述のノイズなどの、不要な電磁波の伝搬を阻止するために、電子回路基板上の伝送線路にフィルタを実装することが考えられる。上述のフィルタには、所望の周波数帯の信号は通過させ、ノイズが伝搬する複数の周波数帯では阻止域を持つ特性が要求される。特定の周波数帯域の電磁波の伝搬を阻止する帯域阻止フィルタについて、様々な構造が提案されている(特許文献1〜特許文献3参照)。

先行技術

0003

特開2008−022543号公報
特開2008−131342号公報
特開2004−056441号公報

発明が解決しようとする課題

0004

一般に、電子機器は小型化が要求されるため、電子機器の電子回路基板も小型化を要求される。また、それは電子回路基板に実装される部品回路パターン等も小型化が要求されることとなる。しかしながら、複数の阻止域を持つフィルタ構造については、小型の電子回路基板に実装するのに十分満足できる大きさを達成できていないという課題があった。

0005

本発明は上記課題に鑑みなされたものであり、複数の阻止域を持つフィルタ構造を小型化することを目的とする。

課題を解決するための手段

0006

上記課題を解決するため、本発明に係るフィルタは、信号線において所定の周波数帯の電磁波の伝搬を阻止するフィルタであって、前記信号線に接続される導体であって、前記導体は線状の部分を含み、前記線状の部分のうち前記信号線に接続される端部を含む第1の部分は第1の幅を有し、前記線状の部分のうち当該第1の部分と異なる第2の部分は前記第1の幅と異なる第2の幅を有するように構成された前記導体を有する。

発明の効果

0007

本発明によれば、複数の阻止域を持つフィルタ構造を小型化することができる。

図面の簡単な説明

0008

実施形態1に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態1に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態2に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態2に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態3に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態3に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態4に係る帯域阻止フィルタの構成例と特性を示す図である。
帯域阻止フィルタが構成される基板の断面図である。
実施形態5に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態5に係る帯域阻止フィルタの構成例と特性を示す図である。
実施形態5に係る帯域阻止フィルタの構成例と特性を示す図である。
従来の帯域阻止フィルタの構成例を示す等価回路図である。
実施形態7に係る帯域阻止フィルタの構成例と特性を示す図である。
4.9GHz帯共振する共振導体を含んだ帯域阻止フィルタの構成例と特性を示す図である。
7.4GHz帯で共振する共振導体を含んだ帯域阻止フィルタの構成例と特性を示す図である。
実施形態7に係る帯域阻止フィルタの構成例と特性を示す図である。
帯域阻止フィルタの別の構成例を示す等価回路図である。

実施例

0009

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。

0010

電子回路基板で用いられる伝送線路の例として、マイクロストリップ線路ストリップ線路スロット線路コプレーナ線路コプレーナストリップ線路サスペンデッド・マイクロストリップ線路、インバーテッド・マイクロストリップ線路がある。電子回路基板においては、所定の周波数帯域の電気信号がこのような伝送線路を伝搬することによって、電子回路に実装された所定の処理が実現される。

0011

一方、これらの電子回路基板上に配線される伝送線路には、電子部品から発生するノイズ、他の電子回路基板で発生してインターフェースを介して混入したノイズ、又は高調波等の不要な電磁波が伝搬してくる場合がある。このようなノイズは、電子機器の動作に影響を及ぼすことが考えられ、また、そのようなノイズに起因して電子回路基板からノイズが放射されることにより、その他の電子機器等に影響を及ぼしてしまう場合がありうる。したがって、このようなノイズの伝搬を阻止するフィルタの存在が重要となる。

0012

なお、伝送線路は、上述のように、電子回路の処理に用いられる所定の周波数の電気信号を伝搬するために用いられうる。一方で、ノイズ等の不要な電磁波は、単一の周波数帯のみに偏在するのではなく、複数の周波数帯に広く存在する場合がある。このため、伝送線路には、通過させたい周波数帯の電磁波(電気信号)と、複数の阻止したい周波数帯の電磁波(不要な電磁波、ノイズ)が混在しうる。したがって、フィルタは、電気信号の周波数帯の電磁波については極力減衰させることなく通過させ、複数の不要な電磁波については極力伝搬を阻止することが求められる。

0013

ここで、電子回路基板に実装されるフィルタは、チップ部品によって実現可能であるが、特に高周波の電磁波のフィルタは、導体のパターンによって構成することもできる。導体のパターンで構成されるフィルタは、チップ部品のフィルタに比べて安価で実装できるという利点がある。また、チップ部品の場合は、基板に部品を実装する工程において実装不良が発生しうるが、導体のパターンで構成されるフィルタの場合はそれが発生しないため、品質の向上につながる。また、チップ部品を実装するよりも、導体のパターンで構成されるフィルタの方が、信号の損失を少なくし、信号の減衰を少なくすることができる場合がある。

0014

そこで、以下の各実施形態では、特定の複数の周波数の電磁波を減衰させる機能を持つ、導体パターンによって構成されるフィルタに着目し、そのようなフィルタの複数の構成例について説明する。なお、ここでの伝送線路は、導体基板付きコプレーナ線路(以下、コプレーナ線路と呼ぶ。)であるものとし、フィルタ及び伝送線路は、一般的な複数の層から構成される電子回路基板に実装されるものとする。ただし、伝送線路は、上述のような、コプレーナ線路以外の線路が用いられてもよい。

0015

<<実施形態1>>
まず、図1(a)〜図1(c)を用いて帯域阻止フィルタの一例について説明する。図1(a)は、帯域阻止フィルタの構成例であり、図1(b)は、図1(a)の構造の理解を促進するために、帯域阻止フィルタの主要部分のみを取り出した図面である。図1(a)及び図1(b)に示されるように、帯域阻止フィルタは、コプレーナ線路の信号線に導体ビアを接続し、信号線が構成される層の下層に、ビアに接続されたメアンダ形状の導体を構成することで実現される。

0016

ここで、例えば、本構成は、図1(a)のように、4層構造の1層目に伝送線路が配置され、3層目にメアンダ形状の導体が構成される。このとき、1層目には信号線のみならずグランド導体も配置されてもよい。例えば、1層目に形成される伝送線路がコプレーナ線路である場合には、信号線が一定の距離を隔ててグランド導体で挟まれるように、信号線とグランド導体とが形成される。また、3層目にもメアンダ形状の導体のみならず、グランド導体も配置されうる。このとき、例えば、メアンダ形状の導体が一定の距離を隔ててグランド導体に囲まれるように、メアンダ形状の導体とグランド導体とが形成される。なお、4層構造の2層目及び4層目には、例えば、広い面積を有する面状のグランド導体が配置されうる。このとき、このグランド導体は、例えば図1(a)及び図1(b)に示される信号線とメアンダ形状の導体とを接続する導体ビアと接続状態とならないように形成される。なお、各層に構成されるグランド導体は、どの層においても同一のグランド電位を達成するために、図1(a)に示すように、(多数の)導体ビアで接続されうる。なお、以下の各実施形態においても、特に断りのない限り、図に示していない場合であっても、複数層にグランド導体が配置され、それらが層間において導体ビアで接続されているものとする。

0017

図1(b)は、図1(a)の構造から、1層目、2層目及び4層目のグランド導体を取り除き、さらに、グランド導体を接続する導体ビアを取り除いた構造を示している。なお、図1(b)において、メアンダ形状の導体を囲むように配置されている面状の導体は、第3層に形成されるグランド導体である。図1(a)及び図1(b)から分かるように、メアンダ形状の導体は、2層目と4層目の(面積の広い)グランド導体によって挟まれ、さらにメアンダ形状の導体が形成される3層目においてグランド導体に囲まれるように形成されている。また、図1(a)の構成では、信号線とメアンダ形状の導体との間に挟まれる2層目のグランド導体によって、信号線とメアンダ形状の導体との間での電磁的な結合はなくなるように構成されている。

0018

このメアンダ形状の導体は、線幅は同一であり、一方の端部はビアに接続され、もう一方の端部は電気的に何も接続されない開放端を有する線状の導体である。メアンダ形状にすることで、構造体の全体のサイズを短くすることができ、小型基板にも実装可能なサイズとなる。

0019

図1(c)は、図1(a)及び図1(b)のような帯域阻止フィルタが実装されたコプレーナ線路の、入出力端(Port1、Port2)における、反射係数S11及び透過係数S21のシミュレーション結果である。図1(c)から、2.45GHz近傍の周波数において透過係数S21の曲線に大きな減衰が見られ、2.45GHz近傍の電磁波の伝搬が阻止されていることが分かる。また、2.45GHzの約3倍にあたる、7.1GHz近傍においても透過係数S21の曲線に大きな減衰が見られ、7.1GHz近傍の電磁波の伝搬が阻止されることも分かる。これは、コプレーナ線路に接続されるビア及びメアンダ形状の導体が、特定の周波数帯で共振するためである。以下では、ビアに接続される導体部(すなわち、メアンダ形状の導体)をスタブと呼び、ビアとスタブとを合わせた導体を共振導体と呼ぶ。なお、スタブ周辺には、図1(a)に示すように、グランド導体間を接続するためのビアが配置される。これにより、共振導体の共振周波数が、基板形状、基板の回路、基板に実装される部品等の影響を受けにくくすることができる。

0020

このように、一方の端部が信号線に接続され、もう一方の端部が開放端を有する共振導体においては、共振導体の全長の4倍の電気長λの周波数帯において共振が起こり、その周波数の電磁波の伝送線路における伝搬を阻止することができる。すなわち、ある電気長λの周波数帯の電磁波の伝搬を阻止するために、全長がλ/4となるように共振導体の設計が行われる。また、同様に、電気長λの周波数帯の電磁波は、全長が3λ/4の共振導体においても共振して、阻止されうる。すなわち、全長がLの共振導体によって、電気長が4Lの電磁波及び電気長が4L/3の電磁波の伝搬を阻止することができる。図1の構造では、共振導体の全長が、約2.45GHzの電気長λの4分の1であると共に約7.1GHzの電気長λの4分の3になっているため、2.45GHz近傍の電磁波と7.1GHz近傍の電磁波の伝搬が阻止されている。

0021

1つ目の阻止域となる周波数帯をf1(本実施形態では2.45GHz)、2つ目の阻止域となる周波数帯をf2(本実施形態では7.1GHz)とすると、図1のようにメアンダ形状の導体の線幅が同一である場合は、f2≒3×f1の関係が成り立つ。

0022

上述の図1(a)及び図1(b)のような構造では、メアンダ形状導体の長さを調整することによって、f1又はf2のどちらか一方を、所望の周波数(阻止域としたい周波数)に設定することができる。しかし、阻止したい周波数帯が複数ある場合、上述のとおりf1とf2の関係は、f2≒3×f1となる。このため、阻止したい複数の周波数帯の関係が上述の関係以外の場合には、図1(a)及び図1(b)の構造では、所望の複数の周波数帯を阻止することができない。

0023

そこで、所望の複数の周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタの構成について説明する。図2(a)は、所望の複数の周波数帯を阻止する、帯域阻止フィルタの構成例であり、図2(b)は、図2(a)の帯域阻止フィルタの特性である。図2(a)の帯域阻止フィルタでは、帯域阻止フィルタは、コプレーナ線路の信号線にビアを接続し、信号線が構成される層の下層に、ビアに接続されたスパイラル形状のスタブ(スタブ1)が配置される。また、本帯域阻止フィルタでは、スタブ1が構成される層よりさらに下層に、ビアに接続されたスタブ(スタブ2)が配置される。例えば、コプレーナ線路は4層基板の1層目に、スタブ1及びスタブ2はそれぞれ2層目及び3層目、又は3層目及び4層目に、形成されうる。なお、スタブ1の線幅は同一であり、スタブ2の線幅も同一である。図2(a)の構成においては、例えば、伝搬を阻止する周波数帯に応じて、スタブ1およびスタブ2のそれぞれの長さが調整される。なお、ここでは、2.45GHz帯および5.5GHz帯を、阻止する周波数帯としたものとする。

0024

図2(b)は、図2(a)のように帯域阻止フィルタが実装されたコプレーナ線路の入出力端(Port1、Port2)における、反射係数S11及び透過係数S21のシミュレーション結果である。図2(b)から、2.45GHz帯および5.5GHz帯に阻止域が形成されており、図2(a)の構造により、所望の複数の周波数帯において阻止域を形成することができていることが分かる。

0025

一般に、信号線路に、それぞれが所定の長さを有する複数の共振導体を接続することにより、所望の複数の周波数帯に阻止域を形成することができる。例えば、2つの共振導体を信号線上の2つの個所に接続し、共振導体の全長が、それぞれの周波数の電気長λの4分の1となるようにすることで2つの周波数帯において阻止域を形成することができる。しかし、一般的に、伝送線路上を伝搬する信号は、その伝送線路に例えばビアのような不連続部が存在すると、損失が発生する。信号線上に複数の接続箇所が存在すると、信号線上に不連続部が複数存在することになり、信号線の伝送特性が大きく劣化しうる。すなわち、不要な電磁波の阻止と共に、本来伝送すべき(通過させたい)周波数帯の電磁波の信号品質の劣化をも招くことになる。また、複数のフィルタ構造を含むように構成すると、電子回路の小型化が容易でなくなってしまう。

0026

これに対して、図2(a)では、信号線に接続される共振導体の信号線への接続点の数が極力少なくなるように、信号線に接続される1つのビアから、複数のスタブが分岐される構造にしている。これにより、信号線の不連続部が減るため、信号品質の劣化を抑えることが可能となる。また、図2(a)のように、基板平面垂直方向から見た場合にそれぞれのスタブが重なるように構成することで、フィルタの実装面積を少なくすることができ、小型な基板への実装が可能となる。また、ビアを共用することにより、フィルタの小型化も可能となる。以上のように、信号線路に接続された1つのビアに複数のスタブを接続することで、信号品質の劣化を抑えながら、所望の複数の周波数帯において阻止域を形成する小型なフィルタを構成することができる。

0027

<<実施形態2>>
実施形態1では、所望の複数の阻止域を得るために、それぞれの阻止域の周波数帯に対応する長さを有する複数のスタブを、信号線に接続されるビアに接続する構成を示した。これに対して、本実施形態では、ビアに接続されるスタブを1つの層に構成しながら、複数の所望の阻止域を実現するフィルタ構成について説明する。

0028

実施形態1で説明したように、図1(a)のメアンダ形状のスタブの線幅が同一である場合は、1つ目の阻止域となる周波数帯をf1、2つ目の阻止域となる周波数帯をf2とすると、f2≒3×f1の関係が成り立ち、この関係の下でのみ阻止域を設定できる。これに対して、本実施形態では、ビアに接続されるスタブの線幅を調整することにより、1つの層に構成されながらも、1つ目の阻止域f1と、2つ目の阻止域f2とを任意に設定することができるフィルタ構成を示す。

0029

図3(a)〜図3(j)は、本実施形態に係る帯域阻止フィルタの構成例である。図3(a)〜図3(e)はフィルタの構成図である。そして、図3(f)〜図3(j)は、それぞれ、図3(a)〜図3(e)の帯域阻止フィルタが実装されたコプレーナ線路の入出力端(Port1、Port2)における、反射係数S11及び透過係数S21のシミュレーション結果である。

0030

図3(a)〜図3(e)の帯域阻止フィルタでは、コプレーナ線路の信号線にビアを接続し、信号線が構成される層の下層に、ビアに接続されたメアンダ形状のスタブが配置される。また、図3(a)〜図3(e)の帯域阻止フィルタでは、スタブの開放端を含む一部が、スタブの開放端以外の部分よりも線幅が太くなるように構成されている。図3(a)〜図3(e)では、スタブの線幅が異なる部分の長さの比率がそれぞれ異なっており、このため、図3(f)〜図3(j)は、そのような比率が変化する場合の特性の変化を示したものとなっている。

0031

図3(f)〜図3(j)から明らかなように、スタブの線幅が太い部分と細い部分の長さの比を変化させることで、1つ目の阻止域(低域側の阻止域)に大きな変化はないが、2つ目の阻止域(高域側の阻止域)が変化していることが分かる。すなわち、図3(f)〜図3(j)から、1つ目の阻止域となる周波数帯f1はいずれの場合も約2.2GHzであるが、2つ目の阻止域となる周波数帯f2は、6.9GHz〜7.4GHzの間で変化していることが分かる。すなわち、スタブの開放端の部分を、開放端以外の部分よりも線幅を太くすることにより、f2>3×f1とすることができることが分かる。

0032

また、図3(c)に示すように、スタブの線幅が太い部分と細い部分の長さの比がおよそ等しい長さの場合、図3(h)に示すように、2つ目の阻止域(高域側の阻止域)は7.4GHzとなる。図3(h)の場合は、図3(f)、図3(g)、図3(i)、及び、図3(j)の場合と比較すると、低い周波数帯f1の阻止域と最も離れた高い周波数帯f2に2つ目の阻止域を有することが分かる。また、図3(f)と図3(j)の特性はほぼ同様であり、図3(g)と図3(i)の特性はほぼ同様であることが分かる。これらから、スタブの線幅が太い部分と細い部分の長さの比を調整することで、f2>3×f1の範囲において、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯をf2が所望の周波数帯になるように調整することが可能となる。

0033

次に、図4(a)〜図4(f)は、スタブの線幅が太い部分と細い部分の長さを概ね等しくし、線幅を変化させた場合のフィルタ構造およびその特性である。図4(a)は細い部分と太い部分の線幅の比が最も1に近く、図4(c)はその比が最も1から離れており、図4(b)はその比がそれらの中間であるような、構成を示している。ここで、図4(d)〜図4(f)は、それぞれ、図4(a)〜図4(c)における特性を示している。図4(d)〜図4(f)から、線幅の比が1から離れるほど、f2がf1より離れ、阻止域がより高い周波数帯へとシフトすることが分かる。

0034

以上のように、図1のような帯域阻止フィルタにおいて、スタブの開放端の部分の線幅をそれ以外の部分よりも太くすることで、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯f2との関係を、f2>3×f1とすることができる。また、スタブの線幅が太い部分と細い部分の長さの比と、線幅の比を調整することで、阻止域の周波数帯f1及びf2を調整することができる。なお、上述のように、図3(a)と図3(e)の帯域阻止フィルタの特性はほぼ同様であり、さらに、図3(b)と図3(d)の帯域阻止フィルタの特性はほぼ同様である。ここで、構造体内の導体の線幅を狭くすることによりフィルタを小型化することができるため、図3(a)と図3(e)とを比べると、図3(a)の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。同様に、図3(b)と図3(d)とを比べると図3(b)の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。すなわち、スタブの線幅が太い部分と細い部分の長さを、スタブの線幅が太い部分の長さ≦スタブの線幅が細い部分の長さとすることで、フィルタ構造の小型化を図ることが可能となる。

0035

このように、スタブの開放端の部分の線幅を太くすることで、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯f2との関係を、f2>3×f1とすることができる。また、スタブの線幅が太い部分の長さと、スタブの線幅が細い部分の長さの比と線幅の比とを調整することによって、所望の周波数帯を阻止域とすることができる。また、このとき、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。

0036

本実施形態では、複数の周波数帯を阻止する帯域阻止フィルタを構成する上で、複数の共振素子を別々に伝送線路に接続するのではなく、伝送線路に1つのビアで接続したスタブで複数の周波数帯を阻止する帯域阻止フィルタを構成している。これによって、実施形態1と同様に、伝送線路を伝搬する信号の損失を少なくすることができる。また、本実施形態では、複数の共振素子を構成する必要がないため、帯域阻止フィルタを含んだ電子回路の小型化が可能となりうる。また、本実施形態の帯域阻止フィルタは、1つの層に1つのスタブを配置するように構成されるため、例えば2層基板のような少ない層数の基板にも適用可能である。

0037

<<実施形態3>>
本実施形態では、実施形態2と同様に、ビアに接続されるスタブが1つの層に構成されながらも、複数の所望の阻止域を得るフィルタ構成について説明する。本実施形態では、実施形態2と異なり、スタブの開放端の部分の線幅を細くすることで、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯f2との関係を、f2<3×f1とすることを可能とする。

0038

図5(a)〜(e)に、スタブのうちの線幅が異なる部分の長さの比率を変化させた場合のフィルタ構造を示し、それらのフィルタ構造のそれぞれについての特性を図5(f)〜(j)に示す。図5(f)〜(j)から、スタブの線幅が太い部分と細い部分の長さの比を図5(a)〜(e)のように変化させた場合に、1つ目の阻止域(低域側の阻止域)は約2.6GHzであり大きな変化はないが、2つ目の阻止域(高域側の阻止域)は変化している。図5(c)に示すように、スタブの線幅が太い部分と細い部分の長さの比がおよそ等しい長さの場合、2つ目の阻止域(高域側の阻止域)は約6.6GHzとなる。この図5(c)のフィルタ構造は、図5(a)、図5(b)、図5(d)及び図5(e)のフィルタ構造よりも、低域側の阻止域の周波数帯f1に最も近い、低い周波数帯f2の阻止域を有している。また、図5(f)の特性と図5(j)の特性はほぼ同様であり、また、図5(g)の特性と図5(i)の特性とはほぼ同様である。また、図5(f)〜図5(j)のいずれの場合においても、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯f2との関係は、f2<3×f1となっている。

0039

図6(a)〜図6(c)は、スタブの線幅が太い部分と細い部分との長さが概ね等しく、かつ、それぞれ異なる線幅を有するフィルタ構造を示しており、図6(d)〜図6(f)はそれらのフィルタ構造の特性を示している。図6(d)〜図6(f)から、線幅の比が1から離れる(太い部分の線幅と細い部分の線幅との差が大きい)ほど、阻止域のうち高い方の周波数帯f2が、低い方の周波数帯f1に近づき、より低域側にシフトすることが分かる。

0040

以上のように、図1のような帯域阻止フィルタにおいて、スタブの開放端の部分の線幅をそれ以外の部分よりも細くすることで、1つ目の阻止域となる周波数帯f1と、2つ目の阻止域となる周波数帯f2との関係を、f2<3×f1とすることができる。また、スタブの線幅が太い部分と細い部分の長さ及び線幅の比を調整することにより、所望の周波数帯を阻止域とすることができる。なお、上述のように、図5(f)の特性と図5(j)の特性はほぼ同様であり、また、図5(g)の特性と図5(i)の特性とはほぼ同様である。このため、実施形態2の場合と同様に、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。したがって、図5(a)と図5(e)とを比べると、図5(a)の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。同様に、図5(b)と図5(d)とを比べると図5(b)の方が、線幅の狭い割合が大きい分だけ帯域阻止フィルタの小型化を図ることができる。すなわち、スタブの線幅が太い部分と細い部分の長さを、スタブの線幅が太い部分の長さ≦スタブの線幅が細い部分の長さとすることで、フィルタ構造の小型化を図ることが可能となる。

0041

このように、スタブの開放端の部分の線幅を細くすることで、1つ目の阻止域となる周波数帯f1、2つ目の阻止域となる周波数帯f2との関係を、f2<3×f1とすることができる。また、スタブの線幅が太い部分の長さと、スタブの線幅が細い部分の長さの比と線幅の比を調整することによって、所望の周波数帯を阻止域とすることができる。また、このとき、スタブの線幅が太い部分の長さが、スタブの線幅が細い部分の長さよりも短くなるようにすることにより、フィルタ構造を小型化することができる。

0042

また、実施形態2に係る図4(a)〜図4(f)及び本実施形態に係る図6(a)〜図6(f)から分かるように、スタブの線幅が占める面積が広いほど、透過係数S21において大きな減衰が得られている。すなわち、図4(a)〜図4(c)のうちでは図4(c)が、図6(a)〜図6(c)のうちでは図6(c)が、透過係数S21において最も大きい減衰が得られている。したがって、設計時に、所望の透過特性減衰特性)を得られるようにスタブの線幅を決定することにより、所望の特性をもつフィルタを構成することが可能となる。

0043

本実施形態では、実施形態1及び2と同様に、複数の周波数帯を阻止する帯域阻止フィルタを構成する上で、伝送線路に1つのビアで接続したスタブで複数の周波数帯を阻止する帯域阻止フィルタを構成している。これによって、実施形態1及び2と同様に、伝送線路を伝搬する信号の損失を少なくすることができる。また、本実施形態でも、複数の共振素子を構成する必要がないため、帯域阻止フィルタを含んだ電子回路の小型化が可能となりうる。また、本実施形態の帯域阻止フィルタは、実施形態2と同様に、1つの層に1つのスタブを配置するように構成されるため、例えば2層基板のような少ない層数の基板にも適用可能である。

0044

<<実施形態4>>
実施形態1〜3のフィルタ構造では、スタブが構成される層において、スタブを取り囲むようにグランド導体が配置されていた。また、実施形態1〜3のフィルタ構造は、スタブが構成される層に対向する上下の層にもグランド導体を配置し、スタブがグランド導体に挟まれるように構成されている。すなわち、実施形態1〜3のフィルタ構造では、スタブの周囲はグランド導体に囲まれている。

0045

以下、このグランド導体の効果について説明する。図8は、本実施形態を含む各実施形態で使用されうる電子回路基板の層構成を説明する図である。黒色の部分が、回路の導体パターンやグランド導体が配置されるメタル層である。ここでは4層基板を想定しており、図8に記載の通り、1層目〜4層目の4層のメタル層が配置される。1層目と2層目との間、及び、3層目と4層目との間にはプリプレグ層があり、2層目と3層目との間には、コア層がある。また、1層目および4層目の表面には、ソルダレジストがあり、回路の導体パターンを保護する。上述の各実施形態に係るスタブは、3層目に形成される。なお、図2のスタブは、例えば2層目と3層目に形成される。

0046

図7(a)は、無線LANモジュール基板に実装することを想定し、2.4GHz帯および5GHz帯の電磁波の伝搬を阻止するフィルタの構成であり、図7(d)は、図7(a)のフィルタ構造の特性のシミュレーション結果である。なお、図7(a)では、構造の理解を促進するために信号線と同一面に配置されるグランド導体を取り除いた構造体を示しているが、コプレーナ線路の原理上、図示していなくともこのようなグランド導体は当然に同一面に形成される。実施形態3で説明したように、スタブの開放端の部分の線幅を細くすることで、2.4GHz帯および5GHz帯の両周波数帯を阻止するフィルタを構成することができる。図7(d)から、図7(a)のフィルタ構造により、2.4GHz帯および5GHz帯の両周波数帯において良好な減衰特性が得られていることが分かる。

0047

図7(b)は、図7(a)の構造から、スタブが配置されている層に対向する、スタブの下層のグランド導体を除去した構造である。すなわち、図8の4層目に構成されるグランドを除去した構成である。また、図7(b)の特性のシミュレーション結果を図7(e)に示す。図7(d)と図7(e)とを比較すると、図7(e)の方が図7(d)の特性に比べて、1つ目の阻止域及び2つ目の阻止域が共に高域側にシフトしていることが分かる。

0048

上述のように、共振導体の全長は、阻止域の周波数における電気長の4分の1の長さが必要である。すなわち、阻止域を低域にしようとすると、それに応じて共振導体の長さを長くしなければならない。これに対して、図7(e)の特性が、図7(d)の特性と比べて1つ目の阻止域及び2つ目の阻止域が共に高域側にシフトしていることから、スタブの下層のグランド導体には、スタブ上に流れる電流の電気長を短くする作用があることが分かる。これは、スタブの下層に面積の大きなグランド導体が存在する構成とすると、共振導体が共振する時のスタブに伝搬する電磁波の位相定数が大きくなることによって、電気長が短くなるからである。すなわち、スタブの下層(スタブが形成される層から見て信号線が形成される層と反対側の層)に、面積の広い面状のグランド導体を配置することにより、スタブを小型化することができる。

0049

次に、図7(b)の構造から、スタブと同じ層に構成され、スタブを取り囲むグランド導体をさらに除去した構造を図7(c)に示す。すなわち、図8の3層目と4層目に構成されるグランドを除去した構成である。また、図7(c)の特性のシミュレーション結果を図7(f)に示す。

0050

図7(e)の特性と図7(f)の特性を比較すると、図7(f)の特性は、図7(e)の特性に比べて、1つ目の阻止域及び2つ目の阻止域が、共に高域側にシフトしていることが分かる。このことから、スタブを取り囲むグランド導体には、スタブ上に流れる電流の電気長を短くする作用があることが分かる。これは、スタブを取り囲むように面積の大きなグランド導体が存在する構成とすると、共振導体が共振する時のスタブに伝搬する電磁波の位相定数が大きくなることによって、電気長が短くなるからである。すなわち、スタブを取り囲むようにグランド導体を配置することにより、スタブを小型化することができる。

0051

以上のように、ビア、スタブを含む共振導体の周囲にグランド導体を配置することにより、共振導体を小型化することができる。また、阻止域の周波数帯の電磁波(ノイズ)が伝送線路を伝搬した場合には、共振導体で共振が生じ、その電磁波(ノイズ)が空間中に放射されうる。これに対して、実施形態1〜3で説明したように、スタブの上下をグランド導体で挟み、また、スタブをグランド導体で取り囲むように構成することで、上述のような不要な電磁波が空間中へ放射されることを抑制することができる。

0052

<<実施形態5>>
本実施形態では、1つの共振導体を、複数の層を用いて構成するフィルタ構造について説明する。また、そのような構造で、共振導体の周囲のグランド導体の一部を除去することによって得られる効果について説明する。本実施形態に係るフィルタ構造も、図8のような層構成の基板が用いられる。

0053

図9(a)は、スタブを、図8の2層目および3層目のそれぞれにスパイラル形状のスタブを形成し、それぞれのスタブの端部をビアで接続した帯域阻止フィルタの構造を示している。また、2層目に形成されるスタブは、3層目のスタブと接続していない方の端部は伝送線路に接続され、3層目に構成されるスタブの、2層目のスタブと接続していない方の端部は開放端である。このように、2つの層を用いてスタブを構成することで、スタブ構成を形成するのに必要な1つの層あたりの面積が減少し、小型な電子回路基板にも実装することができる。なお、図9(a)の構造においても、1層目及び4層目にはグランド導体が構成され、スタブの上下にはグランド導体が構成されるようにしている。また、スタブが構成される2層目及び3層目においても、スタブを取り囲むようにグランド導体が配置されている。これにより、実施形態4で述べたように、スタブの小型化が図られ、空間中へのノイズの放射を抑制することが可能となる。

0054

図10(a)は、図8の3層目および4層目の2つの層のそれぞれにスパイラル形状のスタブを形成し、それぞれのスタブの端部をビアで接続した帯域阻止フィルタの構造を示している。また、3層目に構成されるスタブは、4層目のスタブと接続していない方の端部は伝送線路に接続され、4層目に構成されるスタブの、3層目のスタブと接続していない方の端部は開放端である。この構成によっても、2つの層を用いてスタブを構成することで、スタブ構成を形成するのに必要な1つの層あたりの面積が減少し、小型な電子回路基板にも実装することができる。

0055

なお、図10(a)では、スタブの上面の2層目にはグランド導体が構成されているが、スタブの下面にはグランド導体が構成されていない。その一方で、スタブが構成される3層目及び4層目においては、スタブを取り囲むようにグランド導体が配置されている。なお、スタブの線幅は均一であり、3層目及び4層目に構成されるスタブの線幅は0.1mmである。図10(b)を見ると、図9(b)に示す図9(a)のフィルタ構造に関する特性と比べて、1つ目の阻止域及び2つ目の阻止域の帯域幅が狭くなっていることが分かる。これは、スタブとグランド導体間の結合が弱くなることに起因すると考えられる。ここでの「結合」とは、静電結合容量結合)、磁気結合誘導結合)、又はこれらの両方が混在する電磁結合を含みうる、何らかの電磁的な結合のことを指す。伝送線路を伝搬する電磁波として、電磁波を通過させたい帯域通過域)と、電磁波の伝搬を阻止させたい帯域(阻止域)が近い場合、フィルタの阻止域の帯域幅が大きいと、通過域特性に影響を与えてしまう場合がある。このような場合に、図10(a)のようにスタブ周囲のグランドの一部を除去することによって、阻止域の帯域幅を狭めることができる。ただし、この場合、図10(b)の透過係数S21を見ると、帯域幅が狭まるとともに減衰が小さくなっていることが分かる。

0056

図11(a)は、図10(a)と同様に、3層目および4層目の2つの層にスタブを形成したフィルタ構造であり、スタブの上面の2層目にはグランド導体が構成されているが、スタブの下面にはグランド導体が構成されていない。スタブが構成される3層目及び4層目においては、スタブを取り囲むようにグランド導体が配置されている。なお、スタブの線幅は均一ではなく、3層目に構成されるスタブの線幅は0.15mmであり、4層目に構成されるスタブの線幅は0.05mmである。図10(b)の特性と図11(b)の特性とを比較すると、図11(b)における2つ目の阻止域は約6.2GHzであり、図10(b)の2つ目の阻止域は7.2GHzである。すなわち、図11(b)の帯域阻止フィルタの2つ目の阻止域は、図10(b)の帯域阻止フィルタの2つ目の阻止域よりも低域側にあることが分かる。図11(a)のフィルタ構造では、上述の通り、3層目に構成されるスタブと4層目に構成されるスタブとがビアで接続されており、このとき、4層目に構成されるスタブは開放端側のスタブに相当する。このため、開放端側のスタブの線幅を狭くすることによって、実施形態3の構成と同様の効果を得ることができる。すなわち、本実施形態に係る、2つの層を用いてスタブが構成され、スタブとグランド導体間の結合が弱くなるような構成においても、スタブの開放端の部分の線幅を細くして、線幅の比を変化させることで、実施形態3と同様の効果を得ることができる。同様に、実施形態2および実施形態3で説明した効果は、本実施形態の帯域阻止フィルタの構成でも得ることができる。

0057

一方で、実施形態3で説明したように、スタブの線幅が占める面積が広いほど、透過係数S21において大きな減衰が得られる。これは、スタブの線幅が占める面積が広くなると、スタブとグランド導体間の結合が強くなるためであると考えられる。すなわち、スタブとグランド導体間の結合が強い場合は、所望の周波数帯において、大きな減衰特性が得られると共に阻止域の帯域幅は大きくなる。一方、スタブとグランド導体との間の結合が弱い場合は、所望の周波数帯において、小さな減衰特性が得られると共に阻止域の帯域幅は小さくなる。スタブとグランド導体との間の結合は、スタブの線幅を太くする、スタブをグランド導体で取り囲む、又は、スタブとグランド導体との間の距離を小さくすることによって、強くすることができる。一方で、スタブとグランド導体との間の結合は、スタブの線幅を細くする、スタブとグランド導体間の距離を大きくする、又は、スタブ近傍のグランド導体を除去することにより、弱くすることができる。

0058

<<実施形態6>>
本実施形態では、複数の共振導体を、伝送線路に接続した場合について検討する。スタブの伝送線路への接続方法は、実施形態1の図2(a)のようにして行われる。図2(a)のように共振導体を伝送線路に接続することにより、信号線に接続される共振導体の、信号線への接続点の数を極力抑えることができ、信号線の不連続部が減少することによって、信号の劣化が抑えられる。ここで、上述の実施形態によれば、スタブの線幅や、線幅が太い部分と細い部分の長さの比を変化させることで、1つの共振導体で複数の所望の阻止域が得られる。したがって、図2(a)の各スタブの線幅を、実施形態2および実施形態3で説明した方法で変化させることにより、すくなくとも計4つの所望の周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタを構成することができる。なお、図2(a)のように2つのスタブでなく、さらに多くのスタブが接続されてもよい。その場合、さらに多くの周波数帯を阻止する帯域阻止フィルタを構成することができる。

0059

<<実施形態7>>
本実施形態では、無線LANIEEE802.11b/g/n)の規格準拠した無線通信装置無線モジュール基板に実装する、導体パターンによって構成されるフィルタについて検討する。IEEE802.11b/g/nでは、通信装置は、2.4GHz帯の周波数帯の電波によって通信を行う。そこで、以下では、2.4GHz帯の信号が伝送する伝送線路を想定し、その2.4GHz帯の2倍高調波(4.9GHz帯)および3倍高調波(7.4GHz帯)の伝搬を阻止するフィルタについて検討する。すなわち、4.9GHz帯及び7.4GHz帯の2つの周波数帯の伝搬を阻止するような、導体パターンで構成される帯域阻止フィルタを考える。すなわち、上述の1つ目(低域側)の阻止域の周波数帯f1を4.9GHz帯とし、2つ目(高域側)の阻止域の周波数帯f2を7.4GHzとするような帯域阻止フィルタについて検討する。

0060

帯域阻止フィルタは図12(a)及び図12(b)のような回路によって実現されうる。図12(a)及び図12(b)は、従来の帯域阻止フィルタの構成例を示す等価回路図である。このような帯域阻止フィルタが伝搬を阻止する周波数帯は1つであり、その周波数帯をf1とする。図12(a)に示すように、並列共振回路直列共振回路とが組み合わせられ、並列共振回路と直列共振回路とがf1の周波数で共振することにより、周波数帯f1を阻止域とする帯域阻止フィルタが実現されうる。図12(a)の等価回路に示される帯域阻止フィルタは、図12(b)のような構成によって実現されてもよい。図12(b)に示すように、帯域阻止フィルタは、周波数f1の電磁波の電気長をλとするときに、直列共振回路をλ/4の距離を離して配置することにより、図12(a)と同様の特性を実現できる。すなわち、図12(b)に示すλ/4の距離にはインピーダンス反転作用があるため、直列共振回路に長さλ/4の伝送線路が接続されることにより、図12(a)に示すような並列共振回路が実現できる。このような長さλ/4の伝送線路は、イミッタンスインバータと呼ばれる。

0061

ここで、コプレーナ線路上に導体パターンで帯域阻止フィルタを構成する際の、図12(b)の直列共振回路の実現方法について説明する。図12(b)の直列共振回路は、例えば、コプレーナ線路のような伝送線路に、所定の長さの、開放端を有する導体パターンを接続することにより実現されうる。ここで、導体パターンが伝送線路に直接接続される場合、導体パターンは伝搬を阻止したい周波数のλ/4(λは電気長)の長さで構成される。導体パターンがビアを介して伝送線路に接続される場合には、導体パターンの長さとビアの長さとを合計した長さが、伝送を阻止したい周波数のλ/4(λは電気長)の長さとなるように構成される。なお、本実施形態における帯域阻止フィルタも、図8で示した層構成の電子回路基板に構成される。

0062

まず、図13(a)に示すように、4.9GHz帯および7.4GHz帯の2つの周波数帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、上述のように、ビア及び誘電体基板上の各層に構成された導体パターン(スタブ)を含んで構成される。本構成においては、ビアが1箇所においてコプレーナ線路に接続されており、そのビアから2つのメアンダ形状のスタブが分岐している。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点1」と呼ぶ。図13(b)は、図13(a)のコプレーナ線路の入出力端(Port1、Port2)における、透過係数S21及び反射係数S11のシミュレーション結果である。図13(b)から、図13(a)の構成では、2.4GHz帯の2倍高調波である4.9GHz帯、および3倍高調波である7.4GHz帯において、電磁波の伝搬を阻止できていることが分かる。図13(a)において、共振導体を伝搬する7.4GHz帯の電磁波の電気長をλ1とするときに、ビアと2層目に構成された導体パターンは全長がλ1/4の長さとなるように構成されており、7.4GHz帯で共振して7.4GHz帯の阻止域を形成している。また、共振導体を伝搬する4.9GHz帯の電磁波の電気長をλ2とするときに、ビアと3層目に構成された導体パターンは全長がλ2/4の長さとなるように構成されており、4.9GHz帯で共振して4.9GHz帯の阻止域を形成している。すなわち、ビアと、誘電体基板上に構成される導体パターン(スタブ)の全長を調整することで、阻止域とする周波数帯(共振する周波数帯)を調整することができる。また、ビアから分岐する導体パターンをさらに増やすことによって、2つ以上の周波数帯の電磁波の伝搬を阻止するように構成することができる。また、本実施形態では、4.9GHz帯および7.4GHz帯の2つの周波数帯を阻止する構造として図13(a)に示す構造を用いたが、実施形態2および実施形態3で説明したような、線幅の異なるスタブを用いた帯域阻止フィルタが用いられてもよい。

0063

図13(b)の透過係数S21からは、4.9GHz帯と7.4GHz帯において阻止域が形成され、所望の2つの周波数帯において減衰が得られているが、通過させたい周波数帯である2.4GHz帯も1dB以上減衰してしまっていることが分かる。すなわち、図13(a)のフィルタ構造は、通過させるべき周波数帯をも減衰させてしまっている。帯域阻止フィルタは、フィルタの段数を増やすことにより、通過域特性ならびに阻止域特性を向上させることができる。よって、本実施形態では、4.9GHz帯で動作する共振導体および7.4GHz帯で動作する共振導体それぞれ1つずつ増加させることを考える。

0064

図14(a)に示すように、4.9GHz帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、ビアおよび誘電体基板上の3層目に構成されたスタブによって構成される。ビアは、コプレーナ線路に1箇所で接続されている。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点2」と呼ぶ。図14(b)は、図14(a)のコプレーナ線路の入出力端(Port1、Port2)における、透過係数S21及び反射係数S11のシミュレーション結果である。図14(b)から、図14(a)の構成により、2.4GHz帯の2倍高調波である4.9GHz帯において、電磁波の伝搬を阻止できていることが分かる。

0065

次に、図15(a)に示すように、7.4GHz帯で共振する共振導体をコプレーナ線路に接続する。この共振導体は、ビアおよび誘電体基板上の3層目に構成されたスタブによって構成される。ビアは、コプレーナ線路に1箇所で接続されている。以下では、この、コプレーナ線路にビアが接続される位置を、「接続点3」と呼ぶ。図15(b)は、図15(a)のコプレーナ線路の入出力端(Port1、Port2)における、透過係数S21及び反射係数S11のシミュレーション結果である。図15(b)から、図15(a)の構成により、2.4GHz帯の3倍高調波である7.4GHz帯において、電磁波の伝搬を阻止できていることが分かる。図14(a)並びに図14(b)および図15(a)並びに図15(b)から分かるように、スタブ(また、これに伴って共振導体)の長さを調整することにより、電磁波の伝搬を阻止する周波数帯が決定する。

0066

以上のように、図13(a)に示す4.9GHz帯および7.4GHz帯の2つの周波数帯を阻止する構造、図14(a)に示す4.9GHz帯の周波数帯を阻止する構造、図15(a)に示す7.4GHz帯の周波数帯を阻止する構造が決定した。

0067

次に、これらの構造を伝送線路であるコプレーナ線路に接続する位置について述べる。上述したように、帯域阻止フィルタの等価回路は、図12(a)のように表すことができ、さらにそれはイミッタンスインバータを用いることによって図12(b)のように表すことができる。すなわち、まず4.9GHz帯の周波数帯を阻止する帯域阻止フィルタについて考えると、まず伝送線路であるコプレーナ線路の第1の位置に、4.9GHz帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。これは、図12(a)及び図12(b)の1つ目の共振部分に相当する。次に、伝送線路であるコプレーナ線路の第2の位置に、4.9GHz帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。ここで第2の位置は、第1の位置から4.9GHzのλ3/4の距離が離れた位置である。λ3は、コプレーナ線路を伝搬する、4.9GHzの電磁波の波長(電気長)である。これは、図12(a)及び図12(b)の2つ目の共振部分に相当する。これにより、4.9GHz帯を阻止する帯域阻止フィルタを実現できる。

0068

同様に、7.4GHz帯の周波数帯を阻止する帯域阻止フィルタについて考えると、まず伝送線路であるコプレーナ線路の第3の位置に、7.4GHz帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。これは、図12(a)及び図12(b)の1つ目の共振導体に相当する。次に、伝送線路であるコプレーナ線路の第4の位置に、7.4GHz帯の周波数帯を阻止するための導体パターンを、ビアを介して接続する。ここで第4の位置は、第3の位置から7.4GHzのλ4/4の距離が離れた位置である。λ4は、コプレーナ線路を伝搬する、7.4GHzの電磁波の波長(電気長)である。これは、図12(a)及び図12(b)の2つ目の共振導体に相当する。これにより、7.4GHz帯を阻止する帯域阻止フィルタを実現できる。

0069

ここで、4.9GHz帯と7.4GHz帯の2つの周波数帯を阻止する帯域阻止フィルタを構成するために、例えば上述した4.9GHz帯の帯域阻止フィルタと7.4GHz帯の帯域阻止フィルタを継続接続することを考える。この場合、イミッタンスインバータの部分はλ3+λ4の長さが必要となり、大きなサイズが必要となってしまい、場合によっては電子回路基板に実装することが困難となりうる。

0070

よって、イミッタンスインバータの部分の必要な長さを縮小し、帯域阻止フィルタの小型化を図ることを考える。図16(a)は、本実施形態で述べる小型な帯域阻止フィルタの構造である。上述のように、4.9GHz帯および7.4GHz帯の2つの周波数帯を阻止する図13(a)の構造は、「接続点1」でコプレーナ線路に接続されている。また、4.9GHz帯の周波数帯を阻止する図14(a)の構造は、「接続点2」でコプレーナ線路に接続されている。4.9GHz帯の帯域阻止フィルタを構成するには、「接続点1」から「接続点2」までの距離が、上述のように、λ3/4の距離が必要となる。一方、7.4GHz帯の周波数帯を阻止する図15(a)の構造は、「接続点3」でコプレーナ線路に接続されている。7.4GHz帯の帯域阻止フィルタを構成するには、「接続点1」から「接続点3」までの距離が、上述のように、λ4/4の距離が必要となる。なお、λ3>λ4である。

0071

上より図13(a)のように2つの周波数帯を阻止する構造を「接続点1」に接続することで、接続点1を起点に4.9GHzのλ3/4離れた位置に接続点2を設定することができる。そして、さらに、接続点1を起点に7.4GHzのλ4/4離れた位置に接続点3を設定することができる。それにより、イミッタンスインバータを構成するために必要なコプレーナ線路の全長は、λ3/4とすることができ(λ3>λ4であるため)、帯域阻止フィルタの小型化を図ることが可能となる。すなわち、接続点1に2つの周波数帯を阻止する共振導体を配置することによって、接続点1を起点に、接続点2および接続点3の位置を決定することができるため、イミッタンスインバータの部分の全長を短縮し、帯域阻止フィルタの小型化を図ることができる。本実施形態の例では、2つの阻止域の周波数帯が、4.9GHzと7.4GHzであり、比較的離れている。そのため、接続点2に接続された4.9GHz帯で動作する共振導体と、接続点3に接続された7.4GHz帯で動作する共振導体の干渉は無視して設計を行なった。接続点2に接続される共振導体と、接続点3に接続される共振導体の共振する周波数が近接している場合には、共振導体間の干渉を考慮して設計を行なうことが必要となる。

0072

図16(c)は、図16(a)のコプレーナ線路の入出力端(Port1、Port2)における、透過係数S21及び反射係数S11のシミュレーション結果を示している。図16(c)から、通過帯域である2.4GHzでは減衰は少なく、入出力端間で信号が伝達できることが分かる。一方、4.9GHz帯および7.4GHz帯の2つの周波数帯においては、充分な減衰量を確保できており、2つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタとして動作していることが分かる。

0073

なお、本実施形態では、伝送線路であるコプレーナ線路に接続される導各導体パターンは、導体に必要な長さを短くするためにメアンダ形状とした。しかし、これは、上述のように、共振導体が伝搬を阻止したい周波数の電気長λの1/4の長さであればよいため、導体パターンの形状は直線やスパイラル形状等の他の形状であってもよい。また、ビアを用いて複数の層に跨って導体パターンを構成することで、小型化を図ることもできる。

0074

また、本実施形態では、スタブは電子回路基板の2層目および3層目に構成されているが、全てのスタブが同一の層(例えば3層目)に構成されてもよい。特に共振導体が共振する際に、スタブからはその共振する周波数帯の電磁波が放射されることになる。このような放射は、電子機器に影響を与える場合があり、また、電子回路基板からその電磁波が放射されることにより、その他の電子機器等に影響を及ぼしてしまいうる。しかしながら、上述のように、スタブの少なくとも一部の上下層に配置される面積の大きなグランド導体に挟まれるように各導体を配置することにより、スタブから放射される電磁波の影響を抑えることができる。さらに、スタブを2層目および3層目の2層にわたって配置することにより、スタブが各層において占有する面積を小さくすることができる。また、上述のように、スタブの上下が面積の大きなグランド導体に挟まれる構成とすることにより、スタブをより小さく(短く)することができ、これによりスタブを小型化することができる。このように、本実施形態のように小型化された帯域阻止フィルタによって、小さな電子回路基板にも帯域阻止フィルタを実装することが可能となる。

0075

なお、本実施形態では4層基板が用いられる場合について説明したが、4層以外の層数の基板が用いられてもよい。例えば、1層基板(片面基板)においては、伝送線路と同じ層にスタブを形成して、ビアを用いずにスタブと伝送線路とを直接接続することで、上述の構成と同様の効果を得ることが可能な帯域阻止フィルタを構成することができる。また、複数層の基板においては、上述した方法と同様にして、帯域阻止フィルタを構成することができる。

0076

また、上述のとおり、イミッタンスインバータにはλ/4の長さの伝送線路が必要となる。ここで、本実施形態では、伝送線路としてコプレーナ線路を採用しており、この場合、λはコプレーナ線路を伝搬する電磁波の、各周波数帯での電気長となる。イミッタンスインバータの部分のコプレーナ線路の下にスタブが配置されると、コプレーナ線路とスタブとの間の干渉により、イミッタンスインバータがコプレーナ線路とみなせなくなる場合がある。このため、本実施形態では、図16(a)から分かるように、イミッタンスインバータの部分の伝送線路(コプレーナ線路)の信号線の下に、共振導体のスタブが配置されず、グランド導体が配置されるように構成している。これにより、イミッタンスインバータの部分をコプレーナ線路とみなすことが可能となり、設計が容易になる。

0077

なお、本実施形態で説明した図16(a)の帯域阻止フィルタのイミッタンスインバータの部分の設計においては、まず、導体基板付きコプレーナ線路の波長を算出し、上述の方法で接続点1、接続点2、及び接続点3の位置を決定する。次に、所望の周波数帯(本実施形態では、2.4GHz帯)における通過域特性が良好となるように、接続点1、接続点2、接続点3の位置を調整し、イミッタンスインバータの部分の伝送線路の長さが調整される。また、図16(a)の帯域阻止フィルタの、基板面の垂直方向から見た図を、図16(b)に示す。図16(b)から分かるように、イミッタンスインバータの部分の伝送線路(コプレーナ線路)は、蛇行したメアンダ形状となっている。このような形状とすることにより、帯域阻止フィルタの全長を短くすることができる。また、本実施形態に係る帯域阻止フィルタの各図には明示されていないが、共振導体の周囲がビアで囲まれることにより、帯域阻止フィルタの特性を、より安定させることができる。

0078

ここで、図16(d)に、図16(a)及び図16(b)の帯域阻止フィルタのコプレーナ線路の入出力端(Port1、Port2)における、透過係数S22及び反射係数S12のシミュレーション結果を示す。図16(d)から分かるように、通過域特性、阻止域特性ともに良好な特性が得られている。すなわち、図16(c)及び図16(d)から、S11とS22及びS21とS12の特性が通過域特性及び阻止域特性ともに良好であることが分かり、Port1及びPort2のうちのどちらが電力の入力側となっても、同様の特性が得られることが分かる。したがって、本実施形態に係る帯域阻止フィルタは、例えば送受信アンテナに接続される帯域阻止フィルタとして使用することができる。

0079

また、本実施形態では、電子回路基板において帯域阻止フィルタを構成する例について説明したが、帯域阻止フィルタは電子回路基板以外の伝送線路において構成されてもよい。上述の通り、本実施形態に係る帯域阻止フィルタは、伝送線路に共振導体を接続することによって構成することができるため、例えば、半導体内部の伝送線路、同軸線路平行線等に対しても適用することができる。

0080

また、本実施形態では、4.9GHz帯および7.4GHz帯の2つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタの構成について説明したが、2つより多くの周波数帯の電磁波の伝搬を阻止するフィルタも、同様に構成することができる。例えば、5つの周波数帯の電磁波の伝搬を阻止する帯域阻止フィルタを構成する場合について検討する。この場合、上述の接続点1に、図13(a)のような5つの周波数帯の電磁波の伝搬を阻止する構造を接続し、図14(a)及び図15(a)のような、5つの周波数帯をそれぞれ阻止する構造体を、接続点1からそれぞれ所定の距離を離して配置する。これにより、上述のような小型の帯域阻止フィルタを構成することができる。

0081

また、本実施形態では、伝送線路に、4.9GHz帯の電磁波の伝搬を阻止する共振導体を2つ接続し、7.4GHz帯の電磁波の伝搬を阻止する共振導体を2つ接続している。すなわち、各周波数帯で共振する共振導体を2つずつ接続している。しかしながら、2つよりも多くの共振導体が接続されてもよく、これにより、さらに良好な通過域特性および阻止域特性を得ることもできる。例えば、各周波数帯で共振する共振導体を3つずつ接続する場合、接続点2から、さらにλ3/4離れた位置に4.9GHz帯で共振する共振導体を接続し、接続点3から、さらにλ4/4離れた位置に7.4GHz帯で共振する共振導体を接続することができる。

0082

また、伝送線路に、4.9GHz帯の電磁波の伝搬を阻止する共振導体と、7.4GHz帯の電磁波の伝搬を阻止する共振導体の数は、上述の実施形態では2つずつであるが、これらは同数でなくてもよい。例えば、4.9GHz帯の電磁波の伝搬を阻止する共振導体を2つ接続し、7.4GHz帯の電磁波の伝搬を阻止する共振導体を1つ接続するようにしてもよい。例えば、2.4GHz帯に近い阻止域(4.9GHz帯)の共振導体を複数接続する一方で、2.4GHz帯から離れている阻止域(7.4GHz帯)の共振導体を1つだけ接続するようにする。これにより、通過域に対してより影響の大きな2.4GHz帯に近い阻止域(4.9GHz帯)の通過域特性が良好となるようにし、通過域に対してより影響の小さな2.4GHz帯から離れている阻止域(7.4GHz帯)については小型化を図ることができる。

0083

また、本実施形態では、図12(b)の直列共振回路として、伝送線路に、所定の長さの開放端を有する導体パターンを接続することにより実現した。しかし、直列共振回路を実現する構成はこれに限らず、例えばλ/2の長さを有する導体パターンを伝送線路に接続又は結合することで実現されてもよい。

0084

ここで、帯域阻止フィルタを実現する別の方法について説明する。帯域阻止フィルタの等価回路は、図12(a)である。これに対して、図17(a)のように、並列共振回路をλ/4の距離を離して配置することで、図12(a)と同様の特性を実現できる。ここでλは、並列共振回路の共振周波数f3における波長(電気長)である。このλ/4の伝送線路は、上述したイミッタンスインバータである。

0085

ここで、図17(a)の並列共振回路の実現方法について説明する。図17(a)の並列共振回路は、例えば図17(b)に示すように、コプレーナ線路のような伝送線路に、共振導体を結合させることで実現できる(図17(b)の矢印は結合している状態を示している)。ここでの「結合」とは、静電結合(容量結合)、磁気結合(誘導結合)、又はこれらの両方が混在する電磁結合を含む電磁的な結合を表す。ここでの共振導体は、例えば片側の端部がグランドに接続され、もう一方の端部が開放端であり、λが共振する周波数における電気長である場合にλ/4の長さを有する導体パターンでありうる。また、このときの共振導体は、両端部が開放され、λ/2の長さを有する導体パターンであってもよい。さらに、この時の共振導体は、両端部がグランドに短絡され、λ/2の長さを有する導体パターンであってもよい。共振導体が共振する周波数帯において、それらの導体パターンは帯域阻止フィルタとして動作する。なお、上述のイミッタンスインバータの部分の全長を短縮し、帯域阻止フィルタの小型化を図る手法は、図17(b)のように、コプレーナ線路に共振導体を結合させて帯域阻止フィルタを構成する場合に対しても適用可能である。この場合、伝送線路と共振導体との間の距離を変化させることで、外部Qを変化させることができる。

0086

なお、本実施形態では、4.9GHz帯および7.4GHz帯の2つの周波数帯を阻止する帯域阻止フィルタについて説明したが、例えば、阻止する周波数帯を近づけて、複数の周波数帯の阻止域を構成することで、低域通過フィルタとすることもできる。

0087

本実施形態で説明した帯域阻止フィルタは、例えば無線通信の信号を生成する半導体チップからアンテナまでの伝送線路上に実装されることにより、アンテナ等から放射されるノイズや高調波成分を抑制することができる。

0088

また、上述の各実施形態では、スタブの形状をメアンダ形状やスパイラル形状等の、多数の曲折部を有する形状を採用した。しかし、形状はこれに限らず、曲折部の数がより少なくてもよいし、直線形状や円弧状等、いかなる形状であってもよい。また、上述の各実施形態では、信号線に伝搬するノイズまたは高調波を阻止するフィルタの構造について説明した。しかしながら、本実施形態に係るフィルタは、信号線以外の、例えば電源線のような配線に対しても、適用することができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本アンテナ株式会社の「 帯域通過フィルタ」が 公開されました。( 2021/04/01)

    【課題】 電磁界結合に頼らない帯域通過フィルタにおいて、比帯域10%以下を得ることができると共に、パラメータが少ない簡易な回路構成とする。【解決手段】 ショートスタブが2段構成とされたBPF2... 詳細

  • パナソニックIPマネジメント株式会社の「 電気機器」が 公開されました。( 2021/03/18)

    【課題】 大型化を抑えて、簡易な構造でスタブ線路を形成できる電気機器を提供する。【解決手段】 電気機器1は、少なくとも1つの電気部品32、及び少なくとも1つの電気部品32が実装された回路基板31を... 詳細

  • 三菱電機株式会社の「 共振器結合構造及び周波数フィルタ」が 公開されました。( 2021/03/11)

    【課題・解決手段】共振器結合構造(100,100a,100b)は、互いに平行な第1層(1a)と第2層(1b)とを有する板状の絶縁体(1)と、一面が絶縁体(1)の一面と平行に配置される地導体(2a,2b... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ