図面 (/)

技術 デジタル信号処理回路、オーディオ装置、電子機器

出願人 ローム株式会社
発明者 酒井光輝
出願日 2016年5月20日 (4年7ヶ月経過) 出願番号 2016-101439
公開日 2017年11月24日 (3年1ヶ月経過) 公開番号 2017-208758
状態 特許登録済
技術分野 デジタル伝送方式における同期
主要キーワード 内部オシレータ FLG信号 フェダー 割り込みピン ポータブルオーディオプレイヤ アナログ音源 クロック検出回路 所定ノード
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年11月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

解決手段

オーディオ信号処理回路4は、クロック入力端子CKINに外部からのマスタークロックMCLKを受ける。信号処理部(DSP)20は、マスタークロックMCLKに応じた信号処理を行う。インタフェース回路60は、外部回路との通信を行う。クロック検出回路70は、マスタークロックMCLKの入力の有無を、インタフェース回路60が受信するシリアルクロックSCLを用いて判定する。

概要

背景

オーディオアンプカーステレオカーナビゲーション装置ポータブルオーディオプレイヤは、オーディオ信号に、さまざまな信号処理を施すサウンドプロセッサオーディオ信号処理回路)を備える。図1は、オーディオシステムの構成例を示すブロック図である。

オーディオシステム1rは、音源2、オーディオ信号処理回路4r、パワーアンプ6、電気音響変換素子8を備える。音源2は、デジタルあるいはアナログのオーディオ信号S1を生成し、オーディオ信号処理回路4rに出力する。オーディオ信号処理回路4rは、音源2からのオーディオ信号S1を受け、必要なデジタル信号処理を施し、アナログオーディオ信号S2を出力する。パワーアンプ6は、アナログオーディオ信号S2を増幅し、スピーカあるいはヘッドホンなどの電気音響変換素子8を駆動する。

オーディオ信号処理回路4rは、主として、オーディオインタフェース回路10、DSP(Digital Sound ProcessorあるいはDigital Signal Processor)20、D/Aコンバータ30、PLL(Phase Locked Loop)回路40を備える。オーディオインタフェース回路10は、音源2からのオーディオ信号S1を受信し、デジタルオーディオ信号S3を出力する。オーディオ信号S1がデジタルオーディオ信号の場合、オーディオインタフェース回路10は、I2S(Inter IC Sound)規格インタフェースなどを含む。オーディオ信号S1がアナログ信号の場合、オーディオインタフェース回路10はA/Dコンバータなどを含む。

DSP20は、デジタルオーディオ信号S3に、所定のデジタル信号処理を施す。デジタル信号処理としては、イコライジングバスブーストトレブルブーストステレオモノラル変換、デジタルボリューム制御などが例示される。D/Aコンバータ30は、信号処理後のデジタルオーディオ信号S4を、アナログオーディオ信号S2に変換する。

オーディオ信号処理回路4rの動作には、クロック信号が必要であり、外部からのマスタークロックMCLKの入力を受けるクロック入力端子を備える。クロック入力端子CKINには、マスタークロックMCLKを発生する外部回路あるいは水晶振動子が接続される。PLL回路40は、マスタークロックMCLKをN逓倍し、メインクロックCK1を発生し、オーディオインタフェース回路10、DSP20、D/Aコンバータ30に供給する。これらの回路は、メインクロックCK1と同期して動作する。

概要

マスタークロックを監視可能な信号処理回路にある。オーディオ信号処理回路4は、クロック入力端子CKINに外部からのマスタークロックMCLKを受ける。信号処理部(DSP)20は、マスタークロックMCLKに応じた信号処理を行う。インタフェース回路60は、外部回路との通信を行う。クロック検出回路70は、マスタークロックMCLKの入力の有無を、インタフェース回路60が受信するシリアルクロックSCLを用いて判定する。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

外部からのマスタークロックを受けるクロック入力端子と、前記マスタークロックに応じた信号処理を行う信号処理部と、外部回路との通信を行うインタフェース回路と、前記マスタークロックの入力の有無を、前記インタフェース回路が受信するシリアルクロックを用いて判定するクロック検出回路と、を備えることを特徴とする信号処理回路

請求項2

前記信号処理回路はオーディオ信号処理回路であることを特徴とする請求項1に記載の信号処理回路。

請求項3

前記外部回路はマイコンであり、前記インタフェース回路は、I2C(Inter IC)インタフェース回路であることを特徴とする請求項1または2に記載の信号処理回路。

請求項4

レジスタをさらに備え、前記クロック検出回路は、前記マスタークロックの検出結果を示すデータを、レジスタの所定のアドレスに書き込むことを特徴とする請求項1から3のいずれかに記載の信号処理回路。

請求項5

前記外部回路はマイコンであり、前記インタフェース回路は、SPI(Serial Peripheral Interface)回路であることを特徴とする請求項1または2に記載の信号処理回路。

請求項6

前記クロック検出回路による前記マスタークロックの検出結果を示すデータを、前記インタフェース回路を介して前記マイコンに送信することを特徴とする請求項5に記載の信号処理回路。

請求項7

前記外部回路は音源であり、前記インタフェース回路は、I2S(Inter-IC Sound)インタフェース回路またはS/PDIF(Sony Philips Digital Interface)回路であり、前記信号処理部は、前記インタフェース回路が受信するオーディオ信号アナログ信号に変換するD/Aコンバータを含むことを特徴とする請求項1に記載の信号処理回路。

請求項8

前記マスタークロックが検出されないとき、前記信号処理部は出力をミュートすることを特徴とする請求項1から7のいずれかに記載の信号処理回路。

請求項9

前記クロック検出回路は、前記マスタークロックまたはそれを逓倍して得られるメインクロック分周する分周器と、前記分周器から出力される分周クロックレベル遷移を、前記シリアルクロックを用いて検出するレベル変化検出部と、を含むことを特徴とする請求項1から8のいずれかに記載の信号処理回路。

請求項10

前記クロック検出回路は、前記マスタークロックまたはそれを逓倍して得られるメインクロックを分周する分周器と、前記分周器から出力される分周クロックの周波数を、前記シリアルクロックを用いて検出する周波数カウンタと、を含むことを特徴とする請求項1から8のいずれかに記載の信号処理回路。

請求項11

前記クロック検出回路は、所定ノードに生ずるデジタル信号のレベル遷移を、前記シリアルクロックを用いて検出するレベル変化検出部を含み、前記所定ノードは、前記マスタークロックが入力されて前記信号処理部が正常動作するときに、所定時間内にレベル遷移が発生すべきノードであることを特徴とする請求項1から8のいずれかに記載の信号処理回路。

請求項12

前記信号処理部は、デジタルオーディオ信号に対して、デジタルボリューム処理、イコライジング処理ラウドネス処理クロスオーバーフィルタ処理、バスブースト処理、タイムアライメント処理の少なくともひとつを施すことを特徴とする請求項1から11のいずれかに記載の信号処理回路。

請求項13

ひとつの半導体基板一体集積化されることを特徴とする請求項1から12のいずれかに記載の信号処理回路。

請求項14

請求項1から13のいずれかに記載の信号処理回路を備えることを特徴とするオーディオ装置

請求項15

請求項1から13のいずれかに記載の信号処理回路を備えることを特徴とする電子機器

技術分野

0001

本発明は、デジタル信号処理回路に関する。

背景技術

0003

オーディオシステム1rは、音源2、オーディオ信号処理回路4r、パワーアンプ6、電気音響変換素子8を備える。音源2は、デジタルあるいはアナログのオーディオ信号S1を生成し、オーディオ信号処理回路4rに出力する。オーディオ信号処理回路4rは、音源2からのオーディオ信号S1を受け、必要なデジタル信号処理を施し、アナログオーディオ信号S2を出力する。パワーアンプ6は、アナログオーディオ信号S2を増幅し、スピーカあるいはヘッドホンなどの電気音響変換素子8を駆動する。

0004

オーディオ信号処理回路4rは、主として、オーディオインタフェース回路10、DSP(Digital Sound ProcessorあるいはDigital Signal Processor)20、D/Aコンバータ30、PLL(Phase Locked Loop)回路40を備える。オーディオインタフェース回路10は、音源2からのオーディオ信号S1を受信し、デジタルオーディオ信号S3を出力する。オーディオ信号S1がデジタルオーディオ信号の場合、オーディオインタフェース回路10は、I2S(Inter IC Sound)規格インタフェースなどを含む。オーディオ信号S1がアナログ信号の場合、オーディオインタフェース回路10はA/Dコンバータなどを含む。

0005

DSP20は、デジタルオーディオ信号S3に、所定のデジタル信号処理を施す。デジタル信号処理としては、イコライジングバスブーストトレブルブーストステレオモノラル変換、デジタルボリューム制御などが例示される。D/Aコンバータ30は、信号処理後のデジタルオーディオ信号S4を、アナログオーディオ信号S2に変換する。

0006

オーディオ信号処理回路4rの動作には、クロック信号が必要であり、外部からのマスタークロックMCLKの入力を受けるクロック入力端子を備える。クロック入力端子CKINには、マスタークロックMCLKを発生する外部回路あるいは水晶振動子が接続される。PLL回路40は、マスタークロックMCLKをN逓倍し、メインクロックCK1を発生し、オーディオインタフェース回路10、DSP20、D/Aコンバータ30に供給する。これらの回路は、メインクロックCK1と同期して動作する。

先行技術

0007

特開2013−81809号公報

発明が解決しようとする課題

0008

クロック入力端子CKINに入力されるマスタークロックMCLKが遮断、停止され、あるいは異常が生じていると、メインクロックCK1が生成不能となるため、オーディオ信号処理回路4rが動作不能となる。したがって、マスタークロックMCLKが正常か否かを判定する機能があれば、オーディオシステム1rの信頼性の向上に資することとなる。

0009

本発明者が検討したオーディオ信号処理回路4rは、マスタークロックMCLKの監視のために、クロック監視回路50および内部オシレータ52を備える。クロック監視回路50は、マスタークロックMCLKあるいはメインクロックCK1を受け、正常に入力されているかを判定する。ここでクロック監視回路50は、マスタークロックMCLKに異常が生じているときにも動作可能でなければならず、したがってマスタークロックMCLKに依存しない独立した検出用のクロック信号が必要であり、検出用のクロック信号CK2を発生する内部オシレータ52が必要となる。内部オシレータ52は、オーディオ信号処理回路4rの回路面積を大きくするという問題がある。

0010

さらにひとつのIC(IntegratedCircuit)の内部に非同期の異クロックが存在すると、それらの干渉が周囲の回路に悪影響を及ぼす。特にオーディオ信号を扱う回路では、クロック信号の干渉は、音質劣化の原因となる。

0011

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、マスタークロックを監視可能な信号処理回路にある。

課題を解決するための手段

0012

本発明のある態様は、信号処理回路に関する。信号処理回路は、外部からのマスタークロックを受けるクロック入力端子と、マスタークロックに応じた信号処理を行う信号処理部と、外部回路との通信を行うインタフェース回路と、マスタークロックの入力の有無を、インタフェース回路が受信するシリアルクロックを用いて判定するクロック検出回路と、を備える。この態様によると、通信用のシリアルクロックを、マスタークロックの監視に流用することにより、内部オシレータが不要となるため、回路面積を削減できる。加えて、内部オシレータが存在すると、その発振によって電源電圧電源ライン)や接地電圧接地ライン)にクロックノイズ重畳され、他の回路ブロック伝搬して悪影響を及ぼすが、通信用のシリアルクロックを用いることで、電源ラインや接地ラインへのクロックノイズの混入が減少するため、他の回路への悪影響を抑制できる。

0013

信号処理回路はオーディオ信号処理回路であってもよい。特にオーディオ信号処理回路では、クロックノイズが音質劣化要因となるところ、クロックノイズの抑制により、音質の劣化を抑制できる。オーディオ信号処理回路は、A/Dコンバータおよび/またはD/Aコンバータの少なくとも一方を含んでもよい。A/DコンバータやD/Aコンバータは、特にクロックノイズの影響を受けやすいため、音質劣化抑制の効果を特に享受できる。

0014

外部回路はマイコンであり、インタフェース回路は、I2C(Inter IC)インタフェース回路であってもよい。

0015

信号処理回路は、レジスタをさらに備えてもよい。クロック検出回路は、マスタークロックの検出結果を示すデータを、レジスタの所定のアドレスに書き込んでもよい。マイコンは、このアドレスにアクセスすることにより、マスタークロックが正常か異常かを知ることができる。

0016

外部回路はマイコンであり、インタフェース回路は、SPI(Serial Peripheral Interface)回路であってもよい。

0017

信号処理回路は、クロック検出回路によるマスタークロックの検出結果を示すデータを、インタフェース回路を介してマイコンに送信してもよい。SPIは、双方向通信が可能であるため、信号処理回路からマスタークロックの異常をマイコンに通知できる。

0018

外部回路は音源であり、インタフェース回路は、I2S(Inter-IC Sound)インタフェース回路またはS/PDIF(Sony Philips Digital Interface)回路であってもよい。信号処理部は、インタフェース回路が受信するオーディオ信号をアナログ信号に変換するD/Aコンバータを含んでもよい。

0019

マスタークロックが検出されないとき、信号処理部は出力をミュートしてもよい。これにより、ノイズがスピーカやヘッドホンから出力されるのを防止できる。

0020

クロック検出回路は、マスタークロックまたはそれを逓倍して得られるメインクロックを分周する分周器と、分周器から出力される分周クロックレベル遷移を、シリアルクロックを用いて検出するレベル変化検出部と、を含んでもよい。この構成によれば、数個フリップフロップあるいはラッチの組み合わせで、マスタークロックの異常を判定できる。

0021

クロック検出回路は、マスタークロックまたはそれを逓倍して得られるメインクロックを分周する分周器と、分周器から出力される分周クロックの周波数を、シリアルクロックを用いて検出する周波数カウンタと、を含んでもよい。この場合、マスタークロックは入力されているが、その周波数が設計値と異なるような異常を検出できる。

0022

クロック検出回路は、所定ノードに生ずるデジタル信号のレベル遷移を、シリアルクロックを用いて検出するレベル変化検出部を含んでもよい。所定ノードは、マスタークロックが入力されて信号処理部が正常動作するときに、所定時間内にレベル遷移が発生すべきノードであってもよい。マスタークロックあるいはメインクロックを直接監視することに代えて、それにもとづいた信号を監視することによっても、異常を検出できる。

0023

信号処理部は、デジタルオーディオ信号に対して、デジタルボリューム処理、イコライジング処理ラウドネス処理クロスオーバーフィルタ処理、バスブースト処理、タイムアライメント処理の少なくともひとつを施してもよい。

0024

本発明の別の態様は、カーオーディオ装置に関する。カーオーディオ装置は、上述のいずれかの信号処理回路を備える。

0025

本発明の別の態様は、オーディオコンポーネント装置に関する。オーディオコンポーネント装置は、上述のいずれかの信号処理回路を備える。

0026

本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかの信号処理回路を備える。

0027

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

発明の効果

0028

本発明に係る信号処理回路によれば、マスタークロックの異常を検出できる。

図面の簡単な説明

0029

オーディオシステムの構成例を示すブロック図である。
第1の実施の形態に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
図3(a)、(b)は、図2のオーディオシステムの動作を示すタイムチャートである。
クロック検出回路の構成例を示す回路図である。
オーディオ信号処理回路を備えるオーディオシステムのブロック図である。
第2の実施の形態に係るオーディオ信号処理回路のブロック図である。
オーディオ信号処理回路を備える自動車を示す図である。
図8(a)、(b)は、電子機器あるいはオーディオコンポーネント装置の外観図である。
図9(a)、(b)は、第1変形例、第2変形例に係るクロック検出回路の回路図である。
図10(a)、(b)は、第3変形例、第4変形例に係るオーディオ信号処理回路のブロック図である。

実施例

0030

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

0031

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

0032

同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

0033

(第1の実施の形態)
図2は、第1の実施の形態に係るオーディオ信号処理回路4を備えるオーディオシステム1のブロック図である。

0034

オーディオシステム1は、音源2、マイコン3、オーディオ信号処理回路4、パワーアンプ6、電気音響変換素子8を備える。マイコン3は、オーディオシステム1を統合的に制御する。音源2、オーディオ信号処理回路4、パワーアンプ6、電気音響変換素子8については図1を参照して説明した通りである。

0035

マイコン3とオーディオ信号処理回路4は通信可能となっており、マイコン3とオーディオ信号処理回路4は、シリアルインタフェース5を介して接続される。シリアルインタフェース5の種類は特に限定されないが、たとえばI2C、あるいはSPIが利用できる。図2にはI2Cが示されており、シリアルインタフェース5は、クロックラインSCLとデータラインSDAを含む。

0036

オーディオ信号処理回路4は、図1のオーディオ信号処理回路4rと同様に、オーディオインタフェース回路10、DSP20、D/Aコンバータ30、PLL回路40およびクロック入力端子CKINを備え、ひとつの半導体基板集積化された機能ICである。これらについては説明を省略する。

0037

さらにオーディオ信号処理回路4は、インタフェース回路60、レジスタ62、クロック検出回路70を備える。インタフェース回路60は、シリアルインタフェース5を介してマイコン3と通信を行う。具体的にはマイコン3は、オーディオ信号処理回路4を制御するための設定データをインタフェース回路60に送信する。インタフェース回路60は受信した設定データを、レジスタ62に書き込む。オーディオインタフェース回路10、DSP20、D/Aコンバータ30等は、レジスタ62に書き込まれた設定データにもとづいて動作する。設定データはたとえばオーディオ信号S1のサンプリングレートボリューム値、DSP20の内部に実装されるデジタルフィルタ係数などを含みうる。

0038

また、レジスタ62には、DSP20の処理の結果得られたデータが書き込まれる。たとえばDSP20は、FFT高速フーリエ変換)回路を内蔵しており、デジタルオーディオ信号S3のスペクトル演算可能となっており、スペクトルを示すデータを、レジスタ62に定期的に書き込む。マイコン3は、シリアルインタフェース5を介してスペクトルデータを読み出し、図示しないディスプレイに、グラフィックイコライザを表示する。

0039

クロック検出回路70は、マスタークロックMCLKの入力の有無を、インタフェース回路60が受信するシリアルクロックSCLを用いて判定する。

0040

クロック検出回路70は、マスタークロックMCLKを直接監視してもよいし、マスタークロックMCLKを逓倍して得られるメインクロックCK1を監視してもよい。

0041

クロック検出回路70の検出結果の利用用途はさまざまである。

0042

クロック検出回路70は、マスタークロックMCLKの正常、異常を示すフラグ(FLG)信号(データ)を、フラグピンFLGから出力してもよい。マイコン3は、FLGピンの電気的状態を監視することにより、マスタークロックMCLKの異常を検知できる。FLG信号をマイコン3の割り込みピンに入力してもよい。

0043

あるいはクロック検出回路70は、マスタークロックMCLKの検出結果を示すFLGデータを、レジスタ62の所定のアドレスに書き込んでもよい。この場合、マイコン3は、このアドレスにアクセス(リード)することにより、マスタークロックMCLKが正常か異常かを知ることができる。

0044

もし、インタフェース回路60が、SPI(Serial Peripheral Interface)回路のように双方向通信可能である場合、インタフェース回路60はFLGデータを、マイコン3に送信してもよい。

0045

好ましくはクロック検出回路70がマスタークロックMCLKを検出できず、FLG信号が異常を示すとき、DSP20はその出力S4を固定してミュートする。さらにD/Aコンバータ30も、その出力をミュートする。これにより、ノイズがスピーカやヘッドホンから出力されるのを防止できる。

0046

以上がオーディオ信号処理回路4の構成である。続いてその動作を説明する。図3(a)、(b)は、図2のオーディオシステム1の動作を示すタイムチャートである。図3(a)を参照し、マスタークロックMCLKが正常のときの動作を説明する。マイコン3とのシリアル通信が発生していない期間において、クロック検出回路70は停止している。区間T1においてシリアル通信が発生すると、オーディオ信号処理回路4にシリアルクロックSCLが入力される。クロック検出回路70は、シリアルクロックSCLを利用して、マスタークロックMCLKの有無を判定する。そしてマスタークロックMCLKの入力を検出すると、FLG信号(データ)のネゲート(たとえばローレベル)を維持する。

0047

シリアル通信は常時行われているわけではないが、定期的に発生する。たとえばグラフィックイコライザの表示のためのスペクトルデータの読み出しは、1秒間に数回発生する。あるいはレジスタ62のリフレッシュも、定期的に発生する。これらは、マスタークロックMCLKを監視するために必要十分である。

0048

続いて図3(b)を参照し、マスタークロックMCLKが異常のときの動作を説明する。区間T1において、クロック検出回路70は、シリアルクロックSCLを利用して、マスタークロックMCLKの有無を判定する。そしてマスタークロックMCLKが入力されていない場合、クロック検出回路70はFLG信号(データ)をアサート(たとえばハイレベル)する。

0049

以上がオーディオ信号処理回路4およびオーディオシステム1の動作である。オーディオ信号処理回路4によれば、通信用のシリアルクロックSCLを、マスタークロックMCLKの監視に流用することにより、図1の内部オシレータ52が不要となるため、回路面積を削減できる。

0050

加えて、内部オシレータ52が存在すると、その発振によって電源電圧(電源ライン)や接地電圧(接地ライン)、そのほかバイアス電圧基準電圧にクロックノイズが重畳され、他の回路ブロックに伝搬して悪影響を及ぼす。特にオーディオ信号処理回路では、クロックノイズが音質の劣化の要因となる。具体的にはD/Aコンバータ30はクロックノイズの影響を受けやすい。図2のオーディオ信号処理回路4によれば、通信用のシリアルクロックSCLを用いることで、電源ラインへのクロックノイズの混入がなくなるため、他の回路への悪影響を抑制でき、音質の劣化を防止できる。

0051

本発明は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

0052

図4は、クロック検出回路70の構成例を示す回路図である。クロック検出回路70は、分周器72およびレベル変化検出部74を含む。多くの場合、マスタークロックMCLK(あるいはメインクロックCK1)の周波数とシリアルクロックSCLの周波数は大きく異なるため、シリアルクロックSCLによってマスタークロックMCLKを直接検出することは難しい。そこで分周器72は、マスタークロックMCLK(あるいはメインクロックCK1)を分周する。レベル変化検出部74は、シリアルクロックSCLを利用して、分周後のクロックCK3のレベル遷移、すなわちエッジを検出する。レベル変化検出部74はエッジ検出回路で構成することができる。エッジ検出回路の構成は特に限定されないが、たとえば直列に接続された二段のフリップフロップFF1,FF2と、2個のフリップフロップFF1,FF2の不一致を検出する論理ゲート、たとえばXORゲートで構成できる。

0053

分周器72の分周比は、1回のシリアル通信の長さT1の間に、分周後のクロックCK3のエッジが少なくとも1個含まれるように決めればよい。

0054

図5は、オーディオ信号処理回路4aを備えるオーディオシステム1aのブロック図である。オーディオシステム1aは、カーオーディオシステムホームオーディオシステム、あるいはポータブルオーディオオーディオ再生機能を備える電子機器である。

0055

オーディオ信号処理回路4aのオーディオインタフェース回路10は、アナログオーディオ信号とデジタルオーディオ信号の両方に対応し、したがって、オーディオSoC(System On Chip)、CDやUSB(Universal Serial Bus)などのデジタル音源、あるいはチューナなどのアナログ音源サポートする。オーディオSoCは、USBメモリやSDメモリに格納されるmp3/WMA/AAC/FLAC/WAVなどの圧縮オーディオデータデコーダや、CDのサーボ回路、CDのデコーダ回路などが統合されたチップである。オーディオ信号処理回路4aにはデジタルインタフェース12として、S/PDIF(あるいはI2S)が設けられ、サンプリングレートコンバータの機能をサポートする。

0056

入力マルチプレクサ14は、複数系統のアナログオーディオ信号からひとつを選択する。アナログに関してはステレオ入力を備えており、Lch、Rchそれぞれにセレクタが設けられる。アナログアンプ16は、入力マルチプレクサ14が選択した系統のアナログオーディオ信号を増幅する。アナログアンプ16の利得は、系統ごとに個別に設定可能である。A/Dコンバータ18は、LchおよびRchのアナログオーディオ信号をデジタル信号に変換する。

0057

DSP20は、デジタルインタフェース12あるいはA/Dコンバータ18からのデジタルオーディオ信号を処理する。DSP20は、デジタルボリューム、イコライザラウドネス、クロスオーバーフィルタ、バスブースト、タイムアライメントなどの機能を含む。DSP20の処理の設定データは、マイコン3から送信される。図5ではインタフェース回路60は、SPI(Serial Peripheral Interface)である。クロック検出回路70は、シリアルクロックSCKを利用して、クロック入力ピンに入力されるマスタークロックの有無を判定する。

0058

GUI(Graphical User Interface)9は、ディスプレイパネルやボタン、スイッチなどを含む。マイコン3は、GUI9を介してユーザの指示入力、たとえば入力系統の選択、系統ごとのアナログアンプ16のゲイン、アナログあるいはデジタルボリュームの設定値などを受け、それに応じた設定データを生成してインタフェース回路60に送信する。

0059

DSP20は、L,R2チャンネルの入力を、6チャンネルに分岐する。D/Aコンバータ30はチャンネルごとに設けられる。D/Aコンバータ30の後段には、アンプ32、ポストフィルタ34、フェダーボリューム36などが設けられる。

0060

(第2の実施の形態)
第1の実施の形態では、マスタークロックMCLKを監視するために、マイコン3とのシリアル通信用のシリアルクロックSCL(SCK)を利用したが、本発明はそれに限定されない。上述したように、音源2がデジタル音源である場合、音源2からのデジタルオーディオ信号に、I2SやS/PDIFなどのシリアル伝送が使用される。図6は、第2の実施の形態に係るオーディオ信号処理回路4aのブロック図である。

0061

たとえばI2Sでは、LチャンネルとRチャンネルを区別するためのエルアールクロックLRCLK(あるはWDCLK)、ビットクロックBCLK(シリアルクロックSCLK)およびシリアルデータSDATAの3本のラインを使用してオーディオデータ伝送される。クロック検出回路70は、シリアルクロックBCLKもしくはエルアールクロックLRCLKのいずれかを利用して、マスタークロックMCLKの入力の有無を判定する。第2の実施の形態によれば、マイコンとのインタフェースを備えない回路への適用が可能となる。

0062

(用途)
オーディオ信号処理回路4の用途を説明する。図7は、オーディオ信号処理回路4を備える自動車500を示す図である。自動車500に搭載されるオーディオシステムは、5.1チャンネル(フロント右FR、リアRRフロント左FL、リア左RL、センターC、サブウーファSW)で構成される。

0063

自動車500は、6個のスピーカC,FL,FR,RL,RR,SWを備える。ヘッドユニット502は、図2のマイコン3、オーディオ信号処理回路4、パワーアンプ6を内蔵したオーディオ装置であり、オーディオ内蔵のカーナビ装置CDプレイヤDVDプレイヤなどである。ヘッドユニット502は、パワーアンプ6を内蔵しており、6個のスピーカを駆動する。パワーアンプ6はヘッドユニット502の外部に設けられてもよい。

0064

オーディオ信号処理回路4はカーオーディオ装置のみでなく、家庭用のホームオーディオシステムのオーディオコンポーネント(オーディオ装置)に利用することもできる。あるいはオーディオ信号処理回路4は、テレビデスクトップコンピュータラップトップコンピュータタブレット端末スマートホンデジタルカメラ、ポータブルオーディオプレイヤなどの電子機器に搭載することもできる。

0065

図8(a)、(b)は、電子機器あるいはオーディオコンポーネント装置の外観図である。図8(a)は電子機器の一例であるテレビ600である。テレビ600は、筐体602、ディスプレイパネル604、チューナ606、外部入力端子608および上述のオーディオシステム1を備える。チューナ606は、音源2に対応し、オーディオ信号を生成する。あるいは外部入力端子608は、HDMI登録商標)(High-Definition Multimedia Interface)やUSB、DVI(Digital Visual Interface)などであり、音源を有する外付けデバイス(不図示)が接続される。オーディオ信号処理回路4は、チューナ606や外付けのデバイスからのオーディオ信号を受ける。オーディオシステム1は2チャンネルであり、LチャンネルとRチャンネルそれぞれに、パワーアンプ6およびスピーカ610が設けられる。電子機器は、スマートホン、タブレットコンピュータ、ラップトップコンピュータあるいはオーディオ再生機能を備えるデジタルカメラやビデオカメラであってもよい。

0066

図8(b)はホームオーディオ装置700である。ホームオーディオ装置700は、アンプ702、プレイヤ704、スピーカ706,708を備える。ここでは2チャンネルのシステムを示すが、5.1チャンネル、6.1チャンネル、7.1チャンネル、9.1チャンネルなど、チャンネル数は限定されない。

0067

プレイヤ704は、CDプレイヤやDVDプレイヤ、ブルーレイプレイヤ、USBオーディオプレイヤなどである。アンプ702は、上述のオーディオ信号処理回路4およびパワーアンプ6を内蔵しており、スピーカ706を駆動する。

0068

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

0069

(第1変形例)
図9(a)は、第1変形例に係るクロック検出回路70aの回路図である。クロック検出回路70aは、レベル変化検出部74に代えて、周波数カウンタ76を含む。周波数カウンタ76は、分周器78から出力される分周クロックCK3の周波数を、シリアルクロックSCLを用いて検出する。この変形例によれば、マスタークロックMCLKは入力されているが、その周波数が設計値と異なるような異常を検出できる。

0070

(第2変形例)
図9(b)は、第2変形例に係るクロック検出回路70bの回路図である。レベル変化検出部74は、オーディオインタフェース回路10、DSP20、D/Aコンバータ30の内部の所定ノードN1に生ずるデジタル信号D1のレベル遷移(エッジ)を、シリアルクロックSCLを用いて検出する。所定ノードN1は、マスタークロックMCLKが入力されてDSP20が正常動作するときに、所定時間、すなわち1回のシリアル伝送区間内にレベル遷移が発生すべきノードである。マスタークロックMCLKあるいはメインクロックCK1を直接監視することに代えて、それにもとづいた信号D1を監視することによっても、異常を検出できる。

0071

(第3変形例)
図10(a)は、第3変形例に係るオーディオ信号処理回路4cのブロック図である。オーディオ信号処理回路4cは、出力段ミュート回路80を備える。クロック検出回路70cがマスタークロックMCLKを検出できないとき、ミュート回路80をアクティブとし、OUT端子電位を固定してミュート状態とする。ミュート回路80は、OUT端子と固定電圧ライン(たとえば接地ライン)の間に設けられ、ミュート回路80のアクティブ状態(すなわちミュート状態)においてオンとなるスイッチ82を含んでもよい。固定電圧ラインは、電源電圧と接地電圧の中点電圧が生ずるラインであってもよい。

0072

(第4変形例)
図10(b)は、第4変形例に係るオーディオ信号処理回路4dのブロック図である。オーディオ信号処理回路4dは、出力段にアナログボリューム回路90を備える。クロック検出回路70dがマスタークロックMCLKを検出できないとき、アナログボリューム回路90のゲインを実質的にゼロ(−∞)とし、OUT端子の電位が固定され、ミュート状態となる。

0073

(第5変形例)
実施の形態では、オーディオ信号を処理するオーディオ信号処理回路4について説明したが本発明の用途はそれに限定されず、さまざまな用途のICやディスクリート回路に適用可能である。特に、電源プレーングランドプレーンのクロックノイズの影響を受けやすいD/AコンバータやA/Dコンバータなどを内蔵するアナログ・デジタル混載回路に有効である。

0074

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

0075

1…オーディオシステム、2…音源、3…マイコン、4…オーディオ信号処理回路、5…シリアルインタフェース、6…パワーアンプ、8…電気音響変換素子、9…GUI、10…オーディオインタフェース回路、12…デジタルインタフェース、14…入力マルチプレクサ、16…アナログアンプ、18…A/Dコンバータ、20…DSP、30…D/Aコンバータ、40…PLL回路、50…クロック監視回路、52…内部オシレータ、S1…オーディオ信号、S2…アナログオーディオ信号、60…インタフェース回路、62…レジスタ、70…クロック検出回路、72…分周器、74…レベル変化検出部、76…周波数カウンタ、CK1…メインクロック、500…自動車、502…ヘッドユニット、600…テレビ、602…筐体、604…ディスプレイパネル、606…チューナ、608…外部入力端子、610…スピーカ、700…ホームオーディオ装置、702…アンプ、704…プレイヤ、706…スピーカ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ