図面 (/)

技術 炭化珪素半導体装置およびその製造方法

出願人 株式会社デンソー株式会社豊田中央研究所
発明者 河合潤杉浦和彦木本康司近藤嘉代
出願日 2016年4月27日 (4年2ヶ月経過) 出願番号 2016-089578
公開日 2017年11月2日 (2年7ヶ月経過) 公開番号 2017-199807
状態 特許登録済
技術分野 半導体の電極 縦型MOSトランジスタ
主要キーワード カーバイド化 金属カーバイド 薄膜化後 研削研磨 基本波長 表面チャネル層 チャネル形成層 ブレードダイシング
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年11月2日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

課題

より良好なオーミック特性を得ることができる炭化珪素半導体装置を提供する。

解決手段

オーミック電極となるドレイン電極11のうちn+型SiC基板1の裏面1bとの接触部が非晶質のNiシリサイド11aと結晶性を有するブロック状のMoカーバイド11bとによって構成されるようにする。そして、Moカーバイド11bがn+型SiC基板1の裏面1bから離れ、Niシリサイド11aがMoカーバイド11bとn+型SiC基板1の裏面1bとの間に介在する構造とする。

概要

背景

従来より、SiC基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、基板抵抗を低減するために、表面側にデバイスを構成する各種不純物層電極などを形成したのち、SiC基板の裏面側を研削して薄板化することが検討されている。この場合、SiC基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既にSiC基板の表面側にデバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。

レーザアニールなどを用いてオーミック電極を形成する場合、例えば電極材料としてNi(ニッケル)などを用い、SiCに含まれるSiとの結合によってシリサイド化させることでオーミック接合が得られるようにする。ところが、その一方で、SiCに含まれるCがオーミック電極とSiCとの界面にグラファイトとして析出してしまう。このため、オーミック電極を構成するための電極材料に加えて、Mo(モリブデン)などのカーバイド化する金属を用いることで、グラファイトが生成されることを抑制している(特許文献1参照)。

概要

より良好なオーミック特性を得ることができる炭化珪素半導体装置を提供する。オーミック電極となるドレイン電極11のうちn+型SiC基板1の裏面1bとの接触部が非晶質のNiシリサイド11aと結晶性を有するブロック状のMoカーバイド11bとによって構成されるようにする。そして、Moカーバイド11bがn+型SiC基板1の裏面1bから離れ、Niシリサイド11aがMoカーバイド11bとn+型SiC基板1の裏面1bとの間に介在する構造とする。

目的

本発明は上記点に鑑みて、より良好なオーミック特性を得ることができるSiC半導体装置およびその製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表面(1a)および裏面(1b)を有し、炭化珪素で構成された半導体基板(1)と、該半導体基板の前記表面もしくは前記裏面に対してオーミック接合させられたオーミック電極(11)とを有する炭化珪素半導体装置であって、前記オーミック電極は、金属シリサイド(11a)と金属カーバイド(11b)を含み、ブロック状で構成された前記金属カーバイドの周囲を前記金属シリサイドが囲んでおり、前記半導体基板と前記金属カーバイドとの間に前記金属シリサイドが配置されている炭化珪素半導体装置。

請求項2

前記金属カーバイドは結晶性を有している請求項1に記載の炭化珪素半導体装置。

請求項3

前記金属シリサイドは非晶質である請求項1または2に記載の炭化珪素半導体装置。

請求項4

ブロック状で構成された前記金属カーバイドの各ブロックは、最大寸法が3nm以上かつ40nm以下となっている請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。

請求項5

前記金属シリサイドのうち前記半導体基板と前記金属カーバイドとの間に位置する部分の厚みは1nm以上かつ3nm以下となっている請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置。

請求項6

前記金属シリサイドはNiシリサイド(11a)を含み、前記金属カーバイドはMoカーバイド(11b)を含んでいる請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。

請求項7

表面(1a)および裏面(1b)を有し、炭化珪素で構成された半導体基板(1)の前記表面もしくは前記裏面に対してオーミック接合させられるオーミック電極(11)を形成する炭化珪素半導体装置の製造方法であって、金属シリサイド(11a)を生成する金属元素を含む第1金属材料(110a)と金属カーバイド(11b)を生成する金属元素を含む第2金属材料(110b)とを用いて、前記半導体基板の前記表面もしくは前記裏面に対して、前記第1金属材料と前記第2金属材料とを成膜することと、前記第1金属材料と前記第2金属材料に対してエネルギー密度が1.4J/cm2以上のレーザ光(50)を照射することによって、前記第2金属材料に含まれる金属元素と炭化珪素中の炭素とによってブロック状の金属カーバイドを生成すると共に、前記第1金属材料に含まれる金属元素と炭化珪素中の珪素とによって前記金属カーバイドの周囲を囲みつつ、前記半導体基板と前記金属カーバイドとの間に配置されるように前記金属シリサイドを形成することと、を含んでいる炭化珪素半導体装置の製造方法。

請求項8

前記レーザ光のエネルギー密度を2.0J/cm2以下とする請求項7に記載の炭化珪素半導体装置の製造方法。

技術分野

0001

本発明は、炭化珪素(以下、SiCという)で構成される半導体素子オーミック電極コンタクト抵抗の低減を実現できるSiC半導体装置およびその製造方法に関する。

背景技術

0002

従来より、SiC基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、基板抵抗を低減するために、表面側にデバイスを構成する各種不純物層電極などを形成したのち、SiC基板の裏面側を研削して薄板化することが検討されている。この場合、SiC基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既にSiC基板の表面側にデバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。

0003

レーザアニールなどを用いてオーミック電極を形成する場合、例えば電極材料としてNi(ニッケル)などを用い、SiCに含まれるSiとの結合によってシリサイド化させることでオーミック接合が得られるようにする。ところが、その一方で、SiCに含まれるCがオーミック電極とSiCとの界面にグラファイトとして析出してしまう。このため、オーミック電極を構成するための電極材料に加えて、Mo(モリブデン)などのカーバイド化する金属を用いることで、グラファイトが生成されることを抑制している(特許文献1参照)。

先行技術

0004

特開2010−205824号公報

発明が解決しようとする課題

0005

しかしながら、Moカーバイドなどの金属カーバイドNiシリサイドなどの金属シリサイドと比較して抵抗が高く、金属カーバイドがSiCとの界面に密着するように形成されていて、良好なオーミック特性を得ることができなかった。

0006

本発明は上記点に鑑みて、より良好なオーミック特性を得ることができるSiC半導体装置およびその製造方法を提供することを目的とする。

課題を解決するための手段

0007

上記目的を達成するため、請求項1に記載の発明では、表面(1a)および裏面(1b)を有し、SiCで構成された半導体基板(1)と、該半導体基板の表面もしくは裏面に対してオーミック接合させられたオーミック電極(11)とを有するSiC半導体装置において、オーミック電極は、金属シリサイド(11a)と金属カーバイド(11b)を含み、ブロック状で構成された金属カーバイドの周囲を金属シリサイドが囲んでおり、半導体基板と金属カーバイドとの間に金属シリサイドが配置されている。

0008

このように、金属シリサイドを生成した構造において、金属カーバイドが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、金属カーバイドがブロック状となるようにしつつ、金属カーバイドと半導体基板との間の隙間に金属シリサイドが入り込む構造としている。このため、金属シリサイドとSiCとの接触面積が増え、電流経路拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。

0009

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

図面の簡単な説明

0010

第1実施形態にかかるSiC半導体装置の断面図である。
図1に示すSiC半導体装置におけるn+型SiC基板とドレイン電極との接触部のNi元素の断面原子マップである。
図2Aを線図で表した図である。
図1に示すSiC半導体装置におけるn+型SiC基板とドレイン電極との接触部の断面模式図である。
図1に示すSiC半導体装置におけるドレイン電極の形成工程を示した断面図である。
エネルギー密度とコンタクト抵抗との関係を示した図である。
比較例として示したn+型SiC基板とドレイン電極との接触部のNi元素の断面原子マップである。
図6Aを線図で表した図である。
比較例におけるn+型SiC基板とドレイン電極との接触部の断面模式図である。
レーザ光のエネルギー密度を0.7J/cm2としたときの元素分析を行った結果を示す図である。
レーザ光のエネルギー密度を1.0J/cm2としたときの元素分析を行った結果を示す図である。
レーザ光のエネルギー密度を1.4J/cm2としたときの元素分析を行った結果を示す図である。
レーザ光のエネルギー密度を1.6J/cm2としたときの元素分析を行った結果を示す図である。
レーザ光のエネルギー密度を1.8J/cm2としたときの元素分析を行った結果を示す図である。
レーザ光のエネルギー密度を2.0J/cm2としたときの元素分析を行った結果を示す図である。

実施例

0011

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

0012

(第1実施形態)
以下、本発明を図に示す実施形態について説明する。まず、図1を参照して、本実施形態にかかるSiC半導体装置について説明する。本実施形態では、縦型の半導体素子としてのプレーナ型の縦型パワーMOSFETを備えるSiC半導体装置について説明する。本SiC半導体装置は、例えばインバータに適用すると好適なものである。

0013

縦型パワーMOSFETは、n+型SiC基板1を用いて形成されている。n+型SiC基板1は、上面を主表面1aとし、主表面1aの反対面である下面を裏面1bとしており、単結晶SiCからなるものである。例えば、n+型SiC基板1として、不純物濃度が1×1018cm-3のものを用いている。

0014

n+型SiC基板1の主表面1a上には、n+型SiC基板1よりも低いドーパント濃度を有するSiCにて構成されたn-型エピタキシャル層(以下、n-型エピ層という)2が積層されている。

0015

n-型エピ層2の表層部における所定領域には、所定深さを有するp-型ベース領域3a、3bが互いに離れて形成されている。また、p-型ベース領域3a、3bには、一部厚さが厚くなったディープベース層30a、30bが備えられている。このディープベース層30a、30bは、後述するn+型ソース領域4a、4bに重ならない部分に形成されている。そして、p-型ベース領域3a、3bのうちディープベース層30a、30bが形成された厚みの厚くなった部分が、ディープベース層30a、30bが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層30a、30bを形成することによって、n+型SiC基板1とディープベース層30a、30bとの間の電界強度を高くすることができ、この位置でアバランシェブレークダウンさせ易くすることができる。

0016

p-型ベース領域3aの表層部における所定領域には、当該p-型ベース領域3aよりも浅いn+型ソース領域4aが形成されている。また、p-型ベース領域3bの表層部における所定領域には、当該p-型ベース領域3bよりも浅いn+型ソース領域4bが形成されている。

0017

さらに、n+型ソース領域4aとn+型ソース領域4bとの間におけるn-型エピ層2およびp-型ベース領域3a、3bの表面部にはn-型層5aおよびn+型層5bからなるn型SiC層5が延設されている。つまり、p-型ベース領域3a、3bの表面部においてソース領域4a、4bとn-型エピ層2とを繋ぐようにn型SiC層5が配置されている。このn型SiC層5は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、n型SiC層5を表面チャネル層という。

0018

表面チャネル層5は、例えばn-型エピ層2およびp-型ベース領域3a、3bの表面部にn型不純物イオン注入することで形成されている。表面チャネル層5のうちp-型ベース領域3a、3bの上部に配置されたn-型層5aのドーパント濃度は、n-型エピ層2およびp-型ベース領域3a、3bのドーパント濃度以下となっている。また、n-型エピ層2の表面部に形成されたn+型層5bのドーパント濃度は、n-型エピ層2よりも高濃度とされている。これにより、低オン抵抗化が図られている。

0019

また、p-型ベース領域3a、3b、n+型ソース領域4a、4bの表面部には凹部6a、6bが形成されており、凹部6a、6bの底部からp型不純物濃度が濃いディープベース層30a、30bが露出させられている。

0020

表面チャネル層5の上面およびn+型ソース領域4a、4bの上面にはシリコン酸化膜などで構成されるゲート絶縁膜7が形成されている。さらに、ゲート絶縁膜7の上にはゲート電極8が形成されており、ゲート電極8はシリコン酸化膜などで構成される絶縁膜9にて覆われている。その上にはソース電極10が形成され、ソース電極10はn+型ソース領域4a、4bおよびp-型ベース領域3a、3bに接続されている。

0021

また、n+型SiC基板1の裏面1bには、ドレイン電極11が形成されている。ドレイン電極11は、n+型SiC基板1の裏面1bに対してオーミック接合されたオーミック電極となっている。ドレイン電極11は、Ni、Co(コバルト)、Nb(ニオブ)のように金属シリサイドを形成する第1金属材料と、Mo、Ti(チタン)、Nb、W(タングステン)、Ta(タンタル)のように金属カーバイドを形成する第2金属材料とを用いて構成されている。なお、ここでは、第1金属材料としてNi、第2金属材料としてMoを用いた場合を例に挙げて説明する。

0022

オーミック電極を構成するドレイン電極11の接触部を拡大すると、図2Aおよび図2Bに示す状態になっている。また、この図を模式的に示すと、図3のような状態になっている。

0023

図2A図2Bおよび図3に示すように、本実施形態では、ドレイン電極11は、NiがSiと結合したNiシリサイド11aとMoがCと結合したMoカーバイド11bとを含んだ構成とされている。

0024

Moカーバイド11bは、Moカーバイドにて構成され、結晶性を有したブロック状のもので構成されており、ドレイン電極11のうちSiCとの界面近傍点在している。より詳しくは、図3に示すように、n+型SiC基板1の裏面にはブロック状のMoカーバイド11bが点在させられている。ここでいうブロック状とは、一纏まりになっている状態を意味しており、大きさおよび形状については任意である。Moカーバイド11bは、各ブロックの最大寸法が例えば3nm以上40nm以下のもので構成される。

0025

Niシリサイド11aは、Ni−Siが非晶質の状態で存在しており、ドレイン電極11のうち少なくともSiCとの界面に接するように形成されている。具体的には、Niシリサイド11aは、Moカーバイド11bの周囲を囲むように形成されており、かつ、Moカーバイド11bとSiCとの間に介在するように形成されている。つまり、Moカーバイド11bがn+型SiC基板1の裏面から離れた状態となっており、Moカーバイド11bとn+型SiC基板1の裏面との間の隙間にNiシリサイド11aが入り込んだ状態になっている。

0026

Moカーバイド11bとn+型SiC基板1の裏面との間に入り込んだNiシリサイド11aの厚さ、換言すればMoカーバイド11bとn+型SiC基板1との距離は、例えば1nm以上3nm以下となっている。なお、ここでいうNiシリサイド11aの厚みについては、Moカーバイド11bとn+型SiC基板1との間の距離が最短距離となる位置での厚みを示している。

0027

以上のような構造によって、本実施形態にかかる縦型の半導体素子を備えたSiC半導体装置が構成されている。

0028

次に、図1に示す縦型パワーMOSFETの製造方法について説明する。ただし、本実施形態にかかる縦型パワーMOSFETの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極11の形成方法について主に説明する。

0029

本実施形態にかかる縦型パワーMOSFETは、図4示す各製造工程を経て製造される。

0030

まず、図4(a)に示すように、例えば350μmの厚みで構成されたn+型SiC基板1を用意する。n+型SiC基板1は、例えばn型不純物をドープしたSiCインゴットスライスしたのち研磨することによって製造される。そして、図示しないが、n+型SiC基板1の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、n-型エピ層2をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、p-型ベース領域3a、3bやディープベース層30a、30bの形成工程、n+型ソース領域4a、4bの形成工程、表面チャネル層5の形成工程を行う。さらに、ゲート絶縁膜7の形成工程、ゲート電極8の形成工程、絶縁膜9の形成工程およびソース電極10の形成工程等を行うことで、デバイスとして縦型パワーMOSFETの各構成要素を形成する。

0031

図示しないが、研削研磨によってn+型SiC基板1の裏面1b側の一部を除去し、n+型SiC基板1を薄膜化する。そして、図4(b)〜(d)に示す工程を行うことで、薄膜化後のn+型SiC基板1の裏面1b上にドレイン電極11を形成する工程を行う。

0032

具体的には、図4(b)に示す工程として、薄膜化後のn+型SiC基板1の裏面1bに対して金属薄膜110を形成する。例えば、n+型SiC基板1の裏面1b上にMoなどの第2金属材料110bとNiなどの第1金属材料110aを順番に形成することにより、n+型SiC基板1の裏面1b上に金属薄膜110を形成する。第1金属材料110aとしてNiを用い、第2金属材料110bとしてMoを用いる場合には、例えば、Niの膜厚を100nm、Moの膜厚を70nmとしている。これら第1金属材料110aや第2金属材料110bについては、例えば蒸着スパッタリングによって形成している。

0033

次に、図4(c)に示す工程として、金属薄膜110にレーザ光50を照射することによりレーザアニールを行う。例えば、LD励起固体レーザなどの固体レーザを用いて、スキャニングしながらX−Y平面上において金属薄膜110が形成されたn+型SiC基板1を走査し、レーザ光50をn+型SiC基板1の裏面1b側に照射する。例えば、チップ単位レーザ光照射を行うという局所的なレーザアニールを行っている。このように、レーザアニールのような局所的なアニールとすることで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極11をオーミック接合させることが可能となる。このため、n+型SiC基板1の表面1a側に形成されたデバイスへの影響を抑制することが可能となる。

0034

このとき、例えば基本波長が1064nmの固体レーザを用い、波長変換アダプタにて3倍波となる355nmもしくは4倍波となる266nmの波長に変換したものをレーザ光50として用いている。これらの波長とすることで、レーザ光50がSiCを透過しないようにできる。また、レーザ光50のエネルギー密度を1.4J/cm2以上、例えば1.4〜2.0J/cm2としている。

0035

これにより、第1金属材料110aを構成する金属元素とn+型SiC基板1に含まれるSiとをシリサイド化反応させて、金属シリサイドを生成することができる。また、第2金属材料110bを構成する金属元素とn+型SiC基板1に含まれるCとが反応し、金属カーバイドが生成される。本実施形態のように、第1金属材料110aをNiで構成し、第2金属材料110bをMoで構成する場合、図2および図3に示すように、金属シリサイドとしてNiシリサイド11aが生成され、金属カーバイドとしてMoカーバイド11bが生成される。このように、第1金属材料110aのみでなく、第2金属材料110bを用いることで、金属カーバイドが生成されるようにできるため、第2金属材料110bを用いない場合のようにグラファイトが析出することを抑制できる。したがって、グラファイトが析出したときに生じるコンタクト抵抗の増加を抑制することが可能となる。

0036

このようにして、図4(d)に示すようなドレイン電極11が形成されるが、ドレイン電極11を形成する際のレーザアニール時に、レーザ光50のエネルギー密度を1.4J/cm2以上に設定している。このため、図2および図3に示したように、Moカーバイド11bをブロック状のものにできると共に、Niシリサイド11aにてMoカーバイド11bの周囲を囲み、Moカーバイド11bとSiCとの間にNiシリサイド11aが入り込むような構造にできる。これについて、実験結果を参照して説明する。

0037

本発明者らは、金属シリサイドを生成する金属材料と金属カーバイドを生成する金属材料を用い、固体レーザによるレーザアニールにおいて、レーザ光50のエネルギー密度を変化させて、ドレイン電極11のコンタクト抵抗について調べた。ここではレーザ光50のエネルギー密度を0.4〜2.0J/cm2の間において変化させて実験を行った。その結果、本発明者らはエネルギー密度に応じてドレイン電極11のコンタクト抵抗が変化することを見出した。

0038

図5は、実験を行った試料ごとの結果をプロットした図である。この図に示されるように、エネルギー密度に応じてドレイン電極11のコンタクト抵抗が変化していることが判る。具体的には、レーザ光50のエネルギー密度を0.4J/cm2としたときには、コンタクト抵抗が0.1Ω・cm2より大きな値となっており、エネルギー密度が1.0J/cm2程度までは0.05Ω・cm2程度と比較的大きな値となっていた。これに対して、エネルギー密度が1.4〜1.6J/cm2範囲では、コンタクト抵抗が0.0001Ω・cm2以下まで低減されていた。さらにエネルギー密度が高くなると、コンタクト抵抗が若干上昇するものの、ほぼ0.0001Ω・cm2程度となっていて、コンタクト抵抗が低くなっていることが判る。

0039

さらに、このような結果が得られる原因について調べるために、本発明者らは、ドレイン電極11のうちSiCとの接触部の構造について調べた。上記した図2および図3は、レーザ光50のエネルギー密度を1.6J/cm2としたときの様子を示している。また、図6A図6Bおよび図7は、レーザ光50のエネルギー密度を1.0J/cm2としたときの様子を示している。

0040

図2および図3に示すように、レーザ光50のエネルギー密度を1.4J/cm2以上としたときには、ブロック状のMoカーバイド11bがn+型SiC基板1の裏面1bから離れた状態となっていた。そして、Moカーバイド11bとn+型SiC基板1の裏面1bとの間の隙間にNiシリサイド11aが入り込んだ状態になっていた。これに対して、図6A図6Bおよび図7に示すように、レーザ光50のエネルギー密度を1.0J/cm2以下としたときには、Moカーバイド11bがn+型SiC基板1の裏面に密着した状態となっていた。このような構造上の相違が出るのは、レーザ光50のエネルギー密度によってNiのマイグレーションに差が出るためと考えられる。レーザ光50のエネルギー密度を1.4J/cm2以上にすると、マイグレーションによってNiがMoカーバイド11bとn+型SiC基板1の裏面1bとの間に回り込み、この間にもシリサイド11aが生成される。このため、図2および図3のような構造が実現されると推測される。

0041

また、より詳細にドレイン電極11のうちSiCとの接触部の様子を調べるために、オージェ電子分光法AES: Auger Electron Spectroscopy)により、レーザ光50のエネルギー密度が0.7〜2.0J/cm2とした場合について元素分析を行った。具体的には、ドレイン電極11のうちMoカーバイド11bが形成されている位置を通る断面において、元素分析を行った。その結果、図8A図8Fに示す結果が得られた。

0042

図8A図8Fにおいて、Si、Cの強度が高くなっている部分がn+型SiC基板1、Ni、Moの強度が高くなっている部分がドレイン電極11を示している。図8Aおよび図8Bに示されるように、レーザ光50のエネルギー密度を0.7、1.0J/cm2としたときには、ドレイン電極11のうちn+型SiC基板1との境界位置の部分はMoで占められており、Niは殆ど存在していない状態になっている。この結果からも、レーザ光50のエネルギー密度を1.0J/cm2以下としたときには、Moカーバイド11bがSiC基板1の裏面に密着した状態となっていることが判る。

0043

これに対して、図8C図8Fに示されるように、レーザ光50のエネルギー密度が1.4〜2.0J/cm2としたときには、図中矢印で示したように、ドレイン電極11のうちn+型SiC基板1との境界位置の部分にNiが存在していることが確認できる。この結果からも、レーザ光50のエネルギー密度を1.4J/cm2以上としたときには、Moカーバイド11bとn+型SiC基板1の裏面との間の隙間にNiシリサイド11aが入り込んだ状態になっていることが判る。

0044

このように、ドレイン電極11のうちn+型SiC基板1との接触部において、Niシリサイド11aがMoカーバイド11bとSiCとの間に入り込んだ構造になっている。このため、Niシリサイド11aとSiCとの接触面積が増え、電流経路を拡張することが可能となって、上記のようにコンタクト抵抗を低減することが可能になったと考えられる。そして、このような構造をレーザ光50のエネルギー密度を1.4J/cm2以上としたレーザアニールによって実現している。したがって、局所的な加熱を行うことでデバイスへのダメージを抑制しつつ、よりコンタクト抵抗の低減を図ることが可能となる。

0045

この後の工程については図示しないが、ブレードダイシング等によってデバイス形成を行ったn+型SiC基板1をチップ単位に分割する。これにより、本実施形態にかかる図1に示した縦型パワーMOSFETを備えたSiC半導体装置が完成する。

0046

以上説明したように、本実施形態では、オーミック電極となるドレイン電極11のうちn+型SiC基板1の裏面1bとの接触部をNiシリサイド11aとMoカーバイド11bとによって構成している。そして、Moカーバイド11bがn+型SiC基板1の裏面1bから離れ、Niシリサイド11aがMoカーバイド11bとn+型SiC基板1の裏面1bとの間に介在する構造となるようにしている。

0047

このように、Niシリサイド11aを生成した構造において、Moカーバイド11bが生成されるようにしてグラファイトの析出を抑制できる構造とすることで、コンタクト抵抗の低減を図ることが可能となる。また、Moカーバイド11bが結晶性を有するブロック状となるようにしつつ、Moカーバイド11bとn+型SiC基板1の裏面1bとの間の隙間にNiシリサイド11aが入り込む構造としている。このため、Niシリサイド11aとSiCとの接触面積が増え、電流経路を拡張することが可能となって、さらにコンタクト抵抗を低減することが可能となる。よって、より良好なオーミック特性が得られる。

0048

(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

0049

例えば、第1実施形態では、SiC基板の表面側に各構成要素が形成されるデバイスの裏面側のオーミック電極を例に挙げて説明した。しかしながら、上記第1実施形態で説明した構造についてはSiC基板の表面側に各構成要素が形成される裏面側にのみ適用できるのではなく、SiCに対してオーミック電極を形成する構造であれば、どのような部位についても適用できる。例えば、SiC基板の表面側にオーミック電極を形成する場合についても適用可能である。その場合においても、デバイスの各構成要素を形成してからオーミック電極を形成する構成とする場合には、レーザアニールを用いるようにすることで、局所的な加熱が可能となって、デバイスへの影響を抑制することが可能となる。

0050

また、第1実施形態では、金属カーバイドとSiCとの間の隙間に金属シリサイドが入り込む構造を実現する製造工程の一例として、レーザアニールを例に挙げた。レーザアニールは局所的な加熱が行えて、デバイスへの影響を抑制できるという効果がある点で有効であるが、レーザアニールによらずに他の方法、例えばランプアニールなどによって上記構造を実現しても、上記第1実施形態と同様の効果を得ることができる。また、レーザアニールの一例として固体レーザを用いることについて説明したが、固体レーザに限ることはなく、例えばエキシマレーザなどを用いることもできる。エキシマレーザを用いる場合には、例えば248nm、308nmの波長のものを用いつつ、エネルギー密度を1.4J/cm2以上に設定すると好ましい。

0051

また、上記第1実施形態では、半導体素子として縦型パワーMOSFETを備えたSiC半導体装置を例に挙げて説明したが、これも単なる一例であり、ダイオードやIGBTなどの他の半導体素子を備えるようにしても良い。すなわち、SiCにて構成される半導体基板に対して形成される半導体素子に対してオーミック電極が備えられるようなSiC半導体装置であれば、どのようなものであっても良い。

0052

また、上記したように、第1金属材料110aとしては、Ni、Co、Nbのように金属シリサイドを形成するもの、第2金属材料110bとしては、Mo、Ti、Nb、W、Taのように金属カーバイドを形成するものを用いることができる。これらの金属の中で、第1金属材料と第2金属材料のいずれにも用いることができる材料については、材料の組み合わせにより、金属シリサイドを形成したり金属カーバイドを形成したりする。例えば、Ti、Nbについては、Niと組み合わされると第2金属材料としての役割を果たして金属カーバイドを構成するが、W、Taなどと組み合わせると第1金属材料としての役割を果たして金属シリサイドを構成する。

0053

1 n+型SiC基板
1b 裏面
10ソース電極
11ドレイン電極
11aNiシリサイド
11b Moカーバイド
50レーザ光
110金属薄膜
110a 第1金属材料
110b 第2金属材料

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 半導体装置、半導体製造方法」が 公開されました。( 2020/04/09)

    【課題】本発明が解決しようとする課題は、高周波利得の劣化を防止し、高出力な半導体装置を実現することである。【解決手段】 半導体基板上に設けられた半導体積層構造と、前記半導体積層構造上に設けられ、庇部... 詳細

  • ソニーセミコンダクタソリューションズ株式会社の「 半導体装置及び半導体装置の製造方法」が 公開されました。( 2020/04/09)

    【課題】電界効果トランジスタのオン抵抗をさらに低減させる。【解決手段】半導体基板と、前記半導体基板の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ、不純物イオンを含むゲート電極層と、前記... 詳細

  • トヨタ自動車株式会社の「 半導体装置の製造方法」が 公開されました。( 2020/04/09)

    【課題】 チャネル抵抗が低い半導体装置を製造する。【解決手段】 半導体装置の製造方法であって、n型のドリフト領域と前記ドリフト領域上に配置されたp型のボディ領域を有する半導体基板の表面に前記ボディ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ