図面 (/)

技術 半導体装置の製造方法及び半導体装置

出願人 豊田合成株式会社
発明者 田中成明岡徹
出願日 2016年3月24日 (4年8ヶ月経過) 出願番号 2016-059904
公開日 2017年9月28日 (3年1ヶ月経過) 公開番号 2017-174990
状態 特許登録済
技術分野 アニール 半導体の電極 縦型MOSトランジスタ
主要キーワード ケイ素濃度 n型半導体 ボディ電極 アクセプタ元素 導通経路 絶縁構造 軸方向側 ドナー元素
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年9月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

半導体装置の耐圧が向上する技術を提供する。

解決手段

半導体装置の製造方法は、n型不純物を含み、転位密度が1.0×107cm−2以下であるn型半導体層の上に、p型不純物を含み、転位密度が1.0×107cm−2以下であるp型半導体層を形成する工程と、前記p型半導体層にn型不純物をイオン注入し、前記イオン注入したn型不純物を活性化させるための熱処理を行うことによって、前記p型半導体層の少なくとも一部にn型半導体領域を形成するn型半導体領域形成工程と、前記p型半導体層を貫通して、前記n型半導体層に至るまで落ち込んだトレンチを形成する工程と、を備え、前記n型半導体領域形成工程において、前記n型半導体領域の下方に位置する前記n型半導体層の少なくとも一部に、前記p型半導体層に含まれるp型不純物が拡散するp型不純物拡散領域が形成される。

概要

背景

従来から、トレンチ型絶縁構造を有する半導体装置が知られている(例えば、特許文献1)。特許文献1から2において、トレンチ底面の外周付近電界が集中することにより半導体装置の耐圧が低下することを抑制するため、トレンチ底面の外周近傍p型半導体領域をイオン注入によって設ける方法が知られている。

概要

半導体装置の耐圧が向上する技術を提供する。半導体装置の製造方法は、n型不純物を含み、転位密度が1.0×107cm−2以下であるn型半導体層の上に、p型不純物を含み、転位密度が1.0×107cm−2以下であるp型半導体層を形成する工程と、前記p型半導体層にn型不純物をイオン注入し、前記イオン注入したn型不純物を活性化させるための熱処理を行うことによって、前記p型半導体層の少なくとも一部にn型半導体領域を形成するn型半導体領域形成工程と、前記p型半導体層を貫通して、前記n型半導体層に至るまで落ち込んだトレンチを形成する工程と、を備え、前記n型半導体領域形成工程において、前記n型半導体領域の下方に位置する前記n型半導体層の少なくとも一部に、前記p型半導体層に含まれるp型不純物が拡散するp型不純物拡散領域が形成される。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体装置の製造方法であって、n型不純物を含み、転位密度が1.0×107cm−2以下であるn型半導体層の上に、p型不純物を含み、転位密度が1.0×107cm−2以下であるp型半導体層を形成する工程と、前記p型半導体層にn型不純物をイオン注入し、前記イオン注入したn型不純物を活性化させるための熱処理を行うことによって、前記p型半導体層の少なくとも一部にn型半導体領域を形成するn型半導体領域形成工程と、前記p型半導体層を貫通して、前記n型半導体層に至るまで落ち込んだトレンチを形成する工程と、を備え、前記n型半導体領域形成工程において、前記n型半導体領域の下方に位置する前記n型半導体層の少なくとも一部に、前記p型半導体層に含まれるp型不純物が拡散するp型不純物拡散領域が形成される、半導体装置の製造方法。

請求項2

請求項1に記載の半導体装置の製造方法であって、前記n型半導体領域形成工程後において、前記n型半導体層の平均p型不純物濃度が6.0×1014cm−3から8.0×1014cm−3である、半導体装置の製造方法。

請求項3

請求項1又は請求項2に記載の半導体装置の製造方法であって、さらに、基板の上に、前記n型半導体層を形成する工程を備え、前記基板は、主に窒化物半導体により形成されている、半導体装置の製造方法。

請求項4

請求項1から請求項3のいずれか1項に記載の半導体装置の製造方法であって、前記n型半導体層及び前記p型半導体層は、主に、窒化物半導体により形成されている、半導体装置の製造方法。

請求項5

請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法であって、前記p型不純物は、ベリリウムマグネシウム炭素亜鉛からなる群より選ばれる少なくとも一つを含む、半導体装置の製造方法。

請求項6

請求項1から請求項5のいずれか1項に記載の半導体装置の製造方法であって、前記n型不純物は、酸素ケイ素ゲルマニウムからなる群より選ばれる少なくとも一つを含む、半導体装置の製造方法。

請求項7

請求項1から請求項6のいずれか1項に記載の半導体装置の製造方法であって、前記熱処理の温度は、1000℃以上1400℃以下である、半導体装置の製造方法。

請求項8

請求項1から請求項7のいずれか1項に記載の半導体装置の製造方法であって、前記熱処理の温度は、1050℃以上1250℃以下である、半導体装置の製造方法。

請求項9

請求項1から請求項8のいずれか1項に記載の半導体装置の製造方法であって、前記熱処理の時間は、1分以上10分以下である、半導体装置の製造方法。

請求項10

請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法であって、前記熱処理の温度は、1分以上5分以下である、半導体装置の製造方法。

請求項11

請求項1から請求項10のいずれか1項に記載の半導体装置の製造方法であって、前記イオン注入によって、前記p型半導体層の前記イオン注入された面から深さが0.1μmまでの平均n型不純物濃度が1.0×1018cm−3以上となる、半導体装置の製造方法。

請求項12

請求項1から請求項11のいずれか1項に記載の半導体装置の製造方法であって、前記p型半導体層に含まれる平均p型不純物濃度は、5.0×1017cm−3以上5.0×1018cm−3以下である、半導体装置の製造方法。

請求項13

請求項1から請求項12のいずれか1項に記載の半導体装置の製造方法であって、前記p型半導体層の厚さは、0.5μm以上2.0μm以下である、半導体装置の製造方法。

請求項14

請求項1から請求項13のいずれか1項に記載の半導体装置の製造方法であって、前記p型不純物拡散領域における平均n型不純物濃度Ndと平均p型不純物濃度Naとの比(Nd/Na)が20以下である、半導体装置の製造方法。

請求項15

請求項1から請求項14のいずれか1項に記載の半導体装置の製造方法であって、前記p型不純物拡散領域における平均n型不純物濃度Ndと平均p型不純物濃度Naとの比(Nd/Na)が1.6以上13以下である、半導体装置の製造方法。

請求項16

請求項3に記載の半導体装置の製造方法であって、前記基板は、転位密度が5.0×106cm−2以下の窒化物半導体から主に形成されている、半導体装置の製造方法。

請求項17

請求項1から請求項16のいずれか1項に記載の半導体装置の製造方法であって、さらに、前記トレンチの内側に絶縁膜を形成する工程を備える、半導体装置の製造方法。

請求項18

請求項17に記載の半導体装置の製造方法であって、さらに、前記絶縁膜の上にゲート電極を形成する工程を備える、半導体装置の製造方法。

請求項19

請求項3に記載の半導体装置の製造方法であって、さらに、前記基板と接するドレイン電極を形成する工程を備える、半導体装置の製造方法。

請求項20

請求項1から請求項19のいずれか1項に記載の半導体装置の製造方法であって、さらに、前記n型半導体領域と接するソース電極を形成する工程を備える、半導体装置の製造方法。

請求項21

請求項1から請求項20のいずれか1項に記載の半導体装置の製造方法であって、さらに、前記p型半導体層と接するボディ電極を形成する工程を備える、半導体装置の製造方法。

請求項22

請求項1から請求項21のいずれか1項に記載の半導体装置の製造方法により製造された半導体装置。

技術分野

0001

本発明は、半導体装置の製造方法及び半導体装置に関する。

背景技術

0002

従来から、トレンチ型絶縁構造を有する半導体装置が知られている(例えば、特許文献1)。特許文献1から2において、トレンチ底面の外周付近電界が集中することにより半導体装置の耐圧が低下することを抑制するため、トレンチ底面の外周近傍p型半導体領域をイオン注入によって設ける方法が知られている。

先行技術

0003

特開平6−224437号公報
特開2001−267570号公報
特開2009−38200号公報
特開2009−177110号公報

発明が解決しようとする課題

0004

しかし、例えば、窒化ガリウム(GaN)系半導体では、イオン注入によりp型半導体領域を形成することは困難であった。このため、半導体装置の耐圧の低下を抑制するその他の技術が望まれていた。

課題を解決するための手段

0005

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。

0006

(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、n型不純物を含み、転位密度が1.0×107cm−2以下であるn型半導体層の上に、p型不純物を含み、転位密度が1.0×107cm−2以下であるp型半導体層を形成する工程と、前記p型半導体層にn型不純物をイオン注入し、前記イオン注入したn型不純物を活性化させるための熱処理を行うことによって、前記p型半導体層の少なくとも一部にn型半導体領域を形成するn型半導体領域形成工程と、前記p型半導体層を貫通して、前記n型半導体層に至るまで落ち込んだトレンチを形成する工程と、を備え、前記n型半導体領域形成工程において、前記n型半導体領域の下方に位置する前記n型半導体層の少なくとも一部に、前記p型半導体層に含まれるp型不純物が拡散するp型不純物拡散領域が形成される。この形態の半導体装置の製造方法によれば、n型半導体領域形成工程において、n型半導体層の少なくとも一部にp型不純物拡散領域が形成されるため、トレンチ底面の外周付近に電界が集中することを緩和でき、半導体装置の耐圧を向上できる。

0007

(2)上述の製造方法において、前記n型半導体領域形成工程後において、前記n型半導体層の平均p型不純物濃度が6.0×1014cm−3から8.0×1014cm−3であってもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧をより向上できる。

0008

(3)上述の製造方法において、さらに、基板の上に、前記n型半導体層を形成する工程を備え、前記基板は、主に窒化物半導体により形成されていてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0009

(4)上述の製造方法において、前記n型半導体層及び前記p型半導体層は、主に、窒化物半導体により形成されていてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0010

(5)上述の製造方法において、前記p型不純物は、ベリリウムマグネシウム炭素亜鉛からなる群より選ばれる少なくとも一つを含んでもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0011

(6)上述の製造方法において、前記n型不純物は、酸素ケイ素ゲルマニウムからなる群より選ばれる少なくとも一つを含んでもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0012

(7)上述の製造方法において、前記熱処理の温度は、1000℃以上1400℃以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0013

(8)上述の製造方法において、前記熱処理の温度は、1050℃以上1250℃以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0014

(9)上述の製造方法において、前記熱処理の時間は、1分以上10分以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0015

(10)上述の製造方法において、前記熱処理の温度は、1分以上5分以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0016

(11)上述の製造方法において、前記イオン注入によって、前記p型半導体層の前記イオン注入された面から深さが0.1μmまでの平均n型不純物濃度が1.0×1018cm−3以上となってもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0017

(12)上述の製造方法において、前記p型半導体層に含まれる平均p型不純物濃度は、5.0×1017cm−3以上5.0×1018cm−3以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0018

(13)上述の製造方法において、前記p型半導体層の厚さは、0.5μm以上2.0μm以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0019

(14)上述の製造方法において、前記p型不純物拡散領域における平均n型不純物濃度Ndと平均p型不純物濃度Naとの比(Nd/Na)を20以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0020

(15)上述の製造方法において、前記p型不純物拡散領域における平均n型不純物濃度Ndと平均p型不純物濃度Naとの比(Nd/Na)を1.6以上13以下としてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0021

(16)上述の製造方法において、前記基板は、転位密度が5.0×106cm−2以下の窒化物半導体から主に形成されていてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0022

(17)上述の製造方法において、さらに、前記トレンチの内側に絶縁膜を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0023

(18)上述の製造方法において、さらに、前記絶縁膜の上にゲート電極を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0024

(19)上述の製造方法において、さらに、前記基板と接するドレイン電極を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0025

(20)上述の製造方法において、さらに、前記n型半導体領域と接するソース電極を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0026

(21)上述の製造方法において、さらに、前記p型半導体層と接するボディ電極を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の耐圧を向上できる。

0027

本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置の製造方法により製造された半導体装置や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。

発明の効果

0028

本発明の半導体装置の製造方法によれば、n型半導体領域形成工程において、n型半導体層の少なくとも一部にp型不純物拡散領域が形成されるため、トレンチ底面の外周付近に電界が集中することを緩和でき、半導体装置の耐圧を向上できる。

図面の簡単な説明

0029

第1実施形態における半導体装置の構成を模式的に示す断面図。
第1実施形態における半導体装置の製造方法を示す工程図。
結晶成長後の基板の状態を模式的に示す断面図。
膜が形成された状態を模式的に示す断面図。
マスクが形成された状態を模式的に示す断面図。
イオン注入がp型半導体層に行われた状態を模式的に示す断面図。
キャップ膜が形成された状態を模式的に示す断面図。
活性化アニールが完了した状態を模式的に示す断面図。
評価試験の結果を示す図。
評価試験の結果を示す図。
評価試験の結果を示す図。
評価試験の結果を示す図。
評価試験の結果を示す図。
評価試験の結果を示す図。

実施例

0030

A.第1実施形態
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。

0031

図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。

0032

半導体装置100は、基板110と、n型半導体層112と、p型半導体層114と、n型半導体領域116と、を備える。半導体装置100は、さらに、絶縁膜130と、ソース電極141と、ボディ電極144と、ゲート電極142と、ドレイン電極143とを備え、また、トレンチ122とリセス128を有する。

0033

半導体装置100の基板110は、X軸およびY軸に沿って広がる板状の半導体である。基板110は、転位密度が5.0×106cm−2以下の窒化物半導体から主に形成されていることが好ましい。本実施形態では、基板110は、転位密度が1.0×106cm−2以下の窒化ガリウム(GaN)から主に形成されている。基板110の転位密度は、1.0cm−2以上が好ましく、1.0×102cm−2以上がより好ましく、1.0×104cm−2以上がさらに好ましい。本明細書の説明において、「X(例えば、窒化ガリウム(GaN))から主に形成されている」とは、モル分率においてX(例えば、窒化ガリウム(GaN))を90%以上含有することを意味する。本実施形態では、基板110は、ケイ素(Si)をドナー元素として含有するn型半導体である。本実施形態では、基板110に含まれるケイ素(Si)濃度の平均値は、約1×1018cm−3である。

0034

半導体装置100のn型半導体層112は、基板110の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体層である。n型半導体層112は、窒化物半導体から主に形成されており、本実施形態では、窒化ガリウム(GaN)から主に形成されている。n型半導体層112の転位密度は、1.0×107cm−2以下であり、5.0×106cm−2以下が好ましく、本実施形態では、1.0×106cm−2以下である。n型半導体層112の転位密度は、1.0cm−2以上が好ましく、1.0×102cm−2以上がより好ましく、1.0×104cm−2以上がさらに好ましい。本実施形態では、n型半導体層112は、ケイ素(Si)をドナー元素として含有するn型半導体である。本実施形態では、n型半導体層112に含まれるケイ素(Si)濃度の平均値は、約1×1016cm−3である。本実施形態では、n型半導体層112は、有機金属気相成長法MOCVD:Metal Organic Chemical Vapor Deposition)によって基板110の上に形成された層である。本実施形態では、n型半導体層112の厚さ(Z軸方向の長さ)は、約10μm(マイクロメートル)である。

0035

半導体装置100のp型不純物拡散領域113は、n型半導体層112の+Z軸方向側の少なくとも一部の領域であり、p型不純物を含む領域である。p型不純物拡散領域113は、n型半導体領域116の下方(−Z軸方向側)に位置し、後述するn型半導体領域形成工程において形成された領域である。ここで、「下方」とは、n型半導体層112とp型半導体層114との積層方向(Z軸方向)において、p型半導体層114よりもn型半導体層112側に位置することを示す。p型不純物拡散領域113は、X軸およびY軸に沿って広がる半導体領域である。本実施形態では、p型不純物拡散領域113は、ケイ素(Si)を含有するとともに、マグネシウム(Mg)についても含有する。p型不純物拡散領域113における平均p型不純物濃度は、半導体装置100の耐圧をより向上させる観点から、3.0×1014cm−3以上が好ましい。また、半導体装置100の耐圧をより向上させる観点から、p型不純物拡散領域113における平均n型不純物濃度Ndと平均p型不純物濃度Naとの比(Nd/Na)は、20以下であることが好ましく、また、1.6以上13以下であることがより好ましい。

0036

半導体装置100のp型半導体層114は、n型半導体層112の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体層である。p型半導体層114は、窒化物半導体から主に形成されており、本実施形態では、窒化ガリウム(GaN)から主に形成されている。p型半導体層114の転位密度は、1.0×107cm−2以下であり、5.0×106cm−2以下が好ましく、本実施形態では、1.0×106cm−2以下である。p型半導体層114の転位密度は、1.0cm−2以上が好ましく、1.0×102cm−2以上がより好ましく、1.0×104cm−2以上がさらに好ましい。

0037

本実施形態では、p型半導体層114は、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体の層である。p型半導体層114に含まれるマグネシウム(Mg)濃度の平均値は、5.0×1017cm−3以上5.0×1018cm−3以下であることが好ましく、本実施形態では、1.0×1018cm−3である。本実施形態では、p型半導体層114は、MOCVDによってn型半導体層112の上に形成された層である。p型半導体層114の厚さ(Z軸方向の長さ)は、半導体装置100がトランジスタとしてより適切に動作する観点から0.5μm以上が好ましく、半導体装置100のオン抵抗を抑える観点から2.0μm以下が好ましく、本実施形態では、約1μmである。

0038

半導体装置100のn型半導体領域116は、p型半導体層114の+Z軸方向側に位置し、X軸およびY軸に沿って広がる半導体領域である。本実施形態において、n型半導体領域116は、窒化ガリウム(GaN)から主に形成されている。本実施形態では、n型半導体領域116は、ケイ素(Si)をドナー元素として含有するn型半導体である。本実施形態では、n型半導体領域116は、p型半導体層114の+Z軸方向側の一部に対してケイ素(Si)のイオン注入が行われたことにより形成された領域である。

0039

半導体装置100のトレンチ122は、n型半導体層112、p型半導体層114、及びn型半導体領域116に形成され、n型半導体層112の厚さ方向(−Z軸方向)に落ち込んだ溝部である。トレンチ122は、n型半導体領域116の+Z軸方向側からp型半導体層114及びn型半導体領域116を貫通し、n型半導体層112に至る。本実施形態では、トレンチ122は、n型半導体層112、p型半導体層114、及びn型半導体領域116に対するドライエッチングによって形成される。

0040

半導体装置100のリセス128は、p型半導体層114及びn型半導体領域116に形成され、p型半導体層114の厚さ方向(−Z軸方向)に落ち込んだ溝部である。リセス128は、p型半導体層114の+Z軸方向側からp型半導体層114を貫通し、n型半導体層112に至る。リセス128は、基板110上に形成された他の素子から半導体装置100を分離するために用いる。本実施形態では、リセス128は、n型半導体領域116より−X軸方向側に位置する。本実施形態では、リセス128は、p型半導体層114及びn型半導体領域116に対するドライエッチングによって形成される。

0041

半導体装置100の絶縁膜130は、電気絶縁性を有する膜である。絶縁膜130は、トレンチ122の内側から外側にわたって形成されている。本実施形態では、絶縁膜130は、トレンチ122の内側に加え、p型半導体層114およびn型半導体領域116における+Z軸方向側の面、並びに、リセス128の内側にわたって形成されている。本実施形態では、絶縁膜130は、二酸化ケイ素(SiO2)から主に形成されている。本実施形態では、絶縁膜130は、原子層堆積法(ALD:Atomic Layer Deposition)によって形成された膜である。

0042

絶縁膜130は、コンタクトホール121と、コンタクトホール124とを有する。コンタクトホール121は、絶縁膜130を貫通してn型半導体領域116に至る貫通孔である。コンタクトホール124は、絶縁膜130を貫通してp型半導体層114に至る貫通孔である。本実施形態では、コンタクトホール121,124は、絶縁膜130に対するウェットエッチングによって形成される。

0043

半導体装置100のソース電極141は、コンタクトホール121に形成された電極である。ソース電極141は、n型半導体領域116とオーミック接触する。ここで、オーミック接触とは、ショットキー接触ではなく、コンタクト抵抗が比較的低い接触を意味する。本実施形態では、ソース電極141は、チタン(Ti)から形成されている層にアルミニウム(Al)から形成されている層を積層した後にアニール処理(熱処理)した電極である。

0044

半導体装置100のゲート電極142は、絶縁膜130を介してトレンチ122に形成された電極である。本実施形態では、ゲート電極142は、アルミニウム(Al)から主に形成されている。ゲート電極142に電圧印加された場合、p型半導体層114に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極141とドレイン電極143との間に導通経路が形成される。

0045

半導体装置100のドレイン電極143は、基板110の−Z軸方向側の面に形成された電極である。ドレイン電極143は、基板110とオーミック接触する。本実施形態では、ドレイン電極143は、チタン(Ti)から形成されている層にアルミニウム(Al)から形成されている層を積層した後にアニール処理(熱処理)した電極である。

0046

半導体装置100のボディ電極144は、コンタクトホール124に形成された電極である。ボディ電極144は、p型半導体層114とオーミック接触する。本実施形態では、ボディ電極144は、パラジウム(Pd)から主に形成されている。

0047

A−2.半導体装置の製造方法
図2は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、基板110を用意する。基板110は、窒化物半導体により形成されている。本実施形態では、基板110は、窒化ガリウム(GaN)から主に形成されており、ケイ素(Si)をドナー元素として含有するn型半導体である。

0048

次に、製造者は、基板110の上にn型半導体層112を形成し(工程P105)、その後、n型半導体層112の上に、p型半導体層114を形成する(工程P110)。本実施形態では、製造者は、n型半導体層112及びp型半導体層114を、結晶成長によってMOCVDを用いて形成する。

0049

図3は、結晶成長後の基板110の状態を模式的に示す断面図である。本実施形態では、n型半導体層112は、窒化ガリウム(GaN)から主に形成され、ケイ素(Si)をドナー元素として含有するn型半導体である。また、本実施形態では、p型半導体層114は、窒化ガリウム(GaN)から主に形成され、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。図3に示すとおり、基板110の上にn型半導体層112が形成され、n型半導体層112の上にp型半導体層114が形成されている。

0050

p型半導体層114を形成後(工程P110(図2参照))、製造者は、p型半導体層114の一部にn型半導体領域116を形成する(工程P120)。工程P120は、n型半導体領域形成工程とも呼ぶ。n型半導体領域形成工程(工程P120)は、イオン注入を行う工程(工程P125)と熱処理を行う工程(工程P130)とを備える。

0051

製造者は、p型半導体層114の上からn型不純物をイオン注入する(工程P125)。本実施形態では、製造者は、n型不純物としてケイ素(Si)をp型半導体層114の中にイオン注入する。具体的には、まず、製造者は、p型半導体層114の上に膜210を形成する。

0052

図4は、膜210が形成された状態を模式的に示す断面図である。膜210は、イオン注入にて注入される不純物のp型半導体層114における分布を調整するために用いる。つまり、膜210は、p型半導体層114に注入されるドナー元素をp型半導体層114の表面近傍に集めるために用いる。また、膜210は、イオン注入に伴うp型半導体層114における表面の損傷を防止する機能も有する。本実施形態において、膜210として、膜厚が30nmである二酸化ケイ素(SiO2)の膜を用いる。本実施形態では、製造者は、プラズマCVD化学気相成長:Chemical Vapor Deposition)によって膜210を形成する。次に、製造者は、膜210上の一部にマスク220を形成する。

0053

図5は、マスク220が形成された状態を模式的に示す断面図である。マスク220は、p型半導体層114のドナー元素を注入しない領域の上に形成される。本実施形態では、製造者は、フォトレジスト(Photoresist)によってマスク220を形成する。本実施形態では、マスク220の膜厚は、約2μmである。

0054

その後、製造者は、p型半導体層114の上からn型不純物をイオン注入する。本実施形態では、製造者は、p型半導体層114に対してケイ素(Si)をイオン注入する。本実施形態において、イオン注入時のトータルドーズ量を5×1014cm−2以上とする。また、本実施形態において、p型半導体層114の+Z軸方向側の表面から0.1μmまでの領域におけるケイ素濃度が1.0×1018cm−3以上となるように、イオン注入時の加速電圧を調整する。

0055

図6は、イオン注入がp型半導体層114に行われた状態を模式的に示す断面図である。イオン注入により、膜210のうちマスク220に覆われていない部分の下において、p型半導体層114にドナー元素が注入された領域としてイオン注入領域116Aが形成される。

0056

イオン注入領域116Aにおけるn型不純物濃度は、膜210の材質や膜厚、イオン注入の加速電圧やドーズ量を調整することにより所望の濃度に調整することができる。イオン注入によって、p型半導体層114のイオン注入された面(+Z軸方向側の面)から深さが0.1μmまでの平均n型不純物濃度が1.0×1018cm−3以上となることが好ましい。なお、イオン注入領域116Aは、注入されたn型不純物がドナー元素として機能するように活性化されていないため、n型の導電性を有していない。このため、イオン注入領域116Aは、抵抗が高い領域である。

0057

次に、製造者は、p型半導体層114及びイオン注入領域116Aの表面から膜210及びマスク220を除去する。本実施形態では、製造者は、ウェットエッチングによってマスク220及び膜210を除去する。以上により、イオン注入(工程P125(図2参照))が完了する。

0058

イオン注入(工程P125)を行った後、製造者は、n型半導体領域116におけるn型不純物を活性化させるための活性化アニール(熱処理)(工程P130)を行う。活性化アニールにおいて、製造者は、p型半導体層114及びイオン注入領域116Aを加熱することによって、n型の導電性を有するn型半導体領域116をp型半導体層114の上に形成する。まず、製造者は、p型半導体層114及びイオン注入領域116Aの上にキャップ膜240を形成する。

0059

図7は、キャップ膜240が形成された状態を模式的に示す断面図である。キャップ膜240は、加熱に伴うp型半導体層114及びイオン注入領域116Aにおける表面の損傷を防止する機能を有する。本実施形態では、製造者は、プラズマCVDによってキャップ膜240を形成する。また、本実施形態では、キャップ膜240は、窒化ケイ素(SiNX)から主に形成されており、膜厚は、約50nmである。

0060

次に、製造者は、p型半導体層114及びイオン注入領域116Aを加熱する。p型半導体層114及びイオン注入領域116Aを加熱する温度は、半導体装置100の耐圧をより向上させる観点から、1000℃以上1400℃以下が好ましく、1050℃以上1250℃以下であることがより好ましい。また、加熱時間は、半導体装置100の耐圧をより向上させる観点から、1分以上10分以下が好ましく、1分以上5分以下が好ましい。本実施形態では、製造者は、次の条件で熱処理を行う。
<熱処理の条件>
雰囲気ガス窒素
加熱温度:1150℃
加熱時間:4分

0061

熱処理の後、製造者は、p型半導体層114及びイオン注入領域116A(n型半導体領域116)の上からキャップ膜240を除去する。本実施形態では、製造者は、ウェットエッチングによってキャップ膜240を除去する。以上により、活性化アニール(工程P130(図2参照))が完了し、同時に、n型半導体領域形成工程(工程P120)が完了する。

0062

図8は、活性化アニール(工程P130)が完了した状態を模式的に示す断面図である。活性化アニール(工程P130(図2参照))により、イオン注入領域116Aがn型半導体領域116となる。また、イオン注入(工程P125)と熱処理(工程P130)とを経ることにより、つまり、n型半導体領域形成工程(工程P120)を経ることにより、n型半導体領域116の下方の領域であって、n型半導体層112の+Z軸方向側の領域に、p型不純物拡散領域113が形成される。p型不純物拡散領域113は、p型半導体層114に含まれるp型不純物がn型半導体層112に拡散することによって形成された領域である。p型不純物拡散領域113に含まれるp型不純物濃度は、イオン注入時の加速電圧やドーズ量、活性化アニールの加熱温度や加熱時間を調整することにより調整できる。特に、イオン注入時の加速電圧を高くすることにより、n型半導体領域116の厚み(Z軸方向の幅)を厚くすることができ、p型不純物拡散領域113に拡散するp型不純物濃度を高くすることができる。

0063

n型半導体領域形成工程(工程P120(図2参照))の後、製造者は、p型半導体領域114中のマグネシウム(Mg)を活性化させるための活性化アニール(熱処理)を行う(工程P135)。本実施形態では、窒素流量に対して酸素流量が5%となる雰囲気下において、700℃5分間の熱処理が行われる。なお、この熱処理条件は、特に、限られず、例えば、この熱処理として、酸素(O2)を含まない窒素雰囲気下において、900℃10分間行ってもよい。また、p型半導体領域114中のマグネシウム(Mg)を活性化させるための熱処理は、p型半導体層114を形成(工程P110)の後、かつ、n型半導体領域形成工程(工程P120)の前に行ってもよい。

0064

活性化アニール(工程P135)を行った後、製造者は、ドライエッチングによってトレンチ122及びリセス128を形成する(工程P140)。つまり、製造者は、p型半導体層114を貫通してn型半導体層112に至るまで落ち込んだトレンチ122及びリセス128を形成する。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ122及びリセス128を形成する。

0065

トレンチ122及びリセス128を形成した後(工程P140)、製造者は、トレンチ122の内側に絶縁膜130を形成する(工程P150)。本実施形態では、製造者は、p型半導体層114及びn型半導体領域116の+Z軸方向側に露出した表面に対して、ALDによって絶縁膜130を成膜する。

0066

その後、製造者は、ソース電極141と、ボディ電極144と、ゲート電極142と、ドレイン電極143とを形成する(工程P160)。具体的には、製造者は、絶縁膜130にコンタクトホール121,124(図1参照)をウェットエッチングによって形成する。その後、製造者は、同一の工程において、コンタクトホール121内にn型半導体領域116と接するソース電極141を形成し、コンタクトホール124内にp型半導体層114と接するボディ電極144を形成する。ソース電極141およびボディ電極144を形成した後、製造者は、トレンチ122において絶縁膜130の上にゲート電極142を形成する。ゲート電極142を形成した後、製造者は、基板110と接するドレイン電極143を形成する。これらの工程を経て、半導体装置100が完成する。

0067

A−3.効果
第1実施形態の半導体装置100の製造方法によれば、n型半導体領域形成工程(工程P120)においてp型不純物拡散領域113が形成されるため、トレンチ122底面の外周付近に電界が集中することを緩和できる。この結果として、第1実施形態の半導体装置100の製造方法によれば、半導体装置の耐圧を向上できる。

0068

ここで、p型不純物拡散領域113の領域におけるマグネシウム濃度と、半導体装置100の耐圧の向上との関係について説明する。マグネシウム濃度が高くなるほど、トレンチ122底部における電界集中が緩和されるため、半導体装置100の耐圧は向上する。例えば、n型半導体層112のマグネシウム濃度が、(i)3.0×1014cm−3から8.0×1014cm−3となることにより、半導体装置100の耐圧は100V程度高くなり、(ii)3.0×1014cm−3から4.0×1015cm−3となることにより、半導体装置100の耐圧は200V程度高くなる。

0069

一方、p型不純物拡散領域113のケイ素濃度が1.0×1016cm−3である場合、p型不純物拡散領域113のマグネシウム濃度が4.0×1015cm−3以下であれば、n型半導体層112はn型として維持されることとなり、半導体装置100のオン抵抗はそれほど変動しない。しかし、この場合において、n型半導体層112のマグネシウム濃度が4.0×1015cm−3よりも大きくなると、p型不純物拡散領域113がn型ではなくp型となり、半導体装置100のオン抵抗が高くなる。

0070

本実施形態の半導体装置100の製造方法によれば、転位密度が1.0×107cm−2以下のn型半導体層112及びp型半導体層114が上述のn型半導体領域形成工程(工程P120)を経ることによって、n型半導体層112のp型不純物拡散領域113におけるマグネシウム濃度が好ましい範囲となる。このため、本実施形態の半導体装置100の製造方法によれば、半導体装置100のオン抵抗を低く維持したまま、半導体装置100の耐圧を向上できる。

0071

以下、転位密度が1.0×107cm−2以下であるn型半導体層112と、転位密度が1.0×107cm−2以下であるp型半導体層114との積層体が上述のn型半導体領域形成工程(工程P120)を経ることにより、p型不純物拡散領域が形成されることを裏付ける評価試験の結果を示す。

0072

B.評価試験
評価試験には、以下の試料を用いた。試料1から試料4は実施例であり、試料5から試料6は比較例である。具体的には、試験者は、まず、第1実施形態と同様の方法により、n型半導体層112の形成(工程P105)からイオン注入(P125)まで行った。そして、試験者は、試料1から試料4(実施例)においては、さらに熱処理(工程P130)を行った。なお、試験者は、熱処理(工程P130)を行わない試料5(比較例)についても用意した。試料1から試料5は窒化ガリウム(GaN)基板を用いた。

0073

また、試験者は、試料6(比較例)として、サファイア(Al2O3)基板に、n型半導体層112及びp型半導体層114を窒化ガリウム(GaN)から形成した後、イオン注入(P125)及び熱処理(工程P130)を行った試料を用意した。試料6のn型半導体層112及びp型半導体層114の転位密度は、いずれも1.0×109cm−2以下だった。以下に、試料1から試料6のイオン注入条件及び熱処理条件を示す。

0074

〈試料1のイオン注入条件〉
・1回目
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
加速電圧:100keV
ドーズ量:1×1015cm−2
<試料1の熱処理条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分

0075

〈試料2のイオン注入条件〉
加速電圧:50keV
ドーズ量:5×1014cm−2
<試料2の熱処理条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分

0076

〈試料3のイオン注入条件〉
・1回目
加速電圧:50keV
ドーズ量:5×1014cm−2
・2回目
加速電圧:100keV
ドーズ量:5×1014cm−2
<試料3の熱処理条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分

0077

〈試料4のイオン注入条件〉
・1回目
加速電圧:50keV
ドーズ量:5×1014cm−2
・2回目
加速電圧:100keV
ドーズ量:5×1014cm−2
<試料4の熱処理条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:4分

0078

〈試料5のイオン注入条件〉
・1回目
加速電圧:50keV
ドーズ量:5×1014cm−2
・2回目
加速電圧:100keV
ドーズ量:5×1014cm−2

0079

〈試料6のイオン注入条件〉
・1回目
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
加速電圧:100keV
ドーズ量:1×1015cm−2
<試料6の熱処理条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分

0080

図9から図14は、評価試験の結果を示す図である。図9は試料1の評価結果を示し、図10は試料2の評価結果を示す。図11は試料3の評価結果を示し、図12は試料4の評価結果を示す。図13は試料5の評価結果を示し、図14は試料6の評価結果を示す。

0081

図9から図14は、各試料のn型半導体領域116、p型半導体層114、n型半導体層112における不純物濃度二次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)により測定した結果を示す。図9から図14において、横軸はn型半導体領域116、p型半導体層114、n型半導体層112の−Z軸方向の深さ(μm)を示し、縦軸はケイ素(Si)およびマグネシウム(Mg)の濃度(cm−3)を示す。深さ0μmは、n型半導体領域116(図1参照)の+Z軸方向側の表面である。

0082

図9から図14に示すように、深さが0μmから約0.2μmまでの領域は、ケイ素濃度の方がマグネシウム濃度よりも高い領域であり、n型半導体領域116に相当する領域である。深さが約0.2μmから約1.0μmまでの領域は、マグネシウム濃度の方がケイ素濃度よりも高い領域であり、p型半導体層114に相当する領域である。また、深さが約1.0μm以上の領域は、n型半導体層112に相当する領域である。

0083

試料1から試料4(実施例)に対応する図9から図12の結果から、n型半導体層112の領域において、マグネシウム濃度が、約3.0×1014cm−3から約1.0×1016cm−3であることが分かる。つまり、試料1から試料4(実施例)に対応する図9から図12の結果から、n型半導体層112へマグネシウム(Mg)が拡散していることが分かる。換言すると、試料1から試料4(実施例)において、深さが約1.0μm以上の領域は、p型不純物拡散領域113に相当する領域であることが分かる。

0084

p型不純物拡散領域113に相当する領域における試料1(図9参照)の平均マグネシウム濃度は、8.0×1014cm−3であり、p型不純物拡散領域113に相当する領域における試料2(図10参照)の平均マグネシウム濃度は、6.0×1014cm−3である。また、p型不純物拡散領域113に相当する領域における試料3(図11参照)の平均マグネシウム濃度は、7.0×1014cm−3であり、p型不純物拡散領域113に相当する領域における試料4(図12参照)の平均マグネシウム濃度は、7.0×1014cm−3である。

0085

一方、熱処理を行っていない試料5(比較例)に対応する図13の結果から、n型半導体層112の領域において、マグネシウム濃度は、検出下限である3×1014cm−3以下である。つまり、試料5(比較例)に対応する図13の結果から、マグネシウム(Mg)が拡散していないことが分かる。このため、試料5の条件を半導体装置に適用した場合、半導体装置の耐圧は向上しないことが分かる。

0086

また、転位密度が1.0×109cm−2以下の試料6(比較例)に対応する図14の結果から、n型半導体層112の領域において、平均マグネシウム濃度は、6.0×1016cm−3である。このため、試料6の条件を半導体装置に適用した場合、上述した理由により半導体装置のオン抵抗が高くなることが分かる。

0087

なお、p型不純物拡散領域113に相当する領域における試料3(図11参照)の平均マグネシウム濃度が、この領域における試料2(図10参照)の平均マグネシウム濃度よりも高い原因としては、試料3の方が試料2よりもイオン注入を1回分多く行っている点が考えられる。また、p型不純物拡散領域113に相当する領域における試料1(図9参照)の平均マグネシウム濃度が、この領域における試料3(図11参照)の平均マグネシウム濃度よりも高い原因としては、イオン注入時のドーズ量が高い点が考えられる。このように、p型不純物拡散領域113に相当する領域における平均マグネシウム濃度は、例えば、イオン注入時の条件を調整することによって好ましい範囲に調整することができる。また、この領域における平均マグネシウム濃度を調整するこの他の方法として、p型半導体層114のマグネシウム濃度を高くすることにより、p型半導体層114から拡散するn型半導体層112中のマグネシウム濃度を高くできると考えられる。

0088

C.他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

0089

上述の実施形態において、トレンチ122を形成する工程(工程P140)は、n型半導体領域形成工程(工程P120)より後に行われているが、本発明はこれに限られない。トレンチ122を形成する工程(工程P140)は、n型半導体領域形成工程(工程P120)より前に行われてもよい。

0090

上述の実施形態において、p型不純物としてマグネシウム(Mg)を用いている。しかし、本発明はこれに限らない。p型不純物として、例えば、ベリリウム(Be)や、炭素(C)や、亜鉛(Zn)を用いてもよい。

0091

上述の実施形態において、n型不純物としてケイ素(Si)を用いている。しかし、本発明はこれに限らない。n型不純物として、例えば、酸素(O)や、ゲルマニウム(Ge)を用いてもよい。

0092

上述の実施形態において、基板や各半導体層の材質は、窒化ガリウム(GaN)に限らず、例えば、ケイ素(Si)、サファイア(Al2O3)、酸化ガリウム(Ga2O3)および炭化ケイ素(SiC)などのいずれであってもよい。

0093

上述の実施形態において、イオン注入(工程P125)の回数は、1回であってもよいし、2回であってもよいし、3回以上であってもよい。イオン注入の条件(例えば、加速電圧およびドーズ量など)は、ドナー元素を注入する具合に応じて適宜調整できる。

0094

上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素(SiO2)の他、窒化ケイ素(SiNx)、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸窒化ケイ素(SiON)、酸窒化アルミニウム(AlON)、酸窒化ジルコニウム(ZrON)、酸窒化ハフニウム(HfON)などの少なくとも1つであってもよい。絶縁膜は、単層であってもよいし、2層以上であってもよい。絶縁膜を形成する手法は、ALDに限らず、ECRスパッタであってもよいし、ECR−CVDであってもよい。

0095

上述の実施形態において、各電極の材質は、上述の材質に限らず、他の材質であってもよい。

0096

上述の実施形態において、半導体装置100は、n型半導体層112とドレイン電極143との間に、基板110を備えている。しかし、本発明はこれに限られない。半導体装置100は、基板110を備えず、n型半導体層112の−Z軸方向側の面にはドレイン電極143が形成されていてもよい。

0097

100…半導体装置
110…基板
112…n型半導体層
113…p型不純物拡散領域
114…p型半導体層
116…n型半導体領域
116A…イオン注入領域
121…コンタクトホール
122…トレンチ
124…コンタクトホール
128…リセス
130…絶縁膜
141…ソース電極
142…ゲート電極
143…ドレイン電極
144…ボディ電極
210…膜
220…マスク
240…キャップ膜

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ