図面 (/)

技術 オプションコード供与回路及びその供与方法

出願人 華邦電子股ふん有限公司
発明者 陳毓明林紀舜
出願日 2016年6月23日 (4年5ヶ月経過) 出願番号 2016-124233
公開日 2017年9月28日 (3年1ヶ月経過) 公開番号 2017-174486
状態 特許登録済
技術分野 特殊メモリ(超電導/光/流体)
主要キーワード 供与装置 調整回数 閾電流値 オプションコード 物理的レイアウト 不揮発性情報 エレクトロニクス製品 抵抗変化型メモリセル
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年9月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

データ保持保証するために複数のReRAMセルの少なくとも一つが強度にフォーミング処理されるようにしたオプションコード供与回路及びその供与方法を提供する。

解決手段

オプションコード供与回路は複数の抵抗変化型メモリセルコントローラを含む。コントローラは、抵抗変化型メモリセルの少なくとも一つに強度にフォーミング処理を実行させるために制御信号を供給するかどうかを決定する。コントローラは抵抗変化型メモリセルのビット数を決定するために抵抗変化型メモリセルに読み出し処理を実行し、強度にフォーミング処理された強度にフォーミング処理された抵抗変化型メモリのビット数又は強度にフォーミング処理されてない抵抗変化型メモリセルのビット数によってオプションコードが決定される。

概要

背景

近年、コンシューマエレクトロニクス製品が人々に日常的に使用される不可欠の道具になっている。エレクトロニクス製品には、情報を蓄積するために複数のメモリ装置が組み込まれている。不揮発性情報を蓄積するために、いわゆる抵抗変化型メモリ(ReRAM)が益々人気になっている。

慣用技術では、ReRAMセルプログラミング又は消去するには、ReRAMセルにリセット又はセット操作を実行する必要がある。しかし、物理的使用中に、セット又はリセットされたReRAMセルの抵抗値は何らかの理由で変化され得る。即ち、データ保持要件を満たすことができない。特に、オプションコード供与するためには、データ保持要件が満たされない場合、誤った機能又は誤ったアプリケーションが実行される可能性があり、システムの性能が低下する。従って、ReRAMセルを用いてオプションコードを供与するためにはデータ保持要件を満たすことが重要である。

概要

データ保持を保証するために複数のReRAMセルの少なくとも一つが強度にフォーミング処理されるようにしたオプションコード供与回路及びその供与方法を提供する。オプションコード供与回路は複数の抵抗変化型メモリセルコントローラを含む。コントローラは、抵抗変化型メモリセルの少なくとも一つに強度にフォーミング処理を実行させるために制御信号を供給するかどうかを決定する。コントローラは抵抗変化型メモリセルのビット数を決定するために抵抗変化型メモリセルに読み出し処理を実行し、強度にフォーミング処理された強度にフォーミング処理された抵抗変化型メモリのビット数又は強度にフォーミング処理されてない抵抗変化型メモリセルのビット数によってオプションコードが決定される。

目的

本発明は、データ保持を保証するために複数のReRAMセルの少なくとも一つが強度にフォーミング処理されるようにしたオプションコード供与回路及びその供与方法を目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の抵抗変化型メモリセルと、前記抵抗変化型メモリセルに結合され、前記抵抗変化型メモリセルの少なくとも一つに強度にフォーミング処理を実行するために制御信号を供給するかどうかを決定するコントローラとを備え、前記コントローラは強度にフォーミング処理された前記抵抗変化型メモリセルのビット数を決定するために前記抵抗変化型メモリセルに読み出し操作を実行し、強度にフォーミング処理された前記抵抗変化型メモリのビット数又は強度にフォーミング処理されてない前記抵抗変化型メモリセルのビット数によってオプションコードが決定される、オプションコード供与回路

請求項2

前記強度にフォーミング処理された抵抗変化型メモリセルのビット数が奇数である場合、前記オプションコードは第1の論理値であり、前記強度にフォーミング処理された抵抗変化型メモリセルのビット数が偶数である場合、前記オプションコードは第2の論理値である、請求項1記載のオプションコード供与回路。

請求項3

前記抵抗変化型メモリセルに結合され、前記抵抗変化型メモリセルの複数の格納データをそれぞれ読み出し、前記格納データに基づいてオプションコードを生成するビット数センサを更に備える、請求項1〜2のいずれかに記載のオプションコード供与回路。

請求項4

前記ビット数センサは論理回路であり、前記論理回路が前記複数の格納データを論理演算して前記オプションコードを生成する、請求項3記載のオプションコード供与回路。

請求項5

前記論理回路は、前記複数の格納データをそれぞれ受信する入力端と前記オプションコードを生成する出力端を有するXORゲートを備える、請求項4記載のオプションコード供与回路。

請求項6

前記格納データの各々は対応する抵抗変化型メモリセルの抵抗値に基づいて得られる、請求項1〜5のいずれかに記載のオプションコード供与回路。

請求項7

前記コントローラに結合された、複数の冗長抵抗変化型メモリセルを更に備え、前記コントローラは前記抵抗変化型メモリセルを無効化し、前記複数の冗長抵抗変化型メモリセルの少なくとも一つをフォーミング処理して前記オプションコードを更新する、請求項1記載のオプションコード供与回路。

請求項8

複数の抵抗変化型メモリセルに強度にフォーミング処理を実行するために制御信号を供給するかどうかを決定するステップと、前記抵抗変化型メモリセルに読み出し処理を実行して強度にフォーミング処理された前記抵抗変化型メモリセルのビット数を決定するステップと、強度にフォーミング処理された前記抵抗変化型メモリセルのビット数又は強度にフォーミング処理されてない前記抵抗変化型メモリセルのビット数に従ってオプションコードを生成するステップと、を備える、オプションコード供与方法。

請求項9

強度にフォーミング処理された前記抵抗変化型メモリセルのビット数に従ってオプションコードを生成するステップは、前記ビット数が奇数である場合、前記オプションコードは第1の論理値であり、前記ビット数が偶数である場合、前記オプションコードは第2の論理値であり、前記第1の論理値は前記第2の論理値と相違する、請求項8記載のオプションコード供与方法。

請求項10

強度にフォーミング処理された前記抵抗変化型メモリセルのビット数に従ってオプションコードを生成するステップは、前記抵抗変化型メモリセルの複数の格納データをそれぞれ読み出すステップ、及び前記格納データに基づいてオプションコードを生成するステップを備える、請求項8〜9のいずれかに記載のオプションコード供与方法。

請求項11

前記格納データに基づいてオプションコードを生成するステップは、前記複数の格納データを論理演算して前記オプションコードを生成するステップを備える、請求項10記載のオプションコード供与方法。

請求項12

複数の冗長抵抗変化型メモリセルを備えるステップ、及び前記抵抗変化型メモリセルを無効化し、前記複数の冗長抵抗変化型メモリセルの少なくとも一つをフォーミング処理して前記オプションコードを更新するステップ、を更に備える、請求項8〜11のいずれかに記載のオプションコード供与方法。

技術分野

0001

本発明はオプションコード供与回路及びその供与方法に関する。特に、本発明は抵抗変化型メモリセルを用いたオプションコード供与回路及びその供与方法に関する。

背景技術

0002

近年、コンシューマエレクトロニクス製品が人々に日常的に使用される不可欠の道具になっている。エレクトロニクス製品には、情報を蓄積するために複数のメモリ装置が組み込まれている。不揮発性情報を蓄積するために、いわゆる抵抗変化型メモリ(ReRAM)が益々人気になっている。

0003

慣用技術では、ReRAMセルプログラミング又は消去するには、ReRAMセルにリセット又はセット操作を実行する必要がある。しかし、物理的使用中に、セット又はリセットされたReRAMセルの抵抗値は何らかの理由で変化され得る。即ち、データ保持要件を満たすことができない。特に、オプションコードを供与するためには、データ保持要件が満たされない場合、誤った機能又は誤ったアプリケーションが実行される可能性があり、システムの性能が低下する。従って、ReRAMセルを用いてオプションコードを供与するためにはデータ保持要件を満たすことが重要である。

発明が解決しようとする課題

0004

本発明は、データ保持を保証するために複数のReRAMセルの少なくとも一つが強度にフォーミング処理されるようにしたオプションコード供与回路及びその供与方法を目的とする。

課題を解決するための手段

0005

本発明はオプションコード供与回路を提供する。このオプションコード供与回路は複数の抵抗変化型メモリセルとコントローラを含む。前記コントローラは前記抵抗変化型メモリセルに結合される。前記コントローラは、前記抵抗変化型メモリセルの少なくとも一つに強度にフォーミング処理を実行するために制御信号を供給するかどうかを決定する。前記コントローラは、強度にフォーミング処理された前記抵抗変化型メモリセルのビット数を決定するために前記抵抗変化型メモリセルに読み出し処理を実行し、強度にフォーミング処理された前記抵抗変化型メモリのビット数又は強度にフォーミング処理されてない前記抵抗変化型メモリセルのビット数によって前記オプションコードが決定される。

0006

本発明はオプションコード供与方法も提供する。このオプションコード供与方法は、複数の抵抗変化型メモリセルに強度にフォーミング処理を実行するために制御信号を供給すべきかどうかを決定するステップと、前記抵抗変化型メモリセルに読み出し処理を実行して強度にフォーミング処理された前記抵抗変化型メモリセルのビット数を決定するステップと、強度にフォーミング処理された前記抵抗変化型メモリセルのビット数又は強度にフォーミング処理されてない前記抵抗変化型メモリセルのビット数に従ってオプションコードを生成するステップを備える。

発明の効果

0007

上述の記載によれば、オプションコードは強度にフォーミング処理された抵抗変化型メモリセルのビット数を検出することによって生成され、オプションコードは抵抗変化型メモリセルの少なくとも一つに強度にフォーミング処理を実行することによって調整することができる。従って、強度にフォーミング処理された抵抗変化型メモリセルの少なくとも一つの抵抗値を安定値に保持することができ、オプションコードのデータ保持を保証することができる。

0008

本発明の上述した特徴及び利点及びその他の特徴及び利点を解りやすくするために、いくつかの例示的な実施形態が添付図面とともに以下で詳細に説明される。

0009

添付図面は本発明の更なる理解を与えるために本明細書に含まれ、組み込まれ、本明細書の一部を構成する。図面は本発明の実施形態を示し、その説明ととともに本発明の原理を説明する役目を果たしている。

図面の簡単な説明

0010

本発明の一実施形態によるオプションコード供与回路のブロック図を示す。
本発明の他の実施形態によるオプションコード供与回路のブロック図を示す。
本発明の一実施形態によるビット数センサの概略図を示す。
本発明の別の実施形態によるオプションコード供与回路のブロック図を示す。
本発明の一実施形態によるオプションコード供与方法のフローチャートを示す。

実施例

0011

図1を参照すると、図1は本発明の一実施形態によるオプションコード供与回路のブロック図を示す。オプションコード供与回路100は複数の抵抗変化型メモリ(ReRAM)セル111〜11Nとコントローラ120を含む。ReRAMセル111〜11Nはコントローラ120に結合される。オプションコードOPCを供与するために、コントローラ120は読み出し操作を複数のReRAMセル111〜11Nに実行し、セル電流を測定する。ReRAMセル111〜11Nが強度にフォーミング処理されると、強度にフォーミング処理されたReRAMセルの抵抗値は極めて小さい値に低下し、あらかじめ設定された閾電流値より大きな高セル電流が強度にフォーミング処理されたReRAMセル111〜11Nの少なくとも一つから測定される。その後、オプションコードOPCは強度にフォーミング処理されたReRAMセル111〜11Nのビット数により決定される。詳細には、強度にフォーミング処理されたReRAMセルのビット数が偶数、即ち0,2,4,...である場合、オプションコードOPCは第1論理値であり、逆に強度にフォーミング処理されたReRAMセルのビット数が奇数、即ち1,3,5,...である場合、オプションコードOPCは第2論理値である。一実施形態では、第1論理値は論理値“0”、第2論理値は“1”とし得る。また、別の実施形態では、第1論理値は論理値“1”、第2論理値は“0”とし得る。

0012

他の実施形態では、オプションコードOPCは強度にフォーミング処理されてないReRAMセル111〜11Nのビット数により決定される。ReRAMセル111〜11Nのどれも強度にフォーミング処理されないと、強度にフォーミング処理されてないReRAMセルの抵抗値は標準の値に維持され、あらかじめ設定された第2の閾電流値より小さいセル電流が強度にフォーミング処理されてないReRAMセル111〜11Nの少なくとも一つから測定される。

0013

本実施形態では、どのReRAMセル111〜11Nも最初は強度にフォーミング処理されず、強度にフォーミング処理されたReRAMセルのデフォルトビット数は0である。オプションコードOPCは第1の論理値であると決定される。オプションコードOPCを調整するために、コントローラ120はReRAMセル111〜11Nの少なくとも一つに制御信号を送信してReRAMセル111〜11Nの少なくとも一つに強度にフォーミング処理を実行させる。読み出し操作がReRAMセル111〜11Nに実行されると、強度にフォーミング処理されたReRAMセルから高セル電流が測定され、強度にフォーミング処理されてない残りのReRAMセルから低セル電流が測定される。強度にフォーミング処理されたReRAMセル111〜11Nのビット数が変更され、オプションコードOPCが調整される。ここで、強度にフォーミング処理するとは一度だけの強い書込み処理を実行することであり、オプションコード供与回路100の良好なデータ保持特性を得ることができる。

0014

実用例では、強度にフォーミング処理されたReRAMセルのデフォルトのビット数は0(偶数)に等しく、オプションコードは論理値“0”(第1の論理値)である。オプションコードOPCを論理値“1”(第2の論理値)に調整するために、コントローラ120はReRAMセル111に強度にフォーミング処理を実行することができる。ReRAMセル111が強度にフォーミング処理された後に、強度にフォーミング処理されたReRAMセル111のビット数は1(奇数)になり、論理値“1”のオプションコードが供与される。更に、オプションコードOPCを論理値“0”に再び調整するために、コントローラ120は更にReRAMセル112に強度にフォーミング処理を実行することができる。ReRAMセル111及び112の両方が強度にフォーミング処理された後、強度にフォーミング処理されたこれらのReRAMセルのビット数は2(偶数)になり、論理値“0”のオプションコードOPCを供与し得る。

0015

当然のことながら、まだ強度にフォーミング処理されてないReRAMセル111〜11Nのうちの1つに強度にフォーミング処理を実行することによってオプションコードOPCを再び調整することができる。すなわち、N個のReRAMを用いてオプションコードをN回調整することができる。

0016

オプションコードOPCを調整するために、コントローラ120はReRAMセル111〜11Nに連続した順序で強度にフォーミング処理を実行するとは限らない点に注意されたい。例えば、ReRAMセル112はReRAMセル111の前に強度にフォーミング処理されてもよい。強度なフォーミング処理はそれぞれReRAMセル111〜11Nにランダムな順序で実行することができる。

0017

図2を参照すると、図2は本発明の他の実施形態によるオプションコード供与回路のブロック図を示す。オプションコード供与回路200は、複数のReRAMセル211〜21Nと、コントローラ220と、ビット数センサ230とを含む。コントローラ220は複数のReRAMセル211〜21Nに結合され、ReRAMセル211〜21Nはビット数センサ230に結合される。この実施形態では、ビット数センサ230は抵抗変化型メモリセル211〜21Nの複数の格納データをそれぞれ読み出すためにReRAMセル211〜21Nのビットラインに接続された複数の入力端を有する。ビット数センサ230は強度にフォーミングされたReRAMセル21〜21Nのビット数を検出し、抵抗変化型メモリセル211〜21Nの格納データに応じたオプションコードOPCを生成することができる。詳しくは、ReRAMセル(例えば、ReRAMセル211)が強度にフォーミングされているとき、ReRAMセル211の抵抗値は低い値に低下する。読み出し操作が強度にフォーミング処理されたReRAMセル211に実行されると、大きな電流が得られ、ReRAMセル211の格納データがビット数センサ230の入力端の一つに送信される。すなわち、ビット数センサ230は強度にフォーミング処理されたReRAMセル211〜21Nのビット数を検出することができる。本発明の一実施形態では、ビット数センサ230は強度にフォーミング処理されたReRAMセル211〜21Nのビット数が奇数か偶数かを検出し、オプションコードを生成する。

0018

他の実施形態では、ビット数センサ230は強度にフォーミング処理されてないReRAMセル211〜21Nのビット数を検出し、オプションコードOPCを生成する。本発明の別の実施形態では、ビット数センサ230は強度にフォーミング処理されてないReRAMセル211〜21Nのビット数が奇数か偶数かを検出し、オプションコードOPCを生成する。

0019

図3を参照すると、図3は本発明の一実施形態によるビット数センサの概略図を示す。図3において、ビット数センサ230は論理回路であり、この論理回路は論理ゲートを含み、この論理ゲートはXORゲート310とすることができる。XORゲート310はReRAMセル211〜21Nにそれぞれ結合する複数の入力端を有する。XORゲート310は入力端における論理値“1”の量(数)を検出してオプションコードOPCを生成する。

0020

ここで、本発明の別の実施形態では、論理回路は別の異なるゲート、例えばXNORゲートとしてもよいことに注意されたい。また、XNORゲートは直列に結合されたXORゲートとインバータ実装してもよい。ビット数センサ230の論理回路の実装はXORゲートを用いるものに限定されない。

0021

図4を参照すると、図4は本発明の別の実施形態によるオプションコード供与回路のブロック図を示す。オプションコード供与回路400は、複数のReRAMセル411〜41Nと、複数の冗長ReRAMセル431〜43Nと、コントローラ420とを含む。コントローラ420はReRAMセル411〜41N及び冗長ReRAMセル431〜43Nに結合される。コントローラ420はReRAMセル411〜41N又は冗長ReRAMセル431〜43Nを有効化してオプションコードOPCを生成することができる。ReRAMセル411〜41NがオプションコードOPCを供与するために使用される場合、冗長ReRAMセル431〜43Nはコントローラ420により無効化される。逆に、冗長ReRAMセル431〜43NがオプションコードOPCを供与するために使用される場合、ReRAMセル411〜41Nはコントローラ420により無効化される。

0022

詳細には、コントローラ420は第1の期間中にオプションコードOPCを供与するために冗長ReRAMセル431〜43Nを無効化し、ReRAMセル411〜41Nを有効化する。第1の期間中に、コントローラ420は強度にフォーミング処理されたReRAMセル411〜41Nのビット数に応じたオプションコードOPCを生成する。更に、コントローラ420はReRAMセル411〜41Nの少なくとも一つを強度にフォーミング処理してオプションコードOPCを調整するためにReRAMセル411〜41Nに制御信号を供給する。ReRAMセル411〜41Nのすべてが強度にフォーミングされている場合で、オプションコードOPCを更に調整する必要がある場合には、コントローラ420は第2の期間中にオプションコードOPCを生成するためにReRAMセル411〜41Nを無効化し、冗長ReRAMセル431〜43Nを有効化することができる。

0023

更に、ReRAMセル411〜41Nの数及び冗長ReRAMセル431〜43Nの数は同じにしても異ならせてもよい。そして、チップ上の物理的レイアウトにおいて、ReRAMセル411〜41Nと冗長ReRAMセル431〜43Nは同じ行又は列に配列してもよい。

0024

本発明のいくつかの実施形態では、オプションコードOPCを供与するために冗長ReRAMセル431〜43Nの一つ又は複数のグループを実装してもよい。冗長ReRAMセル431〜43Nのグループ及びReRAMセル411〜41Nのグループのうちの多くとも1つがコントローラ420により有効化され、他のグループは無効化される。

0025

図5を参照すると、図5は本発明の一実施形態によるオプションコード供与方法のフローチャートを示す。ステップS510において、複数の抵抗変化型メモリセルに強度にフォーミング処理を実行するために制御信号を供給するかどうかが決定される。次に、ステップS520において、前記抵抗変化型メモリセルに読み出し処理を実行して強度にフォーミング処理された抵抗変化型メモリセルのビット数を決定する。最後に、強度にフォーミング処理された抵抗変化型メモリセルのビット数又は強度にフォーミング処理されない抵抗変化型メモリセルのビット数に従ってオプションコードOPCがステップS530において生成される。更に、オプションコードOPCはステップS510〜S530をもう一度実行することによって調整することができ、オプションコードの調整回数は抵抗変化型メモリセルの総数によって決まる。

0026

ステップS510,S520及びS530の詳細は上述した実施形態において記述されているので、これ以上ここでは繰り返さない。

0027

オプションコードは特定の機能又はアプリケーションを有効化するために使用し得る。オプションコードのデータ保持が保証されるため、特定の機能又はアプリケーションを正確に活性化することができる。

0028

要するに、本開示は強度にフォーミングされる複数のReRAMセルを提供し、オプションコードは強度にフォーミング処理されるReRAMセルのビット数により決定することができる。強度にフォーミング処理されたReRAMセルは元に戻ることはなく、データ保持要件が満足され、本開示のオプションコード供与装置の用いるシステムの性能を高めることができる。

0029

業者であれば本発明の範囲又は精神から逸脱することなく本発明の構成に様々な変更や変形を加えることができることは明らかであろう。以上を考慮すると、本発明は、本発明の様々な変更や変形が後記の請求項及びそれらの同等物の範囲に含まれるならば、それらの変更や変形をその範囲に含むことを意図している。

0030

オプションコードを電子装置の一以上の機能を有効化/無効化するために供与することができる。本発明のオプションコード供与回路を使用すれば、オプションコードは強度にフォーミング処理されたReRAMセルにより供与され、オプションコードのデータ保持を保証することができる。

0031

100:オプションコード供与回路
111〜11N,211〜21N,311〜31N,411〜41N:抵抗変化型メモリセル
120,220:コントローラ
OPC:オプションコード
230:ビット数センサ
310:XORゲート
431〜43N:冗長ReRAMセル
S510〜S530:オプションコード供与方法のステップ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ