図面 (/)

技術 制振装置

出願人 ヤマハ株式会社
発明者 三宅佳郎
出願日 2016年9月16日 (4年9ヶ月経過) 出願番号 2016-181339
公開日 2017年9月7日 (3年10ヶ月経過) 公開番号 2017-158419
状態 特許登録済
技術分野 超音波モータ、圧電モータ、静電モータ 防振装置
主要キーワード 励振装置 負抵抗 電流帰還回路 積分キャパシタ 負電源端子 ディスクリート素子 正電源端子 負性抵抗回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年9月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

共振のQを高めることができ、制振対象の振動エネルギーを効果的に消費することができる制振装置を提供する。

解決手段

制振対象4に固定されたピエゾ素子1と、このピエゾ素子1に直列接続された擬似インダクタ回路2および負性抵抗回路3とにより共振回路を構成した。負性抵抗3の負抵抗は、共振回路の寄生抵抗と相殺する。好ましくは、負性抵抗回路3は、抵抗値可変の負性抵抗回路である。

概要

背景

ピエゾ素子を利用した制振装置が各種提案されている(例えば特許文献1および2参照)。この種の制振装置では、制振対象に固定されたピエゾ素子にインダクタを接続し、ピエゾ素子の寄生キャパシタとインダクタとで共振回路を構成する。そして、共振回路を制振対象の固有周波数において共振させる。これにより、制振対象の振動エネルギーが共振回路によって消費され、制振対象の振動が抑制される。

概要

共振のQを高めることができ、制振対象の振動エネルギーを効果的に消費することができる制振装置を提供する。 制振対象4に固定されたピエゾ素子1と、このピエゾ素子1に直列接続された擬似インダクタ回路2および負性抵抗回路3とにより共振回路を構成した。負性抵抗3の負抵抗は、共振回路の寄生抵抗と相殺する。好ましくは、負性抵抗回路3は、抵抗値可変の負性抵抗回路である。

目的

この発明は以上のような事情に鑑みてなされたものであり、共振のQを高めることができ、制振対象の振動エネルギーを効果的に消費することができる制振装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

制振対象に固定されるピエゾ素子と、前記ピエゾ素子に直列接続されたインダクタおよび負性抵抗回路とを具備することを特徴とする制振装置

請求項2

前記負性抵抗回路は、抵抗値可変であることを特徴とする請求項1に記載の制振装置。

請求項3

前記インダクタは、前記ピエゾ素子の出力信号に応じた信号を出力するバッファアンプと、前記バッファアンプの出力信号を積分する積分器と、前記積分器の出力信号に応じた電流を前記ピエゾ素子の出力端子負帰還させる電流帰還回路とを有する擬似インダクタ回路であることを特徴とする請求項1または2の請求項に記載の制振装置。

請求項4

前記インダクタと前記ピエゾ素子の寄生キャパシタとにより構成される共振回路共振周波数が前記制振対象の共振周波数と略一致していることを特徴とする請求項1に記載の制振装置。

技術分野

0001

この発明は、各種の制振対象の振動を制御する制振装置に関する。

背景技術

0002

ピエゾ素子を利用した制振装置が各種提案されている(例えば特許文献1および2参照)。この種の制振装置では、制振対象に固定されたピエゾ素子にインダクタを接続し、ピエゾ素子の寄生キャパシタとインダクタとで共振回路を構成する。そして、共振回路を制振対象の固有周波数において共振させる。これにより、制振対象の振動エネルギーが共振回路によって消費され、制振対象の振動が抑制される。

0003

特開2002−061708号公報

先行技術

0004

特開2003−285738号公報

発明が解決しようとする課題

0005

ところで、上述した従来の制振装置では、共振回路は寄生抵抗を有している。そして、この寄生抵抗が共振のQを低下させるため、制振対象の振動の抑制が十分に行われない問題がある。

0006

この発明は以上のような事情に鑑みてなされたものであり、共振のQを高めることができ、制振対象の振動エネルギーを効果的に消費することができる制振装置を提供することを目的としている。

課題を解決するための手段

0007

この発明は、制振対象に固定されるピエゾ素子と、前記ピエゾ素子に直列接続されたインダクタおよび負性抵抗回路とを具備することを特徴とする制振装置を提供する。

0008

この発明によれば、ピエゾ素子の寄生キャパシタとインダクタと負性抵抗回路とで共振回路が構成される。そして、負性抵抗回路により実現される負抵抗がこの共振回路の寄生抵抗と相殺する。このため、共振回路の共振のQを高めることができる。

0009

好ましい態様において、負性抵抗回路は、抵抗値可変である。この態様によれば、負性抵抗回路の抵抗値を変化させることにより、制振対象の振動を抑制し、あるいは制振対象に無減衰振動を発生させ、あるいは制振対象の励振を行う、という具合に制振対象に発生する振動の制御の態様を変えることができる。よって、制振対象についての多彩な振動の制御を実現することができる。

図面の簡単な説明

0010

この発明の第1実施形態である制振装置の構成を示すブロック図である。
同制振装置の等価回路の構成を示す回路図である。
同制振装置の擬似インダクタ回路および負性抵抗回路の具体的構成例を示す回路図である。
同負性抵抗回路の各部の電圧の関係を示す図である。
同実施形態の動作を示す図である。
この発明の第2実施形態である制振装置に用いられる擬似インダクタ回路2Bの構成を示す回路図である。
この発明の第3実施形態である制振装置に用いられる擬似インダクタ回路2Cの構成を示す回路図である。
この発明の他の実施形態である制振装置に用いられる負性抵抗回路の構成を示す回路図である。

実施例

0011

以下、図面を参照しつつ本発明の実施の形態について説明する。

0012

<第1実施形態>
図1はこの発明の第1実施形態である制振装置の構成を示すブロック図である。図1に示すように、本実施形態による制振装置は、スピーカ筐体等の制振対象4の表面に固定されるピエゾ素子1と、ピエゾ素子1の2枚の電極のうちの一方の電極と接地線との間に設けられた擬似インダクタ回路2と、同ピエゾ素子1の他方の電極と接地線との間に設けられた負性抵抗回路3とを有する。ピエゾ素子1は、制振対象4に固有振動が発生している状態において歪が最大となる箇所に固定することが好ましい。

0013

図2図1に示す制振装置の等価回路の構成を示す回路図である。図2に示すように、ピエゾ素子1は、制振対象4に発生する歪に応じた電圧を発生する電圧源Vpと、寄生キャパシタCpと、寄生抵抗Rpとを直列接続した回路により表すことができる。また、擬似インダクタ回路2は、インダクタンスLsと抵抗Rsとを直列接続した回路により表すことができる。また、負性抵抗回路3は、負の抵抗値を有する抵抗Rnにより表すことができる。そして、本実施形態による制振装置は、図2に示すように、ピエゾ素子1に対して、擬似インダクタ回路2および負性抵抗回路3を直列接続した回路となる。

0014

本実施形態では、擬似インダクタ回路2のインダクタンスLsとピエゾ素子1の寄生キャパシタンスCpとにより定まる直列共振周波数fr=1/{2π√(LsCp)}が制振対象4の固有周波数と一致するようにインダクタンスLsの値が定められている。

0015

図3図1における制振装置において擬似インダクタ回路2および負性抵抗回路3の構成を具体的に示した回路図である。

0016

まず、擬似インダクタ回路2について説明する。図3に示すように、擬似インダクタ回路2は、第1の電流帰還増幅回路21と、第2の電流帰還型増幅回路22と、オペアンプにより構成されたバッファアンプであるボルテージフォロワ23と、積分回路24とにより構成されている。

0017

ボルテージフォロワ23は、高い入力インピーダンスと低い出力インピーダンスを有するインピーダンス変換回路であり、ピエゾ素子1の一方の電極が接続された被処理ノードP1の電圧をゲイン1で増幅して出力する。

0018

積分回路24は、可変抵抗R205と、オペアンプ206と、積分キャパシタCaとにより構成されている。ここで、可変抵抗R205は、ボルテージフォロワ23の出力端子とオペアンプ206の反転入力端子との間に挿入されている。オペアンプ206の非反転入力端子接地されている。また、オペアンプ206の出力端子と反転入力端子との間には積分キャパシタCaが挿入されている。この積分回路24では、ボルテージフォロワ23の出力電圧を可変抵抗R205の抵抗値により除算した電流が積分キャパシタCaに充電される。この結果、ボルテージフォロワ23の出力電圧(すなわち、被処理ノードP1の電圧)を積分した電圧がオペアンプ206から出力される。

0019

第1の電流帰還型増幅回路21は、抵抗R201およびR203と、PNPトランジスタTpと、直流電源Vb1とを有する。ここで、抵抗R201は、正電源VccとPNPトランジスタTpのエミッタとの間に挿入されている。また、抵抗R203は、オペアンプ206の出力端子(すなわち、積分回路24の出力端子)とPNPトランジスタTpのエミッタとの間に挿入されている。また、PNPトランジスタTpのコレクタは、被処理ノードP1に接続されている。そして、電源Vb1は、正電源Vccの電位から所定電圧だけ低い電位をPNPトランジスタTpのベースに与えることにより、PNPトランジスタTpのベースおよびエミッタ間に順方向バイアスを与えている。

0020

この第1の電流帰還型増幅回路21において、正電源Vccから抵抗R201を通過した電流は、PNPトランジスタTpと抵抗R203とに分流する。ここで、積分回路24の出力電圧が上昇すると、抵抗R203に流れる電流が減少し、その減少分だけPNPトランジスタTpに流れるエミッタ電流が増加する。また、積分回路24の出力電圧が低下すると、抵抗R203に流れる電流が増加し、その増加分だけPNPトランジスタTpに流れるエミッタ電流が減少する。

0021

第2の電流帰還型増幅回路22は、抵抗R202およびR204と、NPNトランジスタTnと、直流電源Vb2とを有する。ここで、抵抗R202は、負電源VeeとNPNトランジスタTnのエミッタとの間に挿入されている。また、抵抗R204は、積分回路24の出力端子とNPNトランジスタTnのエミッタとの間に挿入されている。また、NPNトランジスタTnのコレクタは、被処理ノードP1に接続されている。そして、電源Vb2は、負電源Veeの電位から所定電圧だけ高い電位をNPNトランジスタTnのベースに与えることにより、NPNトランジスタTnのベースおよびエミッタ間に順方向バイアスを与えている。

0022

この第2の電流帰還型増幅回路22では、NPNトランジスタTnのエミッタ電流と積分回路24から抵抗R204を介して供給される電流が抵抗R202を介して負電源Veeに流れ込む。ここで、積分回路24の出力電圧が上昇すると、抵抗R204に流れる電流が増加し、その増加分だけNPNトランジスタTnに流れるエミッタ電流が減少する。また、積分回路24の出力電圧が低下すると、抵抗R204に流れる電流が減少し、その減少分だけNPNトランジスタTnに流れるエミッタ電流が増加する。
以上が擬似インダクタ回路2の構成である。

0023

この擬似インダクタ回路2において、被処理ノードP1の電圧の変動量がΔv1である場合、積分回路24の出力電圧の変動量Δvcは次式により与えられる。
Δvc=−Δv1/(R205・jωCa) ……(1)

0024

この場合、PNPトランジスタTpのコレクタ電流の変動量Δipと、NPNトランジスタTnのコレクタ電流の変動量Δinは、次式により与えられる。
Δip=−Δv1/(R203・R205・jωCa) ……(2)
Δin=Δv1/(R204・R205・jωCa) ……(3)

0025

従って、ピエゾ素子1から被処理ノードP1を介して擬似インダクタ回路2に流れ込む電流の変動量Δi1は、次式により与えられる。
Δi1=Δin−Δip
=Δv1/(R204・R205・jωCa)
+Δv1/(R203・R205・jωCa) ……(4)

0026

このΔi1は、被処理ノードP1の電圧がΔv1だけ変動することによって、電流帰還型増幅回路21および22を介して被処理ノードP1に負帰還される電流であり、この電流Δi1が被処理ノードP1から擬似インダクタ回路2に流れ込む。従って、被処理ノードP1から見た擬似インダクタ回路2のインピーダンスZは、次式のようになる。
Z=Δv1/Δi1
=Δv1/[Δv1/(R204・R205・jωCa)
+Δv1/(R203・R205・jωCa)]
=1/[1/(R204・R205・jωCa)
+1/(R203・R205・jωCa)] ……(5)

0027

ここで、簡単のため、R203=R204=R20とすると、上記式は次のようになる。
Z=(R20・R205・jωCa)/2 ……(6)
このように擬似インダクタ回路2のインピーダンスZは、計算上は抵抗成分Rsがゼロであり、リアクタンスのみにより構成されている。しかし、実際には、配線抵抗等が存在するため、図2の等価回路に示すように直列の寄生抵抗Rsが生じる。

0028

そして、擬似インダクタ回路2のインダクタンスLsは、次式のようになる。
Ls=(R20・R205・Ca)/2 ……(7)

0029

次に、負性抵抗回路3について説明する。図3に示すように、負性抵抗回路3は、オペアンプ31と、抵抗R1〜R4およびRdにより構成されている。抵抗R1は、ピエゾ素子1の他方の電極に接続された被処理ノードP2とオペアンプ31の反転入力端子との間に挿入されている。抵抗R2は、オペアンプ31の出力端子と反転入力端子との間に挿入されている。抵抗R3は、オペアンプ31の出力端子と非反転入力端子との間に挿入されている。抵抗R4は、オペアンプ31の非反転入力端子と接地線の間に挿入されている。抵抗Rdは、被処理ノードP2とオペアンプ31の出力端子との間に挿入されている。

0030

図4は、図3の負性抵抗回路3の各部の電圧と電流の関係を示す図である。以下、図4を参照し、図3の負性抵抗回路3の抵抗値Rnについて検討する。まず、図3の負性抵抗回路3において、抵抗Rdに流れる電流をIx、抵抗Rdの両端間電圧をVx、オペアンプ31の出力電圧をVz、オペアンプ31と抵抗R1〜R4からなる増幅器のゲインをAとすると、次の関係が成立する。
A=R4/(R3+R4)・{(R2/R1)+1} ……(8)
Vx=Rd・Ix ……(9)
Vz=Vx・(−A) ……(10)
そして、式(9)を式(10)に代入すると次式が得られる。
Vz=−Rd・Ix・A ……(11)

0031

ここで、抵抗Rdは、一端が電流値Ixの定電流源に接続されてハイインピーダンスとなっており、他端がオペアンプ31の出力端子の定電圧源Vzに接続されていると考えることができる。この場合、抵抗Rdの定電流源側の電圧には、定電圧源Vzに起因したオフセットが生じる。そして、このオフセットが負性抵抗回路3の抵抗Rnに印加されると考えられる。従って、負性抵抗回路3の抵抗Rnは、次式のように表すことができる。
Rn=(Vx−Ix・Rd・A)/Ix
=Vx/Ix−Rd・A ……(12)

0032

上記式(9)から得られるVx/Ix=Rdを上記式(12)に代入すると、Rnは次式に示す通りとなる。
Rn=Rd−Rd・A
=Rd(1−A) ……(13)

0033

この式(13)から分かるように、抵抗値Rnは、A>1である場合に負の値になる。また、上記式(8)において、抵抗R1〜R4を各種変化させることによりゲインAを変化させ、上記式(13)に示す抵抗Rnを変化させると、ゲインAが大きくなる程、抵抗Rnが大きくなる。
以上が本実施形態の構成である。

0034

次に本実施形態の作用効果について説明する。まず、本実施形態において、ピエゾ素子1、擬似インダクタ回路2および負性抵抗回路3からなる共振回路には、例えばピエゾ素子1の寄生抵抗Rp等、寄生抵抗がどうしても生じる。しかしながら、本実施形態では、負性抵抗回路3の抵抗値Rnと、この寄生抵抗を相殺させることができる。従って、本実施形態によれば、共振回路のQを高め、制振対象4の振動を効果的に抑制することができる。

0035

また、本実施形態によれば、負性抵抗回路3のゲインAを各種変化させることにより、被処理ノードP2から見た負性抵抗回路3の抵抗値を各種変化させ、制振対象についての多彩な振動制御を実現することができる。図5(a)〜(c)は、負性抵抗回路3の抵抗値Rdを10Ωとし、負性抵抗回路3のゲインAを各種変化させた場合の制振対象4のインパルス応答の例を示すものである。これらの図において横軸は時間t(s)、縦軸はインパルス応答、具体的には制振対象の振動の振幅である。また、本実施形態の効果を分かりやすくするため、図5(a)〜(c)には、負性抵抗回路3がある場合のインパルス応答が実線で示され、負性抵抗回路3がない場合のインパルス応答が破線で示されている。

0036

図5(a)に示す例では、負性抵抗回路3のゲインAを15〜20の範囲よりも小さくして抵抗値Rnの絶対値を制振装置(共振回路)の寄生抵抗の絶対値よりも小さくしている。この状態では、図2におけるRp、Rs、Rnに関して、Rp+Rs+Rn>0という関係が成立する。このため、制振対象4の振動エネルギーが抵抗Rp+Rs+Rnによって消費され、制振対象4の振動が減衰する。すなわち、この例は制振作用が有効に働く例である。この状態では、負性抵抗回路3のゲインAを小さくして負性抵抗回路3の抵抗値Rnの絶対値を小さくする程、共振回路の抵抗値Rp+Rs+Rnが大きくなり、制振対象4の振動の減衰時間が長くなる。従って、本実施形態によれば、制振対象4を例えばスピーカ等の音響装置筐体とした場合に、音響機器の音色を制御することが可能になる。

0037

図5(b)に示す例では、負性抵抗回路3のゲインAを15〜20の範囲内の値として抵抗値Rnの絶対値を制振装置(共振回路)の寄生抵抗の絶対値に一致させている。この状態では、図2におけるRp、Rs、Rnに関して、Rp+Rs+Rn=0という関係が成立する。このため、制振対象4の振動エネルギーが抵抗Rp+Rs+Rnによって消費されず、制振対象4に無減衰振動が発生する。従って、本実施形態によれば、制振対象4を例えばスピーカ等の音響装置の筐体とした場合に、音響機器からロングトーンを放音することが可能になる。

0038

図5(c)に示す例では、負性抵抗回路3のゲインAを15〜20の範囲よりも大きくして抵抗値Rnの絶対値を制振装置(共振回路)の寄生抵抗の絶対値よりも大きくしている。この状態では、図2におけるRp、Rs、Rnに関して、Rp+Rs+Rn<0という関係が成立する。このため、負の抵抗値である抵抗Rp+Rs+Rnが制振対象4の振動エネルギーを増加させる励振作用を発生する。

0039

以上のように、本実施形態によれば、負性抵抗回路3のゲインAを変化させることにより、抵抗値Rnを変化させ、制振対象4について多彩な振動の制御を実現することができる。

0040

<第2実施形態>
図6は、この発明の第2実施形態である制振装置に用いられる擬似インダクタ回路2Bの構成を示す回路図である。擬似インダクタ回路2Bは、ボルテージフォロワ23に代えてバッファアンプであるソースフォロワ23Bを有し、抵抗R203およびR204が削除され、可変抵抗R207、抵抗R208およびR209、NPNトランジスタTna、PNPトランジスタTpa、直流電源Vb3およびVb4が追加された点において第1実施形態の擬似インダクタ回路2と異なる。可変抵抗R207、抵抗R208、NPNトランジスタTnaおよび電源Vb3は、第1の電流帰還型増幅回路の一部を構成し、可変抵抗R207、抵抗R209、PNPトランジスタTpaおよび電源Vb4は、第2の電流帰還型増幅回路の一部を構成する。

0041

電源Vb3は、接地線の電位から所定電圧だけ高い電位をNPNトランジスタTnaのベースに与える。電源Vb4は、接地線の電位から所定電圧だけ低い電位をPNPトランジスタTpaのベースに与える。NPNトランジスタTnaのコレクタは、PNPトランジスタTpのエミッタに接続されている。PNPトランジスタTpaのコレクタは、NPNトランジスタTnのエミッタに接続されている。抵抗R208およびR209は、NPNトランジスタTnaのエミッタとPNPトランジスタTpaのエミッタとの間に直列に接続されている。抵抗R208と抵抗R209との接続ノードN1は、抵抗R208、NPNトランジスタTnaおよび電源Vb3の各特性と、抵抗R209、PNPトランジスタTpaおよび電源Vb4の各特性とを揃えることで、仮想接地される。

0042

可変抵抗R207は、オペアンプ206の出力端子(すなわち積分回路24の出力端子)と仮想接地されたノードN1との間に挿入されている。積分回路24が負電圧を出力する場合、この電圧に比例した電流がノードN1から可変抵抗R207を介して積分回路24の出力端子に流れる。NPNトランジスタTnaは、この可変抵抗R207に流れる電流に応じたコレクタ電流をPNPトランジスタTpのエミッタに帰還させる。積分回路24が正電圧を出力する場合、この電圧に比例した電流が積分回路24の出力端子から可変抵抗R207を介してノードN1に流れる。PNPトランジスタTpaは、この可変抵抗R207に流れる電流に応じたコレクタ電流をNPNトランジスタTnのエミッタに帰還させる。

0043

ソースフォロワ23Bは、nチャネルMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor;金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという)Tnbと、NPNトランジスタTncと、抵抗R210と、電源Vb2とを有する。ここで、トランジスタTnbのゲートは、被処理ノードP1に接続されている。トランジスタTnbのドレインは、正電源Vccに接続されている。トランジスタTnbのソースは、可変抵抗R205の入力側端(すなわち積分回路24の入力端子)およびNPNトランジスタTncのコレクタに接続されている。抵抗R210は、負電源VeeとNPNトランジスタTncのエミッタとの間に挿入されている。電源Vb2は、負電源Veeの電位から所定電圧だけ高い電位をNPNトランジスタTncのベースに与える。NPNトランジスタTnc、抵抗R210および電源Vb2から構成された回路は、被処理ノードP1に負電圧が発生した場合に積分回路24に負電流を流す定電流回路である。

0044

積分回路24のオペアンプ206の正電源端子は、汎用オペアンプの正電源Vcc2に接続されており、同オペアンプ206の負電源端子は、汎用オペアンプの負電源Vee2に接続されている。

0045

擬似インダクタ回路2Bでは、可変抵抗R205の抵抗値および可変抵抗R207の抵抗値を調整することでインダクタンスLsを決めることができる。擬似インダクタ回路2Bでは、積分回路24の出力電圧がオペアンプ206の動作電圧範囲内で出来るだけ高い値になるように可変抵抗R205およびR207の各抵抗値を調整し、S/N比を確保することが好ましい。また、インダクタンスLsの値によっては、可変抵抗R205の抵抗値を極端に大きな値、または同抵抗値を極端に小さな値に調整することもある。この場合、NPNトランジスタTnc、抵抗R210および電源Vb2から構成された定電流回路が流すべき電流値が当該定電流回路の能力を超える虞がある。このような場合には、積分キャパシタCaのキャパシタンスを適切なものに変更すれば良い。

0046

ところで、第1実施形態の擬似インダクタ回路2では、積分回路24の出力電圧の電流への変換において、正電源Vccまたは負電源Veeの電圧を基準電位としていた。この態様では、正電源Vccまたは負電源Veeの電圧が変動すると被処理ノードP1に帰還される電流の値が変動し、結果として擬似インダクタ回路2のインダクタンスLsが変動する虞がある。

0047

これに対し、本実施形態の擬似インダクタ回路2Bでは、積分回路24の出力電圧を電流へ変換する可変抵抗R207の一端を仮想接地されたノードN1に接続することで、その電流変換の基準電位を接地電位にしている。このため、擬似インダクタ回路2Bでは、被処理ノードP1に帰還される電流の値が、正電源Vccまたは負電源Veeの電圧の変動に起因して変動することはない。その結果、擬似インダクタ回路2Bでは、インダクタンスLsが変動しない。

0048

また、ピエゾ素子1の一方の電極に接続される被処理ノードP1には、比較的に大きな電圧が発生する虞がある。このため、第1実施形態のようにオペアンプにより構成されたボルテージフォロワ23をバッファアンプとして用いた場合、ボルテージフォロワ23の入力電圧がオペアンプの動作電圧範囲を超えてしまう可能性がある。この場合、ボルテージフォロワ23のオペアンプをディスクリート素子により構成するといった対応が必要となる。オペアンプをディスクリート素子により構成する場合、少なくともディスクリート素子のトランジスタが複数個必要であるため、それら複数のディスクリート素子を実装するのに比較的に広いスペースが必要となる。

0049

これに対し、本実施形態の擬似インダクタ回路2Bでは、ソースフォロワ23Bをバッファアンプとして用いている。擬似インダクタ回路2Bでは、被処理ノードP1に比較的に大きな電圧が発生するとしても、ソースフォロワ23BのトランジスタTnbをディスクリート素子にすれば良く、複数のディスクリート素子により構成されたボルテージフォロワ23が不要である。このように、擬似インダクタ回路2Bによれば、擬似インダクタ回路2に比べ、ディスクリート素子の数を少なくすることができ、省スペースで擬似インダクタ回路2Bを実現することができる。

0050

また、擬似インダクタ回路2Bでは、積分回路24の出力端子が可変抵抗R207を介して仮想接地されており、かつ、可変抵抗R205の抵抗値が調整可能であるため、被処理ノードP1に比較的に大きな電圧が発生するとしても、積分回路24に流れる電流を低くすることができる。これにより、擬似インダクタ回路2Bでは、オペアンプ206を汎用オペアンプと同じ電源電圧で駆動する構成とすることができ、オペアンプ206をモノリシック集積回路により構成することができる。

0051

以上のように、擬似インダクタ回路2Bによれば、被処理ノードP1の帰還電流を精度良く制御することが可能になり、インダクタンスLsの精度を良くすることができる。また、擬似インダクタ回路2Bによれば、第1実施形態の擬似インダクタ回路2に比べ、簡易に擬似インダクタ回路2Bを設計することができ、省スペースで擬似インダクタ回路2Bを実現することができる。

0052

<第3実施形態>
図7は、この発明の第3実施形態である制振装置に用いられる擬似インダクタ回路2Cの構成を示す回路図である。擬似インダクタ回路2Cは、電源Vb1が削除され、反転増幅回路26C、PNPトランジスタTpd、NPNトランジスタTnd、抵抗R211およびR212が追加された点において第2実施形態の擬似インダクタ回路2Bと異なる。

0053

抵抗R211は、正電源VccとPNPトランジスタTpdのエミッタとの間に挿入されている。PNPトランジスタTpdのコレクタは、NPNトランジスタTnaのコレクタに接続されている。PNPトランジスタTpdのベースは、PNPトランジスタTpdのコレクタおよびPNPトランジスタTpのベースに接続されている。PNPトランジスタTpdおよびPNPトランジスタTpは、カレントミラー回路を構成する。このカレントミラー回路では、PNPトランジスタTpdのコレクタ電流と同じ電流がPNPトランジスタTpのコレクタに流れる。

0054

抵抗R212は、負電源VeeとNPNトランジスタTndのエミッタとの間に挿入されている。NPNトランジスタTndのコレクタは、PNPトランジスタTpaのコレクタに接続されている。NPNトランジスタTndのベースは、NPNトランジスタTndのコレクタおよびNPNトランジスタTnのベースに接続されている。NPNトランジスタTndおよびNPNトランジスタTnは、カレントミラー回路を構成する。このカレントミラー回路では、NPNトランジスタTndのコレクタ電流と同じ電流がNPNトランジスタTnのコレクタに流れる。

0055

反転増幅回路26Cは、抵抗R213と抵抗R214とオペアンプ215とにより構成されている。ここで、抵抗R213は、オペアンプ206の出力端子(すなわち積分回路24の出力端子)とオペアンプ215の反転入力端子との間に挿入されている。オペアンプ215の非反転入力端子は接地されている。また、オペアンプ215の出力端子と反転入力端子との間には抵抗R214が挿入されている。オペアンプ215の正電源端子は、汎用オペアンプの正電源Vcc2に接続されており、オペアンプ215の負電源端子は、汎用オペアンプの負電源Vee2に接続されている。この反転増幅回路26Cは、積分回路24の出力電圧の位相反転する。

0056

積分回路24が負電圧を出力する場合、この電圧の位相が反転した正電圧が反転増幅回路26Cから出力される。この場合、反転増幅回路26Cの出力電圧に比例した電流が反転増幅回路26Cの出力端子から可変抵抗R207を介してノードN1に流れる。PNPトランジスタTpaは、この可変抵抗R207に流れる電流に応じたコレクタ電流をNPNトランジスタTndのコレクタに供給する。NPNトランジスタTndにコレクタ電流が流れると、そのコレクタ電流と同じ電流が被処理ノードP1からNPNトランジスタTnのコレクタに流れる。

0057

積分回路24が正電圧を出力する場合、この電圧の位相が反転した負電圧が反転増幅回路26Cから出力される。この場合、反転増幅回路26Cの出力電圧に比例した電流がノードN1から可変抵抗R207を介して反転増幅回路26Cの出力端子に流れる。NPNトランジスタTnaには、この可変抵抗R207に流れる電流に応じたコレクタ電流がPNPトランジスタTpdのコレクタから供給される。NPNトランジスタTpdにコレクタ電流が流れると、そのコレクタ電流と同じ電流がPNPトランジスタTpのコレクタから被処理ノードP1に流れる。

0058

以上のように、擬似インダクタ回路2Cでは、可変抵抗R207で変換された電流を、カレントミラー回路によって被処理ノードP1の入出力電流として流すことができる。このため、擬似インダクタ回路2Cによれば、PNPトランジスタTp、NPNトランジスタTn、抵抗R201およびR202から構成される初段回路アイドリング電流を小さく設定することができ、消費電力下げることが可能である。

0059

また、擬似インダクタ回路2Cでは、積分回路24の出力電圧に応じた電流を被処理ノードP1に負帰還させるために、帰還電流の位相を整える反転増幅回路26Cが設けられている。これにより、擬似インダクタ回路2Cでは、擬似インダクタ回路2Bに比べ、オペアンプの数が反転増幅回路26Cのオペアンプ215分だけ増えている。ここで、オペアンプ206およびオペアンプ215は、積分回路24および反転増幅回路26Cに流れる電流が低いため、汎用オペアンプを利用することが可能である。汎用オペアンプは、一般に、2回路1パッケージで実装されている。このため、オペアンプ206およびオペアンプ215は、1パッケージで実現される。従って、擬似インダクタ回路2Cによれば、オペアンプ215の追加に起因する擬似インダクタ回路2Cのスペースの増加を抑えることができる。

0060

<他の実施形態>
以上、この発明の第1〜第3実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

0061

(1)負性抵抗回路3を図8に示す負性抵抗回路3Aに置き換えてもよい。図8に示すように、負性抵抗回路3Aは、抵抗R11〜R16および抵抗Rdと、オペアンプ33および34とにより構成されている。ここで、抵抗Rdは被処理ノードP2とオペアンプ34の出力端子との間に挿入されている。また、抵抗R11は、被処理ノードP2とオペアンプ33の非反転入力端子との間に挿入され、抵抗R12は、オペアンプ33の非反転入力端子と接地線との間に挿入されている。また、抵抗R13は、オペアンプ34の出力端子とオペアンプ33の反転入力端子との間に挿入され、抵抗R14は、オペアンプ33の反転入力端子と出力端子との間に挿入されている。また、抵抗R15は、オペアンプ33の出力端子とオペアンプ34の反転入力端子との間に挿入され、抵抗R16は、オペアンプ34の反転入力端子と出力端子との間に挿入されている。そして、オペアンプ34の非反転入力端子は接地されている。

0062

図3に示す負性抵抗回路3では、抵抗Rdの両端間電圧を増幅して電圧Vzを出力する回路がオペアンプ31からなる1段の増幅器により構成されていた。これに対し、図8では、抵抗Rdの両端間電圧を増幅して電圧Vzを出力する回路が各々オペアンプ33および34からなる2段の増幅器により構成されている。このため、図8におけるゲインAは、図3におけるゲインAと異なったものとなる。しかし、この点を除けば、図8に示す負性抵抗回路3Aは、図3に示す負性抵抗回路3と基本的に同様である。従って、図8に示す態様においても、負性抵抗回路3Aの抵抗値Rnを負抵抗とし、かつ、その抵抗値を調整することができる。よって、この負性抵抗回路3Aを上記実施形態に適用することにより上記実施形態と同様な効果が得られる。

0063

(2)上記各実施形態では、励振装置に擬似インダクタ回路2〜2Cを用いたが、通常のインダクタを用いてもよい。

0064

(3)上記各実施形態において、励振装置を音響機器に適用する場合に、例えば音響機器を制御するためのリモコンの操作等に応じて、負性抵抗回路3の抵抗値Rnを切り換えるように構成してもよい。

0065

1……ピエゾ素子、2,2B,2C……擬似インダクタ回路、3,3A……負性抵抗回路、4……制振対象、Vp……電圧源、Cp……寄生キャパシタ、Rp,Rs……寄生抵抗、Rn……負抵抗、Ls……インダクタンス。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 制振装置およびエレベーター装置」が 公開されました。( 2021/04/30)

    【課題・解決手段】この発明の目的は、機械構造的に柔軟性を有する長尺の構造体の共振現象による振動の増幅を効率的に抑制する、不安定化防止手段を備えた制振装置を得ることである。長尺の構造体(1)の振動を低減... 詳細

  • エヌパット株式会社の「 振れ止め装置」が 公開されました。( 2021/04/30)

    【課題】空気調和機などの天井吊り下げ物の側面においてボルト部材が振動することを抑制し、従来よりも優れた振れ止め効果を発揮できるようにする。【解決手段】振れ止め装置1は、天井吊り下げ物100の上面に沿う... 詳細

  • 株式会社アクシスの「 制振装置」が 公開されました。( 2021/04/30)

    【課題】軽量かつ小型でありながら、高い制振効果を発揮することが可能な制振装置を提供する。【解決手段】制振対象物1の振動に伴って振動する振動部材2と、振動部材2の振動から変換された回転力により回転する回... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ