図面 (/)

技術 半導体装置及び半導体装置の製造方法

出願人 三重富士通セミコンダクター株式会社
発明者 江間泰示三沢信裕粂野一幸安田真
出願日 2016年2月19日 (5年8ヶ月経過) 出願番号 2016-029457
公開日 2017年8月24日 (4年2ヶ月経過) 公開番号 2017-147380
状態 特許登録済
技術分野 半導体集積回路
主要キーワード Zより 一次近似式 抵抗素子群 抵抗値比 転換点 要部断面模式図 RTC回路 相対精度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年8月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

抵抗素子温度依存性に起因した半導体装置の性能の低下を抑える。

解決手段

半導体装置は、抵抗素子として、ボロン等の同種の不純物を含有し、異なる幅を有する第1ポリシリコン及び第2ポリシリコンを含む。一方の第1ポリシリコンは、濃度CXの不純物を含み、他方の第2ポリシリコンは、第1ポリシリコンよりも幅が大きく、濃度CXよりも低い濃度CYの同種の不純物を含む。第1ポリシリコンは、濃度CXでその温度係数TCRの正負転換し、第2ポリシリコンは、濃度CYでその温度係数TCRの正負が転換する。

概要

背景

抵抗素子を有する半導体装置が知られている。抵抗素子として、所定不純物イオン注入されたポリシリコン半導体基板拡散層、金属や金属の窒化物等を用いる技術が知られている。また、半導体装置に、異なる性質を有する抵抗素子を設ける技術が知られている。

概要

抵抗素子の温度依存性に起因した半導体装置の性能の低下を抑える。半導体装置は、抵抗素子として、ボロン等の同種の不純物を含有し、異なる幅を有する第1ポリシリコン及び第2ポリシリコンを含む。一方の第1ポリシリコンは、濃度CXの不純物を含み、他方の第2ポリシリコンは、第1ポリシリコンよりも幅が大きく、濃度CXよりも低い濃度CYの同種の不純物を含む。第1ポリシリコンは、濃度CXでその温度係数TCRの正負転換し、第2ポリシリコンは、濃度CYでその温度係数TCRの正負が転換する。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1濃度の第1不純物を含み第1幅を有する第1ポリシリコンと、前記第1濃度よりも低い第2濃度の前記第1不純物を含み前記第1幅よりも大きい第2幅を有する第2ポリシリコンとを含み、前記第1ポリシリコンは、前記第1濃度で温度係数正負転換し、前記第2ポリシリコンは、前記第2濃度で温度係数の正負が転換することを特徴とする半導体装置

請求項2

前記第1濃度と前記第2濃度とはいずれも、1×1020cm-3以上1×1021cm-3以下であることを特徴とする請求項1に記載の半導体装置。

請求項3

前記第1ポリシリコンと前記第2ポリシリコンとは、電気的に接続されることを特徴とする請求項1又は2に記載の半導体装置。

請求項4

前記第1不純物は、p型の不純物であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。

請求項5

負の温度係数を有し第1幅を有する第1ポリシリコンと、正の温度係数を有し前記第1幅よりも大きい第2幅を有する第2ポリシリコンとを含むことを特徴とする半導体装置。

請求項6

前記第1ポリシリコンは、第1濃度の第1不純物を含み、前記第2ポリシリコンは、前記第1濃度の前記第1不純物を含むことを特徴とする請求項5に記載の半導体装置。

請求項7

前記第1ポリシリコンは、第1濃度の第1不純物を含み、前記第2ポリシリコンは、前記第1濃度よりも低い第2濃度の前記第1不純物を含むことを特徴とする請求項5に記載の半導体装置。

請求項8

前記第1濃度と前記第2濃度とはいずれも、1×1020cm-3以上1×1021cm-3以下であることを特徴とする請求項5乃至7のいずれかに記載の半導体装置。

請求項9

前記第1ポリシリコンと前記第2ポリシリコンとは、電気的に接続されることを特徴とする請求項5乃至8のいずれかに記載の半導体装置。

請求項10

前記第1不純物は、p型の不純物であることを特徴とする請求項5乃至9のいずれかに記載の半導体装置。

請求項11

第1幅を有する第1ポリシリコンと、前記第1幅よりも大きい第2幅を有する第2ポリシリコンとの、第1不純物の濃度と温度係数との関係を取得する工程と、前記関係を基に、前記第1ポリシリコンの前記第1不純物の第1濃度と、前記第2ポリシリコンの前記第1不純物の第2濃度とを設定する工程と、前記第1濃度の前記第1不純物を含む前記第1ポリシリコンと、前記第2濃度の前記第1不純物を含む前記第2ポリシリコンとを形成する工程とを含むことを特徴とする半導体装置の製造方法。

請求項12

前記第2濃度は、前記第1濃度よりも低く、前記第1ポリシリコンは、前記第1濃度で温度係数の正負が転換し、前記第2ポリシリコンは、前記第2濃度で温度係数の正負が転換することを特徴とする請求項11に記載の半導体装置の製造方法。

請求項13

前記第1濃度の前記第1不純物を含む前記第1ポリシリコンは、負の温度係数を有し、前記第2濃度の前記第1不純物を含む前記第2ポリシリコンは、正の温度係数を有することを特徴とする請求項11に記載の半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置及び半導体装置の製造方法に関する。

背景技術

0002

抵抗素子を有する半導体装置が知られている。抵抗素子として、所定不純物イオン注入されたポリシリコン半導体基板拡散層、金属や金属の窒化物等を用いる技術が知られている。また、半導体装置に、異なる性質を有する抵抗素子を設ける技術が知られている。

先行技術

0003

特開2000−228496号公報
特開2003−100749号公報
特開平9−36310号公報
特開2013−243276号公報

発明が解決しようとする課題

0004

抵抗素子は、その抵抗値が温度によって変化し得る。抵抗素子を有する半導体装置において、その動作時の温度で抵抗素子の抵抗値の変化が大きくなると、抵抗素子を含む半導体装置の性能が低下する恐れがある。

課題を解決するための手段

0005

本発明の一観点によれば、第1濃度の第1不純物を含み第1幅を有する第1ポリシリコンと、前記第1濃度よりも低い第2濃度の前記第1不純物を含み前記第1幅よりも大きい第2幅を有する第2ポリシリコンとを含み、前記第1ポリシリコンは、前記第1濃度で温度係数正負転換し、前記第2ポリシリコンは、前記第2濃度で温度係数の正負が転換する半導体装置が提供される。

0006

また、本発明の一観点によれば、負の温度係数を有し第1幅を有する第1ポリシリコンと、正の温度係数を有し前記第1幅よりも大きい第2幅を有する第2ポリシリコンとを含む半導体装置が提供される。

0007

また、本発明の一観点によれば、上記のような半導体装置の製造方法が提供される。

発明の効果

0008

開示の技術によれば、抵抗素子の温度依存性に起因した性能の低下が抑えられ、安定的に性能が発揮される半導体装置を実現することが可能になる。

図面の簡単な説明

0009

抵抗素子の構成例を示す図である。
抵抗素子の温度依存性の例を示す図(その1)である。
抵抗素子の温度依存性の例を示す図(その2)である。
抵抗素子の温度依存性の例を示す図(その3)である。
温度係数の説明図である。
ポリシリコンの幅と温度係数との関係の一例を示す図である。
抵抗素子群構成比と温度係数の絶対値との関係の一例を示す図である。
第1の実施の形態に係る抵抗素子の説明図(その1)である。
第1の実施の形態に係る抵抗素子の説明図(その2)である。
第2の実施の形態に係る抵抗素子の説明図(その1)である。
第2の実施の形態に係る抵抗素子の説明図(その2)である。
第2の実施の形態に係る抵抗素子の説明図(その3)である。
第3の実施の形態に係る抵抗素子の説明図(その1)である。
第3の実施の形態に係る抵抗素子の説明図(その2)である。
第3の実施の形態に係る抵抗素子の説明図(その3)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その1)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その2)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その3)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その4)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その5)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その6)である。
第4の実施の形態に係る半導体装置の製造方法の説明図(その7)である。
第5の実施の形態に係る半導体装置の第1構成例を示す図である。
第5の実施の形態に係る半導体装置の第2構成例を示す図である。
第5の実施の形態に係る半導体装置の第3構成例を示す図である。
第5の実施の形態に係る半導体装置の第4構成例を示す図である。

実施例

0010

はじめに、半導体装置に用いられる抵抗素子の構成例及び特性例について、図1図7を参照して説明する。
図1は抵抗素子の構成例を示す図である。

0011

一例として図1(A)には、基板100上に設けられた2つの抵抗素子110及び抵抗素子120の要部断面を模式的に図示している。基板100は、例えば、表面100aに素子分離膜等の絶縁膜102を有する半導体基板101である。このような基板100の表面100a(絶縁膜102)上に、幅Waの抵抗素子110、及び幅Waよりも大きな幅Wbの抵抗素子120が設けられる。ここでは一例として、表面100a上に並設された、同一又は同等の厚さの抵抗素子110及び抵抗素子120を図示している。抵抗素子110及び抵抗素子120には、例えば、所定濃度のp型又はn型の不純物を含むポリシリコンが用いられる。

0012

別例として図1(B)には、基板100の表面100a(絶縁膜102)上に設けられた、同一又は同等の幅Wcの抵抗素子130及び抵抗素子140の要部断面を模式的に図示している。ここでは一例として、表面100a上に並設された、同一又は同等の厚さの抵抗素子130及び抵抗素子140を図示している。抵抗素子130及び抵抗素子140には、例えば、所定濃度のp型又はn型の不純物を含むポリシリコンが用いられる。

0013

更に別例として図1(C)には、基板100の表面100a(絶縁膜102)上に設けられた抵抗素子150、及び基板100の表面100a(半導体基板101)から内部に設けられた抵抗素子160の要部断面を模式的に図示している。抵抗素子150には、例えば、所定濃度のp型又はn型の不純物を含むポリシリコンが用いられる。抵抗素子160は、所定濃度のp型又はn型の不純物を含む拡散層である。

0014

半導体装置に用いられる抵抗素子として、例えばこの図1(A)〜図1(C)に示すようなものが挙げられる。
ところで、各種抵抗素子は、その抵抗値が温度によって変化し得る。このような抵抗素子の温度依存性は、例えば、抵抗素子の幅等のサイズ、含まれる不純物種不純物濃度によって調整される。

0015

抵抗素子の温度依存性の例を図2図4に示す。
図2及び図3にはそれぞれ、幅Wが0.1μm,10μmのポリシリコンの温度[℃]と抵抗値比[%]との関係の一例を示している。ここで、抵抗値比は、温度25℃での抵抗値に対する、各温度での抵抗値の比率を表す。

0016

図2には、p型の不純物として、濃度2.7×1020cm-3、3.4×1020cm-3、4.0×1020cm-3、4.5×1020cm-3、5.0×1020cm-3及び5.5×1020cm-3のボロン(B)を含む、幅Wが0.1μmのポリシリコンの、その温度と抵抗値比との関係を示す。

0017

図3には、p型の不純物として、濃度2.7×1020cm-3、3.4×1020cm-3、4.0×1020cm-3、4.5×1020cm-3、5.0×1020cm-3及び5.5×1020cm-3のボロンを含む、幅Wが10μmのポリシリコンの、その温度と抵抗値比との関係を示す。

0018

図2及び図3において、ボロン濃度が4.5×1020cm-3、5.0×1020cm-3及び5.5×1020cm-3の時の温度と抵抗値比との関係は、外挿により得ている。具体的には、各温度でのlog〔ドーズ量〕と抵抗値との相関から、各ボロン濃度での抵抗値を算出し、抵抗値比を算出している。

0019

図2に示すように、幅Wが0.1μmのポリシリコンでは、ボロン濃度が例えば2.7×1020cm-3のように比較的低い場合には、25℃より低温になるほど抵抗値比が上がり、25℃より高温になるほど抵抗値比が下がる。幅Wが0.1μmのポリシリコンでは、25℃より低温側の抵抗値比は、ボロン濃度の増加に伴って下がっていき、25℃より高温側の抵抗値比は、ボロン濃度の増加に伴って上がっていく傾向がある。

0020

図3に示すように、幅Wが10μmのポリシリコンでも同様に、ボロン濃度が例えば2.7×1020cm-3のように比較的低い場合には、25℃より低温になるほど抵抗値比が上がり、25℃より高温になるほど抵抗値比が下がる。幅Wが10μmのポリシリコンでも、25℃より低温側の抵抗値比は、ボロン濃度の増加に伴って下がっていき、25℃より高温側の抵抗値比は、ボロン濃度の増加に伴って上がっていく傾向がある。

0021

また、図4には、n型の不純物として、濃度3.0×1020cm-3、3.5×1020cm-3及び4.0×1020cm-3のヒ素(As)を含む、幅Wが10μmのポリシリコンの、その温度と抵抗値比との関係を示す。

0022

図4に示すように、幅Wが10μmのポリシリコンに含まれる不純物がn型のヒ素となっても、25℃より低温側の抵抗値比は、ヒ素濃度の増加に伴って下がっていき、25℃より高温側の抵抗値比は、ヒ素濃度の増加に伴って上がっていく傾向がある。

0023

不純物を含む上記のポリシリコンや拡散層のような各種抵抗素子の温度依存性は、温度係数を用いて評価することができる。
ここで、図5は温度係数の説明図である。

0024

図5には、n型の不純物を含むポリシリコン(n−poly)及び拡散層(n−diff)の、各々の温度[℃]と抵抗値比[%]との関係の一例を示している。抵抗値比は、温度25℃での抵抗値に対する、各温度での抵抗値の比率である。

0025

今、温度25℃の抵抗値をR25とし、温度T℃の抵抗値RT一次近似式にすると、抵抗値RTは、係数Aを用いて次式(1)のように表すことができる。
RT=R25×{(T−25)×A+1}・・・(1)
この式(1)の係数Aを、温度係数TCR(Temperature Coefficient of Resistance)[ppm/℃]とする。図5の例では、n型の不純物を含むポリシリコン(n−poly)の温度係数TCRが−300ppm/℃、n型の不純物を含む拡散層(n−diff)の温度係数TCRが1600ppm/℃となる。

0026

各種抵抗素子の温度依存性の評価には、例えば、このような温度係数TCRが用いられる。
図6はポリシリコンの幅と温度係数との関係の一例を示す図である。

0027

図6には、上記図2図4の例に従い、所定の幅Wのポリシリコンに、異なる濃度で不純物を含有させた場合の、ポリシリコンの幅W[μm]と温度係数TCR[ppm/℃]との関係の一例を示している。

0028

図6の例では、不純物としてボロンを選択し、濃度3.6×1019cm-3、2.7×1020cm-3、3.4×1020cm-3及び4.0×1020cm-3のボロンを含有させた各幅Wのポリシリコンの温度係数TCRを、その幅Wに対してプロットしている。

0029

図6に示すように、ボロン濃度が、例えば3.6×1019cm-3のように、1×1020cm-3を下回る場合には、温度係数TCRの幅Wによる依存性は小さい。
ポリシリコンのボロン濃度を2.7×1020cm-3、3.4×1020cm-3というように増加させていくと、温度係数TCRは、幅Wに関わらず低下していき、各ボロン濃度では、幅Wが大きいものの方が、比較的小さな温度係数TCRを示す。

0030

ポリシリコンのボロン濃度を4.0×1020cm-3のように更に増加させると、温度係数TCRは、幅Wが比較的小さい範囲では低下を続ける一方、幅Wが比較的大きい範囲では増加に転じる。

0031

ポリシリコンのボロン濃度を更に増加させれば、幅Wに関わらず、温度係数TCRは増加することになる(図2及び図3)。
比較的幅Wが大きいポリシリコンを用いた抵抗素子は、例えば、アナログ回路等、高い相対精度が要求される回路に使用される。比較的幅Wが小さいポリシリコンを用いた抵抗素子は、例えば、RTC(Real Time Clock)回路等、相対精度は多少犠牲にしても小面積で大抵抗を実現したい回路に使用される。いずれの場合でも、抵抗素子のポリシリコンの温度依存性、温度係数TCRは、小さいことが望ましい。

0032

半導体装置に、ポリシリコンを用いて異なる幅の抵抗素子を設ける際には、例えば、基板上に幅Wが異なるポリシリコンを形成し、それらに所定ドーズ量で不純物を同時にイオン注入する方法が採用される場合がある。尚、幅Wが異なるポリシリコンの厚みは同等とする。

0033

この場合、不純物のイオン注入時のドーズ量(ポリシリコンの不純物濃度)を、比較的幅Wが大きいポリシリコンを基準にその温度係数TCRが小さくなるような条件に設定すると、比較的幅Wが小さいポリシリコンの温度係数TCRが大きくなってしまうことがある(図6)。逆に、不純物のイオン注入時のドーズ量(ポリシリコンの不純物濃度)を、比較的幅Wが小さいポリシリコンを基準にその温度係数TCRが小さくなるような条件に設定すると、比較的幅Wが大きいポリシリコンの温度係数TCRが大きくなってしまうことがある(図6)。

0034

温度係数TCRの大きいポリシリコンが用いられた抵抗素子を含む半導体装置では、その動作に伴う昇降温により、当該抵抗素子の抵抗値の変化が大きくなり、半導体装置の性能が低下してしまうことが起こり得る。

0035

また、半導体装置に関し、正の温度係数TCRを有する抵抗素子と、負の温度係数TCRを有する抵抗素子とを電気的に直列に接続することで、互いの温度依存性をキャンセルし、両抵抗素子を接続したもの(接続体)の温度係数TCRを小さく抑える手法がある。しかし、この手法では、接続する抵抗素子群の構成比によっては、接続しても所望の温度係数TCRが得られないことが起こり得る。

0036

図7は抵抗素子群の構成比と温度係数の絶対値との関係の一例を示す図である。
ここでは、上記図5で述べたようなn型の不純物を含むポリシリコン(n−poly)と拡散層(n−diff)との組合せを例にする。この例の場合、n型の不純物を含むポリシリコンに対する拡散層の構成比(n−diff/n−poly)と温度係数TCRの絶対値[ppm/℃]との関係は、図7のようになる。

0037

図7に示すように、n型の不純物を含むポリシリコン(n−poly)に対し、n型の不純物を含む拡散層(n−diff)の割合が増加していくと、温度係数TCRの絶対値は、いったん減少した後、増加する。この例では、n型の不純物を含むポリシリコンに対する拡散層の構成比が約0.2の時、温度係数TCRの絶対値が最小になる。従って、n型の不純物を含むポリシリコンと拡散層との構成比(n−diff/n−poly)を約0.2とし、それらを接続した時に、互いの温度係数TCRが最も効果的にキャンセルされ、接続体の温度係数TCRの絶対値が最も小さく抑えられる。

0038

しかし、n型の不純物を含むポリシリコンも拡散層も、共に温度係数TCRが比較的大きい。大きな温度係数TCR同士をキャンセルしようとすると、構成比が最適値(約0.2)からずれた時の、その温度係数TCRの絶対値と、最小の温度係数TCRの絶対値との差が大きくなり易い。

0039

このように、接続する抵抗素子群の構成比の、最適値からのずれによって、接続後の温度係数TCRが大きくなってしまうと、動作に伴い、当該抵抗素子群の接続体の、抵抗値の変化が大きくなり、半導体装置の性能が低下してしまうことが起こり得る。

0040

以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を採用し、抵抗素子の温度依存性、温度係数TCRに起因した半導体装置の性能の低下を抑える。
まず、第1の実施の形態について説明する。

0041

図8及び図9は第1の実施の形態に係る抵抗素子の説明図である。
ここでは抵抗素子として、不純物を含む、幅Wが0.1μm,10μmのポリシリコンを用いる。ポリシリコンの不純物として、p型の不純物であるボロンを用いる。

0042

図8には、幅Wが0.1μmのポリシリコン(W0.1)及び幅Wが10μmのポリシリコン(W10)についての、ボロン濃度[cm-3]とシート抵抗[Ω/□]との関係の一例を示している。

0043

図8に示すように、幅Wが0.1μm,10μmのいずれのポリシリコンも、ボロン濃度の増加に伴い、シート抵抗は単調に減少する。幅Wが0.1μmのポリシリコンの方が、幅Wが10μmのポリシリコンよりも、一定のボロン濃度に対してシート抵抗が高くなる。

0044

図9には、幅Wが0.1μmのポリシリコン(W0.1)及び幅Wが10μmのポリシリコン(W10)についての、ボロン濃度[cm-3]と温度係数TCRの絶対値[ppm/℃]との関係の一例を示している。

0045

図9に示すように、幅Wが0.1μm,10μmのいずれのポリシリコンも、或るボロン濃度で温度係数TCRの正負が転換する。幅Wが0.1μmのポリシリコンでは、ボロン濃度が5×1020cm-3〜6×1020cm-3の範囲で温度係数TCRの正負が転換する。幅Wが10μmのポリシリコンでは、ボロン濃度が3×1020cm-3〜4×1020cm-3の範囲で温度係数TCRの正負が転換する。このように、温度係数TCRの正負が転換するボロン濃度は、ポリシリコンの幅Wで異なる。

0046

そこで、幅Wが0.1μmのポリシリコンについては、そのボロン濃度を、温度係数TCRの正負転換点Xの濃度CXに設定する。幅Wが10μmのポリシリコンについては、そのボロン濃度を、温度係数TCRの正負転換点Yの濃度CYに設定する。このように、幅Wが0.1μm,10μmのポリシリコンにそれぞれ、温度係数TCRの正負転換点X,Y、即ち温度係数TCRの絶対値が最小になる濃度CX,CYでボロンが含まれるように、設定する。これにより、幅Wが0.1μm,10μmのポリシリコンの、各々の温度係数TCRの絶対値を最小にすることができる。

0047

このようなポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。その結果、安定的に性能が発揮される半導体装置、更にはそれを用いた電子装置電子機器が実現される。

0048

第1の実施の形態では、図9のような関係を基に、幅Wが0.1μm,10μmのポリシリコンに、各々の温度係数TCRの正負転換点X,Yの濃度CX,CYでボロンを含有させる。ボロン濃度を、幅Wが異なるポリシリコンの各々で設定するため、前述のような、幅Wが異なるポリシリコンに不純物を同時にイオン注入する方法で生じ得る事態、即ち幅Wが異なるポリシリコンの温度係数TCRが一方で大、他方で小となる事態が回避される。

0049

例えば、図9の関係を基に、半導体装置に設けられるアナログ回路用の抵抗素子を、幅Wが10μmで、ボロンを温度係数TCRの正負転換点Yの濃度CYで含有するポリシリコンを用いて形成する。半導体装置に設けられるRTC回路用の抵抗素子を、幅Wが0.1μmで、ボロンを温度係数TCRの正負転換点Xの濃度CXで含有するポリシリコンを用いて形成する。このようにすると、アナログ回路用の抵抗素子の温度係数TCR、及びRTC回路用の抵抗素子の温度係数TCRを、共に最小にすることができる。

0050

また、図9の関係を基に得られるポリシリコン群、即ち幅Wが0.1μm,10μmであってボロンが温度係数TCRの正負転換点X,Yの濃度CX,CYで含有されるポリシリコン群は、電気的に直列又は並列に接続してよい。これらのポリシリコン群は、共に温度係数TCRが最小になるため、電気的に接続しても、その接続体の温度係数TCRが小さく抑えられる。その結果、ポリシリコン群を電気的に接続した接続体を抵抗素子として含む半導体装置の、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した性能の低下を抑えることができる。

0051

尚、ここではポリシリコンに含有させる不純物としてp型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン(P)等のn型の不純物を用いることもできる。

0052

n型の不純物を用いた場合にも、上記同様、幅Wが異なるポリシリコンについての不純物濃度と温度係数TCRの絶対値との関係を取得し、その関係を基に、各ポリシリコンの不純物濃度を、その温度係数TCRの正負転換点の濃度に設定する。そのような濃度に設定されて形成されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。

0053

次に、第2の実施の形態について説明する。
図10図12は第2の実施の形態に係る抵抗素子の説明図である。
ここでは上記第1の実施の形態と同様に、抵抗素子として、不純物を含む、幅Wが0.1μm,10μmのポリシリコンを用いる。ポリシリコンの不純物として、p型の不純物であるボロンを用いる。

0054

図10には、幅Wが0.1μmのポリシリコン(W0.1)及び幅Wが10μmのポリシリコン(W10)についての、ボロン濃度[cm-3]と温度係数TCRの絶対値[ppm/℃]との関係の一例を示している。尚、図10は、上記第1の実施の形態で述べた図9の関係に対応する図である。

0055

幅Wが異なるポリシリコンについて、そのボロン濃度と温度係数TCRの絶対値とが、この図10に示すような関係になる場合、ボロン濃度を適切に設定すれば、ポリシリコンの温度係数TCRを、幅Wが小さい方で負、幅Wが大きい方で正にすることができる。例えば、幅Wが0.1μm,10μmのポリシリコンのボロン濃度を、同じ濃度CZ、この例では4.4×1020cm-3に設定する。この濃度CZでは、幅Wが0.1μm,10μmのポリシリコンの、互いの温度係数TCRは、正負が反対で、幅Wが0.1μm(W0.1)の方で負、幅Wが10μm(W10)の方で正になる。

0056

図11には、濃度CZのボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)、及び、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)についての、温度[℃]と抵抗値比[%]との関係の一例を示している。ここで、抵抗値比は、温度25℃での抵抗値に対する、各温度での抵抗値の比率を表す。

0057

図11に示すような、濃度CZのボロンを含む、幅Wが0.1μmのポリシリコンについての温度と抵抗値比との関係を、上記の式(1)で近似した時の係数Aが、当該ポリシリコン(W0.1)の温度係数TCRとなる。同様に、濃度CZのボロンを含む、幅Wが10μmのポリシリコンについての温度と抵抗値比との関係を、上記の式(1)で近似した時の係数Aが、当該ポリシリコン(W10)の温度係数TCRとなる。

0058

図11に示すように、濃度CZのボロンを含む、幅Wが0.1μm,10μmのいずれのポリシリコン(W0.1,W10)も、温度係数TCRの絶対値は、半導体装置の抵抗素子として使用可能な、十分に小さな値である。例えば、上記図5で述べた、n型の不純物を含むポリシリコン(n−poly)及び拡散層(n−diff)の温度係数TCR(係数A)に比べて、大幅に小さな値となる。

0059

このような、濃度CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンを、電気的に直列に接続すれば、互いの温度依存性をキャンセルし、接続体の温度係数TCRを、個々のポリシリコンの温度係数TCRよりも更に小さくすることができる。このように接続されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。

0060

図12には、濃度CZのボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)に対する、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)の構成比(W10/W0.1)と、温度係数TCRの絶対値[ppm/℃]との関係の一例を示している。

0061

図12に示すように、濃度CZのボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)に対し、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)の割合が増加すると、温度係数TCRの絶対値は、緩やかに減少した後、緩やかに増加する。例えば、上記図7で述べた、n型の不純物を含むポリシリコンに対する拡散層の構成比(n−diff/n−poly)と温度係数TCRの絶対値との関係に比べて、構成比(W10/W0.1)に対する温度係数TCRの絶対値の増減が、大幅に小さくなる。

0062

図12の例では、濃度CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)が約1.8の時、温度係数TCRの絶対値が最小になる。濃度CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)を約1.8とし、それらを接続した時に、互いの温度係数TCRが効果的にキャンセルされ、接続体の温度係数TCRの絶対値が最も小さく抑えられる。

0063

更に、図12の例では、濃度CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)が、最適値(約1.8)からずれても、温度係数TCRの絶対値の増減が緩やかなため、最小の温度係数TCRの絶対値との差が小さく抑えられる。従って、濃度CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)を、比較的広い範囲で設定することができる。設定した構成比でポリシリコン群を形成し、それらを電気的に直列に接続することで、温度係数TCRの小さい接続体を実現することができる。そのような接続体を、抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。

0064

尚、ここではポリシリコンに含有させる不純物として、p型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン等のn型の不純物を用いることもできる。

0065

次に、第3の実施の形態について説明する。
図13図15は第3の実施の形態に係る抵抗素子の説明図である。
ここでは上記第1及び第2の実施の形態と同様に、抵抗素子として、不純物を含む、幅Wが0.1μm,10μmのポリシリコンを用いる。ポリシリコンの不純物として、p型の不純物であるボロンを用いる。

0066

図13には、幅Wが0.1μmのポリシリコン(W0.1)及び幅Wが10μmのポリシリコン(W10)についての、ボロン濃度[cm-3]と温度係数TCRの絶対値[ppm/℃]との関係の一例を示している。尚、図13は、上記第1及び第2の実施の形態で述べた図9及び図10の関係に対応する図である。

0067

この第3の実施の形態では、幅Wが0.1μmのポリシリコンのボロン濃度を、幅Wが10μmのポリシリコンのボロン濃度よりも高くする点で、上記第2の実施の形態と相違する。例えば、幅Wが0.1μmのポリシリコンのボロン濃度を、濃度CZ1、この例では4.8×1020cm-3に設定し、幅Wが10μmのポリシリコンのボロン濃度を、濃度CZ1よりも低い濃度CZ、この例では4.4×1020cm-3に設定する。図13に示すように、幅Wが0.1μmのポリシリコン(W0.1)は、濃度CZ1でその温度係数TCRが負になり、幅Wが10μmのポリシリコン(W10)は、濃度CZでその温度係数TCRが正になる。

0068

図14には、濃度CZ1のボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)、及び、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)についての、温度[℃]と抵抗値比[%]との関係の一例を示している。ここで、抵抗値比は、温度25℃での抵抗値に対する、各温度での抵抗値の比率を表す。

0069

各々濃度CZ1,CZのボロンを含む、幅Wが0.1μm,10μmの各ポリシリコン(W0.1,W10)の、この図14のような関係を、上記の式(1)で近似した時の係数Aが、各ポリシリコンの温度係数TCRとなる。いずれのポリシリコンも、温度係数TCRの絶対値は、半導体装置の抵抗素子として使用可能な、十分に小さな値である。

0070

更に、ボロン濃度を、上記第2の実施の形態で述べた濃度CZよりも高い濃度CZ1とした、幅Wが0.1μmのポリシリコン(W0.1)では、上記第2の実施の形態に比べて、温度係数TCRの絶対値が、より小さくなる。

0071

このような、各々濃度CZ1,CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンを、電気的に直列に接続することで、互いの温度依存性をキャンセルし、接続体の温度係数TCRを、上記第2の実施の形態に比べて、更に小さくすることができる。このように接続されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。

0072

図15には、濃度CZ1のボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)に対する、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)の構成比(W10/W0.1)と、温度係数TCRの絶対値[ppm/℃]との関係の一例を示している。

0073

図15に示すように、濃度CZ1のボロンを含む、幅Wが0.1μmのポリシリコン(W0.1)に対し、濃度CZのボロンを含む、幅Wが10μmのポリシリコン(W10)の割合が増加すると、温度係数TCRの絶対値は、緩やかに減少した後、緩やかに増加する。

0074

図15の例では、各々濃度CZ1,CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)が約0.9の時、温度係数TCRの絶対値が最小になる。このような構成比(W10/W0.1)で、幅Wが0.1μm,10μmのポリシリコンを接続した時、互いの温度係数TCRが効果的にキャンセルされ、接続体の温度係数TCRの絶対値が最も小さく抑えられる。

0075

更に、上記図12と同様に、この図15の例でも、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)が最適値(約0.9)からずれても、温度係数TCRの絶対値の増減が緩やかなため、最小の温度係数TCRの絶対値との差が小さく抑えられる。従って、各々濃度CZ1,CZのボロンを含む、幅Wが0.1μm,10μmのポリシリコンの構成比(W10/W0.1)を、比較的広い範囲で設定することができる。設定した構成比でポリシリコン群を形成し、それらを電気的に直列に接続することで、温度係数TCRの小さい接続体を実現することができる。そのような接続体を、抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。

0076

更に、この第3の実施の形態では、幅Wが0.1μm,10μmのポリシリコンを接続した時の温度係数TCRの絶対値を、上記第2の実施の形態に比べて、より構成比(W10/W0.1)が小さい範囲において、小さく抑えることができる。即ち、幅Wが10μmのポリシリコンの割合を小さくすることができる。従って、幅Wが0.1μm,10μmのポリシリコンの接続体で形成される抵抗素子の、半導体装置内での占有率(面積、体積)を小さくすることができる。その結果、半導体装置の小型化、半導体装置に含まれる要素(抵抗素子のほか、トランジスタ配線等の回路素子)の配置自由度の向上等を図ることができる。

0077

尚、ここではポリシリコンに含有させる不純物として、p型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン等のn型の不純物を用いることもできる。

0078

次に、第4の実施の形態について説明する。
ここでは、ポリシリコンを用いた抵抗素子を備える半導体装置の製造方法の一例を、第4の実施の形態として説明する。

0079

図16図22は第4の実施の形態に係る半導体装置の製造方法の説明図である。ここで、図16ポリシリコンパターン形成工程の一例の要部断面模式図図17は第1イオン注入工程の一例の要部断面模式図、図18及び図19は第2イオン注入工程の一例の要部断面模式図、図20サイドウォール絶縁膜形成工程の一例の要部断面模式図、図21は第3イオン注入工程の一例の要部断面模式図、図22導体部形成工程の一例の要部断面模式図である。

0080

図16に示すような、基板40が準備される。基板40には、シリコン(Si)、シリコンゲルマニウム(SiGe)等の各種半導体基板41が用いられる。基板40は、第1の抵抗素子が形成される領域10a、第2の抵抗素子が形成される領域20a、及びトランジスタが形成される領域30aを含む。領域10aの半導体基板41内には、絶縁膜42aが設けられる。領域20aの半導体基板41内には、絶縁膜42bが設けられる。領域30aの半導体基板41内には、素子領域(アクティブ領域)を画定する絶縁膜42c、及びアクティブ領域上の絶縁膜42dが設けられる。絶縁膜42a、絶縁膜42b及び絶縁膜42cは、例えば、STI(Shallow Trench Isolation)法や熱酸化法を用いて形成される。絶縁膜42dは、例えば、熱酸化法を用いて形成される。

0081

上記のような基板40上に、図16に示すように、ポリシリコン11、ポリシリコン21及びポリシリコン31が形成される。ポリシリコン11は、領域10aの絶縁膜42a上に、所定の幅W1及び厚さT1で形成される。ポリシリコン21は、領域20aの絶縁膜42b上に、所定の幅W2及び厚さT2で形成される。ポリシリコン31は、領域30aの絶縁膜42d上に、所定の幅W3及び厚さT3で形成される。例えば、ポリシリコン11の厚さT1、ポリシリコン21の厚さT2、及びポリシリコン31の厚さT3は、同一又は同等の厚さとされる。ポリシリコン21の幅W2は、ポリシリコン11の幅W1よりも大きな幅とされる。ポリシリコン11、ポリシリコン21及びポリシリコン31は、例えば、基板40上に形成されたポリシリコン層を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングすることで、形成される。

0082

次いで、図17に示すように、ポリシリコン11、ポリシリコン21及びポリシリコン31が形成された基板40上に、領域30aを覆い、領域10a及び領域20aに開口部50aを有するレジスト50が形成される。このレジスト50をマスクにして、領域10aのポリシリコン11、及び領域20aのポリシリコン21に対し、不純物のイオン注入が行われる。例えば、ポリシリコン11及びポリシリコン21に対し、加速エネルギーが8keV、ドーズ量が4×1015cm-2の条件で、ボロンのイオン注入が行われる。イオン注入後、レジスト50は除去される。

0083

図17の工程により、基板40の領域10aに、不純物を含む、幅W1のポリシリコン11が形成され、基板40の領域20aに、同一又は同等の濃度の不純物を含む、より大きな幅W2のポリシリコン21が形成される。

0084

次いで、図18に示すように、基板40上に、領域20aを覆い、領域10a及び領域30aに開口部51aを有するレジスト51が形成される。このレジスト51をマスクにして、領域10aのポリシリコン11、及び領域30aのポリシリコン31に対し、不純物のイオン注入が行われる。例えば、ポリシリコン11及びポリシリコン31に対し、加速エネルギーが0.5keV、ドーズ量が4×1014cm-2の条件で、ボロンのイオン注入が行われる。イオン注入後、レジスト51は除去される。

0085

図18の工程により、基板40の領域10aに、不純物を含む、幅W1のポリシリコン11が形成され、基板40の領域20aに、より低濃度の不純物を含む、より大きな幅W2のポリシリコン21が形成される。即ち、上記第1又は第3の実施の形態で述べたような、不純物濃度及び幅Wが異なるポリシリコン群が形成される。尚、形成するポリシリコン群の形態によって、上記図17及びこの図18の工程で行う不純物のイオン注入条件が設定される。

0086

また、図18の工程により、基板40の領域30aに、不純物を含むポリシリコン31(ゲート電極31)が形成されると共に、ゲート電極31の両側の半導体基板41内に、不純物領域34が形成される。不純物領域34は、トランジスタ(図22)のLDD(Lightly Doped Drain)領域として機能する。

0087

図18には、上記図17の工程後、領域20aを覆い、領域10a及び領域30aに開口部51aを有するレジスト51を設け、それをマスクにしてイオン注入を行う例を示した。このほか、上記図17の工程後、図19に示すように、領域10a及び領域20aを覆い、領域30aに開口部52aを有するレジスト52を設け、それをマスクにしてイオン注入を行うこともできる。イオン注入後、レジスト52は除去される。

0088

図19の工程では、上記図17の工程で形成されたポリシリコン11及びポリシリコン21が、レジスト52によってイオン注入から保護される。基板40の領域10aには、不純物を含む、幅W1のポリシリコン11が形成され、基板40の領域20aには、同一又は同等の濃度の不純物を含む、より大きな幅W2のポリシリコン21が形成される。即ち、上記第2の実施の形態で述べたような、不純物濃度が同一又は同等で幅Wが異なるポリシリコン群が形成される。尚、形成するポリシリコン群の形態によって、上記図17及びこの図19の工程で行う不純物のイオン注入条件が設定される。

0089

基板40の領域30aには、図19の工程により、不純物を含むポリシリコン31(ゲート電極31)が形成されると共に、ゲート電極31の両側の半導体基板41内に、不純物領域34(LDD領域)が形成される。

0090

尚、イオン注入の手順は、上記のような図17の工程後に図18の工程を行うといった手順や、図17の工程後に図19の工程を行うといった手順には限定されない。最終的に所定濃度の不純物を含むポリシリコン11、ポリシリコン21、ゲート電極(ポリシリコン)31及び不純物領域34を形成することができれば、各種手順でイオン注入を行うことができる。

0091

所定濃度の不純物を含むポリシリコン11、ポリシリコン21、ゲート電極31及び不純物領域34の形成後は、サイドウォール絶縁膜の形成が行われる。図20に示すように、ポリシリコン11の側壁にサイドウォール絶縁膜12が形成され、ポリシリコン21の側壁にサイドウォール絶縁膜22が形成され、ゲート電極31の側壁にサイドウォール絶縁膜32が形成される。サイドウォール絶縁膜12、サイドウォール絶縁膜22及びサイドウォール絶縁膜32は、基板40上に絶縁膜、例えば酸化膜や窒化膜或いはそれらの積層膜を形成し、それをエッチングすることで、形成される。このエッチングの際には、絶縁膜42a、絶縁膜42b、絶縁膜42c及び絶縁膜42dが部分的にエッチングされる。領域30aの半導体基板41とゲート電極31との間には、ゲート絶縁膜33(エッチング後に残る絶縁膜42dの一部)が形成される。

0092

次いで、図21に示すように、基板40上に、領域10a及び領域20aを覆い、領域30aに開口部53aを有するレジスト53が形成される。このレジスト53をマスクにして、領域30aの半導体基板41に対し、不純物のイオン注入が行われる。これにより、トランジスタ30のソース領域及びドレイン領域として機能する不純物領域35が形成される。不純物領域35は、先に形成された不純物領域34と同じ導電型で、不純物領域34よりも高濃度となるように、形成される。イオン注入後、レジスト53は除去される。

0093

図21の工程後、ポリシリコン11、ポリシリコン21、ゲート電極31及び不純物領域35の表面をシリサイド化してもよい。シリサイド化する場合は、例えば、シリサイド化しない所定領域に予めシリサイドブロック膜を設けておき、それをマスクにしてポリシリコン11、ポリシリコン21、ゲート電極31及び不純物領域35の各表面の一部又は全部をシリサイド化する。予め設けるシリサイドブロック膜は、例えば、サイドウォール絶縁膜12,22,32を形成する際の絶縁膜を用い、フォトリソグラフィ技術とエッチング技術を用いて、サイドウォール絶縁膜12,22,32と共に、所定領域に形成することができる。

0094

図16図21の工程により、基板40の領域10aに、不純物を含む、幅W1のポリシリコン11を備えた抵抗素子10が形成される。基板40の領域20aには、ポリシリコン11と同一若しくは同等、又はそれよりも低い濃度の不純物を含み、ポリシリコン11よりも大きい幅W2のポリシリコン21を備えた抵抗素子20が形成される。基板40の領域30aには、トランジスタ30が形成される。

0095

抵抗素子10、抵抗素子20及びトランジスタ30の形成後は、例えば図22に示すように、それらを覆う層間絶縁膜60が形成され、トランジスタ30に繋がるプラグコンタクト)71や配線72等の導体部が形成される。また、同様にして、より上層配線層が形成されてよい。

0096

このようにして、例えば図22に示すような構成を含む半導体装置1が得られる。
次に、第5の実施の形態について説明する。
ここでは、ポリシリコンを用いた抵抗素子を備える半導体装置の構成例を、第5の実施の形態として説明する。

0097

図23は第5の実施の形態に係る半導体装置の第1構成例を示す図である。ここで、図23(A)は半導体装置の要部レイアウト模式図、図23(B)は図23(A)のL1−L1線に沿った断面模式図である。

0098

図23(A)及び図23(B)には、ポリシリコン11が用いられた抵抗素子10と、ポリシリコン21が用いられた抵抗素子20とを有する半導体装置1aを例示している。尚、図23(A)及び図23(B)では、トランジスタ、例えば上記第4の実施の形態で述べたようなトランジスタ30の図示は省略している。また、図23(A)では、図23(B)に示す基板40、サイドウォール絶縁膜12及びサイドウォール絶縁膜22、シリサイド層17及びシリサイド層27、並びに層間絶縁膜60の図示を省略している。

0099

ポリシリコン11及びポリシリコン21は、図23(B)に示すように、半導体基板41及び絶縁膜42を含む基板40の、その絶縁膜42上に設けられる。ポリシリコン11は、図23(A)に示すように、幅W1を有し、所定濃度の不純物を含む。ポリシリコン21は、図23(A)に示すように、幅W1のポリシリコン11よりも大きな幅W2を有し、ポリシリコン11よりも低濃度の不純物、又はポリシリコン11と同一若しくは同等の濃度の不純物を含む。図23(B)に示すように、ポリシリコン11の側壁には、サイドウォール絶縁膜12が設けられ、ポリシリコン21の側壁には、サイドウォール絶縁膜22が設けられる。

0100

図23(B)に示すように、基板40上には層間絶縁膜60が設けられる。層間絶縁膜60内には、ポリシリコン11及びポリシリコン21に電気的に接続されるコンタクト71が設けられ、層間絶縁膜60上には、1層目の配線72、この例では配線72a,72b,72cが設けられる。

0101

ポリシリコン11上及びポリシリコン21上には、図23(A)及び図23(B)に示すように、それぞれシリサイドブロック膜16及びシリサイドブロック膜26が設けられる。図23(B)に示すように、シリサイドブロック膜16から露出するポリシリコン11の端部11a及び端部11bの表面に、シリサイド層17が設けられる。図23(B)に示すように、シリサイドブロック膜26から露出するポリシリコン21の端部21a及び端部21bの表面に、シリサイド層27が設けられる。これらのシリサイド層17及びシリサイド層27に接続されるように、コンタクト71が設けられる。

0102

図23(A)及び図23(B)に示すように、ポリシリコン11の端部11aと、それに対向するポリシリコン21の端部21aとにそれぞれ接続されたコンタクト71同士が、1つの配線72aで電気的に接続される。ポリシリコン11の端部11bに接続されたコンタクト71には、別の配線72bが電気的に接続され、ポリシリコン21の端部21bに接続されたコンタクト71には、更に別の配線72cが電気的に接続される。

0103

ポリシリコン11とポリシリコン21とは、これらのコンタクト71及び配線72a,72b,72cを通じて、電気的に直列に接続される。
このように電気的に直列に接続された幅W1のポリシリコン11及び幅W2(>W1)のポリシリコン21を含む半導体装置1aでは、ポリシリコン11及びポリシリコン21の不純物濃度を適切に設定することで、その性能の低下が抑えられる。

0104

即ち、幅W1のポリシリコン11の不純物濃度を、その温度係数TCRの正負転換点の濃度、即ち温度係数TCRの絶対値が最小になる時の濃度に設定する。このポリシリコン11の幅W1よりも大きな幅W2のポリシリコン21の不純物濃度も同様に、その温度係数TCRの正負転換点の濃度、即ち温度係数TCRの絶対値が最小になる時の濃度に設定する。つまり、上記第1の実施の形態で述べた手法を採用する。これにより、ポリシリコン11及びポリシリコン21の温度係数TCRの絶対値が共に最小となるため、これらを上記のように半導体装置1a内で電気的に直列に接続した場合でも、その接続体の温度係数TCRが小さくなる。その結果、半導体装置1aの動作に伴う接続体の抵抗値の変化が抑えられ、それに起因した半導体装置1aの性能の低下が抑えられる。

0105

或いは、幅W1のポリシリコン11の不純物濃度を、その温度係数TCRが負になる濃度に設定し、より大きな幅W2のポリシリコン21の不純物濃度を、その温度係数TCRが正になる濃度に設定する。この時、幅W2のポリシリコン21の不純物濃度は、幅W1のポリシリコン11の不純物濃度と同一若しくは同等、又は低い濃度に設定する。つまり、上記第2又は第3の実施の形態で述べた手法を採用する。このようなポリシリコン11及びポリシリコン21を、上記のように半導体装置1a内で電気的に直列に接続すれば、互いの温度依存性がキャンセルされ、その接続体の温度係数TCRが小さくなる。その結果、半導体装置1aの動作に伴う接続体の抵抗値の変化が抑えられ、それに起因した半導体装置1aの性能の低下が抑えられる。

0106

図24は第5の実施の形態に係る半導体装置の第2構成例を示す図である。ここで、図24(A)は半導体装置の要部レイアウト模式図、図24(B)は図24(A)のL2−L2線に沿った断面模式図である。

0107

図24(A)及び図24(B)に示す半導体装置1bでは、抵抗素子10のポリシリコン11と、抵抗素子20のポリシリコン21とが、連続した一体のもの(ポリシリコン80)として設けられ、これにより、両者を電気的に直列に接続した構成が実現されている。半導体装置1bでは、上記図23(A)及び図23(B)に示した半導体装置1aで設けられるような配線72a及びそれと接続されるコンタクト71は設けられない。シリサイドブロック膜16とシリサイドブロック膜26との間のポリシリコン80の表面には、図24(B)に示すように、シリサイド層87が設けられる。半導体装置1bのその他の構成は、上記半導体装置1aと同様とすることができる。

0108

このような構成を有する半導体装置1bにおいても、幅W1のポリシリコン11及び幅W2のポリシリコン21の不純物濃度を適切に設定することで、その性能の低下が抑えられる。

0109

即ち、上記半導体装置1aについて述べたのと同様に、上記第1の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン11及びポリシリコン21の温度係数TCRの絶対値を共に最小にする。或いは、上記第2又は第3の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン11の温度係数TCRを負、ポリシリコン21の温度係数TCRを正にする。このようなポリシリコン11及びポリシリコン21が、連続した一体のものとして電気的に直列に接続されるため、その接続体の温度係数TCRが小さく抑えられ、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置1bの性能の低下が抑えられる。

0110

図25は第5の実施の形態に係る半導体装置の第3構成例を示す図である。ここで、図25(A)は半導体装置の要部レイアウト模式図、図25(B)は図25(A)のL3−L3線に沿った断面模式図である。

0111

図25(A)及び図25(B)に示す半導体装置1cは、抵抗素子10のポリシリコン11と、抵抗素子20のポリシリコン21とに跨る共通のシリサイドブロック膜90が設けられている点で、上記図24(A)及び図24(B)に示した半導体装置1bと相違する。半導体装置1bで設けられるようなシリサイド層87は設けられない。半導体装置1cのその他の構成は、上記半導体装置1bと同様とすることができる。

0112

このようなシリサイドブロック膜90を用いた半導体装置1cでも、上記半導体装置1bについて述べたのと同様の効果が得られる。
図26は第5の実施の形態に係る半導体装置の第4構成例を示す図である。ここで、図26(A)は半導体装置の要部レイアウト模式図、図26(B)は図26(A)のL4−L4線に沿った断面模式図である。

0113

図26(A)及び図26(B)に示す半導体装置1dでは、抵抗素子10のポリシリコン11と、抵抗素子20のポリシリコン21とが、電気的に並列に接続されている。即ち、半導体装置1dでは、図26(A)に示すように、ポリシリコン11の一方の端部11aと、ポリシリコン21の一方の端部21aとにそれぞれ接続されたコンタクト71同士が、1つの配線72、この例では配線72dで電気的に接続される。ポリシリコン11の他方の端部11bと、ポリシリコン21の他方の端部21bとにそれぞれ接続されたコンタクト71同士が、1つの配線72、この例では配線72eで電気的に接続される。

0114

尚、シリサイドブロック膜16及びシリサイドブロック膜26は、別体のものとしてポリシリコン11及びポリシリコン21の上にそれぞれ設けられてもよいし、一体のものとしてポリシリコン11及びポリシリコン21の上に跨って設けられてもよい。

0115

このように電気的に並列に接続された幅W1のポリシリコン11及び幅W2(>W1)のポリシリコン21を含む半導体装置1dでも、ポリシリコン11及びポリシリコン21の不純物濃度を適切に設定することで、その性能の低下が抑えられる。

0116

即ち、上記第1の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン11及びポリシリコン21の温度係数TCRの絶対値を共に最小にする。ポリシリコン11及びポリシリコン21の温度係数TCRの絶対値が共に最小となるため、これらを上記のように半導体装置1d内で電気的に並列に接続した場合でも、その接続体の温度係数TCRが小さくなる。その結果、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置1dの性能の低下が抑えられる。

0117

或いは、上記第2又は第3の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン11の温度係数TCRを負、ポリシリコン21の温度係数TCRを正にする。上記第2又は第3の実施の形態で述べた手法によれば、ポリシリコン11の温度係数TCRの絶対値、及びポリシリコン21の温度係数TCRの絶対値は、比較的小さく抑えられる。そのため、このようなポリシリコン11及びポリシリコン21を、上記のように半導体装置1d内で電気的に並列に接続しても、その接続体の温度係数TCRは、比較的小さく抑えられる。その結果、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置1dの性能の低下が抑えられる。

0118

尚、上記図23図26には、コンタクト71及び配線72a〜72eを用い、ポリシリコン11とポリシリコン21との間、ポリシリコン11と他の導体部との間、ポリシリコン21と他の導体部との間を電気的に接続する例を示した。このほか、ポリシリコン11とポリシリコン21との間、ポリシリコン11と他の導体部との間、ポリシリコン21と他の導体部との間は、ワイヤ接続等、他の手段を用いて電気的に接続することもできる。

0119

また、ここでは、共通の基板40上に設けられた、所定濃度の不純物を含む幅W1のポリシリコン11と幅W2のポリシリコン21とを、互いに電気的に接続する例を示した。このほか、異なる基板(例えば異なる半導体装置の基板)上にそれぞれ設けられた、所定濃度の不純物を含む幅W1のポリシリコン11と幅W2のポリシリコン21とを、互いに電気的に接続することもできる。

0120

以上、第1〜第5の実施の形態について説明した。
同種の不純物を含むポリシリコン群では、図2図4及び図6に示したように、温度係数TCRがそれらの幅Wによって異なり、不純物濃度を変えると、幅Wに対する温度係数TCRの依存性が変わる。これに鑑み、図9に例示したような関係を基に、幅Wが異なるポリシリコン群に含有させる同種の不純物を、各々、温度係数TCRの正負転換点の濃度、即ち温度係数TCRの絶対値が最小になる時の濃度にする。或いは、図10及び図13に例示したような関係を基に、幅Wが異なるポリシリコン群に含有させる同種の不純物を、幅Wが小さい方はその温度係数TCRが負になる濃度、幅Wが大きい方はその温度係数TCRが正になる濃度にする。この時、幅Wが大きい方は、幅Wが小さい方と同一若しくは同等、又は低い濃度にする。

0121

これにより、幅Wが異なるポリシリコン群を抵抗素子として半導体装置に設ける場合に、その動作に伴う昇降温によって当該抵抗素子の抵抗値の変化が大きくなるのを抑え、半導体装置の性能の低下を抑えることができる。その結果、安定的に性能が発揮される半導体装置を実現することが可能になる。更に、そのような半導体装置を用いた、安定的に性能が発揮される電子装置、電子機器を実現することが可能になる。

0122

異なる幅Wのポリシリコンに含有させる同種の不純物の濃度は、図2図4及び図6、並びに、図9図10及び図13より、1×1020cm-3〜1×1021cm-3の範囲で設定することができる。ここで、幅Wが大きい方、例えば10μmのポリシリコン(W10)で温度係数TCRを正とする場合には、4×1020cm-3超の濃度を要する。このような場合には、異なる幅Wのポリシリコンに含有させる同種の不純物の濃度を、4×1020cm-3〜1×1021cm-3の範囲に設定する。

0123

1,1a,1b,1c,1d半導体装置
10,20,110,120,130,140,150,160抵抗素子
10a,20a,30a 領域
11,21,31,80ポリシリコン
11a,11b,21a,21b 端部
12,22,32サイドウォール絶縁膜
16,26,90シリサイドブロック膜
17,27,87シリサイド層
30トランジスタ
33ゲート絶縁膜
34,35不純物領域
40,100基板
41,101半導体基板
42,42a,42b,42c,42d,102絶縁膜
50,51,52,53レジスト
50a,51a,52a,53a 開口部
60層間絶縁膜
71コンタクト
72,72a,72b,72c,72d,72e配線
100a 表面
W1,W2,W3,Wa,Wb,Wc 幅
T1,T2,T3 厚さ
CX,CY,CZ,CZ1 濃度

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ