図面 (/)

技術 ラットレース回路

出願人 国立大学法人広島大学
発明者 片山光亮
出願日 2016年1月21日 (4年11ヶ月経過) 出願番号 2016-009534
公開日 2017年7月27日 (3年4ヶ月経過) 公開番号 2017-130826
状態 特許登録済
技術分野 導波管型の結合装置
主要キーワード 電送線路 I信号 結合電力 Q信号 追加挿入 電力結合器 トランスフォーマ ラットレース回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年7月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

多数の信号を入出力可能なラットレース回路を提供する。

解決手段

ラットレース回路(10C)は、全周長がλ/2のn倍(ただし、λは信号波長、nは5以上の奇数である。)であるループ状伝送線路(11)と、伝送線路(11)にλ/2間隔で接続された8個の入力端子(12a〜12h)と、入力端子(12h)からλ/4ずれて伝送線路(11)に接続された出力端子(13a)とを備え、入力端子の対に平衡信号が入力され、出力端子からそれら平衡信号の電力を結合した不平衡信号を出力する。

概要

背景

高周波信号電力分配平衡不平衡変換にラットレース回路が用いられる。一般にラットレース回路は、全周長が3λ/2(ただし、λは信号波長である。)のループ状伝送線路にλ/4間隔で4個の端子を接続した構造を有している(例えば、特許文献1を参照)。また、全周長がλのループ状の伝送線路にλ/4間隔で4個の端子を接続した構造を有するラットレース回路もある。このタイプのラットレース回路は、入力信号から、位相が互いに90°ずれたI信号およびQ信号を生成するハイブリッド回路として機能し得る(例えば、特許文献2を参照)。

概要

多数の信号を入出力可能なラットレース回路を提供する。ラットレース回路(10C)は、全周長がλ/2のn倍(ただし、λは信号波長、nは5以上の奇数である。)であるループ状の伝送線路(11)と、伝送線路(11)にλ/2間隔で接続された8個の入力端子(12a〜12h)と、入力端子(12h)からλ/4ずれて伝送線路(11)に接続された出力端子(13a)とを備え、入力端子の対に平衡信号が入力され、出力端子からそれら平衡信号の電力を結合した不平衡信号を出力する。C

目的

本発明は、多数の信号を入出力可能なラットレース回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

周長がλ/2のn倍(ただし、λは信号波長、nは5以上の奇数である。)であるループ状伝送線路と、前記伝送線路にλ/2間隔で接続された4以上の偶数個の第1の端子群と、前記第1の端子群からλ/4ずれて前記伝送線路に接続された第2の端子とを備えたラットレース回路

請求項2

前記第1の端子の個数がn−1である請求項1に記載のラットレース回路。

請求項3

前記第2の端子を含み、前記第1の端子群からλ/4ずれて前記伝送線路にλ/2間隔で接続された偶数個の第2の端子群を備えた請求項1または請求項2に記載のラットレース回路。

請求項4

全周長がλ/2の4倍(ただし、λは信号波長である。)であるループ状の伝送線路と、前記伝送線路にλ/4間隔で接続された2個の入力端子と、前記2個の入力端子からλ/4ずれて前記伝送線路に接続された2個の第1の出力端子と、前記2個の第1の出力端子からλ/2ずれて前記伝送線路に接続された2個の第2の出力端子とを備えたラットレース回路。

技術分野

0001

本発明は、高周波信号電力結合や電力分配などを行うラットレース回路に関する。

背景技術

0002

高周波信号の電力分配や平衡不平衡変換にラットレース回路が用いられる。一般にラットレース回路は、全周長が3λ/2(ただし、λは信号波長である。)のループ状伝送線路にλ/4間隔で4個の端子を接続した構造を有している(例えば、特許文献1を参照)。また、全周長がλのループ状の伝送線路にλ/4間隔で4個の端子を接続した構造を有するラットレース回路もある。このタイプのラットレース回路は、入力信号から、位相が互いに90°ずれたI信号およびQ信号を生成するハイブリッド回路として機能し得る(例えば、特許文献2を参照)。

先行技術

0003

特開2015−122717号公報
特開2001−267816号公報

発明が解決しようとする課題

0004

従来のラットレース回路には4個の端子しか設けられておらず、信号入力できる端子数が限られている。このため、従来のラットレース回路は、複数の高周波信号の電力を結合する電力結合器として使用することが困難であった。また、従来のラットレース回路は、平衡信号が入力されて平衡信号を出力するといったトランスフォーマ回路として使用することも困難であった。従来のラットレース回路を用いて電力結合器やトランスフォーマ回路などを実現するには、ラットレース回路にバラン回路などを追加する必要がある。

0005

上記問題に鑑み、本発明は、多数の信号を入出力可能なラットレース回路を提供することを目的とする。

課題を解決するための手段

0006

本発明の一局面に従ったラットレース回路は、全周長がλ/2のn倍(ただし、λは信号波長、nは5以上の奇数である。)であるループ状の伝送線路と、伝送線路にλ/2間隔で接続された4以上の偶数個の第1の端子群と、第1の端子群からλ/4ずれて伝送線路に接続された第2の端子とを備えたものである。

0007

この構成のラットレース回路は、第1の端子の各対に平衡信号が入力され、第2の端子からそれら平衡信号の電力を結合した不平衡信号を出力する電力結合器として機能し得る。また、上記構成のラットレース回路は、第2の端子に不平衡信号が入力され、第1の端子の各対から平衡信号を出力する電力分配器としても機能し得る。

0008

上記構成のラットレース回路において、第1の端子の個数がn−1であってもよい。

0009

これによると、所定長の伝送線路に最大数の第1の端子を接続することができ、ラットレース回路の入出力端子を最大数にすることができる。

0010

上記構成のラットレース回路は、第2の端子を含み、第1の端子群からλ/4ずれて伝送線路にλ/2間隔で接続された偶数個の第2の端子群を備えていてもよい。

0011

この構成のラットレース回路は、第1の端子の各対に入力された平衡信号の電力を結合し、その結合電力を均等に分配して第2の端子の各対から平衡信号を出力するトランスフォーマ回路として機能し得る。

0012

また、本発明の別の局面に従ったラットレース回路は、全周長がλ/2の4倍(ただし、λは信号波長である。)であるループ状の伝送線路と、伝送線路にλ/4間隔で接続された2個の入力端子と、2個の入力端子からλ/4ずれて伝送線路に接続された2個の第1の出力端子と、2個の第1の出力端子からλ/2ずれて伝送線路に接続された2個の第2の出力端子とを備えたものである。

0013

この構成のラットレース回路は、2個の入力端子の一方を終端して他端に不平衡信号が入力され、4個の出力端子から位相が互いに90°ずれた4相信号を出力するハイブリッド回路として機能し得る。

発明の効果

0014

本発明によると、多数の信号を入出力可能なラットレース回路を実現することができる。このラットレース回路は、ラットレースバラン回路、トランスフォーマ回路、ハイブリッド回路などとして機能し得る。

図面の簡単な説明

0015

一実施形態に係る4端子入力ラットレースバラン回路の回路図
一実施形態に係る6端子入力ラットレースバラン回路の回路図
一実施形態に係る8端子入力ラットレースバラン回路の回路図
8端子入力ラットレースバラン回路内の進行波を説明する模式図
8端子入力ラットレースバラン回路内の進行波の波形および結合波形を示すグラフ
多端子ラットレースバラン回路の入力端子数線路挿入損との関係を示すグラフ
8端子入力ラットレースバラン回路の電磁界解析によるゲインの周波数特性を示すグラフ
一実施形態に係る4端子入力2端子出力トランスフォーマ回路の回路図
一実施形態に係る4端子入力4端子出力トランスフォーマ回路の回路図
一実施形態に係る多端子ハイブリッド回路の回路図
多端子ハイブリッド回路の出力信号ゲインの周波数特性を示すグラフ
多端子ハイブリッド回路の出力信号位相の周波数特性を示すグラフ

実施例

0016

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

0017

なお、発明者は、当業者が本発明を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。また、図面に描かれた各部材の寸法、厚み、細部の詳細形状などは実際のものとは異なることがある。

0018

本発明に係るラットレース回路は、ループ状の伝送線路の適当な箇所に複数の端子を接続した構造をしている。伝送線路の全周長や端子の挿入箇所および端子数の違いによって、本発明に係るラットレース回路は、多端子ラットレースバラン回路、多端子トランスフォーマ回路、多端子ハイブリッド回路などとして機能する。以下、各回路の構成について説明する。

0019

(多端子ラットレースバラン回路)
図1Aは、一実施形態に係る4端子入力ラットレースバラン回路の回路図である。本実施形態に係る4端子入力ラットレースバラン回路10Aは、ループ状の伝送線路11と、4個の入力端子12a,12b,12c,12dと、1個の出力端子13aとを備えている。

0020

伝送線路11は、特性インピーダンスZ0(例えば、50Ω)を有し、その全周長はλ/2の5倍(5λ/2)である。ただし、λは4端子入力ラットレースバラン回路10Aに入力される信号の波長である。4個の入力端子12a,12b,12c,12dは、伝送線路11にλ/2間隔で接続されている。出力端子13aは、入力端子12dからλ/4ずれて伝送線路11に接続されている。伝送線路11において出力端子13aと入力端子12aとは3λ/4だけ離れている。

0021

4端子入力ラットレースバラン回路10Aにおいて、入力端子12a,12bの対に平衡信号input1が入力され、入力端子12c,12dの対に平衡信号input2が入力され、出力端子13aから不平衡信号outputが出力される。すなわち、4端子入力ラットレースバラン回路10Aは、input1およびinput2の2つの平衡信号の電力を結合して不平衡信号outputを取り出す電力結合器として機能し得る。

0022

4端子入力ラットレースバラン回路10Aにおいて、出力端子13aに不平衡信号を入力し、入力端子12a,12bの対および入力端子12c,12dの対から2つの平衡信号を取り出すこともできる。このように、4端子入力ラットレースバラン回路10Aは、1つの不平衡信号を2つの平衡信号に分配する電力分配器としても機能し得る。

0023

図1Bは、一実施形態に係る6端子入力ラットレースバラン回路の回路図である。本実施形態に係る6端子入力ラットレースバラン回路10Bは、ループ状の伝送線路11と、6個の入力端子12a,12b,12c,12d,12e,12fと、1個の出力端子13aとを備えている。

0024

伝送線路11は、特性インピーダンスZ0(例えば、50Ω)を有し、その全周長はλ/2の7倍(7λ/2)である。ただし、λは6端子入力ラットレースバラン回路10Bに入力される信号の波長である。6個の入力端子12a,12b,12c,12d,12e,12fは、伝送線路11にλ/2間隔で接続されている。出力端子13aは、入力端子12fからλ/4ずれて伝送線路11に接続されている。伝送線路11において出力端子13aと入力端子12aとは3λ/4だけ離れている。

0025

6端子入力ラットレースバラン回路10Bにおいて、入力端子12a,12bの対に平衡信号input1が入力され、入力端子12c,12dの対に平衡信号input2が入力され、入力端子12e,12fの対に平衡信号input3が入力され、出力端子13aから不平衡信号outputが出力される。すなわち、6端子入力ラットレースバラン回路10Bは、input1,input2およびinput3の3つの平衡信号の電力を結合して不平衡信号outputを取り出す電力結合器として機能し得る。

0026

6端子入力ラットレースバラン回路10Bにおいて、出力端子13aに不平衡信号を入力し、入力端子12a,12bの対、入力端子12c,12dの対および入力端子12e,12fの対から3つの平衡信号を取り出すこともできる。このように、6端子入力ラットレースバラン回路10Bは、1つの不平衡信号を3つの平衡信号に分配する電力分配器としても機能し得る。

0027

図1Cは、一実施形態に係る8端子入力ラットレースバラン回路の回路図である。本実施形態に係る8端子入力ラットレースバラン回路10Cは、ループ状の伝送線路11と、8個の入力端子12a,12b,12c,12d,12e,12f,12g,12hと、1個の出力端子13aとを備えている。

0028

伝送線路11は、特性インピーダンスZ0(例えば、50Ω)を有し、その全周長はλ/2の9倍(9λ/2)である。ただし、λは8端子入力ラットレースバラン回路10Cに入力される信号の波長である。8個の入力端子12a,12b,12c,12d,12e,12f,12g,12hは、伝送線路11にλ/2間隔で接続されている。出力端子13aは、入力端子12hからλ/4ずれて伝送線路11に接続されている。伝送線路11において出力端子13aと入力端子12aとは3λ/4だけ離れている。

0029

8端子入力ラットレースバラン回路10Cにおいて、入力端子12a,12bの対に平衡信号input1が入力され、入力端子12c,12dの対に平衡信号input2が入力され、入力端子12e,12fの対に平衡信号input3が入力され、入力端子12g,12hの対に平衡信号input4が入力され、出力端子13aから不平衡信号outputが出力される。すなわち、8端子入力ラットレースバラン回路10Cは、input1,input2,input3およびinput4の4つの平衡信号の電力を結合して不平衡信号outputを取り出す電力結合器として機能し得る。

0030

8端子入力ラットレースバラン回路10Cにおいて、出力端子13aに不平衡信号を入力し、入力端子12a,12bの対、入力端子12c,12dの対、入力端子12e,12fの対および入力端子12g,12hの対から4つの平衡信号を取り出すこともできる。このように、8端子入力ラットレースバラン回路10Cは、1つの不平衡信号を4つの平衡信号に分配する電力分配器としても機能し得る。

0031

図2は、8端子入力ラットレースバラン回路10C内の進行波を説明する模式図である。図示したように、入力端子12aに入力された信号aは、時計回りの進行波V−および反時計回りの進行波V+に分流して伝送線路11を伝播する。他の入力端子12b〜12hに入力された各信号も同様に、時計回りの進行波V−および反時計回りの進行波V+に分流して伝送線路11を伝播する。

0032

図3は、8端子入力ラットレースバラン回路10C内の進行波の波形および結合波形を示すグラフである。入力端子12a,12c,12e,12gに正相信号a,c,e,gがそれぞれ入力され、入力端子12b,12d,12f,12hに逆相信号b,d,f,hがそれぞれ入力される。同グラフにおいて、右方向が各信号の進行波V+が進む方向、左方向が各信号の進行波V−が進む方向である。入力端子12a,12c,12e,12gでは信号a,c,e,gが干渉し合い、また、入力端子12b,12d,12f,12hでは信号b,d,f,hが干渉し合って入力信号がほとんど観測されなくなる。すなわち、入力端子12a〜12hは電気的に絶縁された状態となる。一方、出力端子13aでは、信号a〜hが強め合ってこれら信号を結合した信号波形が得られる。すなわち、信号a〜hの電力を結合した信号outputが得られる。

0033

なお、本実施形態に係る多端子ラットレースバラン回路において入力端子12の最大個数は8に限られない。長さλの線路を伝送線路11に追加挿入してλ/2間隔で2個の入力端子12を追加接続することが可能であり、これを繰り返すことで任意の個数の入力端子12を有する多端子ラットレースバラン回路を構成することができる。

0034

ただし、伝送線路11は減衰定数を持つため、多端子ラットレースバラン回路の端子数を増やして伝送線路11に長さλ単位で線路を追加挿入すると、その長さ分の挿入損が発生する。図4は、多端子ラットレースバラン回路の入力端子数と線路の挿入損との関係を示すグラフである。8端子入力の場合、線路の挿入損はおよそ5dBとなる。

0035

図5は、図1Cに示した8端子入力ラットレースバラン回路10Cの電磁界解析によるゲインの周波数特性を示すグラフである。なお、8端子入力ラットレースバラン回路10Cは300GHz帯用に設計されている。図5のグラフからわかるように、8端子入力ラットレースバラン回路10Cは300GHz帯で−2dB程度のゲインを達成することができる。

0036

上記の通り、本発明に係るラットレース回路の一例として多端子ラットレースバラン回路を構成することができる。多端子ラットレースバラン回路によると、複数の平衡信号の電力を結合して不平衡信号を生成したり、逆に、不平衡信号の電力を複数の平衡信号に分配することができる。

0037

(多端子トランスフォーマ回路)
図6Aは、一実施形態に係る4端子入力2端子出力トランスフォーマ回路の回路図である。本実施形態に係る4端子入力2端子出力トランスフォーマ回路20Aは、ループ状の伝送線路11と、4個の入力端子12a,12b,12c,12dと、2個の出力端子13a,13bとを備えている。

0038

伝送線路11は、特性インピーダンスZ0(例えば、50Ω)を有し、その全周長はλ/2の5倍(5λ/2)である。ただし、λは4端子入力2端子出力トランスフォーマ回路20Aに入力される信号の波長である。4個の入力端子12a,12b,12c,12dは、伝送線路11にλ/2間隔で接続されている。出力端子13aは、入力端子12dからλ/4ずれて伝送線路11に接続されている。出力端子13bは、入力端子12aからλ/4ずれて伝送線路11に接続されている。出力端子13aと出力端子13bとの間隔はλ/2である。

0039

4端子入力2端子出力トランスフォーマ回路20Aにおいて、入力端子12a,12bの対に平衡信号input1が入力され、入力端子12c,12dの対に平衡信号input2が入力され、出力端子13a,13bの対から平衡信号outputが出力される。すなわち、4端子入力2端子出力トランスフォーマ回路20Aは、input1およびinput2の2つの平衡信号の電力を結合して平衡信号outputを取り出す電力結合器として機能し得る。

0040

4端子入力2端子出力トランスフォーマ回路20Aにおいて、出力端子13a,13bの対に平衡信号を入力し、入力端子12a,12bの対および入力端子12c,12dの対から2つの平衡信号を取り出すこともできる。このように、4端子入力2端子出力トランスフォーマ回路20Aは、1つの平衡信号を2つの平衡信号に分配する電力分配器としても機能し得る。

0041

図6Bは、一実施形態に係る4端子入力4端子出力トランスフォーマ回路の回路図である。本実施形態に係る4端子入力4端子出力トランスフォーマ回路20Bは、ループ状の伝送線路11と、4個の入力端子12a,12b,12c,12dと、4個の出力端子13a,13b,13c,13dとを備えている。

0042

伝送線路11は、特性インピーダンスZ0(例えば、50Ω)を有し、その全周長はλ/2の7倍(7λ/2)である。ただし、λは4端子入力4端子出力トランスフォーマ回路20Bに入力される信号の波長である。4個の入力端子12a,12b,12c,12dは、伝送線路11にλ/2間隔で接続されている。出力端子13aは、入力端子12dからλ/4ずれて伝送線路11に接続されている。出力端子13dは、入力端子12aからλ/4ずれて伝送線路11に接続されている。4個の出力端子13a,13b,13c,13dは、伝送線路11にλ/2間隔で接続されている。

0043

4端子入力4端子出力トランスフォーマ回路20Bにおいて、入力端子12a,12bの対に平衡信号input1が入力され、入力端子12c,12dの対に平衡信号input2が入力され、出力端子13a,13bの対から平衡信号output1が出力され、出力端子13c,13dの対から平衡信号output2が出力される。すなわち、4端子入力4端子出力トランスフォーマ回路20Bは、input1およびinput2の2つの平衡信号の電力を結合し、その結合電力を均等に分配して2つの平衡信号output1,output2を取り出す電力結合・分配器として機能し得る。

0044

上記の通り、本発明に係るラットレース回路の一例として多端子トランスフォーマ回路を構成することができる。多端子トランスフォーマ回路によると、複数の平衡信号の電力を結合してこれら平衡信号に含まれる同相成分を除去した平衡信号を生成したり、逆に、平衡信号の電力を複数の平衡信号に分配することができる。

0045

なお、本実施形態に係る多端子トランスフォーマ回路において入力端子12および出力端子の各最大個数は4に限られない。長さλの線路を伝送線路11に追加挿入してλ/2間隔で2個の入力端子12または2個の出力端子13を追加接続することが可能であり、これを繰り返すことで任意の個数の入力端子12および出力端子13を有する多端子トランスフォーマ回路を構成することができる。

0046

(多端子ハイブリッド回路)
図7は、一実施形態に係る多端子ハイブリッド回路の回路図である。本実施形態に係る多端子ハイブリッド回路30は、ループ状の伝送線路11と、2個の入力端子12a,12bと、4個の出力端子13a,13b,13c,13dとを備えている。

0047

伝送線路11の全周長はλ/2の4倍(4λ/2)である。ただし、λは多端子ハイブリッド回路30に入力される信号の波長である。入力端子12aと出力端子13aとの間の部分線路11aおよび入力端子12bと出力端子13dとの間の部分線路11b以外は特性インピーダンスZ0(例えば、50Ω)を有する。部分線路11a,11bは特性インピーダンスZ0の1/√2倍のインピーダンス(例えば、35Ω)を有する。

0048

入力端子12a,12bは、互いにλ/4だけ離れて伝送線路11に接続されている。出力端子13aは、入力端子12aからλ/4ずれて電送線路11に接続されている。出力端子13bは、出力端子13aからλ/2ずれて電送線路11に接続されている。出力端子13dは、入力端子12bからλ/4ずれて電送線路11に接続されている。出力端子13cは、出力端子13dからλ/2ずれて電送線路11に接続されている。出力端子13bと出力端子13cとの間隔はλ/4である。

0049

多端子ハイブリッド回路30において、入力端子12bは終端抵抗100で終端され、入力端子12aに不平衡信号inputが入力され、4個の出力端子13a〜13dから互いに位相が90°ずれた不平衡信号が出力される。具体的には、出力端子13a,13d,13b,13cからそれぞれ位相が0°,90°,180°,270°の不平衡信号が出力される。したがって、出力端子13a,13bおよび出力端子13c,13dをそれぞれ対にして直交関係にある平衡信号output(I)および平衡信号output(Q)を取得することができる。

0050

図8は、多端子ハイブリッド回路30の出力信号ゲインの周波数特性を示すグラフである。図9は、多端子ハイブリッド回路30の出力信号位相の周波数特性を示すグラフである。なお、多端子ハイブリッド回路30は150GHz帯用に設計されている。これらグラフからわかるように、多端子ハイブリッド回路30は、150GHz帯で平衡信号output(I)および平衡信号output(Q)の位相が直交するとともに−6dB程度のゲインを達成することができる。

0051

上記の通り、本発明に係るラットレース回路の一例として多端子ハイブリッド回路を構成することができる。当該多端子ハイブリッド回路は、0°および90°の2相出力だった従来のハイブリッド回路を4相出力拡張したものであり、不平衡信号から直交関係にある2つの平衡信号に変換することができる。

0052

以上のように、本発明における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。

0053

したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

0054

また、上述の実施の形態は、本発明における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

0055

10A 4端子入力ラットレースバラン回路
10B 6端子入力ラットレースバラン回路
10C 8端子入力ラットレースバラン回路
11伝送線路
12a〜12h入力端子(第1の端子)
13a〜13d出力端子(第2の端子)
20A 4端子入力2端子出力トランスフォーマ回路
20B 4端子入力4端子出力トランスフォーマ回路
30 多端子ハイブリッド回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱重工業株式会社の「 計測システム、回転機械および計測方法」が 公開されました。( 2020/10/08)

    【課題】構成を簡単化する計測システムを提供する。【解決手段】ステータ側アンテナと、マイクロ波信号を発振してステータ側アンテナへ出力する発振部と、ステータ側アンテナが受信したマイクロ波信号から所望の信号... 詳細

  • 株式会社村田製作所の「 アンテナ装置及び通信端末装置」が 公開されました。( 2020/10/01)

    【課題・解決手段】アンテナ装置(101)は、第1放射素子(11)と、第2放射素子(12)と、第1放射素子(11)又は給電回路(30)に接続される第1コイル(L1)と、第2放射素子(12)に接続され、第... 詳細

  • 株式会社村田製作所の「 伝送線路及びその実装構造」が 公開されました。( 2020/10/01)

    【課題・解決手段】伝送線路(101)は、外部にそれぞれ接続される複数の接続部(TA)と、この接続部(TA)同士の間に位置する本体部(BA)と、で構成される。接続部(TA)は、外部の電極に接続される端子... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ