図面 (/)

技術 パワーモジュール、3相インバータシステム、およびパワーモジュールの検査方法

出願人 三菱電機株式会社
発明者 杉町誠也白水政孝
出願日 2016年1月19日 (3年8ヶ月経過) 出願番号 2016-007940
公開日 2017年7月27日 (2年1ヶ月経過) 公開番号 2017-130520
状態 特許登録済
技術分野 半導体または固体装置の組立体 インバータ装置
主要キーワード 通電ステップ 実使用領域 通電箇所 高電圧集積回路 測定内容 基準電位ノード ショットキー構造 ワイヤ配線
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年7月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合においても、MOSFETボディダイオードへの通電試験を効率的に行うことが可能なパワーモジュールを提供する。

解決手段

パワーモジュールは、下アーム用の第1のMOSトランジスタQ1および第1のショットキーバリアダイオードD1と、上アーム用の第2のMOSトランジスタQ2よび第2のショットキーバリアダイオードD2とを備える。一実施形態において、正側および負側の電源端子P,Nは1個ずつ設けられるが、第1および第2のMOSトランジスタQ1,Q2が接続される出力端子MOと、第1および第2のショットキーバリアダイオードD1,D2が接続される出力端子DOとは分離される。

概要

背景

パワーMOSFETと、このパワーMOSFETと逆並列に接続されたフリーホイールダイオードとが組み込まれたパワーモジュールが実用化されている。このようなパワーモジュールでは、フリーホイールダイオードとして、高速スイッチング動作と低い順電圧降下という特徴を有するショットキーバリアダイオードが用いられることが多い(たとえば、特許文献1参照)。

概要

フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合においても、MOSFETのボディダイオードへの通電試験を効率的に行うことが可能なパワーモジュールを提供する。パワーモジュールは、下アーム用の第1のMOSトランジスタQ1および第1のショットキーバリアダイオードD1と、上アーム用の第2のMOSトランジスタQ2よび第2のショットキーバリアダイオードD2とを備える。一実施形態において、正側および負側の電源端子P,Nは1個ずつ設けられるが、第1および第2のMOSトランジスタQ1,Q2が接続される出力端子MOと、第1および第2のショットキーバリアダイオードD1,D2が接続される出力端子DOとは分離される。

目的

この発明は、上記の問題点を考慮してなされたものであって、その主な目的は、フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合においても、MOSFETのボディダイオードへの通電試験を効率的に行うことが可能なパワーモジュールを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

筐体と、前記筐体に固定されて外部と接続可能である、第1の端子、第2の端子、第3の端子、および第4の端子と、前記筐体に収納されて前記第1および第2の端子間に接続され、前記第2の端子から前記第1の端子の方向が順方向である第1のMOS(Metal Oxide Semiconductor)トランジスタと、前記筐体に収納されて前記第2および第3の端子間に接続され、前記第3の端子から前記第2の端子の方向が順方向である第2のMOSトランジスタと、前記筐体に収納されて前記第1の端子にアノードが接続され、前記第4の端子にカソードが接続された第1のショットキーバリアダイオードと、前記筐体に収納されて前記第3の端子にカソードが接続され、前記第4の端子にアノードが接続された第2のショットキーバリアダイオードとを備え、前記第2の端子には、前記第1および第2のMOSトランジスタのボディダイオードを除いていかなるダイオードも接続されていない、パワーモジュール

請求項2

筐体と、前記筐体に固定されて外部と接続可能である、第1の端子、第2の端子、第3の端子、第4の端子、および第5の端子と、前記筐体に収納されて前記第1および第2の端子間に接続され、前記第2の端子から前記第1の端子の方向が順方向である第1のMOSトランジスタと、前記筐体に収納されて前記第2および第3の端子間に接続され、前記第3の端子から前記第2の端子の方向が順方向である第2のMOSトランジスタと、前記筐体に収納されて前記第2の端子にカソードが接続され、前記第4の端子にアノードが接続された第1のショットキーバリアダイオードと、前記筐体に収納されて前記第2の端子にアノードが接続され、前記第5の端子にカソードが接続された第2のショットキーバリアダイオードとを備える、パワーモジュール。

請求項3

前記筐体に固定されて外部と接続可能である、第5の端子および第6の端子と、前記筐体に収納されて前記第1および第5の端子間に接続され、前記第5の端子から前記第1の端子の方向が順方向である第3のMOSトランジスタと、前記筐体に収納されて前記第3および第5の端子間に接続され、前記第3の端子から前記第5の端子の方向が順方向である第4のMOSトランジスタと、前記筐体に収納されて前記第1の端子にアノードが接続され、前記第6の端子にカソードが接続された第3のショットキーバリアダイオードと、前記筐体に収納されて前記第3の端子にカソードが接続され、前記第6の端子にアノードが接続された第4のショットキーバリアダイオードとをさらに備える、請求項1に記載のパワーモジュール。

請求項4

前記筐体に固定されて外部と接続可能である、第7の端子および第8の端子と、前記筐体に収納されて前記第1および第7の端子間に接続され、前記第7の端子から前記第1の端子の方向が順方向である第5のMOSトランジスタと、前記筐体に収納されて前記第3および第7の端子間に接続され、前記第3の端子から前記第7の端子の方向が順方向である第6のMOSトランジスタと、前記筐体に収納されて前記第1の端子にアノードが接続され、前記第8の端子にカソードが接続された第5のショットキーバリアダイオードと、前記筐体に収納されて前記第3の端子にカソードが接続され、前記第8の端子にアノードが接続された第6のショットキーバリアダイオードとをさらに備える、請求項3に記載のパワーモジュール。

請求項5

前記筐体に固定されて外部と接続可能である、第6の端子、第7の端子、第8の端子、第9の端子、および第10の端子と、前記筐体に収納されて前記第6および第7の端子間に接続され、前記第7の端子から前記第6の端子の方向が順方向である第3のMOSトランジスタと、前記筐体に収納されて前記第7および第8の端子間に接続され、前記第8の端子から前記第7の端子の方向が順方向である第4のMOSトランジスタと、前記筐体に収納されて前記第7の端子にカソードが接続され、前記第9の端子にアノードが接続された第3のショットキーバリアダイオードと、前記筐体に収納されて前記第7の端子にアノードが接続され、前記第10の端子にカソードが接続された第4のショットキーバリアダイオードとをさらに備える、請求項2に記載のパワーモジュール。

請求項6

前記筐体に固定されて外部と接続可能である、第11の端子、第12の端子、第13の端子、第14の端子、および第15の端子と、前記筐体に収納されて前記第11および第12の端子間に接続され、前記第12の端子から前記第11の端子の方向が順方向である第3のMOSトランジスタと、前記筐体に収納されて前記第12および第13の端子間に接続され、前記第13の端子から前記第12の端子の方向が順方向である第4のMOSトランジスタと、前記筐体に収納されて前記第12の端子にカソードが接続され、前記第14の端子にアノードが接続された第3のショットキーバリアダイオードと、前記筐体に収納されて前記第12の端子にアノードが接続され、前記第15の端子にカソードが接続された第4のショットキーバリアダイオードとをさらに備える、請求項5に記載のパワーモジュール。

請求項7

前記筐体に固定されて外部と接続可能である、第6の端子と、前記筐体に収納されて前記第4および第6の端子間に接続され、前記第6の端子から前記第4の端子の方向が順方向である第3のMOSトランジスタと、前記筐体に収納されて前記第5および第6の端子間に接続され、前記第5の端子から前記第6の端子の方向が順方向である第4のMOSトランジスタとをさらに備える、請求項2に記載のパワーモジュール。

請求項8

前記筐体に収納された絶縁基板と、前記絶縁基板上に形成され、前記第1の端子と接続された第1の導電パターンと、前記絶縁基板上に形成され、前記第2の端子と接続された第2の導電パターンと、前記絶縁基板上に形成され、前記第3の端子と接続された第3の導電パターンと、前記絶縁基板上に形成され、前記第4の端子と接続された第4の導電パターンと、前記絶縁基板上に形成され、前記第5の端子と接続された第5の導電パターンと、前記絶縁基板上に形成され、前記第6の端子と接続された第6の導電パターンとをさらに備え、前記第1のMOSトランジスタの正側の主電極および前記第1のショットキーバリアダイオードのカソードは、前記第2の導電パターンに半田接続され、前記第2のMOSトランジスタの正側の主電極は、前記第3の導電パターンに半田接続され、前記第3のMOSトランジスタの正側の主電極は、前記第6の導電パターンに半田接続され、前記第4のMOSトランジスタの正側の主電極および前記第2のショットキーバリアダイオードのカソードは、前記第5の導電パターンに半田接続され、前記第1のMOSトランジスタの負側の主電極は、前記第1の導電パターンに配線を介して接続され、前記第2のMOSトランジスタの負側の主電極および前記第2のショットキーバリアダイオードのアノードは、前記第2の導電パターンに配線を介して接続され、前記第3のMOSトランジスタの負側の主電極および前記第1のショットキーバリアダイオードのアノードは、前記第4の導電パターンに配線を介して接続され、前記第4のMOSトランジスタの負側の主電極は、前記第6の導電パターンに配線を介して接続される、請求項7に記載のパワーモジュール。

請求項9

パワーモジュールであって、筐体と、前記筐体に接続されて外部と接続可能である、第1の端子、第2の端子、および第3の端子と、前記筐体に収納されて前記第1および第2の端子間に接続され、前記第2の端子から前記第1の端子の方向が順方向である第1のMOSトランジスタと、前記筐体に収納されて前記第2および第3の端子間に接続され、前記第3の端子から前記第2の端子の方向が順方向である第2のMOSトランジスタと、前記筐体に収納され、前記第1のMOSトランジスタと並列であり、前記第1の端子にアノードが接続されかつ前記第2の端子にカソードが接続された第1のショットキーバリアダイオードと、前記筐体に収納され、前記第2のMOSトランジスタと並列であり、前記第2の端子にアノードが接続されかつ前記第3の端子にカソードが接続された第2のショットキーバリアダイオードとを備え、前記第1のMOSトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、前記第1のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、前記パワーモジュールの定格電流の±10%の範囲内であり、前記第2のMOSトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、前記第2のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、前記パワーモジュールの定格電流の±10%の範囲内である、パワーモジュール。

請求項10

前記第1および第2のショットキーバリアダイオードの各々は、カソード電極層の表面に形成された抵抗層を含む、請求項9に記載のパワーモジュール。

請求項11

前記第1および第2のショットキーバリアダイオードの各々は、ジャンクションバリアショットキー構造である、請求項9に記載のパワーモジュール。

請求項12

各前記MOSトランジスタおよび各前記ショットキーバリアダイオードは、シリコンよりもバンドギャップの大きい半導体材料を用いて形成される、請求項1〜11のいずれか1項に記載のパワーモジュール。

請求項13

正側入力ノードおよび負側入力ノードから入力された直流電圧3相交流電圧に変換し、変換後の3相交流電圧を、第1相出力ノード、第2相出力ノード、第3相出力ノードから出力する3相インバータシステムであって、請求項4に記載のパワーモジュールを備え、前記第1の端子は、前記負側入力ノードに接続され、前記第3の端子は、前記正側入力ノードに接続され、前記第2および第4の端子は、前記第1相出力ノードに接続され、前記第5および第6の端子は、前記第2相出力ノードに接続され、前記第7および第8の端子は、前記第3相出力ノードに接続される、3相インバータシステム。

請求項14

正側入力ノードおよび負側入力ノードから入力された直流電圧を3相交流電圧に変換し、変換後の3相交流電圧を、第1相出力ノード、第2相出力ノード、第3相出力ノードから出力する3相インバータシステムであって、請求項6に記載のパワーモジュールを備え、前記第1、第4、第6、第9、第11および第14の端子は、前記負側入力ノードに接続され、前記第3、第5、第8、第10、第13、第15の端子は、前記正側入力ノードに接続され、前記第2の端子は、前記第1相出力ノードに接続され、前記第7の端子は、前記第2相出力ノードに接続され、前記第12の端子は、前記第3相出力ノードに接続される、3相インバータシステム。

請求項15

正側入力ノードおよび負側入力ノードから入力された直流電圧を3相交流電圧に変換し、変換後の3相交流電圧を、第1相出力ノード、第2相出力ノード、第3相出力ノードから出力する3相インバータシステムであって、請求項7に記載された、第1のパワーモジュール、第2のパワーモジュール、および第3のパワーモジュールを備え、各前記パワーモジュールの前記第1および第4の端子は、前記負側入力ノードに接続され、各前記パワーモジュールの前記第3および第5の端子は、前記正側入力ノードに接続され、前記第1のパワーモジュールの前記第2および第6の端子は、前記第1相出力ノードに接続され、前記第2のパワーモジュールの前記第2および第6の端子は、前記第2相出力ノードに接続され、前記第3のパワーモジュールの前記第2および第6の端子は、前記第2相出力ノードに接続される、3相インバータシステム。

請求項16

請求項1または2に記載のパワーモジュールの検査方法であって、前記第1の端子から前記第2の端子の方向に直流電流通電する第1の通電ステップと、前記第2の端子から前記第3の端子の方向に直流電流を通電する第2の通電ステップと、前記第1の通電ステップの前後での前記第1のMOSトランジスタの電気特性の変化に基づいて、前記第1のMOSトランジスタの品質を判定するステップと、前記第2の通電ステップの前後での前記第2のMOSトランジスタの電気特性の変化に基づいて、前記第2のMOSトランジスタの品質を判定するステップとを備える、パワーモジュールの検査方法。

技術分野

0001

この発明は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が組み込まれたパワーモジュール、およびこのパワーモジュールを備えた3相インバータシステムに関する。さらに、この発明は、パワーモジュールの検査方法に関する。

背景技術

0002

パワーMOSFETと、このパワーMOSFETと逆並列に接続されたフリーホイールダイオードとが組み込まれたパワーモジュールが実用化されている。このようなパワーモジュールでは、フリーホイールダイオードとして、高速スイッチング動作と低い順電圧降下という特徴を有するショットキーバリアダイオードが用いられることが多い(たとえば、特許文献1参照)。

先行技術

0003

国際公開2010/004802号

発明が解決しようとする課題

0004

MOSFET(MOSトンラジスタとも称する)の故障モードの1つに、ボディダイオード通電劣化がある。この問題は、ボディダイオードのようなPN接合ダイオード順方向電流を流し続けた場合、電子正孔対の結合エネルギーによってエピタキシャル層積層欠陥成長することによって生じる。特に、SiC(炭化ケイ素)およびGaN(窒化ガリウム)などのワイドギャップ半導体半導体材料として用いた場合には積層欠陥が生じやすいのでこの故障モードが問題になりやすい。

0005

フリーホイールダイオードとして順電圧降下の低いショットキーバリアダイオードを用いた場合には、還流電流はほとんどショットキーバリアダイオードを流れるようになるので、MOSFETのボディダイオードを流れる電流を減らすことができる。しかしながら、MOSFETのスイッチング時には、MOSFETのコレクタ端子およびエミッタ端子ならびにフリーホイールダイオードのカソード端子およびアノード端子にそれぞれ寄生するインダクタンス成分に生じる逆起電力によって、MOSFETのボディダイオードに瞬間的な電流が流れる。このため、依然としてボディダイオードの通電劣化は問題となる場合がある。

0006

通常、MOSFETを組み込んだパワーモジュールでは、ボディダイオードに順方向電流を所定時間流す通電試験を行うことによって、低品質チップスクリーニングされる(低品位のチップの特性劣化が促されるため)。ところが、フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合には、このスクリーニングが困難になる。なぜなら、ほとんどの電流がフリーホイールダイオードを流れてしまうために、通電時間を極めて長くする必要が生じるからである。

0007

この発明は、上記の問題点を考慮してなされたものであって、その主な目的は、フリーホイールダイオードとしてショットキーバリアダイオードを用いた場合においても、MOSFETのボディダイオードへの通電試験を効率的に行うことが可能なパワーモジュールを提供することである。

課題を解決するための手段

0008

この発明は第1の局面においてパワーモジュールであって、筐体と、この筐体に固定されて外部と接続可能な、第1の端子、第2の端子、第3の端子、および第4の端子と、第1のMOS(Metal Oxide Semiconductor)トランジスタと、第2のMOSトランジスタと、第1のショットキーバリアダイオードと、第2のショットキーバリアダイオードとを備える。第1のMOSトランジスタは、筐体に収納されて第1および第2の端子間に接続され、第2の端子から第1の端子の方向がその順方向である。第2のMOSトランジスタは、筐体に収納されて第2および第3の端子間に接続され、第3の端子から第2の端子の方向がその順方向である。第1のショットキーバリアダイオードは、筐体に収納されて第1の端子にアノードが接続され、第4の端子にカソードが接続される。第2のショットキーバリアダイオードは、筐体に収納されて第3の端子にカソードが接続され、第4の端子にアノードが接続される。ここで、第2の端子には、第1および第2のMOSトランジスタのボディダイオードを除いていかなるダイオードも接続されていない。

0009

この発明は第2の局面においてパワーモジュールであって、筐体と、この筐体に固定されて外部と接続可能な、第1の端子、第2の端子、第3の端子、第4の端子、および第5の端子と、第1のMOSトランジスタと、第2のMOSトランジスタと、第1のショットキーバリアダイオードと、第2のショットキーバリアダイオードとを備える。第1のMOSトランジスタは、筐体に収納されて第1および第2の端子間に接続され、第2の端子から第1の端子の方向がその順方向である。第2のMOSトランジスタは、筐体に収納されて第2および第3の端子間に接続され、第3の端子から第2の端子の方向がその順方向である。第1のショットキーバリアダイオードは、筐体に収納されて第2の端子にカソードが接続され、第4の端子にアノードが接続される。第4のショットキーバリアダイオードは、筐体に収納されて第2の端子にアノードが接続され、第5の端子にカソードが接続される。

0010

この発明は第3の局面においてパワーモジュールであって、筐体と、この筐体に接続されて外部と接続可能な、第1の端子、第2の端子、および第3の端子と、第1のMOSトランジスタと、第2のMOSトランジスタと、第1のショットキーバリアダイオードと、第2のショットキーバリアダイオードとを備える。第1のMOSトランジスタは、筐体に収納されて第1および第2の端子間に接続され、第2の端子から第1の端子の方向がその順方向である。第2のMOSトランジスタは、筐体に収納されて第2および第3の端子間に接続され、第3の端子から第2の端子の方向がその順方向である。第1のショットキーバリアダイオードは、筐体に収納され、第1のMOSトランジスタと並列であり、第1の端子にアノードが接続されかつ第2の端子にカソードが接続される。第2のショットキーバリアダイオードは、筐体に収納され、第2のMOSトランジスタと並列であり、第2の端子にアノードが接続されかつ第3の端子にカソードが接続される。ここで、第1のMOSトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、第1のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、パワーモジュールの定格電流の±10%の範囲内である。さらに、第2のMOSトランジスタのボディダイオードに順方向電流を流したときの電流電圧特性と、第2のショットキーバリアダイオードに順方向電流を流したときの電流電圧特性とのクロスポイントにおける電流値は、パワーモジュールの定格電流の±10%の範囲内である。

発明の効果

0011

第1の局面のパワーモジュールによれば、交流電圧を出力するための出力端子(第2の端子、第4の端子)をMOSFET側とフリーホイールダイオード側とに分離することができる。第2の局面のパワーモジュールによれば、直流電圧の入力を受けるための正側端子(第3の端子、第5の端子)および負側端子(第1の端子、第4の端子)をMOSFET側とフリーホイールダイオード側とに分離することができる。したがって、通電試験時にMOSFETのボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSFETチップのスクリーニングを効率的に行うことができる。

0012

さらに、第3の局面のパワーモジュールによれば、通電試験時に定格電流よりも大きい電流をMOSFETのボディダイオードの順方向に流すことによって、フリーホイールダイオードよりもボディダイオードにより多くの順方向電流を流すことができる。したがって、低品質のMOSFETチップのスクリーニングを効率的に行うことができる。

図面の簡単な説明

0013

第1の実施形態によるパワーモジュール20の構成を示す回路図である。
図1のパワーモジュール20に収納された半導体チップレイアウトの一例を示す平面図である。
図1のパワーモジュール20の通電試験の手順を示すフローチャートである。
第2の実施形態によるパワーモジュール21の構成を示す回路図である。
図4のパワーモジュール21に収納された半導体チップのレイアウトの一例を示す平面図である。
図4のパワーモジュール21の通電試験の手順を示すフローチャートである。
第3の実施形態によるパワーモジュール22の構成を示す回路図である。
図7の変形例によるパワーモジュール23の構成を示す回路図である。
第4の実施形態によるパワーモジュール24の構成を示す回路図である。
図9の変形例によるパワーモジュール25の構成を示す回路図である。
第5の実施形態によるパワーモジュール26の構成を示す回路図である。
図11のMOSトランジスタQ1のボディダイオードの電気特性とショットキーバリアダイオードD1の電気特性との関係について説明するための図である。
図11のパワーモジュール26の通電試験の手順を示すフローチャートである。
図11のショットキーバリアダイオードD1,D2の構成の一例を示す断面図である。
図11のショットキーバリアダイオードD1,D2の他の構成例を示す断面図である。
第6の実施形態によるパワーモジュール27の構成を示す回路図である。
図16のパワーモジュール27に収納された半導体チップのレイアウトの一例を示す平面図である。
図16のパワーモジュール27の通電試験の手順を示すフローチャートである。

実施例

0014

以下、各実施の形態について図面を参照して詳しく説明する。以下の各実施形態では、半導体材料としてSiC(炭化ケイ素)およびGaN(窒化ガリウム)などのワイドギャップ半導体が用いられるものとするが、これに限定されるものではない。なお、以下の説明において、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。

0015

<第1の実施形態>
[パワーモジュールの構成]
図1は、第1の実施形態によるパワーモジュール20の構成を示す回路図である。図1では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路HVICおよび低電圧集積回路LVICも併せて示されている。

0016

図1を参照して、パワーモジュール20は、絶縁性(たとえば樹脂製)の筐体30、負側端子N(請求項1の第1の端子)、出力端子MO(請求項1の第2の端子)、正側端子P(請求項1の第3の端子)、出力端子DO(請求項1の第4の端子)、第1のMOSトランジスタQ1、第2のMOSトランジスタQ2、第1のショットキーバリアダイオードD1、および第2のショットキーバリアダイオードD2を含む。

0017

負側端子N、出力端子MO,DO、および正側端子Pは、筐体30に固定されてパワーモジュール20の外部と接続可能である。図1に示すように、出力端子MO,DOが2つに分離されている点に特徴がある。

0018

MOSトランジスタQ1は、筐体30に収納されて負側端子Nと出力端子MOとの間に接続される。MOSトランジスタQ1は縦型構造NチャネルMOSトランジスタである。出力端子MOから負側端子Nの方向がMOSトランジスタQ1の順方向(ドレインからソースの方向)である。MOSトランジスタQ1のボディダイオードについては、負側端子Nから出力端子MOの方向が順方向(ボディダイオードのアノードからカソードの方向)である。図1に示すようにMOSトランジスタQ1のドレインおよびソースには、それぞれ配線による寄生インダクタンスLMD,LMSが付随している。

0019

MOSトランジスタQ2は、筐体30に収納されて出力端子MOと正側端子Pとの間に接続される。MOSトランジスタQ2は縦型構造のNチャネルMOSトランジスタである。正側端子Pから出力端子MOの方向がMOSトランジスタQ2の順方向(ドレインからソースの方向)である。MOSトランジスタQ2のボディダイオードについては、出力端子MOから正側端子Pの方向が順方向(ボディダイオードのアノードからカソードの方向)である。図1に示すようにMOSトランジスタQ2のドレインおよびソースには、それぞれ配線による寄生インダクタンスLMD,LMSが付随している。

0020

ショットキーバリアダイオードD1は、筐体30に収納されて負側端子Nにアノードが接続され、出力端子DOにカソードが接続される。図1に示すようにショットキーバリアダイオードD1のアノードおよびカソードには、それぞれ配線による寄生インダクタンスLDA,LDKが付随している。

0021

ショットキーバリアダイオードD2は、筐体30に収納されて正側端子Pにカソードが接続され、出力端子DOにアノードが接続される。図1に示すようにショットキーバリアダイオードD2のアノードおよびカソードには、それぞれ配線による寄生インダクタンスLDA,LDKが付随している。

0022

上記の構成によれば、出力端子MO,DOのうち、出力端子MOには、MOSトランジスタQ1,Q2のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードD1,D2とは別個にMOSトランジスタQ1,Q2のボディダイオードに順方向電流を流すことができる。ハーフブリッジとしての使用時には、正側端子Pと負側端子Nとの間に直流電圧が印加され、出力端子MO,DOが交流電圧を出力するための共通の出力ノード(不図示)に接続される。

0023

パワーモジュール20は、さらに、ゲート端子G1,G2およびソース端子S2を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2は、MOSトランジスタQ1,Q2のゲートにそれぞれ接続され、ソース端子S2は、MOSトランジスタQ2のソースに接続される。

0024

[ゲート駆動回路の構成]
図1を参照して、パワーモジュール20のゲート駆動回路は、低電圧集積回路LVICと、高電圧集積回路HVICと、直流電源VDと、コンデンサC12と,抵抗素子R10と、ダイオードD10と、コンデンサC10とを含む。

0025

低電圧集積回路LVICには、端子GO,VDI,VI,VNCが設けられている。低電圧集積回路LVICは、端子VIに入力された制御信号Vin_Nに応じたゲート駆動電圧を、端子GOを介してパワーモジュール20のゲート端子G1に出力する。端子VNCは、基準電位ノードとして、パワーモジュール20の負側端子Nに接続される。端子VNCと端子VDIとの間に直流電源VDとコンデンサC12とが並列に接続される。

0026

高電圧集積回路HVICには、端子GO,VS,VDI,VI,VNC,BSが設けられている。高電圧集積回路HVICは、端子VIに入力された制御信号Vin_Pに応じたゲート駆動電圧を、端子GOを介してパワーモジュール20のゲート端子G2に出力する。端子VNCは、基準電位ノードとして、パワーモジュール20の負側端子Nに接続される。端子VNCと端子VDIとの間に直流電源VDとコンデンサC12とが並列に接続される。

0027

高電圧集積回路HVICの端子BSにはブートストラップ用の回路が接続される。すなわち、端子BSとパワーモジュールの出力端子MOとの間にコンデンサC10が接続される。端子BSにはさらに、ダイオードD10のカソードが接続される。ダイオードD10のアノードは、抵抗素子R10を介して端子VDIに(したがって、直流電源VDの正極に)接続される。これによって、MOSトランジスタQ1がオンのときには、端子BSには直流電源VDの電圧が印加されるとともに、この電圧がコンデンサC10に保持される。MOSトランジスタQ1がオフかつMOSトランジスタQ2がオンのときには、コンデンサC10に保持された電圧(直流電源VDの電圧)を正側端子Pの電位加算した電位が端子BSに入力される。

0028

高電圧集積回路HVICの端子VSは、パワーモジュール20のソース端子S2(MOSトランジスタQ2のソース)に接続されるとともに、内蔵の抵抗素子R11およびMOSトランジスタQ11を介して端子VNC(基準電位)に接続される。MOSトランジスタQ1がオンのときに、MOSトランジスタQ11もオンすることによって、パワーモジュール20の出力端子MOの電位を素早く基準電位に等しくすることができる。

0029

絶縁基板上での半導体チップのレイアウト]
図2は、図1のパワーモジュール20に収納された半導体チップのレイアウトの一例を示す平面図である。図2を参照して、パワーモジュール20は、図1の筐体30に収納された絶縁基板40と、この絶縁基板40上に銅箔などによって形成された導電パターン42,44A,44B,46とをさらに含む。

0030

導電パターン42は、ボンディングワイヤ50を介して正側端子Pと接続される。導電パターン44Aは、ボンディングワイヤ50を介して出力端子MOと接続される。導電パターン44Bは、ボンディングワイヤ50を介して出力端子DOと接続される。導電パターン46は、ボンディングワイヤ50を介して負側端子Nと接続される。

0031

MOSトランジスタQ1のドレイン電極は、導電パターン44A上に半田接続される。ショットキーバリアダイオードD1のカソード電極は、導電パターン44B上に半田接続される。MOSトランジスタQ2のドレイン電極およびショットキーバリアダイオードD2のカソード電極は、導電パターン42上に半田接続される。

0032

MOSトランジスタQ1のソース電極およびショットキーバリアダイオードD1のアノード電極はボンディングワイヤ50を介して導電パターン46と接続される。MOSトランジスタQ2のソース電極はボンディングワイヤ50を介して導電パターン44Aと接続される。ショットキーバリアダイオードD2のアノード電極はボンディングワイヤ50を介して導電パターン44Bと接続される。図2では、半導体チップと端子とを接続する配線として、導電パターンとボンディングワイヤとが用いられているが、接続配線はこれに限られない。

0033

[パワーモジュールの検査手順
図3は、図1のパワーモジュール20の通電試験の手順を示すフローチャートである。以下の各ステップは、コンピュータベースに構成された自動検査装置によって実行することができる。

0034

図3を参照して、MOSトランジスタのボディダイオードへの通電を行う前に、まず、MOSトランジスタQ1の電気特性の測定(ステップS110)とMOSトランジスタQ2の電気特性の測定(ステップS120)とが行われる。ステップS110、S120は、どちらを先に実行しても構わない。電気特性としては、たとえば、順方向電圧降下および順方向リーク電流などが測定される。

0035

次に、負側端子Nから出力端子MOの方向に直流電流が所定時間通電される(ステップS130)。これによって、MOSトランジスタQ1のボディダイオードに順方向電流が通電される。さらに、出力端子MOから正側端子Pの方向に直流電流が所定時間通電される(ステップS140)。これによって、MOSトランジスタQ2のボディダイオードに順方向電流が通電される。ステップS130,S140は、どちらを先に実行しても構わない。

0036

上記の通電ステップS130,S140の後に、MOSトランジスタQ1の電気特性の測定(ステップS150)とMOSトランジスタQ2の電気特性の測定(ステップS160)とが行われる。測定内容は、ステップS110,S120と同じものである。ステップS150、S160は、どちらを先に実行しても構わない。

0037

その後、通電ステップS130の前後でのMOSトランジスタQ1の電気特性の変化に基づいて、MOSトランジスタQ1の良否が判定される(ステップS170)。さらに、通電ステップS140の前後でのMOSトランジスタQ2の電気特性の変化に基づいて、MOSトランジスタQ2の良否が判定される(ステップS180)。たとえば、MOSトランジスタの順方向電圧降下および順方向リーク電流がほとんど変化しなければ、MOSトランジスタは良品と判断されるが、これらのいずれかの値が閾値を超えて変化した場合には、MOSトランジスタは不良と判断される。ステップS170,S180は、どちらを先に実行しても構わない。

0038

[効果]
以上のとおり、第1の実施形態のパワーモジュール20によれば、ハーフブリッジの出力端子が、MOSトランジスタQ1,Q2側の出力端子MOとフリーホイールダイオードD1,D2側の出力端子DOとに分離される。この結果、通電試験時にMOSトランジスタQ1,Q2のボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSトランジスタチップのスクリーニングを効率的に行うことができる。

0039

<第2の実施形態>
[パワーモジュールの構成]
図4は、第2の実施形態によるパワーモジュール21の構成を示す回路図である。図4では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路HVICおよび低電圧集積回路LVICも併せて示されている。

0040

図4のパワーモジュール21は、図1のパワーモジュール20において、端子の数を変更するとともに各半導体チップと端子との接続を変更したものである。具体的に、パワーモジュール21は、筐体30、負側端子N2(請求項2の第1の端子)、出力端子O(請求項2の第2の端子)、正側端子P1(請求項2の第3の端子)、負側端子N1(請求項2の第4の端子)、正側端子P2(請求項2の第5の端子)、第1のMOSトランジスタQ1、第2のMOSトランジスタQ2、第1のショットキーバリアダイオードD1、および第2のショットキーバリアダイオードD2を含む。

0041

負側端子N1,N2、出力端子O,および正側端子P1,P2は、筐体30に固定されてパワーモジュールの外部と接続可能である。図4に示すように、正側端子P1,P2が2つに分離されるとともに、負側端子N1,N2が2つに分離されている点に特徴がある。

0042

MOSトランジスタQ1は、筐体30に収納されて負側端子N2と出力端子Oとの間に接続される。MOSトランジスタQ1は縦型構造のNチャネルMOSトランジスタである。出力端子Oから負側端子N2の方向がMOSトランジスタQ1の順方向(ドレインからソースの方向)である。MOSトランジスタQ1のボディダイオードについては、負側端子N2から出力端子Oの方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0043

MOSトランジスタQ2は、筐体30に収納されて出力端子Oと正側端子P1との間に接続される。MOSトランジスタQ4は縦型構造のNチャネルMOSトランジスタである。正側端子P1から出力端子Oの方向がMOSトランジスタQ2の順方向(ドレインからソースの方向)である。MOSトランジスタQ2のボディダイオードについては、出力端子Oから正側端子P1の方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0044

ショットキーバリアダイオードD1は、筐体30に収納されて負側端子N1にアノードが接続され、出力端子Oにカソードが接続される。ショットキーバリアダイオードD2は、筐体30に収納されて正側端子P2にカソードが接続され、出力端子Oにアノードが接続される。図4のその他の点は図1で説明した第1の実施形態の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0045

上記の構成によれば、通電試験時にショットキーバリアダイオードD1,D2とは別個にMOSトランジスタQ1,Q2のボディダイオードに順方向電流を流すことができる。ハーフブリッジとしての使用時には、正側端子P1,P2が共通の正側入力ノード(不図示)に接続され、負側端子N1,N2が共通の負側入力ノード(不図示)に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子Oから交流電圧が出力される。

0046

[ゲート駆動回路の構成]
図4を参照して、ブートストラップ用のコンデンサC10は、高電圧集積回路HVICの端子BSとパワーモジュール21の出力端子Oとの間に接続される。その他の点は、図1の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0047

[絶縁基板上での半導体チップのレイアウト]
図5は、図4のパワーモジュール21に収納された半導体チップのレイアウトの一例を示す平面図である。図5を参照して、パワーモジュール21は、図4の筐体30に収納された絶縁基板40と、この絶縁基板40上に銅箔などによって形成された導電パターン42A,42B,44,46A,46Bとをさらに含む。

0048

導電パターン42Aは、ボンディングワイヤ50を介して正側端子P1と接続される。導電パターン42Bは、ボンディングワイヤ50を介して正側端子P2と接続される。導電パターン44は、ボンディングワイヤ50を介して出力端子Oと接続される。導電パターン46Aは、ボンディングワイヤ50を介して負側端子N1と接続される。導電パターン46Bは、ボンディングワイヤ50を介して負側端子N2と接続される。

0049

MOSトランジスタQ1のドレイン電極およびショットキーバリアダイオードD1のカソード電極は、導電パターン44上に半田接続される。MOSトランジスタQ2のドレイン電極は、導電パターン42A上に半田接続される。ショットキーバリアダイオードD2のカソード電極は、導電パターン42B上に半田接続される。

0050

MOSトランジスタQ1のソース電極はボンディングワイヤ50を介して導電パターン46Bと接続される。ショットキーバリアダイオードD1のアノード電極はボンディングワイヤ50を介して導電パターン46Aと接続される。MOSトランジスタQ2のソース電極およびショットキーバリアダイオードD2のアノード電極はボンディングワイヤ50を介して導電パターン44と接続される。図5では、半導体チップと端子とを接続する配線として、導電パターンとボンディングワイヤとが用いられているが、接続配線はこれに限られない。

0051

[パワーモジュールの検査手順]
図6は、図4のパワーモジュール21の通電試験の手順を示すフローチャートである。図6の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。

0052

図6のステップS210,S220,S230,S240,S250,S260,S270,S280は、図3のステップS110,S120,S130,S140,S150,S160,S170,S180にそれぞれ対応する。ステップS230,S240における通電箇所を除いて、図6の各ステップは図3の対応するステップとほぼ同じであるので以下では説明を繰返さない。

0053

ステップS230では、負側端子N2から出力端子Oの方向に直流電流が所定時間通電される。これによって、MOSトランジスタQ1のボディダイオードに順方向電流が通電される。ステップS240では、出力端子Oから正側端子P1の方向に直流電流が所定時間通電される。これによって、MOSトランジスタQ2のボディダイオードに順方向電流が通電される。ステップS230,S240は、どちらを先に実行しても構わない。

0054

[効果]
以上のとおり、第2の実施形態のパワーモジュール21によれば、直流電圧の入力を受けるための正側端子および負側端子が、MOSトランジスタQ1,Q2側の正側端子P1および負側端子N2と、フリーホイールダイオード側の正側端子P2および負側端子N1とに分離される。この結果、通電試験時にMOSトランジスタQ1,Q2のボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSトランジスタチップのスクリーニングを効率的に行うことができる。

0055

<第3の実施形態>
[フルブリッジ構成
図7は、第3の実施形態によるパワーモジュール22の構成を示す回路図である。図7では、図1のパワーモジュール20をフルブリッジ構成に拡張した例が示されている。

0056

図7を参照して、パワーモジュール22は、出力端子MO2(請求項3の第5の端子)、出力端子DO2(請求項3の第6の端子)、第3のMOSトランジスタQ3、第4のMOSトランジスタQ4、第3のショットキーバリアダイオードD3、および第4のショットキーバリアダイオードD4をさらに含む点で図1のパワーモジュール20と異なる。

0057

図7では、図1の出力端子MO,DOをそれぞれ出力端子MO1,DO1とするように、参照符号が変更されている。図1の場合と同様に、出力端子MO2,DO2は、筐体30に固定されてパワーモジュール22の外部と接続可能である。出力端子MO2,DO2が2つに分離されている点に特徴がある。

0058

MOSトランジスタQ3は、筐体30に収納されて負側端子Nと出力端子MO2との間に接続される。MOSトランジスタQ3は縦型構造のNチャネルMOSトランジスタである。出力端子MO2から負側端子Nの方向がMOSトランジスタQ3の順方向(ドレインからソースの方向)である。MOSトランジスタQ3のボディダイオードは、負側端子Nから出力端子MO2の方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0059

MOSトランジスタQ4は、筐体30に収納されて出力端子MO2と正側端子Pとの間に接続される。MOSトランジスタQ4は縦型構造のNチャネルMOSトランジスタである。正側端子Pから出力端子MO2の方向がMOSトランジスタQ4の順方向(ドレインからソースの方向)である。MOSトランジスタQ4のボディダイオードは、出力端子MO2から正側端子Pの方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0060

ショットキーバリアダイオードD3は、筐体30に収納されて負側端子Nにアノードが接続され、出力端子DO2にカソードが接続される。ショットキーバリアダイオードD4は、筐体30に収納されて正側端子Pにカソードが接続され、出力端子DO2にアノードが接続される。

0061

上記の構成によれば、出力端子MO1,MO2,DO1,DO2のうち、出力端子MO1には、MOSトランジスタQ1,Q2のボディダイオードを除いていかなるダイオードも接続されておらず、出力端子MO2には、MOSトランジスタQ3,Q4のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードD1,D2,D3,D4とは別個にMOSトランジスタQ1,Q2,Q3,Q4のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子P(正側入力ノード)と負側端子N(負側入力ノード)との間に直流電圧が印加される。さらに、出力端子MO1,DO1がU相交流電圧を出力するための共通のU相出力ノード(不図示)に接続され、出力端子MO2,DO2がV相交流電圧を出力するための共通のV相出力ノード(不図示)に接続される。

0062

パワーモジュール22は、さらに、ゲート端子G1,G2,G3,G4およびソース端子S2,S4(不図示)を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2,G3,G4は、MOSトランジスタQ1,Q2,Q3,Q4のゲートにそれぞれ接続され、ソース端子S2,S4は、MOSトランジスタQ2,Q4のソースにそれぞれ接続される。図7のその他の点は、図1のパワーモジュール20の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0063

3相ブリッジ構成]
図8は、図7の変形例によるパワーモジュール23の構成を示す回路図である。図8では、図1のパワーモジュール20を3相ブリッジに拡張した例が示されている。

0064

図8を参照して、パワーモジュール23は、出力端子MO3(請求項4の第7の端子)、出力端子DO3(請求項4の第8の端子)、第5のMOSトランジスタQ5、第6のMOSトランジスタQ6、第5のショットキーバリアダイオードD5、第6のショットキーバリアダイオードD6をさらに含む点で、図7のパワーモジュール22と異なる。

0065

出力端子MO3,DO3は、筐体30に固定されてパワーモジュール22の外部と接続可能である。図1および図7の場合と同様に、出力端子MO3,DO3が2つに分離されている点に特徴がある。

0066

MOSトランジスタQ5は、筐体30に収納されて負側端子Nと出力端子MO3との間に接続される。MOSトランジスタQ5は縦型構造のNチャネルMOSトランジスタである。出力端子MO3から負側端子Nの方向がMOSトランジスタQ5の順方向(ドレインからソースの方向)である。MOSトランジスタQ5のボディダイオードは、負側端子Nから出力端子MO3の方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0067

MOSトランジスタQ6は、筐体30に収納されて出力端子MO3と正側端子Pとの間に接続される。MOSトランジスタQ6は縦型構造のNチャネルMOSトランジスタである。正側端子Pから出力端子MO3の方向がMOSトランジスタQ6の順方向(ドレインからソースの方向)である。MOSトランジスタQ6のボディダイオードは、出力端子MO3から正側端子Pの方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0068

ショットキーバリアダイオードD5は、筐体30に収納されて負側端子Nにアノードが接続され、出力端子DO3にカソードが接続される。ショットキーバリアダイオードD6は、筐体30に収納されて正側端子Pにカソードが接続され、出力端子DO3にアノードが接続される。

0069

上記の構成によれば、出力端子MO1,MO2,MO3,DO1,DO2,DO3のうち、出力端子MO1にはMOSトランジスタQ1,Q2のボディダイオードを除いていかなるダイオードも接続されておらず、出力端子MO2にはMOSトランジスタQ3,Q4のボディダイオードを除いていかなるダイオードも接続されていない。さらに、出力端子MO3にはMOSトランジスタQ5,Q6のボディダイオードを除いていかなるダイオードも接続されていない。これによって、通電試験時にショットキーバリアダイオードD1,D2,D3,D4,D5,D6とは別個にMOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のボディダイオードに順方向電流を流すことができる。

0070

インバータシステムとしての使用時には、正側端子P(正側入力ノード)と負側端子N(負側入力ノード)との間に直流電圧が印加される。さらに、出力端子MO1,DO1がU相交流電圧を出力するための共通のU相出力ノード(不図示)に接続され、出力端子MO2,DO2がV相交流電圧を出力するための共通のV相出力ノード(不図示)に接続され、出力端子MO3,DO3がW相交流電圧を出力するための共通のW相出力ノード(不図示)に接続される。

0071

パワーモジュール23は、さらに、ゲート端子G1,G2,G3,G4,G5,G6およびソース端子S2,S4,S6(不図示)を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2,G3,G4,G5,G6は、MOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のゲートにそれぞれ接続され、ソース端子S2,S4,S6は、MOSトランジスタQ2,Q4,Q6のソースにそれぞれ接続される。図8のその他の点は、図7のパワーモジュール22の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0072

[効果]
第3の実施形態のパワーモジュール22,23によれば、第1の実施形態の場合と同様に、通電試験時にMOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSトランジスタチップのスクリーニングを効率的に行うことができる。

0073

<第4の実施形態>
[フルブリッジ構成]
図9は、第4の実施形態によるパワーモジュール24の構成を示す回路図である。図9では、図4のパワーモジュール21をフルブリッジ構成に拡張した例が示されている。

0074

図9を参照して、パワーモジュール24は、負側端子NM2(請求項5の第6の端子)、出力端子O2(請求項5の第7の端子)、正側端子PM2(請求項5の第8の端子)、負側端子ND2(請求項5の第9の端子)、正側端子NM2(請求項5の第10の端子)をさらに含む点で図4のパワーモジュール21と異なる。さらに、パワーモジュール24は、第3のMOSトランジスタQ3、第4のMOSトランジスタQ4、第3のショットキーバリアダイオードD3、および第4のショットキーバリアダイオードD4を含む点で図4のパワーモジュール21と異なる。ただし、図4の負側端子N1,N2、出力端子O,および正側端子P1,P2は、それぞれ負側端子ND1,NM1、出力端子O1,および正側端子PM1,PD1に対応しており、参照符号が変更されている。

0075

負側端子NM2,ND2、出力端子O2、正側端子PM2,PD2は、図4の場合と同様に、筐体30に固定されてパワーモジュールの外部と接続可能である。図9に示すように、負側端子NM2,ND2が2つに分離され、正側端子PM2,PD2が2つに分離されている点に特徴がある。

0076

MOSトランジスタQ3は、筐体30に収納されて負側端子NM2と出力端子O2との間に接続される。MOSトランジスタQ4は、筐体30に収納されて出力端子O2と正側端子PM2との間に接続される。ショットキーバリアダイオードD3は、筐体30に収納されて負側端子ND2にアノードが接続され、出力端子O2にカソードが接続される。ショットキーバリアダイオードD4は、筐体30に収納されて正側端子PD2にカソードが接続され、出力端子O2にアノードが接続される。

0077

MOSトランジスタQ3,Q4、ショットキーバリアダイオードD3,D4、負側端子NM2,ND2、出力端子O2、および正側端子PM2,PD2の接続関係は、MOSトランジスタQ1,Q2、ショットキーバリアダイオードD1,D2、負側端子NM1,ND1、出力端子O1、および正側端子PM1,PD1の接続関係と同じである。すなわち、同じユニットが2個並列に設けられていると考えることができる。したがって、図9各半導体素子の接続関係および極性などについては詳しい説明を繰返さない。

0078

上記の構成によれば、通電試験時にショットキーバリアダイオードD1,D2、D3,D4とは別個にMOSトランジスタQ1,Q2,Q3,Q4のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子PM1,PD1,PM2,PD2が共通の正側入力ノード(不図示)に接続され、負側端子NM1,ND1,NM2,ND2が共通の負側入力ノード(不図示)に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子O1(U相出力ノード)からU相交流電圧が出力され、出力端子O2(V相出力ノード)からV相交流電圧が出力される。

0079

パワーモジュール24は、さらに、ゲート端子G1,G2,G3,G4およびソース端子S2,S4(不図示)を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2,G3,G4は、MOSトランジスタQ1,Q2,Q3,Q4のゲートにそれぞれ接続され、ソース端子S2,S4は、MOSトランジスタQ2,Q4のソースにそれぞれ接続される。

0080

[3相ブリッジ構成]
図10は、図9の変形例によるパワーモジュール25の構成を示す回路図である。図10では、図4のパワーモジュール21を3相ブリッジに拡張した例が示されている。

0081

図10を参照して、パワーモジュール25は、負側端子NM3(請求項6の第11の端子)、出力端子O3(請求項6の第12の端子)、正側端子PM3(請求項6の第13の端子)、負側端子ND3(請求項6の第14の端子)、正側端子PM3(請求項6の第15の端子)をさらに含む点で図9のパワーモジュール24と異なる。さらに、パワーモジュール25は、第5のMOSトランジスタQ5、第6のMOSトランジスタQ6、第5のショットキーバリアダイオードD5、および第6のショットキーバリアダイオードD6を含む点で図9のパワーモジュール24と異なる。

0082

負側端子NM3,ND3、出力端子O3、正側端子PM3,PD3は、図9の場合と同様に、筐体30に固定されてパワーモジュールの外部と接続可能である。図9に示すように、負側端子NM3,ND3が2つに分離され、正側端子PM3,PD3が2つに分離されている点に特徴がある。

0083

MOSトランジスタQ5は、筐体30に収納されて負側端子NM3と出力端子O3との間に接続される。MOSトランジスタQ6は、筐体30に収納されて出力端子O3と正側端子PM3との間に接続される。ショットキーバリアダイオードD5は、筐体30に収納されて負側端子ND3にアノードが接続され、出力端子O3にカソードが接続される。ショットキーバリアダイオードD6は、筐体30に収納されて正側端子PD3にカソードが接続され、出力端子O3にアノードが接続される。

0084

MOSトランジスタQ5,Q6、ショットキーバリアダイオードD5,D6、負側端子NM3,ND3、出力端子O3、および正側端子PM3,PD3の接続関係は、MOSトランジスタQ1,Q2、ショットキーバリアダイオードD1,D2、負側端子NM1,ND1、出力端子O1、および正側端子PM1,PD1の接続関係と同じである。すなわち、図10の場合には、同じユニットが3個並列に設けられていると考えることができる。したがって、図10の各半導体素子の接続関係および極性などについては詳しい説明を繰返さない。

0085

上記の構成によれば、通電試験時にショットキーバリアダイオードD1,D2、D3,D4,D5,D6とは別個にMOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のボディダイオードに順方向電流を流すことができる。インバータシステムとしての使用時には、正側端子PM1,PD1,PM2,PD2,PM3,PD2が共通の正側入力ノード(不図示)に接続され、負側端子NM1,ND1,NM2,ND2,NM3,ND3が共通の負側入力ノード(不図示)に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。出力端子O1(U相出力ノード)からU相交流電圧が出力され、出力端子O2(V相出力ノード)からV相交流電圧が出力され、出力端子O3(W相出力ノード)からW相交流電圧が出力される。

0086

パワーモジュール25は、さらに、ゲート端子G1,G2,G3,G4,G5,G6およびソース端子S2,S4,S6(不図示)を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2,G3,G4,G5,G6は、MOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のゲートにそれぞれ接続され、ソース端子S2,S4,S6は、MOSトランジスタQ2,Q4,Q6のソースにそれぞれ接続される。

0087

[効果]
第4の実施形態のパワーモジュール24,25によれば、第2の実施形態の場合と同様に、通電試験時にMOSトランジスタQ1,Q2,Q3,Q4,Q5,Q6のボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSトランジスタチップのスクリーニングを効率的に行うことができる。

0088

<第5の実施形態>
[パワーモジュールの構成]
図11は、第5の実施形態によるパワーモジュール26の構成を示す回路図である。図1では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路HVICおよび低電圧集積回路LVICも併せて示されている。

0089

図11に示す第5の実施形態の場合には、正側端子P、負側端子N、出力端子Oは分離されておらず、それぞれ1つずつしか設けられていない。以下に説明するようにショットキーバリアダイオードD1,D2の電気特性を変更することによって、通電試験時にショットキーバリアダイオードD1,D2よりもMOSトランジスタQ1,Q2のボディダイオードに多くの電流が流れるようにしている。

0090

図11を参照して、パワーモジュール26は、筐体30、負側端子N(請求項9の第1の端子)、出力端子MO(請求項9の第2の端子)、正側端子P(請求項9の第3の端子)、第1のMOSトランジスタQ1、第2のMOSトランジスタQ2、第1のショットキーバリアダイオードD1、および第2のショットキーバリアダイオードD2を含む。

0091

図11のパワーモジュール26は、図1のパワーモジュール20は出力端子MO,DOを出力端子Oとして共通化したものに相当する。その他の点は、ショットキーバリアダイオードD1,D2の電気特性を除いて図1で説明した第1の実施形態の場合と同じであるので、説明を繰返さない。

0092

[ゲート駆動回路の構成]
図11を参照して、ブートストラップ用のコンデンサC10は、高電圧集積回路HVICの端子BSとパワーモジュール26の出力端子O(出力端子MO,DOが共通化されたもの)との間に接続される。その他の点は、図1の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0093

[ショットキーバリアダイオードD1,D2の電気特性]
図12は、図11のMOSトランジスタQ1のボディダイオードの電気特性とショットキーバリアダイオードD1の電気特性との関係について説明するための図である。MOSトランジスタQ2のボディダイオードの電気特性とショットキーバリアダイオードD2の電気特性との関係も同様である。

0094

具体的に図12には、MOSトランジスタQ1のボディダイオードの電流電圧特性(MOD−BDi)と、ショットキーバリアダイオードD1の電流電圧特性(SBD)とが示されている。印加電圧の増加した場合、ショットキーバリアダイオードD1の順方向電流の立上がりは、MOSトランジスタQ1のボディダイオードの順方向電流の立上がりよりも緩やかであるので、これらの電流電圧特性にはクロスポイントが存在する。第5の実施形態では、このクロスポイントにおける電流値Icrが、パワーモジュールの定格電流Irの±10%以内(0.9×Irから1.1×Irまでの範囲内)となるように調整されている。

0095

インバータとしての実使用領域は定格電流Irより小さい(すなわち、クロスポイントにおける電流値Icrよりも小さい)領域である。したがって、還流電流が流れる場合、MOSトランジスタQ1のボディダイオードを流れる順方向電流は、ショットキーバリアダイオードD1を流れる順方向電流よりも小さい。この結果、MOSトランジスタのボディダイオードの通電劣化を抑えることができる。

0096

一方、通電試験によって低品質のチップをスクリーニングする場合には、定格電流Irよりも大きい順方向電流をMOSトランジスタQ1のボディダイオードおよびショットキーバリアダイオードD1に流す。この場合、MOSトランジスタQ1のボディダイオードを流れる順方向電流は、ショットキーバリアダイオードD1を流れる順方向電流よりも大きくなるので、低品質のチップの欠陥成長を促進することができ、結果として効率的にスクリーニングを行うことができる。

0097

[パワーモジュールの検査手順]
図13は、図11のパワーモジュール26の通電試験の手順を示すフローチャートである。図13の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。

0098

図13のステップS310,S320,S330,S340,S350,S360,S370,S380は、図3のステップS110,S120,S130,S140,S150,S160,S170,S180にそれぞれ対応する。ステップS230,S240における通電箇所および電流量を除いて、図13の各ステップは図3の対応するステップとほぼ同じであるので以下では説明を繰返さない。

0099

ステップS330では、負側端子Nから出力端子Oの方向にパワーモジュール26の定格電流Irよりも大きい直流電流が所定時間通電される。これによって、MOSトランジスタQ1のボディダイオードのほうにショットキーバリアダイオードD1よりも大きな順方向電流が通電される。ステップS340では、出力端子Oから正側端子Pの方向にパワーモジュール26の定格電流Irよりも大きい直流電流が所定時間通電される。これによって、MOSトランジスタQ2のボディダイオードのほうにショットキーバリアダイオードD2よりも大きな順方向電流が通電される。ステップS330,S340は、どちらを先に実行しても構わない。

0100

[フリーホイールダイオードの構成例]
以下、ショットキーバリアダイオードD1,D2の電流電圧特性を変更することによって、図12に示すように電流電圧特性のクロスポイントの電流値Icrがパワーモジュールの定格電流Irの±10%以内となるように調整する具体的方法について説明する。

0101

図14は、図11のショットキーバリアダイオードD1,D2の構成の一例を示す断面図である。図14を参照して、一般に、ショットキーバリアダイオードD1,D2は、N型ドリフト層64の表面上にショットキ電極(アノード電極)61を積層した構造を有している。ショットキ接合部の面積を規定するために絶縁層としての誘電体膜62が用いられている。ショットキ接合部の縁部での電界集中を抑制するためにP型ガードリング領域63が設けられている。N型ドリフト層64の裏面にはオーミック電極(カソード電極)65が設けられている。

0102

一方、図14の場合に特徴的な点は、オーミック電極(カソード電極)65の表面上にポリシリコン等によって形成された抵抗層66が設けられている点にある。抵抗層66によってショットキーバリアダイオードD1,D2を流れる順方向電流を抑制することができる。これによって、図12に示すように、電流電圧特性のクロスポイントの電流値Icrがパワーモジュールの定格電流Irの±10%以内となるように調整することができる。

0103

このように抵抗層66を設ける方法の場合には、ショットキーバリアダイオードD1,D2のチップサイズを変更する必要がないので、チップのアセンブリ時に制約を受け難い。このため、必要な電流容量に応じたワイヤ配線を形成可能である。

0104

図15は、図11のショットキーバリアダイオードD1,D2の他の構成例を示す断面図である。図15のショットキーバリアダイオードD1,D2は、抵抗層66に代えてジャンクションバリアショットキーの構成とした点に特徴がある。図15に示すようにジャンクションバリアショットキーダイオードでは、アノード電極61とN型ドリフト層64との境界領域に複数のP型拡散領域67が設けられる。すなわち、ショットキーバリアダイオードとPN接合ダイオードとが並列に設けられた構成を有している。このPN接合ダイオードの部分の割合を調整することによって、ショットキーバリアダイオードD1,D2を流れる順方向電流を調整することができる。

0105

さらに、図15の構成によれば、突入電流耐量が増加するので、パワーモジュールを昇圧チョッパとして使用する際にメリットがある。

0106

[効果]
以上のとおり、第5の実施形態のパワーモジュール26によれば、通電試験時における低品質チップのスクリーニングを効率的に行うことができるとともに、実使用時にMOSトランジスタのボディダイオードを流れる還流電流を、フリーホイールダイオードを流れる還流電流よりも抑制することができる。実使用時に一部の還流電流がボディダイオードを流れるので還流時のオン抵抗を低下することができる。

0107

<第6の実施形態>
[パワーモジュールの構成]
図16は、第6の実施形態によるパワーモジュール27の構成を示す回路図である。図16では、パワーモジュールを駆動するゲート駆動回路としての高電圧集積回路HVICおよび低電圧集積回路LVICも併せて示されている。

0108

図16のパワーモジュール27は、4個のMOSトランジスタを設けることによって、MOSトランジスタの導通時のオン抵抗を低減可能にしたものである。以下では、第2の実施形態のパワーモジュール21の変形例として説明するが、第1の実施形態のパワーモジュール20の変形例と考えることもできる。

0109

図16を参照して、パワーモジュール27は、出力端子O2(請求項7の第6の端子)、第3のMOSトランジスタQ3、および第4のMOSトランジスタQ4をさらに含む点で図4のパワーモジュール21と異なる。図16の出力端子O1は、図4の出力端子Oに対応し、参照符号が変更されている。図4の場合と同様に、出力端子O2は筐体30に固定され、外部と接続可能である。

0110

MOSトランジスタQ3は、筐体30に収納されて負側端子N1と出力端子O2との間に接続される。MOSトランジスタQ3は縦型構造のNチャネルMOSトランジスタである。出力端子O2から負側端子N1の方向がMOSトランジスタQ3の順方向(ドレインからソースの方向)である。MOSトランジスタQ3のボディダイオードについては、負側端子N1から出力端子O2の方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0111

MOSトランジスタQ4は、筐体30に収納されて出力端子O2と正側端子P2との間に接続される。MOSトランジスタQ4は縦型構造のNチャネルMOSトランジスタである。正側端子P2から出力端子O2の方向がMOSトランジスタQ4の順方向(ドレインからソースの方向)である。MOSトランジスタQ4のボディダイオードについては、出力端子O2から正側端子P2の方向が順方向(ボディダイオードのアノードからカソードの方向)である。

0112

パワーモジュール22は、さらに、ゲート端子G1,G2,G3,G4およびソース端子S2,S4(不図示)を含み、これらの端子は筐体30に固定されている。ゲート端子G1,G2,G3,G4は、MOSトランジスタQ1,Q2,Q3,Q4のゲートにそれぞれ接続され、ソース端子S2,S4は、MOSトランジスタQ2,Q4のソースにそれぞれ接続される。図16のその他の点は、図4のパワーモジュール21の構成と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

0113

[ゲート駆動回路の構成]
高電圧集積回路HVICは、MOSトランジスタQ4のソースと接続するための端子VS4と、MOSトランジスタQ4のゲートと接続するための端子GO4がさらに設けられる点で、図4の高電圧集積回路HVICと異なる。これらの機能はMOSトランジスタQ2の場合と同様であるので、説明を繰返さない。低電圧集積回路LVICは、MOSトランジスタQ3のゲートと接続するための端子GO3がさらに設けられる点で、図4の低電圧集積回路LVICと異なる。図16のその他の点は、図4の場合と同様である。

0114

[絶縁基板上での半導体チップのレイアウト]
図17は、図16のパワーモジュール27に収納された半導体チップのレイアウトの一例を示す平面図である。図17を参照して、パワーモジュール27は、図16の筐体30に収納された絶縁基板40をさらに含む。パワーモジュール27は、この絶縁基板40上に銅箔などによって形成された導電パターン42A(請求項8の第3の導電パターン)、導電パターン42B(請求項8の第6の導電パターン)、導電パターン44A(請求項8の第2の導電パターン)、導電パターン44B(請求項8の第5の導電パターン)、導電パターン46A(請求項8の第4の導電パターン)、および導電パターン46B(請求項8の第1の導電パターン)をさらに含む。

0115

導電パターン42Aは、ボンディングワイヤ50を介して正側端子P1と接続される。導電パターン42Bは、ボンディングワイヤ50を介して正側端子P2と接続される。導電パターン44Aは、ボンディングワイヤ50を介して出力端子O1と接続される。導電パターン44Bは、ボンディングワイヤ50を介して出力端子O2と接続される。導電パターン46Aは、ボンディングワイヤ50を介して負側端子N1と接続される。導電パターン46Bは、ボンディングワイヤ50を介して負側端子N2と接続される。

0116

MOSトランジスタQ1のドレイン電極およびショットキーバリアダイオードD1のカソード電極は、導電パターン44A上に半田接続される。MOSトランジスタQ2のドレイン電極は、導電パターン42A上に半田接続される。MOSトランジスタQ3のドレイン電極は、導電パターン44B上に半田接続される。MOSトランジスタQ4のドレイン電極およびショットキーバリアダイオードD2のカソード電極は、導電パターン42B上に半田接続される。

0117

MOSトランジスタQ1のソース電極はボンディングワイヤ50を介して導電パターン46Bと接続される。MOSトランジスタQ3のソース電極およびショットキーバリアダイオードD1のアノード電極はボンディングワイヤ50を介して導電パターン46Aと接続される。MOSトランジスタQ2のソース電極およびショットキーバリアダイオードD2のアノード電極はボンディングワイヤ50を介して導電パターン44Aと接続される。MOSトランジスタQ4のソース電極はボンディングワイヤ50を介して導電パターン44Bと接続される。

0118

図17のレイアウトによれば、従来の3相インバータモジュール外形を、第6の実施形態によるパワーモジュール27のために利用できることがわかる。

0119

[パワーモジュールの検査手順]
図18は、図16のパワーモジュール27の通電試験の手順を示すフローチャートである。図18の各ステップは、コンピュータをベースに構成された自動検査装置によって実行することができる。

0120

図18を参照して、MOSトランジスタのボディダイオードへの通電を行う前に、まず、MOSトランジスタQ1,Q3の電気特性の測定(ステップS410)とMOSトランジスタQ2,Q4の電気特性の測定(ステップS420)とが行われる。ステップS410、S420は、どちらを先に実行しても構わない。電気特性としては、たとえば、順方向電圧降下および/または順方向リーク電流が測定される。

0121

次に、負側端子N2から出力端子O1の方向に直流電流が所定時間通電されることによって、MOSトランジスタQ1のボディダイオードに順方向電流が通電され、負側端子N1から出力端子O2の方向に直流電流が所定時間通電されることによって、MOSトランジスタQ3のボディダイオードに順方向電流が通電される(ステップS430)。さらに、出力端子O1から正側端子P1の方向に直流電流が所定時間通電されることによって、MOSトランジスタQ2のボディダイオードに順方向電流が通電され、出力端子O2から正側端子P2の方向に直流電流が所定時間通電されることによって、MOSトランジスタQ4のボディダイオードに順方向電流が通電される(ステップS440)。ステップS430,S440は、どちらを先に実行しても構わない。

0122

上記の通電ステップS430,S440の後に、MOSトランジスタQ1,Q3の電気特性の測定(ステップS450)とMOSトランジスタQ2,Q4の電気特性の測定(ステップS460)とが行われる。測定内容は、ステップS410,S420と同じものである。ステップS450、S460は、どちらを先に実行しても構わない。

0123

その後、通電ステップS430の前後でのMOSトランジスタQ1,Q3の電気特性の変化に基づいて、MOSトランジスタQ1,Q3の良否がそれぞれ判定される(ステップS470)。さらに、通電ステップS440の前後でのMOSトランジスタQ2,Q4の電気特性の変化に基づいて、MOSトランジスタQ2,Q4の良否がそれぞれ判定される(ステップS480)。たとえば、MOSトランジスタの順方向電圧降下および/または順方向リーク電流がほとんど変化しなければ、MOSトランジスタは良品と判断されるが、これらの値が閾値を超えて変化した場合には、MOSトランジスタは不良と判断される。ステップS470,S480は、どちらを先に実行しても構わない。

0124

[効果]
上記の第6の実施形態のパワーモジュール27によれば、通電試験時にフリーホイールダイオードD1,D2とは別にMOSトランジスタQ1,Q2,Q3,Q4のボディダイオードにのみ順方向電流を流すことができるので、低品質のMOSトランジスタチップのスクリーニングを効率的に行うことができる。通常使用時には、MOSトランジスタQ1,Q3が並列接続され、MOSトランジスタQ3,Q4が並列接続されるので、MOSトランジスタの導通時のオン抵抗を低減させることができる。

0125

さらに、図17で説明したチップ配置およびワイヤ配線を用いることによって、従来の3相インバータモジュールの外形を流用可能なハーフブリッジモジュールを提供することができる。

0126

[3相インバータシステムの構成]
図16のパワーモジュール27を3台用いることによって(それぞれ、パワーモジュール27A,27B,27Cとする)3相インバータシステムを構成することができる。

0127

具体的に、パワーモジュール27A,27B,27Cの各々の正側端子P1,P2が共通の正側入力ノード(不図示)に接続され、パワーモジュール27A,27B,27Cの各々の負側端子N1,N2が共通の負側入力ノード(不図示)に接続され、正側入力ノードと負側入力ノードとの間に直流電圧が印加される。パワーモジュール27Aの出力端子O1,O2がU相交流電圧を出力するための共通のU相出力ノード(不図示)に接続される。パワーモジュール27Bの出力端子O1,O2がV相交流電圧を出力するための共通のV相出力ノード(不図示)に接続される。パワーモジュール27Cの出力端子O1,O2がW相交流電圧を出力するための共通のW相出力ノード(不図示)に接続される。

0128

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0129

20〜27パワーモジュール、30筐体、40絶縁基板、42,42A,42B,44,44A,44B,46,46A,46B導電パターン、50ボンディングワイヤ、61アノード電極、65カソード電極、66抵抗層、D1〜D6ショットキーバリアダイオード(フリーホイールダイオード)、DO,DO1〜DO3,MO,MO1〜MO3,O,O1〜O3出力端子、N,N1,N2,ND1〜ND3,NM1〜NM3 負側端子、P,P1,P2,PD1〜PD3,PM1〜PM3 正側端子、Q1〜Q6MOSトランジスタ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 新電元工業株式会社の「 電子モジュール」が 公開されました。( 2019/07/18)

    【課題・解決手段】電子モジュールは、第一基板11と、前記第一基板11の一方側に設けられた第一電子素子13と、前記第一電子素子13の一方側に設けられた第二基板21と、前記第一基板11から一方側に延びて前... 詳細

  • 三菱電機株式会社の「 半導体装置およびその製造方法」が 公開されました。( 2019/07/18)

    【課題・解決手段】半導体装置(101)において、放熱部材(200)はパワーモジュール(100)に接続される。金属部品(4)には複数の凹部または凸部のいずれか一方が、放熱部材(200)には複数の凹部また... 詳細

  • 株式会社デンソーの「 半導体モジュール及び電力変換装置」が 公開されました。( 2019/07/18)

    【課題】パワー端子に接続される接続配線を短くしやすい半導体モジュール及び電力変換装置を提供すること。【解決手段】半導体モジュール2は、スイッチング素子24を内蔵したモジュール本体部21と、モジュール本... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ